FR2768581A3 - Dispositif d'interface pour un afficheur lcd - Google Patents
Dispositif d'interface pour un afficheur lcd Download PDFInfo
- Publication number
- FR2768581A3 FR2768581A3 FR9711580A FR9711580A FR2768581A3 FR 2768581 A3 FR2768581 A3 FR 2768581A3 FR 9711580 A FR9711580 A FR 9711580A FR 9711580 A FR9711580 A FR 9711580A FR 2768581 A3 FR2768581 A3 FR 2768581A3
- Authority
- FR
- France
- Prior art keywords
- signal
- input
- output
- clock
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Abstract
Dans un système comprenant un ordinateur (21) avec un afficheur LCD (25), le dispositif délivre, à partir d'un signal d'entrée (Hsync), une horloge (Ckp) dont la phase est réglable, et un signal de sortie (Hsync0) identique au signal d'entrée, mais resynchronisé sur l'horloge.Un module spécifique (10) comprend un multiplieur PLL autour duquel sont générés les signaux en question.
Description
La présente invention concerne un circuit intégré comportant, entre autres, un module dit de resynchronisation présentant une entrée d'horloge pour un signal d'horloge, une entrée de signal pour un signal de données d'entrée, et une sortie, module muni d'une bascule de type D dont l'entre de signal est reliée à l'entrée de signal du module et dont l'entrée d'horloge est reliée à entrée d'horloge du module.
Elle concerne également un dispositif d'affichage à cristaux liquides.
L'invention s'applique lorsqu'on a besoin de deux signaux dont les fréquences sont multiples l'une de l'autre et dont les transitions soient parfaitement en phase. Elle s'applique, entre autres, à une interface pour écran à cristaux liquides, pour générer la fréquence pixel à partir du signal d'horloge lignes.
Un module de synchronisation peut être constitué par une simple bascule de type
D. Un arrangement plus sophistiqué, muni d'une bascule D dont l'entrée de signal et l'entrée d'horloge constitucnt les entrées homonymes de l'arrangement, est décrit dans le document EP 0 716 501. Cet arrangement délivre, à partir d'un signal ct d'une horloge, une première et une seconde indications de détection d'une transition du signal, ces deux indications étant identiques entre elles lorsque l'horloge est en phase avec le signal.
D. Un arrangement plus sophistiqué, muni d'une bascule D dont l'entrée de signal et l'entrée d'horloge constitucnt les entrées homonymes de l'arrangement, est décrit dans le document EP 0 716 501. Cet arrangement délivre, à partir d'un signal ct d'une horloge, une première et une seconde indications de détection d'une transition du signal, ces deux indications étant identiques entre elles lorsque l'horloge est en phase avec le signal.
Un objet de l'invention est d'obtenir un montage qui, à partir d'un signal d'entrée et d'un signal d'horloge, délivre un signal identique au signal d'entrée mais synchronise avec Ic signal d'horloge, et ceci même lorsqu'un front du signal d'horloge est en quasicoïncidence avec un front du signal (dans un tel cas, avec une simple bascule de type
D, le changement d'état nc peut pas être anticipé, ct le front risque d'être manqué).
D, le changement d'état nc peut pas être anticipé, ct le front risque d'être manqué).
A cet effet, pour délivrer à sa sortie, à partir du signal d'entrée ct du signal d'horloge, un signal identique au signal d'entrée mais synchronisé avec le signal d'horloge, le module de rcsynchronisation comprend une seconde bascule dc type D dont l'entrée d'horloge est reliée à celle dc la première bascule via un inverseur et dont la sortie est reliée à la sortie du module, et la sortie de la première bascule est reliée à l'entrée de signal de données dc la seconde bascule via un multiplexeur, commandé par un signal numérique de commande contenant une information sur la relation de phase entre le signal de données à l'entrée et le signal d'horloge, de façon à appliquer à la seconde bascule soit le signal de données d'entrée soit le signal issu de la première bascule.
Dans une application particulière, le circuit intégré comporte en outre un dispositif multiplieur de fréquence du type dit PLL, suivi d'un déphaseur muni
- d'une entrée reliée à la sortie du dispositif multiplieur,
- d'une sortie
- et de moyens pour délivrer sur cette sortie un signal décalé en phase par
rapport au signal sur son entrée, le dispositif multiplieur comprenant
- un oscillateur muni d'une sortie pour fournir un signal dont la fréquence est
réglable par une tension appliquée à une entrée de réglage,
- un diviseur de fréquence muni d'une entrée reliée à la sortie de l'oscillateur et
d'une sortie pour fournir un signal dont la fréquence est divisée par rapport à
celle du signal d'oscillateur, et
- un comparateur de phase muni dc deux entres, dont l'une est destinée à
recevoir un signal de référence et l'autre est reliée à la sortie du diviseur, et
d'une sortie reliée à l'entrée de réglagc de l'oscillateur,
I'entrée d'horloge du module de resynchronisation étant reliée à la sortie du déphaseur et son entrée de signal étant reliée à la sortie du diviseur.
- d'une entrée reliée à la sortie du dispositif multiplieur,
- d'une sortie
- et de moyens pour délivrer sur cette sortie un signal décalé en phase par
rapport au signal sur son entrée, le dispositif multiplieur comprenant
- un oscillateur muni d'une sortie pour fournir un signal dont la fréquence est
réglable par une tension appliquée à une entrée de réglage,
- un diviseur de fréquence muni d'une entrée reliée à la sortie de l'oscillateur et
d'une sortie pour fournir un signal dont la fréquence est divisée par rapport à
celle du signal d'oscillateur, et
- un comparateur de phase muni dc deux entres, dont l'une est destinée à
recevoir un signal de référence et l'autre est reliée à la sortie du diviseur, et
d'une sortie reliée à l'entrée de réglagc de l'oscillateur,
I'entrée d'horloge du module de resynchronisation étant reliée à la sortie du déphaseur et son entrée de signal étant reliée à la sortie du diviseur.
Actucllement, un dispositif d'affichage à cristaux liquides comprend en général une ligne à retard programmable afin de pouvoir régler la phase du signal de synchronisation lignes, ce qui pcrmet d'optimiscr l'instant d'échantillonnage des signaux vidéo, ligne à retard suivie d'un circuit oscillateur à boucle asservie en phase, dit PLL, pour générer l'horloge pixel par multiplication de la fréquence lignes.
Un tel dispositif comporte avantageusement un circuit intégré selon l'invention, avec un multiplieur de fréquence du type dit PLL, le déphaseur associé et le module de resynchronisation, I'entrée du multiplieur étant reliée à une connexion portant un signal de synchronisation lignes, afin dc générer d'une part un signal à fréquence pixel, à partir du signal de synchronisation lignes, et d'autre part un nouveau signal de synchronisation lignes synchronisé sur le signal à fréquence pixel.
Ainsi le contrôle de la phase de l'horloge pixel est réalisé après la multiplication de fréquence, contrairement aux systèmes connus, où le retard est introduit avant la multiplication de fréquence. Ceci est rendu possible par l'utilisation d'un module de resynchronisation selon l'invention et permet à la fois dc simplificr la réalisation d'ensemble du dispositif d'affichage à cristaux liquides et d'améliorer ses performances.
De préférence, dans le dispositif, muni de moyens pour traiter des signaux de couleur et comprenant un convertisseur analogique/numérique pour chaque signal de couleur, le signal à fréquence pixel issu du déphaseur est fourni à ce convertisseur analogique/numérique pour cn commander les instants d'échantillonnage.
Ces aspects de l'invention ainsi que d'autres aspects plus détailles apparaîtront plus clairement grâce à la description suivante d'un mode de réalisation constituant un exemple non limitatif.
La figure 1 est un schéma d'unc partie dc circuit intégré utilisant un module de resynchronisation selon l'invention, associé avec un dispositif comprenant une boucle de contrôle de phase.
La figure 2 représente plus en détail un module dc resynchronisation.
La figure 3 représente schématiquement un dispositif d'affichage en couleurs à cristal liquide, pour ordinateur.
La partie de circuit intégré 10 représentée par la figure 1 délivre deux signaux dont l'un est à une fréquence multiple dc celle de l'autre, dont les transitions sont parfaitement en phase, et dont le déphasage par rapport à une horloge reste constant lorsque la fréquence des signaux varie. Il comporte une boucle à contrôle de phase 7, dite PLL, comprenant - un oscillateur 3, à fréquence réglable au moyen d'unc tension appliquée sur une connexion 11, et dont la sortie fournit un signal d'oscillateur.
- un diviseur 4 qui divise cn fréquence dans un rapport R le signal d'oscillateur.
- un comparateur de phase 1 qui compare la phase des signaux appliqués à l'une et l'autre de scs deux entrées, dont l'une est reliée à un signal de référence "ck-ref" et l'autre est reliée à la sortie du diviseur de fréquence 4. Le signal de comparaison fourni par ce comparateur est appliqué via un filtre passe-bas 2 à la connexion 11, pour régler la fréquence dc l'oscillateur 3.
Le dispositif comporte en outre un déphaseur 5 dont le déphasage est programmable. Ce déphaseur a une entrée reliée au signal d'oscillateur, et il délivre sur sa sortie "ckno" un signal décalé en phase par rapport au signal d'entrée, la grandeur de ce décalage étant commandée par un signal numérique de commande d-Ph.
Le dispositif comporte enfin un module 6 de resynchronisation qui sera décrit plus en détail à propos dc la figure 2 ; ce module comprend
- une entrée d'horloge "clk" qui est reliée à la sortie du déphaseur 5,
- une entrée de signal "data" qui est reliée à la sortie du diviseur 4,
- une sortie qui constitue une sortie "ck-refO" du dispositif, et
- une entrée pour le signal numérique d'information d-Ph.
- une entrée d'horloge "clk" qui est reliée à la sortie du déphaseur 5,
- une entrée de signal "data" qui est reliée à la sortie du diviseur 4,
- une sortie qui constitue une sortie "ck-refO" du dispositif, et
- une entrée pour le signal numérique d'information d-Ph.
Le signal "d-Ph" commande donc d'une part la valeur du déphasage désiré dans le déphaseur, et d'autre part le module de resynchronisation 6.
Le module de resynchronisation 6 est représenté par la figure 2, les mêmes bornes portant les mêmes références que dans la figure 1. Ce module présente les mêmes entres et sortie qu'unc bascule de type D, à savoir, une entrée "data" destinée à recevoir des données, une entrée "clk" destinée à recevoir un signal d'horloge et une sortie "ck-refO", destinée à délivrer des données échantillonnées.
Le module comprend une première bascule 63 de type D, et une seconde bascule 65 du même type. L'entrée d'horloge dc la bascule 63 reçoit le signal d'horloge "clk".
Ici un inverseur 61 est intercalé entre l'entrée d'horloge CP de la bascule et l'entrée d'horloge "clk" ; cet inverseur n'cst pas toujours nécessaire, cela dépend du signe de l'horloge clk disponible. L'entrée d'horloge de la bascule 65 reçoit la même horloge, après une seconde inversion dans un inverseur 62. L'cntrée de signal de données de la bascule 63 est reliée à l'entrée "data" du module. La sortie de la bascule 65 constituc la sortie "ck-refO" du module et son entrée est reliée à la sortie d'un multiplexeur 64.
Ce dernier est commandé par le signal d-Ph contenant une information sur la relation de phase entre le signal à l'entrée "data" et celui à l'entrée "clk", ce qui a pour effet de sélectionner soit le signal dc données de l'entrée "data", soit le signal Q1 issu de la bascule 63. Lorsque les signaux "data" ct "clk" sont cn coïncidence, le signal "data" est d'abord synchronisé dans la bascule 63 sur un front descendant de l'horloge, ce qui donne le signal Q1, qui est resynchronisé dans la bascule 65 sur un front montant de l'horloge. Lorsque "data" et "clk" ne sont pas en coïncidence, ce qui est indiqué par une valeur particulière du signal d-Ph, le multiplexeur 64 sélectionne le signal à l'entrée "data", signal qui est alors resynchronisé par la bascule 65. Bien que synchrones, les signaux "clk" et "ck-rcfO" ne sont pas, en général, à la même fréquence : l'horloge est par exemple à une fréquence multiple de celle du signal de données.
Le signal d-Ph peut être créc spécifiquement pour être fourni à ce module, par exemple à l'aide d'un arrangement dérivé de celui décrit par le document mentionné plus haut, qui détecte si des signaux sont en phase. Néanmoins dans la plupart des cas ceci n'est pas nécessaire, car un signal adéquat est déjà préscnt dans une autre partie du circuit : c'est le cas pour le circuit représenté par la figure 1, qui représente une application du module dc la figure 2.
Un ordinateur comme celui référencé 21 sur la figure 3, par exemple de type dit "PC", comprend habituellement des convcrtisseurs numcrique/analogique ultra-rapides, dont l'un est référencé 22, dc façon à délivrer, à partir dc signaux dc couleur R, G, B, disponibles sous forme numérique dans l'ordinateur, des signaux analogiques destinés à un dispositif d'affichage de type quelconque. Des signaux de synchronisation ligne
Hsync sont aussi fournis (ainsi que des signaux trame non représentés, qui ne sont pas traités par le circuit dc l'invention).
Hsync sont aussi fournis (ainsi que des signaux trame non représentés, qui ne sont pas traités par le circuit dc l'invention).
Ici le dispositif d'affichage est du type à cristal liquide. Un module de commande 26 traite les signaux analogiques pour les adapter au module d'affichage à cristal liquide propremcnt dit 25, et est constitué - d'un circuit 24 de convcrsion de tcmps et de traitement numérique, connu en soi et qui, à partir d'un signal d'horloge pixel Ckp, d'un signal dc synchronisation ligne
HsyncO, et de signaux numérique de couleur, R, G, B, fournit une horloge Ckp' et des signaux de couleur R, G, B adaptés au module d'affichage à cristal liquide 25, - et d'un circuit d'interface 23, qui comprend notamment:
- sur chaque couleur
- un circuit, dont l'un est référencé 27, comportant un moyen
d'alignemcnt du noir (clamp) et un amplificateur à gain réglable,
- suivi d'un convertisscur analogiquc/numénque, dont l'un est référencé
28, délivrant des signaux dc couleur R, G, B à nouveau sous forme
numérique.
HsyncO, et de signaux numérique de couleur, R, G, B, fournit une horloge Ckp' et des signaux de couleur R, G, B adaptés au module d'affichage à cristal liquide 25, - et d'un circuit d'interface 23, qui comprend notamment:
- sur chaque couleur
- un circuit, dont l'un est référencé 27, comportant un moyen
d'alignemcnt du noir (clamp) et un amplificateur à gain réglable,
- suivi d'un convertisscur analogiquc/numénque, dont l'un est référencé
28, délivrant des signaux dc couleur R, G, B à nouveau sous forme
numérique.
- en ce qui conccrne la synchronisation lignes, un circuit 10 qui est semblable
à celui de la figure 1, délivrant deux signaux dont l'un est à une fréquence
multiple de celle de l'autre et dont les transitions sont parfaitement en phase.
à celui de la figure 1, délivrant deux signaux dont l'un est à une fréquence
multiple de celle de l'autre et dont les transitions sont parfaitement en phase.
Dans le circuit 10, le diviseur 4 a un rapport de division égal au rapport entre la fréquence pixel et la fréquence Hsync, il reçoit à son entrée le signal Hsync (ck-ref sur la figure 1), et fournit à sa sortie - une horloge Ckp (ckno sur la figure 1), dont on peut faire varicr la phase, et qui est amenée en outre aux convertisscurs analogique/numérique 28 pour commander leur instant d'échantillonnage, et - un signal de synchronisation lignes HsyncO (ck-refO sur la figure 1), resynchronisé sur le signal Ckp.
Claims (4)
- REVENDICATIONS : 1. Circuit intégré comportant, entre autres, un module dit de resynchronisation présentant une entrée d'horloge pour un signal d'horloge, une entrée de signal pour un signal de données d'entrée, et une sortie, module muni d'une bascule de type D dont l'entrée de signal est reliée à l'entrée de signal du module et dont l'entrée d'horloge est reliée à l'entrée d'horloge du module, caractérisé en ce que, pour délivrer à sa sortie, à partir du signal d'entrée et du signal d'horloge, un signal identique au signal d'entrée mais synchronisé avec le signal d'horloge, ce module comprend une seconde bascule de type D dont l'entre d'horloge est reliée à celle de la première bascule via un inverseur et dont la sortie est reliée à la sortie du module, et la sortie de la première bascule est reliée à l'entrée dc signal de données de la seconde bascule via un multiplexeur, commandé par un signal numérique de commande contenant une information sur la relation de phase entre le signal de données à l'entrée et le signal d'horloge, de façon à applique à la seconde bascule soit le signal de données d'entréc soit le signal issu dc la première bascule.
- 2. Circuit intégré selon la revendication 1, caractérisé en ce qu'il comporte en outre un dispositif multiplieur dc fréquence du type dit PLL, suivi d'un déphaseur muni :- d'une entrée reliée à la sortie du dispositif multiplieur,- d'unc sortie- et de moyens pour délivrer sur ccttc sortie un signal décalé en phase parrapport au signal sur son entrée, le dispositif multiplieur comprenant- un oscillateur muni d'unc sortie pour fournir un signal dont la fréquence estréglable par une tcnsion appliquée à une entrée de réglagc,- un diviseur de fréquence muni d'une entrée reliée à la sortie de l'oscillateur etd'une sortie pour fournir un signal dont la fréquence est diviséc par rapport àcelle du signal d'oscillateur, et- un comparateur de phase muni de deux entrées, dont l'une est destinée àrecevoir un signal de référence ct l'autre est reliée à la sortie du diviseur, ctd'une sortie reliée à l'entrée de réglage de l'oscillateur, l'entrée d'horloge du module de resynchronisation étant reliée à la sortie du déphaseur et son entrée de signal étant reliée à la sortie du diviseur.
- 3. Dispositif d'affichage à cristaux liquides caractérisé en ce qu'il comporte un circuit intégré selon la revendication 2, avec un multiplieur de fréquence du type ditPLL, le déphaseur associé et le module de resynchronisation, l'entrée du multiplieur étant reliée à une connexion portant un signal de synchronisation lignes, afin de générer d'une part un signal à fréquence pixel, à partir du signal de synchronisation lignes, et d'autre part un nouveau signal de synchronisation lignes synchronisé sur le signal à fréquence pixel.
- 4. Dispositif d'affichage à cristaux liquides selon la revendication 3, muni de moyens pour traiter des signaux de couleur ct comprenant un convertisseur analogique/numérique pour chaque signal de couleur, caractérisé en ce que le signal à fréquence pixel issu du dephaseur est fourni à ce convertisseur analogique/numérique pour en commander les instants d'échantillonnage.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9711580A FR2768581A3 (fr) | 1997-09-17 | 1997-09-17 | Dispositif d'interface pour un afficheur lcd |
| DE69834762T DE69834762T2 (de) | 1997-04-02 | 1998-03-26 | Synchronisierungsschaltung |
| EP98200954A EP0869618B1 (fr) | 1997-04-02 | 1998-03-26 | Dispositif de resynchronisation |
| JP08403498A JP4237288B2 (ja) | 1997-04-02 | 1998-03-30 | 集積回路および液晶表示デバイス |
| US09/054,113 US5999026A (en) | 1997-04-02 | 1998-04-02 | Resynchronization device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9711580A FR2768581A3 (fr) | 1997-09-17 | 1997-09-17 | Dispositif d'interface pour un afficheur lcd |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2768581A3 true FR2768581A3 (fr) | 1999-03-19 |
Family
ID=9511178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9711580A Withdrawn FR2768581A3 (fr) | 1997-04-02 | 1997-09-17 | Dispositif d'interface pour un afficheur lcd |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2768581A3 (fr) |
-
1997
- 1997-09-17 FR FR9711580A patent/FR2768581A3/fr not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0716501B1 (fr) | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante | |
| US7532250B2 (en) | Clock generation apparatus | |
| EP0142440A2 (fr) | Dispositif de génération d'une fréquence fractionnaire d'une fréquence de référence | |
| EP0869618B1 (fr) | Dispositif de resynchronisation | |
| CA2027721C (fr) | Horloge synchronisee | |
| EP0329576B1 (fr) | Circuit de reconnaissance de synchronisation ligne | |
| EP0134374B1 (fr) | Horloge à verrouillage de phase | |
| EP0715415B1 (fr) | Dispositif de sérialisation de données binaires à haut débit | |
| FR2768581A3 (fr) | Dispositif d'interface pour un afficheur lcd | |
| EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
| EP1133060B1 (fr) | Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale | |
| FR2761836A1 (fr) | Dispositif de resynchronisation | |
| EP0991193A1 (fr) | Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil | |
| EP0781038B1 (fr) | Dispostitif de traitement de signaux de synchronisation | |
| EP2543147B1 (fr) | Dispositif de synthèse de fréquence à boucle de rétroaction | |
| EP0869619A1 (fr) | Circuit intégré comportant une boucle de contrÔle de phase | |
| FR2797121A1 (fr) | Dispositif de synchronisation d'un evenement de reference d'un signal analogique sur une horloge | |
| EP0892497B1 (fr) | Procédé de multiplication de la fréquence d'un signal d'horloge avec contrôle du rapport cyclique, et dispositif correspondant. | |
| EP0149378B1 (fr) | Procédé et circuit de démodulation des signaux de chrominance dans un système de télévision de type PAL | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| EP0508534B1 (fr) | Appareil pour la réception de télévision muni d'un dispositif amélioré de restitution de la composante continue | |
| EP1635501B1 (fr) | Procédé de détection du positionnement relatif de deux signaux et dispositif correspondant | |
| FR2545300A1 (fr) | Circuit de production d'une frequence fixe stable | |
| KR200145522Y1 (ko) | 에지 인핸스먼트 장치 | |
| JPH0984039A (ja) | 標本化クロック生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |