FR2545300A1 - Circuit de production d'une frequence fixe stable - Google Patents
Circuit de production d'une frequence fixe stable Download PDFInfo
- Publication number
- FR2545300A1 FR2545300A1 FR8406557A FR8406557A FR2545300A1 FR 2545300 A1 FR2545300 A1 FR 2545300A1 FR 8406557 A FR8406557 A FR 8406557A FR 8406557 A FR8406557 A FR 8406557A FR 2545300 A1 FR2545300 A1 FR 2545300A1
- Authority
- FR
- France
- Prior art keywords
- output
- frequency
- input
- reference frequency
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000012432 intermediate storage Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000004304 visual acuity Effects 0.000 claims 1
- 239000010453 quartz Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract 1
- 230000006870 function Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RSPISYXLHRIGJD-UHFFFAOYSA-N OOOO Chemical compound OOOO RSPISYXLHRIGJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007363 regulatory process Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
CE CIRCUIT PRODUIT PAR EXEMPLE, LA FREQUENCE DE REFERENCE DU CIRCUIT DE DEMODULATION D'UN RECEPTEUR DE TELEVISION EN COULEURS. ON TRANSFORME UNE FREQUENCE SITUEE DANS LA REGION DE LA FREQUENCE DE LIGNES PAR UNE DIVISION EN UN SIGNAL QUI EST APPLIQUE A UNE PORTE QUI COMMANDE LE COMPTAGE DES IMPULSIONS D'UN OSCILLATEUR. LES IMPULSIONS DE CET OSCILLATEUR SONT COMPTEES, SONT COMPAREES A UNE VALEUR DE CONSIGNE ET SELON LE RESULTAT DE LA COMPARAISON, SONT ADDITIONNEES AU RESULTAT OBTENU PRECEDEMMENT JUSQU'A CE QUE LA VALEUR N NE VARIE PLUS. LA VALEUR N EST TRANSFORMEE PAR UN CONVERTISSEUR DA EN UNE TENSION ANALOGIQUE UTILISEE POUR COMMANDER UN OSCILLATEUR A COMMANDE EN TENSION VCO, DE SORTE QUE L'ON OBTIENT UNE BOUCLE NUMERIQUE PLL.
Description
CIRCUIT DE PRODUCTION D'UNE FREQUENCE FIXE STABLE.
La présente Invention se rapporte à un circuit de production d'une fréquence fixe stable à l'aide d'une fréquence de référence, la fréquence de référence étant une fréquence relativement basse par rapport a la fréquence produite, au moyen d'une porte qui est ouverte par un signal de commande de porte obtenu par une division de la fréquence de reference, et qui comprend un oscillateur à commande en tension relié à l'entrée de la porte, un compteur étant relié à la sortie de ladite porte pour compter des impulsions délivrées par l'oscillateur pendant la période d'ouverture de la porte, l'état de comptage de ce compteur étant appliqué à un comparateur auquel une grandeur de comparaison fixe prédéterminée est égaleS ment appliquée.
On sait que pour démoduler etiou décoder les signaux de chrominance contenus dans un signal de télévision en couleurs composite, on a besoin d'une oscillation de référence ayant une fréquence fixe connue et stable dont la phase doit autre régulée dans les systèmes NTSC et PAL et qui, dans le système SECAM doit, séquentiellement, une ligne après l'autre, correspondre aux fréquences de repos de la porteuse de couleur modulée an fréquence pour les signaux rouges et bleus.Cette oscillation de référence peut entre appliquée à l'une des entrées d'un démodulateur synchrone qui reçoit, sur une autre entrée, la porteuse de couleur modulée par le signal de chrominance A la sortie de ce démodulateur synchrone peut être prélevé le signal de chrominance démodulé. La fidélité de la couleur du produit de la démodulation dépend de la fréquence régulée produite.Cette fréquence est, à l'heure actuelle, le plus souvent produite à l'aide d'un oscillateur à commande en tension (VCO) faisant partie d'un montage dit "phase locked loop" (PLL). A cette fin, le montage PLL a besoin d'une fréquence de référence aussi constante que possible, la précision de la boucle étant fonction de celle de cette fréquence de référence En général, on utilise un oscillateur à quartz pour produire cette fréquence de référence.
Toutefois, un tel oscillateur est cher et augmente considérablement le coût des montages décrits ci-dessus.
L'oscillateur produisant l'oscillation de référence, qui doit être synchronisé en phase et en fréquence avec les "salves" ou les "bursts" de couleurs est, comme- l'on sait, du type "à quartz" (Televi3ion - Engineering-Handbook, Mc.GRAW Hill 1957, pages 725, 16-153 à 16-159). Dans les montages électroniques modernes des récepteurs de télévision en couleurs, on utilise déjà pour le synthétiseur de fréquence et pour Phorloge à quartz d'un microprocesseur, des oscillateurs à quartz. La fréquence stabilisée par ce quartz peut aussi être utilisée, après une division appropriée, comme fréquence de référence pour le circuit PLL du démodulateur.
Un circuit électronique de production d'une fréquence fixe stable du type précité est connu d'après le document FR-A-2 294 587. Celui-ci sert à la régulation d'un oscillateur pour obtenir une fréquence fixe qui :5$ un multiple de la requenee d'un signal binaire périodique. Dans ce cas, le nombre des transitions binaires qui apparaissent dans un intervalle de temps déterrniné, est connu.On compte, pendant la durée de plusieurs périodes du signal binaire, le nombre des oscillations de l'oscillateur devant etre -réguité. Le compteur, qui totalise les transitions, est préréglé sur un mot binaire correspondant à la valeur de consigne de la fréquence en question, de sorte que l'on obtient, comme resultat du comptage, la différence entre le compte et la valeur de consigne. Ceci correspond à l'action d'un comparateur d'une boucle de régulation analogique.
Etant donné que les périodes de comptage se répètent réguliè- rement, on voit que cette boucle de régulation digitale travaille sans interruption. Le résultat est conservé dans une mémoire. Un signal de régulation analogique pour l'oscillateur est engendré à partir du contenu de cette mémoire. Après cela, le compteur est à nouveau préréglé en fonction du contenu de la mémoire. Pour que la boucle de régulation puisse fonctionner, la grandeur destinée au préréglage du compteur doit être continuellement recalculée, ce qui entraîne une certaine complication.
La présente invention a pour objet un circuit de production d'une fréquence fixe stable permettant d'éviter cette complication.
Dans le circuit conforme à l'invention, on relie à la sortie du comparateur un étage d'addition auquel est relié un premier registre pour la mémorisation intermédiaire de la grandeur calculée, ce premier registre étant relié à un convertisseur numériquelanalogi que, lequel est relié à rentrée de commande de l'oscillateur pour accorder celui-ci, la sortie du premier registre étant reliée à un second registre qui est relié à une autre entrée de l'étage d'addition, les deux registres étant commandés alternafivement.
Selon une autre caractéristique de l'invention, le signal de commande de porte est formé à l'aide d'étages de division montés en cascade, le premier étage divisant le fréquence de référence (Fo) par un facteur de 2 tandis que les étages de division Suivants divisent la fréquence de référence par un facteur (D) qui est la mesure de la résolution tA F) de la fréquence produite (F)et a pour valeur Fo/#F, F étant la fréquence produite, Fo la fréquence de référence et D un facteur de division de la fréquence de référence déterminant le pouvoir de résolution de la fréquence F produite.
Le circuit de l'invention possède l'avantage qu'il se commute automatiquement aux différentes normes de télévision f:NTSC: 3,58 MHz, NTSC 4,43 MHz, PAL ou SECAM), la valeur de consigne étant modifiée de façon correspondante dans sa forme numérique, et lorsque la valeur de consigne de la fréquence de l'oscillateur à commande de tension est atteinte, la boucle de régulation peut être déconnectée parce qu'elle est maintenue par une boucle auxiliaire, composée de deux registres, à la valeur de consigne voulue jusqu'à ce qu'un signal d'erreur, apparaissant à la sortie d'un comparateur, varie de plus d'un bit.
D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, d'un exemple de réalisation non limitatif de l'invention, en référence au dessin annexe.
Cet exemple se rapporte à la production d'une tension de commande pour un oscillateur de référence d'un récepteur de télévision en couleurs, mais il est bien entendu que l'invention n'est pas limitée à une telle application.
Sur le dessin
la figure 1 est un bloc diagramme représentant les composants essentiels du montage selon l'invention
ia figure 2 est un chronogramme en fonction du temps t de quelques impulsions de commande du circuit selon la figure 1 ; et,
la figure 3 est un diagramme destiné à mieux faire comprendre le fonctionnement du circuit de la figure 1.
la figure 1 est un bloc diagramme représentant les composants essentiels du montage selon l'invention
ia figure 2 est un chronogramme en fonction du temps t de quelques impulsions de commande du circuit selon la figure 1 ; et,
la figure 3 est un diagramme destiné à mieux faire comprendre le fonctionnement du circuit de la figure 1.
Sur la figure 1 est représente un oscillateur de référence 1 fournissant l9oscillation de référence nécessaire pour la démodulation de la porteuse de couleur qui est appliquée à la première entrée d'un démodulateur synchrone 2. L'oscillateur 1 possède une entree de commande qui permet, par une variation de tension, de modifier la fréquence produite, est à dire, qu'il s'agit d'un oscilmateur à commande en tension ou 'V C: . A l'autre entrée du démodulateur synchrone 2 est appliquée la porteuse de couleur modulée par les signaux de différence de couleurs. Il peut s'agir aussi bien d'une porteuse de couleur NTSC que PAL ou SECAM.A la sortie du démodulateur synchrone 2, on obtient, de manière clas- sique, le signal de différence de couleurs démodulé dans le système
SECAM, lorsque celui-ci a été rétroappliqué, au moyen d'un étage d'addition analogique 3 à l'entrée de commande de l'oscillateur à commande de tension 1, selon la technique PLL bien connue.
SECAM, lorsque celui-ci a été rétroappliqué, au moyen d'un étage d'addition analogique 3 à l'entrée de commande de l'oscillateur à commande de tension 1, selon la technique PLL bien connue.
L'autre entrée de l'étage d'addition 3 est reliée à la sortie d'un convertisseur numériquelanalogique 13 qui fait partie d'une boucle de régulation PLL, décrite plus loin, qui détermine la fréquence moyenne de l'oscillateur 1. En outre, dans le système NTSC ou dans le système PAL, la phase de l'oscillateur I est, également, controlée d'une manière, qui ne sera pas décrite plus en détail ici, mais cependant connue en soi, à l'aide de salves (bursts). La tension de commande continue fournie par le convertisseur numériquelana logique 13, et qui est destinée à controler la fréquence de l'oscillateur, est obtenue par une boucle numérique PLL.Cette boucle comprend une porte 8, dont la première entrée est reliée à la sortie de l'oscillateur 1 et dont la seconde entrée reçoit, d'une chaîne de division à plusieurs étages 4,5,6 et 7 montés en cascade, des
impulsions de commande, et dont la sortie est connectée à l'entrée de comptage d'un compteur binaire 9. Les sorties parallèles du
compteur 9 sont reliées à un premier groupe parallèle d'entrées d'un
comparateur 10, dont le second groupe d'entrée parallèles reçoit un
mot numérique Ew correspondant à la valeur de consigne de la fréquence.Ce mot P diffère selon le standard de télévision, et toutes les valeurs de P sont mémorisées dans les cellules d'une mémoire morte (non représentée). L'une de ces valeurs P est extraite, au moyen d'un cornmutateur commandé automatlquen7ent par un détecteur de standard, de la mémoire morte pour être appliquée au second groupe d'entrées parallèles du comparateur 10.
impulsions de commande, et dont la sortie est connectée à l'entrée de comptage d'un compteur binaire 9. Les sorties parallèles du
compteur 9 sont reliées à un premier groupe parallèle d'entrées d'un
comparateur 10, dont le second groupe d'entrée parallèles reçoit un
mot numérique Ew correspondant à la valeur de consigne de la fréquence.Ce mot P diffère selon le standard de télévision, et toutes les valeurs de P sont mémorisées dans les cellules d'une mémoire morte (non représentée). L'une de ces valeurs P est extraite, au moyen d'un cornmutateur commandé automatlquen7ent par un détecteur de standard, de la mémoire morte pour être appliquée au second groupe d'entrées parallèles du comparateur 10.
Les lignes de sortie parallèles du comparateur 10 sont reliées, par un étage d'addition numérique 11, dont le roule sera expliqué par la suite, aux entrées d'un premier registre 12 (latch), dont les sorties sont connectées aux entrées du convertisseur 13. Ce registre 12 sert au maintien dn mot de commande N déterminé pendant chaque procédure de comptage du compteur 9, et qui correspond à la tension de commande de fréquence apparaissant à la sortie du convertisseur 13.A l'entrée de la chaîne de division 4, 5, 6 et 7 est appliquée une fréquence stable Fo, produite à l'extérieur du mon- tage. Celle-ci peut être fournie, par exemple, par un oscillateur à quartz contenu dans une autre partie du récepteur. De cette manière, on applique, par exemple, à l'entrée de l'étage d'entrée 4 un signal rectangulaire ayant une fréquence Fo de 62 500 Hz et que celui-ci divise par deux. Le second étage de division 5 présente un facteur de division de 8. Les deux autres étages de division 6 et 7 possèdent respectivement un facteur de division égal à 2. De cette manière, on obtient un diviseur de fréquence dont les trois derniers étages produisent ensemble un facteur de division résultant D de 32.
La sortie C du dernier étage de division 7 applique à la porte s un signal de commande rectangulaire dont les impulsions ont une largeur de 512 microsecondes. Les signaux de sortie des étages précédents 5 (ligne A) et 6 (ligne B) sont combinés avec le signal de porte (C) dans deux portes logiques différentes 18 et 19 ayant chacune trois entrées, de manière à obtenir, comme le montre la figure 2, des impulsions de commande PI et P2 décalées entre elles dans le temps T, à savoir P1 = A.B.C et P2 = A.B . . Le front montant de la première impulsion de eomrnande P1 est synchronisé avec un front descendant de l'impulsion de porte C.La seconde impulsion de commande P2 est située entre la fin de la première impulsion de commande et le commencement du signal de cornmande de porte suivant, de sorte que le compteur 9 est remis à l'état initial avant le commencement de chaque période de comptarge. Pendant chaque période de comptage, le compteur 9 totalise le nombre des périodes de lloscsllateur 1 et délivre à la fin de chaque période un compte M qui correspond à la fréquence de l'oscillateur.
Ce compte M est appliqué à l'entrée du comparateur 10 qui peut être réalisé sous la forme d'un étage numérique différentiel, lequel compare la grandeur M ainsi appliquée avec une valeur de consigne
P. la valeur de consigne P correspond au produit de D par R, R étant le rapport de la fréquence de consigne F de l'oscillateur 1 et de Fo, c'est à dire, de la fréquence appliquée au diviseur 4. Dans un exemple < NSC), on a : R = FîFo - ss t33/62,5 = 70,29 et, partant, P = DxR = 32x70,92 = 2 270.
P. la valeur de consigne P correspond au produit de D par R, R étant le rapport de la fréquence de consigne F de l'oscillateur 1 et de Fo, c'est à dire, de la fréquence appliquée au diviseur 4. Dans un exemple < NSC), on a : R = FîFo - ss t33/62,5 = 70,29 et, partant, P = DxR = 32x70,92 = 2 270.
Les fonctions du compteur 9 et du comparateur 10 peuvent être réalisées par un seul compteur à condition que, après la remise à l'état initial par l'impulsion de commande P2, mais avant l'initiation de la période de comptage suivante, il soit préréglé sur la valeur de consigne P nécessaire, mais avec un signe négatif, comme il est décrit dans le brevet précité FR-A-2 294 537. Toutefois, à cette fin, il est nécessaire de produire encore l'impulsion qui commande le transfert de la valeur de consigne P, et quI, dans le temps, se situe entre la fin de l'impulsion P2 et le commencement de l'impulsion de porte C suivante A la fin de chaque période de comptage déterminée par les impulsions de porte, le compte est M
P. Il est également possible de transférer séquentiellement le compte du compteur vers l'étage d'addition numérique Il et de là jusqu'au premier registre 12 qui, dans ce cas, doit être un registre série-parallèle.
P. Il est également possible de transférer séquentiellement le compte du compteur vers l'étage d'addition numérique Il et de là jusqu'au premier registre 12 qui, dans ce cas, doit être un registre série-parallèle.
La sortie parallèle du premier registre 12 est, selon l'invention, aussi reliée à l'entrée parallèle d'un second registre 14 dont les sorties sont connectées aux entrées de l'étage d'addition numérique il qui délivre le mot de commande de fréquence N. Dans des conditions de fonctionnement normales, c'est à dire, quand le résultat de la comparaison est M-O, celui-ci est réappliqué aux entrées parallèles du premier registre 12, de sorte que la boucle auxiliaire comprenant les composants 11, 12 et 14 et leurs interconnexions comporte en permanence le mot N, de sorte que le convertisseur 13 ne fournit à l'entrée de commande de lçoscillateur à commande en tension 1, que la tension Vo correspondant à la valeur de consigne de la fréquence F.Les processus de comptage et de comparaison qui ont lieu ensuite servent uniquement au contrdle périodique de l'exactitude et de la stabilité de la fréquence F ainsi produite.
La procédure de régulation de fréquence de la boucle PLL décrite ci-dessus se déroule comme suit : lorsqu'on allume le récepteur, les mots apparaissant dans les registres 12 et 13 peuvent être différents et peuvent se situer entre OOOO.....O et 1111...1 de sorte que le mot fourni par le premier registre 12 aux entrées du convertisseur 13 ne concorde avec aucune des valeurs de consigne P.
Dans ce cas, lorsque la procédure de comptage est achevée, le nombre (le mot) M est appliqué au comparateur 10 qui soustrait de celui-ci la valeur de consigne numérique P correspondant à la norme de télévision du signal reçu, en produisant, de cette manière, un mot
M-P différent de zéro. Ce mot est appliqué aux premières entrées de l'étage d'addition Il Avant le commencement du comptage, le compteur 9 est remis à l'état initial par la seconde impulsion de commande P2, laquelle provoque en même temps le transfert du mot de départ du premier registre 12 au second registre 14.De cette manière, le mot N correspondant à la fréquence de l'oscillateur arrive aux secondes entrées de l'étage d'addition 11 qui fournît ainsi aux entrées du premier registre 12, un mot représentatif de la somme des mots d'entrée N+M-P. Le mot de sortie M-P du comparateur 10 est appliqué à un détecteur de valeur (décodeur) 15 qui comporte un circuit ET dont toutes les entrées sont inversantes sauf celle ayant la plus petite valeur (LSB). Le résultat est que la sortie de cette porte reste zéro tant que le résultat est que la comparaison
M-P est supérieur à 000....1.La sortie du circuit ET 15 est reliée à l'entrée d'un inverseur 16 dont la sortie est connnectée à l'une des entrées d'un circuit ET 17, qui joue le role d'une porte, à l'autre entrée de laquelle arrivent les premières impulsions de commande P1. La sortie du circuit ET 17 est reliée à l'entrée de commande de mémorisation du premier registre 12, de sorte qu'après chaque nouveau comptage, une nouvelle somme N+M-P est mémorisée jusqu'à ce que le résultat de la comparaison donne la valeur OQ00...0OO1. Quand ceci se produit, le niveau de la sortie du détecteur 15 devient élevé (2t178) tandis que le niveau de la sortie de la porte 16 devent bas ("o"), bloquant ainsi le circuit ET 17, lequel ne laisse plus passer aucune impulsion PI jusqu'à ce que le résultat de la comparaison diffère à nouveau de la valeur indiquée ci-dessus, ce qui n'est généralement le cas que lors d'un changement de norme.
M-P différent de zéro. Ce mot est appliqué aux premières entrées de l'étage d'addition Il Avant le commencement du comptage, le compteur 9 est remis à l'état initial par la seconde impulsion de commande P2, laquelle provoque en même temps le transfert du mot de départ du premier registre 12 au second registre 14.De cette manière, le mot N correspondant à la fréquence de l'oscillateur arrive aux secondes entrées de l'étage d'addition 11 qui fournît ainsi aux entrées du premier registre 12, un mot représentatif de la somme des mots d'entrée N+M-P. Le mot de sortie M-P du comparateur 10 est appliqué à un détecteur de valeur (décodeur) 15 qui comporte un circuit ET dont toutes les entrées sont inversantes sauf celle ayant la plus petite valeur (LSB). Le résultat est que la sortie de cette porte reste zéro tant que le résultat est que la comparaison
M-P est supérieur à 000....1.La sortie du circuit ET 15 est reliée à l'entrée d'un inverseur 16 dont la sortie est connnectée à l'une des entrées d'un circuit ET 17, qui joue le role d'une porte, à l'autre entrée de laquelle arrivent les premières impulsions de commande P1. La sortie du circuit ET 17 est reliée à l'entrée de commande de mémorisation du premier registre 12, de sorte qu'après chaque nouveau comptage, une nouvelle somme N+M-P est mémorisée jusqu'à ce que le résultat de la comparaison donne la valeur OQ00...0OO1. Quand ceci se produit, le niveau de la sortie du détecteur 15 devient élevé (2t178) tandis que le niveau de la sortie de la porte 16 devent bas ("o"), bloquant ainsi le circuit ET 17, lequel ne laisse plus passer aucune impulsion PI jusqu'à ce que le résultat de la comparaison diffère à nouveau de la valeur indiquée ci-dessus, ce qui n'est généralement le cas que lors d'un changement de norme.
Il peut se présenter un cas où le comparateur 10 délivre une valeur O qui est additionnée à la grandeur précédemment introduite par le registre 14 Ceci correspond au point ou le système ne modifie plus la fréquence F de l'oscillateur 1 et correspond à l'achèvement du processus de régulation.
On va enfin décrire, à l'aide de la figure 3, le fonctionnement du circuit à la lumière d'un exemple relativement simple. Soit la fonction M = f(N), c'est-à-dire, que le compte obtenu M est fonction des informations numériques N appliquées au convertisseur numé- rique/analogique 13 et, partant, est fonction de la tension de commande Vo dont dépend la fréquence F de l'oscillateur 1. On suppose que le point correspondant à N = 5, c'est à dire M = 2270, est la valeur de consigne.
On suppose que, initialement, la fréquence F du système est telle qu'on a M = 2 263 Dans l'hypothèse d'une valeur prédéterminée fixe de P = 2 270, il en résulte, après le comparateur 10, une valeur de -7 qui s'ajoute dans l'étage d'addition il à n = 15, ce qui donne 8.
Ce nouveau N produit une fréquence F plus élevée, laquelle produit comme résultat du comptage la valeur M = 2 268. L'addition de celle-ci donne un nouveau N = 6 qui à son tour, fournit un M = 2 269.
Après la remise a l'état initial du compteur 9 et un nouveau comptage, l'étage de comparaison 10 produit la valeur 1 dont résulte une nouvelle valeur N = 5 Pour cette valeur, l'oscillateur 1 s'établit à sa fréquence de consigne, de sorte que le compteur 9 délivre un M = 2 270, dont résulte une différence O indiquant que le réglage du système est correct.
Pour des motifs de stabilité, la pente dMidn de la fonction M = f (N) doit être négative et cette pente doit être inférieure. à 1 pour éviter l'apparition d'oscillations.
La grandeur de la valeur de comparaison P est fonction de la fréquence que lwoscillateur 1 doit délivreur. En conséquence, Cette valeur est différente selon que l'oscillateur doit fournir une fréquence pour démoduler un signal PAL, un signal SECAM ou un signal NTSC. Dans le cas présumé, d'une valeur de comparaison préétablie fixe P et d'un facteur de division fixe D, les deux fréquences FoiF doivent être dans le rapport D1P, afin que la fréquence de référence
Fo puisse être facilement déterminée à partir des grandeurs don nées.
Fo puisse être facilement déterminée à partir des grandeurs don nées.
Le traitement des données représenté sur la figure 1 commue s'effectuant en parallèle pourrait aussi, le cas échéant, être exécuté en serle.
Claims (4)
1. Circuit de production d'une fréquence fixe stable à l'aide d'une fréquence de référence, la fréquence de référence Fo étant une fréquence relativement basse par rapport à la fréquence produite (F), au moyen d'une porte qui est ouverte par un signal de commande de porte obtenu par une division de la fréquence de référence (Fo) et qui comprend un osciliateur à commande en tension (VCO) relié à l'entrée de la porte (3), un compteur (9) étant relié à la sortie de ladite porte pour compter des impulsions délivrées par l'oscillateur pendant la période d'ouverture de la porte et dont le résultat de comptage est appliqué à un comparateur (10) auquel une grandeur de comparaison fixe prédéterminée (F) est également appliquée, caractérise en ce que, à la sortie du comparateur (10) est relié un étage d'addition ( auquel est relié un premier registre (12) pour la mémorisation intermédiaire de la grandeur calculée, en ce que ce premier registre (12) est relié à un convertisseur numérique/analogique (13), lequel est relié à l'entrée de commande de l'oscillateur (1) pour accorder celui-d, en ce que la sortie du premier registre (12) est reliée à un second registre (14) qui est relié à une autre entrée de l'étage d'addition (Il), et en ce que les deux registres (12, 14) sont commandés alternativement.
2. Circuit selon la revendication 1, caractérisé en ce que le signal de commande de porte (c) est formé à l'aide d'étages de division montés en cascade (4, 5, 6, 7), le premier étage (4) divisant la fréquence de référence (Fo) par un facteur de 2, tandis que les étages de division suivants (5, 6, 7) divisent la fréquence de référence par un facteur (fi) qui est la mesure de la résolution (t F) de la fréquence produite (F) et a pour valeur Fo1F, F étant la fréquence produite, Fo la fréquence de référence et D un facteur de division de la fréquence de référence déterminant le pouvoir de résolution de la fréquence F produite.
3. Circuit selon l'une quelconque des revendications précédentes, caractérisé en ceque les que les sorties du comparateur sont reliées à une porte ET (15) dont toutes les entrées sont inverseuses sauf celle de plus faible poids, la sortie de cette porte étant reliée via un inverseur logique (16) à une entrée d'une porte ET (17) recevant sur une autre entrée une première impulsion de commande (P1), la sortie de cette porte ET (17) étant reliée à Ventrée de commande du premier registre, l'entrée de commande du second registre recevant une seconde impulsion de commande (P2), le front montant de la première impuslion de commande étant synchronise avec un front descendant dudit signal de commande de porte (C), la seconde impulsion de commande (P2) étant située entre la fin de la première impulsion de commande et le commencement du signal de com- mande de porte suivant.
4. Circuit selon la revendication 3, comportant, dans son circuit de division (4 à 7) de la fréquence de référence, plusieurs diviseurs en cascade, le signal de sortie (C) du dernier diviseur constituant ledit signal de commande de porte, caractérisé en ce que Ventrée (A) de l'avant dernier diviseur (6), sa sortie (B) et la sortie du dernier diviseur (6), sont reliées, d'une part aux entrées d'une première porte ET (18) à trois entrées dont l'entrée reliée à la sortie (C) du dernier diviseur est inverseuse, et d'autre part aux entrées d'une seconde porte ET à trois entrées ( dont seule l'entrée reliée à l'entrée (A) de l'avant dernier diviseur n'est pas inverseuse, ladite première impulsion de commande étant disponible à la sortie de le première porte ET à trois entrées, et ladite seconde impulsion de commande étant disponible à la sortie de la deuxième porte ET à trois entrées.
3. Circuit selon l'une quelconque des revendications précédentes, destiné à produire la fréquence de référence d'un circuit de démodulation synchrone d'un récepteur de télévision en couleurs multistandard, caractérisé en ce qu'il comporte une mémoire morte dans laquelle sont mémorisées plusieurs grandeurs de comparaison fixes prédéterminées (P) pour les différents standards susceptibles d'être reçus, l'une de ces valeurs étant extraite de la mémoire morte au moyen d'un commutateur commandé automatiquement par un détecteur de standard.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19833314973 DE3314973C1 (de) | 1983-04-26 | 1983-04-26 | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2545300A1 true FR2545300A1 (fr) | 1984-11-02 |
| FR2545300B1 FR2545300B1 (fr) | 1987-06-19 |
Family
ID=6197329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8406557A Expired FR2545300B1 (fr) | 1983-04-26 | 1984-04-26 | Circuit de production d'une frequence fixe stable |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH0754906B2 (fr) |
| DE (1) | DE3314973C1 (fr) |
| FR (1) | FR2545300B1 (fr) |
| NL (1) | NL8401283A (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694327A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop |
| US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
| EP0278140A1 (fr) * | 1987-02-12 | 1988-08-17 | Hewlett-Packard Limited | Génération de signal d'horloge |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555446A (en) * | 1969-01-17 | 1971-01-12 | Dana Lab Inc | Frequency synthesizer |
| US3582810A (en) * | 1969-05-05 | 1971-06-01 | Dana Lab Inc | Frequency synthesizer system |
| US3761835A (en) * | 1970-10-19 | 1973-09-25 | Philips Corp | Automatic frequency control system |
| US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
| FR2294587A1 (fr) * | 1974-12-11 | 1976-07-09 | Cit Alcatel | Dispositif d'asservissement d'un oscillateur commande |
| US4255759A (en) * | 1977-11-11 | 1981-03-10 | Sony Corporation | Color television receiver AFPC circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636234A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Frequency following type voltage control oscillating unit |
| JPS5717235A (en) * | 1980-07-04 | 1982-01-28 | Sansui Electric Co | Frequency controlling oscillator |
-
1983
- 1983-04-26 DE DE19833314973 patent/DE3314973C1/de not_active Expired
-
1984
- 1984-04-19 NL NL8401283A patent/NL8401283A/nl not_active Application Discontinuation
- 1984-04-26 FR FR8406557A patent/FR2545300B1/fr not_active Expired
- 1984-04-26 JP JP59083077A patent/JPH0754906B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555446A (en) * | 1969-01-17 | 1971-01-12 | Dana Lab Inc | Frequency synthesizer |
| US3582810A (en) * | 1969-05-05 | 1971-06-01 | Dana Lab Inc | Frequency synthesizer system |
| US3761835A (en) * | 1970-10-19 | 1973-09-25 | Philips Corp | Automatic frequency control system |
| US3913028A (en) * | 1974-04-22 | 1975-10-14 | Rca Corp | Phase locked loop including an arithmetic unit |
| FR2294587A1 (fr) * | 1974-12-11 | 1976-07-09 | Cit Alcatel | Dispositif d'asservissement d'un oscillateur commande |
| US4255759A (en) * | 1977-11-11 | 1981-03-10 | Sony Corporation | Color television receiver AFPC circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8401283A (nl) | 1984-11-16 |
| DE3314973C1 (de) | 1984-07-19 |
| FR2545300B1 (fr) | 1987-06-19 |
| JPS59207746A (ja) | 1984-11-24 |
| JPH0754906B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0877487B1 (fr) | Synthétiseur de fréquence cohérent à boucle de phase et pas fractionnaires | |
| EP0645888A1 (fr) | Ligne à retard numérique | |
| FR2522233A1 (fr) | Agencement numerique de reglage automatique du gain pour television | |
| FR2554994A1 (fr) | Dispositif de generation d'une frequence fractionnaire d'une frequence de reference | |
| FR2687522A1 (fr) | Synthetiseur de frequence a nombre n fractionnaire employant plusieurs accumulateurs avec recombinaison en serie, procede de mise en óoeuvre, et radiotelephone l'utilisant. | |
| EP0015014B1 (fr) | Dispositif de resynchronisation rapide d'une horloge | |
| FR2787651A1 (fr) | Detecteur numerique de frequence de phase | |
| FR2502435A1 (fr) | Dispositif multiplicateur de la frequence de balayage horizontal | |
| FR2908948A1 (fr) | Boucle a verrouillage de phase numerique | |
| FR2538656A1 (fr) | Procede et circuit d'asservissement en frequence et en phase d'un oscillateur local en television | |
| FR2462825A1 (fr) | Procede et dispositif pour la mise en phase d'une horloge locale | |
| FR2545300A1 (fr) | Circuit de production d'une frequence fixe stable | |
| FR2567698A1 (fr) | Procede et montage pour detecter la difference de phase/frequence entre deux signaux d'entree numeriques et application | |
| FR2549331A1 (fr) | Dispositif pour ajuster differentiellement la phase des signaux analogiques dans un systeme de traitement de signaux video | |
| EP0077589B1 (fr) | Synthétiseur de fréquence à accord rapide | |
| FR2515902A1 (fr) | Dispositif numerique de synchronisation d'horloge et son application aux reseaux de connexion | |
| FR2618958A1 (fr) | Synthetiseur de frequences presentant un dispositif indicateur d'accord | |
| FR2605162A1 (fr) | Procede et dispositif d'aide a l'acquisition d'une boucle a verrouillage de phase | |
| EP3048730A1 (fr) | Dispositif de synthèse de fréquence à boucle de rétroaction | |
| EP0434527B1 (fr) | Synthétiseur hyperfréquence à division fractionnaire | |
| EP0526359A1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| EP0991193A1 (fr) | Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil | |
| FR2541545A1 (fr) | Appareil numerique d'accord automatique fonctionnant pendant le retour de balayage vertical | |
| EP0645892B1 (fr) | Dispositif d'asservissement de fréquence | |
| EP0021942A1 (fr) | Procédé et dispositif de remise en phase d'une horloge locale |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |