FR2761836A1 - Dispositif de resynchronisation - Google Patents
Dispositif de resynchronisation Download PDFInfo
- Publication number
- FR2761836A1 FR2761836A1 FR9703999A FR9703999A FR2761836A1 FR 2761836 A1 FR2761836 A1 FR 2761836A1 FR 9703999 A FR9703999 A FR 9703999A FR 9703999 A FR9703999 A FR 9703999A FR 2761836 A1 FR2761836 A1 FR 2761836A1
- Authority
- FR
- France
- Prior art keywords
- input
- signal
- output
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Abstract
Ce dispositif délivre, à partir d'un signal d'entrée (data) et d'une horloge (clk) , un signal de sortie (CKREFO) identique au signal d'entrée, mais resynchronisé sur l'horloge. Il comprend deux bascules (63, 65) de type D en cascade, l'horloge de la seconde bascule étant inversée (62) par rapport à celle de la première. La sortie de la première bascule est reliée à l'entrée de données de la seconde bascule via un multiplexeur (64) , qui est commandé par un signal (d-Ph) contenant une information sur la relation de phase entre le signal d'entrée et l'horloge, de façon à appliquer à l'entrée de la seconde bascule soit le signal d'entrée soit le signal issu de la première bascule.Ce dispositif peut être utilisé dans une boucle de contrôle de phase connue comprenant un oscillateur à fréquence réglable, un diviseur de fréquence, et un comparateur de phase.Applications : entre autres, interfaces pour écran LCD, où il faut générer la fréquence pixel à partir de l'horloge lignes.
Description
La présente invention concerne un circuit intégré comportant, entre autres, un module de resynchronisation présentant une entrée d'horloge, une entrée de signal, et une sortie, module muni d'une bascule de type D dont l'entrée de signal constitue l'entrée homonyme du module.
Elle concerne aussi un circuit intégré utilisant un tel module de resynchronisation associé avec un dispositif comprenant une boucle de contrôle de phase qui met en jeu un oscillateur muni d'une sortie pour fournir un signal dont la fréquence est réglable par une tension appliquée à une entrée de réglage, un diviseur muni d'une entrée reliée à la sortie de l'oscillateur et d'une sortie pour fournir un signal dont la fréquence est divisée par rapport à celle d'un signal appliqué à son entrée, et un comparateur de phase muni de deux entrées, dont l'une est destinée à recevoir un signal de référence et l'autre est reliée à la sortie du diviseur, et d'une sortie reliée à l'entrée de réglage de l'oscillateur.
L'invention s'applique lorsqu'on a besoin de deux signaux dont les fréquences sont multiples l'une de l'autre et dont les transitions soient parfaitement en phase. Elle s'applique, entre autres, à une interface pour écran à cristaux liquides, pour générer la fréquence pixel à partir du signal d'horloge lignes.
Un module de synchronisation peut être constitué par une simple bascule de type D.
Un arrangement plus sophistiqué, muni d'une bascule D dont l'entrée de signal constitue l'entrée homonyme de l'arrangement, est décrit dans le document EP 0 716 501. Cet arrangement délivre, à partir d'un signal d'entrée et d'une horloge, un premier et un second signal de détection d'une transition du signal d'entrée, ces deux signaux étant identiques entre eux lorsque l'horloge est en phase avec le signal.
Un objet de l'invention est d'obtenir un montage qui, à partir d'un signal d'entrée et d'une horloge, délivre un signal identique au signal d'entrée mais synchronisé avec l'horloge, et ceci même lorsque le front d'horloge est en quasi-coïncidence avec un front du signal. Dans un tel cas, avec une simple bascule de type D, le changement d'état ne peut pas être anticipé, et un front risque d'être manqué.
A cet effet, le module de resynchronisation comprend une seconde bascule de type
D, L'entrée d'horloge de la seconde bascule est reliée à celle de la première bascule via un inverseur, la sortie de la seconde bascule constitue la sortie du module, et la sortie de la première bascule est reliée à l'entrée de données de la seconde bascule via un multiplexeur, qui est commandé par une entrée numérique de commande contenant une information sur la relation de phase entre le signal à l'entrée et l'horloge, de façon à appliquer à la seconde bascule soit le signal d'entrée soit le signal issu de la première bascule.
D, L'entrée d'horloge de la seconde bascule est reliée à celle de la première bascule via un inverseur, la sortie de la seconde bascule constitue la sortie du module, et la sortie de la première bascule est reliée à l'entrée de données de la seconde bascule via un multiplexeur, qui est commandé par une entrée numérique de commande contenant une information sur la relation de phase entre le signal à l'entrée et l'horloge, de façon à appliquer à la seconde bascule soit le signal d'entrée soit le signal issu de la première bascule.
Un circuit intégré utilisant un tel module de resynchronisation, associé avec un dispositif comprenant une boucle de contrôle de phase, comprend en outre un déphaseur muni d'une sortie et d'une entrée reliée à la sortie de l'oscillateur et de moyens pour délivrer sur sa sortie un signal décalé en phase par rapport au signal sur son entrée, L'entrée d'horloge du module de resynchronisation étant reliée à la sortie du déphaseur et son entrée de signal étant reliée à la sortie du diviseur.
Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus clairement grâce à la description suivante d'un mode de réalisation constituant un exemple non limitatif.
La figure 1 représente un circuit intégré comportant un module de resynchronisation.
La figure 2 est un schéma d'un circuit intégré utilisant un module de resynchronisation associé avec un dispositif comprenant une boucle de contrôle de phase.
Le circuit intégré 10 représenté par la figure 1 contient un montage qui présente les mêmes entrées et sortie qu'une bascule de type D, à savoir, une entrée "data" destinée à recevoir des données à resynchroniser, une entrée "clk" destinée à recevoir un signal d'horloge et une sortie CKREF0, destinée à délivrer des données resynchronisées. Bien que synchrones, les signaux "clk" et CKREFO ne sont pas, en général, à la même fréquence : L'horloge est en général à une fréquence multiple de celle du signal.
Le montage comprend une première bascule 63 de type D, et une seconde bascule 65 du même type. L'entrée d'horloge de la bascule 63 reçoit l'horloge "clk", après une inversion dans un inverseur 61. L'entrée d'horloge de la bascule 65 reçoit la même horloge, après une seconde inversion dans un inverseur 62. L'entrée de signal de la bascule 63 constitue l'entrée "data" du montage. La sortie de la bascule 65 constitue la sortie CKREF0 du montage et son entrée est reliée à la sortie d'un multiplexeur 64. Ce dernier est commandé par une entrée numérique d-Ph contenant une information sur la relation de phase entre les signaux sur, respectivement, L'entrée "data" et l'entrée "clk", de façon à sélectionner soit le signal d'entrée "data", soit le signal Q1 issu de la bascule 63. Lorsque "data" et "clk" sont en coïncidence, le signal "data" est d'abord synchronisé dans la bascule 63 sur un front descendant de l'horloge, ce qui donne le signal Q1, puis Q1 est resynchronisé dans la bascule 65 sur un front montant. Lorsque "data" et "clk" ne sont pas en coïncidence, ce qui correspond à des valeurs particulières du signal d-Ph, le multiplexeur 64 choisit directement le signal "data", qui est alors resynchronisé par la bascule 65.
Le signal d-Ph peut être créé spécifiquement pour être fourni à ce montage, par exemple à l'aide d'un arrangement dérivé de celui décrit par le document mentionné plus haut, qui détecte si des signaux sont en phase. Néanmoins souvent ceci n'est pas nécessaire, quand le signal adéquat est déjà présent dans une autre partie du circuit c'est le cas pour le circuit intégré 10 représenté par la figure 2, qui est un exemple d'application du montage de la figure 1; il contient un dispositif qui comporte une boucle de contrôle de phase 7 comprenant
- un oscillateur 3, à fréquence réglable au moyen d'une tension appliquée sur
une connexion 8, et dont la sortie fournit un signal d'oscillateur.
- un oscillateur 3, à fréquence réglable au moyen d'une tension appliquée sur
une connexion 8, et dont la sortie fournit un signal d'oscillateur.
- un diviseur 4 qui divise en fréquence le signal de l'oscillateur dans un rapport
R.
R.
- un comparateur de phase 1 qui compare la phase des signaux appliqués à
l'une et l'autre de ses deux entrées, dont l'une est reliée à un signal de référence
CKREF et l'autre est reliée à la sortie du diviseur de fréquence 4. La tension de
sortie du comparateur est appliquée via un filtre passe-bas 2 à la connexion 8,
pour régler la fréquence de l'oscillateur 3.
l'une et l'autre de ses deux entrées, dont l'une est reliée à un signal de référence
CKREF et l'autre est reliée à la sortie du diviseur de fréquence 4. La tension de
sortie du comparateur est appliquée via un filtre passe-bas 2 à la connexion 8,
pour régler la fréquence de l'oscillateur 3.
Le dispositif comporte en outre un déphaseur 5 dont le déphasage est programmable. Il possède une entrée reliée au signal de sortie de l'oscillateur 3, et délivre sur sa sortie CKN0 un signal décalé en phase par rapport au signal d'entrée, la grandeur de ce décalage étant commandée par un signal de commande d-Ph.
Le dispositif comporte enfin un module 6 de resynchronisation qui utilise le montage de la figure 1. Ce module comprend
- une entrée d'horloge "clk" qui correspond à l'entrée "clk" de la figure 1 et est
reliée à la sortie du déphaseur 5,
- une entrée de signal "data" qui correspond à l'entrée "data" de la figure 1 et
est reliée à la sortie du diviseur 4,
- une sortie qui correspond à la sortie CKREFO de la figure 1, et constitue la
sortie CKREF0 du dispositif, et
- une entrée pour un signal d'information numérique d-Ph.
- une entrée d'horloge "clk" qui correspond à l'entrée "clk" de la figure 1 et est
reliée à la sortie du déphaseur 5,
- une entrée de signal "data" qui correspond à l'entrée "data" de la figure 1 et
est reliée à la sortie du diviseur 4,
- une sortie qui correspond à la sortie CKREFO de la figure 1, et constitue la
sortie CKREF0 du dispositif, et
- une entrée pour un signal d'information numérique d-Ph.
Le signal d'information d-Ph est le signal de commande du déphaseur 5. Il a, à l'égard de ce déphaseur, I'effet de commander le déphasage désiré, et il est utilisé en outre dans le module de resynchronisation 6 en tant que signal contenant une information sur la relation de phase.
Claims (3)
1. Circuit intégré comportant, entre autres, un module de resynchronisation présentant une entrée d'horloge, une entrée de signal, et une sortie, module muni d'une bascule de type D dont l'entrée de signal constitue l'entrée homonyme du module, caractérisé en ce que, pour délivrer, à partir d'un signal d'entrée et d'une horloge, un signal identique au signal d'entrée mais synchronisé avec l'horloge, ce module comprend une seconde bascule de type D, l'entrée d'horloge de la seconde bascule est reliée à celle de la première bascule via un inverseur, la sortie de la seconde bascule constitue la sortie du module, et la sortie de la première bascule est reliée à l'entrée de données de la seconde bascule via un multiplexeur, qui est commandé par une entrée numérique de commande contenant une information sur la relation de phase entre le signal à l'entrée et l'horloge, de façon à appliquer à la seconde bascule soit le signal d'entrée soit le signal issu de la première bascule.
2. Circuit intégré selon la revendication 1, caractérisé en ce que un inverseur est placé entre l'entrée d'horloge du module et celle de la première bascule de type D.
3. Circuit intégré comportant, entre autres, un dispositif avec une boucle de contrôle de phase comprenant un oscillateur muni d'une sortie pour fournir un signal dont la fréquence est réglable par une tension appliquée à une entrée de réglage, un diviseur muni d'une entrée reliée à la sortie de l'oscillateur et d'une sortie pour fournir un signal dont la fréquence est divisée par rapport à celle d'un signal appliqué à son entrée, et un comparateur de phase muni de deux entrées, dont l'une est destinée à recevoir un signal de référence et l'autre est reliée à la sortie du diviseur, et d'une sortie reliée à l'entrée de réglage de l'oscillateur, caractérisé en ce que le dispositif comprend en outre un déphaseur muni d'une sortie et d'une entrée reliée à la sortie de l'oscillateur et de moyens pour délivrer sur sa sortie un signal décalé en phase par rapport au signal sur son entrée, et un module dit de resynchronisation selon la revendication 1, dont l'entrée d'horloge est reliée à la sortie du déphaseur et l'entrée de signal est reliée à la sortie du diviseur.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9703999A FR2761836A1 (fr) | 1997-04-02 | 1997-04-02 | Dispositif de resynchronisation |
DE69834762T DE69834762T2 (de) | 1997-04-02 | 1998-03-26 | Synchronisierungsschaltung |
EP98200954A EP0869618B1 (fr) | 1997-04-02 | 1998-03-26 | Dispositif de resynchronisation |
JP08403498A JP4237288B2 (ja) | 1997-04-02 | 1998-03-30 | 集積回路および液晶表示デバイス |
US09/054,113 US5999026A (en) | 1997-04-02 | 1998-04-02 | Resynchronization device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9703999A FR2761836A1 (fr) | 1997-04-02 | 1997-04-02 | Dispositif de resynchronisation |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2761836A1 true FR2761836A1 (fr) | 1998-10-09 |
Family
ID=9505428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9703999A Withdrawn FR2761836A1 (fr) | 1997-04-02 | 1997-04-02 | Dispositif de resynchronisation |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR2761836A1 (fr) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220581A (en) * | 1991-03-28 | 1993-06-15 | International Business Machines Corporation | Digital data link performance monitor |
US5245637A (en) * | 1991-12-30 | 1993-09-14 | International Business Machines Corporation | Phase and frequency adjustable digital phase lock logic system |
EP0716501A1 (fr) * | 1994-12-08 | 1996-06-12 | Matra Mhs | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante |
-
1997
- 1997-04-02 FR FR9703999A patent/FR2761836A1/fr not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220581A (en) * | 1991-03-28 | 1993-06-15 | International Business Machines Corporation | Digital data link performance monitor |
US5245637A (en) * | 1991-12-30 | 1993-09-14 | International Business Machines Corporation | Phase and frequency adjustable digital phase lock logic system |
EP0716501A1 (fr) * | 1994-12-08 | 1996-06-12 | Matra Mhs | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante |
Non-Patent Citations (1)
Title |
---|
"programmable interface receiver", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 38, no. 4, 1 April 1995 (1995-04-01), NEW YORK,US, pages 597 - 599, XP000516266 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6404248B1 (en) | Delay locked loop circuit for synchronizing internal supply clock with reference clock | |
EP0716501B1 (fr) | Comparateur de phase entre un signal numérique et un signal d'horloge, et boucle à verrouillage de phase correspondante | |
FR2882871A1 (fr) | Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee | |
EP0641083A1 (fr) | Synthétiseur de fréquence | |
EP0645888A1 (fr) | Ligne à retard numérique | |
JPH11330958A (ja) | 位相検出装置 | |
FR2787651A1 (fr) | Detecteur numerique de frequence de phase | |
EP0746109B1 (fr) | Diviseur de fréquence programmable rapide | |
EP0142440A2 (fr) | Dispositif de génération d'une fréquence fractionnaire d'une fréquence de référence | |
JP2924773B2 (ja) | 位相同期システム | |
EP0881772B1 (fr) | Dispositif de division de fréquence à prédiviseur suivi d'un compteur programmable, prédiviseur et synthétiseur de fréquence correspondants | |
EP0329576A1 (fr) | Circuit de reconnaissance de synchronisation ligne | |
EP0134374B1 (fr) | Horloge à verrouillage de phase | |
EP0302562B1 (fr) | Synthétiseur de fréquences présentant un dispositif indicateur d'accord | |
US5809097A (en) | Low jitter phase detector for phase locked loops | |
FR2761836A1 (fr) | Dispositif de resynchronisation | |
EP0869618B1 (fr) | Dispositif de resynchronisation | |
TWI285028B (en) | Phase locked loop system capable of deskewing and method therefor | |
FR2785739A1 (fr) | Bascule maitre-esclave de type d | |
FR2714240A1 (fr) | Dispositif de compensation de phase de trame. | |
FR2797121A1 (fr) | Dispositif de synchronisation d'un evenement de reference d'un signal analogique sur une horloge | |
FR2768581A3 (fr) | Dispositif d'interface pour un afficheur lcd | |
EP0781038B1 (fr) | Dispostitif de traitement de signaux de synchronisation | |
JP2005244876A (ja) | Pll回路 | |
EP0869619B1 (fr) | Circuit intégré comportant une boucle de contrôle de phase |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |