KR200145522Y1 - 에지 인핸스먼트 장치 - Google Patents

에지 인핸스먼트 장치 Download PDF

Info

Publication number
KR200145522Y1
KR200145522Y1 KR2019960048316U KR19960048316U KR200145522Y1 KR 200145522 Y1 KR200145522 Y1 KR 200145522Y1 KR 2019960048316 U KR2019960048316 U KR 2019960048316U KR 19960048316 U KR19960048316 U KR 19960048316U KR 200145522 Y1 KR200145522 Y1 KR 200145522Y1
Authority
KR
South Korea
Prior art keywords
signal
output
exponential function
edge enhancement
outputting
Prior art date
Application number
KR2019960048316U
Other languages
English (en)
Other versions
KR19980035343U (ko
Inventor
하태현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019960048316U priority Critical patent/KR200145522Y1/ko
Publication of KR19980035343U publication Critical patent/KR19980035343U/ko
Application granted granted Critical
Publication of KR200145522Y1 publication Critical patent/KR200145522Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 고안은 에지 인핸스먼트(Edge Enhancement) 장치에 관한 것으로, 도트(Dot) 클럭 신호(D-CLK)와 수평 출력 신호(H-OUT)를 출력하는 PLL과, PC로부터 인가되는 비디오 신호(R,G,B)를 인가 받고 인가된 비디오 신호(R,G,B)를 출력하거나 지수함수 특성을 갖도록 출력하는 앰프(AMP)부와, 키신호를 출력하는 키스위치와, 상기 키스위치로부터 인가된 키신호에 따라 상기 앰프(AMP)부 및 PC로부터 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B) 또는 노말(Normal) 비디오 신호(R,G,B)를 선택적으로 출력하는 스위치부와, 상기 스위치부를 통해서 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)를 도트(Dot) 클럭 신호(D-CLK)에 따라 샘플링(Sampling)하여 디지탈 비디오 신호(R,G,B)로 변환하여 출력하는 AD 변환부로 구성하여, 손쉽게 에지 인핸스먼트(Edge Enhancement)를 구현할 수 있는 효과가 있다.

Description

에지 인핸스먼트(Edge Enhancement) 장치(EDGE ENHANCEMENT APPARATUS)
본 고안은 에지 인핸스먼트(Edge Enhancement) 장치에 관한 것으로, 특히 지수함적 변환 특성을 가진 증폭기를 이용하여 LCD 모니터에서 에지 인핸스먼트(Edge Enhancement)를 향상시키기 위한 에지 인핸스먼트(Edge Enhancement) 장치에 관한 것이다.
일반적으로 플랫(Flat) 판넬 디스플레이 장치에서는 밝기(Brightness)를 조정하기 위해서 에지 인핸스먼트(Edge Enhancement) 장치를 사용하고 있다. 이러한 종래의 에지 인해스먼트(Edge Enhancement) 장치는 일반적으로 비디오 신호를 지연시키는 제 1 지연 회로와, 상기 제 1 지연 회로에서 지연된 비디오 신호를 인가 받고, 인가된 비디오 신호를 다시 지연시켜 위상을 시프트 시키는 제 2 지연 회로를 이용하여 지연시킨다.
이와 같이 지연되어 출력되는 비디오 신호를 감산기를 이용하여 에지 인핸스먼트(Edge Enhancement) 신호를 출력하게 된다. 이러한, 에지 인핸스먼트(Edge Enhancement)와 비디오 신호를 다시 가산기를 사용하여 합성하여 액정 표시기(Liquid Crystal Display; 이하 LCD라 칭함)에 표시하여 에지 인핸스먼트(Edge Enhancement)를 제어하였다. 이때, 이와 같이 사용된 각 회로는 주로 코사인(Cosine) 필터 역할을 하게 된다. 이러한 종래의 에지 인핸스먼트(Edge Enhancement) 장치는 에지부에서 비디오 신호를 인핸스(Enhance) 한다.
전술한 종래의 에지 인핸스먼트(Edge Enhancement) 장치는 에지부에서 비디오 신호를 인핸스먼트(Enhancement) 할 때, 비정상적인 높은 빛과 검은 선들이 화상 이미지의 아웃 라인(Outline) 근처에서 발단하기 때문에 에지 인핸스먼트(Edge Enhancement)의 파형은 언더 슈트(Undershoot)와 오버 슈트(Overshoot)로 발단하여 화상의 질이 저항되는 문제가 있다. 또한, 이러한 LCD 에지 인핸스먼트(Edge Enhancement) 장치는 에지 인핸스먼트(Edge Ehancement)에서 LCD의 다이나믹 레인지(Dynamic Range)는 크게 기대되지 않으며, 언더 슈트(Undershoot)이나 오버 슈트(Overshoot)는 충분하게 에지 인핸스먼트(Edge Enhancement)에 기여하지 못하게 되어 충분한 효과를 실질적으로 제공하지 못하는 문제점 있다.
따라서, 이와 같은 문제점을 해결하기 위한 미국 특허 5029004호(발명자, Shibayama)를 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 1은 종래의 에지 인핸스먼트(Edge Enhancement) 장치의 블럭도이다. 도시된 바와 같이, 비디오 신호를 인가 받고 인가된 비디오 신호를 출력하는 단자 T1과, 상기 단자 T1으로부터 인가되는 비디오 신호를 일정한 지연 주기에 따라 1차 지연시키는 제 1 지연 회로(110)와, 상기 제 1 지연 회로(110)에서 지연된 비디오 신호를 다시 일정한 지연 주기에 따라 지연시켜 지연 출력하는 제 2 지연 회로(120)와, 상기 제 2 지연 회로(120)로부터 출력되는 비디오 신호와 상기 단자 T1을 통해서 인가되는 비디오 신호를 인가 받고 인가된 신호를 감산하는 감산기(130)와, 상기 감산기(130)로부터 출력되는 신호를 인가 받고 인가된 신호를 미분하여 제 1 계 미분 신호를 출력하는 미분 회로(140)와, 수평 동기 신호를 인가 받고 인가된 수평 동기 신호를 출력하는 단자 T2와, 상기 단자 T2로부터 인가되는 수평 동기 신호를 인가 받고 인가된 수평 동기 신호에 따른 극성 신호를 판별하는 위상 비교기(150a)와, 상기 위상 비교기(150a)로부터 출력되는 주파수 신호를 인가 받고 인가된 주파수 신호를 저역 통과시키는 로우 패스 필터(Low Pass Filter; 이하 LPF라 약칭함)(150b)와, 상기 LPF(150b)로부터 출력되는 신호와 상기 미분 회로(140)로부터 출력되는 미분 신호를 인가 받아 합성하고 합성된 주파수를 출력하는 가산기(150c)와, 상기 가산기(150c)로부터 출력되는 주파수의 입력 레벨에 따라 결정되는 클럭 신호(CLK1)를 발생하는 전압 제어 발진기(Voltage Controlled Oscillator; 이하 VCO로 약칭함)(150d)와, 상기 VCO(150d)로부터 출력되는 클럭 신호(CLK1)를 인가 받고 인가된 클럭 신호(CLK1)를 일정한 값 n으로 나누고 n으로 나누어진 클럭(CLK11)을 상기 위상 비교기(150a)에 인가하는 디바이더(Divider)(150e)와, 상기 디바이더(Divider)(150e)에 의해 결정되어 상기 VCO(150a)로부터 출력되는 구동 신호를 인가 받고 LCD(170)를 구동하기 위한 LCD 구동 회로(160)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
단자 T1를 통해서 인가되는 입력 비디오 신호(a)는 제 1 지연 회로(110)와 감산기(130)로 인가된다. 입력 비디오 신호(a)를 인가 받은 제 1 지연 회로(110)는 주어진 지연 시간(Delay Time)에 따라 입력 비디오 신호(a)를 지연시켜 비디오 신호(b)를 출력한다. 이러한 제 1 지연 회로(110)의 출력에 따른 비디오 신호(b)는 신호는 제 2 지연 회로(120)에 주어진 지연 시간(Delay Time)에 따라 비디오 신호(b)를 지연시킨다.
이와 같이 제 2 지연 회로(120)에서 지연되어 위상이 시프트(Shift)된 지연 출력 신호(c)와, 입력 비디오 신호(a)를 인가 받은 감산기(130)는 인가된 인가된 입력 비디오 신호(a)와 지연 출력 신호(c)를 감산하여 출력 신호(d)를 출력하게 된다.
이와 같이 감산기(130)에서 출력된 출력 신호(d)는 미분 회로(140)에서 인가 받는다. 출력 신호(d)를 인가 받은 미분 회로(140)는 제 1 계 미분 신호(e)를 발생한 다. 발생된 제 1 계 미분 신호(e)는 각각 Δ=delay time(DT)으로 구해진다. 즉, Δt=0이 된다. 이러한 미분 신호(e)는 저항(R)과 캐패시터(C)로 구성된 고역 통과 필터 회로(도시 않음)를 포함하는 미분 회로(140)에서 공급하게 된다. 이러한 미분 회로(140)로부터 출력되는 미분 신호(e)는 가산기(150c)로 인가한다.
한편, 단자 T2로부터 인가되는 수평 동기 신호(f)를 위상 동기 루프(Phase Locked Loop; 이하 PLL이라 약칭함)(150) 내에 있는 위상 비교기(150a)에서 인가 받는다. 수평 동기 신호(f)를 인가 받은 위상 비교기(150a)는 인가된 수평 동기 신호에 따라 극성을 감지하여 수평 동기 신호(f)를 출력하게 된다. 이러한 위상 비교기(150a)로부터 출력되는 수평 동기 신호(f)는 LPF(150b)를 통해서 가산기(150c)로 인가된다. 수평 동기 신호(f) 및 미분 신호(e)를 인가 받은 가산기(150c)는 인가된 수평 동기 신호(f) 및 미분 신호(e)를 합하여 VCO(150d)로 인가한다.
가산기(150d)의 출력을 인가 받은 VCO(150D)는 주파수의 입력 레벨 따라 결정되는 클럭(CLK1)을 발생하게 된다. 이와 같이 클럭(CLK1)을 발생하는 VCO(150a)에서 발생하여 출력되는 클럭(CLK1)은 일정비 n 또는 LCD 구동 회로(160)에 펄스로 공급되기 위한 펄스를 나누기 위해 디바이더(Divider)(150e)로 인가된다. 이때, LCD 구동 회로(160)는 LCD(170)를 구동하기 위한 구동 신호를 발생한다.
또한, 미분 신호(e)은 PLL(150)의 피드백 루프(Feedback Loop)에 영향을 미치는 것을 방지하기 위해서, LPF(150b)의 시정수를 미분 신호(e) 지속 시간보다 충분히 크게 한다. 이와 같은 PLL(150)은 LCD(170)에 픽셀(pixel)의 수와 수평 스캔의 주기에 의해 결정되는 중심 주파수(f1)의 클럭(CLK1)을 발생하게 된다.
이때, 이러한 미분 신호(e)가 없을 때는, PLL(150)은 중심 주파수(f1)의 클럭(CLK1)을 발생하고, 반대로, 미분 신호(e)가 있을 때는, 입력 비디오 신호(a)의 리딩 에지(Leading Edge)는 최초의 PLL(150)은 주기(T1) 동안에 정 방향을 향하는 미분 신호(e)의 펄스에 의해 중심 주파수(f1)의 클럭(CLK1)을 발생한다. 또한, 출력 신호(b)의 리딩 에지(Leading Edge)의 중앙 점 후에 미분 신호(e)의 부극성 방향의 펄스는 PLL(150)의 주파수가 증가하기 위해 발단한다. 다시 말하면, 클럭(CLK1)은 미분 신호(e)에 따라 변조된 주파수로 작용된다.
이러한 펄스의 수는 주기 T1 및 T2의 총 주기 동안 PLL(150)의 출력에 의해 발생된다. 여기서 주기 T2는 총주기 동안 미분 신호(e)의 부재시와 같다. 즉, 비디오 출력 신호(b)를 위한 클럭(CLK1)은 시간을 기본으로 시프트 된다. 이러한 PLL(150)에서 인가되는 클럭 신호(CLK1)와 제 1 지연 회로(110)로부터 출력되는 비디오 신호를 인가 받은 LCD 구동 회로(160)는 인가된 클럭(CLK1)에 따라 LCD(170)를 구동하게 된다. 즉, 클럭(CLK1)에 따라 비디오 신호를 리드/라이트(Read/Write)하여 LCD(17)로 비디오 신호를 전송하여 비디오 신호를 표시하게 된다.
이러한 도 2의 각 블럭의 출력 파형을 첨부된 도면을 이용하여 에지 인핸스먼트(Edge Enhancement)를 설명하면 다음과 같다.
도 2는 도 1의 주요 블럭의 출력 파형을 도시한 파형도이다. 도시된 바와 같이 파형 (A)는 입력 비디오 신호의 파형을 도시하고, 파형 (B)는 위상이 시프트(Shift) 된 상태를 도시하고 있다. 파형 (C)는 완전히 위상 시프트된 상태를 도시하고 있으며 파형 (D)는 파형 (A)와 파형 (C)를 감산하여 발생된 파형을 도시하고 있다. 또한, 파형 (E)는 파형 (D)를 고역 통과 필터의 시정수에 의해 발생된 파형을 도시하고 있다.
또한, 파형 (B) 및 파형 (M)은 시간 관계를 도시하고 있고, 파형 (B)는 점들에 의해 표시된 지연된 입력 비디오 신호(b)를 도시하였다. 이때, 각 점은 LCD(170; 도 1에 도시됨)의 샘플링(Sampling) 점을 지시하고 있다. 한편, 파형 (M)은 가로 도면을 따라 LCD의 픽셀(Pixel)이 오버하는 변화 레벨을 점으로 표시하여 도시하고 있다.
각 점은 준 공간화된 LCD(170)의 픽셀(Pixel)을 각각 나타내고 있다. 이러한 파형 (B)가 리딩 에지(Leading Egde) 일 때, 클럭(CLK1)의 주파수는 처음 증가하기 시작한다. 이와 같은 클럭(CLK1)의 펄스는 플랫(Flat) 이미지부에서 발생된 것보다 더 일찍 발생된다. 따라서, 샘플링(Sampling)된 신호는 LCD(170) 상에 규칙적인 주기로 표시된다. 따라서, LCD(170)에서 에지부의 경사는 급경사를 이루게 된다.
즉, LCD(170)의 새도우(Shadow) 레벨에서 그레이(Gray) 레벨까지의 비디오 신호의 경사 레벨 변화는 클럭(CLK1)의 주파수의 증가에 의해 더욱 평평해진다. 다시 말하면, 그레이(Gray) 레벨에서 가장 밝은 레벨까지의 경사는 클럭(CLK1)의 주파수의 감소에 의해 급경사로 변하게 된다.
이와 같은 종래의 에지 인핸스먼트(Edge Enhancement) 장치는 에지 인핸스먼트(Edge Enhancement)를 구현하기 위해 복잡한 회로 구성을 가짐으로써, LCD 모니터의 제작 공정을 증가시키고, 제조 공정의 증가에 따른 제조 원가의 상승이 발생하는 문제점이 있게 된다.
따라서, 본 고안은 전술한 문제점을 제거하기 위해 지수함수 특성을 갖는 앰프(Amp)를 이용하여 에지 인핸스먼트(Edge Enhancement)를 구현하기 위한 에지 인핸스먼트(Edge Enhancement) 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 에지 인핸스먼트(Edge Enhancement) 장치의 블럭도,
도 2는 도 1의 주요 블럭의 출력 파형을 도시한 파형도,
도 3은 본 고안에 따른 에지 인핸스먼트(Edge Enhancement) 장치의 블럭도,
도 4는 에지 인핸스먼트(Edge Enhancement)를 구현하기 위한 앰프의 동작을 나타낸 그래프이다.
이와 같은 목적을 위한 본 고안을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3은 본 고안에 따른 에지 인핸스먼트(Edge Enhancement) 장치의 블럭도이다. 도시된 바와 같이 사용자 원하는 프로그램을 실행하게 되면 프로그램의 실행에 따라 발생되는 비디오 신호(R,G,B)와 상기 비디오 신호(R,G,B)를 동기시키기 위한 수평 동기 신호(H-SYNC)를 출력하는 PC(10)와, 상기 PC(10)로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따라 도트(Dot) 클럭 신호(D-CLK)와 수평 출력 신호(H-OUT)를 출력하는 PLL(20)과, 상기 PC(10)로부터 인가되는 비디오 신호(R,G,B)를 인가 받고 인가된 비디오 신호(R,G,B)를 출력하거나 지수함수 특성을 갖도록 출력하는 앰프(AMP)부(30)와, 상기 앰프(AMP)부(30)를 통해서 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)와 상기 PC(10)로부터 출력되는 노말(Normal) 비디오 신호(R,G,B)를 스위칭하기 위한 키신호를 출력하는 키스위치(40)와, 상기 키스위치(40)로부터 인가되는 키신호를 인가 받고 인가된 키신호에 따라 상기 앰프(AMP)부(30) 및 상기 PC(10)로부터 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B) 또는 노말(Normal) 비디오 신호(R,G,B)를 선택적으로 출력하는 스위치부(50)와, 상기 스위치부(50)를 통해서 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)와 노말(Normal) 비디오 신호(R,G,B)에 따른 아날로그 비디오 신호(R,G,B)를 인가 받고 상기 PLL(20)로부터 인가되는 도트(Dot) 클럭 신호(D-CLK)에 따라 샘플링(Sampling)하여 디지탈 비디오 신호(R,G,B)로 변환하여 출력하는 아날로그 대 디지탈(Analog to Digital; 이하 AD로 약칭함) 변환부(60)와, 상기 AD 변환부(60)로부터 출력되는 디지탈 비디오 신호(R,G,B)를 인가 받고 상기 PLL(20)로부터 출력되는 도트(Dot) 클럭 신호(D-CLK) 및 수평 출력 신호(H-OUT)를 인가 받아 디지탈 비디오 신호(R,G,B)를 출력하는 LCD 구동 회로(70a)와, 상기 LCD 구동 회로(70a)로부터 인가되는 디지탈 비디오 신호(R,G,B)를 인가 받아 표시하는 LCD 판넬(70)로 구성되어 있다.
이와 같은 구성 중에 상기 앰프부(30)는 R 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP1)와, G 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP2)와, B 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP3)로 구성되어 있다.
그리고, 상기 스위치부(40)는 R 신호를 스위칭하는 제 1 스위치(SW1)와, G 신호를 스위칭 하는 제 2 스위치(SW2)와, B 신호를 스위칭 하는 제 3 스위치(SW3)로 구성되어 있다.
또한, 상기 AD 변환부(60)는 아날로그 비디오 신호(R,G,B) 중에 R 신호를 디지탈 R 신호를 변환하는 AD 변환기(이하 ADC라약칭함)1(61)과, G 신호를 디지탈 G 신호로 변환하는 ADC2(62)와, B 신호를 디지탈 B 신호로 변환하는 ADC3(63)으로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
PC(10)에서 프로그램 실행에 따라 비디오 신호(R,G,B)를 출력하게 된다. 또한, 비디오 신호(R,G,B)를 동기시키기 위해 PC(10)에서는 동기 신호(SYNC)를 출력하게 된다. PC(10)에서 출력되는 동기 신호(SYNC) 중에 수평 동기 신호(H-SYNC)를 PLL(20)에서 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따른 도트(Dot) 클럭 신호(D-CLK)와 수평 출력 신호(H-OUT)를 출력하게 된다.
한편, PC(10)로부터 출력되는 노말(Normal) 비디오 신호(R,G,B)를 앰프(AMP)부(30)에서 인가 받는다. 노말(Normal) 비디오 신호(R,G,B)를 인가 받은 앰프(AMP)부(30)는 지수 함수 특성을 갖도록 하기 위해 노말(Normal) 비디오 신호(R,G,B) 중에 R 신호는 앰프(AMP1)를 통해서 지수 함수 특성을 갖게 된다. 또한, G 신호는 앰프(AMP2)를 통해서 지수 함수 특성을 갖게 하고, B 신호는 앰프(AMP3)를 통해서 지수 함수 특성을 갖게 한다. 이와 같이 앰프(AMP)부(30)를 통해서 출력되는 지수 함수 특성을 갖는 지수함수 특성을 갖는 비디오 신호(R,G,B)는 스위치부(50)로 인가한다.
이러한, 앰프부(50)로부터 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)와 PC(10)로부터 출력되는 노말(Normal) 비디오 신호(R,G,B)를 인가 받은 스위치부(50)는 인가된 각 비디오 신호(R,G,B)를 키스위치(40)로부터 출력되는 키신호에 따라 스위칭 동작을 하게 된다.
즉, 키스위치(40)를 통해서 에지 인핸스먼트(Edge Enhancement) 특성을 갖는 비디오 신호(R,G,B)를 선택하기 위한 키신호가 출력되면 스위치부(50)는 인가된 각 비디오 신호 중에 지수함수 특성을 갖는 비디오 신호(R,G,B)를 선택적으로 출력하게 된다.
즉, 키스위치(40)로부터 에지 인핸스먼트(Edge Enhancement) 특성을 갖는 비디오 신호(R,G,B)를 선택하기 위한 키신호가 출력되면, 출력되는 키신호를 스위치부(50) 내에 있는 각 스위치(SW1 ∼ SW3)에서 인가 받는다. 키신호를 인가 받은 각 스위치(SW ∼ SW3) 중에 제 1 스위치(SW1)는 앰프(AMP1)로부터 인가되는 R 신호를 인가 받아 출력한다.
또한, 앰프(AMP2)를 통해서 출력되는 지수함수 특성을 갖는 G 신호는 제 2 스위치(SW2)를 통해서 출력하게 된다. 그리고 나머지, 앰프(AMP3)를 통해서 출력되는 지수 특성을 갖는 B 신호는 제 3 스위치(SW3)를 통해서 출력하게 된다.
이와 같이 각 스위치들(SW1 ∼ SW3)로부터 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)는 AD 변환부(60)로 인가된다. 지수함수 특성을 갖는 비디오 신호(R,G,B)를 인가 받은 AD 변환부(60)는 인가된 지수함수 특성을 갖는 비디오 신호(R,G,B) 디지탈 비디오 신호(R,G,B)로 변환하게 된다. 이때, 지수함수 특성을 갖는 비디오 신호(R,G,B) 중에 아날로그 R 신호는 ADC1(61)을 통해서 디지탈 R 신호로 변환한다.
또한, 아날로그 G 신호는 ADC2(62)를 통해서 디지탈 G 신호로 변환한다. 나머지 아날로그 B 신호는 ADC3(63)을 통해서 디지탈 B 신호로 변환하게 된다.
이때, AD 변환부(60)를 통해서 디지탈 비디오 신호(R,G,B)로 변환 시에 샘플링(Sampling) 주기는 PLL(20)로부터 출력되는 도트(Dot) 클럭 신호(D-CLK)에 따라 샘플링(Sampling) 되어 디지탈 비디오 신호(R,G,B)로 변환된다.
디지탈 비디오 신호(R,G,B)로 변환되어 출력된 지수함수 특성을 갖는 비디오 신호(R,G,B)는 LCD 구동 회로(70a)로 인가된다. 지수 함수 특성을 갖는 비디오 신호(R,G,B)를 갖는 비디오 신호(R,G,B)를 인가 받은 LCD 구동 회로(70a)는 PLL(20)로 부터 인가되는 수평 출력 신호(H-OUT) 및 도트(Dot) 클럭 신호(D-CLK)를 인가 받아 LCD 판넬(70)로 인가받아 표시하게 된다.
이때, 지수함수 특성을 갖는 비디오 신호(R,G,B)로 인해 LCD 판넬(70)에 표시되는 화상의 샤프니스(Sharpness)를 개선하게 된다. 이와 같이 화상의 샤프니스(Sharpness)가 개선된 후 다시 노말(Normal) 비디오 신호(R,G,B)를 표시하기 위해서 키스위치(40)를 사용하면, 키스위치(40)는 노말(Normal) 비디오 신호(R,G,B) 선택에 따른 키신호를 출력하게 된다.
이와 같이 키스위치(40)로부터 출력되는 노말(Normal) 비디오 신호(R,G,B) 선택에 따른 키신호는 스위치부(50)로 인가되어 스위치부(50)를 통해서 노말(Normal) 비디오 신호(R,G,B)로 스위칭하게 한다. 이와 같이 스위치부(50)를 통해서 출력되는 노말(Normal) 비디오 신호(R,G,B)는 LCD 구동 회로(70a) 및 LCD 판넬(70)을 통해서 노말(Normal) 비디오 신호(R,G,B)를 표시하게 된다.
이러한 샤프니스(Sharpness)를 개선하기 위한 에지 인핸스먼트(Edge Ehancement)의 동작을 첨부된 도면을 이용하여 더욱 상세하게 살펴보면 다음과 같다.
도 4는 에지 인핸스먼트(Edge Enhancement)를 구현하기 위한 앰프의 동작을 나타낸 그래프이다. 도시된 바와 도 4A는 입력 신호 대 출력 신호 간의 선형적인 변화에 따른 기울기 값 a'를 도시하고 있다. 또한 도 4B는 앰프(AMP)부(30; 도 3에 도시됨) 내에 있는 지수 함수 특성을 갖는 앰프들(AMP1 ∼AMP3)로 인가된 비디오 신호(R,G,B)의 변화를 도시하고 있다.
즉, 입력 신호 대 출력 신호 간의 선형적인 변화에 따른 기울기 값이 도 4A에 도시된 기울기 값 a'가 앰프(AMP)부(30)의 특성에 따라 기울기 값이 b'가 a'≪ b'로 되어 입력 신호 대 출력 신호에 따른 경사가 급하게 변화된다. 따라서, 기울기 값이 b'의 경사가 급해져 에지 인핸스먼트(Edge Enhancement)를 구현하게 된다. 이와 같이 기울기의 경사가 급하게 변화됨으로써, 밝은 곳은 더욱 밝게 어두운 곳을 더욱 어둡게 하여 에지 인해스먼트(Edge Enhancement)를 구현하게 된다.
이상에서 설명한 바와 같이 본 고안은 지수 함수 특성을 갖는 앰프(Amp)를 이용하여 손쉽게 에지 인핸스먼트(Edge Enhancement)를 구현할 수 있는 효과가 있다.

Claims (3)

  1. PC로부터 출력되는 수평 동기 신호(H-SYNC)를 인가 받고 인가된 수평 동기 신호(H-SYNC)에 따라 도트(Dot) 클럭 신호(D-CLK)와 수평 출력 신호(H-OUT)를 출력하는 PLL과,PC로부터 인가되는 비디오 신호(R,G,B)를 인가 받고 인가된 비디오 신호(R,G,B)를 출력하거나 지수함수 특성을 갖도록 출력하는 앰프(AMP)부와,상기 앰프(AMP)부를 통해서 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)와 PC로부터 출력되는 노말(Normal) 비디오 신호(R,G,B)를 선택하기 위한 키신호를 출력하는 키스위치와,상기 키스위치로부터 인가되는 키신호를 인가 받고 인가된 키신호에 따라 상기 앰프(AMP)부 및 PC로부터 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B) 또는 노말(Normal) 비디오 신호(R,G,B)를 선택적으로 출력하는 스위치부와,상기 스위치부를 통해서 출력되는 지수함수 특성을 갖는 비디오 신호(R,G,B)와 노말(Normal) 비디오 신호(R,G,B)에 따른 아날로그 비디오 신호(R,G,B)를 인가 받고 상기 PLL로부터 인가되는 도트(Dot) 클럭 신호(D-CLK)에 따라 샘플링(Sampling)하여 디지탈 비디오 신호(R,G,B)로 변환하여 출력하는 AD 변환부와, 상기 AD 변환부로부터 출력되는 디지탈 비디오 신호(R,G,B)를 인가 받고 상기 PLL로부터 출력되는 도트(Dot) 클럭 신호(D-CLK) 및 수평 출력 신호(H-OUT)를 인가 받아 디지탈 비디오 신호(R,G,B)를 출력하는 LCD 구동 회로와, 상기 LCD 구동 회로로부터 인가되는 디지탈 비디오 신호(R,G,B)를 인가 받아 표시하는 LCD 판넬를 포함하는 에지 인핸스먼트(Edge Enhancement) 장치.
  2. 제 1 항에 있어서,
    상기 앰프부는 R 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP1)와,G 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP2)와, B 신호를 지수 함수 특성을 갖도록 출력하는 앰프(AMP3)로 되어 있는 것을 특징으로 하는 에지 인핸스먼트(Edge Enhancement) 장치.
  3. 제 1 항에 있어서,
    상기 스위치부는 R 신호를 스위칭하는 제 1 스위치(SW1)와, G 신호를 스위칭 하는 제 2 스위치(SW2)와, B 신호를 스위칭 하는 제 3 스위치(SW3)로 되어 있는 것을 특징으로 하는 에지 인핸스먼트(Edge Enhancement) 장치.
KR2019960048316U 1996-12-12 1996-12-12 에지 인핸스먼트 장치 KR200145522Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960048316U KR200145522Y1 (ko) 1996-12-12 1996-12-12 에지 인핸스먼트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960048316U KR200145522Y1 (ko) 1996-12-12 1996-12-12 에지 인핸스먼트 장치

Publications (2)

Publication Number Publication Date
KR19980035343U KR19980035343U (ko) 1998-09-15
KR200145522Y1 true KR200145522Y1 (ko) 1999-06-15

Family

ID=19478932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960048316U KR200145522Y1 (ko) 1996-12-12 1996-12-12 에지 인핸스먼트 장치

Country Status (1)

Country Link
KR (1) KR200145522Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907413B1 (ko) 2008-03-03 2009-07-10 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907413B1 (ko) 2008-03-03 2009-07-10 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
KR19980035343U (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US7286176B2 (en) CCD imager analog processor systems and methods
US4987491A (en) Jitter compensation circuit for processing jitter components of reproduced video signal
EP0707305A2 (en) Display mode detector, pixel clock synchroniser and interpolator for ferroelectric liquid crystal display
KR100637821B1 (ko) 액정 표시 제어 장치
JP2008009259A (ja) 画像表示装置及びクロック位相調整方法
US5526055A (en) Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal
KR200204617Y1 (ko) Lcd모니터의 수직화면 제어장치
KR200145522Y1 (ko) 에지 인핸스먼트 장치
US20050057380A1 (en) Apparatus for sampling a plurality of analog signals
JPH11305734A (ja) 液晶表示装置
US6346936B2 (en) Liquid crystal driving device
US7298916B2 (en) Image signal processing apparatus and method
US6310597B1 (en) Display apparatus with color video control signal function
KR100339459B1 (ko) 액정표시장치
JPH06161384A (ja) 液晶ガンマ補正回路
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
JP3326627B2 (ja) ドットクロック位相調整装置，その方法および液晶表示装置
JP2625822B2 (ja) カラー画質自動調整回路
JP3245918B2 (ja) 画像表示装置
JPH118813A (ja) 位相同期ループ回路
EP1071281B1 (en) Automatic luminance adjustment device and method
JP2625823B2 (ja) カラー画質自動調整回路
KR960016526A (ko) 화상 디스플레이 시스템
KR100598411B1 (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
KR100265705B1 (ko) 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee