JPH118813A - 位相同期ループ回路 - Google Patents
位相同期ループ回路Info
- Publication number
- JPH118813A JPH118813A JP9161428A JP16142897A JPH118813A JP H118813 A JPH118813 A JP H118813A JP 9161428 A JP9161428 A JP 9161428A JP 16142897 A JP16142897 A JP 16142897A JP H118813 A JPH118813 A JP H118813A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- video signal
- signal
- locked loop
- loop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 サンプリングクロックにジッタがあってもL
CDの画面にノイズが現れ難くすることができる位相同
期ループ回路を提供することを目的とする。 【解決手段】 位相同期ループ回路は、水平同期信号と
可変信号との位相を比較して位相差を検出する位相比較
器8と、位相比較器8により検出された位相差信号の低
周波成分を制御電圧として通過させるローパスフィルタ
9と、ローパスフィルタ9からの制御電圧を入力とし、
制御電圧に基づいた周波数に変換する電圧制御発振器1
0と、電圧制御発振器10からの出力信号を分周して可
変信号を位相比較器8に入力する分周器11とを有する
位相同期ループ回路において、電圧制御発振器10に入
力する制御電圧にビデオ信号を重畳するビデオ信号重畳
部としての位相調整回路1を設けた。
CDの画面にノイズが現れ難くすることができる位相同
期ループ回路を提供することを目的とする。 【解決手段】 位相同期ループ回路は、水平同期信号と
可変信号との位相を比較して位相差を検出する位相比較
器8と、位相比較器8により検出された位相差信号の低
周波成分を制御電圧として通過させるローパスフィルタ
9と、ローパスフィルタ9からの制御電圧を入力とし、
制御電圧に基づいた周波数に変換する電圧制御発振器1
0と、電圧制御発振器10からの出力信号を分周して可
変信号を位相比較器8に入力する分周器11とを有する
位相同期ループ回路において、電圧制御発振器10に入
力する制御電圧にビデオ信号を重畳するビデオ信号重畳
部としての位相調整回路1を設けた。
Description
【0001】
【発明の属する技術分野】本発明は、例えば液晶ディス
プレイ装置(以下、LCDという。)のドライブ回路に
サンプリングクロックを供給するフェーズ・ロックド・
ループ(以下、PLLという。)回路に適用して好適な
位相同期ループ回路に関する。
プレイ装置(以下、LCDという。)のドライブ回路に
サンプリングクロックを供給するフェーズ・ロックド・
ループ(以下、PLLという。)回路に適用して好適な
位相同期ループ回路に関する。
【0002】
【従来の技術】従来、例えば、LCDに用いる液晶表示
パネルは、データ線及び走査線をマトリクス状に配置し
たマトリクス部と、ビデオ信号をサンプリングクロック
によりサンプリングして上記データ線に供給するデータ
ドライバと、1水平走査期間毎に上記走査線を走査する
走査ドライバとを有して構成されていた。そして、多ド
ットのデータ線を同時にサンプリングするデータドライ
バにより液晶表示パネルを駆動する場合、液晶表示パネ
ルのデータドライバにサンプリングクロックを供給し、
外部から供給されるビデオ信号をサンプリングクロック
によりサンプリングする必要があった。
パネルは、データ線及び走査線をマトリクス状に配置し
たマトリクス部と、ビデオ信号をサンプリングクロック
によりサンプリングして上記データ線に供給するデータ
ドライバと、1水平走査期間毎に上記走査線を走査する
走査ドライバとを有して構成されていた。そして、多ド
ットのデータ線を同時にサンプリングするデータドライ
バにより液晶表示パネルを駆動する場合、液晶表示パネ
ルのデータドライバにサンプリングクロックを供給し、
外部から供給されるビデオ信号をサンプリングクロック
によりサンプリングする必要があった。
【0003】このようなサンプリングクロックを生成す
るPLL回路として、特開平7−283728号公報に
は、位相比較器とローパスフィルタ(LPF)と電圧制
御発振器とを接続し、電圧制御発振器の出力側に出力信
号を分周して位相比較器に供給するための分周器が設け
られているPLL回路であって、電圧制御発振器の制御
電圧入力を2系統にし、一方をPLL制御のためのLP
Fの出力に接続し、他方に周波数変更のためのDC電圧
を印加し、DC電圧により、あらかじめPLL制御の引
き込み範囲まで周波数をシフトし、その後固定して、多
種のコンピュータに対応するため、広帯域をカバーする
広帯域位相同期ループ回路が開示されている。
るPLL回路として、特開平7−283728号公報に
は、位相比較器とローパスフィルタ(LPF)と電圧制
御発振器とを接続し、電圧制御発振器の出力側に出力信
号を分周して位相比較器に供給するための分周器が設け
られているPLL回路であって、電圧制御発振器の制御
電圧入力を2系統にし、一方をPLL制御のためのLP
Fの出力に接続し、他方に周波数変更のためのDC電圧
を印加し、DC電圧により、あらかじめPLL制御の引
き込み範囲まで周波数をシフトし、その後固定して、多
種のコンピュータに対応するため、広帯域をカバーする
広帯域位相同期ループ回路が開示されている。
【0004】また、特開平7−160223号公報に
は、表示画面の映像に文字を重畳して表示するオンスク
リーン機能を有する液晶表示装置において、映像信号の
水平同期信号に位相ロックされた電圧制御発振器と、こ
の発振器の発信周波数により映像信号に重畳すべき文字
パターン信号を生成する文字パターン信号生成回路とを
備え、オンスクリーン表示される文字の水平ドットと液
晶表示モジュールの水平ドットとを一致させて、表示さ
れる文字が欠けないようにする液晶表示装置が開示され
ている。
は、表示画面の映像に文字を重畳して表示するオンスク
リーン機能を有する液晶表示装置において、映像信号の
水平同期信号に位相ロックされた電圧制御発振器と、こ
の発振器の発信周波数により映像信号に重畳すべき文字
パターン信号を生成する文字パターン信号生成回路とを
備え、オンスクリーン表示される文字の水平ドットと液
晶表示モジュールの水平ドットとを一致させて、表示さ
れる文字が欠けないようにする液晶表示装置が開示され
ている。
【0005】また、特開平5−145784号公報に
は、図5に示すように、位相比較器51と、同期引き込
み状態に応じて入力信号の信号振幅を変換する信号振幅
変換回路55とLPF56と増幅器57とからなるルー
プフィルタ53と、ループフィルタ53の出力電圧によ
って発振周波数が決まるVCO(電圧制御発振器)58
と、信号入力端子50と、クロック出力端子59と、同
期引き込み状態を表すロック信号を供給するロック信号
入力端子54と、位相比較器51の出力をパルス幅変調
するPWM回路52とを有する位相同期ループ装置によ
り、同期引き込み時、信号振幅変換回路55においてP
WM回路52の出力の位相誤差信号の平均直流レベル及
び振幅を変化させずLPF56に供給し、相対的にルー
プ利得を増大し確実に同期を引き込み、同期引き込み後
は、信号振幅変換回路55において、位相誤差信号の平
均直流レベルは変化させず、平均直流レベルを中心に信
号振幅のみ小さくし、等価的にループ利得を小さくし
て、位相ジッタを低減する位相同期ループ装置が開示さ
れている。信号振幅変換回路55は、図6に示すよう
に、抵抗器61、64、65と、バッファ62と、切換
回路63とにより構成される。
は、図5に示すように、位相比較器51と、同期引き込
み状態に応じて入力信号の信号振幅を変換する信号振幅
変換回路55とLPF56と増幅器57とからなるルー
プフィルタ53と、ループフィルタ53の出力電圧によ
って発振周波数が決まるVCO(電圧制御発振器)58
と、信号入力端子50と、クロック出力端子59と、同
期引き込み状態を表すロック信号を供給するロック信号
入力端子54と、位相比較器51の出力をパルス幅変調
するPWM回路52とを有する位相同期ループ装置によ
り、同期引き込み時、信号振幅変換回路55においてP
WM回路52の出力の位相誤差信号の平均直流レベル及
び振幅を変化させずLPF56に供給し、相対的にルー
プ利得を増大し確実に同期を引き込み、同期引き込み後
は、信号振幅変換回路55において、位相誤差信号の平
均直流レベルは変化させず、平均直流レベルを中心に信
号振幅のみ小さくし、等価的にループ利得を小さくし
て、位相ジッタを低減する位相同期ループ装置が開示さ
れている。信号振幅変換回路55は、図6に示すよう
に、抵抗器61、64、65と、バッファ62と、切換
回路63とにより構成される。
【0006】このように構成された位相同期ループ装置
は、以下のような動作をする。位相比較器51は、信号
入力端子50への入力信号とVCO58の出力信号の位
相差に対応する位相誤差信号をPWM回路52に供給す
る。PWM回路52は、位相誤差信号にパルス幅変調を
かけループフィルタ53に供給する。ループフィルタ5
3において、信号振幅変換回路55は同期引き込み状態
に応じて以下のように動作する。
は、以下のような動作をする。位相比較器51は、信号
入力端子50への入力信号とVCO58の出力信号の位
相差に対応する位相誤差信号をPWM回路52に供給す
る。PWM回路52は、位相誤差信号にパルス幅変調を
かけループフィルタ53に供給する。ループフィルタ5
3において、信号振幅変換回路55は同期引き込み状態
に応じて以下のように動作する。
【0007】同期引き込み時は、図示しない同期引き込
みブロックからロック信号入力端子54に供給されるロ
ック信号に従って切換回路63は、図6において、破線
で示すように、抵抗器61と抵抗器64、65との結合
を切断する。このとき信号振幅変換回路55は、パルス
幅変調した位相誤差信号を抵抗器61とバッファ62を
介して平均直流レベル及び信号振幅は変化させず、位相
誤差信号出力端子66を介してLPF56に供給し、相
対的にループ利得を増大するように動作し、このときの
ループフィルタ53の周波数対ループ利得特性は大とな
る。
みブロックからロック信号入力端子54に供給されるロ
ック信号に従って切換回路63は、図6において、破線
で示すように、抵抗器61と抵抗器64、65との結合
を切断する。このとき信号振幅変換回路55は、パルス
幅変調した位相誤差信号を抵抗器61とバッファ62を
介して平均直流レベル及び信号振幅は変化させず、位相
誤差信号出力端子66を介してLPF56に供給し、相
対的にループ利得を増大するように動作し、このときの
ループフィルタ53の周波数対ループ利得特性は大とな
る。
【0008】LPF56はパルス幅変調した位相誤差信
号に含まれる不要な高周波成分等を除去し、増幅器57
は、LPF56の出力を増幅しVCO58に供給する。
VCO58は、増幅器57の出力電圧に対応する発振周
波数のクロックを発生し位相比較器51の一方の端子に
供給する。
号に含まれる不要な高周波成分等を除去し、増幅器57
は、LPF56の出力を増幅しVCO58に供給する。
VCO58は、増幅器57の出力電圧に対応する発振周
波数のクロックを発生し位相比較器51の一方の端子に
供給する。
【0009】同期引き込み時は、この位相比較器51に
おける位相差の検出からVCO58における位相差に対
応する発振周波数のクロックの発生までの一連の動作を
繰り返し、ループフィルタ53の周波数対ループ利得特
性が大となるように同期を引き込む。
おける位相差の検出からVCO58における位相差に対
応する発振周波数のクロックの発生までの一連の動作を
繰り返し、ループフィルタ53の周波数対ループ利得特
性が大となるように同期を引き込む。
【0010】同期引き込み後は、切換回路63は、ロッ
ク信号入力端子54に供給されるロック信号に従って図
6中で実線で示すように、抵抗器61のバッファ62に
つながる端子と抵抗器64、65とを結合するように動
作する。このときの信号の振幅の変化を模式的に図7に
おいて、位相誤差信号入力端子の信号振幅Vipを破線
で、位相誤差信号出力端子の信号振幅Vopを実線で示
す。
ク信号入力端子54に供給されるロック信号に従って図
6中で実線で示すように、抵抗器61のバッファ62に
つながる端子と抵抗器64、65とを結合するように動
作する。このときの信号の振幅の変化を模式的に図7に
おいて、位相誤差信号入力端子の信号振幅Vipを破線
で、位相誤差信号出力端子の信号振幅Vopを実線で示
す。
【0011】同期引き込み後は、抵抗器61と抵抗器6
4、65が結合しているため、位相誤差信号入力端子6
0で振幅Vipをもつ信号が、抵抗器61の抵抗値と抵
抗器64、65の並列抵抗値の比による抵抗分割で信号
振幅がVopになる。このとき、抵抗器64、65の結
合点の電位が図7中に一点鎖線で示した平均直流レベル
と等しくなるように、抵抗器64、65の抵抗値を決
め、抵抗器64、65の並列抵抗値を抵抗器61の抵抗
値に比して小さくすることにより、位相誤差信号の平均
直流レベルを変化させずに、この平均直流レベルを中心
に上下対称に信号振幅のみ小さくできる。こうして信号
振幅変換回路55は、相対的にループ利得を小さくする
ように動作し、ループフィルタ53の周波数対ループ利
得特性は、小さくなり、同期引き込み後の位相ジッタを
低減する。
4、65が結合しているため、位相誤差信号入力端子6
0で振幅Vipをもつ信号が、抵抗器61の抵抗値と抵
抗器64、65の並列抵抗値の比による抵抗分割で信号
振幅がVopになる。このとき、抵抗器64、65の結
合点の電位が図7中に一点鎖線で示した平均直流レベル
と等しくなるように、抵抗器64、65の抵抗値を決
め、抵抗器64、65の並列抵抗値を抵抗器61の抵抗
値に比して小さくすることにより、位相誤差信号の平均
直流レベルを変化させずに、この平均直流レベルを中心
に上下対称に信号振幅のみ小さくできる。こうして信号
振幅変換回路55は、相対的にループ利得を小さくする
ように動作し、ループフィルタ53の周波数対ループ利
得特性は、小さくなり、同期引き込み後の位相ジッタを
低減する。
【0012】
【発明が解決しようとする課題】しかし、近年LCDの
高解像度化が進むにつれて、ビデオ信号の周波数も高く
なり、ビデオ系の周波数特性が十分とれなくなってきて
その結果、ビデオ信号におけるサンプリングポイントの
余裕がなくなっていること、そして、上述した従来の位
相同期ループ装置では、ループゲインを変えることによ
りPLLのジッタを軽減しようとすることを目的とし、
信号振幅のみを変化させ、平均直流レベルを変えないよ
うにしているので、ビデオ信号振幅に対して、VCO出
力の位相が変わらない。これにより、図8Aに示す入力
ビデオ信号の振幅が小さいときには、サンプリング前の
ビデオ信号波形80に対してサンプリングクロックのジ
ッタ81があってもサンプリング後のビデオ信号波形8
2にノイズは現れないが、図8Bに示す入力ビデオ信号
の振幅が大きいときには、ビデオ信号振幅に対して、V
CO出力の位相が変わらないことから、サンプリング前
のビデオ信号波形83の頂点の位置が振幅の大きさによ
って異なってしまう。従って、ビデオ信号振幅によって
そのサンプリングポイントがずれるため、頂点の位置か
らずれたサンプリング前のビデオ信号波形83に対して
サンプリングクロックのジッタ81によりサンプリング
後のビデオ信号波形84にノイズ85が現れ、これによ
り、LCDの画面にノイズが現れ画像表示の品質が低下
するという不都合があった。
高解像度化が進むにつれて、ビデオ信号の周波数も高く
なり、ビデオ系の周波数特性が十分とれなくなってきて
その結果、ビデオ信号におけるサンプリングポイントの
余裕がなくなっていること、そして、上述した従来の位
相同期ループ装置では、ループゲインを変えることによ
りPLLのジッタを軽減しようとすることを目的とし、
信号振幅のみを変化させ、平均直流レベルを変えないよ
うにしているので、ビデオ信号振幅に対して、VCO出
力の位相が変わらない。これにより、図8Aに示す入力
ビデオ信号の振幅が小さいときには、サンプリング前の
ビデオ信号波形80に対してサンプリングクロックのジ
ッタ81があってもサンプリング後のビデオ信号波形8
2にノイズは現れないが、図8Bに示す入力ビデオ信号
の振幅が大きいときには、ビデオ信号振幅に対して、V
CO出力の位相が変わらないことから、サンプリング前
のビデオ信号波形83の頂点の位置が振幅の大きさによ
って異なってしまう。従って、ビデオ信号振幅によって
そのサンプリングポイントがずれるため、頂点の位置か
らずれたサンプリング前のビデオ信号波形83に対して
サンプリングクロックのジッタ81によりサンプリング
後のビデオ信号波形84にノイズ85が現れ、これによ
り、LCDの画面にノイズが現れ画像表示の品質が低下
するという不都合があった。
【0013】本発明はこのような点を考慮し、サンプリ
ングクロックにジッタがあってもLCDの画面にノイズ
が現れ難くすることができる位相同期ループ回路を提供
することを目的とするものである。
ングクロックにジッタがあってもLCDの画面にノイズ
が現れ難くすることができる位相同期ループ回路を提供
することを目的とするものである。
【0014】
【課題を解決するための手段】この発明の位相同期ルー
プ回路は、液晶表示パネルのドライバにビデオ信号のサ
ンプリングクロックを供給する位相同期ループ回路であ
って、水平同期信号と可変信号との位相を比較して位相
差を検出する位相比較器と、上記位相比較器により検出
された位相差信号の低周波成分を制御電圧として通過さ
せるローパスフィルタと、上記ローパスフィルタからの
制御電圧を入力とし、上記制御電圧に基づいた周波数に
変換する電圧制御発振器と、上記電圧制御発振器からの
出力信号を分周して可変信号を上記位相比較器に入力す
る分周器とを有する位相同期ループ回路において、上記
電圧制御発振器に入力する上記制御電圧に上記ビデオ信
号を重畳するビデオ信号重畳部を設けたものである。
プ回路は、液晶表示パネルのドライバにビデオ信号のサ
ンプリングクロックを供給する位相同期ループ回路であ
って、水平同期信号と可変信号との位相を比較して位相
差を検出する位相比較器と、上記位相比較器により検出
された位相差信号の低周波成分を制御電圧として通過さ
せるローパスフィルタと、上記ローパスフィルタからの
制御電圧を入力とし、上記制御電圧に基づいた周波数に
変換する電圧制御発振器と、上記電圧制御発振器からの
出力信号を分周して可変信号を上記位相比較器に入力す
る分周器とを有する位相同期ループ回路において、上記
電圧制御発振器に入力する上記制御電圧に上記ビデオ信
号を重畳するビデオ信号重畳部を設けたものである。
【0015】このような位相同期ループ回路によれば以
下の作用をする。本実施の形態の位相同期ループ回路に
おいて、位相調整をするビデオ信号重畳部は、電圧制御
発振器の入力にビデオ信号の振幅に対応した信号を入力
することにより、サンプリングクロックの位相を調整す
るように動作する。このビデオ信号重畳部におけるサン
プリングクロックの位相調整動作は、アンプにおけるゲ
イン調整及びローパスフィルタにおける低域通過特性調
整により行われる。
下の作用をする。本実施の形態の位相同期ループ回路に
おいて、位相調整をするビデオ信号重畳部は、電圧制御
発振器の入力にビデオ信号の振幅に対応した信号を入力
することにより、サンプリングクロックの位相を調整す
るように動作する。このビデオ信号重畳部におけるサン
プリングクロックの位相調整動作は、アンプにおけるゲ
イン調整及びローパスフィルタにおける低域通過特性調
整により行われる。
【0016】これにより、周波数特性が十分とれなくな
っているビデオ信号に対して、ループゲインは変えない
で平均直流レベルを変えるようにしているので、ビデオ
信号振幅に応じて、サンプリングクロックの位相を変え
ることにより、サンプリングクロックに多少のジッタが
存在しても、サンプリングクロックの影響を受けること
なく液晶表示パネルの画面上にノイズが現れにくくな
る。
っているビデオ信号に対して、ループゲインは変えない
で平均直流レベルを変えるようにしているので、ビデオ
信号振幅に応じて、サンプリングクロックの位相を変え
ることにより、サンプリングクロックに多少のジッタが
存在しても、サンプリングクロックの影響を受けること
なく液晶表示パネルの画面上にノイズが現れにくくな
る。
【0017】入力ビデオ信号の振幅が小さいときには、
サンプリング前のビデオ信号波形に対してサンプリング
クロックのジッタがあってもサンプリングが行われサン
プリング後のビデオ信号波形にノイズは現れない。ま
た、入力ビデオ信号の振幅が大きいときには、このビデ
オ信号振幅に対して、サンプリングクロックの位相が調
整されサンプリングが行われることから、サンプリング
前のビデオ信号波形の頂点の位置が振幅の大きさによっ
て異なっても位相を調整してビデオ信号波形の頂点の位
置をサンプリングポイントとすることができるので、ビ
デオ信号振幅によってそのサンプリングポイントがずれ
ることがない。従って、頂点の位置のサンプリング前の
ビデオ信号波形に対してサンプリングクロックのジッタ
があってもサンプリング後のビデオ信号波形にノイズが
現れることなく、これにより、液晶表示パネルの画面に
ノイズが現れることなく画像表示の品質が向上する。
サンプリング前のビデオ信号波形に対してサンプリング
クロックのジッタがあってもサンプリングが行われサン
プリング後のビデオ信号波形にノイズは現れない。ま
た、入力ビデオ信号の振幅が大きいときには、このビデ
オ信号振幅に対して、サンプリングクロックの位相が調
整されサンプリングが行われることから、サンプリング
前のビデオ信号波形の頂点の位置が振幅の大きさによっ
て異なっても位相を調整してビデオ信号波形の頂点の位
置をサンプリングポイントとすることができるので、ビ
デオ信号振幅によってそのサンプリングポイントがずれ
ることがない。従って、頂点の位置のサンプリング前の
ビデオ信号波形に対してサンプリングクロックのジッタ
があってもサンプリング後のビデオ信号波形にノイズが
現れることなく、これにより、液晶表示パネルの画面に
ノイズが現れることなく画像表示の品質が向上する。
【0018】
【発明の実施の形態】以下、図面を参照しながら本発明
の一実施の形態について説明する。まず、この実施の形
態の位相同期ループ回路を適用する液晶ディスプレイ装
置について図3を参照しながら説明する。この液晶ディ
スプレイ装置は、図3において、端子30を介して供給
されるビデオデータ信号Vを増幅する増幅器31と、増
幅器31からのアナログ信号をディジタル信号に変換す
るA/D変換器32と、A/D変換器32からのディジ
タル信号に対して画像データ処理等を行うデータ処理回
路33と、データ処理回路33からの出力信号によって
液晶をオンまたはオフして表示する液晶表示パネル34
と、端子36を介して供給される水平同期信号HSYN
Cを増幅する増幅器36と、増幅器36によって増幅さ
れた水平同期信号を処理してクロック信号を液晶表示パ
ネル34に対して供給すると共にクロック信号がA/D
変換器32及びデータ処理回路33における基準信号と
して使用される位相同期ループ回路37とを有する。位
相同期ループ回路37は、本実施の形態の位相同期ルー
プ回路に相当する。
の一実施の形態について説明する。まず、この実施の形
態の位相同期ループ回路を適用する液晶ディスプレイ装
置について図3を参照しながら説明する。この液晶ディ
スプレイ装置は、図3において、端子30を介して供給
されるビデオデータ信号Vを増幅する増幅器31と、増
幅器31からのアナログ信号をディジタル信号に変換す
るA/D変換器32と、A/D変換器32からのディジ
タル信号に対して画像データ処理等を行うデータ処理回
路33と、データ処理回路33からの出力信号によって
液晶をオンまたはオフして表示する液晶表示パネル34
と、端子36を介して供給される水平同期信号HSYN
Cを増幅する増幅器36と、増幅器36によって増幅さ
れた水平同期信号を処理してクロック信号を液晶表示パ
ネル34に対して供給すると共にクロック信号がA/D
変換器32及びデータ処理回路33における基準信号と
して使用される位相同期ループ回路37とを有する。位
相同期ループ回路37は、本実施の形態の位相同期ルー
プ回路に相当する。
【0019】液晶表示パネル34は、図4において、ア
クティブマトリクス部46と、データドライバ40およ
び走査ドライバ43とを有して構成される。アクティブ
マトリクス部46は、直交するデータ線47と走査線4
8の交点に画素が配置され、この画素を介してビデオ信
号が液晶容量および保持容量に書き込まれ、次に新しい
データが書き込まれるまで電荷を保持する。データドラ
イバ40は、ビデオ信号V1,V2,V3が印加される
ビデオラインのビデオ信号をデータ線47の1本ずつに
サンプリングクロックSCにより書き込むサンプリング
回路42と、サンプリング回路42の動作タイミングを
コントロールするシフトレジスタ41とを有する。走査
ドライバ43は、シフトレジスタ44とバッファ45を
有し、シフトレジスタ44から送られる選択パルスをバ
ッファ45を介して走査線48に印加する。このタイミ
ングは1水平走査期間と同期させてあり、NTSC方式
のビデオ表示の場合には63.5μsである。ここで、
シフトレジスタ41を介してサンプリング回路42に供
給されるサンプリングクロックSCは、本実施の形態の
位相同期ループ回路から供給される。
クティブマトリクス部46と、データドライバ40およ
び走査ドライバ43とを有して構成される。アクティブ
マトリクス部46は、直交するデータ線47と走査線4
8の交点に画素が配置され、この画素を介してビデオ信
号が液晶容量および保持容量に書き込まれ、次に新しい
データが書き込まれるまで電荷を保持する。データドラ
イバ40は、ビデオ信号V1,V2,V3が印加される
ビデオラインのビデオ信号をデータ線47の1本ずつに
サンプリングクロックSCにより書き込むサンプリング
回路42と、サンプリング回路42の動作タイミングを
コントロールするシフトレジスタ41とを有する。走査
ドライバ43は、シフトレジスタ44とバッファ45を
有し、シフトレジスタ44から送られる選択パルスをバ
ッファ45を介して走査線48に印加する。このタイミ
ングは1水平走査期間と同期させてあり、NTSC方式
のビデオ表示の場合には63.5μsである。ここで、
シフトレジスタ41を介してサンプリング回路42に供
給されるサンプリングクロックSCは、本実施の形態の
位相同期ループ回路から供給される。
【0020】次に、図1において、本実施の形態の位相
同期ループ回路の回路図を示す。本実施の形態の位相同
期ループ回路は、図1において、位相調整回路1とPL
L回路6とを有する。PLL回路6は、水平同期信号H
SYNCが供給される水平同期信号入力端子7と、水平
同期信号HSYNCを基準信号として基準信号と可変信
号との位相差を検出して位相誤差信号を出力する位相比
較器8と、位相比較器8で検出された位相誤差信号の低
域成分を通過させるローパスフィルタ(LPF)9と、
ローパスフィルタ9で低域が通過された位相誤差信号に
よって発振周波数が決まるようにしてサンプリングクロ
ックSCを出力する電圧制御発振器(VCO)10と、
電圧制御発振器10から出力されるサンプリングクロッ
クSCを1/nに分周して可変信号として位相比較器8
に供給する分周器とを有する。
同期ループ回路の回路図を示す。本実施の形態の位相同
期ループ回路は、図1において、位相調整回路1とPL
L回路6とを有する。PLL回路6は、水平同期信号H
SYNCが供給される水平同期信号入力端子7と、水平
同期信号HSYNCを基準信号として基準信号と可変信
号との位相差を検出して位相誤差信号を出力する位相比
較器8と、位相比較器8で検出された位相誤差信号の低
域成分を通過させるローパスフィルタ(LPF)9と、
ローパスフィルタ9で低域が通過された位相誤差信号に
よって発振周波数が決まるようにしてサンプリングクロ
ックSCを出力する電圧制御発振器(VCO)10と、
電圧制御発振器10から出力されるサンプリングクロッ
クSCを1/nに分周して可変信号として位相比較器8
に供給する分周器とを有する。
【0021】ここで、本実施の形態の位相同期ループ回
路では、特に、位相調整回路1を設け、位相調整回路1
は、ビデオ信号Vが供給されるビデオ信号入力端子2
と、ビデオ信号Vのゲインを調整するアンプ3と、ゲイ
ンが調整されたビデオ信号Vの通過される低域の特性を
調整するローパスフィルタ(LPF)4と、ローパスフ
ィルタ9で低域が通過された位相誤差信号が一方の加算
入力端子に供給され、ゲイン調整および低域通過特性が
調整されたビデオ信号Vが他方の加算入力端子に供給さ
れ、加算出力が電圧制御発振器10に供給される加算器
5とを有するものである。なお、位相調整回路1は、電
圧制御発振器10に入力する制御電圧にビデオ信号を重
畳するビデオ信号重畳部を構成する。アンプ3は、ビデ
オ信号のゲインを調整するゲイン調整部を構成する。ロ
ーパスフィルタ(LPF)4は、ビデオ信号の低周波成
分を通過させる特性を調整する低周波通過特性調整部を
構成する。
路では、特に、位相調整回路1を設け、位相調整回路1
は、ビデオ信号Vが供給されるビデオ信号入力端子2
と、ビデオ信号Vのゲインを調整するアンプ3と、ゲイ
ンが調整されたビデオ信号Vの通過される低域の特性を
調整するローパスフィルタ(LPF)4と、ローパスフ
ィルタ9で低域が通過された位相誤差信号が一方の加算
入力端子に供給され、ゲイン調整および低域通過特性が
調整されたビデオ信号Vが他方の加算入力端子に供給さ
れ、加算出力が電圧制御発振器10に供給される加算器
5とを有するものである。なお、位相調整回路1は、電
圧制御発振器10に入力する制御電圧にビデオ信号を重
畳するビデオ信号重畳部を構成する。アンプ3は、ビデ
オ信号のゲインを調整するゲイン調整部を構成する。ロ
ーパスフィルタ(LPF)4は、ビデオ信号の低周波成
分を通過させる特性を調整する低周波通過特性調整部を
構成する。
【0022】このように構成された本実施の形態の位相
同期ループ回路の動作を図2を用いて説明する。PLL
回路6において、水平同期信号HSYNCが水平同期信
号入力端子7を介して位相比較器8に供給される。位相
比較器8は、水平同期信号入力端子7に供給される水平
同期信号HSYNCと、電圧制御発振器10から出力さ
れるサンプリングクロックSCが分周器11により1/
nに分周された可変信号との位相差を検出し、位相差に
対応する出力電圧を持つ位相誤差信号をローパスフィル
タ9に供給する。ローパスフィルタ9は、位相誤差信号
の低域を通過させて加算器5の一方の加算入力端子に供
給する。
同期ループ回路の動作を図2を用いて説明する。PLL
回路6において、水平同期信号HSYNCが水平同期信
号入力端子7を介して位相比較器8に供給される。位相
比較器8は、水平同期信号入力端子7に供給される水平
同期信号HSYNCと、電圧制御発振器10から出力さ
れるサンプリングクロックSCが分周器11により1/
nに分周された可変信号との位相差を検出し、位相差に
対応する出力電圧を持つ位相誤差信号をローパスフィル
タ9に供給する。ローパスフィルタ9は、位相誤差信号
の低域を通過させて加算器5の一方の加算入力端子に供
給する。
【0023】また、位相調整回路1において、ビデオ信
号Vがビデオ信号入力端子2を介してアンプ3に供給さ
れる。アンプ3は、ビデオ信号Vのゲインを調整して増
幅する。ゲインが調整されて増幅されたビデオ信号Vは
ローパスフィルタ4に供給される。ローパスフィルタ4
は、ゲインが調整されて増幅されたビデオ信号Vの通過
される低域の特性を調整して低域を通過する。ローパス
フィルタ9で低域が通過された位相誤差信号が加算器5
の一方の加算入力端子に供給され、ゲイン調整および低
域通過特性が調整されたビデオ信号Vが加算器5の他方
の加算入力端子に供給される。加算器5はローパスフィ
ルタ9で低域が通過された位相誤差信号とゲイン調整お
よび低域通過特性が調整されたビデオ信号Vとを加算し
て加算出力を出力する。加算器5の加算出力が電圧制御
発振器10に供給される。電圧制御発振器10は加算出
力に基づいて発振周波数が決まるようにしてサンプリン
グクロックSCがサンプリングクロック出力端子12に
出力されると共に、分周器11に供給される。分周器1
1は、サンプリングクロックSCを1/nに分周して可
変信号を出力する。可変信号は位相比較器8に供給され
る。
号Vがビデオ信号入力端子2を介してアンプ3に供給さ
れる。アンプ3は、ビデオ信号Vのゲインを調整して増
幅する。ゲインが調整されて増幅されたビデオ信号Vは
ローパスフィルタ4に供給される。ローパスフィルタ4
は、ゲインが調整されて増幅されたビデオ信号Vの通過
される低域の特性を調整して低域を通過する。ローパス
フィルタ9で低域が通過された位相誤差信号が加算器5
の一方の加算入力端子に供給され、ゲイン調整および低
域通過特性が調整されたビデオ信号Vが加算器5の他方
の加算入力端子に供給される。加算器5はローパスフィ
ルタ9で低域が通過された位相誤差信号とゲイン調整お
よび低域通過特性が調整されたビデオ信号Vとを加算し
て加算出力を出力する。加算器5の加算出力が電圧制御
発振器10に供給される。電圧制御発振器10は加算出
力に基づいて発振周波数が決まるようにしてサンプリン
グクロックSCがサンプリングクロック出力端子12に
出力されると共に、分周器11に供給される。分周器1
1は、サンプリングクロックSCを1/nに分周して可
変信号を出力する。可変信号は位相比較器8に供給され
る。
【0024】上述した本実施の形態の位相同期ループ回
路において、位相調整回路1は、PLL回路6の電圧制
御発振器10の入力側にビデオ信号Vの振幅に対応した
信号を入力することにより、PLL回路6におけるサン
プリングクロックSCの位相を調整するように動作す
る。この位相調整回路1におけるPLL回路6のサンプ
リングクロックSCの位相調整動作は、アンプ3におけ
るゲイン調整及びローパスフィルタ4における低域通過
特性調整により行われる。
路において、位相調整回路1は、PLL回路6の電圧制
御発振器10の入力側にビデオ信号Vの振幅に対応した
信号を入力することにより、PLL回路6におけるサン
プリングクロックSCの位相を調整するように動作す
る。この位相調整回路1におけるPLL回路6のサンプ
リングクロックSCの位相調整動作は、アンプ3におけ
るゲイン調整及びローパスフィルタ4における低域通過
特性調整により行われる。
【0025】これにより、周波数特性が十分とれなくな
っているビデオ信号Vに対して、ループゲインは変えな
いで平均直流レベルを変えるようにしているので、ビデ
オ信号振幅に応じて、サンプリングクロックSCの位相
を変えることにより、サンプリングクロックSCに多少
のジッタが存在しても、液晶ディスプレイ装置(LC
D)の液晶表示パネル34の表示にアパーチャジッタ
(サンプリングクロックSCの影響を受けてLCDの画
面上に現れるノイズをいう。)が現れにくくなる。
っているビデオ信号Vに対して、ループゲインは変えな
いで平均直流レベルを変えるようにしているので、ビデ
オ信号振幅に応じて、サンプリングクロックSCの位相
を変えることにより、サンプリングクロックSCに多少
のジッタが存在しても、液晶ディスプレイ装置(LC
D)の液晶表示パネル34の表示にアパーチャジッタ
(サンプリングクロックSCの影響を受けてLCDの画
面上に現れるノイズをいう。)が現れにくくなる。
【0026】すなわち、図2Aに示す入力ビデオ信号の
振幅が小さいときには、サンプリング前のビデオ信号波
形20に対してサンプリングクロックのジッタ21があ
ってもサンプリングクロックの位相22でサンプリング
が行われサンプリング後のビデオ信号波形23にノイズ
は現れない。また、図2Bに示す入力ビデオ信号の振幅
が大きいときには、このビデオ信号振幅に対して、サン
プリングクロックSCの位相が調整されサンプリングク
ロックの位相26でサンプリングが行われることから、
サンプリング前のビデオ信号波形24の頂点の位置が振
幅の大きさによって異なっても位相を調整してビデオ信
号波形24の頂点の位置をサンプリングポイントとする
ことができるので、ビデオ信号振幅によってそのサンプ
リングポイントがずれることがない。従って、頂点の位
置のサンプリング前のビデオ信号波形24に対してサン
プリングクロックのジッタ25があってもサンプリング
後のビデオ信号波形27にノイズが現れることなく、こ
れにより、液晶ディスプレイ装置(LCD)の液晶表示
パネル34の画面にノイズが現れることなく画像表示の
品質が向上する。
振幅が小さいときには、サンプリング前のビデオ信号波
形20に対してサンプリングクロックのジッタ21があ
ってもサンプリングクロックの位相22でサンプリング
が行われサンプリング後のビデオ信号波形23にノイズ
は現れない。また、図2Bに示す入力ビデオ信号の振幅
が大きいときには、このビデオ信号振幅に対して、サン
プリングクロックSCの位相が調整されサンプリングク
ロックの位相26でサンプリングが行われることから、
サンプリング前のビデオ信号波形24の頂点の位置が振
幅の大きさによって異なっても位相を調整してビデオ信
号波形24の頂点の位置をサンプリングポイントとする
ことができるので、ビデオ信号振幅によってそのサンプ
リングポイントがずれることがない。従って、頂点の位
置のサンプリング前のビデオ信号波形24に対してサン
プリングクロックのジッタ25があってもサンプリング
後のビデオ信号波形27にノイズが現れることなく、こ
れにより、液晶ディスプレイ装置(LCD)の液晶表示
パネル34の画面にノイズが現れることなく画像表示の
品質が向上する。
【0027】このように、サンプリング後のビデオ信号
波形27は、そのサンプリングクロックにジッタ25が
あっても、サンプリングクロックの位相26にサンプリ
ングクロックSCの位相が調整されるので、そのジッタ
25の影響を受けにくくなる。これにより、液晶ディス
プレイ装置(LCD)の液晶表示パネル34の画面上に
現れるノイズを減少させることができる。
波形27は、そのサンプリングクロックにジッタ25が
あっても、サンプリングクロックの位相26にサンプリ
ングクロックSCの位相が調整されるので、そのジッタ
25の影響を受けにくくなる。これにより、液晶ディス
プレイ装置(LCD)の液晶表示パネル34の画面上に
現れるノイズを減少させることができる。
【0028】また、周波数特性が十分とれなくなってい
るビデオ信号Vに対して、サンプリングクロックのジッ
タ25があってもそのジッタ25の影響を受けにくくな
るので、ビデオ信号系の周波数特性を下げることがで
き、回路の低消費電力化を図ることができる。
るビデオ信号Vに対して、サンプリングクロックのジッ
タ25があってもそのジッタ25の影響を受けにくくな
るので、ビデオ信号系の周波数特性を下げることがで
き、回路の低消費電力化を図ることができる。
【0029】
【発明の効果】この発明の位相同期ループ回路は、液晶
表示パネルのドライバにビデオ信号のサンプリングクロ
ックを供給する位相同期ループ回路であって、水平同期
信号と可変信号との位相を比較して位相差を検出する位
相比較器と、上記位相比較器により検出された位相差信
号の低周波成分を制御電圧として通過させるローパスフ
ィルタと、上記ローパスフィルタからの制御電圧を入力
とし、上記制御電圧に基づいた周波数に変換する電圧制
御発振器と、上記電圧制御発振器からの出力信号を分周
して可変信号を上記位相比較器に入力する分周器とを有
する位相同期ループ回路において、上記電圧制御発振器
に入力する上記制御電圧に上記ビデオ信号を重畳するビ
デオ信号重畳部を設けたので、入力ビデオ信号の振幅が
大きいときには、このビデオ信号振幅に対して、サンプ
リングクロックの位相が調整されるので、サンプリング
後のビデオ信号波形は、そのサンプリングクロックにジ
ッタがあっても、サンプリングクロックの位相が調整さ
れ適正なサンプリングクロックの位相でサンプリングが
行われることから、サンプリング前のビデオ信号波形の
頂点の位置が振幅の大きさによって異なっても位相を調
整してビデオ信号波形の頂点の位置をサンプリングポイ
ントとすることができるので、ビデオ信号振幅によって
そのサンプリングポイントがずれることがない。従っ
て、頂点の位置のサンプリング前のビデオ信号波形に対
してサンプリングクロックのジッタがあってもサンプリ
ング後のビデオ信号波形にノイズが現れることなくその
ジッタの影響を受けにくくすることができるという効果
を奏する。
表示パネルのドライバにビデオ信号のサンプリングクロ
ックを供給する位相同期ループ回路であって、水平同期
信号と可変信号との位相を比較して位相差を検出する位
相比較器と、上記位相比較器により検出された位相差信
号の低周波成分を制御電圧として通過させるローパスフ
ィルタと、上記ローパスフィルタからの制御電圧を入力
とし、上記制御電圧に基づいた周波数に変換する電圧制
御発振器と、上記電圧制御発振器からの出力信号を分周
して可変信号を上記位相比較器に入力する分周器とを有
する位相同期ループ回路において、上記電圧制御発振器
に入力する上記制御電圧に上記ビデオ信号を重畳するビ
デオ信号重畳部を設けたので、入力ビデオ信号の振幅が
大きいときには、このビデオ信号振幅に対して、サンプ
リングクロックの位相が調整されるので、サンプリング
後のビデオ信号波形は、そのサンプリングクロックにジ
ッタがあっても、サンプリングクロックの位相が調整さ
れ適正なサンプリングクロックの位相でサンプリングが
行われることから、サンプリング前のビデオ信号波形の
頂点の位置が振幅の大きさによって異なっても位相を調
整してビデオ信号波形の頂点の位置をサンプリングポイ
ントとすることができるので、ビデオ信号振幅によって
そのサンプリングポイントがずれることがない。従っ
て、頂点の位置のサンプリング前のビデオ信号波形に対
してサンプリングクロックのジッタがあってもサンプリ
ング後のビデオ信号波形にノイズが現れることなくその
ジッタの影響を受けにくくすることができるという効果
を奏する。
【0030】また、この発明の位相同期ループ回路は、
上述において、上記液晶表示パネルは、データ線及び走
査線をマトリクス状に配置したマトリクス部と、ビデオ
信号をサンプリングクロックによりサンプリングして上
記データ線に供給するデータドライバと、1水平走査期
間毎に上記走査線を走査する走査ドライバとを有し、上
記液晶表示パネルの上記データドライバにサンプリング
クロックを供給するので、これにより、サンプリングク
ロックによりサンプリングされたビデオ信号を表示する
液晶表示パネルの画面上に現れるノイズを減少させるこ
とができるため液晶表示パネルの表示画面の品質を向上
させることができ、また、サンプリングクロックのジッ
タに対して強くなるので、ビデオ信号系の周波数特性を
下げることができ、回路の低消費電力化を図ることがで
きるという効果を奏する。
上述において、上記液晶表示パネルは、データ線及び走
査線をマトリクス状に配置したマトリクス部と、ビデオ
信号をサンプリングクロックによりサンプリングして上
記データ線に供給するデータドライバと、1水平走査期
間毎に上記走査線を走査する走査ドライバとを有し、上
記液晶表示パネルの上記データドライバにサンプリング
クロックを供給するので、これにより、サンプリングク
ロックによりサンプリングされたビデオ信号を表示する
液晶表示パネルの画面上に現れるノイズを減少させるこ
とができるため液晶表示パネルの表示画面の品質を向上
させることができ、また、サンプリングクロックのジッ
タに対して強くなるので、ビデオ信号系の周波数特性を
下げることができ、回路の低消費電力化を図ることがで
きるという効果を奏する。
【0031】また、この発明の位相同期ループ回路は、
上述において、上記ビデオ信号重畳部は、上記ビデオ信
号のゲインを調整するゲイン調整部を有するので、これ
により、周波数特性が十分とれなくなっているビデオ信
号に対して、ループゲインは変えないで平均直流レベル
を変えるようにして、ビデオ信号振幅に応じて、ビデオ
信号のゲインを調整することによりサンプリングクロッ
クの位相を変えて、サンプリングクロックに多少のジッ
タが存在しても、液晶表示パネルの表示にアパーチャジ
ッタが現れにくくすることができるという効果を奏す
る。
上述において、上記ビデオ信号重畳部は、上記ビデオ信
号のゲインを調整するゲイン調整部を有するので、これ
により、周波数特性が十分とれなくなっているビデオ信
号に対して、ループゲインは変えないで平均直流レベル
を変えるようにして、ビデオ信号振幅に応じて、ビデオ
信号のゲインを調整することによりサンプリングクロッ
クの位相を変えて、サンプリングクロックに多少のジッ
タが存在しても、液晶表示パネルの表示にアパーチャジ
ッタが現れにくくすることができるという効果を奏す
る。
【0032】また、この発明の位相同期ループ回路は、
上述において、上記ビデオ信号重畳部は、上記ビデオ信
号の低周波成分を通過させる特性を調整する低周波通過
特性調整部を有するので、これにより、周波数特性が十
分とれなくなっているビデオ信号に対して、ループゲイ
ンは変えないで平均直流レベルを変えるようにして、ビ
デオ信号振幅に応じて、ビデオ信号の低周波成分を通過
させる特性を調整することによりサンプリングクロック
の位相を変えて、サンプリングクロックに多少のジッタ
が存在しても、液晶表示パネルの表示にアパーチャジッ
タが現れにくくすることができるという効果を奏する。
上述において、上記ビデオ信号重畳部は、上記ビデオ信
号の低周波成分を通過させる特性を調整する低周波通過
特性調整部を有するので、これにより、周波数特性が十
分とれなくなっているビデオ信号に対して、ループゲイ
ンは変えないで平均直流レベルを変えるようにして、ビ
デオ信号振幅に応じて、ビデオ信号の低周波成分を通過
させる特性を調整することによりサンプリングクロック
の位相を変えて、サンプリングクロックに多少のジッタ
が存在しても、液晶表示パネルの表示にアパーチャジッ
タが現れにくくすることができるという効果を奏する。
【0033】また、この発明の位相同期ループ回路は、
上述において、上記ドライバを有する液晶表示パネルに
内蔵したので、液晶表示パネルの表示にアパーチャジッ
タが現れにくくすることにより、画像表示の品質を向上
させることができる液晶表示パネルを得ることができる
という効果を奏する。
上述において、上記ドライバを有する液晶表示パネルに
内蔵したので、液晶表示パネルの表示にアパーチャジッ
タが現れにくくすることにより、画像表示の品質を向上
させることができる液晶表示パネルを得ることができる
という効果を奏する。
【図1】この発明の一実施の形態の位相同期ループ回路
の構成を示す回路図である。
の構成を示す回路図である。
【図2】この発明の一実施の形態のサンプリング前後の
ビデオ信号を示す波形図であり、図2Aは入力ビデオ信
号の振幅が小のとき、図2Bは入力ビデオ信号の振幅が
大のときである。
ビデオ信号を示す波形図であり、図2Aは入力ビデオ信
号の振幅が小のとき、図2Bは入力ビデオ信号の振幅が
大のときである。
【図3】この発明の一実施の形態の液晶ディスプレイ装
置の構成を示すブロック図である。
置の構成を示すブロック図である。
【図4】この発明の一実施の形態の液晶表示パネルを示
す構成図である。
す構成図である。
【図5】従来の位相同期ループを示す回路図である。
【図6】従来の信号振幅変換回路の構成を示す回路図で
ある。
ある。
【図7】従来の信号振幅変換回路の動作を示す波形図で
ある。
ある。
【図8】従来のサンプリング前後のビデオ信号を示す波
形図であり、図8Aは入力ビデオ信号の振幅が小のと
き、図8Bは入力ビデオ信号の振幅が大のときである。
形図であり、図8Aは入力ビデオ信号の振幅が小のと
き、図8Bは入力ビデオ信号の振幅が大のときである。
1…位相調整回路、2…ビデオ信号入力端子、3…アン
プ、4…ローパスフィルタ(LPF)、5…加算器、6
…PLL回路、7…水平同期信号入力端子、8…位相比
較器、9…ローパスフィルタ(LPF)、10…電圧制
御発振器(VCO)、11…分周器、12…サンプリン
グクロック出力端子、
プ、4…ローパスフィルタ(LPF)、5…加算器、6
…PLL回路、7…水平同期信号入力端子、8…位相比
較器、9…ローパスフィルタ(LPF)、10…電圧制
御発振器(VCO)、11…分周器、12…サンプリン
グクロック出力端子、
Claims (5)
- 【請求項1】 液晶表示パネルのドライバにビデオ信号
のサンプリングクロックを供給する位相同期ループ回路
であって、 水平同期信号と可変信号との位相を比較して位相差を検
出する位相比較器と、上記位相比較器により検出された
位相差信号の低周波成分を制御電圧として通過させるロ
ーパスフィルタと、上記ローパスフィルタからの制御電
圧を入力とし、上記制御電圧に基づいた周波数に変換す
る電圧制御発振器と、上記電圧制御発振器からの出力信
号を分周して可変信号を上記位相比較器に入力する分周
器とを有する位相同期ループ回路において、 上記電圧制御発振器に入力する上記制御電圧に上記ビデ
オ信号を重畳するビデオ信号重畳部を設けた、 ことを特徴とする位相同期ループ回路。 - 【請求項2】 請求項1記載の位相同期ループ回路にお
いて、 上記液晶表示パネルは、データ線及び走査線をマトリク
ス状に配置したマトリクス部と、ビデオ信号をサンプリ
ングクロックによりサンプリングして上記データ線に供
給するデータドライバと、1水平走査期間毎に上記走査
線を走査する走査ドライバとを有し、上記液晶表示パネ
ルの上記データドライバにサンプリングクロックを供給
することを特徴とする位相同期ループ回路。 - 【請求項3】 請求項1記載の位相同期ループ回路にお
いて、 上記ビデオ信号重畳部は、上記ビデオ信号のゲインを調
整するゲイン調整部を有することを特徴とする位相同期
ループ回路。 - 【請求項4】 請求項1記載の位相同期ループ回路にお
いて、 上記ビデオ信号重畳部は、上記ビデオ信号の低周波成分
を通過させる特性を調整する低周波通過特性調整部を有
することを特徴とする位相同期ループ回路。 - 【請求項5】 請求項1記載の位相同期ループ回路にお
いて、 上記ドライバを有する液晶表示パネルに内蔵したことを
特徴とする位相同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9161428A JPH118813A (ja) | 1997-06-18 | 1997-06-18 | 位相同期ループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9161428A JPH118813A (ja) | 1997-06-18 | 1997-06-18 | 位相同期ループ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH118813A true JPH118813A (ja) | 1999-01-12 |
Family
ID=15734928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9161428A Pending JPH118813A (ja) | 1997-06-18 | 1997-06-18 | 位相同期ループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH118813A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366146B2 (en) | 2000-03-23 | 2002-04-02 | Telefonaktiebolaget L M Ericsson (Publ) | Phase-locked loop based clock phasing implementing a virtual delay |
JP2008003006A (ja) * | 2006-06-23 | 2008-01-10 | Advantest Corp | 信号発生装置、試験装置、及びpll回路 |
WO2009038906A1 (en) * | 2007-08-15 | 2009-03-26 | National Semiconductor Corporation | Phase-frequency detector with high jitter tolerance |
KR100894640B1 (ko) * | 2002-10-30 | 2009-04-24 | 엘지디스플레이 주식회사 | 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법 |
-
1997
- 1997-06-18 JP JP9161428A patent/JPH118813A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366146B2 (en) | 2000-03-23 | 2002-04-02 | Telefonaktiebolaget L M Ericsson (Publ) | Phase-locked loop based clock phasing implementing a virtual delay |
KR100894640B1 (ko) * | 2002-10-30 | 2009-04-24 | 엘지디스플레이 주식회사 | 확산 스펙트럼을 이용한 액정 표시 장치 및 그의 구동 방법 |
JP2008003006A (ja) * | 2006-06-23 | 2008-01-10 | Advantest Corp | 信号発生装置、試験装置、及びpll回路 |
WO2009038906A1 (en) * | 2007-08-15 | 2009-03-26 | National Semiconductor Corporation | Phase-frequency detector with high jitter tolerance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5959691A (en) | Digital display apparatus having image size adjustment | |
US6300982B1 (en) | Flat panel display apparatus and method having on-screen display function | |
US5907367A (en) | Video overlay circuit for synchronizing and combining analog and digital signals | |
US6686969B1 (en) | Display device | |
KR20000029949A (ko) | 디지털표시장치용위상동기루프회로 | |
JPH118813A (ja) | 位相同期ループ回路 | |
US6025817A (en) | Liquid crystal display system using a digital-to-analog converter | |
US6552700B2 (en) | Monitor adjustment by data manipulation | |
KR100259261B1 (ko) | 칼라비디오신호 제어기능을 갖는 디스플레이장치 | |
US20010012003A1 (en) | Liquid crystal driving device | |
US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
JP3210157B2 (ja) | 液晶表示装置 | |
KR100598411B1 (ko) | 액정 디스플레이 장치의 수평동기신호 보상장치 | |
WO1997005740A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
JPH11194738A (ja) | 映像表示装置のサンプリングクロック調整回路 | |
JP2007214973A (ja) | 映像信号処理回路及び映像表示装置 | |
GB2279190A (en) | Synchronisation apparatus | |
KR200145522Y1 (ko) | 에지 인핸스먼트 장치 | |
JP3632836B2 (ja) | テレビジョン装置における同期信号の作成方法 | |
JPH06164376A (ja) | Pll回路 | |
JP2000047644A (ja) | 液晶表示装置 | |
JPH10288972A (ja) | サンプリングクロック発生装置 | |
JPH0659643A (ja) | 液晶表示装置の歪補正方法 | |
KR20030039728A (ko) | Lcd 모니터의 수직 떨림 보안장치 | |
JP2000010066A (ja) | 液晶画面用信号発生器および液晶画面用駆動装置 |