DE69829736T2 - Paketsender - Google Patents

Paketsender Download PDF

Info

Publication number
DE69829736T2
DE69829736T2 DE69829736T DE69829736T DE69829736T2 DE 69829736 T2 DE69829736 T2 DE 69829736T2 DE 69829736 T DE69829736 T DE 69829736T DE 69829736 T DE69829736 T DE 69829736T DE 69829736 T2 DE69829736 T2 DE 69829736T2
Authority
DE
Germany
Prior art keywords
block
data
dif
transmission
atm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69829736T
Other languages
English (en)
Other versions
DE69829736D1 (de
Inventor
Masaaki Moriguchi-shi HIGASHIDA
Yoshihiro Kashiba-shi Morioka
Masakazu Kashiwara-shi Nishino
Satoshi Ashiya-shi OHYAMA
Masaaki Kawanishi-shi KOBAYASHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69829736D1 publication Critical patent/DE69829736D1/de
Publication of DE69829736T2 publication Critical patent/DE69829736T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H03M13/2915—Product codes with an error detection code in one dimension
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2381—Adapting the multiplex stream to a specific network, e.g. an Internet Protocol [IP] network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols
    • H04N21/64307—ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H04L2012/5627—Fault tolerance and recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5664—Support of Video, e.g. MPEG

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Paketübertragungsvorrichtung zum Übertragen komprimierter, kodierter Bilddaten, Audiodaten und zusätzlicher Informationsdaten oder allgemeiner Daten in einer Paketform durch eine Übertragungsleitung.
  • TECHNISCHER HINTERGRUND
  • In den letzten Jahren hat die Kapazität der Kommunikation entsprechend der Entwicklung von Kommunikationssystemen deutlich zugenommen, welche faseroptische Kabel verwenden, und digitale Übertragungssysteme zum Übertragen nicht nur digitaler Daten zur Verwendung in Computern oder ähnlichem, sondern zum Beispiel auch eines Bildsignals, eines Audiosignals und der weiteren zusätzlichen Information nach Digitalisierung wurden in die Praxis umgesetzt.
  • Die Verwendung eines asynchronen Übertragungsmodus (nachfolgend als ATM bezeichnet) oder ähnlichem ermöglicht eine Übertragung mit einer Geschwindigkeit von nicht weniger als 155 Megabit pro Sekunde, und ein ATM-Übertragungssystem zum Übertragen von Bilddaten durch eine ATM-Übertragungsleitung wurde in die Praxis umgesetzt.
  • Hinsichtlich des ATM-Übertragungssystems ist durch Diskussionen durch ITU-T (International Telecommunication Union-Telecommunication Standardization Sektor), The ATM-Forum und so weiter eine Standardisierung vorgesehen und viele relevante Dokumente wurden veröffentlicht.
  • Ein Stand der Technik zum Kommunizieren eines Videosignals in einer Paketform ist zum Beispiel in der Referenz zum Stand der Technik des US-Patents Nr. 5,159,452 (nachfolgend als Stand der Technik bezeichnet) offenbart.
  • In dem Stand der Technik ist ein Beispiel, in welchem eine Paketverlustposition (Paketverlustinformation) bekannt ist und eine Verlustkorrektur ausgeführt wird, in den 6A und 6B des Standes der Technik gezeigt, und ein Beispiel, in welchem eine Fehlerkorrektur ausgeführt wird, ist in 7 des Standes der Technik gezeigt.
  • Der Aufbau im Stand der Technik, wie oben beschrieben, hat jedoch die folgenden Probleme.
  • (1) Beim Abwickeln einer Kommunikation, zum Beispiel der ATM, wird die Übertragung in einer Einheit eines Paketes aus 53 Byte ausgeführt, welche als Zelle bezeichnet werden. Wenn ein Paketverlust (Zellverlust) auftritt, ist die Zelle innerhalb des ATM-Netzwerks verloren gegangen und daher führt dies zu dem Problem, dass das Auftreten des Zellverlusts innerhalb des ATM-Netzwerks nicht aus der Information der von einem Empfangsanschluss empfangenen Zelle selbst erfasst werden kann. Aus den vorstehenden Gründen ergibt sich natürlich das Problem, dass die Position, an welcher der Zellverlust aufgetreten ist, nicht identifiziert werden kann. Daher ist die Verlustkorrektur, welche die Position des Fehlers (Zellverlust) essentiell identifizieren muss, unmöglich, sofern nicht ein besonderer konstituierender Faktor zum Informieren des Empfangsanschlusses über das Auftreten des Zellverlusts von der Netzwerkseite her vorgesehen ist.
  • (2) Obwohl die Identifizierung der Fehlerposition und Korrektur unter Verwendung des in 7 gezeigten Fehlerkorrekturverfahrens im Stand der Technik ermöglicht wird, hat das System das Problem, dass die Effizienz niedrig ist, wenn die Fehlerkorrektur für die Anzahl von Fehlern ausgeführt wird, welche bezogen auf den hinzugefügten Paritätsbetrag zur Verwendung bei der Fehlerkorrektur korrigiert werden können, d. h., den Gesamtbetrag der Übertragung und der Anzahl der Fehlerkorrekturen (Fehlerkorrekturleistung).
  • Es besteht das weitere Problem, dass die Wahrscheinlichkeit des Auftretens eines Zellverlusts unvorteilhafterweise in Folge der Verdichtung des ATM-Netzes ansteigt, wenn der Gesamtbetrag der Übertragung zunimmt.
  • (3) In dem ATM wird die ATM-Anpassungsschicht (nachfolgend als AAL bezeichnet) durch die Standard-ITU-T-Empfehlung vorgeschrieben und es gibt viele Ausstattungen, die dem Standard entsprechen. Der Stand der Technik jedoch, welcher die universelle AAL-Funktion verwendet, hat ein derartiges Problem, dass zum Beispiel die Fehlererfassung des AAL-Typ 5 nicht verwendet werden kann. Es ist ebenfalls wesentlich, zum Beispiel die Funktion unabhängig einzugeben, dass ein den Kipppunkt einer Folge eines Videosignals darstellendes Signal unabhängig eingegeben werden muss, für welches die Übertragungseffizienz gering ist und keine universelle Ausstattung verwendet werden kann, und dies führt zu dem Problem, dass keine Zusammenschaltungsfähigkeit vorhanden ist.
  • Es besteht ebenfalls das Problem, dass die Größe der Verarbeitungsschaltung groß ist und die Kosten sind sehr hoch, da keine universelle Ausstattung verwendet werden kann.
  • Eine erste Aufgabe der vorliegenden Erfindung ist es, eine Paketübertragungsvorrichtung anzugeben, welche in der Lage ist, eine Paketverluste (Zellverluste) tolerierende Übertragung durch Verringern der Wahrscheinlichkeit des Auftretens eines Paketverlustes (Zellverlustes) zu ermöglichen und die Zuverlässigkeit von Echtzeitkommunikationen zu verbessern.
  • Eine zweite Aufgabe der vorliegenden Erfindung ist es, eine Paketübertragungsvorrichtung anzugeben, welche in der Lage ist, eine Kommunikationszone effektiv zu verwenden, den ATM-Schichten zu ermöglichen, von den oberen Schichten verwendet zu werden und die gegenwärtig popularisierten oder durchgesetzten ATM-Ausstattungen auf einfache Weise zu verwenden.
  • Eine dritte Aufgabe der vorliegenden Erfindung ist es, eine Paketübertragungsvorrichtung anzugeben, welche in der Lage ist, die Fehlerkorrektureffizienz und Fehlerkorrekturfähigkeit bezogen auf den Betrag von durch Ausführen von Fehlerkorrektur oder Fehlererfassung hinzugefügter Parität zu verbessern, um ATM-Schichten zu ermöglichen, von oberen Schichten verwendet zu werden und die gegenwärtig popularisierten ATM-Ausstattungen leicht zu verwenden.
  • Weiterhin ist es eine vierte Aufgabe der vorliegenden Erfindung, eine Paketübertragungsvorrichtung anzugeben, welche verglichen mit dem Stand der Technik einen einfacheren Aufbau der Vorrichtung aufweist und weniger teuer ist.
  • Der Artikel Zsehong Tsai et al.: "Performance analysis of two echo control designs in ATM networks" IEEE/ACM Transactions on networking, IEEE Inc. New York, US, Band 2, Nr.1, 1. Februar 1994 (1994-02-01), Seite 30-39 offenbart, dass ein mit dem öffentlichen Telefonnetz zusammenwirkender ATM-Anruf Echo-Problemen in Folge von Impedanz-Fehlanpassung ausgesetzt sein kann. Zwei Echo-Steuerungs-Designs werden beschrieben, um die Qualität von Sprachdiensten durch Verringern einer umlaufenden Echoverzögerung sicherzustellen. Weiterhin wird die Leistung dieser zwei Echo-Steuerungs-Designs untersucht.
  • OFFENBARUNG DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung ist eine Paketübertragungsvorrichtung und ein Paketübertragungsverfahren vorgesehen, wie in den Ansprüchen 1 und 10 beansprucht.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Blockdarstellung, welche den Aufbau einer ATM-Übertragungsvorrichtung 1 gemäß einer ersten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt;
  • 2 ist eine Blockdarstellung, welche einen Aufbau von Daten zeigt, die von einer Kodierungseinheit 101 in 1 ausgegeben werden;
  • 3 ist eine Blockdarstellung, welche einen Aufbau eines Video-DIF-Blocks in 2 zeigt;
  • 4 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104 in 1 zeigt;
  • 5 ist eine Blockdarstellung, welche einen Aufbau eines Header-DIF-Blocks und eines Subkode-DIF-Blocks in 2 zeigt;
  • 6 ist eine Blockdarstellung, welche einen der VAUXDIF-Blöcke, Audio-DIF-Blöcke und Video-DIF-Blöcke in 2 zeigt;
  • 7 ist eine Blockdarstellung, welche einen durch die in 4 gezeigte DIF-Datenverarbeitungsschaltung 104 ausgeführten ID-Transformationsvorgang zeigt, wobei
  • (7A) eine Blockdarstellung ist, welche erste 3-Byte-Daten vor der ID-Transformation zeigt,
  • 7(B) ist eine Blockdarstellung, welche zweite 3-Byte-Daten vor der ID-Transformation zeigt,
  • 7(C) ist eine Blockdarstellung, welche dritte 3-Byte-Daten vor der ID-Transformation zeigt, und
  • 7(D) ist eine Blockdarstellung, welche nach der ID-Transformation erhaltene 4-Byte-Daten zeigt;
  • 8 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104a gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 9 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch eine Blockpufferspeichersteuerungsschaltung 6003a in 8 zeigt, wobei
  • 9(A) eine Blockdarstellung ist, welche den gesamten Körper des Paketblocks zeigt, und
  • 9(B) ist eine Blockdarstellung, welche die Inhalte eines Headers 1703 in 9(A) zeigt;
  • 10 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104a gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 11 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch eine Blockpufferspeichersteuerungsschaltung 6003b in 10 zeigt;
  • 12 ist eine Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1a gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 13 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104c in 12 zeigt;
  • 14 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch eine Blockpufferspeichersteuerungsschaltung 6003c in 13 zeigt;
  • 15 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104d gemäß einer fünften bevorzugten Ausführungsform dervorliegenden Erfindung zeigt;
  • 16 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren zeigt, welches von einer in einer DIF-Datenverarbeitungsschaltung 104d in 15 bereitgestellten ATM-Übertragungsvorrichtung ausgeführt wird;
  • 17 ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 1002 gemäß einem durch eine Verschachtelungssteuerungsschaltung 1003 in 15 ausgeführten Verschachtelungsverfahren zeigt;
  • 18 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 1004e gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 19 ist eine Blockdarstellung, welche ein durch eine mit einer DIF-Datenverarbeitungsschaltung 104e in 18 ausgestattete ATM-Übertragungsvorrichtung ausgeführtes Paketblockerzeugungsverfahren zeigt;
  • 20 ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 1002 gemäß einem durch eine Verschachtelungssteuerungsschaltung 1003a in 18 ausgeführten Verschachtelungsverfahren zeigt;
  • 21 ist eine Ansicht, welche einen Aufbau einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei
  • 21(A) eine Blockdarstellung ist, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104f der siebten bevorzugten Ausführungsform zeigt;
  • 21(B) ist eine Blockdarstellung, welche von einem Blockpufferspeicher 6002 in einen Verschachtelungspufferspeicher 3000 in 21(A) eingegebene Daten zeigt;
  • 21(C) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 3000 gemäß einem durch eine Verschachtelungssteuerungsschaltung 3001 in 21(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 21(D) ist eine Blockdarstellung, welche von einer Paritätshinzufügeschaltung 3002 in einen Verschachtelungspufferspeicher 3003 in 21(A) eingegebene Daten zeigt; und
  • 21(E) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 3003 gemäß einem von der Verschachtelungssteuerungseinheit 3004 in 21(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 22 ist eine Blockdarstellung, welche eine Fehlerverteilung zeigt, wenn ein Zellverlust in der mit der DIF-Datenverarbeitungsschaltung 104f in 21 ausgestatteten ATM-Übertragungsvorrichtung auftritt;
  • 23 ist eine Ansicht, welche ein Verschachtelungsverfahren der DIF-Datenverarbeitungsschaltung 104f in 21(A) zeigt, wobei
  • 23(A) eine Speicherübersicht ist, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß dem durch die Verschachtelungssteuerungsschaltung 3001 in 21(A) ausgeführten Verschachtelungsverfahren zeigt, und
  • 23(B) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch das durch die Verschachtelungssteuerungsschaltung 3004 in 21(A) ausgeführte Verschachtelungsverfahren zeigt;
  • 24 ist eine Speicherübersicht, welche Einzelheiten der Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch die Verschachtelungssteuerungsschaltung 3004 in 21(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 25 ist eine Blockdarstellung, welche eine Fehlerzelle zeigt, wenn ein Zellverlust in der mit der DIF-Datenverarbeitungsschaltung 104f in 21(A) ausgestatteten ATM-Übertragungsvorrichtung auftritt;
  • 26 ist eine Ansicht, welche einen Aufbau einer achten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei
  • 26(A) eine Blockdarstellung ist, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104g der achten bevorzugten Ausführungsform zeigt,
  • 26(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in die CRC-Hinzufügeschaltung 3106 in 26(A) eingegebene Daten zeigt,
  • 26(C) ist Blockdarstellung, welche von einer CRC-Hinzufügeschaltung 3106 in einen Verschachtelungspufferspeicher 3000 in 26(A) eingegebene Daten zeigt,
  • 26(D) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß dem durch eine Verschachtelungssteuerungsschaltung 3001 in 26(A) ausgeführten Verschachtelungsverfahren zeigt,
  • 26(E) ist eine Blockdarstellung, welche von einer Paritätshinzufügeschaltung 3002 in den Verschachtelungspufferspeicher 3003 in 26(A) eingegebene Daten zeigt, und
  • 26(F) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch eine Verschachtelungssteuerungsschaltung 3004 in 26(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 27 ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch die DIF-Datenverarbeitungsschaltung 104g in 26(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 28 ist eine Blockdarstellung, welche ein von einer mit einer DIF-Datenverarbeitungsschaltung 104g in 26(A) ausgestatteten ATM-Übertragungsvorrichtung ausgeführtes Paketblockerzeugungsverfahren zeigt;
  • 29 ist eine Ansicht, welche einen Aufbau einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei 29(A) eine Blockdarstellung ist, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104h der neunten bevorzugten Ausführungsform zeigt;
  • 29(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in einen Verschachtelungspufferspeicher 3000 in 29(A) eingegebene Daten zeigt;
  • 29(C) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 3000 gemäß einem durch eine Verschachtelungssteuerungsschaltung 3001 in 29(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 29(D) ist eine Blockdarstellung, welche von der Paritätshinzufügeschaltung 3002 in den Verschachtelungspufferspeicher 3003 in 29(A) eingegebene Daten zeigt; und
  • 29(E) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 3003 gemäß einem von der Verschachtelungssteuerungseinheit 3004 in 29(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 30 ist eine Speicherübersicht, welche ein von der DIF-Datenverarbeitungsschaltung 104h in 29(A) ausgeführtes Paketblockerzeugungsverfahren zeigt, und welche Einzelheiten der in einem Verschachtelungspufferspeicher 3003 in 29(A) gespeicherten Speicherinhalte zeigt;
  • 31 ist eine Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1b gemäß einer zehnten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt;
  • 32 ist eine Blockdarstellung, welche einen durch die ATM-Zellausbildungsschaltung 105a in 31 ausgeführten ATM-Zellausbildungsvorgang zeigt;
  • 33 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Verarbeitungsschaltung 104i gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
  • 34 ist eine Blockdarstellung, welche ein durch eine mit der DIF-Datenverarbeitungsschaltung 104i in 33 ausgestattete ATM-Übertragungsvorrichtung ausgeführtes Paketblockerzeugungsverfahren zeigt;
  • 35 ist eine Speicherübersicht, welche Speicherinhalte eines ATM-Zellblockfolgepufferspeichers 1402 gemäß einem durch die Verschachtelungssteuerungsschaltung 1403 in 33 ausgeführten Paketblockerzeugungsverfahren zeigt;
  • 36 ist eine Ansicht, welche einen Aufbau einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei
  • 36(A) eine Blockdarstellung ist, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104j der zwölften bevorzugten Ausführungsform zeigt;
  • 36(B) ist eine Blockdarstellung, welche von einem Blockpufferspeicher 6002 in einen Verschachtelungspufferspeicher 2600 in 36(A) eingegebene Daten zeigt;
  • 36(C) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 2600 gemäß einem durch eine Verschachtelungssteuerungsschaltung 2601 in 36(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 36(D) ist eine Blockdarstellung, welche von einer Paritätshinzufügeschaltung 2602 in einen Verschachtelungspufferspeicher 2603 in 36(A) eingegebene Daten zeigt; und
  • 36(E) ist eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 2603 gemäß einem von der Verschachtelungssteuerungseinheit 2604 in 36(A) ausgeführten Verschachtelungsverfahren zeigt;
  • 37 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren einer mit einer DIF-Datenverarbeitungsschaltung 104j in 36(A) ausgestatteten ATM-Übertragungsvorrichtung zeigt;
  • 38 ist eine Blockdarstellung, welche einen Aufbau von Daten zeigt, die von der ATM-Zellausbildungsschaltung 105 der mit der DIF-Datenverarbeitungsschaltung 104j in 36(A) ausgestatteten ATM-Übertragungsvorrichtung ausgegeben werden;
  • 39 ist eine Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1c gemäß einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
  • 40 ist eine Blockdarstellung, welche ein von der ATM-Übertragungsvorrichtung 1c in 39 ausgeführtes Paketblockerzeugungsverfahren zeigt.
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • BEVORZUGTE AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unten detailliert anhand der beigefügten Zeichnungen beschrieben.
  • Bezogen auf die bevorzugten Ausführungsformen der vorliegenden Erfindung wird ein Beispiel beschrieben, in welchem komprimierte Bilddaten, Tondaten und zusätzliche Informationen entsprechend dem Standard für digitale Haushalts-VTR in einem ATM-Netzwerk übertragen werden, welches als Kommunikationsnetzwerk verwendet wird. Hier wird der "DVC-Standard" gemäß einer Vereinbarung durch die HD DIGTITAL VCR CONFERENCE als der Standard für digitale Haushalts-VTR verwendet.
  • Der ATM-Standard ist standardisiert durch und veröffentlicht in ITU-T Recommendation Q.2931, ITU-T Recommendation I.363, The ATM-Forum, ATM User-Network Interface Specification Version 3.0 (nachfolgend als UNI3.0 bezeichnet), The ATM-Forum, ATM User-Network Interface Specification 3.1 (nachfolgend als UNI3.1 bezeichnet), The ATM-Forum, ATM User-Network Interface Specification Version 4.0 (nachfolgend als UNI4.0 bezeichnet), und so weiter.
  • Der DVC-Standard ist in "Specifications of Household Digital VCRs using 6.3mm magnetic tape", Dezember 1994, HD DIGITAL VCR CONFERENCE (nachfolgend als eine erste Referenz bezeichnet) erwähnt, und dessen digitale Schnittstelle ist erwähnt in "Specifications of Digital Interface for Consumer Electric Audio/Video Equipment", Dezember 1995, HD DIGITAL VCR CONFERENCE (nachfolgend als eine zweite Referenz bezeichnet).
  • Es ist anzumerken, dass die bevorzugten Ausführungsformen der vorliegenden Erfindung nicht nur auf den oben genannten DVC-Standard angewendet werden können, sondern auch auf den DVCPRO-Standard, das heißt, den Standard für Rundfunkstationen, welche ein identisches Bildkompressionssystem verwenden.
  • Der DVCPRO-Standard wird erwähnt in "Proposed SMPTE Standard for Digital Video Recording with video compression at 25 Mb/s 6.35 mm Type D-7 Component Format 525/60 and 625/50 (DVCPRO): Final version December, 24, 1997".
  • In der folgenden Beschreibung gibt es kein Hindernis, wenn DVC, DVC-Standard und DVC-Daten durch DVCPRO ersetzt werden und dies beeinflusst nicht den Gegenstand dervorliegenden Erfindung.
  • ERSTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 1 ist ein Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. In 1 und den anderen Figuren gibt eine dreieckige Markierung, welche an der oberen rechten Stelle jedes Blockes angeordnet ist, an, dass der Block der charakteristische Teil der bevorzugten Ausführungsform ist. In 1 sind eine Kodierungseinheit 101, eine ATM-Übertragungsanschlusseinheit 102, ein Eingangsanschluss 103 der ATM-Übertragungsanschlusseinheit 102, eine Digitalschnittstellen-Datenverarbeitungsschaltung 104 (nachfolgend als eine DIF-Datenverarbeitungsschaltung bezeichnet und die digitale Schnittstelle wird nachfolgend als DIF bezeichnet), eine ATM-Zellausbildungsschaltung 105, eine Netzwerkschnittstelle 106 und ein Ausgangsanschluss 107 für ein ATM-Netzwerk 100 gezeigt. In diesem Fall ist die ATM-Übertragungsvorrichtung 1 aufgebaut mit der DIF-Datenverarbeitungsschaltung 104 und der ATM-Übertragungsanschlusseinheit 102, wobei die ATM-Übertragungsanschlusseinheit 102 gebildet ist, indem sie die ATM-Zellausbildungsschaltung 105 und die Netzwerkschnittstelle 106 umfasst.
  • In dem in 1 gezeigten Aufbau wird eine Datenkette mit kodierten komprimierten Bild- und Ton-Daten ebenso wie zusätzlicher Information von der Kodierungseinheit 101 ausgegeben und wird dann durch den Eingangsanschluss 103 in die DIF-Datenverarbeitungsschaltung 104 der ATM-Übertragungsvorrichtung 1 eingegeben. Die DIF-Datenverarbeitungsschaltung 104 erzeugt einen Übertragungsheader mit einem neuen Identifizierer durch Löschen vorbestimmter Redundanzinformationen aus der zu einer Mehrzahl von Blöcken gehörenden Blockinformation basierend auf der eingegebenen Datenkette, erzeugt eine Übertragungseinheit mit dem erzeugten Übertragungsheader und gibt dann die Übertragungseinheit zu der ATM-Zellausbildungsschaltung 105 aus, wie im Detail später beschrieben wird. Als Reaktion darauf erzeugt die ATM-Zellausbildungsschaltung 105 ein zu übertragendes Paket durch Aufteilen der eingegebenen Daten einschließlich der Übertragungseinheit in ATM-Zellblöcke und gibt dann das Paket zu der Netzwerkschnittstelle 106 aus. Als Reaktion darauf überträgt die Netzwerkschnittstelle 106, welche mit einem Sender und einem Empfänger für das ATM-Netzwerk 100 ausgestattet ist, das eingegebene Paket durch den Ausgangsanschluss 107 zu dem ATM-Netzwerk 100, um dadurch das Paket zu der ATM-Übertragungsanschlusseinheit des durch den Übertragungsheader angezeigten Zieles zu übertragen.
  • 2 ist eine Blockdarstellung, welche einen Aufbau von Daten zeigt, welche von der Kodierungseinheit 101 in 1 ausgegeben werden, und die Form der Daten wird in der oben genannten zweiten Referenz erwähnt. Der in 2 gezeigte Datenstrom ist aus einer Reihe von einer Mehrzahl von Blöcken aufgebaut, wobei jeder Block als DIF-Block bezeichnet wird. Daten eines Rahmens werden aufgebaut durch Wiederholen der Reihe der in 2 gezeigten Datenfolge, und daher wird der Datenstrom in 2 in der folgenden Beschreibung als die Teilfolge bezeichnet.
  • In 2 bezeichnet H0 einen Header-DIF-Block, SC0 und SC1 bezeichnen Teilkode-DIF-Blöcke, VA0, VA1 und VA2 bezeichnen Video-AUX-DIF-Blöcke (nachfolgend als VAUX bezeichnet) und A0, A1, ..., A8 bezeichnen zwischen später beschriebenen Video-DIF-Blöcken eingefügte Audio-DIF-Blöcke. Weiterhin bezeichnen V0, V1, ..., V134 die Video-DIF-Blöcke. Jeder DIF-Block ist aus insgesamt 80 Byte aufgebaut, mit einer 3-Byte-ID und 77 Byte Daten, wie in 3 gezeigt.
  • Der Header-DIF-Block ist mit für die Teilfolge relevanten Steuerungsinformationen versehen, der Audio-DIF-Block ist mit für den Ton relevanten Audiodaten und Hilfsdaten versehen, der Video-AUXDIF-Block ist mit für Video relevanten Hilfsdaten versehen und der Teilkodeblock ist mit anderen zusätzlichen Informationen versehen.
  • 3 ist eine Blockdarstellung, welche einen Aufbau des Video-DIF-Blocks in 2 zeigt. In 3 sind die Daten des Video-DIF-Blocks gebildet durch Aufteilen des Bildschirmes in kleine Einheiten, wobei jede Einheit als der Makroblock bezeichnet wird und die Blöcke einer DCT- Transformation oder ähnlichem unterwirft.
  • Unter den 80 Byte des Video-DIF-Blocks stellen die ersten drei Byte eine ID dar und die vier Bits höherer Ordnung des nächsten einen Byte stellen den Fehlerstatus (SAT) dar. Der Fehlerstatus speichert Informationen, welche anzeigen, ob ein Fehler in dem DIF-Block vorhanden ist, welche anzeigen, ob der DIF-Block ein fehlerkorrigierter oder fehlerverdeckter DIF-Block ist, und welche anzeigen, welches Korrekturverfahren im Fall des fehlerkorrigierten oder fehlerverdeckten DIF-Blocks verwendet wird. Die vier Bits niedrigerer Ordnung stellen die Quantisierungszahl (QNO) dar und die nachfolgenden Blöcke weisen je 14 Byte auf, welche die Luminanzsignalinformation (Y0, Y1, Y2 und Y3) jedes Makroblocks darstellen, und die nachfolgenden zwei Blöcke weisen jeder 10 Byte auf, welche die Farbdifferenzsignalinformation (CR, CB) darstellen, mo stellt den DCT-Modus dar und C0 und C1 stellen die Klassenanzahl dar. Es ist anzumerken, dass 3 identisch mit dem oben erwähnten DVCPRO-Standard des "Proposed SMPTE Standard for Digital Video Recording with video compression at 25 Mb/s 6.35 mm Type D-7 Component Format 525/60 and 625/50 (DVCPRO): Final version December, 24, 1997" in 40 ist, und das Kompressionsverfahren wird ebenfalls detailliert in der selben Referenz beschrieben.
  • Was bei der vorliegenden Ausführungsform der vorliegenden Erfindung wichtig ist, ist die Tatsache, dass die den Fehlerstatus jedes Video-DIF-Blocks darstellende Information nur eine ist.
  • Wie in 2 gezeigt, werden insgesamt 150 DIF-Blöcke von einem Header-DIF-Block umfasst, zwei Teilkode-DIF-Blöcke, drei VAUX-DIF-Blöcke, neun Audio-DIF-Blöcke und 135 Video-DIF-Blöcke, und dann bilden die 150 DIF-Blöcke eine Teilfolge mit insgesamt 80 Byte × 150 = 12000 Byte.
  • Gemäß dem NTSC-System mit 525 Abtastzeilen und 60 Vollbildern (nachfolgend als 525/60-System bezeichnet) bilden 10 Teilfolgen Daten eines Rahmens. Entsprechend dem PAL-System mit 625 Abtastzeilen und 50 Vollbildern (nachfolgend als 625/50-System bezeichnet) bilden 12 Teilfolgen Daten eines Rahmens. Daherwird die Anzahl von DIF-Blöcken in einem Rahmen 150·10 = 1500 in dem 525/60-System oder wird 150·12 = 1800 in dem 625/50-System. Die folgende Beschreibung basiert auf einem Beispiel des 525/60-Systems.
  • Die erste bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die DIF-Blöcke einer Transformation zur Verringerung der Datenmenge unterworfen werden. Tatsächlich ist, wenn eine Mehrzahl von DIF-Blöcken als eine Übertragungseinheit gehandhabt wird, die 3-Byte-ID innerhalb jedes DIF-Blocks nicht immer für jeden DIF-Block notwendig und die Verringerung der Datenmenge wird ausgeführt, indem eine ID sämtliche der IDs darstellt oder durch Ersetzen der IDs durch eine andere ID mit einer kleineren Datenmenge als die Datenmenge sämtlicher IDs. Weiterhin wird die Datenmengenverringerung durch Verringern der redundanten Daten wie der reservierten Daten und/oder ungültigen Daten in den Daten ausgeführt.
  • 5 ist eine Blockdarstellung, welche einen Aufbau des Header-DIF-Blocks und des Teilkode-DIF-Blocks in 2 zeigt, wo eine Blocktransformation des Headers und von Teilkodeblöcken gezeigt wird, welche die drei am Anfang der Teilfolge angeordneten DIF-Blöcke bilden.
  • In 5 sind der Header-DIF-Block (H0) 3001, ein Teilkode-DIF-Block (SC0) 3002 und eine Teilkode-DIF-Block (SC1) 3003 gezeigt. In dervorliegenden bevorzugten Ausführungsform wird eine Verringerung der Datenmenge mit den obigen drei DIF-Blöcken (insgesamt 240 Byte), welche als eine Übertragungseinheit von 141 Byte (bezeichnet mit 3004)verwendetwerden,ausgeführt. Die Sektionen von 72 Byte, 29 Byte und 29 Byte am Ende der drei DIF-Blöcke 3001, 3002 und 3003 sind reservierte Daten.
  • Zuerst wird die ID der drei Byte in jedem der obigen drei DIF-Blöcke (insgesamt neun Byte) durch ein später anhand von 7 beschriebenes Verfahren zur Ausführung der Datenmengenverringerung auf vier Byte verringert. Als nächstes werden, da die gültigen Daten des Header-DIF-Blocks H0 fünf Byte sind, die 5 Byte gültiger Daten fortlaufend eng platziert. Als nächstes haben die gültigen Daten des Teilkode-DIF-Blocks SC0 und die gültigen Daten des Teilkode-DIF-Blocks SC1 je 48 Byte, und die Daten werden aufeinanderfolgend eng platziert. Schließlich werden 36 Byte Dummydaten in den hintersten Abschnitt der Übertragungseinheit 3004 eingefügt, wie in der schraffierten Sektion gezeigt. Es ist anzumerken, dass zusätzliche Information in dieser schraffierten Sektion eingefügt werden kann.
  • Die Übertragungseinheit 3004 hat insgesamt 141 Byte und daher kann die Übertragungseinheit 3004 in drei Blöcke aufgeteilt werden, von denen jeder 47 Byte aufweist, wie mit 3005 bezeichnet.
  • 6 ist eine Blockdarstellung, welche einen Blocktransformationsvorgang des VAUXDIF-Blocks oder des Audio-DIF-Blocks oder des Video-DIF-Blocks in 2 zeigt. In 6 bezeichnet das Bezugszeichen 4001 fortlaufende drei Blöcke der obigen DIF-Blöcke in der Teilfolge. Es gibt fortlaufende drei Blöcke von zum Beispiel "VA0, VA1, VA2", "A0, V0, V1" und "V2, V3, V4".
  • Zuerst werden die 3-Byte-IDs der fortlaufenden drei Blöcke durch das später beschriebene Verfahren (siehe 7) zur Ausführung der Datenmengenverringerung auf vier Byte verringert. Als nächstes werden 77 Byte der Datensektion jedes DIF-Blocks aufeinanderfolgend eng platziert.
  • Als ein Ergebnis können die Daten der 240 Byte des ursprünglichen Datenblocks 4001 auf 235 Byte verringert werden, wie durch eine Übertragungseinheit 4002 bezeichnet, und ermöglichen dadurch, dass die Verringerung der Datenmenge erreicht werden kann. Die Übertragungseinheit 4002 kann in fünf Blöcke aufgeteilt werden, von denen jeder 47 Byte aufweist, wie mit 4003 bezeichnet.
  • 7 ist eine Blockdarstellung, welche einen ID-Transformationsvorgang zeigt, der durch die DIF-Datenverarbeitungsschaltung 104 in 4 ausgeführt wird, wobei 7(A) eine Blockdarstellung ist, welche erste 3-Byte-Daten vor der ID-Transformation zeigt, 7(B) ist eine Blockdarstellung, welche zweite 3-Byte-Daten vor der ID-Transformation zeigt, 7(C) ist eine Blockdarstellung, welche dritte 3-Byte-Daten vor der ID-Transformation zeigt, und 7(D) ist eine Blockdarstellung, welche nach der ID-Transformation erhaltene 4-Byte-Daten zeigt.
  • Wie anhand von 5 und 6 beschrieben, wird in der ersten bevorzugten Ausführungsform die Verringerung der Datenmenge ausgeführt durch Transformieren der IDs der drei DIF-Blöcke, von denen jede drei Byte hat, in eine ID mit vier Byte.
  • In 7 bezeichnet SCT den Sektionstyp, Seq bezeichnet die Folgenummer, Dseq bezeichnet die DIF-Folgenummer und DBN bezeichnet die DIF-Blocknummer. Eine Bitnummer ist an das Ende jedes Kodes angefügt und der Bitnummer folgt ein Bindestrich (-) und die Seriennummer "0" in 7(A), die Seriennummer "1" in 7(B) und die Seriennummer "2" in 7(C). Es ist anzumerken, dass RSV reservierte Daten bezeichnet.
  • Der Sektionstyp SCT zeigt den Typ des DIF-Blocks an, wobei der Typ von Header, Teilkode, VAUX, Audio und Video durch drei Bits ausgedrückt werden. Die Folgenummer Seq zeigt die Korrespondenz zu einem Farb-Vollbild-Typ an. Die DIF-Folgenummer Dseq zeigt die Teilfolgenummer an. Da das 525/60-System 10 Teilfolgen umfasst, werden die Werte von 0 bis 9 durch vier Bits ausgedrückt. Da das 625/50-System 12 Teilfolgen umfasst, werden die Werte von 0 bis 11 durch 4 Bits ausgedrückt.
  • Die DIF-Blocknummer DBN bezeichnet die Nummer des DIF-Blocks in der Teilfolge durch acht Bits. Zum Beispiel gibt es 135 Video-DIF-Blöcke in einer Teilfolge und daher werden die Werte von 0 bis 134 durch binäre Stellen ausgedrückt. Neun Audio-DIF-Blöcke sind in einer Teilfolge vorhanden und daher werden die Werte von 0 bis 8 durch binäre Stellen ausgedrückt.
  • Diese erste bevorzugte Ausführungsform richtet ihre Aufmerksamkeit auf die Tatsache, dass drei Teile gemeinsamer Daten für die IDs nicht erforderlich sind, wenn die drei IDs in einer ID integ riert werden und nur eine DIF-Blocknummer erforderlich ist, wenn die IDs aufeinanderfolgender DIF-Blöcke durch ein vorgeschriebenes Verfahren integriert werden. Konkret sind die Folgenummern Seq identisch innerhalb der Teilfolge unter den die IDs bildenden Bits und es gibt keine Notwendigkeit zum Übertragen aller drei Blöcke. Die DIF-Folgenummern Dseq sind identisch oder die gleichen innerhalb der Teilfolge und es gibt keine Notwendigkeit zum Übertragen aller drei Blöcke. Die DIF-Blocknummern DBN sämtlicher drei Blöcke sind nicht erforderlich, wenn die eingegebene Datenkette der Blocktransformation in der vorgeschriebenen Reihenfolge unterworfen wird.
  • Wie oben beschrieben, wie in 7(D) gezeigt, wird eine neue ID gebildet, indem die Anordnung in 7(A) wie sie ist an die Stellen der ersten drei Byte gebracht wird und die oberen drei Bit des Sektionstyps SCT von (B) das Reservebit, die drei Bit des Sektionstyps SCT von (C) und das Reservebit in dieser Reihenfolge an die Stelle des vierten Byte gebracht werden. Mit dieser Anordnung erhält die Datenmenge eine Datenlänge von 235 Byte (p = 235 < 3 × 80) durch Verringern der Redundanzinformation aus diesen drei (m = 3) Blöcken, wobei jeder Block eine feste Länge von 80 Byte (n = 80) aufweist.
  • Gemäß dem in den 5 bis 7 gezeigten Verfahren gibt es drei Blöcke mit 47 Byte des Header-DIF-Blocks und des Teilkode-DIF-Blocks. Da der VAUX-, der Audio-DIF-Block und der Video-DIF-Block insgesamt 147 DIF-Blöcke umfassen, gibt es (147/3) × 5 = 245 47-Byte-Blöcke. Entsprechend gibt es insgesamt 248 47-Byte-Blöcke sämtlicher DIF-Blöcke. Die Datenmenge der 47 Byte, welche der Nutzlast des AAL TYPE 1 des ATM entspricht, wird in der folgenden Beschreibung als ein ATM-Zellenblock bezeichnet.
  • Es ist anzumerken, dass die drei IDs (DIF-Blöcke) in der ersten Ausführungsform in einem integriert sind, die vorliegende Erfindung ist nicht darauf beschränkt und es ist akzeptabel, eine andere Anzahl von IDs zu integrieren.
  • Obwohl das in 7 gezeigte Verfahren unter Verwendung der fortlaufenden drei DIF-Blöcke als ein Beispiel beschrieben wurde, ist das Fortlaufen nicht der wesentliche Faktor und der Fall, in welchem die ID-Information von einer Mehrzahl beliebiger DIF-Blöcke verringert wird, ist nicht aus dem Umfang der vorliegenden Erfindung ausgeschlossen.
  • Wenn drei fortlaufende DIF-Blöcke in einen integriert werden, ist es manchmal der Fall, dass der Audio-DIF-Block und der Video-DIF-Block miteinander gemischt werden. Daher werden die neu gebildeten drei IDs (siehe 7(D)) nur für den Sektionstyp SCT eingesetzt. Durch diese Anordnung können, auch wenn der Audio-DIF-Block und der Video-DIF-Block miteinander vermischt werden, deren Positionen in der Teilfolge durch die drei Sektionstypen der neu gebildeten drei IDs (siehe 7(D)) und die Blocknummern identifiziert werden.
  • 4 ist eine Blockdarstellung, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104 in 1 zur Ausführung der Blocktransformation zeigt. In 4 ist ein Eingangsanschluss 6001 gezeigt, in welchen die DIF-Block-Teilfolge eingegeben wird. Dort sind ein Blockpufferspeicher 6002, eine Blockpufferspeichersteuerungsschaltung 6003 und ein Ausgangsanschluss gezeigt.
  • Der Blockpufferspeicher 6002 kann darin drei fortlaufende DIF-Blöcke speichern. Die Daten-Schreib- und Lese-Steuerung des Blockpufferspeichers 6002 wird durch die Blockpufferspeichersteuerungsschaltung 6003 ausgeführt.
  • Hinsichtlich der von dem Eingangsanschluss eingegebenen DIF-Teilfolge werden drei DIF-Blöcke unter der Steuerung der Blockpufferspeichersteuerungsschaltung 6003 in den Blockpufferspeicher 6002 geschrieben. Das Lesen wird ausgeführt durch Zuordnen der Adresse des Blockpufferspeichers 6002 entsprechend dem in 5 gezeigten Verfahren für den Header-DIF-Block und den Teilkode-DIF-Block und entsprechend dem in 6 gezeigten Verfahren für den VAUXDIF-Block, den Audio-DIF-Block und den Video-DIF-Block. Der Blockpufferspeicher 6002 ist aus zwei Pufferspeichern aufgebaut, in welchen Schreiben und Lesen alternierend ausgeführt wird.
  • Die Blockpufferspeichersteuerungsschaltung 6003 ist mit einem DIF-Zähler zum Zählen von DIF-Blöcken ausgestattet und der Zähler zählt die DIF-Blöcke, die gegenwärtig geschrieben werden und die DIF-Blöcke, die gegenwärtig gelesen werden. Die Leseadresse ist gemäß den in 5 und 6 gezeigten Verfahren vorläufig fest und daher kann die Leseadresse durch Speichern eines Steuerungsprogramms der Verfahren in einem ROM mit einer kleinen Speicherkapazität und Einsetzen des ROM in die Blockpufferspeichersteuerungsschaltung 6003 einfach erzeugt werden.
  • Gemäß der in 7 gezeigten ID-Transformation ist eine Schaltung erforderlich, um acht Bit durch Hinzufügen der oberen vier Bit des ersten Byte in 7(B) und die oberen vier Bit des ersten Byte in 7(C) zu dem vierten Byte in 7(D) zu bilden. Diese Schaltung kann zum Beispiel als ein einfaches Register aufgebaut und in dem Blockpufferspeicher 6002 enthalten sein.
  • Der Ausgangsanschluss 6004 der DIF-Datenverarbeitungsschaltung 104 gibt zuerst drei ATM-Zellblöcke von dem Header-DIF-Block und den Teilkode-DIF-Blöcken von dem Kopf der in 5 mit 3005 bezeichneten DIF-Block-Teilfolge aus. Anschließend werden, wie in 6 mit 4003 angezeigt, 245 ATM-Zellblöcke von dem VAUX, dem Audio-DIF-Block und dem Video-DIF-Block ausgegeben.
  • Wie oben beschrieben, kann gemäß der ersten bevorzugten Ausführungsform die Menge der ID-Information weiter durch Integrieren von drei DIF-Blöcken weiter verringert werden, welche die folgenden Wirkungen erzeugen.
  • Insgesamt 248 aus 47 Byte ausgebaute ATM-Zellblöcke werden ausgegeben und daher wird die gesamte Datenmenge 11656 Byte. Die ursprüngliche DIF-Block-Teilfolge hat 150 DIF-Blöcke mit 80 Byte und entsprechend haben die Daten 12000 Byte. Daher kann eine Verringerung der Datenmenge von (12000 – 11656)/12000 × 100 = 2,87%erreicht werden. In ATM-Zellblöcken führt dies dazu, dass 256 Blöcke benötigt werden, um die ursprünglichen Daten zu übertragen, da: 12000/47 = 255,3ist, die ursprünglichen Daten können jedoch in der ersten bevorzugten Ausführungsform, wie oben beschrieben, durch 248 ATM-Zellen übertragen werden.
  • Gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung kann die Kommunikationslast merklich verringert werden und die Verwendung der Ressourcen des Kommunikationsnetzwerkes kann verringert werden. Durch die Verringerung der Menge des Kommunikation wird die Kommunikationszeit kurz, dadurch verbessert sich die Zuverlässigkeit der Echtzeitkommunikationen in diesem Umfang oder Grad. Die von dem ATM-Netzwerk verwendete Kommunikationszone wird verringert, die auf das Netzwerk ausgeübte Last wird klein und die auf den ATM-Vermittlungsvorgang ausgeübte Last wird klein. Daherwird die Wahrscheinlichkeit der Zellablage oder ähnlichem gering, so dass sehr zuverlässige, Zellverlust-tolerante Kommunikationen verwirklicht werden können. Weiterhin kann diese bevorzugte Ausführungsform mit einem sehr einfachen Schaltungsaufbau verwirklicht werden.
  • Die nach dem DIF-Block-Teilfolge-Vorgang, wie in der ersten bevorzugten Ausführungsform beschrieben, erhaltene Datenfolge wird als eine ATM-Zellblockfolge bezeichnet. Die ATM-Zellblockfolge ist aus 11656 Byte aufgebaut, wie oben beschrieben.
  • Das System der ersten bevorzugten Ausführungsform wird in den folgenden bevorzugten Ausführungsformen verwendet und die Zahlen des in 4 gezeigten Blockschaltbildes werden auch für die gleichen Blöcke in den anderen Figuren verwendet.
  • Das System der ersten bevorzugten Ausführungsform wird ebenfalls als Datenverarbeitungseinrichtung zum Ausführen des für untergeordnete Schichten geeigneten Vorgangs in den bevorzugten Ausführungsformen wie folgt verwendet.
  • Obwohl der ATM als die Übertragungseinrichtung für die Erläuterung der ersten bevorzugten Ausführungsform verwendet wird, ist die Übertragungsvorrichtung nicht auf ATM beschränkt. Der Gegenstand der vorliegenden Erfindung, welche in der Lage ist, die Menge von Kommunikationen zu verringern, ändert sich nicht, auch wenn ein Ethernet oder ein Faserkanal verwendet wird, und keine Übertragungseinrichtung ist aus dem Umfang der Erfindung der vorliegenden Anwendung ausgenommen.
  • ZWEITE BEVORZUGTE AUSFÜHRUNGSFORM
  • 8 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104a gemäß einer zweiten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt. Diese zweite bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die Verringerung der Datenmenge ausgeführt wird durch Ausführen einer DIF-Block-Transformation. In der zweiten bevorzugten Ausführungsform ist die 3-Byte-ID in jedem DIF-Block nicht immer für sämtliche der DIF-Blöcke erforderlich, wenn eine Mehrzahl von DIF-Blöcken als eine Übertragungseinheit vergleichbar mit derjenigen der ersten bevorzugten Ausführungsform kollektiv gehandhabt wird und die Verringerung der Datenmenge wird ausgeführt durch Ersetzen der IDs durch eine andere ID mit einer kleineren Datenmenge als die Datenmenge sämtlicher IDs.
  • 9 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch die Blockpufferspeichersteuerungsschaltung 6003a in 8 zeigt, wobei 9(A) eine Blockdarstellung ist, welche den gesamten Körper des Paketblocks zeigt und 9(B) ist eine Blockdarstellung, welche die Inhalte des Headers 1703 in 9(A) zeigt. 9(A) zeigt die DIF-Block-Transformation, durch welche sechs DIF-Blöcke in einen Block integriert werden. Das Bezugszeichen 1700 bezeichnet sechs DIF-Blöcke. Die sechs DIF-Blöcke können sechs DIF-Blöcke einer fortlaufenden Teilfolge oder sechs beliebige DIF-Blöcke gemäß einem vorgeschriebenen Verfahren sein. Die DIF-Blöcke sind nicht auf diejenigen innerhalb der Teilfolge beschränkt und die DIF-Blöcke können solche über Teilfolgen sein.
  • Das Bezugszeichen 1701 bezeichnet einen Datenblock, welcher durch Zusammenfassen nur der gültigen Daten jedes DIF-Blocks erhalten wird. Jeder DIF-Block hat gültige Daten von 77 Byte und daher resultiert dies in 6 × 77 = 462 Byte. Dann wird, wie durch das Bezugszeichen 1702 bezeichnet, ein Header 1703 an den Kopf des Datenblocks 1701 angefügt. Das Bezugszeichen 1702 bezieht sich auf die Übertragungseinheit hiernach.
  • 9(B) zeigt die Einzelheit des Headers 1703. In der zweiten bevorzugten Ausführungsform ist der Header aus fünf Byte aufgebaut, unter welchen die ersten vier Byte einen Zeitkode (TC) darstellen und das letzte eine Byte die Folgenummer innerhalb eines Rahmens darstellt.
  • Hinsichtlich des Zeitkodes weist zum Beispiel die Teilkodeblock des DIF-Blocks eine Zeitkodeinformation von vier Byte auf und daher ist es geeignet, die Daten zu verwenden, wie sie sind. Der Zeitkode ist nicht auf die Information innerhalb des Teilkodes beschränkt und ein unabhängiger Zeitkode kann angefügt werden. Der Zeitkode ist nicht auf vier Byte beschränkt.
  • Der Zeitkode ist zum Beispiel HH-Stunde MM-Minute SS-Sekunde FF-Rahmen (nachfolgend als ein HH:MM:SS:FF-Rahmen bezeichnet). Wenn zum Beispiel der n-te Rahmen 01:02:03:00 ist, dann steigt der Zeitkode bei jedem Rahmen an, wie beispielhaft mit 01:02:03:01 für den (n+1)-ten Rahmen und 01:02:03:02 für den (n+2)-ten Rahmen. Durch diesen Zeitkode kann der Video-Rahmen, zu welchem jede Übertragungseinheit gehört, identifiziert werden.
  • Die in 2 gezeigte Teilfolge ist aus 150 DIF-Blöcken aufgebaut und ein Rahmen ist aus 10 Teilfolgen aufgebaut. Entsprechend gibt es insgesamt 1500 DIF-Blöcke. Jede Übertragungseinheit ist aus sechs DIF-Blöcken aufgebaut und daher ist ein Rahmen Daten aufgebaut aus 1500/6 = 250 Übertragungseinheiten. Durch Anfügen der Zahlen 0 – 249 an die Folgenummer (SNo) innerhalb eines Rahmens in 9(B) kann die Übertragungseinheit innerhalb eines Rahmens identifiziert werden.
  • Die vorderste Übertragungseinheit der vordersten Teilfolge des ersten Rahmens ist aus sechs DIF-Blöcken H0, SC0, SC1, VA0, VA1 und VA2 in 2 aufgebaut und die Folgenummer SN ist Null. Die nächste Übertragungseinheit ist aus sechs DIF-Blöcken A1, V0, V1, V2, V3, V4 und V5 aufgebaut und die Folgenummer SN ist Eins. Eine Teilfolge ist aufgebaut aus: 150/6 = 25
  • Übertragungseinheiten und daher ist die vorderste Übertragungseinheit der nächsten Teilfolge aufgebaut aus sechs DIF-Blöcken H0, SC0, SC1, VA0, VA1 und VA2 und die Folgenummer (SNo) ist fünfundzwanzig.
  • Wie oben beschrieben, sind in der vorliegenden bevorzugten Ausführungsform die Folgenummern (SNo) an die Übertragungseinheiten innerhalb eines Rahmens sequenziell angefügt.
  • Als eine Übertragungseinrichtung kann ATM, Ethernet, ein Faserkanal oder ähnliches verwendet werden, wie beispielhaft bei der ersten bevorzugten Ausführungsform für die Verwirklichung der Übertragung angegeben.
  • Wie oben beschrieben werden gemäß der vorliegenden bevorzugten Ausführungsform die sechs 80-Byte-DIF-Blöcke in die 467-Byte-Übertragungseinheit 1702 mit dem Header integriert und daher kann eine Verringerung der Informationsmenge von (80 × 6 – 467)/(80 × 6) × 100 = 2,7%verwirklicht werden, so dass eine vorteilhafte Wirkung vergleichbar mit derjenigen der ersten Ausführungsform erhalten werden kann.
  • Obwohl eine mit der DIF-Datenverarbeitungsschaltung 104 der ersten bevorzugten Ausführungsform in 4 vergleichbare Schaltung zum Verwirklichen der zweiten bevorzugten Ausführungsform verwendet wird, wird eine Blockpufferspeichersteuerungsschaltung 6003a mit einem variierten Paketblockerzeugungsverfahren, wie in 8 gezeigt, verwendet. Das in 9 gezeigte Verfahren ist fest und daher kann die Leseadresse durch Ausführen des Schreibens in den Blockpufferspeicher 6002 in der Reihenfolge der von dem Eingangsanschluss 6001 eingegebenen Daten leicht erzeugt werden, indem ein Lesesteuerungsprogramm in einem ROM mit einer geringen Speicherkapazität gespeichert und der ROM in die Blockpufferspeichersteuerungsschaltung 6003 integriert wird.
  • Hinsichtlich des Zeitkodes des Headers 1703 der Übertragungseinheit 1702 ist es bei der Verwendung des einen in dem Teilkode gespeicherten geeignet, den Blockpufferspeicher 6002 mit einem Pufferspeicher insbesondere für den Zeitkode (TC) auszustatten, um den Zeitkode entsprechend dem Zeitpunkt zu speichern, zu welchem der Zeitkode (TC) eingegeben wird, und den Zeitkode entsprechend dem Timing des Kopfes jeder Übertragungseinheit 1702 auszugeben. Die zur Erfassung des Zeitkodes (TC) innerhalb des Teilkodes erforderliche Zeit kann leicht durch Verzögern des Lesetiming aus dem Blockpufferspeicher 6002 angepasst werden.
  • Wenn ein individueller Zeitkode (TC) unabhängig angefügt wird, wird ein einfacher, bei jedem Rahmen zu inkrementierender Zählerverwendet. Er ist geeignet, die Folgenummer SNo am Kopf des Rahmens zurück zu setzen und die Folgenummer für jede Übertragungseinheit zu inkrementieren.
  • Obwohl die Übertragungseinheit der zweiten bevorzugten Ausführungsform aus den sechs DIF-Blöcken erzeugt wird, ist die vorliegende Erfindung nicht auf diese Anzahl beschränkt und es ist selbstverständlich, dass die Verringerung der Menge der DIF-Block-Header größer ist, wenn die Übertragungseinheit zur Verwirklichung einer hohen Verringerungsrate der Gesamtmenge der Information aus einer größeren Anzahl von DIF-Blöcken erzeugt wird.
  • DRITTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 10 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104b gemäß einer dritten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt. Diese dritte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass eine Übertragungseinheit aus einer größeren Anzahl von DIF-Blöcken als diejenige der zweiten bevorzugten Ausführungsform in der ersten bevorzugten Ausführungsform erzeugt wird.
  • 11 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch die Blockpufferspeichersteuerungseinheit 6003b in 10 zeigt. 11 zeigt einen DIF-Block-Transformationsvorgang, welcher eine Übertragungseinheit aus 75 DIF-Blöcken 1800 bildet. Das Bezugszeichen 1801 bezeichnet einen durch Zusammenfassen nur der gültigen jedes DIF-Blockes erhaltenen Datenblock. Wenn die Datenblöcke zusammengefasst sind, resultiert dies in insgesamt 77 × 75 = 5775 Byte, wie mit 1801 bezeichnet. Ein durch Schraffur angezeigter Übertragungseinheit-Header 1803 in einem Datenblock 1802 weist 5 Byte auf, welche identisch mit den anhand von 9(B) bei der zweiten bevorzugten Ausführungsform beschriebenen sind. Daher hat der Datenblock 1802 578 Byte. In diesem Fall ist jeder Datenblock 1802 aus 75 DIF-Blöcken aufgebaut und daher sind die Daten eines Rahmens aus 1500/6 = 20 Übertragungseinheiten aufgebaut. Daher kann durch Zuordnen von Seriennummern von 0 bis 19 zu den Folgenummern SNo in einem Rahmen die Übertragungseinheit in einem Rahmen identifiziert werden.
  • Als eine Übertragungseinrichtung kann ATM, Ethernet, ein Faserkanal oder ähnliches verwendet werden, wie beispielhaft bei der ersten Ausführungsform zur Verwirklichung der Übertragung angegeben.
  • Wie oben beschrieben werden in der dritten bevorzugten Ausführungsform die 75 DIF-Blöcke mit 80 Byte in die Übertragungseinheit 1802 mit 5780 Byte integriert und daher kann eine Verringerung der Informationsmenge von: (80 × 75 – 5780)/(80 × 75) × 100 = 3,6%erreicht werden, so dass eine vorteilhafte Wirkung vergleichbar mit derjenigen der ersten Ausführungsform erhalten werden kann.
  • Obwohl eine Schaltung, welche mit derjenigen der DIF-Datenverarbeitungsschaltung 104 der ersten bevorzugten Ausführungsform in 4 vergleichbar ist, zur Verwirklichung der dritten bevorzugten Ausführungsform verwendet wird, wird die Blockpufferspeichersteuerungsschaltung 6003b mit einem variierten Paketblockerzeugungsverfahren, wie in 10 gezeigt, verwendet.
  • Die Dummy-Daten werden als nächstes zu dem Header 1803 der Übertragungseinheit hinzugefügt und das Hinzufügen der Dummy-Daten kann durch Ausgeben eines vorbestimmten Wertes entsprechend einem vorbestimmten Timing von dem Blockpufferspeicher 6002 erreicht werden. Es ist zum Beispiel akzeptabel, vorbereitend Dummy-Daten in dem Blockpufferspeicher 6002 zu speichern und dann die Daten auszugeben.
  • Das Dummy-Daten-Hinzufüge-Timing wird durch die Blockpufferspeichersteuerungsschaltung 6003b gesteuert und ist in der Lage, durch Bestimmen des Dummy-Daten-Hinzufüge-Timing durch einen Zähler oder ähnliches und Angeben der Adresse, an welcher die Dummy-Daten innerhalb des Blockpufferspeichers 6002 gespeichert sind, leicht verwirklicht zu werden.
  • VIERTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 12 ist eine Bockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1a gemäß einer vierten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt. 13 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104c in 12 zeigt. Die vierte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die ATM-Zellblockfolge der ersten bevorzugten Ausführungsform als ein Beispiel zu übertragender Daten verwendet wird, und die ATM-Übertragungs-Anschlusseinheit 102 überträgt ein Datenpaket durch ein durch den AAL-TYPE 1 des ATM beschriebenes Anpassungsschicht-Protokoll.
  • 14 ist eine Blockdarstellung, welche ein Paketblockerzeugungsverfahren durch die Blockpufferspeichersteuerungsschaltung 6003c in 13 zeigt. In der vierten bevorzugten Ausführungs form wird, wie oben beschrieben, die Übertragung des Datenpakets durch das Protokoll des AAL-TYPE 1 des ATM ausgeführt. Ein Protokollstapel (Protokollstack) ist an der linken Seite von 14 gezeigt.
  • In 14 bezeichnet das Bezugszeichen 7001 eine ATM-Zellblockfolge (3005 in 5 und 4003 in 6), wie bei der ersten bevorzugten Ausführungsform beschrieben. Das Bezugszeichen 7002 bezeichnet einen Benutzerinformationsbereich der CS (Convergence-Sublayer) einer AAL-Schicht. Das Bezugszeichen 7003 bezeichnet den Datenaufbau einer SAR-(Segmentation and Re-assembly)-Teilschicht der AAL-Schicht. Das Bezugszeichen 7004 bezeichnet die Zelle der AAL-Schicht. Diese Abkürzungen werden ebenfalls in der folgenden Beschreibung verwendet.
  • Die ATM-Zellblockfolge 7001 ist aufgebaut aus 248 ATM-Zellblöcken aus 47 Byte, wie in der ersten bevorzugten Ausführungsform beschrieben. In der CS werden die ATM-Zellblöcke konzeptionell in einen als Benutzerinformation integriert zu der SAR-Schicht übertragen. In der SAR-Schicht werden eine 4-Bit-Folgenummer (SN) und ein 1-Byte-CRC (SNP) oder ähnliches zum Schützen der 4-Bit-Folgenummer zu allen 47 Byte der SAR-Schicht gemäß dem AAL-TYPE 1 Protokoll hinzugefügt und die resultierenden 48 Byte werden zu der ATM-Schicht übertragen. In diesem Fall ist CRC eine zyklische Redundanz-Prüfparität (cyclic redundancy check parity) zum Erfassen eines Fehlers. In der ATM-Schicht wird, wie durch den schraffierten Abschnitt der ATM-Zelle 7004 angezeigt, ein 5-Byte-ATM-Zellenheader für die Formatierung einer ATM-Zelle hinzugefügt.
  • Wie bei der ersten bevorzugten Ausführungsform beschrieben, wird die ATM-Zellblockfolge 7001 mit einer Einheit von 47 Byte aufgeteilt und daher entspricht jeder ATM-Zellblock äquivalent der ATM-Zelle 7004 der ATM-Schicht auf einer Eins-zu-Eins-Basis, was bedeutet, dass keine nutzlosen Daten hinzugefügt werden. Daher kann die Schicht des AAL TYPE 1 leicht ohne eine zusätzliche Schaltung verwendet werden. Es ist anzumerken, dass die CS-Daten 7002 der AAL nur konzeptionell bestehen und tatsächlich jeder ATM-Zellblock 7001 47 Byte hat. Daher kann jeder ATM-Zellblock ebenfalls direkt in der Schicht der SAR-Daten 7003 der AAL abgebildet werden.
  • Als eine Schaltung zum Verwirklichen dieser vierten bevorzugten Ausführungsform wird eine Blockpufferspeichersteuerungsschaltung 6003c verwendet, welche mit der DIF-Datenverarbeitungsschaltung 104 der ersten bevorzugten Ausführungsform in 4 vergleichbar ist und ein abweichendes Paketblockerzeugungsverfahren aufweist, wie in 13 gezeigt.
  • In 12 bildet die ATM-Zellausbildungsschaltung 105 die ATM-Zelle 7004 durch Zusammenfassen der ATM-Zellblöcke 7001 und Hinzufügen erforderlicher Daten zu den Blöcken, wie in 14 gezeigt, und gibt dann die ATM-Zelle aus. In diesem Fall führt die ATM-Zellausbildungsschaltung 105 die Verarbeitung der AAL-Schicht und der ATM-Schicht aus, wie oben beschrieben. Als Schaltungen für diese Verarbeitungen werden gegenwärtig Ausstattungen zum Ausführen einer Übertragung durch das AAL-TYPE-1-Protkoll veröffentlicht und die Schaltungen können durch Verwendung derselben auf einfache Weise verwirklicht werden. Hinsichtlich der Netzwerkschnittstelle 106 gibt es eine veröffentlichte physikalische ATM-Schicht LSI und so weiter und die Netzwerkschnittstelle kann durch Verwendung derselben auf einfache Weise verwirklicht werden. Daher können die AAL-Schicht, die ATM-Schicht und die physikalische ATM-Schicht auf einfache Weise mit geringen Kosten verwirklicht werden.
  • Wie oben bei der vierten bevorzugten Ausführungsform beschrieben, kann eine Verringerung der Datenmenge von 2,87% vergleichbar mit derjenigen der ersten bevorzugten Ausführungsform erreicht werden, so dass die Kommunikationslast merklich verringert werden kann und die Verwendung von Ressourcen des Kommunikationsnetzwerkes verringert werden kann. Durch die Verringerung des Betrages der Kommunikation wird die Kommunikationszeit kurz und die Zuverlässigkeit der Echtzeitkommunikationen wird um diesen Betrag oder Grad verbessert. Weiterhin wird durch Verringern der Menge der Kommunikationen eine auf die ATM-Vermittlung und so weiter innerhalb des Netzwerkes ausgeübte Last ebenfalls verringert und die Wahrscheinlichkeit des Zellverlustes oder ähnliches wird ebenfalls verringert, so dass Übertragungen hoher Qualität verwirklicht werden können. Weiterhin können die gegenwärtig veröffentlichten Ausstattungen wie die Ausstattungen für die Verwendung von AAL-TYPE 1 oder ähnliches verwendet werden, wie sie sind und der Aufbau der hinzu zu fügenden Schaltung kann sehr einfach verwirklicht werden, so dass die bevorzugte Ausführungsform sehr einfach bei niedrigen Kosten verwirklicht werden kann.
  • Insbesondere, wenn das Datenverringerungsverfahren wie in der ersten bevorzugten Ausführungsform beschrieben verwendet wird, wird die Datenmenge genau an die Nutzlast von AAL TYPE 1 angepasst. Daher kann die Datenübertragung effizient ausgeführt werden und das Hinzufügen der Verarbeitungsschaltung, um die Daten in den AAL TYPE 1 zu bringen, ist sehr einfach gemacht, so dass die Schaltungsgröße merklich verringert werden kann.
  • Weiterhin haben die DIF-Block-Teilfolge und die ATM-Zellblockfolge einen konstanten Betrag an Information. Daher wird durch Verwenden der für die Übertragung von Ton und Bild mit einer festen Geschwindigkeit geeigneten AAL TYPE 1 des ATM-Übertragungsprotokolls die Zuverlässigkeit von Echtzeitkommunikationen verbessert. Auch wenn der ATM-Zellverlust in Folge der logischen Übereinstimmung der Richtung, in welcher die ATM-Zelle übertragen wird, mit der Richtung des DIF-Blocks auftritt, ist der DIF-Block-Fehler auf eine minimale Anzahl von Eins oder Zwei begrenzt, so dass ein Übertragungssystem, welches einen sehr kleinen Betrag von Unordnung von Bild und Ton bewirkt, auch wenn der ATM-Zellverlust auftritt, angegeben werden kann.
  • Obwohl die vierte bevorzugte Ausführungsform basierend auf der ATM-Zellblockfolge, wie bei der ersten bevorzugten Ausführungsform beschrieben, beschrieben wurde, ist der Gegenstand der vorliegenden Erfindung, die Übertragung durch das AAL-TYPE-1-Protokoll durch Verringern der Datenmenge effizient auszuführen. Eine vergleichbare Wirkung kann auch erhalten werden, wenn das Verfahren zum Verringern der Datenmenge der zweiten bevorzugten Ausführungsform oder der dritten bevorzugten Ausführungsform oder ein anderes Verfahren zur Verringerung der Datenmenge verwendet wird, und solche Verfahren sind nicht aus dem Umfang der vorliegenden Erfindung ausgenommen.
  • FÜNFTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 15 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104d gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung darstellt. Diese fünfte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die Übertragung durch die AAL TYPE 1 der ATM ausgeführt wird, nachdem die ATM-Zellblockfolge einem Verschachtelungsvorgang und einem Vorgang zur Fehlerkorrektur unterworfen wurde. Wie in 15 gezeigt, ist die bevorzugte Ausführungsform dadurch gekennzeichnet, dass weiterhin eine Paritätshinzufügeschaltung 1001, ein Verschachtelungspufferspeicher 1002 und eine Verschachtelungssteuerungsschaltung 1003 vorgesehen sind, verglichen mit der DIF-Datenverarbeitungsschaltung 104 der ersten bevorzugten Ausführungsform in 4.
  • Das heißt, die DIF-Datenverarbeitungsschaltung 104d der fünften bevorzugten Ausführungsform ist dadurch gekennzeichnet, dass die Schaltung eine Parität für FEC zu der erzeugten Übertragungseinheit hinzufügt, danach die Daten einschließlich der hinzugefügten Parität für FEC dem Verschachtelungsvorgang unterwirft und dann die nach dem Verschachtelungsvorgang erhaltenen Daten als eine Übertragungseinheit ausgibt.
  • 16 ist eine Blockdarstellung, welche ein durch eine ATM-Übertragungsvorrichtung, welche mit einer DIF-Datenverarbeitungsschaltung 104d in 15 ausgestattet ist, ausgeführtes Paketblockerzeugungsverfahren zeigt. In 16 bezeichnet das Bezugszeichen 8001 eine aus 248 ATM-Zellblöcken von 47 Byte, wie in der ersten bevorzugten Ausführungsform beschrieben, aufgebaute ATM-Zellblockfolge. Das Bezugszeichen 8002 bezeichnet Daten, bei welchen eine Parität zur Verwendung in einem Verschachtelungsvorgang und eine Parität zur Verwendung bei einer Vorwärtsfehlerkorrektur (FEC) (die Parität zur Verwendung bei einer Vorwärtsfehlerkorrek tur wird nachfolgend als FEC bezeichnet) durch ein später beschriebenes Verfahren (siehe 17) an der ATM-Zellblockfolge 8001 angebracht werden. In den Daten 8002 dienen die schraffierten Sektionen als die Parität für FEC. Das Bezugszeichen 8003 bezeichnet einen Benutzerinformationsbereich der CS der AAL-Schicht. Das Bezugszeichen 8004 bezeichnet den Datenaufbau der SAR-Teilschicht der AAL-Schicht (AAL-TYPE 1). Das Bezugszeichen 8005 bezeichnet eine ATM-Schicht-Zelle.
  • Der Verschachtelungsvorgang und das Verfahren zum Hinzufügen der Parität zur FEC von der ATM-Zellblockfolge 8001 zu den Daten 8002 wird als nächstes anhand von 17 beschrieben. In diesem Fall ist 17 eine Speicherübersicht, welche Speicherinhalte eines Verschachtelungspufferspeichers 1002 gemäß einem durch die Verschachtelungssteuerungsschaltung 1003 in 15 ausgeführten Verschachtelungsverfahren enthält.
  • 17 zeigt ein Kodierungsverfahren des Verschachtelungsvorgangs (lange Verschachtelung) und einen durch die Anpassungsschicht (die AAL TYPE 1) des ATM vorgeschriebenen Fehlerkorrekturkode-Kodierungsvorgang des gezeigten Verfahrens in 2 bis 9 der ITU-T Empfehlung I.363 und 2 bis 9 der JT-I363.
  • Das in 17 gezeigte Verfahren führt den Verschachtelungsvorgang durch den Verschachtelungspufferspeicher 1002 mit einer Matrix-Form aus, wobei eine Daten-Schreib- und Lese-Steuerung durch das Konzept einer zweidimensionalen Matrix ausgedrückt wird. In der Schreib-Stufe werden die Daten in einer Einheit von 124 Byte (0 - 123) in der Zeilenrichtung der Matrix geschrieben, wie durch 9001 bezeichnet, und einer Parität für FEC 8000 von vier Byte (124-127) wird zu jeder Zeile hinzugefügt. Das Schreiben wird beendet durch 47-maliges Wiederholen dieses Vorgangs. Die Parität für FEC 8000 ist in der Lage, eine Fehlerkorrektur bis zu einem Maximum von zwei Bit bei Verwendung von zum Beispiel Reed-Solomon-Kodes (128 und 124) auszuführen oder einen Verlust bis zu einem Maximum von vier Bit zu korrigieren.
  • Das Lesen wird in der Spaltenrichtung der Matrix ausgeführt und demnach werden 128 Blöcke von 47 Byte (0 bis 46) erzeugt. Dieses Ergebnis des Lesens sind die in 16 gezeigten Daten 8002. Die Daten-Schreib- und Lese-Einheit in 17 wird nachfolgend als eine Verschachtelungseinheit bezeichnet.
  • In 16 ist die ATM-Zellblockfolge 8001 aufgebaut aus 248 ATM-Zellblöcken von 47 Byte und es gibt 124 Blöcke in Form von Blöcken von 47 Byte in der Nutzlastsektion der in 17 gezeigten Matrix. Daher können die Daten in zwei Verschachtelungseinheiten ohne Ausnahme oder Mangel verarbeitet werden. Das heißt, durch zweifaches Ausführen des Vorgangs der Ver schachtelungseinheit in 17 können die Daten der ATM-Zellblockfolge 8001 ohne Ausnahme oder Mangel verarbeitet werden, während keine nutzlosen Dummy-Daten hinzugefügt werden. Die Paritäten für FEC 8000 und 8001 werden in einer Einheit von 47 Byte hinzugefügt und daher ist dieses Verfahren ebenfalls für den Vorgang von AAL TYPE 1 geeignet.
  • Vier Blöcke der Paritäten für FEC 8000 und 8001 werden in der Verschachtelungseinheit hinzugefügt und daher erhöht sich die Anzahl in dem ATM-Zellblock von 248 um 4 × 2 = 8 auf 256 ATM-Zellblöcke.
  • Der Vorgang nach dem ATM-Zellblock 8002 in 16 ist vergleichbar mit demjenigen des in der vierten bevorzugten Ausführungsform beschriebenen Verfahrens, mit Ausnahme des Anstiegs der Datenmenge durch die Paritäten und des Aufbaus einer Konvergenz-Teilschichtprotokoll-Dateneinheit in der Verschachtelungseinheit.
  • Die Benutzerdateninformation 8003 wird in zwei Protokolldateneinheiten aufgeteilt und zu der SAR-Schicht gesendet. In der SAR-Schicht werden eine 4-Bit-Folgenummer (SN) und ein 1-Byte-CRC (SNP) oder ähnliches zum Schützen der 4-Bit-Folgenummer in einer Einheit von 47 Byte gemäß dem AAL-TYPE-1-Protokoll hinzugefügt und die resultierenden 48 Byte werden zu der ATM-Schicht übertragen. Weiterhin wird in der ATM-Schicht, wie durch die schraffierte Sektion 8005 angezeigt, ein 5-Byte Zellheader für die Formatierung einer ATM-Zelle hinzugefügt.
  • Es ist anzumerken, dass die Protokolldateneinheit 8003 eher konzeptionell existiert und jeder ATM-Zellblock 8002 tatsächlich 47 Byte hat. Daher kann jeder ATM-Zellblock auch direkt der Schicht des Datenblocks 8004 zugeordnet werden.
  • 15 ist eine Blockdarstellung, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104d gemäß der fünften bevorzugten Ausführungsform zeigt. Die vorliegende bevorzugte Ausführungsform ist aufgebaut, indem die DIF-Datenverarbeitungsschaltung 104 aus 1 weiterhin mit einer Paritätshinzufügeschaltung 1001, einem Verschachtelungspufferspeicher 1002 und einer Verschachtelungssteuerungsschaltung 1003 ausgestattet ist. Der Blockpufferspeicher 6002 und die Blockpufferspeichersteuerungsschaltung 6003 wirken in einer vergleichbaren Weise zu derjenigen der entsprechenden Schaltungen 6002 und 6003 der ersten bevorzugten Ausführungsform in 4.
  • In 15 wird die von dem Blockpufferspeicher 6002 ausgegebene ATM-Zellblockfolge 8001 durch Hinzufügen der 4-Byte-Paritäten für FEC 8000 und 8100 zu einer Einheit von 124 Byte durch die Paritätshinzufügeschaltung 1001 in 128-Byte-Daten geformt und dann ausgegeben.
  • Der Verschachtelungspufferspeicher 1002 ist aus zwei Speichern aufgebaut, welche in der Lage sind, darin die in 17 gezeigte Verschachtelungseinheit zu speichern und werden alternierend für das Schreiben und Lesen verwendet. Das Schreiben und Lesen des Verschachtelungspufferspeichers 1002 wird durch die Verschachtelungssteuerungsschaltung 1003 ausgeführt. Die Verschachtelungssteuerungsschaltung 1003 erzeugt eine Adresse, so dass die 128-Byte-Daten von der Paritätshinzufügeschaltung 1001 in den Verschachtelungspufferspeicher 1002 in der Zeilenrichtung 9001 in 17 geschrieben werden und führt das Schreiben der Daten aus. Wenn das Schreiben jeder Zeile beendet ist, wird der Schreibvorgang in der Zeilenrichtung in einer Richtung fortgesetzt, in welcher die Spaltenadresse zunimmt und der Vorgang wird zu dem Lesen umgeschaltet, wenn die in 17 gezeigte Verschachtelungseinheit voll wird.
  • Für das Lesen erzeugt die Verschachtelungssteuerungsschaltung 1003 andererseits eine Adresse und liest die Daten in einer Einheit von 47 Byte sequenziell, so dass die Daten aus dem Verschachtelungspufferspeicher 1002 in der Spaltenrichtung 9002 in 17 ausgelesen werden, wobei die Daten 8002 erhalten werden.
  • Die Verschachtelungssteuerungseinheit 1003, welche wiederholt eine feste Adresse zum Verschachteln erzeugt, kann durch einen ROM, in welchem jede Adresse einer Folge gespeichert ist, aus einer einfachen Schaltung aufgebaut sein.
  • Die aus dem Verschachtelungspufferspeicher 1002 ausgelesenen Daten werden von einem Ausgangsanschluss 1004 ausgegeben. Die Ausgangsdaten von dem Ausgangsanschluss 1004 werden das Ausgangssignal die DIF-Datenverarbeitungsschaltung 104 in 1 und daher wechselt der nächste Vorgang zu der ATM-Zellausbildungsschaltung 105 in 1.
  • Die ATM-Zellausbildungsschaltung 105 führt die Verarbeitung der AAL-Schicht und der ATM-Schicht aus. Als Schaltungen für diese Vorgänge werden Ausstattungen zum Übertragen der Schichten durch das AAL-TYPE-1-Protokoll gegenwärtig veröffentlicht und die Schaltungen durch Verwenden derselben sehr leicht verwirklicht werden. In Bezug auf die Netzwerkschnittstelle 106 gibt es veröffentlichte physikalische ATM-Schichten LSI's und so weiter und die Netzwerkschnittstelle kann durch Verwendung derselben sehr leicht verwirklicht werden. Daher können die AAL-Schicht, die ATM-Schicht und die physikalische ATM-Schicht mit geringen Kosten sehr leicht verwirklicht werden.
  • Wie oben bei der fünften bevorzugten Ausführungsform beschrieben, kann eine Verringerung der Datenmenge von 2,87% in einer vergleichbaren Weise mit der derjenigen der ersten bevorzugten Ausführungsform erreicht werden.
  • Wenn die in 17 gezeigte Verschachtelung des AAL-TYPE-1 verwendet wird, erhöht sich die Menge der Übertragungsdaten in der Verschachtelungseinheit. Daher muss, sofern nicht die Verringerung der Informationsmenge der DVC-Teilfolge ausgeführt wird, der Vorgang in der Verschachtelungseinheit von 17 drei Mal übertragen werden. Gemäß der fünften bevorzugten Ausführungsform der vorliegenden Erfindung wird jedoch die Verringerung der Informationsmenge ausgeführt und daher kann die Übertragung verwirklicht werden durch zweimaliges Ausführen des Vorgangs in der Verschachtelungseinheit in 17. Daher kann die Kommunikationslast merklich verringert werden und die Verwendung der Ressourcen des Kommunikationsnetzwerkes kann verringert werden. Durch die Wirkung der Verringerung des Betrags der Kommunikationen wird die Kommunikationszeit verringert und die Zuverlässigkeit der Echtzeitkommunikationen wird in dem Maß oder Grad verbessert. Weiterhin wird durch Verringern der Menge der Kommunikationen eine auf die ATM-Vermittlung und so weiter innerhalb des Netzwerkes ausgeübte Last ebenfalls verringert und die Wahrscheinlichkeit des Zellverlustes oder ähnliches wird ebenfalls verringert, so dass eine Übertragung hoher Qualität bereitgestellt werden kann.
  • Weiterhin wird die Parität für FEC nach dem Verschachtelungsvorgang hinzugefügt und daher kann eine Korrektur von zwei Zeichen und eine Korrektur des Verlustes von vier Zeichen erreicht werden. Daher arbeitet die Korrektur auch bei dem Zellverlust (Paketverlust) wirksam und dem Bitfehler, welcher der charakteristische Fehler der ATM-Kommunikationen (Paketkommunikationen) ist, so dass Kommunikationen einer hohen Zuverlässigkeit erreicht werden können.
  • Weiterhin können die gegenwärtig veröffentlichten Ausstattungen basierend auf der Verarbeitung der standardisierten AAL TYPE 1 verwendet werden, wie sie sind, und der Aufbau der hinzuzufügenden Schaltung kann sehr einfach sein, so dass die Schaltung sehr einfach bei geringen Kosten verwirklicht werden kann.
  • Weiterhin haben die DIF-Block-Teilfolge und die ATM-Zellblockfolge eine konstante Informationsmenge. Daher kann durch Verwenden der AAL TYPE 1 des für die Übertragung von Ton und Bild mit einer festen Geschwindigkeit geeigneten ATM-Übertragungsprotokolls die Zuverlässigkeit der Echtzeitkommunikationen verbessert werden. Weiterhin kann, wenn die Fehlerrate des Netzwerkes innerhalb des Bereiches der Fehlerkorrektur ist, die ATM-Kommunikation hochzuverlässiger DVC (Paketdatenkette) mit einem einfachen Aufbau erreicht werden.
  • SECHSTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 18 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104e gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Diese sechste bevorzugte Ausführungsform ist eine modifizierte bevorzugte Ausführungsform der dritten bevorzugten Ausführungsform oder eine modifizierte bevorzugte Ausführungsform der fünften bevorzugten Ausführungsform. Wie in 18 gezeigt, ist diese bevorzugte Ausführungsform dadurch gekennzeichnet, dass die Blockpufferspeichersteuerungsschaltung 6003b der dritten bevorzugten Ausführungsform in 10 und eine neue Verschachtelungssteuerungsschaltung 1003a durch das Verschachtelungsverfahren in 20 vorgesehen sind.
  • Die Matrix des Verschachtelungspufferspeichers 1002 der fünften bevorzugten Ausführungsform in 17 kann darin gültige Dateninformation von 124 × 47 = 5828 Byte speichern. Im Gegensatz dazu umfassen die Daten 1802 in 19 5780 Byte, was 48 Byte weniger sind, und daher werden Dummy-Daten 1805 von 48 Byte zu dem neu formatierten Header von fünf Byte hinzugefügt, wie durch 1804 in 19 bezeichnet, um dadurch insgesamt 5828 Byte bereitzustellen. Es ist anzumerken, dass die Position der Dummy-Daten 1805 nicht auf die durch die Übertragungseinheit 1804 angezeigte Position beschränkt ist, und es ist akzeptabel, Header-Erweiterungsinformation, einen zweiten geschriebenen Header oder Information in der Sektion der Dummy-Daten 1805 abzulegen. Das Hinzufüge-Timing der Dummy-Daten 1805 kann zum Zeitpunkt des Schreibens in die Matrix des Verschachtelungspufferspeichers 1002 vorgesehen sein.
  • 20 ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 1002 gemäß einem durch die Verschachtelungssteuerungsschaltung 1003a in 18 ausgeführten Verschachtelungsverfahren zeigt. Das heißt, 20 zeigt die Speicherübersicht des Verschachtelungspufferspeichers 1002, wenn die Daten 1804 in 19 in die Verschachtelungseinheit in 17 geschrieben werden. In diesem Fall wird das Schreiben in der Zeilenrichtung 9001 der Matrix in 20 ausgeführt und daher werden der 5-Byte-Header und die 48-Byte-Dummy-Daten an den Kopf der ersten Zeile der Matrix in 20 geschrieben. Nachfolgend werden Daten sequenziell in der Zeilenrichtung geschrieben und wenn das Schreiben der Daten in jede Zeile beendet ist, wird das Schreiben der Daten in der Zeilenrichtung in der nächsten Spalte ausgeführt. Wie in 19 gezeigt, hat die Übertragungseinheit insgesamt 5828 Byte und daher ist die Übertragungseinheit in der Verschachtelungseinheit in der Matrix in 20 ohne Überhang und Mangel gespeichert. Das Lesen wird in einer Einheit von 47 Byte in der Spaltenrichtung der Matrix ausgeführt, wie oben beschrieben. Danach wird der ATM-Zellformatierungsvorgang ausgeführt, wie durch 8003, 8004 und 8005 in 16 bezeichnet und die resultierenden Daten werden schließlich als eine ATM-Zelle übertragen.
  • Die Schaltung der sechsten bevorzugten Ausführungsform kann durch Kombinieren der DIF-Datenverarbeitungsschaltung 104b der dritten bevorzugten Ausführungsform in 10 mit der DIF-Datenverarbeitungsschaltung 104d der fünften bevorzugten Ausführungsform in 15 aufgebaut werden und die Blockpufferspeichersteuerungsschaltung 6003b und die Verschachtelungssteuerungsschaltung 1003a werden in diesem Fall verwendet. Dann wird gemäß der sechsten bevorzugten Ausführungsform eine Wirkung vergleichbar mit derjenigen der fünften bevorzugten Ausführungsform erhalten.
  • Der Gegenstand der sechsten bevorzugten Ausführungsform der vorliegenden Erfindung ist es, eine Verringerungswirkung durch Verringern der Häufigkeit von Übertragungen (zwei Mal in der fünften bevorzugten Ausführungsform und der sechsten bevorzugten Ausführungsform) in einer Einheit von Matrizen durch die Verringerung der Menge der Information über die Häufigkeit der Übertragung (drei Mal bei der fünften bevorzugten Ausführungsform und der sechsten bevorzugten Ausführungsform) in einer Einheit von Matrizen zu erhalten, welche übertragen werden müssen, wenn eine vorbestimmte Einheit der Datenmenge (Teilfolge in dervorliegenden bevorzugten Ausführungsform) der Matrix direkt zugeordnet ist, in dem Fall, in welchem Daten, welche konzeptionell theoretisch in einer Matrizenform angeordnet sind, durch eine Verschachtelungseinrichtung mit einer vorgesehenen Fehlerkorrektureinrichtung übertragen werden. Daher ist, obwohl die vorliegende bevorzugte Ausführungsform mit dem als eine Option des in 17 gezeigten AAL TYPE 1 standardisierten Verfahren als Verschachtelungs- und Fehlerkorrekturverfahren beschrieben wurde, die vorliegende bevorzugte Ausführungsform nicht auf dieses Verfahren beschränkt.
  • SIEBTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 21 ist eine Ansicht, welche einen Aufbau einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei 21(A) eine Blockdarstellung ist, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104f der siebten bevorzugten Ausführungsform zeigt, 21(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in den Verschachtelungspufferspeicher 3000 in 21(A) eingegebene Daten zeigt, 21(C) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß einem durch die Verschachtelungssteuerungsschaltung 3001 in 21(A) ausgeführten Verschachtelungsverfahren zeigt, 21(D) ist eine Blockdarstellung, welche von der Paritätshinzufügeschaltung 3002 in den Verschachtelungspufferspeicher 3003 in 21(A) eingegebene Daten zeigt, und 21(E) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß einem durch die Verschachtelungssteuerungsschaltung 3004 in 21(A) ausgeführten Verschachtelungsverfahren zeigt.
  • Diese siebte bevorzugte Ausführungsform ist eine modifizierte bevorzugte Ausführungsform der sechsten bevorzugten Ausführungsform und ist dadurch gekennzeichnet, dass die DIF-Datenverarbeitungsschaltung 104b der dritten bevorzugten Ausführungsform in 10 weiterhin mit einem Verschachtelungspufferspeicher 3000, einer Verschachtelungssteuerungsschaltung 3001, einer Paritätshinzufügeschaltung 3002, einem Verschachtelungspufferspeicher 3003 und einer Verschachtelungssteuerungsschaltung 3004 ausgestattet ist, wie in 21(A) gezeigt. Insbesondere ist die bevorzugte Ausführungsform dadurch gekennzeichnet, dass ein Übertragungssystem, welches fehlertoleranter ist und für das DVC-Übertragungssystem besser geeignet ist, als der dritte Aspekt dervorliegenden Erfindung, wie in der fünften bevorzugten Ausführungsform und der sechsten bevorzugten Ausführungsform gezeigt, welches die lange Verschachtelung und das Fehlerkorrektursystem, beschrieben anhand von 17, verwendet, vorgesehen ist.
  • Die DIF-Datenverarbeitungsschaltung 104f der siebten bevorzugten Ausführungsform umfasst:
    • (a) eine Verschachtelungssteuerungsschaltung 3001, welche einen ersten Verschachtelungsvorgang ausführt durch Schreiben der von dem Blockpufferspeicher 6002 ausgegebenen Datenkette in einen Verschachtelungspufferspeicher 3000 mit einer ersten Matrixform in einer ersten Richtung (Schreibrichtung in 21(C)) der ersten Matrix und danach Lesen der Daten aus dem Verschachtelungspufferspeicher 3000 in einer zweiten Richtung (Leserichtung in 21(C)) senkrecht zu der ersten Richtung der ersten Matrix, und dann die nach dem ersten Verschachtelungsvorgang in einer Einheit von Daten in der zweiten Richtung ausgibt;
    • (b) eine Paritätshinzufügeschaltung 3002, welche eine vorbestimmte Parität für FEC zu den von dem Verschachtelungspufferspeicher 3000 in einer Dateneinheit in der zweiten Richtung ausgegebenen Daten hinzufügt und dann die Daten ausgibt, zu welchen die Parität für FEC hinzugefügt ist; und
    • (c) eine Verschachtelungssteuerungsschaltung 3004, welche einen zweiten Verschachtelungsvorgang durch Schreiben der von der Paritätshinzufügeschaltung 3002 ausgegebenen Daten in den Verschachtelungspufferspeicher 3003 mit einer zweiten Matrixform in einer vierten Richtung (Schreibrichtung in 21(E)) der zweiten Matrix ausführt, welche mit der zweiten Richtung der ersten Matrix übereinstimmt, und danach die Daten aus dem Verschachtelungspufferspeicher 3003 in einer dritten Richtung (Leserichtung in 21(E)) senkrecht zu der vierten Richtung der zweiten Matrix liest und dann die nach dem zweiten Verschachtelungsvorgang erhaltenen Daten in einer Einheit von Daten in der dritten Richtung ausgibt.
  • Zum Beispiel ist es manchmal der Fall, dass ein Zellverlust (Burst-Zellverlust) auf einer ATM-Leitung mit verringerter Qualität fortlaufend auftritt und über die Fehlerkorrekturkapazität der ATM-Übertragungsvorrichtung durch die in 20 oder 17 gezeigte Parität hinausgeht. In dem Fall zum Beispiel, in welchem die in 20 gezeigte Zelle 1901 eine der Zellen wird, die nicht korrigiert werden können, und wenn ein Teil der Daten des DIF-Blocks in der Zelle 1901 enthalten ist, dann werden gemäß dem in der sechsten bevorzugten Ausführungsform beschriebenen Verfahren sämtliche DIF-Block-Daten fehlerhaft.
  • 22 ist eine Blockdarstellung, welche eine Fehlerverteilung beim Auftreten eines Zellverlustes in der mit der DIF-Datenverarbeitungsschaltung 104f in 21 ausgestatteten ATM-Übertragungsvorrichtung zeigt. In 22 sind DIF-Block-Nummern oberhalb der DIF-Blöcke vorgesehen. In diesem Fall sind die DIF-Block-Nummern 0 bis 74, welche 75 in der Übertragungseinheit 1804 in 19 enthaltene DIF-Blöcke vom Kopf an nummerieren und die Byte-Nummern sind 0 bis 76, welche die in 19 gezeigten 77-Byte-DIF-Blöcke vom Kopf an nummerieren. In 22 werden die in den DIF-Blöcken enthaltenen Fehler durch die schwarzen Linien angezeigt. Wie in 22 gezeigt, enthalten der Header und die 46 DIF-Blöcke Fehler, wenn die Zelle 1901 nicht korrigiert werden kann.
  • Dieser Fall hat das Problem, dass die Verarbeitung von DVC in einer Einheit von in 3 gezeigten Makroblöcken ausgeführt wird und der Makroblock besitzt nur ein Fehlerstatus (STA), wie oben beschrieben. Daherwird dann, wenn jeder DIF-Block wenigstens ein fehlerhaftes Byte aufweist, der gesamte DIF-Block als fehlerhaft behandelt. Daher werden 46 DIF-Blöcke in 22 fehlerhaft.
  • In 22 existieren konkrete Fehler in dem dritten Byte (Byte Nummer 2) des Headers, dem Byte Nummer 73 der DIF-Block-Nummer 0, dem Byte Nummer 43 der DIF-Block-Nummer 2, dem Byte Nummer 13 der DIF-Block-Nummer 4, dem Byte Nummer 60 der DIF-Block-Nummer 5, dem Byte Nummer 30 der DIF-Block-Nummer 7, dem Byte Nummer 0 der DIF-Block-Nummer 9, dem Byte Nummer 47 der DIF-Block-Nummer 10, dem Byte Nummer 17 der DIF-Block-Nummer 12, dem Byte Nummer 64 der DIF-Block-Nummer 13, dem Byte Nummer 34 der DIF-Block-Nummer 15, dem Byte Nummer 4 der DIF-Block-Nummer 17, der DIF-Block-Nummer 18, dem Byte Nummer 15, dem Byte Nummer 21 der DIF-Block-Nummer 20, dem Byte Nummer 68 der DIF-Block-Nummer 21, dem Byte Nummer 38 der DIF-Block-Nummer 23, dem Byte Nummer 8 der DIF-Block-Nummer 25, dem Byte Nummer 55 der DIF-Block-Nummer 26, dem Byte Nummer 25 der DIF-Block-Nummer 28, dem Byte Nummer 72 der DIF-Block-Nummer 29, dem Byte Nummer 42 der DIF-Block-Nummer 31, dem Byte Nummer 12 der DIF-Block-Nummer 33, dem Byte Nummer 59 der DIF-Block-Nummer 34, dem Byte Nummer 29 der DIF-Block-Nummer 36, dem Byte Nummer 76 der DIF-Block-Nummer 37, dem Byte Nummer 46 der DIF-Block-Nummer 39, dem Byte Nummer 16 der DIF-Block-Nummer 41, dem Byte Nummer 63 der DIF-Block-Nummer 42, dem Byte Nummer 33 der DIF-Block-Nummer 44, dem Byte Nummer 3 der DIF-Block-Nummer 46, dem Byte Nummer 50 der DIF-Block-Nummer 47, dem Byte Nummer 20 der DIF-Block-Nummer 49, dem Byte Nummer 67 der DIF-Block-Nummer 50, dem Byte Nummer 37 der DIF-Block-Nummer 52, dem Byte Nummer 7 der DIF-Block-Nummer 54, dem Byte Nummer 54 der DIF-Block-Nummer 55, dem Byte Nummer 24 der DIF-Block-Nummer 57, dem Byte Nummer 71 der DIF-Block-Nummer 58, dem Byte Nummer 41 der DIF-Block-Nummer 60, dem Byte Nummer 11 der DIF-Block-Nummer 62, dem Byte Nummer 58 der DIF-Block-Nummer 63, dem Byte Nummer 28 der DIF-Block-Nummer 65, dem Byte Nummer 75 der DIF-Block-Nummer 66, dem Byte Nummer 45 der DIF-Block-Nummer 68, dem Byte Nummer 15 der DIF-Block-Nummer 70, dem Byte Nummer 62 der DIF-Block-Nummer 71 und dem Byte Nummer 32 der DIF-Block-Nummer 73.
  • Wie oben beschrieben, breitet sich der Fehler aus, wenn ein beliebiger Zellverlust nicht korrigiert werden kann, und stört nachfolgend das Bild signifikant. Dies ist zum Beispiel im Bereich von Rundfunkstationen unakzeptabel, welche eine hohe Bildqualität benötigen.
  • Im wesentlichen ist das obige Problem der zuletzt verarbeiteten ATM-Zelle zugeordnet, so dass die Richtung davon senkrecht zu der Richtung der DIF-Block-Datenkette durch die lange Verschachtelung (20) der AAL TYPE 1 verarbeitet wird. Wenn die Fehlerkorrekturkapazität verbessert wird, tritt das obige Problem auf, wenn der Fehler über die Fehlerkorrekturkapazität hinausgeht. Wenn die Fehlerkorrektur nicht ausgeführt wird, wird das Problem noch ernster.
  • Angesichts des obigen Problems löst diese siebte Ausführungsform das Problem durch Verwenden der langen Verschachtelung des AAL TYPE 1, welche gegenwärtig der Hauptanteil als Standard ist und für welche die Ausstattungen bei geringen Kosten bekanntgemacht werden und welche die obere Schicht der langen Verschachtelung (siehe 20) des AAL TYPE 1 verarbeiten, um dadurch die Richtung der DIF-Block-Datenkette in Übereinstimmung mit der Richtung der ATM-Zelle zu bringen, welche praktisch als eine Übertragungseinrichtung verwendet wird.
  • 23 ist eine Ansicht, welche ein Verschachtelungsverfahren der DIF-Datenverarbeitungseinheit 104f in 21(A) zeigt, wobei 23(A) eine Speicherübersicht ist, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß dem durch die Verschachtelungssteuerungsschaltung 3001 in 21(A) ausgeführten Verschachtelungsverfahren zeigt und 23(B) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch die Verschachtelungssteuerungsschaltung 3004 in 21(A) ausgeführten Verschachtelungsverfahren zeigt.
  • Das in 23(A) gezeigte Bezugszeichen 2100 bezeichnet den Vorgang in der oberen Schicht der langen Verschachtelung zum Löschen der langen Verschachtelung der AAL TYPE 1, welcher in dem Verschachtelungspufferspeicher 3000 auszuführen ist. Das in 23(B) gezeigte Bezugszeichen 2101 bezeichnet die lange Verschachtelung der AAL TYPE 1, welche durch den Verschachtelungspufferspeicher 3000 auszuführen ist und die gleiche Verarbeitung ist, wie in 20 (oder 17).
  • In 23(A) und 23(B) sind die in der Verschachtelungseinheit verarbeiteten Daten von 0 bis 5827 nummeriert. Die Nummern 0, 1, 2, ..., 5827 zeigen die Richtung der Datenkette des zum Beispiel durch die Übertragungseinheit 1804 in 19 angezeigten DIF-Blocks an.
  • Wie in 23(A) gezeigt, ist die Datenkette 1804 in der Spaltenrichtung in den Verschachtelungspufferspeicher 3000 geschrieben und wird dann in der Spaltenrichtung aus dem Verschachtelungspufferspeicher ausgelesen. Wie in 23(B) gezeigt, werden die Lesedaten in Zeilenrichtung in den Verschachtelungspufferspeicher 3003 geschrieben und werden dann aus dem Verschachtelungspufferspeicher 3003 in der Spaltenrichtung in Übereinstimmung mit dem langen Verschachtelungsstandard (17) ausgelesen. Die Leserichtung aus dem Verschachtelungspufferspeicher 3000 wird die ATM-Zellrichtung und nachfolgend stimmt die DIF-Blockrichtung und die ATM-Zellrichtung miteinander überein.
  • 24 ist eine Speicherübersicht, welche die Einzelheiten der Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß dem durch die Verschachtelungssteuerungsschaltung 3004 in 21(A) ausgeführten Verschachtelungsverfahren zeigt. 24 stellt detaillierter den gleichen Sachverhalt dar, wie 2101 in 23. 24 stellt ein Beispiel dar, in welchem die Übertragungseinheit 1804 in 19 gespeichert wird, wobei die Datenkette 1804 von dem Kopf an über den Header, Dummy, nachfolgenden DIF-Block 0, DIF-Block 1, ... gespeichert wird.
  • Jetzt wird angenommen, dass zum Beispiel ein Zellverlust, der nicht korrigiert werden kann, an einer Position 2200 identisch mit der in 20 beschriebenen Position auftritt. In diesem Fall stimmt die Richtung der Übertragungseinheit 1804 mit der Richtung der ATM-Zelle überein und daher beinhaltet die ATM-Zelle 2200 nur einen Teil des DIF-Blocks 0 und einen Teil des DIF-Blocks 1. Die Datenblockdarstellung der Datenkette 1804 in diesem Fall ist in 25 gezeigt. 25 zeigt die Fehlerzelle (ATM-Zelle 2200) durch die gekreuzte Schraffur. In diesem Beispiel haben nur zwei DIF-Blöcke des DIF-Blocks 0 und des DIF-Blocks 1 Fehler.
  • Wie oben beschrieben, kann gemäß der siebten bevorzugten Ausführungsform die Fehlerausbreitung auf das Minimum unterdrückt werden, auch wenn ein nicht korrigierbarer Zellverlust auf tritt, und erlaubt dadurch die Beibehaltung einer hohen Bildqualität. Es ist anzumerken, dass der Makroblock, der fehlerhaft wird, weniger auffallend gemacht werden kann, indem er durch das vorherige Vollbild oder ähnliches korrigiert wird.
  • 21(A) zeigt den Aufbau der DIF-Datenverarbeitungsschaltung 104f der siebten bevorzugten Ausführungsform. In 21(A) wird eine DIF-Block-Datenkette, welche mit 1804 in 11 bezeichnet ist, zuerst durch den Blockpufferspeicher 6002 und die Blockpufferspeichersteuerungsschaltung 6003b in 4 vergleichbar mit denjenigen der dritten bevorzugten Ausführungsform erhalten. In diesem Fall ist die Blockdarstellung der von dem Blockpufferspeicher 6002 ausgegebenen Daten in 21(B) gezeigt. Dies ist die gleiche, wie die Übertragungseinheit 1804 in 11.
  • Der Verschachtelungspufferspeicher 3000 hat eine Speicherkapazität zum Speichern der Daten 2100 in 23 darin und die von dem Blockpufferspeicher 6002 ausgegebenen Daten werden in der Spaltenrichtung in dem Verschachtelungspufferspeicher 3000 geschrieben, während die Spalte in der Figur in Form des Konzepts einer zweidimensionalen Matrix, wie in 21(C) gezeigt, von links nach rechts verschoben wird. Für das Lesen werden die Daten in der Zeilenrichtung gelesen, während sie in der Figur von der Oberseite zur Unterseite verschoben werden. Die Schreib- und Lesesteuerung des Verschachtelungspufferspeichers 3000 wird durch die Verschachtelungspufferspeichersteuerungsschaltung 3001 ausgeführt. Dies sind flexible Schreib- und Lese-Verfahren und daher können die Verfahren durch Speichern eines Programms der Verfahren zum Beispiel in einem ROM mit einer geringen Speicherkapazität und Ausstatten der Verschachtelungssteuerungsschaltung 2601 mit dem ROM auf einfache Weise implementiert werden.
  • Die konzeptionelle Ansicht der in den Verschachtelungspufferspeicher 3000 geschriebenen Daten ist in 21(C) gezeigt. Dies entspricht den Daten 2100 in 23(A). Die von dem Verschachtelungspufferspeicher 3000 ausgegebenen Daten werden zu der Paritätshinzufügeschaltung 2602 übertragen und eine Parität für FEC wird zu den 124 Byte Daten hinzugefügt. Die Blockdarstellung der Daten ist in 21(D) gezeigt.
  • Die von der Paritätshinzufügeschaltung 3002 ausgegebenen Daten werden in den Verschachtelungspufferspeicher 3003 geschrieben. Für das Schreiben werden die Daten in Zeilenrichtung geschrieben, während die Zeile in Form des Konzepts der zweidimensionalen Matrix, wie in 21(E) gezeigt, von der Oberseite zu der Unterseite der Figur verschoben wird. Für das Lesen werden die Daten in der Spaltenrichtung gelesen, während die Spalte in der Figur von links nach rechts verschoben wird.
  • Die Schreib- und Lese-Steuerung des Verschachtelungspufferspeichers 3003 wird durch die Verschachtelungspufferspeichersteuerungsschaltung 3004 ausgeführt. Diese sind feste Schreib- und Lese-Verfahren und daher können die Verfahren durch Speichern eines Programms der Verfahren, zum Beispiel in einem ROM mit einer geringen Speicherkapazität und Bereitstellen des ROM für die Verschachtelungssteuerungsschaltung 3004 auf einfache Weise implementiert werden.
  • Die Blockdarstellung der in den Verschachtelungspufferspeicher 3003 geschriebenen Daten ist in 21(E) gezeigt. Dies entspricht den Daten 2101 in 23. Die von dem Verschachtelungspufferspeicher 3003 ausgegebenen Daten werden durch einen Ausgangsanschluss ausgegeben.
  • Die Verarbeitung der AAL TYPE 1 wird durch die ATM-Zellausbildungsschaltung 105 vergleichbar mit der Beschreibung in der fünften bevorzugten Ausführungsform ausgeführt. In diesem Fall werden eine Folgenummer SN und ein Folgenummernschutz SNP hinzugefügt und danach wird das verarbeitete Datenpaket durch die Netzwerkschnittstelle 106 zu dem ATM-Netzwerk übertragen.
  • Wie in 17 gezeigt, hat das Obige den Fall beschrieben, in welchem die Datenkette in 124 Pakete als eine untere Schicht aufgeteilt ist, ein Fehlerkorrekturkode wird hinzugefügt und ein zweites Paket aus 47 wird in der zweiten Richtung ausgebildet, wenn i = 124 und j = 47 ist.
  • Wie oben beschrieben, werden gemäß der siebten bevorzugten Ausführungsform der Zellverlust und Bitfehler innerhalb der Fehlerkorrekturkapazität durch die Fehlerkorrektur korrigiert und auch, wenn der Zellverlust und der Bitfehler jenseits der Fehlerkorrekturkapazität auftreten, breitet sich der Fehler nicht aus. Entsprechend kann eine Zellverlust- und Bitfehler-tolerante Hochqualitätsbild- und Ton-Übertragung bereitgestellt werden.
  • Obwohl die siebte bevorzugte Ausführungsform unter Verwendung des Falles beschrieben wurde, in welchem die DIF-Datenkette aus 19 als ein Beispiel übertragen wurde, ist die Ausführung einer Datenlöschung nicht Gegenstand der vorliegenden Erfindung. Indem die Richtung der Datenkette (DIF-Block-Datenkette) in Übereinstimmung mit der Richtung des Paketes (ATM-Zelle) gebracht wird, welches tatsächlich übertragen wird, kann die Fehlerausbreitung auf das Minimum zur Erreichung der Wirkung unterdrückt werden. Daher ist auch der Fall, in welchem keine Datenlöschung ausgeführt wird, nicht aus dem Umfang der vorliegenden Erfindung ausgenommen.
  • Die siebte bevorzugte Ausführungsform basiert auf dem Beispiel, in welchem die Daten 1901 in 20 nicht korrigiert werden können und der Fehler sich auf eine Mehrzahl von DIF-Blöcken ausbreitet. Dies ist jedoch das Beispiel, in welchem die Fehler in Folge eines schlagartigen Zellverlustes über den Fehlerkorrekturbereich hinausgehen. Dies ist manchmal der Fall, wenn der Zellverlust in dem ATM fortlaufend auftritt, wenn das Netzwerk überfüllt ist und die vorliegende Erfindung führt zu einer sehr großen Wirkung, wenn sie verwendet wird.
  • ACHTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 26 ist eine Ansicht, welche einen Aufbau einer achten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei 26(A) eine Blockdarstellung ist, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104g der achten bevorzugten Ausführungsform zeigt, 26(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in die CRC-Hinzufügeschaltung 3106 in 26(A) eingegebene Daten zeigt, 26(C) ist eine Blockdarstellung, welche von der CRC-Hinzufügeschaltung 3106 in den Verschachtelungspufferspeicher 3000 in 26(A) eingegebene Daten zeigt, 26(D) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß dem durch die Verschachtelungssteuerungsschaltung 3001 in 26(A) ausgeführten Verschachtelungsverfahren zeigt, 26(E) ist eine Blockdarstellung, welche von der Paritätshinzufügeschaltung 3002 in den Verschachtelungspufferspeicher 3003 in 26(A) eingegebene Daten zeigt und 26(F) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers gemäß dem durch die Verschachtelungssteuerungsschaltung 3004 in 26(A) ausgeführten Verschachtelungsverfahren zeigt.
  • Diese achte bevorzugte Ausführungsform ist eine modifizierte bevorzugte Ausführungsform der siebten bevorzugten Ausführungsform, und wie in 26(A) gezeigt, ist die bevorzugte Ausführungsform dadurch gekennzeichnet, dass weiterhin eine CRC-Hinzufügeschaltung 3106 und eine CRC-Hinzufügesteuerungsschaltung 3107 zwischen dem Blockpufferspeicher 6002 und dem Verschachtelungspufferspeicher 3000 eingefügt sind, verglichen mit der DIF-Datenverarbeitungsschaltung 104f in 21(A). In diesem Fall fügt die CRC-Hinzufügeschaltung 3106 eine Parität zur Fehlererfassung zu der von dem Blockpufferspeicher 6002 ausgegebenen Datenkette in einer Richtung hinzu, in welcher die Datenkette ausgerichtet ist und gibt dann die Datenkette, zu welcher die Parität zur Fehlererkennung hinzugefügt ist, in einer vorbestimmten Dateneinheit aus.
  • In dieser achten bevorzugten Ausführungsform wird ein Übertragungssystem zum Bereitstellen des Übertragungssystems einer höheren Bildqualität als diejenige des Übertragungssystems durch die lange Verschachtelung des AAL TYPE 1 und der Fehlerkorrektur und das Übertragungssystem zur Ausführung einer vergleichbaren Fehlerkorrektur beschrieben. Das heißt, ein Übertragungssystem, welches nicht nur einen Zellverlust sondern auch den Bitfehler bewältigt, ist vorgesehen.
  • Die Beschreibung der bevorzugten Ausführungsform basiert auf einem Beispiel des Übertragungssystems mit der langen Verschachtelung des AAL TYPE 1 und der Fehlerkorrektur. Es ist anzumerken, dass die Ausführung der langen Verschachtelung selbst nicht der Gegenstand der vorliegenden Erfindung ist und die vorliegende Erfindung für das Übertragungssystem wirksam ist, welches mit einem System zum Korrigieren von Fehlern in einer vorbestimmten Einheit ausgestattet ist. Daher schließt der Umfang der vorliegenden Erfindung nicht den Fall aus, in welchem die lange Verschachtelung ausgeführt wird, den Fall, in welchem die lange Verschachtelung nicht ausgeführt wird, und auch nicht den Fall einer Verarbeitung zum Löschen der langen Verschachtelung in der oberen Schicht der langen Verschachtelung des AAL TYPE 1, wie in der siebten bevorzugten Ausführungsform beschrieben.
  • 27 ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß einem durch die DIF-Datenverarbeitungsschaltung 104g in 26(A) ausgeführten Verschachtelungsverfahren zeigt. Die in 27 dargestellte Verschachtelungseinheit ist identisch mit der oben erwähnten langen Verschachtelungseinheit in 17. In 27 wird ein Fehlerkorrekturkode in der Zeilenrichtung (Längsrichtung in der Figur) der Matrix des Verschachtelungspufferspeichers 3003 hinzugefügt und daher kann technisch eine doppelte Fehlerkorrektur und eine vierfache Verlustkorrektur erreicht werden.
  • In dem ATM-Übertragungssystem bedeutet der Zellverlust den Verlust einer ATM-Zelle, der während der Übertragung auftritt, den Bitfehler, der in dem optischen Faserkabel oder einem Kabel mit verseilten Adern auftritt. Insbesondere bezogen auf den Zellverlust besteht eine hohe Wahrscheinlichkeit des Auftretens eines Fehlers durch den Zellverlust aufeinanderfolgender Zellen, wenn das Netzwerk überlastet ist. Insbesondere in dem Fall einer Übertragung basierend auf dem Standard des AAL TYPE 1 wird jede ATM-Zelle mit einer hinzugefügten Folgenummer übertragen. Daher wird es durch Prüfen von deren Kontinuität an der Empfangsseite ermöglicht, die verlorene Zelle und die Position der Zelle (des Zellverlusts) zu identifizieren.
  • In 27 ist jede Spalte die Nutzlast der ATM-Zelle, welche mit angefügtem einem Byte der Folgenummer (SN in 14) für die Formatierung von 48 Byte und fünf Byte des ATM-Zellheaders übertragen wird. Daher kann, wenn zum Beispiel die Zelle 2704 in 27 verloren geht, die Position durch die Prüfung der Kontinuität der Zellen identifiziert werden. Wenn nicht mehr als zwei Fälle von Zellverlust und Bitfehler auftreten, können Position und Fehler erfasst und durch die 4-Bit-Parität korrigiert werden, auch wenn die Position des Zellverlusts und Bitfehlers nicht gefunden werden kann.
  • Wenn jedoch nicht weniger als vier Fälle von Zellverlust auftreten, kann, obwohl die Position des Zellverlusts durch die oben erwähnte Prüfung der Kontinuität der Zellen gefunden werden kann, das Vorhandensein oder Nichtvorhandensein des Bitfehlers nicht erfasst werden. Entsprechend gibt es die Möglichkeit des Auftretens von falschen Korrekturen, wenn eine Verlustkorrektur ausgeführt wird. Wenn nicht weniger als fünf Fälle von Zellverlust auftreten, kann die Verlustkorrektur in Folge der zu geringen Paritätskapazität nicht ausgeführt werden.
  • Allgemein ausgedrückt ist die Wahrscheinlichkeit des Auftretens eines Bitfehlers sehr viel geringer als die Wahrscheinlichkeit des Auftretens eines Zellverlustes. Daher gibt es, wenn zum Beispiel die Zellen 2704 und 2708 verloren gehen, eine hohe Wahrscheinlichkeit des Einschlusses eines Bitfehlers in den anderen Zellen. Der Bitfehler existiert jedoch auch mit geringer Wahrscheinlichkeit und daher werden, wenn ein Bild auf einem Bildschirm mit einem fehlenden Bitfehler angezeigt wird, unrichtige Daten auf den Bildschirm ausgegeben, welche eine signifikante Beeinträchtigung der Bildqualität bewirken.
  • Weiterhin gibt es, wenn die Zellen 2704 und 2707 in 27 fehlerbehaftet sind, eine sehr geringe Wahrscheinlichkeit des Einschlusses eines Bitfehlers in den anderen Zellen. So lange jedoch eine Wahrscheinlichkeit des Einschlusses eines Bitfehlers vorhanden ist, führt dies zu einer fehlerhaften Korrektur, wenn die Verlustkorrektur für die fehlerhafte Zelle ausgeführt wird, so dass ein unrichtiges Bild nachfolgend auf dem Bildschirm angezeigt wird, resultierend in einem beschädigten Bild.
  • In der achten bevorzugten Ausführungsform wird das Vorhandensein oder Nichtvorhandensein des Bitfehlers sicher erfasst, so dass die DIF-Blöcke ohne Bitfehler ausgegeben werden, wie sie sind, dadurch wird der größere Teil der Daten verwendet und jeder einen Fehler enthaltende DIF-Block als ein Fehler behandelt. Zum Beispiel wird durch Behandeln des Statusbit (SAT) in 3 als ein Fehler der Fehlerkorrekturvorgang ausgeführt, um eine hohe Bildqualität zu ermöglichen und eine hohe Tonqualität beizubehalten.
  • Zu dem obigen Zweck führt die achte bevorzugte Ausführungsform der vorliegenden Erfindung eine Fehlerprüfung durch CRC in der ATM-Zellübertragungsrichtung aus. Das in 27 gezeigte Beispiel verwendet 8-Bit-CRC (ein Byte) durch Zuordnen eines CRC zu dem Header und Zuordnen eines CRC zu zwei DIF-Blöcken. Es ist anzumerken, dass für den letzten DIF-Block ein CRC-Block einem DIF-Block zugeordnet ist. Die Zuordnung von CRC ist nicht darauf beschränkt und wenn CRC einer ATM-Zelle zugeordnet wird, schließt der Umfang der vorliegenden Erfindung die Zuordnung einer beliebigen Anzahl von CRCs, wie in dem Fall, in welchem ein CRC jedem DIF-Block zugeordnet wird, nicht aus.
  • In 27 wird als nächstes ein Ein-Byte-CRC zu dem 5-Byte-Header hinzugefügt, welchem 9 Byte aus Dummy-Bits und zu jeweils zwei DIF-Blöcken hinzugefügte Ein-Byte-CRC folgen. Es ist anzumerken, dass für den letzten DIF-Block ein CRC einem DIF-Block zugeordnet ist. In 27 sind die CRC schwarz gezeichnet.
  • In 27 sind die konkreten CRC-Positionen wie folgt. Das 6. Byte der 1. Spalte wird als der CRC für den Header verwendet. Das 29. Byte der 4. Spalte wird als der CRC für den DIF-Block 0 und den DIF-Block 1 verwendet. Das 43. Byte der 7. Spalte wird als der CRC für den DIF-Block 2 und den DIF-Block 3 verwendet. Das 10. Byte der 11. Spalte wird als der CRC für den DIF-Block 4 und den DIF-Block 5 verwendet. Das 24. Byte der 14. Spalte wird als der CRC für den DIF-Block 6 und DIF-Block 7 verwendet. Das 38. Byte der 17. Spalte wird als der CRC für den DIF-Block 8 und den DIF-Block 9 verwendet. Das 5. Byte der 21. Spalte wird als der CRC für den DIF-Block 10 und den DIF-Block 11 verwendet. Das 19. Byte der 24. Spalte wird als der CRC für den DIF-Block 12 und den DIF-Block 13 verwendet. Das 33. Byte der 27. Spalte wird als der CRC für den DIF-Block 14 und den DIF-Block 15 verwendet. Das 47. Byte der 30. Spalte wird als der CRC für den DIF-Block 16 und den DIF-Block 17 verwendet. Das 14. Byte der 34. Spalte wird als der CRC für den DIF-Block 18 und DIF-Block 19 verwendet. Das 28. Byte der 37. Spalte wird als der CRC für den DIF-Block 20 und den DIF-Block 21 verwendet. Das 42. Byte der 40. Spalte wird als der CRC für den DIF-Block 22 und den DIF-Block 23 verwendet. Das 9. Byte der 44. Spalte wird als der CRC für den DIF-Block 24 und den DIF-Block 25 verwendet. Das 23. Byte der 47. Spalte wird als der CRC für den DIF-Block 26 und den DIF-Block 27 verwendet. Das 37. Byte der 50. Spalte wird als der CRC für den DIF-Block 28 und den DIF-Block 29 verwendet. Das 4. Byte der 54. Spalte wird als der CRC für den DIF-Block 30 und DIF-Block 31 verwendet. Das 18. Byte der 57. Spalte wird als der CRC für den DIF-Block 32 und den DIF-Block 33 verwendet. Das 32. Byte der 60. Spalte wird als der CRC für den DIF-Block 34 und den DIF-Block 35 verwendet. Das 46. Byte der 63. Spalte wird als der CRC für den DIF-Block 36 und den DIF-Block 37 verwendet. Das 13. Byte der 67. Spalte wird als der CRC für den DIF-Block 38 und den DIF-Block 39 verwendet. Das 27. Byte der 70. Spalte wird als der CRC für den DIF-Block 40 und den DIF-Block 41 verwendet. Das 41. Byte der 73. Spalte wird als der CRC für den DIF-Block 42 und DIF-Block 43 verwendet. Das 8. Byte der 77. Spalte wird als der CRC für den DIF-Block 44 und den DIF-Block 45 verwendet. Das 22. Byte der 80. Spalte wird als der CRC für den DIF-Block 46 und den DIF-Block 47 verwendet. Das 36. Byte der 83. Spalte wird als der CRC für den DIF-Block 48 und den DIF-Block 49 verwendet. Das 3. Byte der 87. Spalte wird als der CRC für den DIF-Block 50 und den DIF-Block 51 verwendet. Das 17. Byte der 90. Spalte wird als der CRC für den DIF-Block 52 und den DIF-Block 53 verwendet. Das 31. Byte der 93. Spalte wird als der CRC für den DIF-Block 54 und DIF-Block 55 verwendet. Das 45. Byte der 96. Spalte wird als der CRC für den DIF-Block 56 und den DIF-Block 57 verwendet. Das 12. Byte der 100. Spalte wird als der CRC für den DIF-Block 58 und den DIF-Block 59 verwendet. Das 26. Byte der 103. Spalte wird als der CRC für den DIF-Block 60 und den DIF-Block 61 verwendet. Das 40. Byte der 106. Spalte wird als der CRC für den DIF-Block 62 und den DIF-Block 63 verwendet. Das 7. Byte der 110. Spalte wird als der CRC für den DIF-Block 64 und den DIF-Block 65 verwendet. Das 21. Byte der 113. Spalte wird als der CRC für den DIF-Block 66 und DIF-Block 67 verwendet. Das 35. Byte der 116. Spalte wird als der CRC für den DIF-Block 68 und den DIF-Block 69 verwendet. Das 2. Byte der 120. Spalte wird als der CRC für den DIF-Block 70 und den DIF-Block 71 verwendet. Das 16. Byte der 123. Spalte wird als der CRC für den DIF-Block 72 und den DIF-Block 73 verwendet. Das 47. Byte der 124. Spalte wird als der CRC für den DIF-Block 74 verwendet.
  • Es ist einwandfrei, das Daten-Schreiben und -Lesen in 27 konzeptionell in Spaltenrichtung (Längsrichtung in 27) der Matrix des Verschachtelungspufferspeichers 3003 auszuführen. Das heißt, wenn die DIF-Blockdaten in der Spaltenrichtung geschrieben und danach in der Spaltenrichtung der in 27 gezeigten Matrix gelesen werden, dann kann die Erfindung, wie in der siebten bevorzugten Ausführungsform beschrieben, entsprechend der vorstehenden Verarbeitung verwendet werden. In diesem Fall ist es für die Datenkette einwandfrei, eine Folge des Headers (5 Byte), Header-Verwendung-CRC (1 Byte), Dummy (9 Byte), DIF-Block 0 (77 Byte), DIF-Block 1 (77 Byte), CRC (1 Byte) für DIF-Block 0 und DIF-Block 1, DIF-Block 2 (77 Byte), DIF-Block 3 (77 Byte), CRC (1 Byte) für DIF-Block 2 und DIF-Block 3, DIF-Block 4 (77 Byte), ..., DIF-Block 74 (77 Byte) und CRC (1 Byte) für DIF-Block 74 aufzuweisen.
  • 28 ist eine Blockdarstellung, welche ein von einer mit einer Datenverarbeitungsschaltung 104g in 26(A) ausgestatteten ATM-Übertragungsvorrichtung ausgeführtes Paketblockerzeugungsverfahren zeigt.
  • In 26(A) wird die DIF-Block-Datenkette durch einen Eingangsanschluss eingegeben. Als nächstes erhalten der Blockpufferspeicher 6002 und die Blockpufferspeichersteuerungsschaltung 6003b basierend auf der eingegebenen Datenkette die DIF-Block-Datenkette, welche in 26(B) gezeigt und mit 2900 in 28 bezeichnet ist, und gibt dann die Datenkette aus. Der Aufbau der von dem Blockpufferspeicher 6002 ausgegebenen Daten ist in 26(B) gezeigt. Diese sind identisch mit 2900 in 28. Die in 26(B) gezeigte Datenkette 2900 unterscheidet sich von der Datenkette 1804 in 19 nur in der Anzahl der Bytes des Dummys. Daher kann die Schaltung durch eine nur geringe Änderung in der Blockpufferspeichersteuerungsschaltung 6003b in 10 leicht verwirklicht werden.
  • Die CRC-Hinzufügeschaltung 3106 ist eine Schaltung zum Hinzufügen eines 8-Bit CRC zu der von dem Blockpufferspeicher 6002 ausgegebenen Datenkette und deren Wirkungsweise wird von der CRC-Hinzufügesteuerungsschaltung 3107 gesteuert. Die CRC-Hinzufügesteuerungsschaltung 3107 führt einen CRC-Hinzufügevorgang aus durch Steuern der CRC-Hinzufügeschaltung 3106 hinsichtlich des Rücksetztiming der CRC-Hinzufügeschaltung, des CRC-Hinzufügetiming, eines Dummy-Hinzufügetiming, und so weiter.
  • Gemäß dem CRC-Hinzufügeverfahren setzt die CRC-Hinzufügesteuerungsschaltung 3107 die CRC-Hinzufügeschaltung 3106 am Anfang des Headers zurück und fügt ein Byte CRC zu dem Ende des 5-Byte-Headers hinzu. Die CRC-Hinzufügeschaltung 3106 wird am Anfang DIF-Blocks 0 zurückgesetzt und 1 Byte CRC wird als nächstes zu dem DIF-Block 1 hinzugefügt. Ebenso wird die CRC-Hinzufügeschaltung 3106 für die DIF-Blöcke mit geradzahligen Nummern zurückgesetzt, 1 Byte CRC wird hinter den DIF-Blöcken mit ungeradzahligen Nummern hinzugefügt und der 1-Byte-CRC wird alle zwei DIF-Blöcke hinzugefügt. Ein CRC wird nur für den letzten DIF-Block einem DIF-Block hinzugefügt.
  • Die CRC-Hinzufügesteuerungsschaltung 3107 setzt die CRC-Hinzufügeschaltung 3106 gemäß dem oben erwähnten Rücksetztiming zurück, um die Steuerung auszuführen, um acht Bit (ein Byte) des CRC von der CRC-Hinzufügeschaltung 3106 gemäß dem CRC-Hinzufügetiming auszugeben. Die Ausgangsdaten der CRC-Hinzufügeschaltung 3106 sind in 26(C) gezeigt. 26(C) ist identisch mit 2902 in 21.
  • Nachfolgend haben der Verschachtelungspufferspeicher 3000, die Verschachtelungspufferspeichersteuerungsschaltung 3001, die Paritätshinzufügeschaltung 3002, der Verschachtelungspufferspeicher 3003 und die Verschachtelungspufferspeicherschaltung 3004 die gleichen Verarbeitungen wie diejenige der siebten bevorzugten Ausführungsform in 21.
  • Wie oben beschrieben, werden gemäß der achten bevorzugten Ausführungsform dervorliegenden Erfindung der Zellverlust und der Bitfehler durch Fehlerkorrektur innerhalb des Fehlerkorrekturbereichs korrigiert. Wenn der Zellverlust oder Bitfehler außerhalb des Fehlerkorrekturbereichs auftreten, wird das Vorhandensein oder Nichtvorhandensein des Bitfehlers sicher durch den CRC erfasst und die DIF-Blöcke ohne Bitfehler werden wie sie sind zur Verwendung des größeren Teils der Daten ausgegeben. Jeder DIF-Block mit einem Bitfehler wird als ein Fehler behandelt und einer Fehlerkorrektur unterworfen, um dadurch eine Übertragungssystem bereitzustel len, welches eine Beibehaltung einer hohen Bildqualität und einer hohen Tonqualität erlaubt.
  • Obwohl die achte bevorzugte Ausführungsform anhand der in 28 gezeigten Datenverringerungseinrichtung beschrieben wurde, ist der Gegenstand dervorliegenden Erfindung, eine CRC-Hinzufügeeinrichtung (CRC-Hinzufügeschaltung 3106) anzugeben, welche in der Richtung identisch mit derjenigen der zu übertragenden Datenkette ist, und eine Wirkung durch Hinzufügen des Fehlerkorrekturkodes in den Richtungen senkrecht zueinander konzeptionell in der zweidimensionalen Matrix zu erhalten. Daher hat die vorliegende Erfindung eine Wirkung ungeachtet des Vorhandenseins oder Nichtvorhandenseins der Datenverringerungseinrichtung und der Umfang der vorliegenden Erfindung schließt auch den Fall nicht aus, in welchem keine Datenverringerungsvorrichtung vorgesehen ist.
  • Obwohl die achte bevorzugte Ausführungsform den Fall betrifft, in welchem die AAL TYPE 1 des ATM als ein Beispiel verwendet wird, kann die vorliegende Erfindung durch Aufnehmen von Headerinformation in einer veränderlichen Protokolldateneinheit (PDU) bei der Verwendung der AAL TYPE 5 verwirklicht werden.
  • NEUNTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 29 ist eine Ansicht, welche einen Aufbau einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei 29(A) eine Blockdarstellung ist, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104h der neunten bevorzugten Ausführungsform zeigt, 29(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in den Verschachtelungspufferspeicher 3000 in 29(A) eingegebene Daten zeigt, 29(C) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3000 gemäß einem durch die Verschachtelungssteuerungsschaltung 3001 in 29(A) ausgeführten Verschachtelungsverfahren zeigt, 29(D) ist eine Blockdarstellung, welche von der Paritätshinzufügeschaltung 3002 in der Verschachtelungspufferspeicher 3003 in 29(A) eingegebene Daten zeigt und 29(E) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 3003 gemäß einem durch die Verschachtelungssteuerungsschaltung 3004 in 29(A) ausgeführten Verschachtelungsverfahren zeigt.
  • Diese neunte bevorzugte Ausführungsform ist eine modifizierte bevorzugte Ausführungsform der siebten bevorzugten Ausführungsform, und wie in 29(A) gezeigt, ist die bevorzugte Ausführungsform dadurch gekennzeichnet, dass eine Blockpufferspeichersteuerungsschaltung 6003c vorgesehen ist, verglichen mit der DIF-Datenverarbeitungsschaltung 104f in 21. In diesem Fall ist die Blockpufferspeichersteuerungsschaltung 6003c gekennzeichnet durch Erzeugen von zwei Übertragungsheadern mit einem neuen Identifizierer durch Verringern der vorbestimmten Redundanzinformation als der Blockinformation, welche zu einer Mehrzahl von Blöcken gehört, basierend auf der durch den Eingangsanschluss 6001 eingegebenen Datenkette, dann Daten einschließlich der Übertragungseinheit mit den zwei Übertragungsheadern in den Daten einschließlich der obigen Übertragungseinheit ausgibt, so dass die zwei Übertragungsheader am Anfang der Dateneinheit in der Spaltenrichtung der Matrix des Verschachtelungspufferspeichers 3003 in 30 angeordnet sind. Diese Merkmale sind zum Schutz der Headerinformation vorgesehen.
  • 30 ist eine Speicherübersicht, welche ein Paketblockerzeugungsverfahren zeigt, das von der DIF-Datenverarbeitungsschaltung 104h in 29(A) ausgeführt wird und zeigt detailliert die in dem Verschachtelungspufferspeicher 3003 in 29(A) gespeicherten Speicherinhalte. In der neunten bevorzugten Ausführungsform ist der Header durch zweimaliges Übertragen der Headerinformation einschließlich eines Zeitkodes durch die lange Verschachtelung der AAL TYPE 1.
  • Wie oben beschrieben, ist es, wenn die Zellverlustrate und die Fehlerrate des ATM-Netzwerkes extrem schlecht sind, manchmal der Fall, in welchem der Zellverlust oder ähnliches die Fehlerkorrekturkapazität übersteigt und keine Korrektur ausgeführt werden kann. In 24 kann zum Beispiel, wenn die ATM-Zelle 2201 verloren geht und keine Korrektur ausgeführt werden kann, da die ATM-Zelle 2201 die Headerinformation der Zeitkodeinformation und so weiter enthält, die Position des Bildes, zu welchem sämtliche der 75 DIF-Blöcke, die zu der langen Verschachtelungseinheit gehören, gehören, nicht identifiziert werden, dann werden sämtliche 75 Blöcke nachfolgend als Fehler behandelt, resultierend in einem merklich beeinträchtigten Bild. Insbesondere wenn eine hohe Bildqualität durch eine Rundfunkstation oder ähnliches erforderlich ist, kann das Bild nicht akzeptiert werden. Daher wird in der bevorzugten Ausführungsform der vorliegenden Erfindung die Erfassung der Wahrscheinlichkeit der Headerinformation in der Verschachtelungseinheit durch Aufnehmen der Headerinformation in zwei ATM-Zellen in jeder Verschachtelungseinheit verbessert.
  • Wie in 30(A) gezeigt, ist die Headerinformation in den Anfangssektionen einer ATM-Zelle 2400 und einer ATM-Zelle 2401 aufgenommen. Um die Headerinformation in den Positionen aufzunehmen, sind die Header- und Dummy-Informationen in der Übertragungseinheit 1804 in 19 anzuordnen, wie in 30(B) gezeigt.
  • Obwohl die neunte bevorzugte Ausführungsform zwei Stücke Headerinformation aufweist, ist die Headerinformation nicht auf die Anzahl zwei beschränkt. Die Positionen, an welchen die Mehrzahl von Headern gespeichert werden, kann in jeder der ATM-Zellen angeordnet sein, solange die ATM-Zellen verschieden sind. Der Header kann innerhalb jeder ATM-Zelle an einer beliebigen Position angeordnet sein.
  • Wie oben beschrieben, ist die vorliegende bevorzugte Ausführungsform eine modifizierte bevorzugte Ausführungsform der siebten bevorzugten Ausführungsform und der Unterschied zu der siebten bevorzugten Ausführungsform ist, dass diese bevorzugte Ausführungsform durch Ausführen einer Steuerung verwirklicht werden kann, so dass der Header durch die Blockpufferspeichersteuerungsschaltung 6003c in 29 zwei Mal zu der Dummysektion übertragen wird, wie in 30(B) gezeigt. In diesem Fall kann der Zeitkode leicht durch Bereitstellen eines Registers innerhalb des Blockpufferspeichers 6002 und Speichern des Zeitkodes in dem Register verwirklicht werden. In einer vergleichbaren Weise zu derjenigen der siebten bevorzugten Ausführungsform ist die Verarbeitung der Blockpufferspeichersteuerungsschaltung 6003c festgelegt und daher kann diese bevorzugte Ausführungsform durch Bereitstellen eines ROM innerhalb der Blockpufferspeichersteuerungsschaltung 6003c auf einfache Weise verwirklicht werden.
  • Gemäß der vorliegenden Erfindung werden die Daten durch Zusammensetzen der Mehrzahl von Zellen mit dem Header der Zeitkodeinformation oder ähnlichem für die Daten in der vorbestimmten Verarbeitungseinheit (in der Verschachtelungseinheit der AAL TYPE 1 in der neunten bevorzugten Ausführungsform) übertragen, so dass die Bildposition oder Tonposition in der Verarbeitungseinheit sicher erfasst werden kann und dadurch erlaubt, Bild und Ton hoher Qualität zu übertragen.
  • Obwohl die neunte bevorzugte Ausführungsform unter Verwendung des Falles beschrieben wurde, in welchem der Zeitkode durch den in 19 als ein Beispiel gezeigten Datenverringerungsvorgang zwei Mal enthalten ist, ist der Gegenstand der vorliegenden Erfindung, das Erhalten einer kennzeichnenden Wirkung durch Schreiben des Zeitkode in die Mehrzahl verschiedener Pakete (ATM-Zellen) innerhalb der Übertragungsverarbeitungseinheit (Verschachtelungseinheit der AAL TYPE 1) zu ermöglichen. Daher hat die vorliegende Erfindung die kennzeichnende Wirkung ungeachtet des Vorhandenseins oder Nichtvorhandenseins des Datenverringerungsvorgangs und der Umfang der vorliegenden Erfindung schließt auch den Fall nicht aus, in welchem kein Datenverringerungsvorgang ausgeführt wird.
  • Wie oben beschrieben, kann gemäß der neunten bevorzugten Ausführungsform dervorliegenden Erfindung die Headerinformation des Zeitkodes oder ähnliches sicher erfasst werden, auch wenn der Zellverlust oder Bitfehler auftritt, so dass die Position der übertragenen Bildinformation sicher erfasst werden kann und dadurch ermöglicht, dass die Übertragung von Bild und Ton mit hoher Qualität verwirklicht werden kann.
  • ZEHNTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 31 ist eine Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1b gemäß einer zehnten bevorzugten Ausführungsform dervorliegenden Erfindung zeigt. 32 ist eine Blockdarstellung, welche einen durch die ATM-Zellausbildungsschaltung 105a in 31 ausgeführten ATM-Zellausbildungsvorgang zeigt.
  • Diese zehnte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass die ATM-Ausbildungsschaltung 105a vorgesehen ist, verglichen mit der ersten bevorzugten Ausführungsform in 1, und die Übertragung wird durch das Protokoll der AAL TYPE 5 des ATM ausgeführt.
  • In 32 bezeichnet das Bezugszeichen 1101 eine in der ersten bevorzugten Ausführungsform beschriebene ATM-Zellblockfolge. Das Bezugszeichen 1102 bezeichnet eine AAL-Schicht-CS-Benutzerinformation und zusätzliche Information. Die zusätzliche Information der AAL TYPE 5 ist aufgebaut aus:
    • (a) Füllen (nicht dargestellt, nachfolgend als PAD bezeichnet) von 0 bis 47 Byte für eine derartige Anpassung, dass der Rahmen das Vielfache von 48 Byte wird;
    • (b) CPCS (Common Part Convergence Sublayer) Inter-Benutzer-Information (CPCS-UU) zum Übertragen von Information, welche von der oberen Schicht zu verwenden ist;
    • (c) Common-Part-Indikator (CPI), der gegenwärtig keine vorbestimmte Verwendung hat und unter den vorliegenden Bedingungen in jedem Fall auf Null gesetzt ist;
    • (d) Länge zum Anzeigen einer Benutzerinformationslänge in einer Einheit von Byte; und
    • (e) ein Fehlererfassungsverwendungskode (CRC-32) aus 4 Byte (32 Bit) zum Ausführen einer Fehlererfassung des gesamten CPCS-Rahmens. Acht Byte der obigen CPCS-UU, CPI, Länge und CRC-32 werden in der folgenden Beschreibung als ein Nachspann bezeichnet.
  • Die zehnte bevorzugte Ausführungsform der vorliegenden Erfindung hat eine Bedeutung für die Benutzerinformationsregion, PAD und Länge. Gemäß dem Standard des AAL-TYPE-5-Prokolls muss das PAD zum Verwirklichen der Anpassung eingefügt sein, so dass die Benutzerinformationsregion und die zusätzliche Information insgesamt das Vielfache von 48 Byte umfassend erreicht. Das PAD sind bedeutungslose Daten, welche eine Erhöhung der zu übertragenden Datenmenge bewirken und müssen so klein wie möglich gemacht werden. Beim Einfügen des PAD wird es zwischen der Benutzerinformationsregion und der CPCS-UU eingefügt.
  • Das Bezugszeichen 1103 bezeichnet den Datenaufbau der SAR-(Segmentierungs- und Neuanordnungs)-Teilschicht der AAL-Schicht. Das Bezugszeichen 1104 bezeichnet die Zelle der ATM-Schicht. Das Bezugszeichen 1101 bezeichnet aus 248 ATM-Zellblöcken aus 47 Byte aufgebaute Daten, wie in der ersten bevorzugten Ausführungsform beschrieben.
  • In der CS ist die Benutzerinformation aus acht ATM-Zellblöcken aufgebaut. In diesem Fall hat die Benutzerinformation 376 Byte und daher speichert die Länge den Zustand von 376 Byte. Die zusätzliche Information hat acht Byte und daher führt dies zu insgesamt 384 Byte, was das Vielfache der Nutzlast von 48 Byte ist und keine unnötigen PAD erfordert. Wenn die Verarbeitung der Daten 1102 beendet ist, werden die Daten zu der SAR-Schicht übertragen. In der SAR-Schicht werden die Daten in Gruppen von 48 Byte gemäß dem AAL-TYPE-5-Protokoll aufgeteilt und zu der ATM-Schicht übertragen. In der ATM-Schicht wird, wie in 32 gezeigt, eine ATM-Zelle ausgebildet durch Anfügen des 5 Byte Zellheaders, wie durch die schraffierte Sektion von 1104 angezeigt.
  • Die ATM-Zellblockfolge ist aus 248 ATM-Zellblöcken aufgebaut und daher wird die Protokolldateneinheit von 1102 genau in der Anzahl von 248/8 = 31 verarbeitet. Entsprechend gibt es keinen Bedarf zum Hinzufügen der Dummydaten (PAD) zum Erstellen der Protokolldateneinheit, so dass die sehr effiziente Übertragung verwirklicht werden kann.
  • Die ATM-Zellausbildungsschaltung 105a führt die Verarbeitung der AAL-Schicht und der ATM-Schicht aus. In Bezug auf die Schaltungen für die Verarbeitung werden Ausstattungen für die Übertragung gemäß dem AAL-TYPE-5-Protokoll gegenwärtig veröffentlicht und diese Schaltungen können durch Verwendung dieser Ausstattungen leicht verwirklicht werden. In Bezug auf die Netzwerkschnittstelle 106 werden die physikalische ATM-Schicht LSIs und ähnliches veröffentlicht und die Schnittstelle kann durch die Verwendung dieser Ausstattungen leicht verwirklicht werden. Daher können die AAL-Schicht, die ATM-Schicht und die physikalische ATM-Schicht bei geringen Kosten auf einfache Weise verwirklicht werden.
  • Wie oben beschrieben, kann in der vorliegenden bevorzugten Ausführungsform eine Verringerung der Datenmenge um 2,87% in einer mit derjenigen der ersten bevorzugten Ausführungsform vergleichbaren Weise verwirklicht werden, so dass die Kommunikationslast merklich verringert werden kann und die Verwendung von Ressourcen des Kommunikationsnetzwerkes verringert werden kann. Durch die Verringerung des Betrags der Kommunikation wird die Kommunikationszeit verringert und die Zuverlässigkeit der Echtzeitkommunikationen wird in diesem Maß der Grad verbessert. Weiterhin wird die auf das ATM-Netzwerk ausgeübte Last verringert, die auf die ATM-Vermittlung innerhalb des Netzwerkes ausgeübte Last wird verringert und die Wahrscheinlichkeit des Auftretens des Zellverlustes wird verringert, so dass sehr zuverlässige Kommunikationen, bezogen auf die Fehler, erreicht werden können. Weiterhin kann die Benutzerinformati onssektion der CS des TYPE 5 effektiv verwendet werden, so dass die Übertragung einer hohen Effizienz verwirklicht werden kann.
  • Die Daten werden nach der Verarbeitung in der oberen Schicht in einer Form zur sehr einfachen Verarbeitung in der AAL-Schicht geliefert und daher kann die bevorzugte Ausführungsform verwendet werden, ohne zusätzliche Schaltungen für die Verarbeitung der AAL-Schicht und der nachfolgenden Stufen zu erfordern. Weiterhin können durch die Ausführung der Verarbeitung basierend auf dem Standard der AAL TYPE 5 die gegenwärtig veröffentlichten Ausstattungen verwendet werden, wie sie sind. Die hinzuzufügende Schaltung kann mit einem sehr einfachen Schaltungsaufbau verwirklicht werden und daher kann die Schaltung sehr einfach bei geringen Kosten verwirklicht werden.
  • ELFTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 33 ist eine Blockdarstellung, welche einen Aufbau einer DIF-Datenverarbeitungsschaltung 104i gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, während 34 eine Blockdarstellung ist, welche ein durch eine mit der DIF-Datenverarbeitungsschaltung 104i in 33 ausgestatteten ATM-Übertragungsvorrichtung ausgeführtes Paketblockerzeugungsverfahren zeigt.
  • Diese elfte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass im Vergleich mit der DIF-Datenverarbeitungsschaltung 104 in 4 weiterhin eine Paritätshinzufügeschaltung 1401, ein ATM-Zellblockfolgepufferspeicher 1402 und eine Verschachtelungssteuerungsschaltung 1403 vorgesehen sind. In diesem Fall fügt die Paritätshinzufügeschaltung 1401 eine vorbestimmte Parität für FEC zu der von dem Blockpufferspeicher 6002 ausgegebenen Datenkette in einer vorbestimmten Einheit von Daten hinzu und gibt dann Daten aus, zu welchen die Parität für FEC hinzugefügt ist. Als nächstes führt die Verschachtelungssteuerungsschaltung 1403 einen Verschachtelungsvorgang durch Schreiben der von der Paritätshinzufügeschaltung 1401 ausgegebenen Daten in den ATM-Zellblockfolgepufferspeicher 1402 mit einer Matrixform in der ersten Richtung der Matrix und danach Lesen der Daten aus dem ATM-Zellblockfolgepufferspeicher 1402 in der zweiten Richtung senkrecht zu der ersten Richtung der Matrix aus und gibt dann die nach dem Verschachtelungsvorgang erhaltenen Daten in einer Einheit von Daten in der zweiten Richtung aus. Weiterhin übertragen die ATM-Zellausbildungsschaltung 105a und die Netzwerkschnittstelle 106 die eingegebenen Daten mit der als Übertragungseinheit verwendeten Dateneinheit als Übertragungseinheit zu dem ATM-Netzwerk 100.
  • 34 zeigt die Datenverarbeitung der elften bevorzugten Ausführungsform der vorliegenden Erfindung. Die elfte bevorzugte Ausführungsform hat die Wirkung, dass die Fehlerkorrekturwirkung durch Ausführen der Datenverschachtelung und wirksames Verwenden der durch das AAL-TYPE-5-Protokoll ausgeführten Fehlererfassung durch CRC verbessert werden kann.
  • In 34 bezeichnet das Bezugszeichen 1201 die in der ersten bevorzugten Ausführungsform beschriebene ATM-Zellblockfolge. Das Bezugszeichen 1202 bezeichnet Daten, welche erhalten wird, indem die ATM-Zellblockfolge 1201 einem Verschachtelungsvorgang und einem Hinzufügevorgang einer Parität für FEC gemäß einem später beschriebenen Verfahren unterworfen wird und die schraffierte Sektion ist die Parität für FEC.
  • Das Bezugszeichen 1203 bezeichnet die CS der AAL-Schicht. Das Bezugszeichen 1204 bezeichnet den Datenaufbau der SAR-Teilschicht der AAL-Schicht. Das Bezugszeichen 1205 bezeichnet die Zellen der ATM-Schicht. Die Vorgänge von 1203, 1204 und 1205 sind die gleichen, wie die in der vierten bevorzugten Ausführungsform beschriebenen. Was sich von der vierten bevorzugten Ausführungsform unterscheidet, ist nur die Tatsache, dass der Betrag der Information durch Parität für FEC erhöht ist und die Anzahl von Verarbeitungshäufigkeiten erhöht ist.
  • 35 ist eine Speicherübersicht, welche Speicherinhalte eines ATM-Zellblockfolgepufferspeichers 1402 gemäß einem Paketblockerzeugungsverfahren zeigt, welches von der Verschachtelungssteuerungsschaltung 1403 in 33 ausgeführt wird.
  • Gemäß dem in 35 gezeigten Verfahren sind die Daten-Schreibrichtung und Leserichtung durch das Konzept der zweidimensionalen Matrix in dem ATM-Zellblockfolgepufferspeicher 1402 gezeigt. Jedes Stück der Benutzerinformation hat 376 Byte und die Daten der ATM-Zellblockfolge sind in 31 Stücken der Benutzerinformation gespeichert. Daher haben die Daten insgesamt 376 × 31 = 11656 Byte entsprechend der Datenmenge der ATM-Zellblockfolge. Daher kann die Verarbeitung ohne Einfügen von Dummy-Daten erreicht werden, so dass eine effektive Übertragung erreicht werden kann.
  • Das Schreiben der Daten in den ATM-Zellblockfolgepufferspeicher 1402 wird in der Spaltenrichtung (Längsrichtung in der Figur) ausgeführt, wie durch 9001 in 35 bezeichnet. Der Paritätsbetrag kann jeden Wert entsprechend der erforderlichen Fehlerkorrekturkapazität haben und vier Byte sind für 31 Byte Information in der vorliegenden bevorzugten Ausführungsform vorgesehen.
  • Eine 4-Byte-Parität für FEC wird zu den 31 Byte Daten hinzugefügt. Wenn das Schreiben in der Spaltenrichtung bis zu der Parität für FEC beendet ist, werden die durch Hinzufügen der 4-Byte- Parität für FEC zu den nächsten 31 Byte Daten erhaltenen Daten in der Spaltenrichtung geschrieben, so dass die Adresse in der Spaltenrichtung ansteigt. Wenn das Schreiben sämtlicher Daten und Paritäten für FEC beendet ist, wird das nächste Lesen ausgeführt.
  • Andererseits wird das Lesen in der Richtung (horizontale Richtung in 35), welche zweidimensional senkrecht zu der in 35 gezeigten Schreibrichtung ist, ausgeführt. In diesem Fall wird das Lesen von der Benutzerinformation 0, Benutzerinformation 1 und Benutzerinformation 2 zu der Parität für FEC 3 ausgeführt.
  • Weiterhin wird, wie durch 1203 in 34 bezeichnet, die Verarbeitung der zusätzlichen Information des CRC und so weiter durch den AAL-Vorgang bei jedem Lesen der Benutzerinformation ausgeführt. An der Empfängerseite der ATM-Übertragungsanschlussvorrichtung kann die Fehlererfassung durch die CRC-Fehlerprüfung ausgeführt werden, welche erlaubt, dass die Fehlerkorrektur durch die hinzugefügte Parität verwirklicht wird. Daher wird die Korrekturkapazität erhöht, mit dem Vorteil des AAL-Standards. Es ist anzumerken, dass die Korrektur bis zu doppelten Fehlern durch die hinzugefügte Parität erreicht werden kann.
  • In der in 33 gezeigten DIF-Datenverarbeitungsschaltung 104i wird zu der von dem Blockpufferspeicher 6002 ausgegebenen ATM-Zellblockfolge die 4-Byte-Parität für FEC durch die Paritätshinzufügeschaltung 1401 alle 31 Byte hinzugefügt und danach in den ATM-Zellblockfolgepufferspeicher 1402 eingegeben. Der ATM-Zellblockfolgepufferspeicher 1402 ist aus zwei Speichern aufgebaut, welche in der Lage sind, darin die Benutzerinformation und die Parität für FEC, gezeigt in 35, zu speichern und alternierend zum Schreiben und Lesen verwendet zu werden. Das Daten-Schreiben und Lesen des ATM-Zellblockfolgepufferspeichers 1402 werden durch die Verschachtelungssteuerungsschaltung 1403 ausgeführt.
  • Die Verschachtelungssteuerungsschaltung 1403 erzeugt eine Adresse, so dass durch Ausgeben von der Paritätshinzufügeschaltung 1401 durch Hinzufügen der 4-Byte-Parität zu den 31 Byte Daten erhaltene 35 Byte Daten in den ATM-Zellblockfolgepufferspeicher 1402 in der Spaltenrichtung (Längsrichtung in 35) geschrieben werden und das Schreiben der Daten ausführt. Wenn das Schreiben der Daten in jede Spalte beendet ist, wird das Schreiben der Daten in der Spaltenrichtung in einer Richtung fortgesetzt, in welcher die Zeilenadresse ansteigt und das Schreiben wird zum Lesen umgeschaltet, wenn das Schreiben des in 35 gezeigten Speichers beendet ist (ausgenommen die 8 Byte zusätzliche Information). Für das Lesen erzeugt die Verschachtelungssteuerungsschaltung 1403 eine Adresse, sodass die Daten in der Zeilenrichtung der Matrix in 35 aus dem ATM-Zellblockfolgepufferspeicher 1402 gelesen werden, um dadurch die Daten in einer Einheit der Benutzerinformation (376 Byte) zu lesen.
  • Die Verschachtelungssteuerungsschaltung 1403 führt die Erzeugung fester Adressen zur Verschachtelung wiederholt aus und daher kann die Schaltung aus einer einfachen Schaltung in einem ROM aufgebaut sein, in welchem Adressen der Einzelzeitfolge gespeichert sind. Die aus dem ATM-Zellblockfolgepufferspeicher 1402 ausgelesenen Daten werden von einem Ausgangsanschluss 1404 ausgegeben. Das Ausgangssignal des Ausgangsanschlusses 1404 wird das Ausgangssignal der DIF-Datenverarbeitungsschaltung 104 in 1 und daher wird die nächste Verarbeitung mit der ATM-Zellausbildungsschaltung 105a in 1 fortgesetzt.
  • Die ATM-Zellausbildungsschaltung 105a führt die Verarbeitung der AAL-Schicht und der ATM-Schicht aus, wie oben beschrieben. In Bezug auf Schaltungen für die obige Verarbeitung werden Ausstattungen für die Übertragung gemäß dem AAL-TYPE-5-Protokoll gegenwärtig veröffentlicht und diese Schaltungen können durch Verwendung dieser Ausstattungen auf einfache Weise verwirklicht werden. In Bezug auf die Netzwerkschnittstelle 106 werden physikalische ATM-Schicht-LSIs und ähnliches veröffentlicht und die Schnittstelle kann unter Verwendung dieser Ausstattungen auf einfache Weise verwirklicht werden. Daher können die AAL-Schicht, die ATM-Schicht und die physikalische ATM-Schicht bei geringen Kosten auf einfache Weise verwirklicht werden.
  • Wie oben beschrieben wird die Fehlerkorrekturwirkung gemäß der elften bevorzugten Ausführungsform durch die Nutzung des Vorteils des Ergebnisses der Fehlererfassung der AAL TYPE 5 basierend auf dem ATM-Standard und Hinzufügen der Parität für FEC, so dass die Parität senkrecht zu der konzeptionellen Richtung der Fehlererfassung von AAL TYPE 5 wird, verbessert. Insbesondere der Zellverlust (Paketverlust), welcher der charakteristische Fehler der ATM-Kommunikationen (Paketkommunikationen) ist, kann durch die Fehlerprüfung der AAL TYPE 5 erfasst werden und der Verlust der Korrektur des CS-Blocks, in welchem ein Fehler erfasst wird, kann verwirklicht werden. Daher können sehr zuverlässige Kommunikationen, welche insbesondere den Zellverlust tolerieren, verwirklicht werden.
  • Weiterhin wird der Verschachtelungsvorgang durch die Verschachtelungssteuerungsschaltung 1003 ausgeführt und daher ist die Wirkung der Verteilung von Fehlern in einer Einheit einer ATM-Zellblockfolge sehr groß. Weiterhin gibt es viele auf dem ATM-Standard basierende Ausstattungen und diese Ausstattungen können für die AAL-Verarbeitung verwendet werden und daher kann die vorliegende Erfindung bei geringen Kosten leicht verwirklicht werden.
  • Weiterhin kann eine Verringerung der Datenmenge von 2,87% in einer vergleichbaren Weise wie derjenigen der ersten bevorzugten Ausführungsform verwirklicht werden, so dass die Kommunikationslast merklich verringert werden kann und die Verwendung von Ressourcen des Kommu nikationsnetzwerkes verringert werden kann. Durch diese Verringerung im Betrag der Kommunikation wird die Kommunikationszeit verringert und die Zuverlässigkeit der Echtzeitkommunikationen wird in dem Maß oder Grad verbessert.
  • Weiterhin ist die Verschachtelungseinheit an die Datenmenge der ATM-Zellblockfolge angeglichen und daher kann die Datenübertragung ohne Hinzufügen von Dummydaten oder ähnlichem effektiv ausgeführt werden. Demnach kann die Kommunikationslast merklich verringert werden und die Verwendung der Ressourcen des Kommunikationsnetzwerkes kann verringert werden. Durch die Verringerung des Betrages der Kommunikationen wird die Kommunikationszeit kurz und verbessert dadurch die Zuverlässigkeit der Echtzeitkommunikationen in dem Maß oder Grad.
  • Die Daten werden nach der Verarbeitung in der oberen Schicht in einer Form zur sehr einfachen Verarbeitung in der AAL-Schicht geliefert und daher kann die bevorzugte Ausführungsform verwendet werden, ohne zusätzliche Schaltungen für die Verarbeitung der AAL-Schicht und der nachfolgenden Stufen zu benötigen. Das heißt, die gegenwärtig veröffentlichten Ausstattungen können verwendet werden, wie sie sind, und die hinzuzufügende Schaltung kann mit einem sehr einfachen Aufbau verwirklicht werden und daher kann die Schaltung sehr leicht bei geringen Kosten verwirklicht werden. Weiterhin wird die Fehlererfassung mit CRC ausgeführt, und daher wird nicht nur der Zellverlust, sondern auch der Bitfehler sicher erfasst, so dass die Übertragungssystem hoher Qualität frei von fehlerhafter Korrektur angegeben werden kann.
  • Obwohl die Verschachtelung in der elften bevorzugten Ausführungsform ausgeführt wird, schließt der Umfang der Erfindung nicht die Form aus, in welcher keine Verschachtelung ausgeführt wird. In solch einem Fall ist es einwandfrei, die Richtung, in welcher die Parität für FEC hinzugefügt wird, wie zum Beispiel in 35, identisch zu der Richtung der vorliegenden bevorzugten Ausführungsform zu machen und die Daten-Schreibrichtung und die Leserichtung identisch miteinander zu machen. Auch in einem solchen Fall ist die Wirkung, dass die Zellverlustkorrekturkapazität hoch ist, nicht verloren.
  • Die elfte bevorzugte Ausführungsform nimmt den Fall an, in welchem das komprimierte Bild als ein Beispiel übertragen wird. In Bezug auf zum Beispiel unkomprimierte Bild und Ton-Information breitet sich der Fehler nicht in jedes komprimierte Paket aus und der Fehler wird durch die Verschachtelungswirkung verteilt, so dass insbesondere eine Übertragung mit hoher Qualität erreicht werden kann.
  • ZWÖLFTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 36 ist eine Ansicht, welche einen Aufbau einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, wobei 36(A) eine Blockdarstellung ist, welche einen Aufbau der DIF-Datenverarbeitungsschaltung 104j der zwölften bevorzugten Ausführungsform zeigt, 36(B) ist eine Blockdarstellung, welche von dem Blockpufferspeicher 6002 in den Verschachtelungspufferspeicher 2600 in 36(A) eingegebene Daten zeigt, 36(C) ist eine Speicherübersicht, welche Speicherinhalte der Verschachtelungspufferspeichers 2600 gemäß einem durch die Verschachtelungssteuerungsschaltung 2601 in 36(A) ausgeführten Verschachtelungsverfahren zeigt, 36(D) ist eine Blockdarstellung, welche von der Paritätshinzufügeschaltung 2602 in den Verschachtelungspufferspeicher 2603 in 36(A) eingegebene Daten zeigt, und 36(E) ist eine Speicherübersicht, welche Speicherinhalte des Verschachtelungspufferspeichers 2603 gemäß einem durch die Verschachtelungssteuerungsschaltung 2604 in 36(A) ausgeführten Verschachtelungsverfahren zeigt.
  • Diese zwölfte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass ein Verschachtelungspufferspeicher 2600, eine Verschachtelungssteuerungsschaltung 2601, eine Paritätshinzufügeschaltung 2602, ein Verschachtelungspufferspeicher 2603 und eine Verschachtelungssteuerungsschaltung 2604 an Stelle der Schaltungen 1401, 1402 und 1403 vorgesehen sind, verglichen mit der DIF-Datenverarbeitungsschaltung 104i der elften bevorzugten Ausführungsform in 33.
  • Die DIF-Datenverarbeitungsschaltung 104i dieser zwölften bevorzugten Ausführungsform ist ausgestattet mit:
    • (a) einer Verschachtelungssteuerungsschaltung 2601, welche einen ersten Verschachtelungsvorgang durch Schreiben der von dem Blockpufferspeicher 6002 ausgegebenen Datenkette in den Verschachtelungspufferspeicher 2600 mit einer ersten Matrixform in der ersten Richtung der Matrix ausführt und danach die Daten aus dem Verschachtelungspufferspeicher 2600 in der zweiten Richtung senkrecht zu der ersten Richtung der ersten Matrix liest und dann die nach dem ersten Verschachtelungsvorgang erhaltenen Daten in einer Einheit von Daten in der zweiten Richtung ausgibt;
    • (b) einer Paritätshinzufügeschaltung 2602, welche eine vorbestimmte Parität für FEC zu den von dem Verschachtelungspufferspeicher 2600 in einer Einheit von Daten in der zweiten Richtung ausgegebenen Daten hinzufügt und dann die Daten ausgibt, zu welchen die Parität für FEC hinzugefügt ist; und
    • (c) einer Verschachtelungssteuerungsschaltung 2604, welche einen zweiten Verschachtelungsvorgang durch Schreiben der von der Paritätshinzufügeschaltung 2602 ausgegebenen Daten in den Verschachtelungspufferspeicher 2603 mit einer zweiten Matrixform in einer vierten Richtung der zweiten Matrix, welche mit der zweiten Richtung der ersten Matrix übereinstimmt, ausführt und danach die Daten aus dem Verschachtelungspufferspeicher 2603 in einer dritten Richtung senkrecht zu der vierten Richtung der zweiten Matrix liest und dann die nach dem zweiten Verschachtelungsvorgang erhaltenen Daten in einer Einheit von Daten in der dritten Richtung ausgibt.
  • Diese zwölfte bevorzugte Ausführungsform wird basierend auf dem Fall beschrieben, in welchem die Verschachtelung nicht gemäß dem System der elften bevorzugten Ausführungsform ausgeführt wird. Die vorliegende bevorzugte Ausführungsform wird ebenfalls unter Annahme des Falles beschrieben, in welchem die DIF-Datenkette 1702 in 37 als ein Beispiel übertragen wird.
  • 38 ist eine Blockdarstellung, welche einen Aufbau von Daten zeigt, welche von der ATM-Zellausbildungsschaltung 105 der mit der DIF-Datenverarbeitungsschaltung 104j aus 36(A) ausgestatteten ATM-Übertragungsvorrichtung ausgegeben werden. In der in 38 gezeigten konzeptionellen, zweidimensionalen Matrix stimmen die Schreibrichtung und die Leserichtung der DIF-Datenkette miteinander überein. Die von dem Blockpufferspeicher 6002 ausgegebene DIF-Datenkette 1702 wird in der Zeilenrichtung der obigen Matrix geschrieben. Die DIF-Datenkette 1702 hat 467 Byte und daher werden 5 Dummydaten (PAD) durch die Verarbeitung der AAL TYPE 5 für die Anpassung an die gültige Datenlänge von 48 Byte der ATM-Zelle hinzugefügt und ein 8-Byte-Anhang einschließlich CRC und ähnlichem wird in einer vergleichbaren Weise durch die Verarbeitung der AAL TYPE 5 für die Formierung von insgesamt 480 Byte hinzugefügt. Dann wird eine PDU mit 10 ATM-Zellen übertragen.
  • Schließlich werden die DIF-Blockdaten aus 77 Byte in der durch die dicken Linien in 38 angezeigten Datensektion gespeichert. Ein Header wird zu jeder DIF-Datenkette hinzugefügt, welche der durch die Schraffur mit der rechten Seite abwärts angezeigte Headersektion wird. Basierend auf dem AAL-TYPE-5-Übertragungsprotokoll werden das durch die PAD-Sektion angezeigte PAD und der durch die Anhangsektion angezeigte Anhang zu dem Ende in der Zeilenrichtung der Matrix für jede DIF-Block-Datenkette, Header und Parität für FEC hinzugefügt.
  • In der zwölften bevorzugten Ausführungsform werden fünf Paritäten für FEC zu 50 PDUn für die Übertragung hinzugefügt, wobei die Einheit der Hinzufügung der Parität für FEC jedoch nicht darauf beschränkt ist.
  • Eine PDU ist aus sechs DIF-Blöcken aufgebaut, wie anhand von 37 beschrieben, und die in 38 gezeigte Übertragungseinheit ist aus einer gültigen Datensektion aus 50 Zeilen aufgebaut und daher ist eine PDU aus 6 × 50 = 300 DIF-Blöcken aufgebaut. Ein Rahmen ist aus 1500 DIF-Blöcken aufgebaut und daher führt dies zu 1500/300 = 5, so dass die DVC-Daten eines Rahmens mit dem Fünffachen der Übertragungseinheit in 38 übertragen werden können.
  • In 36(A) wird das Eingeben der DIF-Block-Datenkette durch den Eingangsanschluss 6001 ausgeführt. In 36(A) wird die in 9 und 36(B) gezeigte Datenkette 1702 durch den Blockpufferspeicher 6002 und die Blockpufferspeichersteuerungsschaltung 6003 erhalten. Diese Datenkette 1702 ist die gleiche wie 1702 in 9. Der Verschachtelungspufferspeicher 2600 hat eine Größe zum Speichern der Datensektion und der Headersektion in 38 und die von dem Blockpufferspeicher 6002 ausgegebenen Daten werden sequenziell in den Verschachtelungspufferspeicher 2600 in der Zeilenrichtung geschrieben, während die Zeile entsprechend der Konzeption der zweidimensionalen Matrix von links nach rechts verschoben wird. Das Datenlesen aus dem Verschachtelungspufferspeicher 2600 wird in der Spaltenrichtung ausgeführt, während die Spalte von oben nach unten verschoben wird. Die Steuerung des Schreibens und des Lesens des Verschachtelungspufferspeichers 2600 wird durch die Verschachtelungspufferspeichersteuerungsschaltung 2601 ausgeführt. Dies sind feste Schreib- und Lese-Verfahren und daher können die Verfahren durch Speichern eines Programms der Verfahren z. B. in einem ROM mit einer geringen Speicherkapazität und Ausstattung der Verschachtelungssteuerungsschaltung 601 mit dem ROM einfach implementiert werden.
  • Die strukturelle Ansicht der in den Verschachtelungspufferspeicher 2600 geschriebenen Daten ist in 36(C) gezeigt. Diese entspricht der Datensektion und der Headersektion in 38.
  • Die Ausgangsdaten des Verschachtelungspufferspeichers 2600 werden zu der Paritätshinzufügeschaltung 2602 übertragen, wie in 36(D) gezeigt, die 5-Byte-Parität für FEC wird zu den 50 Byte Daten konzeptionell in der Spaltenrichtung hinzugefügt.
  • Die Ausgangsdaten von der Paritätshinzufügeschaltung 2602 werden in den Verschachtelungspufferspeicher 2603 geschrieben. Das Schreiben wird konzeptionell in der Spaltenrichtung ausgeführt, während die Spalte von links nach rechts verschoben wird. Das Datenlesen wird sequenziell in der Zeilenrichtung ausgeführt, während die Zeile von oben nach unten verschoben wird. Die Schreib- und Lese-Steuerung des Verschachtelungspufferspeichers 2603 wird durch die Verschachtelungssteuerungsschaltung 2604 ausgeführt. Diese sind feste Schreib- und Lese-Vertahren und daher können die Verfahren durch Speichern eines Programms der Verfahren z.B. in einem ROM mit einer geringen Speicherkapazität und Ausstatten der Verschachtelungssteuerungsschaltung 2604 mit dem ROM leicht verwirklicht werden.
  • Die strukturelle Ansicht der in den Verschachtelungspufferspeicher 2603 geschriebenen Daten ist in 36(E) gezeigt. Diese entspricht der Datensektion, der Headersektion und der Fehlerkorrekturparitätssektion in 38. Die Ausgabe von dem Verschachtelungspufferspeicher 2603 wird durch einen Ausgabeanschluss 2605 ausgeführt.
  • Die Verarbeitung der AAL TYPE 5 wird in einer mit der Beschreibung der zehnten bevorzugten Ausführungsform vergleichbaren Weise ausgeführt, wobei die ATM-Zellausbildungsschaltung 105a ein Hinzufügen des PAD, Hinzufügen des Anhangs von CRC und ähnlichem ausführt und der verarbeitete ATM-Zellblock durch die Netzwerkschnittstelle 106 zu dem ATM-Netzwerk übertragen wird.
  • Wie oben beschrieben wird gemäß der zwölften bevorzugten Ausführungsform dervorliegenden Erfindung die Fehlerkorrektur durch CRC unter Verwendung der AAL-Protokollfunktion effektiv ausgeführt. Daher kann ein von Fehlerkorrektur freies Übertragungssystem hoher Qualität durch sicheres Erfassen nicht nur des Zellverlustes sondern auch des Bitfehlers und Ausführen der Verlustkorrektur in der oberen Schicht bereitgestellt werden.
  • Die zwölfte bevorzugte Ausführungsform wurde anhand des Falles beschrieben, in welchem die DIF-Datenkette 1702 in 9 als ein Beispiel übertragen wird. Die Datenlöschung ist jedoch nicht Gegenstand der vorliegenden Erfindung und eine Wirkung wird durch Ausführen einer Fehlerprüfung konzeptionell in einer Richtung der zweidimensionalen Matrix und Ausführen einer Fehlerkorrektur senkrecht zu der obigen Richtung erhalten. Daher schließt der Umfang der vorliegenden Erfindung den Fall nicht aus, in welchem keine Datenlöschung ausgeführt wird.
  • DREIZEHNTE BEVORZUGTE AUSFÜHRUNGSFORM
  • 39 ist eine Blockdarstellung, welche einen Aufbau einer ATM-Übertragungsvorrichtung 1c gemäß einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, während 40 eine Blockdarstellung ist, welche ein durch die ATM-Übertragungsvorrichtung in 39 ausgeführtes Paketblockerzeugungsverfahren zeigt.
  • Die ATM-Übertragungsvorrichtung 1c der dreizehnten bevorzugten Ausführungsform ist mit einer Datenverarbeitungseinheit 1601 und einer ATM-Übertragungs-Anschlusseinheit 102 ausgestattet. In diesem Fall ist die Datenverarbeitungseinheit 1601 mit einer DIF-Datenverarbeitungsschaltung 104 vergleichbar mit derjenigen in 1 und einer MPEG-TS-Erzeugungsschaltung 1603 ausgestattet.
  • Die dreizehnte bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass sie ausgestattet ist mit:
    • (a) einer DIF-Datenverarbeitungsschaltung 104, welche einen Übertragungsheader mit einem neuen Identifizierer durch Löschen vorbestimmter redundanter Informationen aus der Blockinformation erzeugt, welche zu einer Mehrzahl von Blöcken basierend auf einer von der Kodierungseinheit 101 ausgegebenen Datenkette gehört; und erzeugt eine Übertragungseinheit mit dem erzeugten Übertragungsheader;
    • (b) einer MPEG-TS-Erzeugungsschaltung 1603, welche die Datenkette mit der Übertragungseinheit, erzeugt durch die DIF-Datenverarbeitungsschaltung 104, ausgibt, während die Datenkette in eine Mehrzahl von Paketen in einer Einheit von MPEG-Transportstrompaketen aufgeteilt wird; und
    • (c) einer ATM-Übertragungsanschlusseinheit 102, welche die von der MPEG-TS-Erzeugungsschaltung 1603 ausgegebene Mehrzahl von Paketen durch eine Übertragungsleitung überträgt.
  • Die dreizehnte bevorzugte Ausführungsform stellt ein Datenübertragungssystem bereit, welches in der Lage ist, die Daten zu MPEG-Transportstrompaketen (nachfolgend als TSP bezeichnet) zusammenzustellen und die Daten auf einfache Weise mit der vorhandenen MPEG-Übertragungsvorrichtung in Übereinstimmung mit dem Standard von MPEG über ATM zu übertragen.
  • Der Standard von MPEG über ATM ist in "The ATM Forum Technical Committee Audiovisual Multimedia Service: Video on Demand Specification 1.0", af-saa-0049.000, Dezember 1995, ATM Forum Technical Committee, beschrieben.
  • In 40 bezeichnet das Bezugszeichen 1501 eine ATM-Zellblockfolge, wie in der ersten bevorzugten Ausführungsform beschrieben. Die ATM-Zellblockfolge umfasst 248 ATM-Zellblöcke mit 47 Byte. Andererseits ist der TSP aus 188 Byte aufgebaut. Daher kann die ATM-Zellblockfolge genau in 47 × 248/188 = 62 TSPn gespeichert werden. In 40 zeigt der Übergang von 1501 zu 1502 den Zustand.
  • Die nachfolgende Verarbeitung entspricht dem Standard von MPEG über ATM und wie mit 1503 bezeichnet, wird die ATM-Übertragung ausgeführt durch Verbinden zweier MTPn miteinander, Hinzufügen zusätzlicher Information der AAL TYPE 5, nachfolgendes Aufteilen des Ergebnis in 48-Byte-Zellen, wie mit 1504 bezeichnet, und weiterhin Hinzufügen des ATM-Zellheaders, wie mit 1505 bezeichnet.
  • In der dreizehnten bevorzugten Ausführungsform war die für das Zusammenstellen in MTPn geeignete Datenmenge, d. h., die gesamte Datenmenge, das Vielfache von 188 Byte zum Zeitpunkt der Ausbildung der ATM-Zellblockfolge 1501 (obere Schicht, bezogen auf die AAL). Daher werden die nachfolgenden Daten sehr einfach, da die Daten eher den vorbestimmten Vorgängen unterworfen werden.
  • In 39 bezeichnet das Bezugszeichen 1601 eine Datenverarbeitungseinheit zum Erzeugen eines MPEG-Transportstroms und ist aus einer DIF-Datenverarbeitungsschaltung 104 und einer MPEG-TS-Erzeugungsschaltung 1603 aufgebaut. Die DIF-Datenverarbeitungsschaltung 104 ist die gleiche wie diejenige in 1, d. h., die gleiche Schaltung wie diejenige in 4. Die MPEG-TS-Erzeugungsschaltung 1603 bildet Daten, welche jeweils 188 Byte aus vier ATM-Zellblöcken aufweisen, basierend auf der von der DIF-Datenverarbeitungsschaltung 104 ausgegebenen Datenkette und gibt dann den MPEG-Transportstrom aus. Die ATM-Übertragungsanschlusseinheit 102 weist eine Schaltung vergleichbar mit derjenigen in 1 auf und überträgt den von der MPEG-TS-Erzeugungsschaltung 1603 ausgegebenen MPEG-Transportstrom zu dem ATM-Netzwerk 100, während der MPEG-Transportstrom in ATM-Zellen gebracht wird. Das heißt, die ATM-Übertragungsanschlusseinheit 102 ist eine Einheit zum Ausführen der Verarbeitung der physikalischen Schichten 1503, 1504 und 1505 in 40 und deren untergeordnete Schichten und Übertragen der Ergebnisse zu dem ATM-Netzwerk 100. Die gegenwärtig breit veröffentlichten Ausstattungen können verwendet werden, wie sie sind und daher kann die Schaltung auf einfache Weise mit geringen Kosten verwirklicht werden.
  • Wie oben beschrieben, sind gemäß der dreizehnten bevorzugten Ausführungsform die DVC-Daten so ausgebildet, dass sie einen Datenaufbau haben, der für den Standard von MPEG über ATM geeignet ist, so dass gegenwärtig weit verbreiteten MPEG-Übertragungsausstattungen verwendet werden können. Die gegenwärtig verbreiteten Ausstattungen können verwendet werden, wie sie sind, so dass die DVC-Daten im ATM in einem sehr einfachen Aufbau bei geringen Kosten übertragen werden können.
  • In der dreizehnten bevorzugten Ausführungsform kann eine Datenmengenverringerung von 2,87% in einer vergleichbaren Weise mit derjenigen der ersten bevorzugten Ausführungsform verwirklicht werden, so dass die Kommunikationslast merklich verringert werden kann und die Verwendung von Ressourcen des Kommunikationsnetzwerkes kann verringert werden. Durch die Verringerung des Betrags der Kommunikationen wird die Kommunikationszeit verringert und die Zuverlässigkeit der Echtzeitkommunikationen wird in dem Maß oder Grad verbessert.
  • Weiterhin ist die auf das ATM-Netzwerk ausgeübte Last gering und die auf die ATM-Vermittlung ausgeübte Last ist ebenfalls gering. Daher ist die Wahrscheinlichkeit des Auftretens eines Zellverlusts oder ähnlichem merklich verringert, so dass eine hochzuverlässige Übertragung mit einer großen Fehlertoleranz erreicht werden kann.
  • Obwohl die AAL-Schicht-Verarbeitung in der dreizehnten bevorzugten Ausführungsform durch die AAL TYPE 5 ausgeführt wird, ist der ATM-Zellblock, welcher aus 47 Byte aufgebaut ist, für den Fall geeignet, in welchem die Verarbeitung gemäß dem AAL-TYPE-1-Protokoll ausgeführt wird. Ausstattungen, welche in der Lage sind, Übertragungen gemäß dem AAL-TYPE-1-Protokoll auszuführen, werden ebenfalls gegenwärtig breit veröffentlicht und die Ausstattungen können verwendet werden, wie sie sind.
  • Wie oben beschrieben, können gemäß der ersten bis dreizehnten Ausführungsform der vorliegenden Erfindung das digitalisierte Bildsignal, Tonsignal und zusätzliche Information im ATM übertragen werden.
  • Obwohl die oben erwähnten bevorzugten Ausführungsformen ATM als ein Beispiel der Übertragungseinrichtung verwenden, schließt der Umfang der Erfindung der vorliegenden Anmeldung den Fall, in welchem andere Paketkommunikationen als die Übertragungseinrichtung verwendet werden, nicht aus.
  • Obwohl die oben genannten bevorzugten Ausführungsformen digitale Haushalts-VTR-Daten als ein Beispiel verwenden, ist das digitale VTR für Rundfunkgewerbe des gleichen Kompressionssystems in der Diskussion für die Standardisierung. Der Umfang der vorliegenden Erfindung schließt den Fall, in welchem die Erfindung der vorliegenden Anmeldung darauf angewendet wird, nicht aus.
  • INDUSTRIELLE ANWENDBARKEIT
  • Wie oben beschrieben können die gegenwärtig veröffentlichten Ausstattungen verwendet werden, wie sie sind, und die zusätzliche Schaltung kann mit einem sehr einfachen Schaltungsaufbau verwirklicht werden. Daher kann die Schaltung sehr einfach bei geringen Kosten verwirklicht werden. Gemäß der vorliegenden Erfindung können zum Beispiel die Daten des DVC-Systems, in welchen die Bilddaten, Tondaten und andere, zusätzliche Informationsdaten in eine durch Aufteilen der Daten in Blöcke fester Länge erhaltene Datenkette ausgegeben werden, durch das Paketkommunikationsnetzwerk, zum Beispiel des ATM-Netzwerks, übertragen werden.
  • Der erste Aspekt der vorliegenden Erfindung erlaubt die Kommunikation mit einer merklich verringerten Informationsmenge, so dass die Kommunikationslast merklich verringert werden kann und die Verwendung der Ressourcen des Kommunikationsnetzwerkes verringert werden kann. Durch die Verringerung des Betrages der Kommunikation wird die Kommunikationszeit verringert und die Zuverlässigkeit der Echtzeitkommunikationen wird in dem Maß oder Grad verbessert. Die von dem Paketkommunikationsnetzwerk verwendete Kommunikationszone wird verringert, die auf das Netzwerk einwirkende Last wird verringert und die auf die Vermittlung des Netzwerkes einwirkende Last wird ebenfalls verringert. Daher ist die Wahrscheinlichkeit des Paketverlustes und ähnlichem verringert, so dass eine hochzuverlässige Übertragung erreicht werden kann.
  • Gemäß dem zweiten Aspekt der vorliegenden Erfindung wird, wenn der Paketverlust und Bitfehler innerhalb des Bereichs der Fehlerkorrektur sind, der Fehler durch die Fehlerkorrektur korrigiert. Auch wenn Paketverlust und Bitfehler jenseits der Fehlerkorrekturkapazität auftreten, breitet sich der Fehler nicht aus, so dass die Bild- und Ton-Übertragung mit hoher Qualität mit einer großen Toleranz für Paketverluste und Bitfehler bereitgestellt werden kann.
  • Gemäß dem dritten Aspekt der vorliegenden Erfindung wird, wenn der Paketverlust und Bitfehler innerhalb des Bereichs der Fehlerkorrektur sind, der Fehler durch die Fehlerkorrektur korrigiert. Wenn der Paketverlust und Bitfehler jenseits der Fehlerkorrekturkapazität auftreten, wird das Vorhandensein oder Nichtvorhandensein des Bitfehlers sicher durch die Fehlerprüfung erfasst, so dass die keinen Bitfehler aufweisenden DIF-Blöcke zur Verwendung des größeren Teils der Daten ausgegeben werden, wie sie sind, während der DIF-Block mit einem Bitfehler als Fehler behandelt wird. Durch dieses Ausführen des Fehlerkorrekturvorgangs kann ein Übertragungssystem angegeben werden, welches eine hohe Bildqualität und eine hohe Tonqualität beibehält.
  • Gemäß dem vierten Aspekt der vorliegenden Erfindung kann, wenn der Paketverlust und Bitfehler auftreten, die Headerinformation wie der Zeitkode oder ähnliches sicher erfasst werden, so dass die Position der übertragenen Bildinformation und so weiter sicher erfasst werden kann, um dadurch zu erlauben, dass eine Übertragung hoher Qualität von Bild und Ton erreicht wird.
  • Gemäß dem fünften Aspekt dervorliegenden Erfindung wird das Fehlererfassungsergebnis basierend auf dem Übertragungsstandard des vorbestimmten Paketkommunikationsnetzwerkes verwendet und die Parität für FEC wird senkrecht zu der konzeptionellen Richtung der Fehlererfassung angefügt, um dadurch zu ermöglichen, dass die Fehlerkorrekturwirkung maximal verwendet werden kann. Insbesondere der Paketverlust, welcher der für das Paketkommunikationsnetzwerk kennzeichnende Fehler ist, kann durch die Fehlererfassung erfasst werden und die Verlustkorrektur des vorbestimmten Blocks, in welchem der Fehler erfasst ist, kann verwirklicht werden. Daher können hochzuverlässige Kommunikationen erreicht werden, die insbesondere für den Paketverlust tolerant sind.
  • Gemäß dem sechsten Aspekt der vorliegenden Erfindung wird eine vorteilhafte Wirkung vergleichbar mit derjenigen des ersten Aspekts der vorliegenden Erfindung angegeben und zum Beispiel können digitale Daten wie DVC-Daten oder ähnliche mit einem für den Standard von MPEG über ATM geeigneten Datenaufbau versehen werden. Daher können die gegenwärtig breit veröffentlichten MPEG-Übertragungsausstattungen verwendet werden. Die gegenwärtig veröffentlichten Ausstattungen können verwendet werden, wie sie sind, so dass die digitalen Daten von z B. den DVC-Daten durch die ATM-Übertragung mit einem sehr einfachen Aufbau bei geringen Kosten übertragen werden können.

Claims (10)

  1. Paketübertragungsvorrichtung zum Übertragen einer Übertragungseinheit mit einer Datenkette, welche so angeordnet ist, dass sie vorbestimmte Daten in eine Mehrzahl von Blöcken unterteilt, wobei jeder Block eine feste Länge aufweist, in einer Paketform, wobei die Paketübertragungsvorrichtung (1) umfasst: eine Erzeugungseinrichtung (104) zum Erzeugen eines Übertragungs-Headers mit einem Identifizierer durch Löschen vorbestimmter Redundanzinformationen aus Blockinformationen, welche zu der Mehrzahl von Blöcken gehört, basierend auf der Datenkette, und zum Erzeugen einer Übertragungseinheit mit dem erzeugten Übertragungs-Header; und eine Übertragungseinrichtung (102) zum Übertragen der von der Erzeugungseinrichtung (104) erzeugten Übertragungseinheit durch eine Übertragungsleitung, dadurch gekennzeichnet, dass die Erzeugungseinrichtung (104) einen Identifizierer erzeugt, indem die Information eines Blocks die Informationen der Mehrzahl von Blöcken darstellt, und einen Übertragungs-Header mit dem erzeugten Identifizierer erzeugt, und dass Blockinformationen zum Bestimmen wenigstens eines Blocktyps und einer Blockreihenfolge zu jedem Block hinzugefügt werden.
  2. Paketübertragungsvorrichtung nach Anspruch 1, bei welcher die Erzeugungseinrichtung (104) bewirkt, dass die Information eines Blocks die Information eines identischen Blocks darstellt.
  3. Paketübertragungsvorrichtung nach einem der Ansprüche 1 bis 2, bei welcher die Erzeugungseinrichtung (104) die Redundanzinformationen einschließlich wenigstens eines reservierten Datenwertes und ungültiger Daten löscht.
  4. Paketübertragungsvorrichtung nach einem der Ansprüche 1 bis 3, bei welcher der Übertragungs-Header einen Zeitkode und eine Seriennummer beinhaltet.
  5. Paketübertragungsvorrichtung nach einem der Ansprüche 1 bis 4, bei welcher die Übertragungseinrichtung (102) die Übertragungseinheit durch ein ATM-Übertragungssystem unter Verwendung des AAL TYPE 1 als eine Anpassungsschichtfunktion eines asynchronen Übertragungsmodus überträgt.
  6. Paketübertragungsvorrichtung nach einem der Ansprüche 1 bis 4, bei welcher die Übertragungseinrichtung (102) die Übertragungseinheit durch ein ATM-Übertragungssystem unter Verwendung des AAL TYPE 5 als eine Anpassungsschichtfunktion eines asynchronen Übertragungsmodus überträgt.
  7. Paketübertragungsvorrichtung nach Anspruch 5, bei welcher die Übertragungseinrichtung (102) eine Parität zur Fehlerkorrektur zu der erzeugten Übertragungseinheit hinzufügt, danach einen Verschachtelungsvorgang mit Daten einschließlich der hinzugefügten Parität zur Fehlerkorrektur ausführt und nach dem Verschachtelungsvorgang erhaltene Daten als eine Übertragungseinheit ausgibt.
  8. Paketübertragungsvorrichtung nach Anspruch 7, bei welcher die Erzeugungseinrichtung (104) den Verschachtelungsvorgang ausführt durch Schreiben der Daten einschließlich der hinzugefügten Parität zur Fehlerkorrektur in eine Speichervorrichtung mit einer Matrixform in einer ersten Richtung der Matrix und durch anschließendes Lesen der Daten aus der Speichervorrichtung in einer zweiten Richtung senkrecht zu der ersten Richtung der Matrix.
  9. Paketübertragungsvorrichtung nach einem der Ansprüche 1 bis 8, und mit: einer Paketausbildungseinrichtung (1603), welche zwischen der Erzeugungseinrichtung (104) und der Übertragungseinrichtung (102) eingefügt ist, wobei die Paketausbildungseinrichtung (1603) eine Datenkette mit der Übertragungseinheit, erzeugt durch die Erzeugungseinrichtung, in eine Mehrzahl von Paketen in einer Einheit von MPG-Transportstrompaketen aufteilt und die Mehrzahl von Paketen ausgibt, wobei die Übertragungsvorrichtung (102) die von der Paketausbildungseinrichtung (1603) ausgegebene Mehrzahl von Paketen durch eine Übertragungsleitung überträgt.
  10. Paketübertragungsverfahren zum Übertragen einer Übertragungseinheit mit einer Datenkette, welche so angeordnet ist, dass vorbestimmte Daten in eine Mehrzahl von Blöcken unterteilt werden, wobei jeder Block eine feste Länge aufweist, in einer Paketform, wobei das Paketübertragungsverfahren die Schritte umfasst: Erzeugen eines Übertragungs-Headers mit einem Identifizierer durch Löschen vorbestimmter Redundanzinformationen aus Blockinformationen, welche zu der Mehrzahl von Blöcken gehört, basierend auf der Datenkette, und Erzeugen einer Übertragungseinheit mit dem erzeugten Übertragungs-Header; und Übertragen der in dem Erzeugungsschritt erzeugten Übertragungseinheit durch eine Übertragungsleitung, dadurch gekennzeichnet, dass der Erzeugungsschritt einen Identifizierer erzeugt, indem die Information eines Blockes die Informationen der Mehrzahl von Blöcken darstellt, und einen Übertragungs-Header mit dem erzeugten Identifizierer erzeugt, und dass Blockinformationen zum Bestimmen wenigstens eines Blocktyps und einer Blockreihenfolge zu jedem Block hinzugefügt werden.
DE69829736T 1997-05-13 1998-05-13 Paketsender Expired - Lifetime DE69829736T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP12136497 1997-05-13
JP12136497 1997-05-13
JP5941398 1998-03-11
JP5941398 1998-03-11
PCT/JP1998/002101 WO1998052323A1 (fr) 1997-05-13 1998-05-13 Emetteur de paquets de donnees

Publications (2)

Publication Number Publication Date
DE69829736D1 DE69829736D1 (de) 2005-05-19
DE69829736T2 true DE69829736T2 (de) 2006-02-09

Family

ID=26400462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69829736T Expired - Lifetime DE69829736T2 (de) 1997-05-13 1998-05-13 Paketsender

Country Status (6)

Country Link
US (1) US6826181B1 (de)
EP (2) EP1416678A3 (de)
JP (1) JP3609427B2 (de)
CN (1) CN1164058C (de)
DE (1) DE69829736T2 (de)
WO (1) WO1998052323A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2297770C (en) * 1998-05-27 2007-10-30 Ntt Mobile Communications Network Inc. Interleaving system
JP2000078197A (ja) * 1998-09-03 2000-03-14 Toshiba Corp 通信ノード及びパケット転送方法
US6430159B1 (en) 1998-12-23 2002-08-06 Cisco Systems Canada Co. Forward error correction at MPEG-2 transport stream layer
US7408960B1 (en) 1999-01-20 2008-08-05 Matsushita Electric Industrial Co., Ltd. Method and apparatus for data transmission, and method and apparatus for data reception
US7054273B1 (en) * 1999-08-06 2006-05-30 Tellabs Operations, Inc. Circuit integrity in a packet-switched network
JP4097852B2 (ja) * 1999-08-26 2008-06-11 株式会社フィリップスエレクトロニクスジャパン データ書込読出方法、デインターリーブ方法、データ処理方法、メモリ、及びメモリ駆動装置
US7298959B1 (en) * 1999-12-16 2007-11-20 Sharp Laboratories Of America, Inc. Method and apparatus for storing MPEG-2 transport streams using a conventional digital video recorder
DE10014064C2 (de) * 2000-03-22 2002-01-31 Rohde & Schwarz Verfahren zum Übertragen von Sprachdatenpaketen
WO2003085838A1 (fr) * 2002-04-05 2003-10-16 Sony Corporation Dispositif et procede d'entrelacement, dispositif et procede de desentrelacement
JP3686631B2 (ja) * 2002-05-21 2005-08-24 松下電器産業株式会社 データ送信装置及びデータ送信方法
JP3813571B2 (ja) * 2002-11-13 2006-08-23 株式会社東芝 境界ルータ装置、通信システム、ルーティング方法、及びルーティングプログラム
ES2434104T3 (es) * 2003-03-17 2013-12-13 Koninklijke Philips N.V. Aparato para y método para almacenar un flujo en tiempo real de señales de información digitales
JP3852459B2 (ja) * 2003-12-17 2006-11-29 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置及び画像処理方法
DE102004047371A1 (de) * 2004-09-29 2006-03-30 Siemens Ag Verfahren zum Verteilen von Software und Konfigurationsdaten sowie entsprechendes Datennetz
DE102005001286A1 (de) * 2005-01-11 2006-07-20 Siemens Ag Verfahren und Vorrichtung zur Übertragung von skalierbaren Daten
EP1921754B1 (de) * 2005-09-01 2014-10-01 Nippon Telegraph And Telephone Corporation Fehlerkorrekturverfahren und gerät
KR100654465B1 (ko) * 2005-09-23 2006-12-06 삼성전자주식회사 무선 중계 장치 및 방법
CN101179392B (zh) * 2006-12-12 2012-08-29 腾讯科技（深圳）有限公司 一种上传文件的方法和系统
CN101601322B (zh) * 2006-12-28 2012-10-31 三菱电机株式会社 通信系统、基站以及移动站
CN101252430B (zh) * 2007-05-10 2010-06-23 中国科学院研究生院 联合信源信道有效用户安全识别方法
CN101330492B (zh) * 2007-06-19 2012-08-01 上海贝尔股份有限公司 数据发送方法、数据接收方法和设备
TWI407727B (zh) * 2007-07-25 2013-09-01 Tencent Tech Shenzhen Co Ltd A Method and System of Data Transmission Based on Peer - to - Peer P2P
CN101447926A (zh) * 2008-12-16 2009-06-03 腾讯科技（深圳）有限公司 基于点对点的数据传输系统及方法
FR2943197B1 (fr) * 2009-03-13 2015-02-27 Thales Sa Procede et dispositif de transmission robuste de flux de paquets de donnees a en-tetes compresses sans augmentation de debit
US8352834B2 (en) * 2009-11-12 2013-01-08 Broadlogic Network Technologies Inc. High throughput interleaver / deinterleaver
CN102130763B (zh) * 2011-03-18 2014-08-13 中兴通讯股份有限公司 以太网传输的线序调整装置和方法
CN103050123B (zh) * 2011-10-17 2015-09-09 多玩娱乐信息技术（北京）有限公司 一种传输语音信息的方法和系统
US9281990B2 (en) * 2012-02-17 2016-03-08 Viavi Solutions Inc. Ethernet UDP checksum compensation
JP6221388B2 (ja) * 2013-06-18 2017-11-01 富士ゼロックス株式会社 送信装置及び送受信装置
CN104579562A (zh) * 2014-12-24 2015-04-29 北京世纪东方国铁科技股份有限公司 数据传输装置及方法
CN108307204B (zh) * 2017-01-13 2020-07-28 上海交通大学 一种基于多业务ts流的alp封装方法
US10320694B2 (en) * 2017-05-04 2019-06-11 Nokia Of America Corporation Methods, apparatuses and computer-readable storage mediums for communication via user services platform
CN110086578B (zh) * 2018-01-25 2021-06-01 华为技术有限公司 数据传输方法、装置和系统
WO2021203317A1 (en) * 2020-04-08 2021-10-14 Nec Corporation Methods, devices and computer readable media for communications
CN114578858B (zh) * 2022-03-16 2022-09-20 思翼科技（深圳）有限公司 一种无人机遥控器遥控系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284976A (en) * 1979-06-07 1981-08-18 Ford Motor Company Interface between communication channel segments
JPS61242426A (ja) * 1985-04-19 1986-10-28 Nippon Telegr & Teleph Corp <Ntt> 鎖状符号化誤り訂正回路
US4893306A (en) * 1987-11-10 1990-01-09 Bell Communications Research, Inc. Method and apparatus for multiplexing circuit and packet traffic
JPH03141752A (ja) 1989-10-27 1991-06-17 Hitachi Ltd 画像信号伝送方法
JPH0636469A (ja) 1992-06-16 1994-02-10 Sony Corp 記録媒体および記録媒体記録方法
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
KR0139192B1 (ko) * 1992-09-15 1998-07-01 윤종용 디지탈전송데이타의 디인터리빙방법 및 장치
JP3002348B2 (ja) 1992-11-30 2000-01-24 シャープ株式会社 画像通信システム
US6178547B1 (en) * 1993-06-17 2001-01-23 Metaware Incorporated Method and apparatus for generating non-redundant symbolic debug information in computer programs
JP2699824B2 (ja) * 1993-09-28 1998-01-19 日本電気株式会社 可変レート伝送における伝送誤り訂正符号付加装置
US5383219A (en) * 1993-11-22 1995-01-17 Qualcomm Incorporated Fast forward link power control in a code division multiple access system
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
KR100258137B1 (ko) * 1993-12-30 2000-06-01 윤종용 비동기 전송 시스템에서의 가상경로 및 가상 채널 인식자의 개선된 할당방법 및 장치
US5467342A (en) * 1994-01-12 1995-11-14 Scientific-Atlanta, Inc. Methods and apparatus for time stamp correction in an asynchronous transfer mode network
US5623605A (en) 1994-08-29 1997-04-22 Lucent Technologies Inc. Methods and systems for interprocess communication and inter-network data transfer
KR100192651B1 (ko) * 1994-12-07 1999-06-15 가나이 쓰도무 제어셀에 의해 입력셀의 전송을 제어하는 atm교환망, atm교환기 및 atm교환망에 있어서의 신호처리방법
JP3614907B2 (ja) * 1994-12-28 2005-01-26 株式会社東芝 データ再送制御方法及びデータ再送制御システム
US5671156A (en) * 1995-03-31 1997-09-23 Lucent Technologies Inc. Transmission method and system for JPEG images
US5978958A (en) * 1995-04-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code
JPH08307859A (ja) * 1995-04-27 1996-11-22 Hitachi Ltd 符号送出装置
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
JP3039385B2 (ja) * 1996-07-17 2000-05-08 日本電気株式会社 Ａｔｍ通信装置
JPH1188364A (ja) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd 通信装置

Also Published As

Publication number Publication date
JP3609427B2 (ja) 2005-01-12
EP0928086A1 (de) 1999-07-07
EP1416678A2 (de) 2004-05-06
CN1228221A (zh) 1999-09-08
EP0928086B1 (de) 2005-04-13
EP0928086B8 (de) 2006-06-07
CN1164058C (zh) 2004-08-25
EP0928086A4 (de) 2002-07-17
WO1998052323A1 (fr) 1998-11-19
DE69829736D1 (de) 2005-05-19
EP1416678A3 (de) 2004-05-26
US6826181B1 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
DE69829736T2 (de) Paketsender
DE69433230T2 (de) Sender und Empfänger für mit Fehlerkorrekturschutz versehene verwürfelte Daten in einem Übertragungsrahmen mit Zellenverlustdetektion
DE69727325T2 (de) Fehlerdetektion für ARQ Systeme
DE69534833T2 (de) Schema für Fehlerkontrolle an der ATM-Adaptierungsschicht in ATM Netzwerken
DE69635889T2 (de) Anwendung des Kopffeldes einer ATM-Zelle in Verbindung mit einer radiobasierten ATM-Datenübertragung
DE60131890T2 (de) Dynamische Delta-Kopierung für Kabelmodemkopffeldunterdrückung
DE60316662T2 (de) Komprimierung von zellkopfteilen zur datenkommunikation
DE19848993A1 (de) Inverses Multiplexverfahren in Kommunikationssystemen mit asynchronem Übertragungsmodus
DE19815597B4 (de) Datenübertragungssystem, mobile Station und Verfahren zum Verringern der Rahmenfehlerrate bei einer in Form von Datenrahmen erfolgenden Datenübertragung
CA2296083A1 (en) A frame format and frame assembling/disassembling method for the frame format
DE69822751T2 (de) Kommunikationssystem und Verfahren zur Übertragung von digitalen Multimediadaten
WO2002005540A2 (de) Verfahren, und system zur übertragung digitalisierter bewegtbilder von einem sender zu einem empfänger und zugehöriger decoder
DE69822475T2 (de) Verfahren zur übertragung von daten über atm netzwerke unterschiedlichen typs
DE60027083T2 (de) Vorrichtung zur Übertragung von ATM Zellen , die eine Hardware-Struktur zur Erzeugung von OAM-Zellen besitzt
DE112010004926T5 (de) Digitaler Rundfunksender, digitaler Rundfunkempfänger und Verfahren zum Verarbeiten von Strömen derselben
WO1999066760A1 (de) Verfahren zur korrektur von übertragungsfehlern bei einer kommunikationsverbindung
DE69935819T2 (de) Mobilkommunikationsnetzwerk mit Faltungskodierung zwischen Basisstation und Vermittlungszentrale
DE69910965T2 (de) Verfahren und gerät zum schutz gegen fehler
DE102004026800A1 (de) Verfahren zum Verändern einer Tiefe einer Interleaver-Vorrichtung oder Deinterleaver-Vorrichtung sowie entsprechende Interleaver-Vorrichtung und Deinterleaver-Vorrichtung
DE102004045000A1 (de) Sender zum Senden von Informationsdaten und Empfänger zum Empfangen von Informationsdaten
DE69120252T2 (de) Verfahren zur Nachrichtenübertragung über einen Fernsehkanal mit dem Teletextsystem
DE4025621C2 (de)
DE19540741B4 (de) Verfahren zur fehlergeschützten Übermittlung von zeitkritischen Digitalsignalen variabler Bitrate
DE10241718A1 (de) Vorrichtung und Verfahren zum Aufbereiten von Datenzellen
EP1454447B1 (de) Verfahren zur fehlerkorrektur bei einer paketorientierten datenübertragung mit durch deskriptoren näherer bestimmten übertragungsblöcken

Legal Events

Date Code Title Description
8381 Inventor (new situation)

Inventor name: HIGASHIDA, MASAAKI, MORIGUCHI-SHI, OSAKA 570-0011,

Inventor name: MORIOKA, YOSHIHIRO, KASHIBA-SHI, NARA 639-0261, JP

Inventor name: NISHINO, MASAKAZU, KASHIWARA-SHI, OSAKA 582-0007,

Inventor name: OHYAMA, SATOSHI, ASHIYA-SHI, HYOGO 659-0033, JP

Inventor name: KOBAYASHI, MASAAKI, KAWANISHI-SHI, HYOGO 666-0137,

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP