-
Hintergrund der Erfindung
-
Sachgebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich allgemein auf eine ATM-(asynchrones
Transfer Mode)-Zellenübertragungsvorrichtung.
Genauer gesagt bezieht sich die vorliegende Erfindung auf eine ATM-Zellenübertragungsvorrichtung,
die zum Übertragen
einer OAM-(Operation And Maintenance)-Zelle geeignet ist.
-
Beschreibung des in Bezug
stehenden Stands der Technik
-
Ein
Verarbeitungsverfahren einer OAM-Zelle, ausgeführt in einem ATM-Zellen-Übertragungsvorgang, ist in
der Spezifikation I.610 von ITU-T (International Telecommunication
Union-Standardization Sector) definiert. In dieser Spezifikation
ist eine Verarbeitungszeit, die erforderlich ist, um eine OAM-Zelle
zu übertragen,
wenn irgendein Ausfall auftritt, auch definiert. Weiterhin ist ein
OAM-Zellen-Übertragungsvorgang
in PVC (Permanent Virtual Channel) definiert.
-
Ein
Verarbeitungsvorgang einer OAM-Zelle sollte wie folgt in dieser
Spezifikation ausgeführt
werden, um auf das Auftreten irgendeines Ausfalls hinzuweisen. Das
bedeutet, dass angenommen wird, dass eine empfangende Vorrichtung
als ein Terminal-Punkt entweder einer End-End-Verbindung oder einer
Segment-Verbindung in einem F4(VP: Virtuell Path)-Strom oder einem
F5(VC: Virtuell Channel)-Strom arbeitet, während eine Zelle empfangen wird.
In diesem Fall muss, wenn eine AIS-(Alarm Identication Signal)-OAM-Zelle für entweder
den F4(VP)-Strom oder den F5(VC)-Strom von einer Zählvorrichtung
aus übertragen
wird, die empfangende Vorrichtung eine RDI-(Remote Defect Indication)-OAM-Zelle innerhalb
einer Zeitperiode von 500 ms senden oder die AIS-OAM-Zelle in dem
Zeitintervall von einer Sekunde entsprechend zu der Verbindung übertragen.
-
15 stellt
eine Definition eines Terminal-Punkts einer End-End-Verbindung eines F4(VP)-Stromes
oder eines F5(VC)-Stromes oder eines Terminal-Punkts einer Segment-Verbindung des F4(VP)-Stromes
oder des F5(VC)-Stromes dar. Wie 15 zeigt,
fließt, wenn
eine PVC-Verbindung tatsächlich
zwischen Vorrichtungen eingestellt wird, ein ATM-Zellensignal durch die Verbindung in
einem F4(VP)-Strom oder einem F5(VC)-Strom. In diesem Fall ist ein
Verbindungs-Punkt zum Beendigen des ATM-Zellensignals als ein „End-Punkt" definiert. Ein Verbindungs-Punkt,
der wahlweise durch einen Bediener einer Vorrichtung bei einer End-End-Verbindung
definiert ist, ist als ein „Segment-Punkt" definiert. 15 stellt
diese Definitionszustände
dar. Es sollte beachtet werden, dass ein Segment-Verbindungspunkt
als ein Knoten-Punkt in der End-End-Verbindung oder als ein End-Knoten-Punkt in
der End-End-Verbindung definiert sein kann.
-
Als
Typen von OAM-Zellen sind AIS, RDI, Loop Back, Continuity Check,
Performance Monitoring (PM), usw., bekannt. Alle diese OAM-Zellen,
andere als eine PM-OAM-Zelle,
müssen
zurück
zu einer Zählvorrichtung
innerhalb einer bestimmten Zeitperiode gesendet werden, wenn sie
empfangen sind.
-
14 stellt
einen Verarbeitungsvorgang einer OAM-Zelle dar. Anhand nun der 14 wird
der Verarbeitungsvorgang beschrieben. Hierbei wird angenommen, dass
eine ATM-Zelle über
eine physikalische Verbindungsschicht von einer linken Richtung zu
einer rechten Richtung in dieser Zeichnung übertragen wird. In diesem Fall
wird die Übertragungsrichtung
der ATM-Zelle als eine „Signal-Vorwärts-Richtung" bezeichnet, wogegen
die Richtung entgegengesetzt zu der Übertragungsrichtung der ATM-Zelle als
eine „Signal-Rückwärts-Richtung" bezeichnet wird.
Zum Beispiel wird, in dem Fall, dass irgendein Ausfall, wie beispielsweise
ein LOS oder ein LOF (Loss Of Frame), in der physikalischen Verbindungsschicht
auftritt, eine RDI-OAM-Zelle erzeugt, und wird dann in der Signal-Rückwärts-Richtung abgeschickt.
-
Auch
wird eine AIS-OAM-Zelle in dem Fall erzeugt, dass irgendein Ausfall,
wie beispielsweise eine Unterbrechung einer Signaleingabe, irgendein Fehler
auf einem Übertragungspfad,
oder ein LOF in einem Port zum Beendigen eines Übertragungspfads oder einer
Schnittstelle mit einem anderen Verbindungs-Punkt auftritt. Wie
vorstehend beschrieben ist, wird in dem Fall, dass irgendein abnormaler
Zustand in dem F4(VP)-Strom oder dem F5(VC)-Strom verursacht wird,
so dass die AIS-OAM-Zelle empfangen wird, die AIS-OAM-Zelle in einer
SDH/SONET-Schicht als eine physikalische Schicht erfasst. Zu diesem
Zeitpunkt wird die AIS-OAM-Zelle in der Signal-Vorwärts-Richtung übertragen.
Zusätzlich hierzu
wird eine RDI-OAM-Zelle zurück
zu der Signal-Rückwärts-Richtung
geschickt.
-
Wie
vorstehend beschrieben ist, muss, wenn der Ausfall auftritt, das
Zurücksenden
der RDI-OAM-Zelle oder die Erzeugung und Übertragung der AIS-OAM-Zelle
an dem Verbindungs-Weiterleitungs-Punkt für jede der End-End-Verbindung und
der Segment-Verbindung
in Bezug auf eine Vielzahl von F4-(VP)-Strömen innerhalb des vorstehenden
Ports, und eine Vielzahl von F5(VC)-Strömen innerhalb jeder der Vielzahl
der F4(VP)-Ströme, durchgeführt werden.
-
1 stellt
die Struktur einer herkömmlichen ATM-Zellenübertragungsvorrichtung
dar. Ein Switch-Block ist zwischen physikalische Schnittstellen
zwischengefügt. Übertragungspfade,
auf denen SDH/SONET-Signale übertragen
werden, sind mit jeder der physikalischen Schnittstellen verbunden. Eine
CPU ist mit dem Switch-Block verbunden.
-
Wie
in 1 dargestellt ist, werden die Erzeugungs- und
die Übertragungsvorgänge der OAM-Zelle
durch die CPU in der herkömmlichen ATM-Zellenübertragungsvorrichtung
durchgeführt. Zu
jedem Zeitpunkt, zu dem eine ATM-Zelle empfangen wird, analysiert
die CPU den Inhalt der empfangenen ATM-Zelle. Dann führt die
CPU den Rücksende-Vorgang der RDI-OAM-Zelle
in dem F4(VP)-Strom oder dem F5(VC)-Strom, und den Übertragungs-Vorgang
der AIS-OAM-Zelle, basierend auf dem analysierten Inhalt, aus. Allerdings
ist es manchmal schwierig, dass die CPU alle diese Verarbeitungsvorgänge der
OAM-Zellen ausführt.
-
Von
den vorstehend beschriebenen OAM-Zellen muss die OAM-Zelle der Loop
Back – und
die OAM-Zelle eines Continuity-Check zurück nur dann geschickt werden,
wenn eine entsprechende Anforderung von einer Zählervorrichtung ausgegeben
wird. Als eine Folge werden diese OAM-Zellen von Loop Back/Continuity
Check nicht häufig
erzeugt oder zurückgeschickt,
während
der tatsächliche ATM-Service-Betrieb
ausgeführt
wird. Deshalb können
die Erzeugungs- und Zurücksende-Vorgänge dieser
OAM-Zellen zufrieden stellend gerade durch den Verarbeitungsvorgang
der CPU durchgeführt werden.
-
Allerdings
ist, wie in 14 dargestellt ist, ein Problem
in dem Verarbeitungsvorgang der AIS/RDI-OAM-Zelle vorhanden. Als
Typen des Verarbeitungsvorgangs sind zwei Typen der End-End-Verbindung
und der Segment-Verbindung vorhanden, wobei auch Fälle vorhanden
sind, dass eine Vielzahl von F4(VP)-Strömen in einem Übertragungs-Port
in STM-1 und OC-3c vorhanden ist, und weiterhin eine Vielzahl von
F5(VC)-Strömen
in jedem der F4(VP)-Ströme
vorhanden ist.
-
Wie
vorstehend beschrieben ist, muss, wenn irgendein Ausfall in einer
Vielzahl von Übertragungs-Pfaden
oder Ports auftritt, die eine große Nummer von F4(VP)-Strömen oder
F5(VC)-Strömen in
der PVC-Verbindung haben, eine große Menge an AIS-OAM-Zellen innerhalb
einer Zeit erzeugt werden. In dem Fall, dass alle Verarbeitungsvorgänge in einer Art
einer Software durch die CPU ausgeführt werden, kann eine große Menge
an AIS-OAM-Zellen nicht zu einem Zeitpunkt erzeugt werden, wie dies
in der vorstehend beschriebenen I.610 Spezifikation von ITU-T definiert
ist. Dies kommt daher, dass die CPU die OAM-Zellen eine nach der
anderen entsprechend einem Software-Programm dahingehend bestimmt,
ob die OAM-Zellen erzeugt werden sollten. Deshalb kann, gerade dann,
wenn die OAM-Zellen durch die CPU erzeugt werden sollten, der Erzeugungs-Zeitpunkt
davon abweichen. In dem schlechtesten Fall ist dabei eine Möglichkeit
vorhanden, dass diese CPU selbst den Verarbeitungsvorgang davon
anhält
bzw. unterbricht. Auch sind dabei andere Möglichkeiten vorhanden, dass
ein ähnliches,
nicht vorteilhaftes Ergebnis verursacht werden kann, wenn eine große Anzahl
von AIS-OAM-Zellen von der Zähler-Vorrichtung in einer
großen
Anzahl von F4(VP)-Strömen
oder F5(VC)-Strömen übertragen
wird.
-
Um
diese Probleme zu lösen,
ist die japanische, offen gelegte Patentanmeldung (JP-A-Heisei 9-36869)
bekannt. In dieser Referenz wird eine OAM-Zelle nicht basierend
auf dem Software-Verarbeitungsvorgang, ausgeführt durch die CPU, übertragen,
sondern die Erzeugung einer RDI-OAM-Zelle und die Erfassung des
Auftretens eines Ausfalls in Bezug auf einen Übertragungspfad wird durch
eine Hardware-Schaltung in Abhängigkeit
von dem Empfang einer AIS-OAM-Zelle durchgeführt. Dann wird die erzeugte
OAM-Zelle auf einem VP, der einen VPI-(Virtual Path Identifier)-Wert,
spezifiziert durch eine CPU, besitzt, abgesendet.
-
In
dieser Referenz wird, wie in 2 dargestellt
ist, eine OAM-Zelle von der Zähler-Vorrichtung übertragen
und durch eine OAM-Zellen-Erfassungseinheit (1) erfasst.
Dann wird die OAM-Zelle, die einen VPI-Wert besitzt, der für eine Übertragungs-Bestimmung
kennzeichnend ist, in einem Puffer (9) gespeichert. Auch
wird die AIS-OAM-Zelle, die dann erzeugt werden sollte, wenn irgendein
Ausfall auf dem Übertragungs-Pfad
auftritt, in dem Puffer (9) gespeichert, nachdem der Wert
des VPI-Registers (4) durch die CPU eingestellt ist. Die
OAM-Zellen, gespeichert in dem Puffer (9), werden schließlich von
der OAM-Zellen-Übertragungseinheit
(10) abgeschickt.
-
In
dieser Referenz bestimmt die CPU nicht alle der OAM-Zellen und sendet
sie ab, die zu der Zähler-Vorrichtung übertragen
werden sollten, und zwar basierend auf den gegebenen Daten, wie
beispielsweise Eingangs-OAM-Zellen- und Alarm-Informationen.
-
Allerdings
sollte, als die Typen der OAM-Zellen, übertragen von der Zähler-Vorrichtung, nicht
nur der VPI-Wert, sondern auch der VC-Wert, berücksichtigt werden. Auch werden,
in diesem herkömmlichen
ATM-Zellen-Übertragungssystem,
die Betätigungsvorgänge für die jeweiligen
OAM-Zellen an der End-End-Verbindung oder der Segment-Verbindung nicht
berücksichtigt.
Weiterhin berücksichtigt
dieses herkömmliche
ATM-Zellen-Übertragungssystem nicht,
welcher Typ einer OAM-Zelle eingegeben werden sollte, und ob eine
OAM-Zelle entsprechend zu der eingegebenen OAM-Zelle zurückgeschickt
werden sollte oder nicht. Zusätzlich
berücksichtigt
dieses herkömmliche
ATM-Zellen-Übertragungssystem ähnlich nicht
den Betätigungs-Vorgang
der OAM-Zelle, wenn der Ausfall auf dem Übertragungs-Pfad auftritt.
-
Weiterhin
kann, in der vorstehend beschriebenen, herkömmlichen ATM-Zellenübertragungsvorrichtung,
in dem Fall, dass eine Vielzahl von F5(VC)-Strömen in einem F4(VP)-Strom vorhanden ist,
wenn die übertragene
OAM-Zelle die OAM-Zelle in dem F4(VP)-Strom ist, die OAM-Zelle nicht
für die F5(VC)-Ströme innerhalb
des F4(VP)-Stromes übertragen
werden.
-
In
Verbindung mit der vorstehenden Beschreibung ist eine Zellenausgabe-Vorrichtung in der japanischen,
offen gelegten Patentanmeldung (JP-A-Heisei 4-363939) offenbart.
Diese herkömmliche
Zellenausgabe-Vorrichtung ist mit einem Puffer (3) zum
Speichern der Zelle von Übertragungs-Daten und
Puffern (4 und 5) zum Speichern der Zelle, die ein
charakteristisches Muster besitzt, versehen. Eine Pufferauswahl-Vorrichtung
(6) nimmt auf eine Ausgabe-Prioritäts-Reihenfolge-Referenz-Tabelle
(14) Bezug, um irgendeinen dieser Puffer (3, 4 und 5)
auszuwählen.
Die Zelle, gespeichert in dem ausgewählten Puffer, wird von einer
Zellen-Übertragungs-Vorrichtung
(7) übertragen.
In dieser Art und Weise ist die Zellen-Ausgabe-Vorrichtung dazu
geeignet, das Datenmuster einer OAM-Zelle einer physikalischen Schicht
und die Ausgabe-Prioritäts-Reihenfolge
der OAM-Zelle einer
physikalischen Schicht ohne Erweitern des Maßstabs der Hardware zu ändern.
-
Auch
ist ein OAM-Verarbeitungsverfahren an einer Vielzahl von Leitungsend-Vorrichtungen in
der japanischen, offen gelegten Patentanmeldung (JP-A-Heisei 10-262064) offenbart.
In diesem herkömmlichen
OAM-Verarbeitungsverfahren ist eine End- Einheit (30) einer physikalischen
Schicht mit einer Vielzahl von Leitungen verbunden, um Empfangssignale
in Zellen umzuwandeln. Die umgewandelte Zelle wird an dem Header
mit einem Leitungs-Identifizierer ergänzt, der eine Leitung spezifiziert,
auf der die umgewandelte Zelle übertragen wird.
Eine Header-Umwandlungseinheit (34) wandelt den Leitungs-Identifizierer-VPI/VCI-Wert
der Zelle in eine Intern-Verarbeitungs-ICID um. Eine OAM-Verarbeitungseinheit
(37) verwaltet kollektiv die Daten, die zum Ausführen der
OAM-Verarbeitungsvorgänge für die jeweiligen
Leitungen erforderlich sind, unter Verwendung einer internen Verarbeitungs-Verbindungs-Management-Tabelle,
die den internen Verarbeitungs-Identifizierer als eine Adresse verwendet. Die
Daten werden von der Management-Tabelle basierend auf der ICID der
Zelle, empfangen von jeder der Leitungen, ausgelesen, und dann wird
der OAM-Verarbeitungsvorgang entsprechend zu der Leitung basierend
auf den gelesenen Daten durchgeführt.
Auf diese Art und Weise wird die Vielzahl der Leitungen gemeinsam
durch die einzelne OAM-Verarbeitungseinheit gesteuert.
-
Auch
ist eine OAM-Zellen-Einsetzvorrichtung in dem japanischen Patent
Nr. 2746284 offenbart. In dieser herkömmlichen OAM-Zellen-Einsetzvorrichtung
werden Normal-Daten-Zellen in einer Zellen-Speichereinheit (30)
gespeichert. Eine OAM-Zelle wird in Abhängigkeit einer OAM-Zellen-Ausgabe-Instruktion
erzeugt, bevor eine gesamte Anzahl von Zellen, gespeichert in der
Speicher-Zelleneinheit (30), einen vorbestimmten Wert erreicht hat.
Demzufolge wird entweder die Daten-Zelle oder die OAM-Zelle ausgegeben.
Als eine Folge wird die OAM-Zelle von der OAM-Einsetzvorrichtung
ohne irgendeine Verzögerung,
falls notwendig, ausgegeben.
-
Auch
ist eine Operations-Wartungs-Zellen-Sendeschaltung in dem japanischen
Patent Nr. 2851941 offenbart. In dieser herkömmlichen Zellen-Sendeschaltung
ist eine Leitungs-Schnittstelleneinheit (3) mit der Leitung
und einer Switch-Einheit (7) verbunden und enthält eine
Beendigungseinheit 4 einer physikalischen Schicht und eine
VPI-Umwandlungseinheit
(5). Weiterhin ist die VPI-Umwandlungseinheit (5)
aus einer Operations-Wartungs-Sendeschaltung (6) aufgebaut.
-
Andere
Beispiele des Stands der Technik auf dem vorliegenden Gebiet sind
in den Dokumenten offenbart: US-A-6272137 und US-A-571986.
-
Zusammenfassung der Erfindung
-
Deshalb
ist eine Aufgabe der vorliegenden Erfindung, eine ATM-Zellenübertragungsvorrichtung zu
schaffen, die eine Hardware-Konfiguration besitzt, die korrekt AIS-OAM-Zellen
zu einem Zeitpunkt, definiert in der Spezifikation I.610 von ITU-T,
erzeugen und übertragen
kann.
-
Eine
andere Aufgabe der vorliegenden Erfindung ist es, eine ATM-Zellenübertragungsvorrichtung zu
schaffen, die eine Hardware-Konfiguration besitzt, die dazu geeignet
ist, korrekt RDI-OAM-Zellen zurück
zu einer Zähler-Vorrichtung
in dem Fall zu senden, dass eine große Anzahl von AIS-OAM-Zellen
für F4(VP)-Ströme oder
F5(VC)-Ströme von der
Zähler-Vorrichtung übertragen
werden.
-
Eine
noch andere Aufgabe der vorliegenden Erfindung ist es, eine ATM-Zellenübertragungsvorrichtung
zu schaffen, die eine Hardware-Konfiguration besitzt, mit der gerade
dann, wenn eine große
Anzahl von RDI-OAM-Zellen unregelmäßig von einer Zähler-Vorrichtung für F4(VP)-Ströme oder F5(VC)-Ströme übertragen
wird, der RDI-OAM-Zellen-Übertragungsvorgang
ausgeführt
oder beendet werden kann.
-
Eine
noch andere Aufgabe der vorliegenden Erfindung ist es, eine ATM-Zellenübertragungsvorrichtung
zu schaffen, die eine Hardware-Konfiguration besitzt, mit der eine
CPU den Empfang aller der AIS-OAM-Zellen und der RDI-OAM-Zellen
und den Inhalt von übertragenen
OAM-Zellen erkennen kann.
-
Es
ist auch eine Aufgabe der vorliegenden Erfindung, eine ATM-Zellenübertragungsvorrichtung zu
schaffen, die eine Hardware-Konfiguration besitzt, die dazu geeignet
ist, den Inhalt einer OAM-Zelle, die übertragen werden soll, zu ändern oder
zu aktualisieren.
-
Eine
andere Aufgabe der vorliegenden Erfindung ist es, eine Daten-Struktur
eines Speicher-Blocks und ein Verfahren zum Zugreifen auf den Speicher-Block
zu schaffen, die geeignet in irgendeiner der vorstehend beschriebenen
Hardware-Konfigurationen der ATM-Zellenübertragungsvorrichtung verwendet
werden.
-
Eine
noch andere Aufgabe der vorliegenden Erfindung ist es, eine ATM-Zellenübertragungsvorrichtung
zu schaffen, die dazu geeignet ist, OAM-Zellen-Übertragungs/Sende-Verarbeitungsvorgänge mit einer
hohen Effektivität
durch Umwandeln eines Formats einer empfangenen OAM-Zelle durchzuführen.
-
Eine
noch andere Aufgabe der vorliegenden Erfindung ist es, eine ATM-Zellenübertragungsvorrichtung
zu schaffen, die eine Hardware-Konfiguration besitzt, die korrekt
eine AIS-OAM-Zelle für
jeden der Vielzahl der F4(VP)-Ströme in einem Port, für jeden
einer Vielzahl von F5(VC)-Strömen
in jedem der Vielzahl der F4(VP)-Ströme und für jede einer End-End-Verbindung
und einer Segment-Verbindung erzeugen und übertragen kann.
-
Um
einen Aspekt der vorliegenden Erfindung zu lösen, umfasst eine ATM-(Asynchronus Transfer Mode)-Zellenübertragungsvorrichtung
eine Eingangsschnittstelle, die mit einer Vielzahl von ersten Übertragungs-Pfaden
verbunden ist, einen Switch-Block, der eine Vielzahl von Eingangs-Ports, die
der Vielzahl erster Übertragungs-Pfade
entsprechen, und eine Vielzahl von Ausgangs-Ports besitzt, und einen
OAM-Zellenverarbeitungs-Hardwareblock, der
eine Speichereinheit besitzt. Die Eingangsschnittstelle empfängt ein
SDH/SONET-Signal, das zu der Eingangsschnittstelle auf jedem der
Vielzahl der ersten Übertragungs-Pfade übertragen
ist, um eine Eingangs-OAM-Zelle entsprechend zu dem SDH/SONET-Signal
zu einem der Vielzahl der Eingangs-Ports des Switch-Blocks entsprechend
zu dem ersten Übertragungs-Pfad
auszugeben, auf dem das SDH/SONET-Signal übertragen ist. Der Switch-Block
empfängt
die Eingangs-OAM-(Operation and Maintenance)-Zelle von dem entsprechenden Eingangs-Port
als einen OAM-Eingangs-Port, um sie zu dem OAM-Zellenverarbeitungs-Hardwareblock zusammen
mit einer Port-Nummer des OAM-Eingangs-Ports auszugeben, und empfängt mindestens eine
Ausgangs-OAM-Zelle
von dem OAM-Zellenverarbeitungs-Hardwareblock, um zumindestens einen der
Vielzahl der Ausgangs-Ports basierend auf der empfangenen Ausgangs-OAM-Zelle
auszugeben. Der OAM-Zellenverarbeitungs-Hardwareblock liest zumindest
eine Ausgangs-OAM-Zelle
entsprechend zu der Eingangs-OAM-Zelle von der Speichereinheit basierend
auf der Eingangs-OAM-Zelle und der Port-Nummer, zugeführt von
dem Switch-Block, aus und gibt die mindestens eine Ausgangs-OAM-Zelle zu
dem Switch-Block aus.
-
Hierbei
kann die Vielzahl der Eingangs-Ports einen spezifischen Eingangs-Port
umfassen, und die Vielzahl der Ausgangs-Ports kann einen spezifischen Ausgangs-Port
umfassen. Auch kann der Switch-Block die Eingangs-OAM-Zelle von
dem OAM-Eingangs-Port
empfangen, um zu dem OAM-Zellenverarbeitungs-Hardwareblock über den spezifischen
Ausgangs-Port auszugeben und die mindestens eine Ausgangs-OAM-Zelle
von dem OAM-Zellenverarbeitungs-Hardwareblock über den spezifischen Eingangs-Port
zu empfangen, um zu dem mindestens einen OAM-Ausgangs-Port auszugeben.
Der OAM-Zellenverarbeitungs-Hardwareblock
kann mit dem spezifischen Eingangs-Port und dem spezifischen Ausgangs-Port
in dem Switch-Block verbunden sein und die mindestens eine Ausgangs-OAM-Zelle
entsprechend zu der Eingangs-OAM-Zelle von der Speichereinheit basierend auf
der Eingangs-OAM-Zelle und der Port-Nummer, zugeführt über den
spezifischen Ausgangs-Port des Switch-Blocks, auslesen und die ausgelesene
Ausgangs-OAM-Zelle
zu dem spezifischen Eingangs-Port des Switch-Blocks auslesen.
-
In
diesem Fall liest, wenn die Eingangs-OAM-Zelle eine AIS-(Alarm Indication
Signal)-OAM-Zelle ist, der OAM-Zellenverarbeitungs-Hardwareblock
in erwünschter
Weise eine RDI-(Remote Defect Indication)-OAM-Zelle und eine AIS-OAM-Zelle
als die mindestens eine Ausgangs-OAM-Zelle von der Speichereinheit
aus, und gibt die ausgelesene RDI-OAM-Zelle und die AIS-OAM-Zelle
zu dem spezifischen Eingangs-Port des Switch-Blocks aus. Auch liest, wenn die Eingangs-OAM-Zelle
eine RDI-OAM-Zelle ist, der OAM-Zellenverarbeitungs-Hardwareblock
in erwünschter
Weise eine RDI-OAM-Zelle als die mindestens eine OAM-Zelle von der
Speichereinheit aus und gibt die ausgelesene RDI-OAM-Zelle zu dem spezifischen Eingangs-Port
des Switch-Blocks aus.
-
Auch
besitzt die Eingangs-OAM-Zelle, zugeführt zu dem OAM-Eingangs-Port,
ein Standard-Format, definiert durch I.610 von ITU-T, und die Port-Nummer
des OAM-Eingangs-Ports
ist in einem HEC-Feld des Standard-Formats der Eingangs-OAM-Zelle,
zugeführt
von dem spezifischen Ausgangs-Port, zu dem OAM-Zellenverarbeitungs-Hardwareblock, geschrieben.
-
Auch
kann die Eingangsschnittstelle ein Port-Ausfall-Signal erzeugen,
wenn ein Ausfall in irgendeinem der Vielzahl der ersten Übertragungs-Pfade
oder innerhalb der Eingangsschnittstelle auftritt, und gibt das
Port-Ausfall-Signal zu dem OAM-Zellenverarbeitungs-Hardwareblock
aus.
-
Zu
diesem Zeitpunkt erzeugt der OAM-Zellenverarbeitungs-Hardwareblock
eine Vielzahl von Ausgangs-OAM-Zellen basierend auf der Port-Nummer
des Ports, in dem der Port-Ausfall aufgetreten ist, und gibt die
Vielzahl der Ausgangs-OAM-Zellen zu dem spezifischen Eingangs-Port
des Switch-Blocks aus.
-
Auch
ist die mindestens eine Ausgangs-OAM-Zelle zuvor in die Speichereinheit
hinein geschrieben.
-
Auch
ist es erwünscht,
dass die Speichereinheit mindestens eine Ausgangs-OAM-Zelle umfasst: Daten,
die dafür
kennzeichnend sind, ob eine RDI-OAM-Zelle als die Eingangs-OAM-Zelle
empfangen worden ist; Daten, die dafür kennzeichnend sind, ob die
Ausgangs-OAM-Zelle abgeschickt worden ist oder nicht; Daten, die
dafür kennzeichnend
sind, ob ein F4 (VP: Virtual Path)-Strom gültig ist oder nicht; Daten,
die dafür
kennzeich nend sind, ob eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle
in dem F4(VP)-Strom abgeschickt worden ist oder nicht; Daten, die
dafür kennzeichnend
sind, ob ein F5(VC: Virtual Channel)-Strom gültig ist oder nicht; Daten,
die dafür
kennzeichnend sind, ob eine AIS-OAM-Zelle oder
eine RDI-OAM-Zelle in dem F5(VC)-Strom abgeschickt worden ist oder
nicht; Daten, die für
eine Port-Nummer für
die Ausgangs-OAM-Zelle, um ausgegeben zu werden, kennzeichnend sind;
Daten, die für
einen Ausgangs-VPI-Wert kennzeichnend sind; und Daten, die für einen
Ausgangs-VCI-Wert kennzeichnend sind, um ausgegeben zu werden.
-
Um
einen anderen Aspekt der vorliegenden Erfindung zu lösen, umfasst
eine ATM-Zellenübertragungsvorrichtung
einen Switch-Block, der eine Vielzahl von Eingangs-Ports, die einen
spezifischen Eingangs-Port enthalten, und eine Vielzahl von Ausgangs-Ports,
die einen spezifischen Ausgangs-Port enthalten, und einen OAM-Zellenverarbeitungs-Hardwareblock besitzt.
Der Switch-Block gibt eine Eingangs-OAM-(Operation and Maintenance)-Zelle,
zugeführt
zu einem OAM-Eingangs-Port, als irgendeinen der Vielzahl der Eingangs-Ports,
ein anderer als der spezifische Eingangs-Port, zu dem spezifischen
Ausgangs-Port, zusammen mit einer Port-Nummer des OAM-Eingangs-Ports,
aus, und gibt eine Ausgangs-OAM-Zelle, zugeführt von dem spezifischen Eingangs-Port,
zu einem bestimmten Einen der Vielzahl der Ausgangs-Ports, andere
als der spezifische Ausgangs-Port,
aus. Der Hardware-Verarbeitungs-Hardwareblock umfasst eine erste
Eingangs-Speichereinheit,
die temporär
die Eingangs-OAM-Zelle und die Port-Nummer speichert, und gibt die
gespeicherte Eingangs-OAM-Zelle und die Port-Nummer aus, eine Speichereinheit,
die eine Ausgangs-OAM-Zelle speichert, und gibt die Ausgangs-OAM-Zelle
basierend auf Adressen-Daten aus, wobei die Adressen-Daten von der
ersten Eingangs-Speichereinheit
zu der Speichereinheit basierend auf der Eingangs-OAM-Zelle und
der Port-Nummer zugeführt werden,
und eine Ausgangs-Speichereinheit, die temporär die Ausgangs-OAM-Zelle, ausgegeben
von der Speichereinheit, speichert und die gespeicherte Ausgangs-OAM-Zelle
zu dem spezifischen Eingangs-Port des Switch-Blocks ausgibt.
-
Der
OAM-Zellenverarbeitungs-Hardware-Block kann weiterhin eine zweite
Eingangs-Speichereinheit, die temporär eine Ausfall-Port-Nummer
eines Ports, der zu einem Port-Ausfall in Bezug gesetzt ist, wenn
der Port-Ausfall erfasst ist, speichert, und die gespeicherte Ausfall-Port-Nummer
zu der Speichereinheit ausgibt, und eine Auswahleinheit, die entweder
die Ausfall-Port-Nummer von der zweiten Eingangs-Speichereinheit
oder einen Satz der Eingangs-OAM-Zelle und der Port-Nummer, um als
die Adressen-Daten zu der Speichereinheit ausgegeben zu werden,
auswählt,
umfassen.
-
In
diesem Fall können
die Adressen-Daten solche Daten umfassen, die dafür kennzeichnend sind,
ob die Eingangs-OAM-Zelle eine AIS-OAM-Zelle ist oder nicht; die
Port-Nummer; einen
VPI-Wert; einen VCI-Wert; und Daten, die dafür kennzeichnend sind, ob die
ATM-Zellenübertragungsvorrichtung
ein Terminal-Punkt-Knoten einer Segment-Verbindung oder einer End-End-Verbindung
ist.
-
Auch
kann die ATM-Zellenübertragungsvorrichtung
weiterhin eine eine Software ausführende Einheit, verbunden mit
dem OAM-Zellenverarbeitungs-Hardwareblock, umfassen, um auf den OAM-Zellenverarbeitungs-Hardwareblock
zuzugreifen. In diesem Fall kann die Software-Ausführungseinheit
zuvor die Ausgangs-OAM-Zelle in die Speichereinheit einschreiben.
Auch kann die die Software ausführende
Einheit auf den OAM-Zellenverarbeitungs-Hardwareblock
zugreifen, um zu erkennen, dass die Eingangs-OAM-Zelle in der Speichereinheit gespeichert
ist. Auch kann der Hardware-Verarbeitungs-Block die OAM-Zelle, gespeichert
in der Speichereinheit, zu der Software-Ausführungseinheit in Abhängigkeit
eines Lesebefehls, ausgegeben von der Software-Ausführungseinheit,
ausgeben. Der OAM-Zellenverarbeitungs-Hardwareblock kann die Ausgangs-OAM-Zelle,
gespeichert in der Speichereinheit, in Abhängigkeit eines Schreib-Befehls,
ausgegeben von der Software-Ausführungseinheit, ändern. Weiterhin
kann der OAM-Zellenverarbeitungs-Hardwareblock
einen Adressen-Erzeugungs-Schaltungsabschnitt umfassen, der kontinuierlich
die Adressen-Daten erzeugt, so dass die Ausgangs-OAM-Zelle, die
in der Speichereinheit gespeichert ist, kontinuierlich ausgegeben
wird.
-
Auch
bestimmt die Speichereinheit primär die Ausgangs-OAM-Zelle basierend
auf den Adressen-Daten. In diesem Fall speichert die Speichereinheit
in erwünschter
Weise als die Ausgangs-OAM-Zelle:
Daten, die dafür kennzeichnend
sind, ob eine RDI-OAM-Zelle als die Eingangs-OAM-Zelle empfangen ist oder nicht;
Daten,
die dafür
kennzeichnend sind, ob die Ausgangs-OAM-Zelle ausgelesen worden
ist oder ausgelesen wird;
Daten, die dafür kennzeichnend sind, ob ein F4(VP)-Strom
gültig
ist oder nicht;
Daten, die dafür kennzeichnend sind, ob eine AIS-OAM-Zelle
oder eine RDI-OAM-Zelle
in dem F4(VP)-Strom abgesendet worden ist oder nicht;
Daten,
die dafür
kennzeichnend sind, ob ein F5(VC)-Strom gültig ist oder nicht;
Daten,
die dafür
kennzeichnend sind, ob eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle in dem F5(VC)-Strom
abgesendet worden ist oder nicht;
Daten, die für eine Port-Nummer
für die
Ausgangs-OAM-Zelle, um ausgegeben zu werden, kennzeichnend sind;
Daten,
die für
einen VPI-Wert, um ausgegeben zu werden, kennzeichnend sind; und
Daten,
die für
einen Ausgangs-VCI-Wert kennzeichnend sind, um ausgegeben zu werden.
-
Um
einen noch weiteren Aspekt der vorliegenden Erfindung zu erreichen,
umfasst eine ATM-Zellenübertragungsvorrichtung
eine Speichereinheit, die eine Ausgangs-OAM-Zelle entsprechend zu einer Eingangs-OAM-Zelle
speichert, die von jedem einer Vielzahl von Eingangs-Ports zugeführt ist, einen
Speicherbereich der Speichereinheit, die aus einer Vielzahl von
Daten-Segment-Bereichen zum Speichern einer Vielzahl von OAM-Zellen
zusammengesetzt ist, und eine Zugriffseinheit, die auf die Speichereinheit
zugreift.
-
Hierbei
kann der Speicherbereich der Speichereinheit in einen ersten Bereich
für AIS-OAM-Zellen
und einen zweiten Bereich für
RDI-OAM-Zellen unterteilt sein. Sowohl der erste Bereich als auch
der zweite Bereich können
in Port-Bereiche entsprechend zu der Vielzahl der Eingangs-Ports
unterteilt sein. Weiterhin kann jeder der Port-Bereiche in VPI-Bereiche
für VPI-Werte
jeweils, zugeordnet zu der Vielzahl der Eingangs-Ports, unterteilt
sein, und jeder der VPI-Bereiche entspricht einem Daten-Segment-Bereich.
-
In
diesem Fall ist es erwünscht,
dass jeder der Daten-Segment-Bereiche speichert:
Daten, die
dafür kennzeichnend
sind, ob eine RDI-Zelle empfangen worden ist oder nicht;
Daten,
die dafür
kennzeichnend sind, ob eine OAM-Zelle abgeschickt worden ist oder
nicht;
Daten, die dafür
kennzeichnend sind, ob ein F4(VP)-Strom gültig ist oder nicht;
Daten,
die dafür
kennzeichnend sind, ob eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle in einem F4(VP)-Strom
abgeschickt worden ist oder nicht;
Daten, die dafür kennzeichnend
sind, ob ein F5(VC)-Strom gültig
ist oder nicht;
Daten, die dafür kennzeichnend sind, ob eine AIS-OAM-Zelle
oder eine RDI-OAM-Zelle
in dem F5(VC)-Strom abgeschickt worden ist oder nicht;
eine
Ausgangs-Port-Nummer;
einen VPI-Wert, um ausgegeben zu werden;
und
einen VCI-Wert, um ausgegeben zu werden.
-
Auch
kann die Zugriffseinheit einen internen Zugriffsvorgang basierend
auf einem intern erzeugten Zugangs-Steuersignal und einen externen
Zugriffsvorgang basierend auf einem extern zugeführten Zugangs-Steuersignal
ausführen.
Auch kann eine ATM-Zellenzeit
in einer Zeitperiode für
den internen Zugriffsvorgang und eine Zeitperiode für den externen
Zugriffsvorgang unterteilt werden. Auch kann die interne Zugriffsvorgangs-Zeitperiode aus einer
Intern-Lesezugriffs-Zeitperiode und einer Intern-Schreib-Zugriffs-Zeitperiode zusammengesetzt sein,
und die Extern-Zugriffsvorgangs-Zeitperiode kann aus einer externen
Lesezugriffszeit und einer externen Schreibzugriffszeit zusammengesetzt
sein. In diesem Fall kann die Ausgangs-OAM-Zelle entsprechend zu
der Eingangs-OAM-Zelle,
zugeführt von
jedem der Vielzahl der Eingangs-Ports, während der Intern-Schreibzugriffs-Zeitperiode
aktualisiert werden. Auch kann die Ausgangs-OAM-Zelle entsprechend
zu der Eingangs-OAM-Zelle von der Speichereinheit während der
Intern-Lesezugriffs-Zeit
ausgelesen werden. Die Zugriffseinheit kann die jeweiligen Adressen
der Speicherbereiche der Speichereinheit zu der Speichereinheit
jeweils zu der einen ATM-Zellenzeit
ausgeben. Auch werden, während der
Extern-Leszugriffs-Zeit, Daten, die dafür kennzeichnend sind, ob die
Eingangs-OAM-Zelle empfangen worden ist oder nicht, und Daten, die
dafür kennzeichnend
sind, ob die Ausgangs-OAM-Zelle von der Speichereinheit ausgelesen
worden ist oder nicht, in Abhängigkeit
einer externen Adresse und eines externen Zugriffs-Steuersignals
ausgegeben. Zusätzlich
wird, während
der externen Schreibzugriffs-Zeit, die Ausgangs-OAM-Zelle, gespeichert
in der Speichereinheit, in Abhängigkeit
von externen Daten, einer zugeführten,
externen Adresse und dem externen Zugriffs-Steuersignal, umgeschrieben.
-
Kurze Beschreibung
der Zeichnungen
-
1 zeigt
ein Diagramm, das die Struktur einer herkömmlichen ATM-Zellenübertragungsvorrichtung
darstellt, bei der ein OAM-Zellenverarbeitungsvorgang durch Software
ausgeführt
wird;
-
2 zeigt
ein Diagramm, das die Struktur einer anderen, herkömmlichen
ATM-Zellenübertragungsvorrichtung
darstellt;
-
3 zeigt
ein Blockdiagramm, das die Struktur einer ATM-Zellenübertragungsvorrichtung gemäß einer
ersten Ausführungsform
der vorliegenden Erfindung darstellt;
-
4A und 4B zeigen
Blockdiagramme, die die Struktur eines OAM-Zellenverarbeitungs-Blocks in der ATM-Zellenübertragungsvorrichtung
gemäß der ersten
Ausführungsform
der vorliegenden Erfindung darstellen;
-
5 zeigt
ein Blockdiagramm, das die Struktur eines Adressen-Selektors des
OAM-Zellenverarbeitungs-Blocks in der ATM-Zellenübertragungsvorrichtung gemäß der ersten
Ausführungsform
der vorliegenden Erfindung darstellt;
-
6A zeigt
ein Diagramm, das ein Standard-Format einer OAM-Zelle darstellt
und 6B zeigt ein Diagramm, das ein Format einer OAM-Zelle, zugeführt zu einem
OAM-Zellenverarbeitungs-Block, darstellt;
-
7A bis 7D zeigen
Diagramme, die eine Adressen-Liste eines SRAM-Speicher-Blocks, vorgesehen
in dem OAM-Zellenverarbeitungs-Block der 4A und 4B,
darstellen;
-
8A zeigt
ein Diagramm, das eine Adressen-Struktur des SRAM-Speicher-Blocks, vorgesehen
in dem OAM-Zellenverarbeitungs-Block der 4A und 4B,
darstellt, und 8B zeigt ein Diagramm, das OAM-Zellen-Daten,
gespeichert in einem Daten-Segment
des SRAM Speicher-Blocks, darstellt;
-
9A bis 9C zeigen
Zeitabstimmungs-Diagramme, die darstellen, dass eine ATM-Zellenzeit in eine
interne Zugriffszeit und eine externe (CPU) Zugriffszeit unterteilt
ist;
-
10A bis 10D zeigen
Zeitabstimmungs-Diagramme, die eine Adressen-Erzeugung darstellen, ausgeführt dann,
wenn irgendein Ausfall in einem Port oder in einem F4(VP)-Strom
auftritt;
-
11A und 11B zeigen
Stromdiagramme, die einen Steuerfluss eines OAM-Zellenverarbeitungs-Betriebs der ATM-Zellenübertragungsvorrichtung
in der ersten Ausführungsform
der vorliegenden Erfindung darstellen;
-
12 zeigt
ein Stromdiagramm, das einen anderen Steuerfluss des OAM-Zellenverarbeitungsvorgangs
der ATM-Zellenübertragungsvorrichtung
in der ersten Ausführungsform
der vorliegenden Erfindung darstellt;
-
13A und 13B zeigen
Blockdiagramme, die die Struktur eines OAM-Zellenverarbeitungs-Blocks, verwendet
in der ATM-Zellenübertragungsvorrichtung,
gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung darstellen;
-
14 zeigt
ein Diagramm, das einen OAM-Zellenverarbeitungsvorgang in einer
Verbindung einer physikalischen Schicht darstellt;
-
15 zeigt
ein Diagramm, das eine End-End-Verbindung und eine Segment-Verbindung in einer
PVC-Verbindung darstellt; und
-
16 zeigt
ein Diagramm, das eine Zuordnung von VPI/VCI in Bezug auf die jeweiligen
Ports darstellt.
-
Beschreibung der bevorzugten
Ausführungsformen
-
Nachfolgend
wird eine ATM-(Asynchronous Transfer Mode)-Zellenübertragungsvorrichtung der vorliegenden
Erfindung im Detail unter Bezugnahme auf die beigefügten Zeichnungen
beschrieben.
-
3 stellt
die Struktur der ATM-Zellenübertragungsvorrichtung
gemäß der ersten
Ausführungsform
der vorliegenden Erfindung dar. Wie 3 zeigt,
ist die ATM-Zellenübertragungsvorrichtung
in der ersten Ausführungsform
aus einem physikalischen Schnittstellen-Block 2, einem
Switch-Block 4, einem OAM-Zellenverarbeitungs-Block 5,
einem CPU-Block 6 und einem physikalischen Schnittstellen-Block 11 aufgebaut.
-
Der
physikalische Schnittstellen-Block 2 ist mit einer Vielzahl
von Übertragungs-Pfaden verbunden
und nimmt eine Vielzahl von SDH/SONET-Signalen S1-1 bis S1-n (n
ist eine natürliche
Zahl) auf, die ATM-Zellen haben, und zwar als Payloads. Das SDH/SONET-Signal
ist ein Standard-Schnittstellen-Signal zwischen Vorrichtungen und
besitzt die Basis-Übertragungsrate
von 155 Mb/s oder 622 Mb/s. Der physikalische Schnittstellen-Block 2 überträgt ATM-Zellen
s3-1 bis S3-n zu entsprechenden Signal-Ports des Switch-Blocks 4.
Demzufolge wird das Overhead jedes SDH/SONET-Signals dort beendet.
Auch gibt, wenn irgendein Ausfall, wie beispielsweise eine Unterbrechung
eines Eingangs und ein LOF in irgendeinem der physikalischen Ports
auftritt, der physikalische Schnittstellen-Block 2 ein Port-Ausfall-Signal
S9, das für
das Auftreten des Ausfalls kennzeichnend ist, zu dem OAM-Zellenverarbeitungs-Block 5 aus.
-
6A stellt
das Format der OAM-Zelle, standardisiert durch das ATM Forum UNI
3.1, dar. Das OAM-Zellen-Format ist aus einem ATM-Zellen-Header
mit 5-Byte und einem Zellen-Payload mit 48-Byte zusammengesetzt.
-
Der
ATM-Zellen-Header ist durch ein GFC-(Generic Flow Control)-Feld,
ein VPI-(Virtual Path
Identifier)-Feld, ein VCI-(Virtual Channel Identifier)-Feld, ein
PTI-(Payload Type Identifier)-Feld, ein CLP-(Call Loss Priority)-Feld,
und ein HEC-Feld zusammengesetzt. Das Zellen-Payload ist aus einem Feld
von einem OAM-Zellen-Typ, einem Feld von einem Funktions-Typ, einem
funktions-spezifischen Feld, einem reservierten Feld und einem CRC-10 Feld
zusammengesetzt.
-
In
dem Fall eines F4(VP)-Stromes besitzt ein VCI-Wert den Wert von „3" in Bezug auf eine
Segment-Verbindung, und besitzt auch den Wert von „4" in Bezug auf eine
End-End-Verbindung.
Auch besitzt, in dem Fall eines F5(VC)-Stromes, ein PTI-Wert den Wert
von „4" in Bezug auf die
Segment-Verbindung, und besitzt auch den Wert von „5" in Bezug auf die End-End-Verbindung.
In einer OAM-Zelle werden die Daten von „0001" in ein Feld vom OAM-Zellen-Typ hineingeschrieben.
Auch werden die Daten von „0000" in das Feld vom
Funktions-Typ einer AIS-OAM-Zelle geschrieben und die Daten von „0001" werden in das Feld
vom Funktions-Typ einer RDI-OAM-Zelle geschrieben.
-
Der
Switch-Block 4 führt
Verarbeitungsvorgänge
aus, die einen Umschaltvorgang einer ATM-Zelle zwischen Ports und
einem Multi-Casting-Vorgang umfassen. Auch erzeugt, zu diesem Zeitpunkt,
der Switch-Block 4 ein SOC-(Start Of Cell)-Signal. Nachdem
ein SDH/SONET-Signal von dem physikalischen Schnittstellen-Block 2 empfangen
ist und beendet ist, werden eine Übertragung und ein Empfang
des Signals zwischen dem physikalischen Schnittstellen-Block 2 und
dem Switch-Block 4 unter der Übertragungsrate von ungefähr 19 Mb/s durchgeführt. Dies
kommt daher, dass ein serielles Signal, eingegeben zu dem physikalischen
Schnittstellen-Block 2, in ein paralleles Signal mit 8-Bit
konvertiert wird. Der Switch-Block 4 sammelt OAM-Zellen,
die ein OAM-Zellen-Format haben, von jedem der Eingangs-Ports, um
sie zu einem vorbestimmten, spezifischen Port A auszugeben. Jede
dieser zusammengestellten OAM-Zellen S7 wird zu dem OAM-Zellenverarbeitungs-Block 5 zusammen
mit einer Eingangs-Port-Nummer (Port#) des Eingangs-Ports ausgegeben,
zu dem die OAM-Zelle eingegeben ist. Zu diesem Zeitpunkt wird das
SOC-Signal ähnlich
zu dem OAM-Zellenverarbeitungs-Block 5 ausgegeben. In diesem
Fall wird, wie in 6B dargestellt ist, die Port-Nummer
(Port#) zuvor in das HEC-Feld
des Formats der Standard-OAM-Zelle, dargestellt in 6A, eingebettet,
und dann wird die Zelle mit der Port-Nummer von dem Switch-Block 4 ausgegeben.
-
Der
CPU-Block 6 umfasst eine CPU (nicht dargestellt) und gibt
ein CPU-Lesesignal, ein CPU-Schreibsignal, eine CPU-Adresse und CPU-Daten
zu dem OAM-Zellenverarbeitungs-Block 5 aus.
Der CPU-Block 6 schreibt die CPU-Daten in den OAM-Zellenverarbeitungs-Block 5 und
empfängt die
CPU-Daten von dem OAM-Zellenverarbeitungs-Block 5.
-
Der
OAM-Zellenverarbeitungs-Block 5 empfängt eine OAM-Zelle, ein SOC-Signal,
das für
den Kopf dieser OAM-Zelle kennzeichnend ist, und eine Ausfall-Port-Nummer
von dem Switch-Block 4. Auch empfängt der OAM-Zellenverarbeitungs-Block 5 ein CLK-Signal, das eine
Frequenz von 9 MHz besitzt, erzeugt durch eine Taktsignal-Erzeugungsschaltung (nicht
dargestellt). Das Taktsignal ist zu dem OAM-Zellen-Signal synchronisiert.
Auch empfängt der
OAM-Zellenverarbeitungs-Block 5 ein Port-Ausfall-Signal S9 von dem
physikalischen Schnittstellen-Block 2. Auch empfängt der
OAM-Zellenverarbeitungs-Block 5 das
CPU-Lesesignal, das CPU-Schreibsignal, die CPU-Adresse und die CPU-Daten von dem CPU-Block 5.
-
Der
OAM-Zellenverarbeitungs-Block 5 führt einen vorbestimmten Verarbeitungsvorgang
in Bezug auf die empfangene OAM-Zelle basierend auf dem SOC-Signal,
der Ausfall-Port-Nummer, dem Port-Ausfall-Signal S9, dem CPU-Lesesignal,
dem CPU-Schreibsignal,
der CPU-Adresse und den CPU-Daten synchron zu dem CLK-Signal aus.
Danach gibt der OAM-Zellenverarbeitungs-Block 5 eine verarbeitete
OAM-Zelle S8 zu einem vorbestimmten, spezifischen Eingangs-Port
B des Switch-Blocks 4 aus. Auch gibt der OAM-Zellenverarbeitungs-Block 5 Daten,
die zu der Übertragung
und dem Empfang der OAM-Zelle in Bezug gesetzt sind, zu dem CPU-Block 6 aus.
-
6B stellt
ein Format einer OAM-Zelle, ausgegeben von dem OAM-Zellenverarbeitungs-Block 5,
dar. Das OAM-Zellen-Format ist grundsätzlich identisch zu dem Format,
dargestellt in 6A. Ein unterschiedlicher Punkt
des OAM-Zellen-Formats der 6B gegenüber demjenigen
der 6A ist derjenige, dass eine Ausgangs-Port-Nummer (Port#) der
OAM-Zelle in das HEC-Feld des ATM-Zellen-Headers hineingeschrieben
ist. Ähnlich zu
anderen ATM-Zellen ordnet der Switch-Block 4 die OAM-Zelle
zu dem Ausgangs-Port basierend auf dem Format, dargestellt in 6B,
zu und gibt dann die zugeordnete OAM-Zelle als irgendeines der Signale
S10-1 bis S10-n zu dem physikalischen Schnittstellen-Block 11 aus.
-
Der
physikalische Schnittstellen-Block 11 führt einen Verarbeitungsvorgang
eines SDH/SONET-Frames zu jeder der ATM-Zellen und der OAM-Zellen,
zugeführt
von dem Switch-Block 4, aus. Zu diesem Zeitpunkt fügt der physikalische
Schnittstellen-Block 11 ein HEC-Byte zu dem HEC-Feld anstelle
der Ausgangs-Port-Nummer hinzu, um dies als Standard-ATM-Zellen
S12-1 bis S12-n auszugeben.
-
Auf
diese Art und Weise werden die Eingangs-OAM-Zellen, die das Standard-Format haben, das
in 6A dargestellt ist, von allen der Eingangs-Ports
in dem physikalischen Schnittstellen-Block 2, dargestellt
in 3, zu einem spezifischen Port „A" des Switch-Blocks 4 zusammengestellt.
Die zusammengestellten OAM-Zellen werden als ein Signal S7 zu dem
OAM-Zellenverarbeitungs-Block 5 zusammen mit den Ausfall-Port-Nummern und den SOC-(Start
Of Cell)-Signalen, kennzeichnend für den Kopf jeder OAM-Zelle, übertragen. Auch
wird das CLK-Signal, das die Frequenz von 19 MHz, synchronisiert
zu den OAM-Zellen, besitzt, zu dem OAM-Zellenverarbeitungs-Block 5 zugeführt.
-
Zu
diesem Zeitpunkt wird, wie in 6B dargestellt
ist, die Ausgangs-Port-Nummer (Port#), die für den Ausgangs-Port der OAM-Zelle
kennzeichnend ist, zuvor in das HEC-Feld des Standard-Formats der OAM-Zelle,
dargestellt in 6A, eingebettet. Eine solche
Zelle wird von dem Switch-Block 4 empfangen und wird dann
zu dem OAM-Zellenverarbeitungs-Block 5 übertragen.
Auch wird das Port-Ausfall-Signal S9, das für irgendeinen Ausfall kennzeichnend
ist, wie beispielsweise eine Unterbrechung eines Eingangs und eines
LOF eines physikalischen Ports, von dem physikalischen Schnittstellen-Block 2 empfangen
und zu dem OAM-Zellenverarbeitungs-Block 5 ausgegeben.
Verschiedene Typen von Daten, erforderlich für den Verarbeitungsvorgang
der OAM-Zelle, die das Standard-Format haben, werden in den OAM-Zellenverarbeitungs-Blocks 5 hineingeschrieben.
Zum Beispiel umfassen die Daten eine physikalische Ausgangs-Port-Nummer,
die für
einen Ausgangs-Port der OAM-Zelle kennzeichnend ist, einen VPI-Wert,
einen VCI-Wert und
Daten, die dafür
kennzeichnend sind, ob die OAM-Zelle eine AIS-OAM-Zelle oder eine
RDI-OAM-Zelle ist. Auch umfassen die Daten solche Daten, die dafür kennzeichnend
sind, ob die OAM-Zelle zu einer Segment-Verbindung oder einer End-End-Verbindung in Bezug
gesetzt ist, und Daten, die für
eine Port-Nummer kennzeichnend sind, wenn ein Ausfall an einem physikalischen
Port auftritt.
-
Die 4A und 4B zeigen
Blockdiagramme, die den detaillierten Aufbau des OAM-Zellenverarbeitungs-Blocks 5 darstellen.
Wie nun die 4A und 4B zeigen,
ist der OAM- Zellenverarbeitungs-Block 5 in
der ersten Ausführungsform hauptsächlich aus
einem Eingangs-FIFO-Speicher (1) 201, einem Zähler (1) 202,
einem Eingangs-FIFO-Speicher (2) 203, einem Zähler (2) 204 und
einem Adressen-Selektor 301 zusammengesetzt. Der OAM-Zellenverarbeitungs-Block 5 ist
weiterhin aus einem Selektor (1) 401, einem Selektor (2) 402,
einer Load-Signal-Erzeugungsschaltung 405, einer Reset-Signal-Erzeugungsschaltung 406 und
einem SRAM-Speicher-Block 501 aufgebaut. Der OAM-Zellenverarbeitungs-Block 5 ist
weiterhin aus einem Selektor (3) 502, einem Selektor (4) 503,
einem Zähler
(3) 504, einem Ausgangs-FIFO-Speicher 701, einer
Einstell-Signal-Erzeugungsschaltung 702, einem
Flip-Flop 703, einem Drei-Zustand-Puffer 704 und
einem Adressen-Zähler 806 zusammengesetzt.
-
5 zeigt
ein Blockdiagramm, das den detaillierten Aufbau des Adressen-Selektors 301 darstellt.
Wie nun 5 zeigt, ist der Adressen-Selektor 301 aus
einem Decodierer 209 und einem Selektor (5) 210 aufgebaut.
-
Der
Eingangs-FIFO-Speicher (1) 201 nimmt eine OAM-Zelle S101
von dem Switch-Block 4 in
Abhängigkeit
eines Schreib-Steuersignals S205 basierend auf dem SOC-Signal S102
auf und speichert dann Daten eines Bereichs der empfangenen OAM-Zelle.
Genauer gesagt werden die erforderlichen Daten, um die OAM-Zelle
zu verarbeiten, gespeichert. Das bedeutet, dass die Daten eine physikalische
Port-Nummer für
die OAM-Zelle, um empfangen zu werden, einen VPI-Wert und einen VCI-Wert
umfassen. Die Daten umfassen auch solche Daten, die dafür kennzeichnend
sind, ob die OAM-Zelle eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle ist, und
Daten, die dafür
kennzeichnend sind, ob die OAM-Zelle
zu einer Segment-Verbindung oder einer End-End-Verbindung in Bezug gesetzt
ist. Auch gibt, in Abhängigkeit
eines Lese-Steuersignals S206, der Eingangs-FIFO-Speicher (1) 201 die
gespeicherten Daten S301 zu dem Decodierer 209, dem Selektor
(1) 401 und dem Selektor (5) 210 aus. Auch gibt
der Eingangs-FIFO-Speicher (1) 201 ein Signal S301-5 als ein Teil des
Ausgangs-Signals S301 zu dem Zähler
(1) 202 und der Reset-Signal-Erzeugungsschaltung 406 aus.
-
Der
Zähler
(1) 202 gibt die Daten S301-5, ausgegeben von dem Eingangs-FIFO-Speicher (1) 201,
ein Signal S308, ausgegeben von dem Eingangs-FIFO-Speicher (2) 203,
das SOC-Signal S102, das CLK-Signal S104 und ein Signal S513-3 als
ein Teil eines Signals, ausgegeben von dem Adressen-Zähler 806,
ein. Demzufolge erzeugt der Zähler (1) 202 das
Schreib-Steuersignal S205 und das Lese-Steuersignal S206 zu dem
Eingangs-FIFO-Speicher (1) 201.
-
Der
Eingangs-FIFO-Speicher (2) 203 gibt Daten S103, kennzeichnend
für die
Ausfall-Port-Nummer, basierend auf dem Port-Ausfall-Signal S109,
und ein Schreib-Steuersignal
S207, zugeführt
von dem physikalischen Schnittstellen-Block 2, ein, und
speichert sie temporär.
Die Ausfall-Port-Nummer ist für
die Nummer des Ports kennzeichnend, wo irgendein Ausfall, wie beispielsweise eine
Eingangs-Unterbrechung und ein LOF (Loss Off Frame), an der Schnittstelle
des SDH/SONET-Signals aufgetreten ist. Auch gibt der Eingangs-FIFO-Speicher
(2) 203 die gespeicherten Daten S208 zu dem Selektor (1) 401 in
Abhängigkeit
eines Lese-Steuersignals S208 aus. Auch erzeugt der Eingangs-FIFO-Speicher (2) 203 ein
Signal S308, und gibt das erzeugte Signal S308 zu dem Zähler (1) 202,
dem Zähler
(2) 204, der Last-Signal-Erzeugungsschaltung 405,
der Reset-Signal-Erzeugungsschaltung 406,
dem Selektor (1) 401 und dem Selektor (2) 402 aus.
-
Die
Daten werden von dem Eingangs-FIFO-Speicher 1 so ausgelesen, dass
eine Adresse S301 (1) erzeugt wird, die als eine Adresse „A" verwendet wird,
wenn auf den SRAM-Speicher-Block 501 zugegriffen wird.
Die Adresse „A" ist aus 20 Bits
insgesamt zusammengesetzt. Das bedeutet, dass die Adresse „A" aus einem Bit zusammengesetzt
ist, das dafür
kennzeichnend ist, ob die empfangene OAM-Zelle eine AIS-OAM-Zelle
oder eine RDI-OAM-Zelle (1 Bit) ist, eine Port-Nummer für die OAM-Zelle,
die empfangen worden sein muss (5 Bits), ist, ein VPI-Wert (entweder
8 Bits oder 4 Bits) und ein VCI-Wert (entweder 5 Bits oder 9 Bits)
ist. Die Adresse „A" ist weiterhin aus
einem Bit, das dafür kennzeichnend
ist, ob die OAM-Zelle zu einer Segment-Verbindung oder einer End-End-Verbindung (1 Bit)
in Bezug gesetzt ist, zusammengesetzt. Die Daten werden von dem
Eingangs-FIFO-Speicher (2) 203 so ausgelesen, dass eine
andere Adresse S303 erzeugt wird, die als eine Adresse C dann verwendet wird,
wenn auf den SRAM-Speicher-Block 501 zugegriffen wird.
In der Adresse „C" ist „0" als ein Bit geschrieben,
das dafür
kennzeichnend ist, ob die empfangene OAM-Zelle eine AIS-OAM-Zelle
oder eine RDI-OAM-Zelle
(1 Bit) ist. Die Adresse „C" ist weiterhin aus
einer Port-Nummer (5 Bits) des Ports, wo die OAM-Zelle erreicht
ist, zusammengesetzt.
-
Der
Zähler
(2) 204 gibt das Port-Ausfall-Signal S105 von dem physikalischen
Schnittstellen-Block 2, das CLK-Signal S104, die Daten
S308, ausgegeben von dem Eingangs-FIFO-Speicher (2) 203,
und einen Teil S515-3 eines Ausgangs-Signals S513 von dem Adressen-Zähler 806 ein.
Demzufolge erzeugt der Zähler
(2) 204 das Schreib-Steuersignal S207
und das Lese-Steuersignal S208 zu dem Eingangs-FIFO-Speicher (2) 203.
-
Der
Decodierer 209 gibt einen Teil S301-2 des Ausgangs-Signals
S301 des Eingangs-FIFO-Speichers (1) 201 ein, um das Ausgangs-Signal
S302-2 zu decodieren. Auswahl-Steuersignale S311-1 und S311-2 werden
basierend auf dem decodierten Ergebnis erzeugt, und werden dann zu
dem Selektor (5) 210 zugeführt.
-
Auf
die Auswahl-Steuersignale 311-1 und 311-2 hin wählt der Selektor (5) 210 entweder
einen Teil S301-3 des Signals 301, ausgegeben von dem Eingangs-FIFO-Speicher
(1) 201, eine Kombination eines Teils eines Signals S313-1,
ausgegeben von dem Adressen-Zähler 806,
oder einem Teil S301-4 eines Signals S301, ausgegeben von dem Eingangs-FIFO-Speicher
(1) 201, oder eine andere Kombination eines Teils S513-2
eines Signals S313, ausgegeben von dem Adressen-Zähler 806,
und eines Teils S301-5 des Signals 301, ausgegeben von dem
Eingangs-FIFO-Speicher (1) 201, aus. Dann gibt der Selektor
(5) 210 ein Signal S301-6 als eine niedrigere Adresse „A" zu dem Selektor
(2) 402 aus.
-
Basierend
auf dem Signal S309, ausgegeben von dem Zähler (3) 504, und
dem Signal S308, ausgegeben von dem Eingangs-FIFO-Speicher (2) 203,
wählt der
Selektor (1) 401 entweder einen Teil S301-1 des Signals
S301, zugeführt
von dem Eingangs-FIFO-Speicher
(1) 201 als eine obere Adresse „A", ein CPU-Adressen-Signal S308, ausgegeben von
dem CPU-Block 6 als obere Adressen „6" und „D", oder das Signal S306, ausgegeben von
dem Eingangs-FIFO-Speicher (2) 203 als eine obere Adresse „C", aus. Dann gibt
der Selektor (1) 401 das ausgewählte Signal als ein Speicher-Adressen-Signal S403
zu dem SRAM-Speicher-Block 501 aus.
-
Basierend
auf dem Signal S309, ausgegeben von dem Zähler (3) 504, und
dem Signal S308, ausgegeben von dem Eingangs-FIFO-Speicher (2) 203,
wählt der
Selektor (2) 402 entweder das Signal S301-6, ausgegeben
von dem Selektor (5) 210, als eine untere Adresse „A", das CPU-Adressen-Signal S803,
ausgegeben von dem CPU-Block 6, als untere Adressen „B" und „D", oder das Signal
S513, ausgegeben von dem Adressen-Zähler 806,
als eine untere Adresse „C", aus. Dann gibt
der Selektor (2) 402 das ausgewählte Signal als ein Speicher-Adressen-Signal
S404 zu dem SRAM Speicher-Block S501 aus.
-
Die
Last-Signal-Erzeugungsschaltung 405 gibt den Ausgang S514
des Zählers
(3) 504 und das Ausgangssignal S308 des Eingangs-FIFO-Speichers (2) 203 aus,
um ein Last-Signal 408 zu erzeugen. Dann führt die
Last-Signal-Erzeugungsschaltung 405 das Last-Signal S408
zu dem Zähler
(3) 504 zu.
-
Die
Reset-Signal-Erzeugungsschaltung 406 gibt einen Teil S301-5
eines Ausangssignals S301 von dem Eingangs-FIFO-Speicher (1) 201 und
das Ausgangssignal S308 des Eingangs-FIFO-Speichers (2) 203 ein,
um ein Reset-Signal S407 zu erzeugen. Dann führt die Reset-Signal-Erzeugungsschaltung 406 das
Reset-Signal S407 zu dem Zähler
(3) 504 und dem Adressen-Zähler 806 zu.
-
Der
Zähler
(3) 504 ist ein 1/53-Frequenz-Teilungszähler, und erzeugt ein Zugriffs-Zeitpunkt-Steuersignal
zum Steuern von Zeitpunkten, zu denen die Eingangs-FIFO-Speicher 201 und 203 und
die CPU auf den SRAM-Speicher-Block 501 zugreifen. Auf diese
Art und Weise teilt der Zähler
(3) 504 die Zugriffs-Zeitpunkte zwischen der CPU und dem FIFO-Speichern 201 und 203 so,
dass die CPU frei die Inhalte der OAM-Zelle ändern kann, um abgesandt zu
werden.
-
Der
Zähler
(3) 504 wird durch das Reset-Signal, erzeugt durch die
Reset-Signal-Verarbeitungsschaltung 406,
zurückgesetzt.
Auf das Last-Signal S408 hin gibt der Zähler (3) 504 das Takt-Signal S104,
das die Frequenz von 19 MHz besitzt, aus und teilt dann in der Frequenz
das Takt-Signal S104 durch 53. Demzufolge werden dabei das Signal S309,
ein Signal S511, ein Signal S505, ein Signal S512, ein Signal S508,
ein Signal S509, ein Signal S706 und ein Signal S514, die über die
Frequenzteilung erhalten sind, ausgegeben. Sowohl das Signal S511
als auch das Signal S505 werden zu dem Seiektor (3) 502 zugeführt und
sowohl das Signal S506 als auch das Signal S507 werden zu dem Selektor
(4) 503 zugeführt.
Das Signal S510 wird zu der Einstell-Signal-Erzeugungsschaltung 702 zugeführt. Das
Signal S706 wird zu dem R/S-Flip-Flop 703 zugeführt. Das
Signal S514 wird zu dem Adressen-Zähler 806 und der Last-Signal-Erzeugungsschaltung 405 zugeführt.
-
Der
Adressen-Zähler 806 gibt
das Signal S514 als ein Takt-Signal von dem Zähler (3) 504 aus, um
das Adressen-Signal S513 zu erzeugen. Dann führt der Adressen-Zähler 806 das
Adressen-Signal S513 zu dem Selektor (2) 402, dem Selektor
(1) 401 und dem Selektor (5) 210 zu. Ein Teil
des Adressen-Signals S513-3 wird zu sowohl dem Zähler (1) 202 als auch
dem Zähler
(2) 204 zugeführt.
-
Der
Selektor (3) 502 wählt
entweder das Signal S505, ausgegeben von dem Zähler 3, oder das CPU-Lese-Signal
S804, basierend auf dem Signal S511, ausgegeben von dem Zähler 3,
aus. Dann gibt der Selektor (3) 502 das ausgewählte Signal
als das Signal S507 zu dem SRAM-Speicher-Block 501 aus.
-
Der
Selektor (4) 504 wählt
entweder das Signal S506, ausgegeben von dem Zähler 3, oder das CPU-Schreib-Signal
S805 aus und gibt dann das ausgewählte Signal als das Signal
S508 zu dem SRAM-Speicher-Block 501 aus.
-
Die
Einstell-Signal-Erzeugungsschaltung 702 gibt einen Teil
S802-2 der CPU-Daten ein und gibt ein Einstell-Signal S705 zu dem
R/S-Flip-Flop 703 in Abhängigkeit des Signals S510,
zugeführt
von dem Zähler
(3) 504, aus.
-
Das
R/S-Flip-Flop 703 wird in Abhängigkeit des Signals S705,
zugeführt
von der Einstell-Signal-Erzeugungsschaltung 702, eingestellt
und wird in Abhängigkeit
des Signals S706, zugeführt
von dem Zähler
(3) 504, zurückgesetzt.
Der Q-Ausgang des R/S-Flip-Flops 703 wird
zu dem Drei-Zustand-Gate 704 zugeführt. Das Drei-Zustand-Gate 704 gibt
den Q-Ausgang des R/S-Flip-Flops 703 als einen Teil S802-3
der CPU-Daten in Abhängigkeit
des Signals S509, ausgegeben von dem Zähler (3) 504, aus.
-
Der
SRAM-Speicher-Block 501 empfängt sowohl das Speicher-Adressen-Signal
S403, ausgegeben von dem Selektor (1) 401, als auch das
Speicher-Adressen-Signal S404, ausgegeben von dem Selektor (2) 402.
Auch empfängt
der SRAM-Speicher-Block 501 das Ausgangssignal S507 des
Selektors (3) 502 als das Lese-Steuersignal, um die Daten S601
als die CPU-Daten S802 auszugeben, und um die Daten S601 zu dem
Ausgangs-FIFO-Speicher 701 auszugeben. Weiterhin empfängt der SRAM-Speicher-Block 501 das
Ausgangssignal S508 des Selektors (4) 503 als das Schreib-Steuersignal
und empfängt
auch die CPU-Daten 802 als die Schreib-Daten S601.
-
Der
Ausgangs-FIFO-Speicher 701 gibt die Daten S601 ein und
gibt eine Ausgangs-OAM-Zelle S801
aus. Auf diese Art und Weise speichert der Ausgangs-FIFO-Speicher 701 temporär die OAM-Zelle, ausgelesen
von dem SRAM-Speicher 501.
-
Als
nächstes
wird eine Betriebsweise der ATM-Zellenübertragungsvorrichtung gemäß der ersten
Ausführungsform
der vorliegenden Erfindung nun beschrieben.
-
Zuerst
wird ein Beispiel einer Umgebung, in der die ATM-Zellenübertragungsvorrichtung
der vorliegenden Erfindung angewandt wird, beschrieben.
-
Die
vorliegende Erfindung kann nicht nur bei einer System-Struktur angewandt
werden, bei der alle Eingangs/Ausgangs-Signale symmetrisch zueinander
sind, sondern auch bei einer anderen System-Struktur, wie sie in 16 dargestellt
ist. In 16 nun sind 29 Ports als physikalische
Schnittstellen-Ports vorhanden, wobei der Port 1 bis der Port 28
zu untergeordneten Schnittstellen (155 Mb/s) zugeordnet sind, und
der Port 29 zu einer Aggregat-Schnittstelle (622 Mb/s) zugeordnet
ist. Im Prinzip werden Signale von irgendeiner der untergeordneten
Schnittstellen zu der Aggregat-Schnittstelle, und umgekehrt, multiplexiert,
ein multiplexiertes Signal wird von der Aggregat-Schnittstelle zu
irgendeiner der untergeordneten Schnittstellen demultiplexiert (Gesamtdurchsatz
des Systems wird ungefähr 5Gb/s).
-
In 16 sind
VPI/VCI-Werte wie folgt zugeordnet. Die VPI-Werte von 0 bis 255
(8 Bits) sind zu den jeweiligen, physikalischen Schnittstellen-Ports
1 bis 28 der nebengeordneten Schnittstellen zugeordnet und die VCI-Werte
von 1 bis 32 (5 Bits) sind zu jedem der VPI-Werte zugeordnet. Auch
sind die VPI-Werte von 0 bis 15 (4 Bits) zu dem physikalischen Schnittstellen-Port
29 der Aggregat-Schnittstelle zugeordnet und die VCI-Werte von 1
bis 512 (9 Bits) sind zu jedem der VPI-Werte zugeordnet.
-
In
diesem Beispiel ist eine Gesamtzahl von Verbindungen, bereitgestellt
an der Seite der nebengeordneten Schnittstellen, gleich zu 32 × 256 × 29 = 229.376,
wogegen eine gesamte Anzahl von Verbindungen, bereitgestellt an
der Seite der nebengeordneten Schnittstelle, gleich zu 512 × 16 = 8.192
ist. Als eine Folge ist eine effektive Anzahl von Verbindungen von
den nebengeordneten Schnittstellen zu der Aggregat-Schnittstelle
gleich zu 8.192 maximal.
-
Die
ATM-Zellen, die die VCI-Werte von 0 bis 31 unter den ATM-Zellen
haben, die von einer Zähler-Vorrichtung
zu dem physikalischen Schnittstellen-Block 2 der ATM-Zellenübertragungsvorrichtung eingegeben
sind und die von dem physikalischen Schnittstellen-Block 2 zu
der externen Vorrichtung ausgegeben sind, werden durch die International-Standardisierung-Organizer
(ITU-T und ATM-Forum) reserviert und können deshalb frei verwendet werden.
-
Allerdings
werden, in der vorliegenden Erfindung, für das einfachere Verständnis, die
VCI-Werte von 32 bis 61 als die VCI-Werte von 1 bis 31 gelesen. Auch
wird die ATM-OAM-Zelle,
die den VCI-Wert von „3" für eine Segment-Verbindung
und von „4" für eine End-End-Verbindung
in dem F4(VP)-Strom besitzt, als VCI = 0 in den ATM-OAM-Zellen ausgelesen,
die von der Zähler-Vorrichtung
zu der ATM-Zellenübertragungsvorrichtung
in der PVC-(Permanent Virtual Channel)-Verbindung auf der Seite
der nebengeordneten Schnittstellen eingegeben werden.
-
Ähnlich werden,
in der PVC-(Permanent Virtual Channel)-Verbindung auf der Seite
der Aggregat-Schnittstelle, die VCI-Werte von „32" bis „543" als die VCI-Werte von 1 bis 512 gelesen.
Auch wird die ATM-OAM-Zelle, die den VCI-Wert von „3" für eine Segment-Verbindung und von „4" für eine End-End-Verbindung
in dem F4(VP)-Strom besitzt, als der VCI-Wert von „0" in den ATM-OAM-Zellen
gelesen, die von der Zähler-Vorrichtung
zu der ATM-Zellenübertragungsvorrichtung
der vorliegenden Erfindung eingegeben sind.
-
Als
nächstes
wird eine Speicherliste des SRAM-Speicher-Blocks 501 nun
im Detail unter Bezugnahme auf die 7A bis 7D und
die 8A bis 8B beschrieben.
Die 7A bis 7D stellen
die detaillierte Speicher-Struktur des SRAM-Speicher-Blocks 501 von
der gesamten Struktur zu den jeweiligen Daten-Segmenten dar. In dem
Beispiel sind „32" Ports vorhanden.
Es wird nun angenommen, dass die Ports PORT#1 bis PORT#28 die nebengeordneten
Schnittstellen sind, und dass die Ports PORT#29 bis PORT#32 die
Aggregat-Schnittstellen sind.
-
7A stellt
eine Adressen-Liste der gesamten Speicher-Struktur dar. In dem Fall
besitzt der SRAM-Speicher Adressen von 00000 bis FFFFF in der hexadezimalen
Angabe. Jede dieser Adressen besitzt ein Daten-Segment, das eine
Breite von 28-Bit von D0 bis D27 besitzt. Die OAM-Zellen-Daten,
die ausgegeben werden sollen, werden zuvor in die jeweiligen Adressen
des SRAM-Speicher-Blocks 501 hineingeschrieben. Mit anderen
Worten werden, wenn die ATM-Zellenübertragungsvorrichtung der vorliegenden
Erfindung initiiert wird, oder der CPU-Block 6 nicht belegt
ist, die Daten, vorbestimmt für
jede Adresse, in den SRAM-Speicher-Block 501 des CPU-Blocks 6 hineingeschrieben.
-
Wie
in 7B dargestellt ist, wird der gesamte Speicherbereich
des SRAM-Speicher-Blocks 501 in
einen Speicherbereich, verwendet dazu, eine RDI-OAM-Zelle zu empfangen,
und einen anderen Speicherbereich, verwendet dazu, eine AIS-RDI-OAM-Zelle zu übertragen,
unterteilt. Jeder Speicherbereich, verwendet dazu, die RDI-OAM-Zelle zu empfangen,
und der Speicherbereich, verwendet dazu, die AIS-RDI-OAM-Zelle zu übertragen, werden
weiterhin für
jeden Port unterteilt. Zum Beispiel wird angenommen, dass der Switch-Block 4 der 3 den
Durchsatz von 5Gb/s besitzt und „32" SDH/SONET-Signale speichern kann, die
den Durchsatz von 155 Mb/s haben. In diesem Fall ist jeder eines
oberen, halben Speicherbereichs und eines unteren halben Speicherbereichs
in dem SRAM-Speicher-Block 501 entsprechend zu den „32" Ports unterteilt.
Wie in 7B dargestellt ist, ist ein Speicherbereich
des SRAM-Speicher-Blocks 501, verwendet dann, wenn eine
AIS-OAM-Zelle empfangen wird oder ein Port-Ausfall auftritt, ein
Bereich für die
Ports PORT#1 bis PORT#32 in dem unteren, halben Speicherbereich.
Ein anderer Speicherbereich, verwendet dann, wenn eine RDI-OAM-Zelle
empfangen wird, ist ein Bereich für die Ports PORT#1 bis PORT#32
in dem oberen halben Speicherbereich.
-
Auch
wird in 7C angenommen, dass der VPI-Wert
irgendeinen der Werte von „0" bis „255" für jeden
der Ports PORT#1 bis PORT#28 besitzt. Auch wird in 7D angenommen,
dass der VPI-Wert irgendeinen der Werte von „0" bis „15" für
jeden der Ports PORT#29 bis PORT#32 besitzt.
-
Wie
anhand der 7A bis 7D ersichtlich
ist, werden Daten für
eine Vielzahl von VCI-Werten ähnlich
in die unterteilten Bereiche jedes der VPI-Felder (0 ≦ n ≦ 255, n ist
eine ganze Zahl) hineingeschrieben.
-
Wie
vorstehend beschrieben ist, wird, in der Speicher-Liste innerhalb
des SRAM-Speicher-Blocks 501, 7C bei
den Ports PORT#1 bis #28, vorgesehen an der Seite der nebengeordneten
Schnittstellen, angewandt, wogegen 7D bei
den Ports PORT#29 bis #32, vorgesehen an der Seite der Aggregat-Schnittstellen,
angewandt wird. In dem Fall des Systems, das eine Struktur besitzt,
die in den 7A bis 7D dargestellt
ist, ist der VPI-Wert „8" Bits und der VCI-Wert
ist „5" Bits in den Ports PORT#1
bis #28, wogegen der VPI-Wert „4" Bits ist und der
VCI-Wert „9" Bits in den Ports
PORT#29 bis #32 ist.
-
Die 8A und 8B stellen
eine Beziehung zwischen Daten, die zu einer Eingangs-OAM-Zelle in Bezug
stehen, und Daten, die zu einer Ausgangs-OAM-Zelle in Bezug stehen,
gespeichert in dem SRAM-Speicher-Block 501, dar. 8A stellt
die Struktur einer Adresse dar, um einen Speicherbereich zu bezeichnen.
In 8A nun ist ein Head-Bit das LSB-Bit des Function-Type-Felds innerhalb
des Zellen-Payloads der OAM-Zelle. Die nächsten 5 Bits spezifizieren
die Ausgangs-Port-Nummer. Dies ist die Eingangs-Port-Nummer, geschrieben
in dem ATM-Zellen-Header. Darauf folgend werden ein VPI-Wert und ein
VCI-Wert geschrieben. In den Port-Nummeren #1 bis #28 ist der VPI-Wert
niedriger um 8 Bits des ATM-Zellen-Headers, und der VCI-Wert ist
5 Bits in einem Bereich von dem 6. Bit bis zu dem 10. Bit von der
LSB-Seite. Auch ist, in den Port-Nummeren #29 bis #32, der VPI-Wert
niedriger um 4 Bits des ATM-Zellen-Headers, und der VCI-Wert ist
9 Bits in einem Bereich von dem 6. Bit bis zu dem 14. Bit von der
LSB-Seite. Der LSB der Adresse ist ein vorab ausgewählter Bit-Wert
entweder des VCI-Werts oder eines PTI-Werts, um entweder eine Segment-Verbindung
oder eine End-End-Verbindung zu spezifizieren.
-
Wie
vorstehend beschrieben ist, kann der Verarbeitungsvorgang der OAM-Zelle
basierend darauf durchgeführt
werden, ob die empfangene OAM-Zelle eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle
ist, was eine Port-Nummer, ein VPI-Wert und ein VCI-Wert ist, und
ob der Verbindungs-Typ davon eine Segment-Verbindung oder eine End-End-Verbindung ist. Für diesen
Zweck wird entweder der obere Speicherbereich oder der untere Speicherbereich
des SRAM-Speicher-Blocks 501 basierend auf dem Bit-Wert
des Function-Type-Felds in dem Zellen-Payload der OAM-Zelle bezeichnet,
das bedeutet basierend darauf, ob die empfangene OAM-Zelle eine
AIS-OAM-Zelle oder eine RDI-OAM-Zelle
ist. In dem Fall der AIS-OAM-Zelle wird, da das Head-Bit von 8A „0" ist, ein Speicherbereich
für die
Ports Port#1 bis Port#32 in dem unteren, halben Speicherbereich
des SRAM-Speicher-Blocks 501 ausgewählt. Andererseits wird, in
dem Fall der RDI-OAM-Zelle,
da das Head-Bit von 8A „1" ist, ein Speicherbereich für die Ports
Port#1 bis Port#32 in dem oberen halben Speicherbereich ausgewählt.
-
Als
nächstes
wird ein Bereich entsprechend zu der Port-Nummer in dem ausgewählten Einen
des oberen halben Speicherbereichs und des unteren halben Speicherbereichs
basierend auf den 5 Bits, kennzeichnend für die Port-Nummer, dargestellt
in 8A, bezeichnet, das bedeutet basierend auf Daten,
die anzeigen, dass die empfangene OAM-Zelle durch irgendeinen Port
der 32 Ports empfangen ist.
-
Als
nächstes
ist der VPI-Wert der empfangenen OAM-Zelle, dargestellt in 8A,
8 Bits für
die Ports Port#1 bis Port#28, und 4 Bits für die Ports Port#29 bis Port#32.
Ein Bereich für
den VPI-Wert innerhalb des Bereichs der bezeichneten Port-Nummer
wird basierend auf den Daten, kennzeichnend für den VPI-Wert, bezeichnet.
-
Als
nächstes
ist ein VCI-Wert der empfangenen OAM-Zelle, dargestellt in 8A,
5 Bits für
die Ports Port#1 bis Port#28, und 9 Bits für die Ports Port#29 bis Port#32.
Ein Bereich für
den VCI-Wert innerhalb des Bereichs für den VPI-Wert wird basierend
auf den Daten, kennzeichnend für
den VCI-Wert, bezeichnet.
-
Da
das letzte Bit, das für
eine Segment-Verbindung oder eine End-End-Verbindung kennzeichnend
ist, „0" in dem Fall der
Segment-Verbindung ist, wird die untere Adresse, d.h. eine gerade
Adresse des VCI-Bereichs, bezeichnet. Auch wird, da das letzte Bit „1" in dem Fall der
End-End-Verbindung ist, die obere Adresse, d.h. eine ungerade Adresse
der VCI-Bereiche, bezeichnet.
-
Die
Segment-Daten, wie sie in 8B dargestellt
sind, werden in dem SRAM-Speicher-Block 501 gespeichert,
während
die Adresse als die Einheit verwendet wird.
-
Die
28-Bit-Segment-Daten, erwähnt
nachfolgend, werden an jeder dieser Adressen geschrieben. Das bedeutet,
dass diese 28-Bit-Daten ein Bit, das dafür kennzeichnend ist, ob die
RDI-OAM-Zelle empfangen ist oder nicht (1 Bit von D27); ein Bit,
das dafür kennzeichnend
ist, ob die OAM-Zelle als eine AIS-OAM-Zelle oder als eine RDI-OAM-Zelle
ausgegeben ist (1 Bit von D26); ein Bit, das dafür kennzeichnend ist, ob die
Verbindung für
einen F4(VP)-Strom gültig
ist (nämlich
verwendbar oder ein End-Punkt) oder ungültig ist (nämlich nicht verwendbar oder
nicht ein End-Punkt) (1 Bit von D25); ein Bit, das dafür kennzeichnend
ist, ob die OAM-Zelle, die in der Verbindung für den F4(VP)-Strom ausgegeben werden
soll, eine AIS-OAM-Zelle oder eine RDI-OAM-Zelle ist (1 Bit von
D24); ein Bit, das dafür kennzeichnend
ist, ob die Verbindung für
einen F5(VC)-Strom gültig
ist oder nicht (nämlich
verwendbar oder ein End-Punkt) oder ungültig ist (nämlich nicht verwendbar oder
nicht ein End-Punkt) (1 Bit von D23); ein Bit, das dafür kennzeichnend
ist, ob die OAM-Zelle, die in Verbindung mit dem F5(VC)-Strom ausgegeben
werden soll, die AIS-OAM-Zelle
oder die RDI-OAM-Zelle ist (1 Bit von D22); Bits, die dafür kennzeichnend
sind, dass ein Ausgangs-Port (5 Bits von D17 bis D21) für die OAM-Zelle
ausgegeben werden soll; Bits, die für einen VPI-Wert (8 Bits von D9
bis D16) kennzeichnend sind, und Bits, die für einen VCI-Wert kennzeichnend
sind (9 Bits von D0 bis D8); umfassen.
-
Hier
wird, zum Beispiel, angenommen, dass die empfangene OAM-Zelle eine
AIS-OAM-Zelle ist, die
Empfangs-Port-Nummer 1 geschrieben ist, der VPI-Wert 0 ist und der
VCI-Wert 3 ist (Segment) (in diesem Fall wird ein Verarbeitungsvorgang,
wie VCI = 0, ausgeführt).
In diesem Fall wird auf die unterste Adresse in dem Speicherbereich
des SRAM-Speicher-Blocks Bezug genommen, wie dies in 8B dargestellt
ist.
-
Der
Inhalt der OAM-Zelle, um ausgegeben zu werden, wird ausschließlich und
primär
basierend auf der vorstehend beschriebenen Adresse bestimmt. Wenn
eine gültige
OAM-Zelle in den SRAM-Speicher-Block 501 hineingeschrieben
ist, wird die OAM-Zelle von dem Ausgangs-FIFO-Speicher 701 ausgegeben.
In 3 wird die OAM-Zelle von dem OAM-Zellenverarbeitungs-Block 5 zu
dem Port B des Switch-Blocks 4 als das Signal S801, einmal
pro Sekunde, ausgegeben. Auf diese Art und Weise wird die OAM-Zelle
von dem physikalischen Schnittstellen-Block 11, vorgesehen
an der Ausgangsseite, ausgegeben.
-
Auch
wird, wenn der Port-Ausfall auftritt, die RDI-OAM-Zelle nicht empfangen.
Deshalb ist das Head-Bit D27 „0". Auch ist nur die
Port-Nummer eines Ports, wo der Port-Ausfall auftritt, bekannt. Als Folge
wird auf eine Vielzahl von Adressen entsprechend zu den vorstehenden
Daten zugegriffen. Deshalb wird eine Vielzahl der Ausgangs-OAM-Zellen kontinuierlich
von dem SRAM-Speicher-Block 501 zu dem Ausgangs-FIFO-Speicher 701 ausgegeben.
-
Als
nächstes
werden Vorgänge
ebenso wie Zeitpunkte in Bezug auf einen Lesezugriff und einen Schreibzugriff
zu dem SRAM-Speicher-Block 501 nachfolgend beschrieben.
-
Der
Schreibvorgang und der Lesevorgang zu dem SRAM-Speicher-Block 501 sind
in der Zeitabstimmung so unterteilt, dass die interne Schaltung des
OAM-Zellenverarbeitungs-Blocks 5 und
des CPU-Blocks 6 auf den SRAM 501 zugreifen können. Die
Betriebsweise/die Zeitabstimmungs-Steuerung wird unter Bezugnahme
auf die 9A bis 9C beschrieben.
-
Zuerst
wird ein Steuersignal für
die Zeitabstimmungs-Unterteilung durch den 1/53-Frequenz-Teilungs-Zähler (3) 504 erzeugt.
Wie in dem Zeit-Diagramm der 9A dargestellt
ist, wird eine Periode zwischen der maximalen möglichen Ankunftszeit (155 Mb/s)
zu dem OAM-Zellenverarbeitungs-Block 5 und der maximalen
möglichen
Ausgabezeit (155 Mb/s) von dem OAM-Zellenverarbeitungs-Block 5 in
Bezug auf eine ATM-Zelle als eine Zeitperiode eingestellt. Tatsächlich wird,
da die Daten in die 8-Bit-Parallel-Daten entwickelt sind, die eine ATM-Zellen-Zeit
so eingestellt, dass sie 8-mal länger als
die Zeit ist, die für
eine ATM-Zelle erforderlich ist, um zu der übertragenden Zeit von 155 Mb/s
eingegeben oder ausgegeben zu werden.
-
Wie
in 9C dargestellt ist, ist die eine ATM-Zellen-Zeitperiode
in eine Hardware-Zugriffszeit
und in eine CPU-Zugriffszeit unterteilt. Weiterhin ist sowohl die
Hardware-Zugriffszeit
als auch die CPU-Zugriffszeit in eine Lese-Zugriffszeit und eine Schreib-Zugriffszeit unterteilt.
Das bedeutet, dass die eine ATM-Zellen-Zeitperiode für 53 Bytes
in 4 Zeitperioden A, B, C und D unterteilt ist. Der Zähler (3) 504 teilt
frequenzmäßig das
Taktsignal durch 53 entsprechend zu der Takt-Teilung.
-
Wie
in 9C dargestellt ist, ist die erste ATM-Zellen-Zeitperiode „A" durch die Bytes
von einem ersten Byte bis zu einem 14. Byte in Bezug auf ein SOC-(Start
Of Cell)-Signal
als eine Referenz definiert. Während
der ATM-Zellen-Zeitperiode „A" wird der Lese-Zugriffsvorgang zu
dem SRAM-Speicher-Block 501 durch die interne Schaltung
durchgeführt.
-
Die
nächste
ATM-Zellen-Zeitperiode „B" ist eine Zeit, definiert
durch die Bytes von dem 15. Byte bis zu 28. Byte in Bezug auf das
Start Of Cell (SOC) Signal. Während
der Zeitperiode „B" wird der Schreib-Zugriffsvorgang
zu dem SRAM-Speicher-Block 501 durch die interne Schaltung
durchgeführt.
-
Die
nächste
ATM-Zellen-Zeitperiode „C" ist eine Zeit, definiert
durch die Bytes von dem 29. Byte bis zu dem 42. Byte in Bezug auf
das Start Of Cell (SOC) Signal. Während der Zeitperiode „C" wird der Lese-Zugriffsvorgang
zu dem SRAM-Speicher-Block 501 durch den CPU-Block 6 durchgeführt.
-
Die
End-ATM-Zellen-Zeitperiode „D" ist eine Zeit, definiert
durch die Bytes von dem 43. Byte bis zu dem 53. Byte in Bezug auf
das Start Of Cell (SOC) Signal. Während der Zeitperiode „D" wird der Schreib-Zugriffsvorgang
zu dem SRAM-Speicher-Block 501 durch den CPU-Block 6 durchgeführt.
-
Für den Zweck
einer solchen Zugriffs-Zeitpunkt-Teilung ist es erforderlich, dass
die Zeitpunkte, unter denen verschiedene Steuersignale zu dem SRAM-Speicher-Block 501 aktiv
werden, verschoben werden. Aus diesem Grund werden das Lese-(RD)-Signal
S507 und das Schreib-(WR)-Signal S508 durch den Selektor (3) 502 und
den Selektor (4) 503 erzeugt.
-
Die
Steuersignale S511 und S512, zugeführt zu dem Selektor (3) 502 und
den Selektor (4) 503, werden durch den Zähler (3) 504 (1/53-Frequenz-Teilung)
der 4A und 4B erzeugt.
Wie anhand der vorstehenden Beschreibung ersichtlich ist, wird das
Steuersignal S511 während
der Zeitperiode A und der Zeitperiode C aktiv, wogegen das Steuersignal
S512 während
der Zeitperiode B und der Zeitperiode D aktiv wird.
-
Als
eine Folge wählt
der Selektor (3) 502 das Signal S505, ausgegeben von dem
Zähler 504,
während
der Zeitperiode A aus, und der Selektor (3) 502 wählt das
CPU-Lesesignal S804,
zugeführt
von dem CPU-Block 6, während
der Zeitperiode C aus. Das ausgewählte Signal wird als das Steuersignal
S507 zu dem SRAM-Speicher-Block 501 ausgegeben. Auch wählt der
Selektor (4) 503 das Signal S506, ausgegeben von dem Zähler 504,
während
der Zeitperiode B aus, und der Selektor (4) 503 wählt das CPU-Lesesignal S805,
zugeführt
von dem CPU-Block 6, während
der Zeitperiode D aus. Das ausgewählte Signal wird als das Steuersignal
S508 zu dem SRAM-Speicher-Block 501 ausgegeben.
-
Auch
werden die Adressen-Signale S403 und S404 durch den Selektor (1) 401 und
den Selektor (2) 402 erzeugt. Die Steuersignale, zugeführt zu dem
Selektor (1) 401 und den Selektor (2) 402, sind S308
und S309, jeweils. Basierend auf dem Steuersignal S309 wird entweder
das Eingangssignal A oder das Eingangssignal B ausgewählt, und
entweder das Eingangssignal C oder das Eingangssignal D wird ausgewählt. Basierend
auf dem Steuersignal S310 wird entweder das Eingangssignal C oder
das Eingangssignal D ausgewählt,
und entweder das Eingangssignal A oder das Eingangssignal B wird ausgewählt. Zum
Beispiel wird, wenn die AIS-OAM-Zelle in dem F5(VC)-Strom empfangen wird,
auf den SRAM-Speicher-Block 501 basierend auf der vorstehend
beschriebenen Adresse (20 Bits von AIS/RDI + Empfangs-Port-Nummer
+ VPI + VCI + Segment/End-End) während
der ersten ATM-Zellen-Zeitperiode „A" zugegriffen.
-
Wenn
die AIS-OAM-Zelle empfangen ist, muss eine RDI-OAM-Zelle zurückgeschickt
werden, und zwar in dem Fall, dass die ATM-Zellenübertragungsvorrichtung
an entweder einem Endpunkt einer Segment-Verbindung oder einer End-End-Verbindung
in der PVC-Verbindung betrieben wird. Die RDI-OAM-Zelle wird von
dem SRAM-Speicher-Block 501 an
einer Adresse entsprechend zu der empfangenen AIS-OAM-Zelle ausgelesen
und wird dann in den Ausgangs-FIFO-Speicher 701 eingeschrieben. Wie
vorstehend beschrieben ist, werden die Daten dieser RDI-OAM-Zelle
zuvor in den SRAM-Speicher-Block 501 hineingeschrieben.
-
Wenn
die RDI-OAM-Zelle empfangen ist, wird der Vorgang wie folgt ausgeführt. Das
bedeutet, dass auf den SRAM-Speicher-Block 501 basierend auf
den Daten (20 Bits von AIS/RDI + Empfangs-Port-Nummer + VPI + VCI
+ Segment/End-End), ausgelesen von dem Eingangs-FIFO-Speicher (1) 201,
zugegriffen wird. Zu diesem Zeitpunkt ist, da die RDI-OAM-Zelle
empfangen ist, das erste Bit (AIS/RDI) der 8A gleich
zu „1". Deshalb wird auf
den oberen halben Bereich des SRAM-Speicherbereichs, dargestellt
in den 7A bis 7D, zugegriffen.
-
Wie
vorstehend beschrieben ist, ist die erste ATM-Zellen-Zeitperiode „A" die Lese-Zugriffs-Zeitperiode.
In dem Fall, dass die Adresse der OAM-Zelle nicht die ATM- Zellenübertragungsvorrichtung
der vorliegenden Erfindung bezeichnet, so dass die ATM-Zellenübertragungsvorrichtung
nicht ein End-Punkt in der PVC-Verbindung ist (unter Bezugnahme
auf Bits D23 und D25 in 8B), werden
die Daten an dieser Adresse in den Ausgangs-FIFO-Speicher 701 als
die RDI-OAM-Zelle ohne Unterbrechung hineingeschrieben, und dann wird
die RDI-OAM-Zelle ausgegeben. Allerdings muss, wenn die ATM-Zellenübertragungsvorrichtung der
End-Punkt dieser PVC-Verbindung ist, die RDI-OAM-Zelle beendet werden, und die RDI-OAM-Zelle
wird nicht ausgegeben.
-
Während der
nächsten
ATM-Zellen-Zeitperiode „B" wird ein Signal
S802-3, ausgegeben von dem R/S-Flip-Flop 703, eingestellt,
und dann wird „1" in ein D27 Bit (das
signifikanteste Bit) der Daten des SRAM-Speicher-Blocks 501 hineingeschrieben,
wie dies vorstehend beschrieben ist. Als eine Folge wird angezeigt,
dass die RDI-OAM-Zelle empfangen worden ist oder empfangen werden
soll, wenn auf die vorstehend beschriebene Adresse zugegriffen wird. Auch
ist ähnlich,
wenn „1" in das D26 Bit geschrieben ist,
angezeigt, dass die RDI-OAM-Zelle ausgegeben worden ist. Das Steuersignal,
verwendet dazu, das R/S-Flip-Flop 703 einzustellen, und
der Ausgabe-Zeitpunkt dieses Steuersignals sind ähnlich zu solchen in dem Fall
eines Empfangs einer AIS-OAM-Zelle in dem F5(VC)-Strom.
-
Auch
greift, während
sowohl der ATM-Zellen-Zeitperioden „C" als auch „D", der CPU-Block 6 auf den SRAM-Speicher-Block 501 zu.
Als eine Folge liest der CPU-Block 6 das D27 Bit und das
D26 Bit der Adresse aus und weiß,
ob die relevante RDI-OAM-Zelle empfangen worden ist oder empfangen
werden soll, und ob die Ausgangs-OAM-Zelle entsprechend zu der RDI-OAM-Zelle
kontinuierlich ausgegeben worden ist, wenn die ATM-Zellenübertragungsvorrichtung
nicht der End-Punkt in der PVC-Verbindung ist.
-
Als
nächstes
werden Vorgänge,
ausgeführt während der
ATM-Zeitperioden, nachfolgend im Detail beschrieben.
-
Während der
ATM-Zeitperiode „A" ist die Adresse
zu dem SRAM-Speicher-Block 501 wie folgt. Das bedeutet,
dass in diesem Fall, sowohl das AIS-RDI (Bit von „0" in diesem Fall)
und die Port# Nummer (5 Bits), dargestellt in 8B,
als das Signal S301-1 zu dem Selektor (1) 401 ausgegeben
werden.
-
Auch
gibt der Decodieren 209 die Steuersignale S311-1 und S311-2
zu dem Selektor (5) 210 basierend auf den Daten S301-2
der empfangenen OAM-Zelle aus (die Daten der AIS-OAM-Zelle in dem F5(VC)-Strom).
In diesem Fall wählt
der Selektor (5) 210 die Daten S301-3 als die Ausgangs-Daten S301-6
basierend auf den Steuersignalen S111-1 und S311-2 aus. Demzufolge
wird ein Bereich der Adresse für
sowohl die VPI/VCI-Werte als auch die Segment/End-End-Verbindungen
in 8B erzeugt und wird dann als eine Adresse „A" zu dem Selektor (2) 402 ausgegeben.
-
Der
Zähler
(3) 504 erzeugt das Signal S309, und auch wird das Signal
S308 von dem Eingangs-FIFO-2 203 ausgegeben. Sowohl der
Selektor (1) 401 als auch der Selektor (2) 402 wählen die Adresse „A" in Abhängigkeit
der Steuersignale S308 und S309 aus und geben dann diese ausgewählte Adresse „A" als die Adressen
S403 und S404 zu dem SRAM-Speicher-Block 501 aus. In diesem
Fall wird ein Steuersignal S505 durch den Zähler (3) 504 erzeugt
und wird durch den Selektor (3) 502 in Abhängigkeit
von dem Steuersignal S511 ausgewählt.
Das Steuersignal S505 wird als das Lese-Steuersignal S507 zu dem
SRAM-Speicher-Block 501 für den Lese-Zugriffsvorgang,
ausgeführt
durch die interne Schaltung des OAM-Zellenverarbeitungs-Blocks 5 (auch
bezeichnet als ein „Hardware-Lese-Zugriff
Vorgang), ausgewählt.
Demzufolge werden die OAM-Zellen-Daten
entsprechend zu der empfangenen AIS-OAM-Zelle zu dem Ausgangs-FIFO-Speicher 701 ausgegeben.
-
Die
nächste
ATM-Zellen-Zeitperiode „B" ist die Schreib-Zeitperiode.
Ein Steuersignal S506 wird durch den Zähler (3) 504 erzeugt,
und wird durch den Selektor (4) 503 in Abhängigkeit
des Steuersignals S512 ausgewählt.
Dann wird das Steuersignal S506 als das Schreib-Steuersignal S508
zu dem SRAM-Speicher-Block 501 für den Schreib-Zugriffsvorgang,
durchgeführt
durch die interne Schaltung des OAM-Zellenverarbeitungs-Blocks 5 (wird
auch als ein „Hardware-Schreib-Zugriff" Vorgang bezeichnet),
ausgegeben.
-
Zu
derselben Zeit wird das Signal S802-3, ausgegeben von dem R/S-Flip-Flop 703,
eingestellt, „1" wird in das D26
Bit (das zweit-signifikanteste Bit) des Daten-Segments des SRAM-Speicher-Blocks 501 während der
ATM-Zellen-Zeitperiode B hineingeschrieben (siehe 7).
Als eine Folge wird angezeigt, dass auf die Adresse so zugegriffen
wird, dass die OAM-Zelle ausgegeben worden ist oder ausgegeben wird.
-
Das
Steuersignal S510, verwendet dazu, den R/S-Flip-Flop 703 einzustellen,
wird periodisch von dem Zähler
(3) 504 zu einem Zeitpunkt von ungefähr dem 14. Byte von dem SOC-Signal,
dargestellt in 9A, unmittelbar bevor die ATM-Zellen-Zeitperiode „B" gestartet ist, ausgegeben.
Allerdings wird, in dem tatsächlichen
Fall, das Steuersignal 510 aktiv gemacht und wird dann
als das Signal S705 zu dem R/S-Flip-Flop 703 nur dann ausgegeben,
wenn der Strom der OAM-Zelle, um gelesen/ausgegeben zu werden, effektiv
ist, nämlich
entweder D25 Bit (F4 (VP)) oder D23 Bit (F5(VC)) (in diesem Beispiel
D23 Bit) ist gültig.
-
An
dem Ende der Zeitperiode „B", d.h. ungefähr dem 28.
Byte von dem SOC-Signal der 9A, wird
das R/S-Flip-Flop 703 periodisch in Abhängigkeit des Signals S706,
ausgegeben von dem Zähler (3) 504,
zurückgesetzt.
In diesem Fall wird der Drei-Zustand-Puffer 704 nur während der
ATM-Zeitperiode „B" in Abhängigkeit
von dem Signal S509, zugeführt
von dem Zähler
(3) 504, aktiv gemacht.
-
Der
Ausgang von dem R/S-Flip-Flop 703 wird als das Signal S802-3
nur dann geschrieben, wenn entweder das D25 Bit (F4 (VP)) oder das
D23 Bit (F5 (VC)) Bit (D23 Bit in diesem Beispiel) gültig ist. Auf
diese Art und Weise wird der Ausgang von dem R/S-Flip-Flop 703 in
sowohl die OAM-Daten, die in dem Ausgangs-FIFO-Speicher 701 gespeichert
sind, als auch die OAM-Daten, die in dem SRAM-Speicher-Block 501 während dieser
ATM-Zellen-Zeitperiode „B" gespeichert worden
sind, geschrieben.
-
Die
ATM-Zellen-Zeitperioden „C" und „D" sind Zeitperioden,
für die
der CPU-Block 6 auf den SRAM-Speicher-Block 501 zugreifen
kann.
-
Die
ATM-Zellen-Zeitperiode „C" ist die Lese-Zugriffs-Zeitperiode.
Während
der Zeitperiode C gibt der CPU-Block 6 die Adresse aus.
Auch wird ein CPU-Lese-Signal S804, verwendet dazu, die Daten zu
lesen, durch den Selektor (3) 502 in Abhängigkeit von
dem Signal S511 ausgewählt.
Das ausgewählte Signal
wird als das Signal S507 zu dem SRAM-Speicher-Block 501 ausgegeben.
Auch wird die CPU-Adresse S803 zu dem SRAM-Speicher-Block 501 synchron
zu der Zeitabstimmung der ATM-Zellen-Zeitperiode ausgegeben. Während der
ATM-Zellen-Zeitperiode „C" werden, zusätzlich zu
einem Lesen der Daten, Daten ausgelesen, die dafür kennzeichnend sind, ob die
AIS-OAM-Zelle oder die RDI-OAM-Zelle ausgegeben ist (D26 Bit), was
während
des Hardware-Schreib-Zugriffsvorgangs
geschrieben ist. Auch werden Daten, die dafür kennzeichnend sind, ob die
RDI-OAM-Zelle empfangen worden ist oder nicht (D27 Bit), ausgelesen.
-
Die
ATM-Zellen-Zeitperiode „D" ist die CPU-Schreib-Zugriffs-Zeitperiode.
Während
dieser Zeitperiode D gibt der CPU-Block 6 die CPU-Adresse S803
aus. Auch wird ein CPU-Schreib-Signal S805 für ein Daten-Schreiben durch
den Selektor (4) 503 in Abhängigkeit von dem Signal S512
ausgewählt. Dann
wird das ausgewählte
Signal als ein Signal S508 zu dem SRAM-Speicher-Block 501 ausgegeben.
Auch wird diese CPU-Adresse S803 zu dem SRAM-Speicher-Block 501 synchron
zu der Zeitabstimmung der ATM-Zellen-Zeitperiode „D" ausgegeben. Während der
ATM-Zellen-Zeitperiode „D" werden die OAM-Zellen-Daten,
die ausgegeben werden sollen, geändert.
Zum Beispiel wird der Typ der Ausgangs-OAM-Zelle, entsprechend zu
der empfangenen OAM-Zelle, eingestellt. Zum Beispiel wird das AIS
oder das RDI (D22 Bit oder D24 Bit) eingestellt, und der Ausgangs-Port (D17 bis D21
Bits), der VPI-Wert (D9 bis D16 Bits), um ausgegeben zu werden,
und der VCI-Wert (D0 bis D8 Bits), um ausgegeben zu werden, werden
eingestellt. Zusätzlich
wird eingestellt, ob der Verbindungsfluss (F4 oder F5 Strom) gültig ist
oder nicht (unter Benutzung) (D23 Bit oder D25 Bit). Auch wird,
während
der ATM-Zellen-Zeitperiode „D", das Bit (D26),
das auf „1" in dem Hardware-Schreib-Zugriffs-Vorgang
eingestellt worden ist, nachdem die OAM-Zelle ausgegeben worden ist,
auf Null durch den CPU-Block 6 gelöscht.
-
Die 11A und 11B und
die 12 zeigen Stromdiagramme, die OAM-Zellenverarbeitungs-Vorgänge, ausgeführt durch
die ATM-Zellenübertragungsvorrichtung
der vorliegenden Erfindung, ausgeführt werden. Gemäß der vorliegenden
Erfindung sind drei Hauptfaktoren vorhanden, warum eine OAM-Zelle
erzeugt wird. Ein Fall 1 ist das Auftreten eines Port-Ausfalls,
ein Fall 2 ist der Empfang einer AIS-OAM-Zelle in einem F4(VP)-Strom,
und ein Fall 3 ist ein Empfang einer AIS-OAM-Zelle in einem F5(VC)-Strom. Diese drei
Fälle werden
nun unter Bezugnahme auf die Stromdiagramme, dargestellt in den 11A und 11B,
und in 12, beschrieben.
-
Zuerst
wird ein RDI-Signal zu einer physikalischen Schicht (SDH/SONET-Schicht)
(Block S1) übertragen,
wenn ein Port-Ausfall auftritt (in diesem Fall werden eine Unterbrechung
eines Signal-Eingangs und ein Ausfall eines Verlusts eines Frames angenommen).
Zu diesem Zeitpunkt wird bestimmt, ob oder ob nicht ein F4(VP)-Strom
in der physikalischen Schicht vorhanden ist (Block S2). Wenn der F4(VP)-Strom
vorhanden ist, schreitet der Verarbeitungsvorgang weiter zu Block
S4. Im Gegensatz dazu wird, wenn an dem Block S2 bestimmt ist, dass der
F4(VP)-Strom nicht vorhanden ist, dieser Verarbeitungsvorgang beendet
(Block S3).
-
An
einem Block S4 wird bestimmt, ob der F4(VP)-Strom der Segment-End-Punkt
in einer Segment-Verbindung oder ein End-Punkt in einer End-End-Verbindung
für die
OAM-Zelle ist. Wenn
die Vorrichtung der End-Punkt in dem F4(VP)-Strom ist, geht der
Verarbeitungsvorgang weiter zu Block S5. An dem Block S5 wird eine
RDI-OAM-Zelle für
den End-Punkt der Segment-Verbindung oder der End-End-Verbindung
in dem F4(VP)-Strom in einer Richtung entgegengesetzt zu der Signal-Empfangsrichtung
abgeschickt, d.h. der Signal-Rückwärts-Richtung.
Auch wird die Tatsache, dass die OAM-Zelle empfangen/gesendet worden
ist, in den SRAM-Speicher-Block 501 hineingeschrieben,
um zu der CPU hin informiert zu werden.
-
Wenn
die Vorrichtung nicht ein End-Punkt ist, wird der Verarbeitungsvorgang
weiter zu einem Block S6 geführt.
An dem Block S6 wird eine AIS-OAM-Zelle für die Beendigung der Segment-Verbindung
oder der End-End-Verbindung in dem F4(VP)-Strom in derselben Richtung
wie der Signal-Empfang gesendet, d.h. zu einem Port der Signal-Vorwärts-Richtung hin. Auch
wird die Tatsache, dass die OAM-Zelle empfangen/gesendet worden
ist, in den SRAM-Speicher-Block 501 hineingeschrieben,
um zu der CPU hin informiert zu werden.
-
Als
nächstes
wird, an einem Block S7, bestimmt, ob ein F5(VC)-Strom innerhalb
des F4(VP)-Stromes vorhanden ist oder nicht. Wenn kein F5(VC)-Strom
vorhanden ist, geht der Verarbeitungsvorgang weiter zu einem Block
S8, an dem der Verarbeitungsvorgang der OAM-Zelle beendet wird.
-
Wenn
ein F5(VC)-Strom in dem F4(VP)-Strom vorhanden ist, wird bestimmt,
ob die Vorrichtung ein End-Punkt für eine OAM-Zelle in einer Segment-Verbindung
oder einer End-End-Verbindung in dem F5(VC)-Strom ist, und zwar
am Block S9. Wenn die Vorrichtung der End-Punkt in dem F5(VC)-Strom
ist, wird der Verarbeitungsvorgang weiter zu einem Block S10 geführt. An
dem Block S10 wird eine RDI-OAM-Zelle für die Segment-Verbindung oder eine
End-End-Verbindung in dem F5(VC)-Strom zu einer Zähler-Vorrichtung in einer Richtung
entgegengesetzt zu der Signal-Empfangs-Richtung geschickt. Auch
wird über
die Tatsache, dass die OAM-Zelle empfangen worden ist/gesendet worden
ist, in den SRAM-Speicher-Block 501 hineingeschrieben,
um zu der CPU hin informiert zu werden. Danach wird der Verarbeitungsvorgang
der OAM-Zelle beendet.
-
Wenn
die Vorrichtung nicht ein End-Punkt in dem F5(VC)-Strom ist, wird
der Verarbeitungsvorgang weiter zu einem Block S12 geführt. An
dem Block S12 wird eine RDI-OAM-Zelle
für den End-Punkt
der Segment-Verbindung oder der End-End-Verbindung in dem F5(VC)-Strom
zu einem Port in der Signal-Vorwärts-Richtung
abgeschickt. Auch wird die Tatsache, dass die OAM-Zelle empfangen
worden ist/gesendet worden ist, in den SRAM-Speicher-Block 501 hineingeschrieben,
um zu der CPU hin informiert zu werden.
-
Danach
wird der Verarbeitungsvorgang der OAM-Zelle beendet. Das bedeutet,
dass, zu diesem Zeitpunkt, das Daten-Bit D24 (in dem Fall eines F4(VP)-Stromes)
oder das Daten-Bit
D22 (in dem Fall eines F5(VC)-Stromes), enthalten in dem SRAM-Speicher-Block 501,
nur auf „1" durch den CPU-Block 6 eingestellt
wird. Die OAM-Zelle kann als die AIS-OAM-Zelle ausgegeben werden.
-
Wie
vorstehend beschrieben ist, werden die Zeitpunkte, zu denen diese
Verarbeitungsvorgänge ausgeführt werden,
hauptsächlich
durch den 1/53-Frequenz-Teilungszähler (3) 504,
dargestellt in den 4A und 4B, erzeugt.
Entweder das CPU-Lese-Signal
S804 oder das Schreib-Lese-Signal S805, zugeführt zu dem SRAM-Speicher-Block 501,
oder das Hardware-Lese-Signal S505 oder das Hardware-Schreib-Signal
S506, enthalten in dem OAM-Zellenverarbeitungs-Block 5,
wird durch den Selektor (3) 502 und den Selektor (4) 503 in
Abhängigkeit
des Steuersignals, erzeugt von dem Zähler (3) 504, ausgewählt.
-
Die
Steuersignale, zugeführt
zu diesen Selektoren, werden als ein Signal S512 oder S511 durch
den Zähler
(3) 504 erzeugt. Welches von dem CPU-Lese-Signal S804,
dem CPU-Schreib-Signal S805, dem Hardware-Lese-Signal S505 und dem Hardware-Schreib-Signal S506 zu dem
SRAM-Speicher-Block 501 zugeführt werden sollte, wird basierend
auf dem Steuersignal S512 oder S511 gesteuert.
-
Auch
können
die Steuersignale, zugeführt
zu dem Selektor (1) 401 und dem Selektor (2) 402,
als die Adressen-Auswahl-Schaltungen, in einer ähnlichen Art und Weise erzeugt
werden. Die Auswahl zwischen dem Adressen-Signal A S301-1 von der OAM-Zelle und dem Adressen-Signal
B, ausgegeben von dem CPU-Block 6, wird durch das Signal
S309, zugeführt
von dem Zähler
(3) 504, gesteuert.
-
In
dem Zähler
(1) 202 wird das Port-Ausfall-Signal S308 von dem Eingangs-FIFO-Speicher (2) 203 kontinuierlich überwacht.
Wenn kein Port-Ausfall auftritt, wird ein Vorgang wiederholt, bei dem
die nächste
Eingangs-OAM-Zelle von dem Eingangs-FIFO-Speicher (1) 201 gelesen wird,
und eine OAM-Zelle entsprechend zu der Eingangs-OAM-Zelle wird ausgegeben.
-
Wenn
eine AIS-OAM-Zelle in dem F4(VP)-Strom empfangen wird, oder wenn
eine AIS-OAM-Zelle in dem F5(VC)-Strom empfangen wird, wird der
vorstehende Vorgang des Flussdiagramms von dem Block S4 oder S9
begonnen. Als eine Folge kann der OAM- Zellenverarbeitungs-Vorgang in einer ähnlichen
Art und Weise zu dem vorstehend beschriebenen Fall ausgeführt werden.
-
Als
nächstes
werden, wie bei dem Fall 3, dargestellt in 12, wenn
eine RDI-OAM-Zelle
in dem F4 (VP)/F5(VC)-Strom empfangen wird, die RDI-OAM-Zellen entsprechend
zu der empfangenen RDI-OAM-Zelle kontinuierlich in der Signal-Vorwärts-Richtung
ohne Unterbrechung in dem Fall ausgegeben, dass die ATM-Zellenübertragungsvorrichtung
der vorliegenden Erfindung nicht ein End-Punkt der PVC-Verbindung ist. Auch
wird, um über
die Ankunft der RDI-OAM-Zelle zu der CPU zu informieren (Block S16),
die Tatsache, dass die RDI-OAM-Zelle empfangen worden ist, in die
relevante Adresse an dem SRAM-Speicher-Block 501 geschrieben.
-
Auch
wird, in dem Fall, dass die ATM-Zellenübertragungsvorrichtung der
End-Punkt der PVC-Verbindung ist, die RDI-OAM-Zelle beendet, ohne
dass sie kontinuierlich in der ATM-Zellenübertragungsvorrichtung der
vorliegenden Erfindung ausgegeben wird. Auch wird nur die Ankunft
der OAM-Zelle zu der CPU hin informiert (Block S15). Als eine Folge
wird die Tatsache, dass diese OAM-Zelle empfangen worden ist, in
die relevante Adresse des SRAM-Speicher-Blocks 501 geschrieben.
-
Der
vorstehend beschriebene Verarbeitungsvorgang kann durch den OAM-Zellenverarbeitungs-Block 5,
der die vorstehend beschriebene Hardware-Struktur besitzt, nicht
durch den herkömmlichen
Software-Verarbeitungsvorgang, ausgeführt in einer Software durch
die CPU, realisiert werden.
-
Als
nächstes
wird ein Verarbeitungsvorgang (Fall 1 der 11A und 11B), dass eine OAM-Zelle aufgrund eines Port-Ausfalls,
wie beispielsweise einer Unterbrechung einer Eingangs-Zelle und
eines Verlusts eines Frames, ausgegeben ist, nachfolgend beschrieben.
Die 10A bis 10D stellen
einen Zustand eines OAM-Zellen-Übertragungsvorgangs
dar, wenn ein Port-Ausfall auftritt. In diesem Fall sollten, als
ein Verarbeitungsvorgang, der ausgeführt werden sollte, die nachfolgenden
Zellen-Übertragungsvorgänge ausgeführt werden.
Das bedeutet, dass, wenn die ATM-Zellenübertragungsvorrichtung ein
End-Punkt in einer Segment-Verbindung ist, eine RDI-OAM-Zelle in
der Signal-Rückwärts-Richtung
für jeden
der F4(VP)-Ströme
und der F5(VC)-Ströme übertragen
werden muss. Wenn die ATM-Zellenübertragungsvorrichtung
nicht der End-Punkt in der Segment-Verbindung ist, muss die AIS-OAM-Zelle
in der Signal-Vorwärts-Richtung
für jeden
der F4(VP)-Ströme
und der F5(VC)-Ströme übertragen
werden. Wenn die ATM-Zellenübertragungs vorrichtung
ein End-Punkt in einer End-End-Verbindung ist, muss eine RDI-OAM-Zelle in
der Signal-Rückwärts-Richtung
für jeden
der F4(VP)-Ströme
und der F5(VC)-Ströme übertragen werden.
Auch muss, wenn die ATM-Zellenübertragungsvorrichtung
nicht der End-Punkt in der End-End-Verbindung ist, eine AIS-OAM-Zelle
in der Signal-Vorwärts-Richtung für jeden
der F4(VP)-Ströme
und der F5(VC)-Ströme übertragen
werden.
-
Ein
solcher Vorgang ist dahingehend erforderlich, dass er bei allen
effektiven PVC-Verbindungen,
die unter Benutzung sind, angewandt wird. In dem Fall, dass eine
Vielzahl von VP-(Virtual Path)-Verbindungen in einem einzelnen Port
und eine Vielzahl von VC-(Virtual
Channel)-Verbindungen in jedem der Vielzahl der VP-Verbindungen
vorhanden ist, muss eine große
Anzahl von OAM-Zellen zu einem Zeitpunkt erzeugt werden. Das bedeutet, dass,
wie vorstehend beschrieben ist, alle die OAM-Zellen periodisch einmal
pro eine Sekunde erzeugt werden müssen.
-
Sowohl
die Daten (5 Bits in diesem Beispiel) S103, die für eine physikalische
Port-Nummer eines physikalischen
Ports kennzeichnend sind, wo irgendein Ausfall auftritt, als auch
das Bit S105, das für den
Ausfali des physikalischen Ports kennzeichnend ist, werden in den
Eingangs-FIFO-Speicher (2) 203 in Abhängigkeit des Schreib-Zeitabstimmungs-Steuersignals
S207, erzeugt von dem Zähler
(2) 204, geschrieben.
-
Die
Ausfall-Daten werden in Abhängigkeit des
Lese-Zeitabstimmungs-Steuersignals S208, erzeugt durch den Zähler (2) 204,
ausgelesen. Zu diesem Zeitpunkt ist eine Tatsache, dass ein Ausfall
in dem physikalischen Port auftritt, basierend auf dem Signal S308,
erfasst worden, entsprechend zu dem Signal S105, kennzeichnend für den Port-Ausfall, das
von dem Eingangs-FIFO-Speicher (2) 203 ausgelesen wird.
Auch müssen
die OAM-Zellen für die Segment-Verbindung
oder die End-End-Verbindung in allen der F4(VP)/F5(VC)-Ströme, effektiv
an diesem Port, ausgegeben werden.
-
Zu
diesem Zweck wird das 1-Bit-Signal S308, kennzeichnend dafür, dass
sich der physikalische Port in irgendeinem Ausfall-Zustand befindet, zuerst
zu sowohl dem Selektor (2) 401 als auch dem Selektor (2) 402 zugeführt. Dann
wird ein niedrigeres Eingangs-Signal
(„C" oder „D") in den jeweiligen
Selektoren ausgewählt.
Die Daten S306 besitzen 5 Bits in derselben Art und Weise wie das
Signal S103 und werden von dem Eingangs-FIFO-Speicher (2) 203 ausgelesen.
Die ausgelesenen Daten zeigen die Nummer des physikalischen Ports
an, wo der Ausfall auftritt, und werden als eine Adresse „C" zu dem Selektor
(1) 401 zugeführt.
Demzufolge wird, wie in den 4A und 4B dargestellt
ist, ein Bereich, dargestellt durch Port# in 8A, von
Daten-Segmenten, bereitgestellt an dem SRAM-Speicher-Block 501,
zuerst ausgelesen. In diesem Fall wird, da die OAM-Zelle ausgegeben
wird, das signifikanteste Bit entsprechend zu dem AIS/RDI-Bit, dargestellt
in 8A, der Adresse, auf „0" eingestellt. Als eine Folge wird ein
unterer, halber Speicherbereich der 7A bis 7D ausgewählt, und
dann wird die Adresse als das Signal S403 von dem Selektor (1) 401 ausgegeben.
-
Wie
vorstehend beschrieben ist, ist der Daten-Segment-Bereich entsprechend
zu diesem physikalischen Port weiterhin im Detail unterteilt. Dort sind
Daten-Segmente in allen der F4(VP)-Ströme für die VPI-Werte von „0" bis „255" in diesem Port vorhanden,
und weiterhin ist eine Daten-Struktur, enthalten in jedem dieser
VPI-Werte, in den 7A bis 7D angezeigt.
-
Wie
bei einem Adressen-Bereich (14 Bits von VPI/VCI/Segment/End-End
insgesamt in 8A) zu dem SRAM-Speicherblock 501,
wird das Signal S513, ausgegeben von dem Adressenzähler 806,
als der Ausgang S404 von dem Selektor (2) 402 basierend
auf dem Steuersignal S308 ausgewählt.
In diesem Fall muss auf das am wenigsten signifikante Bit der Adresse
des Daten-Segment-Bereichs, bereitgestellt an dem SRAM-Speicherblock 501,
Bezug genommen werden. Die Adresse wird durch Zurücksetzen
des Adressenzählers 806 unter
der Zeitabstimmung, die in den Zeitdiagrammen der 10A bis 10D dargestellt
ist, erzeugt, d.h. unter der Zeitabstimmung, wenn der Port-Ausfall
auftritt, und danach wird sequenziell aufwärts gezählt. Dieser Rücksetzvorgang
wird in Abhängigkeit
eines Impulssignals ausgeführt,
das von der Reset-Signal-Erzeugungsschaltung 406 erzeugt
wird, wenn das Port-Ausfall-Signal S308 von dem Eingangs-FIFO-Speicher
(2) 203, dargestellt in den 4A und 4B,
ausgelesen wird, und wird zu der Reset-Signal-Erzeugungsschaltung 406 zugeführt, wie
dies in 10B dargestellt ist.
-
Wie
in den 10A bis 10D dargestellt ist,
wird der Aufwärtszählvorgang
des Adressenzählers 806 in
der Einheit der maximalen Ankunfts- oder Ausgabezeit (155 Mb/s)
von einer ATM-Zelle durchgeführt.
Während
die Adresse in dem SRAM-Speicherblock 501, dargestellt
in 4A und 4B, eine
nach der anderen erhöht
wird, wird der Zugriffsvorgang auf jede dieser Adressen durchgeführt. Wenn
dabei irgendeine OAM-Zelle vorhanden ist, die abgeschickt werden
soll, wird die OAM-Zelle von dem SRAM- Speicherblock 501 ausgelesen.
Danach wird die gelesene OAM-Zelle in den Ausgangs-FIFO-Speicher 701 hineingeschrieben.
-
Es
sollte verständlich
werden, dass verschiedene Steuervorgänge für den SRAM-Speicherblock 501 in der Hardware-Form
in einer ähnlichen
Art und Weise ausgeführt
werden, wenn die vorstehend beschriebene AIS OAM-Zelle in dem F5(VC)-Strom
eingegeben ist. Die Steuervorgänge
umfassen Schreib- und Lese-Zeitpunkt-Steuerungen, die Sende/Rücksende-Vorgänge einer
OAM-Zelle und die Steuerung des Bits (Bit D26 von 8B),
das anzeigt, dass die OAM-Zelle ausgegeben ist. Ein ähnlicher
Steuervorgang wird in Bezug auf den Zugriffsvorgang von dem CPU-Block 6 durchgeführt.
-
Die
Selektoren (1) bis (4) werden basierend auf den Zeitpunkten, unterteilt
in den 9A bis 9C, gesteuert,
so dass der Lese- und Schreibvorgang von Daten von/in den SRAM-Speicherblock 501 ausgeführt wird.
Bis das Signal S513, ausgegeben von dem Adressen-Zähler 806,
bis zu einem vorbestimmten Wert gezählt ist, überwacht der Zähler (2) 204 einen
Teil S513-3 des Signals S513. In diesem Fall ist der Signal-Teil
S513-3 das 14. Bit von dem signifikantesten Bit der Adresse für die Daten-Segmente
entsprechend zu jedem der Ports, dargestellt in den 7A bis 7D.
Wenn der Inhalt des Zählers
(2) 204 bis zu dem vorbestimmten Wert gezählt ist,
werden die nächsten
Port-Ausfall-Daten von dem Eingangs-FIFO-Speicher (2) 203 ausgelesen.
-
Auch
wird, während
die OAM-Zelle aufgrund des Auftretens eines Port-Ausfalls ausgegeben
wird, der Lese-Vorgang von dem Eingangs-FIFO-Speicher (1) 202 nicht
ausgeführt.
Eine OAM-Zelle, zugeführt als
das Signal S101, wird in dem Eingangs-FIFO-Speicher (1) 201 gespeichert,
bis das Signal S307, kennzeichnend für den Port-Ausfall, in dem
Zähler
(1) 202 inaktiv wird.
-
Als
nächstes
wird ein Verarbeitungsvorgang, bei dem die OAM-Zelle ausgegeben
wird, wenn eine AIS-OAM-Zelle in dem F4(VP)-Strom empfangen wird,
unter Bezugnahme auf den Fall 2 in den 11A und 11B beschrieben. In diesem Fall müssen die
OAM-Zellen für die Segment-Verbindung oder
die End-End-Verbindung für
alle der effektiven F5(VC)-Ströme
in jedem F4(VP)-Strom ausgegeben werden.
-
Die 11A und 11B stellen
einen Zustand eines OAM-Übertragungs-Vorgangs
in dem Fall dar, dass die AIS-OAM-Zelle in dem F4(VP)-Strom ähnlich zu
dem Port-Ausfall-Fall
empfangen werden. In diesem Fall sind Verarbeitungsvorgänge, die
ausgeführt
werden sollten, nachfolgend angegeben. Das bedeutet, dass, wenn
die ATM- Zellenübertragungsvorrichtung
ein End-Punkt in der Segment-Verbindung ist, die RDI-OAM-Zellen zu der
Signal-Rückwärts-Richtung
für die
jeweiligen F4 (VP)/F5(VC)-Ströme übertragen
werden müssen. Wenn
die ATM-Zellenübertragungsvorrichtung
nicht ein End-Punkt
in der Segment-Verbindung ist, müssen
die AIS-OAM-Zellen in der Signal-Vorwärts-Richtung für die jeweiligen F4 (VP)/F5(VC)-Ströme übertragen
werden. Auch müssen,
wenn die ATM-Zellenübertragungsvorrichtung
ein End-Punkt in einer End-End-Verbindung ist, die RDI-OAM-Zellen
in der Signal-Rückwärts-Richtung
für die
jeweiligen F4 (VP)/F5(VC)-Ströme übertragen
werden. Auch müssen,
wenn die ATM-Zellenübertragungsvorrichtung nicht
ein End-Punkt in der End-End-Verbindung ist, die AIS-OAM-Zellen
in der Signal-Vorwärts-Richtung für die jeweiligen
F4 (VP)/F5(VC)-Ströme übertragen werden.
-
Unter
Bezugnahme nun auf die 4A und 4B werden
die Vorgänge
in diesem Fall beschrieben. Ähnlich
zu dem Vorgang, ausgeführt dann,
wenn die AIS-OAM-Zelle in dem F5(VC)-Strom empfangen wird (unter
Bezugnahme auf Fall 3 in den 11A und 11B), wird auf den SRAM-Speicher-Block 501 basierend
auf der vorstehend beschriebenen Adresse (20 Bits von AIS/RDI +
Empfang-Port-Nummer bis VPI + VCI Segment/End-End) in der ersten ATM-Zellen-Zeitperiode „A" zugegriffen. In
diesem Fall kann davon ausgegangen werden, dass der F4(VP)-Strom
fehlerhaft ist, was unterschiedlich gegenüber dem vorstehend beschriebenen
Fall ist, dass der physikalische Port fehlerhaft ist.
-
Ähnlich zu
dem vorstehend beschriebenen Fall, dass der physikalische Port ausfällt, werden,
in der ATM-Zellen-Zeitperiode „A", sowohl eine AIS/RDI („0" in diesem Fall)
als auch eine Port-Nummer Port# (5 Bits), dargestellt in 8A,
als das Signal S301-1 als die Adresse zu dem SRAM-Speicher-Block 501 ausgegeben
(Fall 2 der 11A und 11B).
Der Selektor (1) 401 wählt
dieses als die Adresse „A" aus.
-
Als
ein anderer Adressen-Bereich (14 Bits von VPI/VCI/Segment/End-End
insgesamt in 8A) wird das Signal S513-1 oder
das Signal S513-2 durch den Selektor (5) 210 der 4A und 4B als
die Ausgangs-Daten S301-6 basierend auf den Steuersignalen S311-1
und S311-2 ausgegeben, die von dem Decodierer 209 zu dem
Selektor (5) 210 basierend auf den Empfangs-OAM-Zellen-Daten S301-2,
ausgegeben sind (AIS-OAM-Zellen-Daten
in dem F4(VP)-Strom).
-
In
dem Fall, dass das Signal S513-1 ausgewählt ist, wird die F4(VP)-AIS-OAM-Zelle
an den Ports#29 bis #32 empfangen, und das Signal S513, ausgegeben
von dem Adres sen-Zähler
(4) 806, wird als das Signal S301-4 zusätzlich zu dem 4-Bit-VPI-Wert
(siehe 8A) ausgewählt. 10-Bit-Zähler-Daten
von einem erstem Bit bis zu einem zehnten Bit werden als ein unterer
Bit-Bereich verwendet und der untere Bit-Bereich wird mit dem zuvor
beschriebenen 4-Bit-VPI-Wert S301-4 vereinigt. Dann werden die zusammengeführten bzw.
vereinigten Bits zu dem Selektor (5) 210 als ein 14-Bit-(insgesamt)-Signal
S513-1 zugeführt.
In dem Fall, dass das Signal S513-2 ausgewählt ist, wird eine AIS-OAM-Zelle
in dem F4(VP)-Strom an den Ports#1 bis #28 empfangen. In diesem
Fall wird das Signal S513-2, ausgegeben von dem Adressen-Zähler (4) 806,
als das Signal S301-5 zusätzlich
zu dem 8-Bit-VPI-Wert ausgewählt
(siehe 8A). 6-Bit-Zähler-Daten von einem ersten
Bit bis zu einem sechsten Bit werden als ein unterer Bit-Bereich
verwendet, und der untere Bit-Bereich wird mit dem zuvor beschriebenen
8-Bit-VPI-Wert S301-5 vereinigt. Dann wird das zusammengeführte Signal
zu dem Selektor-5 210 als das 14-Bit-(gesamt)-Signal S513-2 zugeführt. In
dem Selektor-2 402 der 4A und 4B wird
die Adresse „A" (14 Bits des Signals S301-6)
ausgewählt,
und die Adresse „A" wird als die Adresse
S404 zu dem SRAM-Speicher 501 ausgegeben.
-
Die
nächste
ATM-Zellen-Zeitperiode B ist eine Hardware-Schreib-Zugriffs-Zeitperiode, in der ein
Verarbeitungsvorgang zu dem Ausgangs-FIFO-Speicher 701 ausgeführt wird.
Die Steuerung für
D16 Bit an Daten des SRAM-Speicher-Blocks 501 anhand einer
Steuerung des R/S-Flip-Flops 703 wird in einer ähnlichen
Art und Weise zu dem vorstehend beschriebenen Verarbeitungsvorgang,
ausgeführt
dann, wenn die AIS-OAM-Zelle in dem F5(VC)-Strom empfangen wird,
ausgeführt.
Auch wählen,
da das vorstehend beschriebene 1-Bit-Signal S308, das anzeigt, dass sich
der physikalische Port in dem Ausfall-Zustand befindet, nicht aktiv
wird, der Selektor (1) 401 und der Selektor (2) 402 das
Eingangssignal A und das Eingangssignal B als den oberen Bit-Bereich,
jeweils, in einer ähnlichen
Art und Weise wie diejenige aus, in der die AIS-OAM-Zelle in dem
F5(VC)-Strom empfangen
ist.
-
Ähnlich zu
dem Vorgang, ausgeführt
dann, wenn der Port-Ausfall auftritt, muss auf einen Bereich des
Daten-Segments, d.h. das am wenigsten signifikante Bit einer Adresse
für jedes
der VPI-Segmente, bereitgestellt an dem SRAM-Speicher-Block 501,
Bezug genommen werden. Die Erzeugung der Adressen wird durch Zurücksetzen
des Adressen-Zählers (4) 806 zu
einem Zeitpunkt, dargestellt in den Zeit-Diagrammen der 9A bis 9C,
durchgeführt, d.h.
zu dem Zeitpunkt, zu dem die AIS-OAM-Zelle in dem F4(VP)-Strom empfangen
ist. Deshalb wird die Adresse sequenziell aufwärts gezählt.
-
Ähnlich zu
dem Rücksetz-Vorgang,
ausgeführt
dann, wenn der Port-Ausfall auftritt, wird der Rücksetz-Vorgang in Abhängigkeit
eines Impuls-Signals durchgeführt,
das von der Reset-Signal-Erzeugungsschaltung 406 erzeugt
wird, wenn das Empfangssignal S301-5 der AIS-OAM-Zelle in dem F4(VP)-Strom
von dem Eingangs-FIFO-Speicher (1) 201, dargestellt in
den 4A und 4B, ausgelesen
wird und zu dem Reset-Signal-Erzeugungs-Block 406 zugeführt wird.
-
Der
Schreib-Vorgang der Ausgangs-OAM-Zellen-Daten in den Ausgangs-FIFO-Speicher 701 und
der Zugriffs-Zeitpunkt von dem CPU-Block 6 zu dem SRAM-Speicher-Block 501 in
den ATM-Zellen-Zeitperioden C und D, dargestellt in den 9A bis 9C,
werden in einer ähnlichen
Weise zu einem Fall ausgeführt,
dass die AIS-OAM-Zelle in dem F5(VC)-Strom empfangen wird.
-
Damit
alle der notwendigen OAM-Zellen für die jeweiligen VPI-Segmente,
dargestellt in den 7A bis 7C, ausgegeben
werden, wenn der Zähler-Inhalt
des Zählers
(1) 202 nicht aufwärts
gezählt
wird, in Abhängigkeit
des Signals S513, zugeführt
von dem Adressen-Zähler 806 durch
das Signal S513-1, nämlich
dann, wenn der Zähler
an Port#29 bis Port#32 gezählt
ist, entspricht das Signal zu einem 10. Bit des Signals S513. Auch
entspricht, wenn der Zähler
an Port#1 bis Port#28 gezählt
ist, das Signal einem 5. Bit des Signals S513. In einem solchen Fall,
dass auf das signifikanteste Bit der Adresse für jedes der VPI-Segmente, dargestellt
in den 7A bis 7D, nicht
zugegriffen wird, wird kein Lese-Vorgang der nächsten Eingangs-OAM-Zellen-Daten
von dem Eingangs-FIFO-Speicher
(1) 201 durchgeführt.
-
Ähnlich werden,
wenn die nächsten Port-Ausfall-Daten
S307 von dem Eingangs-FIFO-Speicher
(2) 203 ausgelesen sind, keine Daten von dem Eingangs-FIFO-Speicher
(2) 203 ausgelesen, bis das Aufwärtszählen des Adressen-Zählers 806 abgeschlossen
ist.
-
In
dem Fall, dass eine RDI-OAM-Zelle in einem F4(VP)-Strom oder einem
F5(VC)-Strom empfangen
wird (Fall 3 der 12), wenn die ATM-Zellenübertragungsvorrichtung
nicht als ein End-Punkt dieser PVC-Verbindung arbeitet, wird eine
OAM-Zelle entsprechend zu der empfangenen RDI-OAM-Zelle kontinuierlich
ohne irgendeine Unterbrechung ausgegeben. Auch wird dieser Empfang
der RDI-OAM-Zelle zu der CPU informiert (Schritt S16 der 12).
-
Wenn
die ATM-Zellenübertragungsvorrichtung
als der End-Punkt der PVC-Verbindung
arbeitet, wird die Ausgabe der RDI-OAM-Zelle durch die ATM-Übertragungsvorrichtung ohne
ein kontinuierliches Ausgeben der OAM-Zelle entsprechend zu der RDI-OAM-Zelle
beendet. Nur der Empfang dieser RDI-OAM-Zelle wird zu der CPU informiert
(Schritt S15 der 12).
-
Die
vorstehend beschriebenen Vorgänge sind
die Haupt-Vorgänge
der ATM-Zellenübertragungsvorrichtung
gemäß der ersten
Ausführungsform.
-
Als
nächstes
wird nun die ATM-Zellenübertragungsvorrichtung
gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung beschrieben. Die 13A und 13B stellen die Struktur des OAM-Zellenverarbeitungs-Blocks 5,
eingesetzt in der ATM-Zellenübertragungsvorrichtung,
gemäß der zweiten
Ausführungsform
der vorliegenden Erfindung dar.
-
Wie
aus einem Vergleich zwischen der Struktur der ersten Ausführungsform,
dargestellt in den 4A und 4B, und
der Struktur der zweiten Ausführungsform,
dargestellt in den 13A und 13B,
ersichtlich ist, ist ein grundsätzlicher,
struktureller Unterschied derjenige, dass der SRAM-Speicher-Block 501 durch
einen DPRAM-(Dual Port RAM)-Speicher-Block 501' ersetzt ist.
Im Prinzip ist, wenn dieselbe Adresse lesemäßig oder schreibmäßig von
unterschiedlichen Ports (1, 2) zu derselben Zeit in einem DPRAM-Speicher zugegriffen
wird, eine Möglichkeit
vorhanden, dass Daten unsicher werden. Als eine Folge sollten der
Zeitpunkt eines Lese-Steuersignals und der Zeitpunkt eines Schreib-Steuersignals
von den unterschiedlichen Ports so separiert werden, um getrennt
ausgegeben zu werden. Da der Erzeugungs-Zeitpunkt der verschiedenen
Typen von Steuersignalen zu dem DPRAM-Speicher-Block 501' gleich zu solchen
der 4A und 4B gemacht wird,
können
diese verschiedenen Steuersignal-Erzeugungs-Zeitpunkte separat ausgegeben
werden.
-
Zuerst
werden, entsprechend zu Steuersignalen (Lese-Signal: RD und Schreib-Signal: WR), ausgegeben
von der Hardware, Signale S505 und S506 direkt zu dem DPRAM-Speicher-Block 501 zugeführt, und
Daten werden von Adressen, bezeichnet durch den Selektor (1) 401 und
den Selektor (2) 402, gelesen, um in den Ausgangs-FIFO-Speicher 701 eingeschrieben
zu werden. Auch werden die Daten in die bezeichnete Adresse des
DPRAM-Speicher-Blocks 501' hineingeschrieben.
-
Die
Steuersignale (Lese-Signal: CPU-Lese S804 und das Schreib-Signal:
CPU-Schreib S805), zugeführt von
dem CPU-Block 6, werden zu einem Zeitpunkt erzeugt, der
nicht durch die Hardware vorhergesagt ist. Dieser unvorhersagbare
Zeitpunkt wird in einen vorhersagbaren Zeitpunkt geändert, der dann
zu dem DPRAM-Speicher-Block 501' ausgegeben werden wird. Dieser
Steuervorgang wird durch den Selektor (3) 502 und den Selektor
(4) 503 ausgeführt.
Auch wird das Steuersignal unter dem gesteuerten Zeitpunkt basierend
auf dem Signal S511 und dem Signal S512 als die Signale S507 und
S508 zu dem DPRAM-Speicher-Block 501' während der CPU-Zugriffs-Zeitperiode
ausgegeben.
-
Ähnlich wird
die Adresse S803, ausgegeben von dem CPU-Block 6, als eine
Adresse 2 zugeführt, und
auch werden die Daten S802 als Daten 2 eingegeben/ausgegeben. Die
Signale, ausgegeben von dem Selektor (1) 401 und dem Selektor
(2) 402, werden zu dem DPRAM-Speicher-Block 501' als Adressen
für einen
Hardware-Zugriff ausgegeben. Allerdings werden die Signale, die
von dem CPU-Block 6 ausgegeben sind, als die Signale, zugeführt zu diesen
Selektoren in der ersten Ausführungsform,
nicht während
der ATM-Zellen-Zeitperioden
C und D ausgewählt.
Diese Signale sind in den 13A und 13B schraffiert. Gerade wenn ein unsicherer Inhalt
zu dem Zeitpunkt für
den CPU-Block 6 durch den Selektor 1 und den Selektor 2
ausgegeben ist, wird der unsichere Inhalt als Daten 1 ausgegeben,
so dass keine Daten in den Ausgangs-FIFO-Speicher 701 hineingeschrieben
werden.
-
Die
vorstehend beschriebenen Vorgänge
der ATM-Zellenübertragungsvorrichtung
gemäß der zweiten
Ausführungsform
sind ein unterschiedlicher Hauptpunkt gegenüber der ersten Ausführungsform. Es
sollte verständlich
werden, dass der Eingangs-Zeitpunkt der OAM-Zelle und das Port-Ausfall-Signal,
der Schreib-Zeitpunkt der Zellen-Daten zu dem Ausgangs-FIFO-Speicher 701 und
der Ausgabe-Zeitpunkt der OAM-Zelle von dem Ausgangs-FIFO-Speicher 701,
verwendet in der zweiten Ausführungsform,
grundsätzlich
und vollständig
identisch zu solchen der ersten Ausführungsform sind.
-
Als
eine Folge werden die Eingabe/Ausgabe-Vorgänge der OAM-Zellen entsprechend
den Flussdiagrammen, dargestellt in den 11A und 11B und 12, ähnlich wie
in dieser zweiten Ausführungsform
durchgeführt.
Auch können,
da eine Speicher-Liste über
die jeweiligen Daten des DPRAM-Speicher-Blocks 501' ähnlich zu
der Speicher-Liste über
die Daten des SRAM-Speicher-Blocks 501 ist, die vorstehend
beschriebene Be schreibung davon und die Zeichnungen der ersten Ausführungsform
direkt auf solche der zweiten Ausführungsform angewandt werden.
-
Wie
vorstehend im Detail beschrieben ist, führt, gemäß der vorliegenden Erfindung,
der CPU-Block nicht alle Verarbeitungsvorgänge aus, die für einen
Empfang/ein Erzeugen der OAM-Zelle erforderlich sind, sondern ein
Hauptteil dieser erforderlichen Verarbeitungsvorgänge wird
durch die spezifische Hardware der ATM-Zellenübertragungsvorrichtung durchgeführt. Als
eine Folge kann die ATM-Zellenübertragungsvorrichtung
die nachfolgend erwähnten
Effekte erreichen.
- (1). In dem Fall, dass irgendein
Ausfall, wie beispielsweise eine Unterbrechung des Eingangs-Signals,
ein Fehler an einer Signalleitung und ein LOF (Los Of Frame) an
dem Port auftritt, der den Übertragungs-Pfad
beendet, oder der Schnittstelle (SDH/SONET-Schicht, die als eine physikalische
Schicht arbeitet), und zwar für
diesen Übertragungs-Pfad, können das
Zurücksenden
einer RDI-OAM-Zelle und ein Erzeugen und ein Übertragen einer AIS-OAM-Zelle
unter dem korrekten Zeitpunkt (unter einem Intervall von 1 Zeit/1
Sekunde), der in der International Standardization, wie beispielsweise
I.610 von ITU-T und ATM Forum (UNU 3.1), definiert ist, für jede einer
Vielzahl von F4(VP)-Strömen
in den physikalischen Port, für
jeden einer Vielzahl von F5(VC)-Strömen in jedem der Vielzahl der
F4(VP)-Strömen,
für jede
der Segment-Verbindung und der End-End-Verbindung, durchgeführt werden.
Auch
können
die Inhalte (Port-Nummer/VPI-Wert/VCI-Wert) der erzeugten OAM-Zelle korrekt zu
der CPU informiert werden.
- (2). Gerade wenn die AIS-OAM-Zelle in der unregelmäßigen (Burst)
Art und Weise für
sowohl die Segment-Verbindung als auch die End-End-Verbindung in
jedem der jeweiligen F4(VP)/F5(VC)-Ströme empfangen wird, kann der Inhalt
(Port-Nummer/VPI-Wert/VCI-Wert)
dieser AIS-OAM-Zelle korrekt zu der CPU informiert werden. Auch
kann die RDI-OAM-Zelle zurückgeschickt
werden und auch kann die AIS-OAM-Zelle als der Verbindungs-Weiterleitungs-Punkt
zu dem korrekten Zeitpunkt (Intervall von 1 Zeit/1 Sekunde), wie
dies durch die International Standardization definiert ist, erzeugt/übertragen
werden.
- (3). Gerade wenn der Doppel-Typ der RDI-OAM-Zellen in der unregelmäßigen (Burst) Art
und Weise für
die End-End-Verbindung und die Segment-Verbindung in jedem der jeweiligen F4-(VP)/F5(VC)-Ströme empfangen
werden, kann der Inhalt (Port- Nummer/VPI-Wert/VCI-Wert)
der OAM-Zelle korrekt zu der CPU informiert werden. Die RDI-OAM-Zelle
kann als der Verbindungs-Weiterleitungs-Punkt zu dem korrekten Zeitpunkt
(Intervall von 1 Zeit/1 Sekunde), wie dies durch International Standardization
definiert ist, erzeugt/übertragen
werden.