JP5630239B2 - 信号分配回路及びスタッフィング制御装置 - Google Patents
信号分配回路及びスタッフィング制御装置 Download PDFInfo
- Publication number
- JP5630239B2 JP5630239B2 JP2010265127A JP2010265127A JP5630239B2 JP 5630239 B2 JP5630239 B2 JP 5630239B2 JP 2010265127 A JP2010265127 A JP 2010265127A JP 2010265127 A JP2010265127 A JP 2010265127A JP 5630239 B2 JP5630239 B2 JP 5630239B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- nth
- selection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 238000013507 mapping Methods 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/04—Wireless resource allocation
- H04W72/044—Wireless resource allocation based on the type of the allocated resource
- H04W72/0446—Resources in time domain, e.g. slots or frames
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W84/00—Network topologies
- H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
- H04W84/04—Large scale networks; Deep hierarchical networks
- H04W84/08—Trunked mobile radio systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
本明細書で論じられる実施態様は、複数の入力線から各々入力した信号を複数の出力線へ分配する信号分配回路に関する。
通信回線網にはフレーム信号を伝送する伝送装置が配置される。伝送装置は、フレーム信号を他の形式のフレーム信号へ多重化し若しくは分離する、又はフレーム信号を他の形式のフレームへアッド(Add)し、若しくは他の形式のフレームからドロップ(Drop)する。以下の説明において、フレーム信号を単に「フレーム」と表記する。
図1は、伝送装置の構成例を示す図である。伝送装置1は、クライアント回線インタフェースユニット2、並びにネットワーク回線インタフェースユニット3−E及び3−Wを備える。以下の説明及び各図面において、回線インタフェースユニットを「LIU」と表記することがある。
クライアントLIU2は、ローカルエリアネットワークに接続されたクライアント装置から送信されたフレームを受信し、フレームの宛先に応じてネットワークLIU3−E又は3−Wへ転送する。
ネットワークLIU3−Eは、ネットワークLIU3−Wから転送されたフレームを広域ネットワークへ送信するほか、クライアントLIU2から受信したフレームを広域ネットワークで伝送されるフレームにアッドする。また、ネットワークLIU3−Eは、広域ネットワークから受信したフレームに格納される信号をドロップして生成したフレームを、クライアントLIU2へ転送する。
ネットワークLIU3−Wは、ネットワークLIU3−Eから転送されたフレームを広域ネットワークへ送信するほか、クライアントLIU2から受信したフレームを広域ネットワークで伝送されるフレームにアッドする。また、ネットワークLIU3−Wは、広域ネットワークから受信したフレームに格納される信号をドロップして生成したフレームを、クライアントLIU2へ転送する。
例えば、クライアントLIU2は、ローカルエリアネットワークから受信した非同期フレームをODUkフレームにマッピングして、ODUkフレームをネットワークLIU3−E又は3−Wへ転送してよい。ネットワークLIU3−E及び3−Wは、クライアントLIU2から受信したODUkフレームをより高速なOTUフレームにマッピングして、広域ネットワークで伝送されるOTUフレームへODUkフレームをアッドしてよい。また、ネットワークLIU3−E及び3−Wは、広域ネットワークから受信したOTUフレームからODUkフレームをドロップし、クライアントLIU2へ転送してよい。
図2は、図1に示すクライアントLIU2の構成例を示す図である。クライアントLIU2は、光送受信部10と、マッピング部11と、デマッピング部12と、クロスコネクト部13を備える。
光送受信部10は、クライアント装置から送信されローカルエリアネットワークを経由して伝送されたフレームを受信し電気信号に変換する。マッピング部11は、受信されたフレームに格納されたクライアント信号を同期フレーム内へマッピングする。クロスコネクト部13は、クライアント信号の宛先に応じて、同期フレームをネットワークLIU3−E及び3−Wのいずれかに出力するためのクロスコネクトを生成する。
クロスコネクト部13は、ネットワークLIU3−E及び3−WからクライアントLIU2へ転送される同期フレームをデマッピング部12へ出力するためのクロスコネクトを生成する。デマッピング部12は、同期フレームに格納されたクライアントへの送信信号を抽出して光送受信部10へ出力する。光送受信部10は、抽出された信号を光信号へ変換してローカルエリアネットワークへ送信する。
図3は、図1に示すネットワークLIU3−Eの構成例を示す図である。ネットワークLIU3−Wも同様の構成を有する。ネットワークLIU3−Eは、クロスコネクト部15、フレーマ16、光送受信部17及びデフレーマ18を備える。
クロスコネクト部15は、クライアントLIU2から転送される同期フレームをフレーマ16へ出力するためのクロスコネクトを生成する。またクロスコネクト部15は、ネットワークLIU3−EとLIU3−Wとの間で転送される同期フレームをネットワークLIU3−Wから受信するため又はネットワークLIU3−Wへ送信するためのクロスコネクトを生成する。
フレーマ16は、クライアントLIU2から転送される同期フレームを、広域ネットワーク上で伝送されるより高速な同期フレームへマッピングする。光送受信部17は、フレーマ16により生成された同期フレームを光信号へ変換し、広域ネットワークへ送信する。
デフレーマ18は、光送受信部17が広域ネットワークから受信したフレームをより低速な同期フレームへデマッピングする。クロスコネクト部15は、デマッピングされた同期フレームを、クライアントLIU2へ送信するためのクロスコネクトを生成する。
上記のマッピング部11、デマッピング部12、フレーマ16及びデフレーマ18は、出力フレームに挿入するスタッフを制御するスタッフィング制御部を備える。スタッフィング制御部は、入力データと出力データの間のデータ速度の差に応じて、出力フレームの挿入するスタッフ量と挿入位置を決定する。
図4は、スタッフィング制御部を備えたマッピング部11の構成例を示す図である。マッピング部11は、フレーム検出部20と、スタッフィング制御部21と、フレーム生成部22を備える。デマッピング部12、フレーマ16及びデフレーマ18も、以下に説明するスタッフィング制御部21と同様のスタッフィング制御部を備えていてよい。
フレーム検出部20は、入力されるフレームの検出又は同期検出を行い、入力フレーム内に格納される情報のうち、出力フレームに格納すべき情報が入力されるタイミングを知らせるタイミング信号をスタッフィング制御部21に送信する。
スタッフィング制御部21は、エラスティックストアメモリのような先入れ先出し(First-In First-Out)メモリ23と、FIFO制御部24を備える。FIFO制御部24は、フレーム検出部20から受信したタイミング信号に基づいて、入力フレームをFIFOメモリ23に書き込む書込イネーブル信号を生成し、書込イネーブル信号に基づいて書込アドレスを生成する。
また、FIFO制御部24は、FIFOメモリ23から送信データを読み出す読出アドレスを生成する。読出アドレスを生成する際に、FIFO制御部24は、入力データと出力データの間のデータ速度の差と書込イネーブル信号の発生量に基づいて読出イネーブル信号の発生を調整することにより、スタッフの挿入量と挿入位置を制御する。
フレーム生成部22は、スタッフィング制御部21により読み出されたデータを同期フレームに格納する。
同期フレームのペイロードは、「スロット」と呼ばれる所定のデータ量のデータ格納領域に分割される。各スロットは、1つのクライアント信号がマッピングされる格納領域の最小単位として使用される。このようなスロットの例として、ITU−T(International Telecommunication Union Telecommunication Standardization Sector)で標準化されるOPU(Optical channel payload unit)kフォーマットで使用される「トリビュタリースロット」が挙げられる。図5は、トリビュタリースロットの説明図である。
OPUkフレームは、オーバヘッド部、ペイロード部を含む。オーバヘッド部は、第1列目〜第16列目の16バイト×4行のフレームサイズを有し、接続および品質の管理に用いられる。ペイロード部は、第17列目〜第3824列目の3808バイト×4行のフレームサイズを有する。
図5は、ペイロード部が、トリビュタリースロットTS1〜TS80からなる80個のトリビュタリースロットに分割される場合のフレーム構成例を示す。第17列目、第97列目、第177列目…の領域が、トリビュタリースロットTS1のために使用される。また、第18列目、第98列目、第178列目…の領域が、トリビュタリースロットTS2のために使用される。以下同様に、第19列目、第99列目、第179列目…の領域が、トリビュタリースロットTS3のために使用され、第96列目、第176列目、第256列目…の領域が、トリビュタリースロットTS80のために使用される。
図6は、図4に示すスタッフィング制御部21の従来の構成例を示す図である。各スロットにそれぞれ異なるクライアント信号が格納できるように、FIFOメモリへの書き込み及び読み出し並びにスタッフの挿入は、スロット毎に行われる。図6に示す構成例は、ペイロード部がn個のスロットに分割される場合に対応する。
スタッフィング制御部21は、第1FIFO23−1〜第nFIFO23−nと、第1書込アドレス生成部25−1〜第n書込アドレス生成部25−nと、第1Cm算出部26−1〜第nCm算出部26−nを備える。また、スタッフィング制御部21は、第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nと、第1読出アドレス生成部28−1〜第n読出アドレス生成部28−nを備える。
第1FIFO23−1〜第nFIFO23−nは、それぞれ出力フレームの第1番目〜第n番目のスロットに格納するクライアント信号を格納する。第1番目〜第n番目のスロットに格納されるクライアント信号を、それぞれ第1クライアント信号〜第nクライアント信号と表記することがある。
第1書込アドレス生成部25−1〜第n書込アドレス生成部25−nは、フレーム検出部20から受信したタイミング信号に基づき生成された、第1クライアント信号〜第nクライアント信号を第1FIFO23−1〜第nFIFO23−nへ書き込むための書込イネーブル信号WEN1〜WENnを、それぞれ入力する。
第1書込アドレス生成部25−1〜第n書込アドレス生成部25−nは、書込イネーブル信号WEN1〜WENnに基づいて、第1クライアント信号〜第nクライアント信号を書き込むための書込アドレスをそれぞれ生成する。第1書込アドレス生成部25−1〜第n書込アドレス生成部25−nは、生成したアドレスによって第1FIFO23−1〜第nFIFO23−nの書込アドレスを指定する。
第1Cm算出部26−1〜第nCm算出部26−nは、書込イネーブル信号WEN1〜WENnを、それぞれ入力する。第1Cm算出部26−1〜第nCm算出部26−nは、書込イネーブル信号WEN1〜WENnの発生数をカウントする。以下の説明において、書込イネーブル信号のカウント数を「Cm値」と表記することがある。第1Cm算出部26−1〜第nCm算出部26−nは、各々算出したCm値を、第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nへ出力する。
第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nは、各々受信したCm値と、入力データと出力データの間のデータ速度の差に基づいてスタッフの挿入量と挿入位置を決定する。
第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nは、例えば、GMP(Generic Mapping procedure)に従うGMP演算を用いて、スタッフの挿入量と挿入位置を決定してよい。第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nは、決定したスタッフの挿入位置に応じて、第1クライアント信号〜第nクライアント信号を第1FIFO23−1〜第nFIFO23−nから読み出すための読出イネーブル信号をそれぞれ生成する。第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nは、それぞれ第1読出アドレス生成部28−1〜第n読出アドレス生成部28−nへ読出イネーブル信号を出力する。
第1読出アドレス生成部28−1〜第n読出アドレス生成部28−nは、受信した読出イネーブル信号に基づいて、第1クライアント信号〜第nクライアント信号を読み出すための読出アドレスをそれぞれ生成する。
上述のスタッフィング制御部21において、第1FIFO23−1〜第nFIFO23−nの書込制御又は読出制御のための制御信号が、各スロット間で共用される場合がある。このような制御信号として、例えば、書込イネーブル信号、書込アドレス、Cm値、読出イネーブル信号及び読出アドレスが挙げられる。
例えば、上述のGMPでは、1つのクライアント信号を複数のトリビュタリースロットにマッピングすることができる。ここで、以下の説明において、1フレーム中におけるスロット番号の繰り返しの1周期分のスロットのグループを「繰り返し単位グループ」と表記する。例えば、図5に示すフレーム構成例では、第17行目〜第96行目のトリビュタリースロットTS1〜TS80が1つの1つの繰り返し単位グループを形成し、第97行目〜第176行目のトリビュタリースロットTS1〜TS80が1つの繰り返し単位グループを形成する。
また、同じクライアント信号を格納する複数のスロットからなるスロットのグループを、「スロットグループ」と表記する。1クライアント信号を複数トリビュタリースロットにマッピングする場合には、1つの繰り返し単位グループ内の1つのスロットグループに属するスロットの内容が、全てデータであるか又は全てスタッフとなるように、スタッフの挿入位置が制御される。すなわち、同一スロットグループに属する各トリビュタリースロットのスタッフの挿入位置は同期している。
スタッフィング制御部21では、このように1スロットグループ内の複数スロット間でスタッフの挿入位置を同期させるために、1スロットグループ内のいずれかのスロットのための制御信号を、スロットグループ内で分配するための信号分配回路が使用される。この信号分配回路は、n対の入力線及び出力線を有し(nは自然数)、n対の入力線及び出力線がグループ分けされた場合に、各グループ内のいずれかの入力線への入力信号を同一グループ内の全ての出力線に分配するように構成される。以下、例としてCm値を分配する場合について説明する。
図7は、Cm値を分配するための従来の信号分配回路の説明図である。信号分配回路は、セレクタ29−2〜29−nを備える。セレクタ29−2〜29−nは、第1Cm算出部26−1〜第nCm算出部26−nが算出したCm値であるCm1〜Cmnを、第1入力〜第n入力として入力する。以下の説明及び図面において「セレクタ」を「SEL」と表記することがある。
セレクタ29−2〜29−nは、メンバ指示情報MN及びマスタ指示情報MSに従って、Cm1〜Cmnの中のいずれか1つのCm値を選択して、第2読出イネーブル生成部27−2〜第n読出イネーブル生成部27−nへそれぞれ出力する。第1読出イネーブル生成部27−1へは、第1Cm算出部26−1が算出したCm1が入力される。
メンバ指示情報MNは、各スロットグループの属するスロットを指定する情報である。図8は、メンバ指示情報MNの構成例の説明図である。図示の例では、トリビュタリースロットの上限が80である場合のメンバ指示情報MNの構成例を示す。メンバ指示情報MNの上位第(i−1)×80+1〜第(i×80)ビットが、第i番目のトリビュタリースロットのための情報である。
上位第(i−1)×80+jビットの値が「1」であれば、第j番目のトリビュタリースロットが第i番目のトリビュタリースロットと同じ各スロットグループに属することを示す。上位第(i−1)×80+jビットの値が「0」であれば、第j番目のトリビュタリースロットが第i番目のトリビュタリースロットと異なる各スロットグループに属することを示す。
図示の例では、トリビュタリースロットTS1が属するスロットグループには、TS5、TS8及びTS79が属している。また、トリビュタリースロットTS4が属するスロットグループには、TS7及びTS80が属している。
図9は、マスタ指示情報MSの構成例の説明図である。マスタ指示情報MSは、各スロットグループのマスタスロットを指示する。信号分配回路は、マスタスロットについて入力された制御信号を、スロットグループ内で分配する。マスタスロットでないスロットを「スレーブスロット」と表記することがある。
図示の例では、トリビュタリースロットの上限が80である場合のマスタ指示情報MSの構成例を示す。上位第iビットの値が「1」であれば、第i番目のスロットはマスタスロットであり、上位第iビットの値が「0」であれば、第i番目のスロットはスレーブスロットである。図示の例では、トリビュタリースロットTS1、TS4及びTS9がマスタスロットとして指定されている。
図7を参照する。SEL29−i(iは2〜nまでの整数)は、マスタ指示情報MSが第i番目のスロットをマスタスロットとして指定している場合には、Cmiを第i読出イネーブル生成部27−iに出力する。
第i番目のスロットがスレーブスロットである場合には、SEL29−iは、第i番目のスロットと同じスロットグループに属するマスタスロットである第j番目のスロットについて算出されたCmjを第i読出イネーブル生成部27−iに出力する。
なお、複数データから複数ワードのデータの読出しを行う際、回路規模を大幅に低減できるセレクタ回路が提案されている。このセレクタ回路は、読み出すデータのポインタデータを出力するポインタカウンタと、ポインタカウンタからのポインタデータに基づいて読み出したいデータの先頭位置とワード数分のポインタ値を生成するデータ選択回路と、ワード数分のセレクタを有し、入力される複数のデータをデータ選択回路からのポインタ値に基づいてセレクタ毎に分割した選択データを出力する前段セレクタ群と、ポインタカウンタからのポインタデータに基づいて選択データを読み出す順番を選択するための順番選択回路と、前段セレクタ群から出力される選択データを順番選択回路からの出力に基づいて並べ替えて出力する後段セレクタ2を備える。
従来の信号分配回路では、n本の入力線から入力される信号を選択するためにn:1セレクタを使用していたために回路規模が大きくなるという問題があった。実施態様に係る装置は、信号分配回路の回路規模を低減することを目的とする。
1つの実施形態による信号分配回路は、第1〜第n信号(nは自然数)がそれぞれ入力される第1〜第n入力線と、選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、第1信号が出力される第1出力線及び第1〜第(n−1)選択部の出力信号がそれぞれ出力される第2〜第n出力線と、を備える。第1選択部の2入力中の第1の入力及び第2の入力には、第1信号及び第2信号がそれぞれ入力され、第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、第(i−1)選択部の出力信号及び第(i+1)信号がそれぞれ入力される。各選択部は、選択信号により選択される場合に第2の入力を選択出力し、選択されない場合に第1の入力を選択出力する。
他の実施形態によるスタッフィング制御装置は、第1〜第nスロット(nは自然数)に格納されるデータをそれぞれ保持する第1〜第nエラスティックストアメモリと、信号分配部を備える。この信号分配部は、第1〜第nスロットに格納されるデータを第1〜第nエラスティックストアメモリへそれぞれ書き込むため又は第1〜第nエラスティックストアメモリからそれぞれ読み出すための制御信号である第1〜第n信号を入力し、第1〜第n信号を第1〜第nエラスティックストアメモリのために分配する。この信号分配部は、第1〜第n信号がそれぞれ入力される第1〜第n入力線と、選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、第1信号を第1エラスティックストアメモリのために出力する第1出力線及び第1〜第(n−1)選択部の出力信号を第2〜第nエラスティックストアメモリのためにそれぞれ出力する第2〜第n出力線と、を備える。第1選択部の2入力中の第1の入力及び第2の入力には、第1信号及び第2信号がそれぞれ入力され、第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、第(i−1)選択部の出力信号及び第(i+1)信号がそれぞれ入力され、各選択部は、選択信号により選択される場合に第2の入力を選択出力し、選択されない場合に第1の入力を選択出力する。
本件開示の装置によれば、信号分配回路の回路規模を低減することが可能となる。
以下、添付する図面を参照して本発明の実施例について説明する。図10は、信号分配回路の第1の構成例の説明図である。信号分配回路30は、例えば、図2に示すマッピング部11及びデマッピング部12、並びに図3に示すフレーマ16及びデフレーマ18にて設けられるスタッフィング制御部に配置される。
信号分配回路30は、第1入力線31−1〜第n入力線31−nと、第1出力線32−1〜第n出力線32−nと、第2SEL33−2〜第nSEL33−nを備える。第1入力線31−1及び第1出力線32−1、第2入力線31−2及び第2出力線32−2、…第n入力線31−n及び第n出力線32−nはそれぞれ対をなし、n対の入力線及び出力線を形成する。
なお、本実施例において第2SEL33−2〜第nSEL33−nは、特許請求の範囲に記載される第1選択部〜第(n−1)選択部の一例として挙げられる。
図10に示す構成例では、信号分配回路30は、第1Cm算出部26−1〜第nCm算出部26−nが算出したCm値であるCm1〜Cmnを入力し、複数のスロット間に1つのCm値を分配する。
信号分配回路30は、第1入力線31−1〜第n入力線31−nにてCm1〜Cmnを入力する。第1出力線32−1〜第n出力線32−nからの出力信号は、第1読出イネーブル生成部27−1〜第n読出イネーブル生成部27−nに入力される。
以下に説明するCm値の分配と同様に、信号分配回路30は、あるスロットについて生成された書込イネーブル信号、書込アドレス、読出イネーブル信号及び読出アドレスのいずれかを、複数のスロット間に分配してもよい。また、信号分配回路30は、あるスロットのデータを、複数のスロット間に分配する回路であってもよい。
第1出力線32−1からは第1信号としてのCm1が出力される。第2出力線32−2〜第n出力線32−nからは第2SEL33−2〜第nSEL33−nの出力信号がそれぞれ出力される。各SEL33−2〜33−nは、第1の入力及び第2の入力である2入力を有し、選択信号に応じて2入力の一方を各々選択する2:1セレクタである。
第2SEL33−2の第1の入力及び第2の入力には、Cm1及び第2信号としてのCm2が入力される。第iSEL33−i(iは3〜nの整数)の第1の入力及び第2の入力には、第(i−1)SEL33−(i−1)の出力信号と第i信号としてのCmiが入力される。したがって信号分配回路30は、第(i−1)SEL33−(i−1)の出力が第iSEL33−iの第1の入力に接続されるカスケード接続を有する(iは3〜nの整数)。
各SEL33−2〜33−nには、選択信号が与えられる。選択信号は、各SEL33−2〜33−nのうちいずれかを選択する信号である。選択信号は、複数個のSELを選択してもよい。各SEL33−2〜33−nは、選択信号により選択される場合に第2の入力を選択して、第2出力線32−2〜第n出力線32−nへ出力する。各SEL33−2〜33−nは、選択信号により選択されない場合に第1の入力を選択して、第2出力線32−2〜第n出力線32−nへ出力する。
以下、第1入力線31−1及び第1出力線32−1の対、第2入力線31−2及び第2出力線32−2の対、…第n入力線31−n及び第n出力線32−nの対を、それぞれ「第1信号線対」、「第2信号線対」、…「第n信号線対」と表記する。
いま、例えばn個の信号線対が3つのグループに分割される場合を考える。第1グループは、第1信号線対〜第(i−1)信号線対を含む。第2グループは、第i信号線対〜第(j−1)信号線対を含む。第3グループは、第j信号線対〜第n信号線対を含む。iは1より大きい整数であり、jはiよりも大きい整数である。このとき選択信号は、第iSEL33−i及び第jSEL33−jを選択する。
第2SEL33−2〜第(i−1)SEL33−(i−1)は、第1の入力を選択する。この結果、第1グループの出力線32−1〜32−(i−1)から共通の値Cm1が出力される。
一方で、第iSEL33−iは、第2の入力を選択する。したがって第i出力線32−iからはCmiが出力される。第(i+1)SEL33−(i+1)〜第(j−1)SEL33−(j−1)は、第1の入力を選択する。この結果、第2グループの出力線32−i〜32−(j−1)から共通の値Cmiが出力される。
第iSEL33−jは、第2の入力を選択する。また、第(j+1)SEL33−(j+1)〜第nSEL33−nは、第1の入力を選択する。この結果、第3グループの出力線32−j〜32−nから共通の値Cmjが出力される。
したがって信号分配回路30は、以下の条件(1)が満たされる場合に、信号線対の各グループにおいて、各グループ中で最小の序数iの第i入力線へ入力した信号を同一グループ内の全ての出力線に分配する。
(1)各グループに属する第i入力線及び第i出力線の序数iが連続する。すなわち、第iSEL33−iが選択されないとき、第i信号線対は第(i−1)信号線対と同一グループに属する。
図10の構成例においてスロットグループに属するトリビュタリースロットのスロット番号が連続するようにスロットグループを定めれば、Cm値をスロットグループ毎に分配する信号分配回路として信号分配回路30を使用することができる。このとき、SEL33−2〜33−nの選択信号としてマスタ指示情報MSを使用してよい。マスタ指示情報MSは、各スロットグループ中で最もスロット番号が小さいトリビュタリースロットを、マスタスロットとして指定する。
本実施例による信号分配回路30は、上述の第2SEL33−2〜第nSEL33−nのカスケード接続によって、任意の連続する複数の信号線対の出力線に同一の入力信号を分配することができる。このため本実施例によれば、従来の信号分配回路で使用されていたn:1セレクタに代えて、2:1セレクタを使用して信号分配回路を実現することができる。入力線及び信号線の数nが2よりも大きければ、セレクタの回路規模を小さくすることができ、信号分配回路の回路規模を低減することが可能となる。
また本実施例の信号分配回路30は、常時、各グループ中で最小の序数iの第i入力線へ入力した信号を各グループの出力線から出力することが可能である。このため、本実施例の信号分配回路30は、Cm値のように更新間隔が比較的長くてよい信号だけでなく、書込イネーブル信号、書込アドレス、読出イネーブル信号、読出アドレス及びデータを分配するために使用できる。
図11は、信号分配回路の第2の構成例の説明図である。図10に示す構成要素と同一の構成要素には、図10にて使用した参照符号と同一の参照符号を付する。また図11の実施例は、入力線及び出力線の対の数がn=80の場合に対応する。
本実施例の信号分配回路30は、トリビュタリースロットTS1〜80に関して第1Cm算出部26−1〜第80Cm算出部26−80が算出したCm1〜Cm80を入力する。信号分配回路30は、各スロットグループのマスタスロットについて入力したCm値を、同じスロットグループに属するトリビュタリースロットTSiに関する読出イネーブルを生成する第i読出イネーブル生成部27−iに分配する。
信号分配回路30は、第1入力線31−1〜第80入力線31−80にてCm1〜Cm80を入力する。第1出力線32−1〜第80出力線32−80からの出力信号は、第1読出イネーブル生成部27−1〜第80読出イネーブル生成部27−80に入力される。
信号分配回路30は、第1SEL33−1と、カウント情報生成部34と、比較部35−1〜35−80と、判定部36−1〜36−80を備える。第1SEL33−1は、第1の入力及び第2の入力である2入力を有し、選択信号に応じて2入力の一方を各々選択する2:1セレクタである。第1SEL33−1の第1の入力及び第2入力にはCm1が入力される。
カウント情報生成部34は、1からm(mは自然数)までの整数値を巡回するグループ選択信号を生成する。自然数mは、スロットグループの数が取り得る最大値であり、例えばトリビュタリースロットの番号の最大値であってよい。グループ選択信号は、各スロットグループを順次選択するために使用される。
比較部35−iは(i=1〜80)、グループ情報GP−iと現在のグループ選択信号とを比較する。グループ情報GP−iは、第i番目のトリビュタリースロットTSiが属するスロットグループを指定する情報である。図12は、グループ情報GPの構成例の説明図である。グループ情報GP−iは7ビットを有し、トリビュタリースロットTSiが属するスロットグループの番号を指定する。
図11を参照する。比較部35−iは、グループ情報GP−iと現在のグループ選択信号が同一であるとき、トリビュタリースロットTSiについてのCm値を更新するための更新イネーブル信号を生成する。すなわち、比較部35−iはトリビュタリースロットTSiが属するスロットグループがグループ選択信号によって選択されている場合に、更新イネーブル信号を生成する。比較部35−iは、更新イネーブル信号を判定部36−i及び第i読出イネーブル生成部27−iへ出力する。
判定部36−iは、比較部35−iからの更新イネーブル信号とマスタ指示情報MSを入力する。判定部36−iは、比較部35−iから更新イネーブル信号が出力され、かつTSiがマスタスロットであるとき、第iSEL33−iが第2の入力を選択する選択信号を生成する。すなわち判定部36−iは、トリビュタリースロットTSiが属するスロットグループがグループ選択信号によって選択されており、かつTSiがマスタスロットであるとき、第iSEL33−iが第2の入力を選択する選択信号を生成する。選択信号は、第iSEL33−iに入力される。
それ以外の場合に判定部36−iは、第iSEL33−iが第1の入力を選択する選択信号を生成する。したがって、第iSEL33−iの第2の入力Cmiが、グループ選択信号によって選択されないグループに属するスロット用のCm値であるとき、第iSEL33−iは、第1の入力を選択する。
第i読出イネーブル生成部27−iは、比較部35−iからの更新イネーブル信号が生成されるとき、読出イネーブル信号の生成に使用するCmiを、出力線32−iからの出力値に更新する。第i読出イネーブル生成部27−iは、更新イネーブル信号を受信しなければ読出イネーブル信号の生成に使用するCmiを更新しない。
続いて、信号分配回路30の動作を説明する。図13は、図11に示す信号分配回路30の動作の説明図である。図13に示す信号のタイミングチャートにおいて、信号CLKは、信号分配回路30を動作させるためのクロック信号を示し、信号CNはグループ選択信号を示す。第1信号〜第80信号は、それぞれ入力線31−1〜31−80に入力されるトリビュタリースロットTS1〜80について計算されたCm値を示す。
スロットグループ1にトリビュタリースロットTS2、TS4及びTS80が属し、スロットグループ3にトリビュタリースロットTS1及びTS3が属し、スロットグループ5にトリビュタリースロットTS5及びTS79が属する場合を想定する。図13において、第1信号〜第80信号が属するスロットグループが括弧書きの数字で示される。
各スロットグループにおいて、スロット番号が一番小さいトリビュタリースロットがマスタスロットとして指定されている。したがってスロットグループ1、3及び5のマスタスロットは、それぞれTS2、TS1及びTS5である。各マスタスロットTS2、TS1及びTS5について入力線31−2、31−1及び31−5に現在入力されているCm値は、それぞれ「200」、「100」及び「300」である。
時刻t1においてグループ選択信号がスロットグループ1を選択するとき、第2SEL33−2のみが第2の入力を選択し、その他のセレクタは第1の入力を選択する。この結果、第1出力線32−1からはCm1である「100」が出力され、その他の出力線32−2〜32−80からは、マスタスロットTS2のために算出されたCm2である「200」が出力される。
読出イネーブル信号の生成に使用するCm値を更新する更新イネーブル信号は、スロットグループ1に属するTS2、TS4及びTS80のための読出イネーブル生成部27−2、27−4及び27−80にのみ与えられる。したがって、読出イネーブル生成部27−2、27−4及び27−80のみが、読出イネーブル信号の生成に使用するCm値を、マスタスロットTS2のために算出された値「200」に更新し、その他の読出イネーブル生成部はCm値を更新しない。
時刻t2においてグループ選択信号がスロットグループ3を選択する。第1SEL33−1のみが第2の入力を選択し、その他のセレクタは第1の入力を選択する。この結果、すべての第1出力線32−1〜32−80からCm1である「100」が出力される。
更新イネーブル信号は、スロットグループ3に属するTS1及びTS3のための読出イネーブル生成部27−1及び27−3にのみ与えられる。したがって、読出イネーブル生成部27−1及び27−3のみが、読出イネーブル信号の生成に使用するCm値を、マスタスロットTS1のために算出された値「100」に更新し、その他の読出イネーブル生成部はCm値を更新しない。
時刻t3においてグループ選択信号がスロットグループ5を選択するとき、第2SEL33−5のみが第2の入力を選択し、その他のセレクタは第1の入力を選択する。この結果、第1出力線32−1〜32−4からはCm1が出力され、その他の出力線32−5〜32−80からは、マスタスロットTS5のために算出されたCm5である「300」が出力される。
更新イネーブル信号は、スロットグループ5に属するTS5及びTS79のための読出イネーブル生成部27−5及び27−79にのみ与えられる。したがって、読出イネーブル生成部27−5及び27−79のみが、読出イネーブル信号の生成に使用するCm値を、マスタスロットTS5のために算出された値「300」に更新し、その他の読出イネーブル生成部はCm値を更新しない。
グループ選択信号が一巡し、時刻t4においてグループ選択信号がスロットグループ1を選択する。この間、マスタスロットTS2のために算出されたCm2は、参照符号100にて示すように「500」に変更されている。上述と同様に、第1出力線32−1からはCm1が出力され、その他の出力線32−2〜32−80からは、マスタスロットTS2のために算出されたCm2である「500」が出力される。読出イネーブル生成部27−2、27−4及び27−80が、読出イネーブル信号の生成に使用するCm値を、マスタスロットTS2のために算出された値「500」に更新し、その他の読出イネーブル生成部はCm値を更新しない。
時刻t5においてグループ選択信号がスロットグループ3を選択する。時刻t2〜t5の間にCm1の値に変化はない。この場合も、読出イネーブル生成部27−1及び27−3は、読出イネーブル信号の生成に使用するために保持するCm値を、出力線32−1及び32−3から出力される値「100」で上書きする。
本実施例によれば、カスケード接続で接続される一連のセレクタから同じCm値が出力されるとき、グループ選択信号によって選択されていないトリビュタリースロットのための読出イネーブル生成部27−iの更新を停止することができる。このため本実施例によれば、スロットグループに属するトリビュタリースロットのスロット番号が連続していなくても、Cm値をスロットグループ毎に分配する信号分配回路として信号分配回路30を使用することができる。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
第1〜第n信号(nは自然数)がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号が出力される第1出力線及び前記第1〜第(n−1)選択部の出力信号がそれぞれ出力される第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する信号分配回路。
第1〜第n信号(nは自然数)がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号が出力される第1出力線及び前記第1〜第(n−1)選択部の出力信号がそれぞれ出力される第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する信号分配回路。
(付記2)
前記第1〜第n信号の各々が属するグループを1つずつ順次選択するグループ選択信号を生成するグループ選択信号生成部を備え、
各前記選択部は、前記グループ選択信号によって選択されないグループに属する信号が前記第2の入力として入力される場合に、前記第1の入力を選択出力する付記1に記載の信号分配回路。
前記第1〜第n信号の各々が属するグループを1つずつ順次選択するグループ選択信号を生成するグループ選択信号生成部を備え、
各前記選択部は、前記グループ選択信号によって選択されないグループに属する信号が前記第2の入力として入力される場合に、前記第1の入力を選択出力する付記1に記載の信号分配回路。
(付記3)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むため又はエラスティックストアメモリから読み出すための制御信号である付記1に記載の信号分配回路。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むため又はエラスティックストアメモリから読み出すための制御信号である付記1に記載の信号分配回路。
(付記4)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である付記3に記載の信号分配回路。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である付記3に記載の信号分配回路。
(付記5)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号又は書込アドレス信号である付記3に記載の信号分配回路。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号又は書込アドレス信号である付記3に記載の信号分配回路。
(付記6)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリから読み出すための読出イネーブル信号又は読出アドレス信号である付記3に記載の信号分配回路。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリから読み出すための読出イネーブル信号又は読出アドレス信号である付記3に記載の信号分配回路。
(付記7)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である付記2に記載の信号分配回路。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である付記2に記載の信号分配回路。
(付記8)
第1〜第nスロット(nは自然数)に格納されるデータをそれぞれ保持する第1〜第nエラスティックストアメモリと、
前記第1〜第nスロットに格納されるデータを前記第1〜第nエラスティックストアメモリへそれぞれ書き込むため又は前記第1〜第nエラスティックストアメモリからそれぞれ読み出すための制御信号である第1〜第n信号を入力し、前記第1〜第n信号を前記第1〜第nエラスティックストアメモリのために分配する信号分配部と、を備え、
前記信号分配部は、
前記第1〜第n信号がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号を前記第1エラスティックストアメモリのために出力する第1出力線及び前記第1〜第(n−1)選択部の出力信号を第2〜第nエラスティックストアメモリのためにそれぞれ出力する第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する、スタッフィング制御装置。
第1〜第nスロット(nは自然数)に格納されるデータをそれぞれ保持する第1〜第nエラスティックストアメモリと、
前記第1〜第nスロットに格納されるデータを前記第1〜第nエラスティックストアメモリへそれぞれ書き込むため又は前記第1〜第nエラスティックストアメモリからそれぞれ読み出すための制御信号である第1〜第n信号を入力し、前記第1〜第n信号を前記第1〜第nエラスティックストアメモリのために分配する信号分配部と、を備え、
前記信号分配部は、
前記第1〜第n信号がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号を前記第1エラスティックストアメモリのために出力する第1出力線及び前記第1〜第(n−1)選択部の出力信号を第2〜第nエラスティックストアメモリのためにそれぞれ出力する第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する、スタッフィング制御装置。
(付記9)
前記信号分配部は、前記第1番目〜第n番目のスロットの各々が属するグループを1つずつ順次選択するグループ選択信号を生成するグループ選択信号生成部を備え、
各前記選択部は、前記グループ選択信号によって選択されないグループに属するスロットのための前記制御信号が前記第2の入力として入力される場合に、前記第1の入力を選択出力する付記8に記載のスタッフィング制御装置。
前記信号分配部は、前記第1番目〜第n番目のスロットの各々が属するグループを1つずつ順次選択するグループ選択信号を生成するグループ選択信号生成部を備え、
各前記選択部は、前記グループ選択信号によって選択されないグループに属するスロットのための前記制御信号が前記第2の入力として入力される場合に、前記第1の入力を選択出力する付記8に記載のスタッフィング制御装置。
(付記10)
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれ前記第1〜第nエラスティックストアメモリへ書き込む書込イネーブル信号のカウント数である付記9に記載のスタッフィング制御装置。
前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれ前記第1〜第nエラスティックストアメモリへ書き込む書込イネーブル信号のカウント数である付記9に記載のスタッフィング制御装置。
(付記11)
前記第1〜第nエラスティックストアメモリの読出イネーブル信号をそれぞれ生成する第1〜第n読出イネーブル信号生成部を備え、
前記第1〜第n読出イネーブル信号生成部は、前記グループ選択信号が前記第1番目〜第n番目のスロットが属するグループをそれぞれ選択する場合に、読出イネーブル信号の生成に使用する書き込みイネーブル信号のカウント数を、前記第1〜第n出力線からそれぞれ出力される値に更新する、付記10に記載のスタッフィング制御装置。
前記第1〜第nエラスティックストアメモリの読出イネーブル信号をそれぞれ生成する第1〜第n読出イネーブル信号生成部を備え、
前記第1〜第n読出イネーブル信号生成部は、前記グループ選択信号が前記第1番目〜第n番目のスロットが属するグループをそれぞれ選択する場合に、読出イネーブル信号の生成に使用する書き込みイネーブル信号のカウント数を、前記第1〜第n出力線からそれぞれ出力される値に更新する、付記10に記載のスタッフィング制御装置。
1 伝送装置
2 クライアントLIU
3−E、3−W ネットワークLIU
11 マッピング部
21 スタッフィング制御部
30 信号分配回路
31−1〜31−n 入力線
32−1〜32−n 出力線
33−1〜33−n セレクタ
2 クライアントLIU
3−E、3−W ネットワークLIU
11 マッピング部
21 スタッフィング制御部
30 信号分配回路
31−1〜31−n 入力線
32−1〜32−n 出力線
33−1〜33−n セレクタ
Claims (6)
- 第1〜第n信号(nは自然数)がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号が出力される第1出力線及び前記第1〜第(n−1)選択部の出力信号がそれぞれ出力される第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する信号分配回路。 - 前記第1〜第n信号の各々が属するグループを1つずつ順次選択するグループ選択信号を生成するグループ選択信号生成部を備え、
各前記選択部は、前記グループ選択信号によって選択されないグループに属する信号が前記第2の入力として入力される場合に、前記第1の入力を選択出力する請求項1に記載の信号分配回路。 - 前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むため又はエラスティックストアメモリから読み出すための制御信号である請求項1に記載の信号分配回路。
- 前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である請求項3に記載の信号分配回路。
- 前記第1〜第n信号は、それぞれ第1番目〜第n番目のスロットに格納されるデータを、それぞれエラスティックストアメモリへ書き込むための書込イネーブル信号のカウント数である請求項2に記載の信号分配回路。
- 第1〜第nスロット(nは自然数)に格納されるデータをそれぞれ保持する第1〜第nエラスティックストアメモリと、
前記第1〜第nスロットに格納されるデータを前記第1〜第nエラスティックストアメモリへそれぞれ書き込むため又は前記第1〜第nエラスティックストアメモリからそれぞれ読み出すための制御信号である第1〜第n信号を入力し、前記第1〜第n信号を前記第1〜第nエラスティックストアメモリのために分配する信号分配部と、を備え、
前記信号分配部は、
前記第1〜第n信号がそれぞれ入力される第1〜第n入力線と、
選択信号に応じて2入力の一方を各々選択する第1〜第(n−1)選択部と、
前記第1信号を前記第1エラスティックストアメモリのために出力する第1出力線及び前記第1〜第(n−1)選択部の出力信号を第2〜第nエラスティックストアメモリのためにそれぞれ出力する第2〜第n出力線と、を備え、
前記第1選択部の2入力中の第1の入力及び第2の入力には、前記第1信号及び前記第2信号がそれぞれ入力され、
前記第i選択部(iは2〜(n−1)の各整数)の2入力中の第1の入力及び第2の入力には、前記第(i−1)選択部の出力信号及び前記第(i+1)信号がそれぞれ入力され、
各前記選択部は、前記選択信号により選択される場合に前記第2の入力を選択出力し、選択されない場合に前記第1の入力を選択出力する、スタッフィング制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265127A JP5630239B2 (ja) | 2010-11-29 | 2010-11-29 | 信号分配回路及びスタッフィング制御装置 |
US13/220,297 US8767748B2 (en) | 2010-11-29 | 2011-08-29 | Signal distribution circuit and stuffing control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010265127A JP5630239B2 (ja) | 2010-11-29 | 2010-11-29 | 信号分配回路及びスタッフィング制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119754A JP2012119754A (ja) | 2012-06-21 |
JP5630239B2 true JP5630239B2 (ja) | 2014-11-26 |
Family
ID=46126630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010265127A Active JP5630239B2 (ja) | 2010-11-29 | 2010-11-29 | 信号分配回路及びスタッフィング制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8767748B2 (ja) |
JP (1) | JP5630239B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04369923A (ja) * | 1991-06-19 | 1992-12-22 | Matsushita Electric Ind Co Ltd | 信号切り替え装置 |
JPH0538572U (ja) * | 1991-10-28 | 1993-05-25 | 日立電子株式会社 | 信号分岐回路 |
JP3543318B2 (ja) * | 1999-06-24 | 2004-07-14 | 日本電気株式会社 | Atmセル転送装置 |
JP2004062588A (ja) * | 2002-07-30 | 2004-02-26 | Matsushita Electric Ind Co Ltd | セレクタ回路 |
-
2010
- 2010-11-29 JP JP2010265127A patent/JP5630239B2/ja active Active
-
2011
- 2011-08-29 US US13/220,297 patent/US8767748B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012119754A (ja) | 2012-06-21 |
US20120134367A1 (en) | 2012-05-31 |
US8767748B2 (en) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102246434B (zh) | 通用映射规程gmp映射方法、解映射方法及装置 | |
US3692942A (en) | Multiplexed information transmission system | |
CN103825668B (zh) | 通用映射规程gmp映射方法、解映射方法及装置 | |
JPH04211534A (ja) | データ伝送方法 | |
KR101041569B1 (ko) | 클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 | |
US5471476A (en) | Synchronous payload pointer processing system in digital data transmission network | |
JP6784777B2 (ja) | サービス伝送方法および第1の伝送デバイス | |
CN103688499B (zh) | 一种光通道数据单元odu业务传送装置和方法 | |
US20060126641A1 (en) | Mapping system of virtual concatenation group signals | |
AU652446B2 (en) | Switching network for switching nodes of a communication network | |
CN104247452A (zh) | 一种光通道数据单元的gmp映射方法及装置 | |
JP3000765B2 (ja) | マルチレイトディジタル多重化−多重分離化法および多重化−多重分離化装置 | |
US20150125148A1 (en) | Transmission apparatus | |
CN101124756A (zh) | 用于复用准同步数字体系和分组数据的系统和方法 | |
JP5630239B2 (ja) | 信号分配回路及びスタッフィング制御装置 | |
JPH07507424A (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
CN104038851B (zh) | 用于最低阶光学数据单元的子速率映射 | |
US7042913B2 (en) | Method and system for writing data to memory elements | |
CN103384178A (zh) | 类odu帧的映射方法及装置 | |
JP6461299B1 (ja) | フレーム送信装置およびフレーム受信装置 | |
JP5145697B2 (ja) | トランスペアレント伝送装置 | |
KR100399413B1 (ko) | 동기식 디지털 계위 전송 시스템의 고계위 신호 연결 장치 | |
EP1376966A2 (en) | Enable pulse generator and method of mapping data using this generator | |
JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
JP2002508127A (ja) | データストリームの適応および通過接続のための方法および回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140909 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5630239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |