CN1164058C - 分组传输装置 - Google Patents

Abstract

在此公开一种用于以分组形式发送包含一数据串的分组传输装置，该数据串由通过分割预定数据形成的固定长度的数据块组成，在每个数据块中添加表示该数据块类型的数据块信息。一DIF数据处理电路(104)从属于多个基于输入数据串的数据块信息中删除预定的冗余信息，产生一具有新的标识符的传输报头，然后产生一具有所产生的传输报头的传输单元。接着，一传输终端单元(102)通过一传输线路发送所产生的传输单元。在此时，DIF数据处理电路(104)通过使预定的一组数据块信息代表多组数据块信息产生一个新的标识符，并产生具有所产生的标识符的传输报头，或使一组数据块信息表示相同的数据块信息，或删除包括原始数据或无效数据中的至少一种数据的传输报头。

Description

分组传输装置

技术领域

本发明涉及一种用于通过传输线路发送压缩编码图像数据、音频数据以及附加信息数据或者按分组形式发送的一般数据的分组传输装置。

背景技术

近几年来，随着利用光缆和类似装置的通信系统以及只用于传输用于计算机或类似装置的数字数据的数字传输系统的发展，通信容量也极大的增加，并且图像信号、音频信号和其它附加信息在经过数字化之后投入实际使用。

例如，现在已经把异步传输模式(在下文称为ATM)或类似的能够以不低于155兆位/秒的速度传输的其它传输模式，以及通过ATM传输线路传输图像数据的ATM传输系统投入实际使用。

对于ATM传输系统来说，通过ITU-T(国际电信联盟电信标准化部门)、ATM论坛等等的讨论已经为其提供标准化的方案，并且许多相关的文献也已出版。

例如，一种用于以分组形式进行视频信号通信的现有技术公开于美国专利第5,159,452的现有技术参考文献中(在下文中称为现有技术)。

在现有技术中，该现有技术的图6A和图6B中示出获知包丢失部分(包丢失信息)和执行丢失纠正的一个实例，在该现有技术的图7中示出执行错误纠正的一个实例。

但是，上述现有技术的构成具有如下问题。

(1)例如在ATM中处理通信时，传输是以53字节的包为单位(称为信元)进行的。如果发生包丢失(信元丢失)现象，则该信元是在ATM网络中丢失的，因此会导致这样的问题，即从接收端所接收的信元本身的信息不能够检测出在ATM网络中发生的信元丢失现象。对于上述原因来说这是很自然的，因此所存在的问题是不能够识别出信元丢失的部位。因此，不可能进行必须要求识别出错误(信元丢失)发生的部位的丢失纠正，除非从网络方提供用于把发生信元丢失的情况通知接收端的特殊构成因子。

(2)尽管通过利用在现有技术的图7中所示的错误纠正方法可以识别错误的部位并进行纠正，但是，这种方法所存在的问题是，当错误纠正是根据可被纠正的错误数目相对于所附加的用于错误纠正的奇偶校验位的数目，即，根据传输总量与错误纠正的数目(错误纠正性能)进行时，其效率较低。

所存在的另一个问题是，当传输总量增加时，由于ATM网络拥挤发生信元丢失的可能性增加。

(3)在ATM网络中，一个ATM自适应层(在下文中称为AAL)是由ITU-T所推荐的标准限制的，现在许多设备都符合这种标准。但是，该不使用一般的AAL功能的现有技术存在这样的问题，例如不能够实现第5类AAL的错误检测。它且必须独立输入，例如，表示视频信号序列的断点必须独立输入，因此，传输效率低，并且没有可用的通用设备，这会导致不具有互联能力的问题。

另外还存在其处理电路规模较大的问题，由于没有可用的通用设备，因此其成本非常高。

发明目的

本发明的一个目的是提供一种通过减少包丢失(信元丢失)发生的可能性，并能够容许包丢失(信元丢失)提高实时通信的可靠性的分组传输装置。

本发明的第二个目的是提供一种能够有效的利用通信区域的分组传输装置，使得可以从较高层采用ATM层，并且易于使用当前通用或流行的ATM设备。

本发明的第三个目的是提供一种通过执行错误纠正或错误检测能够改进错误纠正效率和相对于所附加的奇偶校验位的数量的纠错能力的分组传输装置，使得可以从较高层采用ATM层，并且可以方便地使用当前通用ATM设备。

另外，本发明的第四个目的是提供一种具有简单结构并且相对于现有技术的来说价格较低的分组传输装置。

●根据本发明的第一个方面，在此提供一种用于以分组形式传输一个传输单元的分组传输装置，其中该传输单元包括把预定数据分为多个块，每个块具有固定的长度的一个数据串，在每个块中附加用于指定至少块的类型和块次序之一的块信息，该分组传输装置包括：

产生装置，它用于通过从属于根据所述数据串的多个块的块信息中删除预定的冗余信息产生具有新的标识符的传输报头，以及产生具有所产生的传输报头的传输单元；以及

传输装置，它用于通过传输线传输由所述产生装置产生的传输单元。

另外，在上述分组传输装置中，所述产生装置最好产生通过使一个块的信息表示多个块的信息产生一个新的标识符，并产生具有所产生标识符的传输报头。

另外，在上述分组传输装置中，所述产生装置最好使一个块的信息表示一个相同块的信号。

另外，在上述分组传输装置中，所述产生装置最好删除至少包括保留数据和无效数据中的一种的冗余信息。

另外，在上述分组传输装置中，所述传输装置最好通过使用第一类AAL作为异步传输模式的自适应层功能的ATM传输系统发送所述传输单元。

另外，在上述分组传输装置中，所述传输装置最好通过使用第五类AAL作为异步传输模式的自适应层功能的ATM传输系统发送所述传输单元。

而且，在上述分组传输装置中，所述传输装置最好增加一个用于对所述产生的传输单元进行错误纠正的奇偶校验位，对包括所述用于错误纠正的附加的奇偶校验位的数据执行交叉处理，并输出在交叉处理之后获得的数据作为一个传输单元。

另外，在上述分组传输装置中，所述产生装置最好通过把包含所述用于错误纠正的附加的奇偶校验位的数据按第一方向写入具有矩阵形式的存储装置执行交叉处理，然后按垂直于所述矩阵的第一方向的第二方向从所述存储装置中读取数据。

根据本发明的第二方面，在此提供一种以分组形式传输一个传输单元的分组传输装置，该传输单元包括一个把预定数据分为多块的数据串，其中每个块具有固定的长度，该分组传输装置包括：

第一交叉处理装置，它用于通过把所述数据串按第一方向写入具有第一矩阵的第一存储装置执行第一交叉处理，然后按垂直于所述第一矩阵的第一方向的第二方向从所述第一存储装置中读取数据，并且在第二方向以一个数据单位输出在所述第一交叉处理之后获得的数据；

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个数据单位在第二方向上添加到从所述第一交叉处理装置中输出的数据中，并把已经添加用于错误纠正的奇偶校验位的数据输出；

第二交叉处理装置，它用于通过把奇偶校验位添加装置输出的数据按照与所述第一矩阵的第二方向相一致的第二矩阵的第四方向写入具有第二矩阵形式的第二存储装置中，以便执行第二交叉处理，然后，按照与所述第二矩阵的第四方向相垂直的第三方向从所述第二存储装置读取数据，并在该第三方向上以一个数据单位输出在所述第二交叉处理之后获得的数据；以及

发送装置，它用于通过传输线路发送从所述第二交叉处理装置输出的数据，作为在该第三方向上的一个数据单元的一个传输单元，其中，所述传输装置通过使用第一类AAL作为异步传输模式的自适应层功能的ATM传输系统发送所述传输单元。

另外，上述分组传输装置最好还包括：

产生装置，它位于所述第一交叉处理装置的前级，用于通过从属于根据所述数据串的多个块的块信息中删除预定的冗余信息，产生具有一个新的标识符的传输报头，并把包括具有所产生的传输报头的一个传输单元的数据输出到所述第一交叉处理装置。

另外，在上述分组传输装置中，所述传输装置最好通过使用第五类AAL作为异步传输模式的自适应层功能的ATM传输系统发送所述传输单元。

根据本发明的第三个方面，在此提供一种分组传输装置，其中包括：

第一奇偶校验位添加装置，它用于把用于错误检测的奇偶校验位在数据串对齐的方向上添加到预定的数据串中，并且以预定的数据单位输出已经添加所述用于错误检测的奇偶校验位的数据串；

第一交叉处理装置，它用于通过把从所述第一奇偶校验位添加装置输出的数据串按第一矩阵的第一方向写入到具有第一矩阵的第一存储装置中，然后从所述第一存储装置按与所述第一矩阵的第一方向垂直的第二方向读取数据而执行第一交叉处理，并以一个数据单位在第二方向上输出在所述第一交叉处理之后获得的数据；

第二奇偶校验位添加装置，它用于把用于错误纠正的预定奇偶校验位添加到从所述第一交叉处理装置按照数据单位在第二方向上输出的数据中，并输出已经添加用于错误纠正的所述奇偶校验位的数据；

第二交叉处理装置，它用于通过把从所述第二奇偶校验位添加装置输出的数据按与所述第一矩阵的第二方向相一致的第二矩阵的第四方向写入到具有第二矩阵形式的第二存储装置中，然后从所述第二存储装置按与所述第二矩阵的第四方向相垂直的第三方向读取数据而执行第二交叉处理，并以一个数据单位在第三方向上输出在所述第二交叉处理之后获得的数据；以及

发送装置，它用于通过传输线路把所述第二交叉处理装置输出的数据发送，作为一个在第三方向上的数据单元的传输单元。

另外，上述分组传输装置最好还包括：

产生装置，它位于所述第一交叉处理装置的前级，用于通过从属于根据所述数据串的多个块的块信息中删除预定的冗余信息，产生具有一个新的标识符的传输报头，并把包括具有所产生的传输报头的一个传输单元的数据输出到所述第一交叉处理装置。

根据本发明的第四个方面，在此提供一种以分组形式传输一个传输单元的分组传输装置，该传输单元包括一个把预定数据分为多个块的数据串，其中每个块具有固定的长度，该分组传输装置包括：

产生装置，它用于从属于根据所述数据串的多个块的块信息产生多个具有新的标识符的传输报头，并输出包括具有多个所产生的传输报头的传输单元的数据；

第一交叉处理装置，它用于通过把从所述产生装置输出的数据按第一矩阵的第一方向写入具有第一矩阵形式的第一存储装置，然后从所述第一存储装置按与所述第一矩阵的第一方向相垂直的第二方向读取数据，而执行第一交叉处理，并且在该第二方向上以一个数据单位输出在所述第一交叉处理之后获得的数据；

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个数据单位在所述第二方向上添加到从所述第一交叉处理装置中输出的数据中，并把已经添加用于错误纠正的奇偶校验位的数据输出；

第二交叉处理装置，它用于通过把从所述奇偶校验位添加装置输出的数据按照与所述第一矩阵的第二方向相一致的第二矩阵的第四方向写入具有第二矩阵形式的第二存储装置中，然后，按照与所述第二矩阵的第四方向相垂直的第三方向从所述第二存储装置读取数据，从而执行第二交叉处理，并在该第三方向上以一个数据单位输出在所述第二交叉处理之后获得的数据；以及

发送装置，它用于通过传输线路发送从所述第二交叉处理装置输出的数据，作为在该第三方向上的一个数据单元的一个传输单元，

其中所述产生装置在包括所述单元的数据中设置多个所述传输报头，使得多个所述传输报头分别位于在所述第三方向上的不同的数据单元中。

根据本发明的第五个方面，在此提供一种以分组形式传输一个传输单元的分组传输装置，该传输单元包括一个把预定数据分为多个块的数据串，其中每个块具有固定的长度，该分组传输装置包括：

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个预定的数据单位添加到所述数据串中，并把已经添加用于错误纠正的所述奇偶校验位的数据输出；

交叉处理装置，它用于通过把从所述奇偶校验位添加装置输出的数据按照矩阵的第一方向写入具有一矩阵形式的存储装置中，然后，按照与所述矩阵的第一方向相垂直的第二方向从所述存储装置读取数据，从而执行交叉处理，并在该第二方向上以一个数据单位输出在所述交叉处理之后获得的数据；以及

发送装置，它用于通过传输线路把输出自所述交叉处理装置的数据发送出去，作为在所述第二方向上的数据的一个单元的发送单元。

另外，在上述分组传输装置中，在所述第二方向上的数据单元最好是异步传输模式的一个信元块单元。

另外，上述分组传输装置最好还包括：

产生装置，它位于所述奇偶校验位添加装置的前级，用于通过根据所述数据串从属于多个数据块的数据块信息中删除预定的冗余信息产生一个具有新的标识符的发送报头，并把包括具有所产生的发送报头的发送单元的数据输出到所述奇偶校验位添加装置。

根据本发明的第六个方面，在此提供一个用于以分组形式发送包括一个数据串的发送单元的分组传输装置，其中该数据串这样排列，使得预定数据分割为多个数据块，每个数据块具有预定的长度，并在每个数据块中附加有用于指定数据块类型的块信息，该分组传输装置中包括：

产生装置，它用于通过从属于根据所述数据串的多个数据块的块信息中删除预定的冗余信息，产生具有一个新的标识符的发送报头，并且产生具有所产生的发送报头的一个发送单元；

分组形成装置，它用于把包括由所述产生装置产生的发送单元的数据串以MPG传输流分组为单位分为多个分组，并输出这些分组；以及

发送装置，它用于通过传输线路把自所述分组形成装置输出的多个分组发送出去。

附图说明

图1为示出根据本发明第一最佳实施例的ATM发送装置1的结构的方框图；

图2为示出从图1中的编码单元101输出的数据的结构的方框图；

图3为示出图2的视频DIF块的结构的方框图；

图4为示出图1中的DIF数据处理电路104的结构的方框图；

图5为示出图2中的报头DIF块和子码DIF块的结构的方框图；

图6为示出图2中的其中一个VAUXDIF块、音频DIF块和视频DIF块的方框图；

图7为示出由图4中的DIF数据处理电路104所执行的标识符变换处理的方框图；其中图7(A)为示出在标识符变换之前的第一个3-字节数据的方框图，图7(B)为示出在标识符变换之前的第二个3-字节数据的方框图，图7(C)为示出在标识符变换之前的第三个3-字节数据的方框图，图7(D)为示出在标识符变换之后所获得的4-字节数据的方框图；

图8为示出根据本发明第二最佳实施例的DIF数据处理电路104a的结构的方框图；

图9为示出通过图8中的块缓冲存储控制电路6003a所进行的分组块产生方法的方框图，其中图9(A)为示出该分组块的整体结构的方框图，图9(B)为示出图9(A)的报头1703中的内容的方框图；

图10为示出根据本发明第三最佳实施例的DIF数据处理电路104b的结构的方框图；

图11为示出通过图10中的块缓冲存储控制电路6003b所进行的分组块产生方法的方框图；

图12为示出出根据本发明第四最佳实施例的ATM发送装置1a的结构的方框图；

图13为示出图12的DIF数据处理电路104c的结构的方框图；

图14为示出通过图13中的块缓冲存储控制电路6003c所进行的分组块产生方法的方框图；

图15为示出根据本发明第五最佳实施例的DIF数据处理电路104d的结构的方框图；

图16为示出由具有图15中的DIF数据处理电路104d的ATM发送装置所执行的分组块产生方法的方块图；

图17为示出根据由图15中的交叉控制电路1003所执行的交叉方法的交叉缓冲存储器1002的存储内容的存储器映象图；

图18为示出根据本发明的第六最佳实施例的DIF数据处理电路104e的结构的方框图；

图19为示出由具有图18中的DIF数据处理电路104e的ATM发送装置所执行的分组块产生方法的方框图；

图20为示出根据由图18中的交叉控制电路1003a所执行的交叉方法的交叉缓冲存储器1002的存储内容的存储器映象图；

图21为示出根据本发明第七最佳实施例的结构示意图，其中图21(A)为示出该第七最佳实施例的DIF数据处理电路104f的结构的方框图，图21(B)为示出从图21(A)中的块缓冲存储器6002输出到一个交叉缓冲存储器3000的数据的方框图，图21(C)为示出根据由图21(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图21(D)为示出从图21(A)中的奇偶校验位添加电路3002输出到交叉缓冲存储器3003的数据的方框图，以及图21(E)为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图；

图22为示出当在具有图21中的DIF数据处理电路104f的ATM发送装置中发生信元丢失时的错误分布的方框图；

图23为示出图21(A)的DIF数据处理电路104f的交叉方法的示意图，其中23(A)为示出根据由图21(A)中的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，以及图23(B)为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图；

图24为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的具体存储内容的存储器映象图；

图25为示出当在具有图21(A)中的DIF数据处理电路104f的ATM发送装置中发生信元丢失时的错误信元的方框图；

图26为示出本发明第八最佳实施例的结构的示意图，其中，图26(A)为示出第八最佳实施例的DIF数据处理电路104g的结构的方框图，图26(B)为示出从图26(A)中的块缓冲存储器6002输入到循环冗余码校验位添加电路3106的数据的方框图，图26(C)为示出从图26(A)的循环冗余码校验位添加电路3106输入到交叉缓冲存储器3000的数据的方框图，图26(D)为示出根据由图26(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图26(E)为示出从图26(A)的奇偶校验位添加电路3002输入到交叉缓冲存储器3003的数据的方框图，图26(F)为示出根据由图26(A)交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图；

图27为示出根据由图26(A)的DIF数据处理电路104g所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图；

图28为示出由具有图26(A)的DIF数据处理电路104g的ATM发送装置所执行的分组块产生方法的方框图；

图29为示出本发明第九最佳实施例的结构的示意图，其中，图29(A)为示出第九最佳实施例的DIF数据处理电路104h的结构的方框图，图29(B)为示出从图29(A)中的块缓冲存储器6002输入到交叉缓冲存储器3000的数据的方框图，图29(C)为示出根据由图29(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图29(D)为示出从图29(A)的奇偶校验位添加电路3002输入到交叉缓冲存储器3003的数据的方框图，图29(E)为示出根据由图29(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图；

图30为示出由图29(A)的DIF数据处理电路104h所执行的分组块产生方法的存储器映象图，并示出存储于图29(A)的交叉缓冲存储器3003中的具体存储内容；

图31为示出根据本发明第十最佳实施例的ATM发生装置1b的结构的方框图；

图32为示出由图31的ATM信元形成电路105a所执行的ATM信元形成过程的方框图；

图33为示出根据本发明第十一最佳实施例的DIF处理电路104i的结构的方框图；

图34为示出由具有图33中的DIF数据处理电路104i的ATM发生装置而执行的分组块产生方法的方框图；

图35为示出根据由图33的交叉控制电路1403所执行的分组块产生方法的ATM信元块序列缓冲存储器1402的存储内容的存储器映象图；

图36为示出本发明第十二最佳实施例的结构的示意图，其中，图36(A)为示出该第十二最佳实施例DIF数据处理电路104j的结构的方框图，图36(B)为示出从图36(A)中的块缓冲存储器6002输入到交叉缓冲存储器2600的数据的方框图，图36(C)为示出根据由图36(A)的交叉控制电路2601所执行的交叉方法的交叉缓冲存储器2600的存储内容的存储器映象图，图36(D)为示出从图36(A)的奇偶校验位添加电路2602输入到交叉缓冲存储器2603的数据的方框图，以及图36(E)为示出根据由图36(A)的交叉控制电路2604所执行的交叉方法的交叉缓冲存储器2603的存储内容的存储器映象图；

图37为示出具有图36(A)的DIF数据处理电路104j的ATM发送装置所执行的分组块产生方法的方框图；

图38为示出具有图36(A)的DIF数据处理电路104j的ATM发送装置的ATM信元形成电路105输出的数据的结构的方框图；

图39为示出根据本发明第十三最佳实施例的ATM发送装置1c的结构的方框图；

图40为示出由图39的ATM发送装置1c所执行的分组块产生方法的方框图。

具体实施方式

下面参照附图具体描述本发明的最佳实施例。

对于本发明的最佳实施例，在此描述一个在被用作通信网络的ATM网络中根据家用数字磁带录象机标准进行压缩图像数据、音频数据、和附加信息进行传输的实例。在此使用根据“高清晰度数字录象机会议”所达成的协议的“DVC标准”作为家用数字磁带录象机的标准。

ATM标准由ITU-T推荐标准Q.2931，ITU-T推荐标准AI.363，ATM论坛、ATM用户—网络接口标准3.0版(在下文中称为UNI3.0)，ATM论坛、ATM用户—网络接口标准3.1版(在下文中称为UNI3.1)，ATM论坛、ATM用户—网络接口标准4.0版(在下文中称为UNI4.0)所标准化和公开。

在1994年12月的高清晰度数字录象机会议的“使用6.3mm磁带的家用数字录象机的规范”(在下文中称为第一参考文献)，以及1995年12月的“高清晰度数字录象机会议”的“对于家用电子音频/视频设备的数字接口的规范”(在下文中称为第二参考文献)中提出DVC标准。

请注意，本发明的最佳实施例不仅可以用于上述DVC标准，也可以用于使用的相同图像压缩系统的广播站的DVCPRO标准。

在“对按25Mb/s 6.35mm第D-7类元件格式525/60和625/50(DVCPRO)的数字视频记录所推荐的SMPTE标准：1997年12月24日最终版本”中提出DVCPRO标准。

在下列描述中，如果把DVC、DVC标准以及DVC数据替换为DVCPRO也没有问题，这不影响本发明的精神实质。

图1是示出根据本发明第一最佳实施例的异步传输模式发送装置1的方框图。在图1和其他附图中，每个在右上角具有一个三角形标记的模块是本实施例的特征部位。在图1中示出一编码单元101、一ATM发送终端装置102、一个ATM发送终端单元102的输入端103、一个数字接口数据处理电路104(在下文中称为DIF数据处理电路，而数字接口则称为DIF)、一个ATM信元形成电路105、一个网络接口106和一个用于ATM网络100的输出端107。在本例中，ATM发送装置1由DIF处理电路104和ATM发送终端单元102构成，其中该ATM发送终端单元102由ATM信元形成电路105和网络接口106组成。

在图1所示的结构中，包含编码压缩图像和音频数据，以及附加信息的数据串从编码单元101输出，然后通过输入端103输入到ATM发送装置1的DIF数据处理电路104。该DIF数据处理电路104根据所输入的数据串通过从属于多个数据块的数据块信息中删除预定的冗余信息产生一个具有新的标识符的发送报头，产生一个具有所产生发送报头的发送单元，然后把该发送单元发送到ATM信元形成电路105，如下文所述。然后，ATM信元形成电路105通过把包含发送单元的输入数据分为ATM信元块产生一个分组，然后，把该分组输出到网络接口106。接着，为ATM网络100提供一发送器和一接收器的网络接口106把所输入的分组通过输出端107输入到ATM网络100，从而把该分组发送到由发送报头所指示的收报方的ATM发送终端单元。

图2为示出从图1的编码单元101输出的数据的结构的方框图，该数据的形式在上述的第二参考文献中提到。图2中所示的数据流由连续的多个数据块构成，每个数据块被称为DIF块。一帧数据由重复图2中所示的连续数据序列而构成，因此，图2的数据流在下文中被称为子序列。

在图2中，H0表示一个报头DIF块，SC0和SC1表示子码DIF块，VA0、VA1、和VA2表示视频辅助DIF块(在下文中称为VAUX)，并且A0、A1、...、A8表示在下文中所述的插于视频DIF块之间的音频DIF块。另外，V0、V1、...、V134表示视频DIF块。每个DIF块由图3所示的3字节的标识符和77字节的数据组成的80字节构成。

报头DIF块带有与该子序列相关的控制信息，该音频DIF块带有与该音频相关的音频数据和补充数据，该视频DIF块带有视频数据，该AUXDIF块带有与视频相关的补充数据，并且子码块带有其他附加信息。

图3为示出图2中的视频DIF块的结构的方框图。在图3中，视频DIF块的数据是通过把屏幕分为小的单元而形成的，每个单元被称为宏块，并且对该数据块进行离散余弦变换或类似的变换。

在视频DIF块的80字节中开始的3个字节表示一个标识符，并且下一个字节的高4位表示错误状态(SAT)。错误状态位存储的信息表示在该DIF块中是否存在错误、表示该DIF块是否为错误纠正或错误隐藏DIF块、以及表示在错误纠正或错误隐藏DIF块中所用的纠正方法。其中，低4位表示量化数(QNO)，并且其后的每个具有14个字节的数据块表示每个宏块的亮度信息(Y0、Y1、Y2、和Y3)，而其后每个具有10个字节的两个数据块表示色差信号信息(CR、CB)，MO表示离散余弦变换模式，C0和C1表示分类号。请注意，图3与上述图40中的《为具有按25Mb/s6.35mm第D-7类元件格式525/60和625/50(DVCPRO)的视频压缩的数字视频记录提出的SMPTE(电影与电视工程师协会)标准：最终版本，1997年12月24日》的DVCPRO(带压缩的数字广播级录象机的型号之一，由松下公司制定并生产)标准相同，其压缩方法也在该相同的参考文献中具体描述。

在本发明中的最佳实施例中的关键之处在于表示每个视频DIF块的错误状态的信息只有一个。

如图2所示，总共150个DIF块中包括一个报头DIF块、两个子码DIF块、三个VAUXDIF块、九个音频DIF块和135视频DIF块，这样，这150个DIF块形成具有总共80字节×150＝12000字节的一个子序列。

根据具有525条扫描线和60帧的NTSC(美国国家电视制式委员会)系统(在下文中称为525/60系统)，10个子序列构成一帧数据。根据具有625扫描线的50帧的PAL(逐行倒相制式)系统(在下文中称为625/50系统)，12个子序列构成一帧数据。因此，在一帧中的DIF块的数目在525/60系统中变为150×10＝1500个，在625/50系统中变为150×12＝1800个。下面根据525/60系统的一个实例进行描述。

该第一最佳实施例的特征是对DIF块进行变换以减少数据量。具体来说，当把多个DIF块作为一个发送单元集中处理时，在每个DIF块中的3字节标识符对每个DIF块不总是必需的，数据量的减少是通过用一个标识符表示所用标识符或用另一个具有比所用标识符的数据量小的标识符代替该标识符而进行的。另外，数据量的减少是通过减少象在数据中的保留数据和/或无效数据这样的冗余数据而进行的。

图5是示出图2中的报头DIF块和子码DIF块的结构的方框图，其中示出构成位于子序列的开头的三个DIF块的报头和子码块的块变换。

在图5中示出一报头DIF块(H0)3001、一子码DIF块(SC0)3002、以及子码DIF块(SC1)3003。在本最佳实施例中，数据量的减少是通过把上述三个DIF块(总共240字节)用作一个141字节的发送单元(由3004所示)而进行的。在该三个DIF块3001、3002、和3003的尾部的72字节、29字节和29字节部分为保留数据。

首先，在上述三个DIF块中的每个数据块的三字节标识符(总共9个字节)被通过下文参照图7所述的用于减少数据量的方法减少到4个字节。接着，由于报头DIF块H0的有效数据具有5个字节，该5字节有效数据被连续地相邻放置。接着，每个子码DIF块SC0的有效数据和每个子码DIF块SC1的有效数据具有48个字节，这些数据连续地相邻放置。最后，36-字节的伪数据被置于发送单元3004的最后部位，如图中的阴影部位所示。请注意，附加信息可以插入到该阴影部位中。

发送单元3004总共具有141个字节，因此，该发送单元3004可以被分为每个都为47字节的三个数据块，如3005所示。

图6为示出图2中VAUXDIF块、音频DIF块和视频DIF块中的一个的数据块变换过程的方框图。在图6中，附图标记4001表示在子序列中的上述DIF块的三个连续数据块。这三个连续数据块为“VA0，VA1，VA2”、“A0，V0，V1”以及“V2，V3，V4”。

首先，这三个连续数据块的3-字节标识符由下述用于减少数据量的方法(如图7所示)减少到四个字节。接着，每个DIF块的数据段的77个字节被相邻排列。结果，原始数据块4001的240字节的数据可以减少为由发送单元4002所表示的235个字节，因此可以实现数据量的减少。发送单元4002可以被分为5个由4003所表示分别具有47个字节的数据块。

图7为示出由图4中的DIF数据处理电路104所执行的标识符变换处理的方框图；其中图7(A)为示出在标识符变换之前的第一个3-字节数据的方框图，图7(B)为示出在标识符变换之前的第二个3-字节数据的方框图，图7(C)为示出在标识符变换之前的第三个3-字节数据的方框图，图7(D)为示出在标识符变换之后所获得的4-字节数据的方框图。

如参照图5和图6的第一最佳实施例中所述，通过把每一个都具有3个字节的3个DIF块的那些标识符变换为一个4字节的的标识符而执行数据量减少操作。

在图7中，SCT表示数据段类型，Seq表示序列号，Dseq表示DIF序列号，以及DBN表示DIF块号。一个数位号附加到每个代码的尾部，该数位号之后接着一个连字符号(-)和一个系列号，在图7(A)中该系列号为“0”，在图7(B)中该系列号为“1”，在图7(C)中该系列号为“2”。请注意，RSV表示保留数据。

数据段类型SCT表示DIF块的类型，其中报头、子码、VAUX、音频和视频的类型由3个数位表示。序列号Seq表示对应于彩色帧的类型。DIF序列号Dseq表示子序列号。由于525/60系统中包括10个子序列，该数值0-9由4个比特表示。由于625/50系统包括12个子序列，该数值0-11由4个比特表示。

DIF块号DBN用8个比特表示在子序列中的DIF块的数目。例如，在一个子序列中存在135个视频DIF块，因此，用二进制数字表示从0-134的数值。在一个子序列中存在9个音频DIF块，因此，用二进制数字表示0-8的数值。

该第一最佳实施例是针对这样一个事实，即当把3个标识符综合为一个标识符时不需要用三段公共数据作为标识符，并且当通过上述方法综合连续DIF块的标识符时，只需要一个DIF块号。具体来说，在该子序列中，在构成该标识符的比特之间序列号Seq为相同，并且不需要把这三个数据块全部发送。在该子序列中DIF序列号Deq为相同，因此不需要把这三个数据块全部发送。如果把输入数据串按上述方法进行数据块变换，则不需要所有这三个数据块的DIF块号DBN。

如上文所述，如图7(D)所示，一个新的标识符是通过把图7(A)中的排列按原样放入头三个字节的位置，并把其按次序置入图7(B)的数据段类型SCT的第四字节的高三位、保留位、图7(C)的数据段类型SCT的三个数位以及该保留位。通过这种设置，通过从三个(m＝3)数据块中减少冗余信息，使得数据量变为具有235字节的数据长度(p＝235＜3×80)，每个数据块具有80字节的固定长度(n＝80)。

根据图5至图7中所示的方法，在此有报头DIF块和子码DIF块的三个47字节的数据块。由于VAUX、音频DIF块和视频DIF块总共包括147个DIF块，在此有(147/3)×5＝254个47-字节数据。相应地，在此总共有248个47-字节数据块。在下文中把对应于ATM的第一类自适应层的有效负载的47字节数据量称为一个ATM信元块。

请注意，在第一最佳实施例中，三个标识符(DIF块)被综合为一个标识符，但本发明不限于此，也可以综合为其它数目的标识符。

尽管在图7中所示的方法是把三个连续的DIF块作为一个实例而进行描述的，但是这种连续性不是本发明的本质因素，从任意多个DIF块中减少标识信息的情况也不排除在本发明的范围之外。

当把三个连续DIF块综合为一个时，有时音频DIF块与视频DIF块相互混合。因此，只对该数据段类型SCT插入新构成的三个标识符(如图7(D)所示)。通过这种设置，即使在音频DIF块和视频DIF块相互混合时，也可以通过新构成的三个标识符(如图7(D)所示)和数据块号在该子序列中识别出它们的位置。

图4为示出用于执行块变换的在图1中的DIF数据处理电路104的结构的方框图。在图4中示出输入DIF块子序列的输入端6001。在此示出块缓冲存储器6002、块缓冲存储器控制电路6003和输出端6004。

在块缓冲存储器6002中存储连续三个DIF块。块缓冲存储器6002的数据写入和读出控制由块缓冲存储器控制电路6003所执行。

对于从输入端6001输入的DIF子序列，在块缓冲存储器控制电路6003的控制下，三个DIF块被写入块缓冲存储器6002。该读出操作是通过根据图5所示的方法对报头DIF块和子码DIF块分配块缓冲存储器6002的地址，以及根据图6所示的方法对VAUXDIF块、音频DIF块和视频DIF块分配块缓冲存储器6002的地址而进行的。块缓冲存储器6002由两个缓冲存储器构成，在其中交替进行写入和读出操作。

块缓冲存储器控制电路6003中设置有用于对DIF块进行计数的DIF块计数器，并且该计数器计数当前被写入和读出的DIF块的数目。预先根据图5和图6所示的方法对读出地址进行固定，因此，该读出地址可以简单地通过把该方法的控制程序存储到一个小容量的ROM中，并把该ROM合并到块缓冲存储器控制电路6003而产生。

根据图7所示的标识符变换，在此需要一个用于通过把图7(B)中第一字节的高4位和图7(C)中第一字节的高4位添加到图7(D)的第四字节中形成8位数据的电路。该电路可以由一个简单的寄存器构成，并被合并到块缓冲存储器6002中。

首先，图4的DIF数据处理电路104的输出端6004从报头DIF块和子码DIF块输出三个ATM信元块，以及从图5中的3005所示的DIF块子序列的开头输出该子码DIF块。这样，如图6中的4003所示，245个ATM信元块从VAUX、音频DIF块和视频DIF块中输出。

如上文所述，根据该第一最佳实施例，该标识信息量可以通过综合三个DIF块而进一步减少，其产生效果如下。

总共只有248个47字节的ATM信元块可以输出，因此总的数据量变为11656字节。原始DIF块子序列具有150个80字节的DIF块，相应地，该数据具有12000字节。因此，可以获得的数据量减少比例为：

(12000-11656)/12000×100＝2.87％

对于ATM信元块来说，由于：

12000/47＝255.3

这样就需要256个ATM信元来发送该原始数据，但是，如上文所述，在第一最佳实施例中可以用248个ATM信元发送原始数据。

根据本发明的第一最佳实施例，可以极大地减小通信负载以及对通信网络资源的使用。减小通信量的优点在于可以减少通信时间，从而在一定程度上提高了实时通信的可靠性。由ATM网络所使用的通信带减小，施加到该网络上的负载变小，并且施加到ATM交换过程的的负载变小。因此，除去信元或类似情况的可能性变小，因此，可以获得能够经受信元丢失的高可靠性的通信。另外，该最佳实施例可以通过非常简单的电路而实现。

在该第一最佳实施例中所述的DIF块子序列处理之后获得的数据序列被称为一个ATM信元块序列。如上文所述该ATM信元块序列由11656个字节构成。

该第一最佳实施例的系统被用于下述最佳实施例中，并且在图4所示的电路方框图的号也在其他图中用于相同的模块。

该第一最佳实施例的系统也作为用于执行适用于在下文所述最佳实施例的下级层的处理的数据处理装置。

尽管在上文中把ATM用作为解释第一最佳实施例的发送方式，但是该发送方式不限于ATM。即使当使用以太网或光纤信道时，本发明的减少通信量的实质内容也不会改变，并且本申请的发明范围包括所有发送装置。

图8为示出根据本发明第二最佳实施例的DIF数据处理电路104a的结构的方框图。该第二最佳实施例的特征在于，该数据量减少是通过执行DIF块变换而进行的。在该第二最佳实施例中，当类似于第一最佳实施例地把多个DIF块作为一个发送单元集中处理时，在每个DIF块中的3-字节标识符不总是必需的，并且数据量减少过程是通过把该标识符替换为具有比所有标识符中数据量小的另一个标识符而实现的。

图9为示出通过图8中的块缓冲存储控制电路6003a所进行的分组块产生方法的方框图，其中图9(A)为示出该分组块的整体结构的方框图，图9(B)为示出图9(A)的报头1703中的内容的方框图。图9(A)示出通过把六个DIF块综合为一个数据块而进行的DIF块变换。附图标记1700表示六个DIF块。根据上述方法这六个DIF块可以是六个连续的子序列的六个DIF块或任意六个DIF块。该DIF块不限于在该子序列中，并且该DIF块可以是交叉子序列。

附图标记1701表示由只集中每个DIF块的有效数据而获得的一数据块。每个DIF块具有77字节的有效数据，因此，其结果为6×77＝462个字节。然后，如附图标记1702所示，报头1703附在数据块1701的开头。在下文中附图标记1702表示发送单元。

图9(B)示出报头1703的具体内容。在该第二最佳实施例中，报头1703有五个字节构成，在这些字节中，头4个字节表示时间代码(TC)，而最后一个字节表示在一帧中的序列号(SNo)。

对于该时间代码，例如，该DIF块的子码块具有四字节的时间代码信息，因此，这可以完全按原样使用该数据。该时间代码不限于在子码中的信息，并且可以附加一个独立的时间代码。该时间代码不限于4个字节。

例如，该时间代码可以是HH-时MM-分SS-秒FF-帧(在下文中称为HH:MM:SS:FF帧)格式。例如，如果第n帧为01:02:03:00，则该时间代码按每帧增加，就本例来说，对第(n+1)帧为01:02:03:01，对第(n+2)帧为01:02:03:02。通过该时间代码，可以识别属于该视频帧的每个发送单元。

图2中所示的子序列的是由150个DIF块构成的，并且一个帧由10个子序列构成。相应地，总共有1500个DIF块。每个发送单元由六个DIF块构成，因此，一帧数据由1500/6＝250个发送单元构成。通过把0-249的号码附加到图9(B)的一帧内的序列号(SNo)上，可以识别在一帧内的发送单元。

例如，该第一帧的第一个子序列的第一个发送单元由图2中的六个DIF块H0、SC0、SC1、VA0、VA1、以及VA2构成，并且序列号SN为零。下一个发送单元由六个DIF块A1、V0、V1、V2、V3、V4、和V5构成，并且序列号SN为1。一个子序列由：

150/6＝25个发送单元构成，因此，该下一个子序列的第一个发送单元由图2中的六个DIF块H0、SC0、SC1、VA0、VA1、和VA2构成，并且其序列号为(SNo)为25。

如上文所述，在本最佳实施例中，序列号(SNo)相继地附在一帧内的发送单元上。

在此可以用ATM、以太网、光纤信道或其他象在第一最佳实施例中列出的类似方式作为发送手段以实现发送。

如上文所述，根据本最佳实施例，该80-字节DIF块被综合为具有报头的467-字节发送单元1702，因此，可以获得的信息量减少比例为：

(80×6-467)/(80×6)×100＝2.7％

这样可以实现类似于第一最佳实施例的优点。

尽管采用类似于图4的第一最佳实施例的DIF数据处理电路104的电路来实现第二最佳实施例，但是其中采用如图8所示的具有改变后的分组块产生方法的块缓冲存储器控制电路6003a。图9中所示的方法是固定不变的，因此，通过按照从输入端6001输入数据的次序对块缓冲存储器6002执行写入操作，把一读控制程序写入具有小存储容量的ROM并把该ROM整合到该块缓冲存储器电路6003中，可以便于产生读出地址。

对于发送单元1702的报头1703的时间代码来说，当使用一个存储于子码中的时间代码时，最好向该块缓冲存储器6002提供一个为该时间代码(TC)所指定的一缓冲存储器，按照该时间代码(TC)输入的时序存储该时间代码(TC)，并按照每个发送单元1702的起始时序输出该时间代码。需要用于检测子码中的时间代码(TC)的时间可以通过延长从块缓冲存储器6002读出的时序而便于进行调整。

当独立附加一个单独的时间代码(TC)时，采用一个按每帧计数增加的简单计数器。最好在该数据帧的开头使序列号SNo复位，并对每个发送单元增加该序列号。

尽管第二最佳实施例的发送单元是从六个DIF块中产生的，但本发明不限于这个数值，显然当该发送单元是从更大数目的DIF块中产生时，该DIF块报头的减少量就会更大，这样就能够获得总信息量的较高减小比例。

图10为示出根据本发明第三最佳实施例的DIF数据处理电路104b的结构的方框图。该第三最佳实施例的特征在于在第一最佳实施例中的发送单元是从比第二最佳实施例中的DIF块的数目更大的DIF块中产生。

图11为示出通过图10中的块缓冲存储控制电路6003b所进行的分组块产生方法的方框图。图11示出一个DIF块变换过程，该变换过程从75个DIF块1800中产生一个发送单元1804。附图标记1801表示通过只是集中每个DIF块的有效数据而获得的数据块。如果把这些数据块集中起来则可以得到总共77×75＝5775字节，如1801所表示在一个数据块1802中由阴影线所表示的发送单元报头1803具有五个字节与在第二最佳实施例中参照图9(B)中所述的相同。因此，该数据块1802具有578个字节。在这种情况下每个数据块1802由75个DIF块构成，因此，一帧数据由1500/6＝20个发送单元构成。因此，通过在一帧中对序列号SNo给出系列号0-19，则可以在一帧中识别出该发送单元。

在此可以用ATM、以太网、光纤信道或其他象在第一最佳实施例中列出的类似方式作为发送手段以实现发送。

如上文所述，在该第三最佳实施例中，75个80-字节的DIF块被综合为一个5780字节的发送单元1802，因此可以获得的信息量减少比例为：

(80×75-5780)/(80×75)×100％＝3.6％

这样可以实现类似于第一最佳实施例的优点。

尽管类似于图4的第一最佳实施例的DIF数据处理电路104的电路可以用于实现该第三最佳实施例，但是如图10中所示其中采用具有改变后的分组块产生方法的块缓冲存储器控制电路6003b。

伪数据添加到发送单元1804的报头1803之后，该伪数据的添加是通过从块缓冲存储器6002按照预定的时序输出预定数值而实现的。例如，可以预先在块缓冲存储器6002中存储伪数据，然后输出该数据。

该伪数据添加时序是由块缓冲存储器控制电路6003b所控制的，并能够通过计数器或类似方法确定伪数据添加时序并表示该伪数据在块缓冲存储器6002中的地址以便于实现伪数据添加时序。

图12为示出出根据本发明第四最佳实施例的ATM发送装置的结构的方框图。图13为示出图12的DIF数据处理电路104c的结构的方框图。第四最佳实施例的特征在于第一最佳实施例中的ATM信息块序列被用作要被发送的数据的一个实例，并且ATM发送终端单元102通过利用由ATM的第一类AAL所规定的自适应层协议发送一个分组。

图14为示出通过图13中的块缓冲存储控制电路6003c所进行的分组块产生方法的方框图。在第四最佳实施例中，如上文所述，分组的发送是通过利用ATM的第一类AAL的协议而进行的。一个协议堆栈在图14中的左侧示出。

在图14中，附图标记7001表示一个如在第一最佳实施例中所述的ATM信元块序列(图5中的3005和图6中的4003)。附图标记7002表示一个AAL层的CS(收敛子层)的一个用户信息区。附图标记7003表示AAL层的一个SAR(分割和合并)子层的数据结构。附图标记7004表示AAL层的一个信元。在下文中也使用这些缩写。

如在第一最佳实施例中所述，ATM信元块序列7001由248个47字节的信元块构成。在CS中，该ATM信元块被精减并综合为一个，作为用户信息并发送到SAR层。在该SAR层，根据第一类AAL协议，4-位序列号(SN)和1-字节CRC(SNP)或类似的用于屏蔽该4-位序列号的数值每隔47个字节地添加到SAR层中，并且该所得到48个字节被发送到ATM层。在本例中，CRC是用于检测错误的循环冗余码校验位。在ATM层中，如ATM信元7004的阴影部分所示，添加一个5-字节ATM信元报头以形成一个ATM信元。

如在第一实施例中所述，ATM信元块序列7001被以47个字节为单位进行分隔，因此，第一个ATM信元块等价地一一对应于ATM层的ATM信元7004，这意味着其中没有附加无用的数据。因此，可以容易地实现第一类AAL层而不需要任何附加电路，请注意，AAL的CS数据只是示意性的，实际上每个ATM信元块7001具有47个字节。因此，每个ATM信元块也可直接映象到AAL的SAR数据7003的层面。

作为一个实现该第四最佳实施例的电路，可以采用类似于图4的第一最佳实施例的DIF数据处理电路104并具有如图13中所示的改变后的分组块产生方法的块缓冲器控制电路6003c。

在图12中，ATM信元形成电路105通过集中ATM信元块7001构成ATM信元7004并向如图14中所示的数据块添加必要的数据，然后输出该ATM信元。在本例中，ATM信元形成电路105执行上述AAL层和ATM层的处理。作为用于这些处理的电路，可以简单地用当前通用的通过第一类AAL协议执行发送的设备，通过它们可以方便地实现这些电路。对于网络接口106来说，可以采用通用的ATM物理层的大规模集成电路来容易地实现该网络接口。因此，能够以低成本实现AAL层、ATM层和ATM物理层。

如上文所述，在第四最佳实施例中，可以获得的类似于第一最佳实施例中的2.87％的数据减少比例，这样可以明显的减少通信负载以及对通信网络资源的使用。通过减少通信量，可以缩短通信时间并在很大程度上提高实时通信的可靠性。另外通过减少通信量，施加到网络中的ATM交换机等设备上的负载也降低，并且也可以降低该信元丢失或其它错误的可能性，这样可以实现高质量的传输。另外，可以用当前通用的设备，如用于第一类AAL的设备等，从而可以十分简单地实现要添加电路的构成，并且该最佳实施例也能以低成本十分简单地实现。

特别地，当采用在第一最佳实施例中所述的数据减少方法，该数据是第一类AAL的有效负载精确调节的。因此，可以效地执行数据传输，并且添加用于把数据置于第一类AAL中的处理电路过程十分简单，这样可以明显地减少电路的规模。

另外，DIF块子序列和ATM信元块序列具有固定的信息量。因此，通过使用适用于以固定速率传输声音和图像ATM传输协议的第一类AAL，可以提高实时通信的可靠性。即使当ATM信元的传输方向与DIF块的方向逻辑上相一致发生信元丢失时，也可以把DIF块错误限制为一或两个数字的最小程度，这样即使当发生信元丢失时也可以实现具有非常小的图像和声音畸变的传输系统。

尽管已经根据如在第一最佳实施例中所述的ATM信元块序列描述了在第四最佳实施例，但是本发明的实质内容是通过减少数据量使按照第一类AAL协议所进行的传输更加有效。即使当采用第二最佳实施例或第三最佳实施例的数据量减少方法，或者其它数据量减少方法时，也可以获得类似的效果，而这些方法不排除在本发明的范围之外。

第五实施例

图15为示出根据本发明第五最佳实施例的DIF数据处理电路104d的结构的方框图。该第五最佳实施例的特征在于该传输是在把ATM信元块序列经过交叉处理和纠错处理之后，通过ATM的第一类AAL而进行的。如图15所示，该最佳实施例的特征在于与图4的第一最佳实施例的DIF数据处理电路104相比，其中还添加了奇偶校验位添加电路1001、交叉缓冲存储器1002、以及交叉控制电路1003。

也就是说，该第五最佳实施例的DIF数据处理电路104d的特征在于该电路在所产生的发送单元中添加用于向前纠错的奇偶校验位，然后输出在交叉处理之后获得的数据作为一个发送单元。

图16为示出由具有图15中的DIF数据处理电路104d的ATM发送装置所执行的分组块产生方法的方块图。在图16中附图标记8001表示如在第一最佳实施例中所述的由248个47字节的ATM信元块构成的一个ATM信元块序列。附图标记8002表示使用奇偶校验位进行交叉处理和使用奇偶校验位进行向前纠错(FEC)(在下文中把使用奇偶校验位的向前纠错称为FEC)的数据，通过下文所述的方法把这些数据附加到ATM信元块序列8001(如图17所示)。在数值8002中，阴影部分表示用于FEC的奇偶校验位。附图标记8003表示AAL层的CS的用户信息区。附图标记8004表示AAL层(第一类AAL)的SAR子层的数据结构。附图标记8005表示一个ATM层信元。

下面参照图17说明用于把用于FEC的奇偶校验位从ATM信元块序列8001增加到数据8002的交叉处理和方法。在本例中，图17为示出根据由图15中的交叉控制电路1003所执行的交叉方法的交叉缓冲存储器1002的存储内容的存储器映象图。

图17示出在ITU-T推荐标准I.363的图2至图9和JT-I363的图2至图9中示出的方法的ATM的自适应层(第一类AAL)所规定的交叉(长交叉)处理的编码方法和纠错码编码处理。

图17中所示的方法通过具有矩阵形式的交叉缓冲存储器1002进行交叉处理，其中数据写入和读出控制以示意性的一个二维矩阵所表达。在写入阶段，数据在由9001所示的矩阵的行方向上以124字节(0-123)为单位写入，并且一个用于4字节(124-127)的FEC 8000的奇偶校验位添加到每一行中。该写入过程是通过把这一过程重复47次完成的。用于FEC 8000的奇偶校验位能够通过利用里德-所罗门(Reed-Solomon)编码(128和124)纠错到最多两位或纠正一个信元丢失至最多四位的程度。

读出操作是在矩阵的列方向上进行的，结果产生47字节(0-46)的128个数据块。读出结果是图16中所示的数据8002，在图17的数据读出和写入单元在下文中称为交叉单元。

在图16中，ATM信元块8001由248个47字节的ATM信元块构成，在图17所示的矩阵的有效负载部分有124个47字节的数据块。因此，该数据块可以在两个交叉单元中处理而没有过量或缺乏的现象。也就是说，通过两次执行图17的交叉单元的处理，该ATM信元块序列8001的数据可以被处理，而没有过量或缺乏的现象，而且没有添加无用的伪数据。用FEC 8000和8100的奇偶校验位被按照47个字节为一个单位添加，因此，该方法也适用于第一类AAL的处理。

用于FEC 8000和8001的奇偶校验位的4个数据块被添加到交叉单元中，因此，ATM信元块8002的数目从248个增加了4×2＝8个，达到256个ATM信元块。

在图16中的对ATM信元块8002的处理类似于在第四最佳实施例中所示的方法，只是由于该奇偶校验位和在交叉单元中的收敛子层协议数据单元的构成增加数据量。

用户数据信息8003被分为两个协议数据单元并发送到SAR层。在该SAR层中，根据第一类AAL协议4-位序列号(SN)的1-字节CRC(SNP)或类似的用于保护4-位序列号的数值被添加到47个字节组成的单元中，结果有48个字节被发送到ATM层。另外在ATM层中，如阴影部分8005所示，添加一个5字节ATM信元报头以形成一个ATM信元。

请注意，该协议数据单元8003只是具有示意的意义，实际每个ATM信元块具有47个字节。因此，每个ATM信元块可以直接映象到数据块8004的层面。

图15为示出第五最佳实施例的DIF数据处理电路104d结构的方框图。本最佳实施例是通过进一步为图1的DIF数据处理电路104提供一个奇偶校验位添加电路1001，一个交叉缓冲存储器1002和一个交叉控制电路1003而构成的。该块缓冲存储器器6002和块缓冲存储器6003按照与图4的第一最佳实施例的相应电路6002和6003类似的方式进行运作。

在图15中，通过奇偶校验位添加电路1001在124字节的单元中添加用于FEC 8000和8100的4字节奇偶校验位把从块缓冲存储器6002输出的ATM信元块序列形成为128字节的数据，然后再把该数据输出。

该交叉缓冲存储器1002是由能够存储在图17中所示的交叉单元的两个存储器构成的，并交替地用于写入和读出操作。该交叉缓冲存储器1002的写入和读出操作是由交叉控制电路1003所执行的。该交叉控制电路1003产生一个地址，使得来自该奇偶校验位添加电路1001的128个字节的数据被在图17的行方向9001上写入交叉缓冲存储器1002，并执行数据的写入操作。当完成每一行的写入操作时，该写入操作延着行方向在列地址增加的方向上继续，并且当在图17中的交叉单元变满时该操作切换到读出操作。

另外方面，对于读出操作，交叉控制电路1003产生一个地址并以47字节为单位按顺序读出数据，使得数据在图17的列方向9002上从交叉缓冲存储器1002读出，从而获得数据8002。

重复为交叉而产生固定地址的交叉控制电路1003可以由存储一个序列的每个地址的ROM的简单电路所构成。

从该交叉缓冲存储器1002读出的数据从一输出端1004输出。来自输出端1004的输出数据变为图1的DIF数据处理电路104的输出，因此，下一个处理切换到图1的ATM信元形成电路105。

该ATM信元形成电路105执行AAL层和ATM层的处理。作为这些处理的电路，可以采用当前通用的用于通过第一类AAL协议发送该层面的设备简单地实现该电路。对于网络接口106，可以用通用的ATM物理层大规模集成电路等来简单地实现该接口。因此，该AAL层、ATM层和ATM物理层可以以低成本简单地实现。

如上文所述，在第五最佳实施例中，可以用类似于第一最佳实施例的方法获得2.87％的数据量减少比例。

当使用图17所示的第一类AAL交叉方法时在该交叉单元中增加数据传输量。因此，除非执行DVC子序列信息量的减少操作，在图17的交叉单元中的处理必需发送三次。但是，根据本发明的第五最佳实施例，执行该信息量减少操作，因此，可以通过在图17的交叉单元中两次执行该操作实现发送过程。因此，可以明显减少该通信负载和减少对该通信网络资源的使用。通过减少通信量可以减少通信时间，并且相应地提高实时通信的可靠性。另外，通过减少通信量，施加到在ATM网络中的ATM交换机等设备上的负载也减小，减少信元丢失或类似错误发生的可能性，并且可以提供高质量的传输。

另外，在执行交叉处理之后，添加用于FEC的奇偶校验位，因此，可以实现纠正两个符号和纠正四个符号的丢失。因此，该纠正过程对信元丢失(分组丢失)和数位错误也有效，这两个种错误是ATM通信(分组通信)的典型错误，因此可以实现高可靠性的通信。

另外，根据标准化的第一类AAL的处理，可以照原样使用当前通用的设备，并且使得构造要被添加的电路的过程十分简单，这样能够以低成本非常容易地实现该电路。

另外，DIF块子序列和ATM信元块序列具有常量的信息。因此，通过采用适用于以固定速率传输声音和图像的ATN传输协议的第一类AAL，可以提高实时通信的可靠性。另外，如果网络的错误率在纠错范围内，则可以用一个简单的结构实现高可靠性的DVC(分组)的ATM通信。

第六实施例

图18为示出根据本发明的第六最佳实施例的DIF数据处理电路104e的结构的方框图。该第六最佳实施例是该第三最佳实施例的改进实施例，或者是第五最佳实施例的改进实施例。如图18所示，本最佳实施例的特征在于其中提供图10中的第三最佳实施例的块缓冲存储器控制电路6003b和一个利用图20的交叉方法的新的交叉控制电路1003a。

图17的第五最佳实施例的交叉缓冲存储器1002的矩阵可以存储124×47＝5828字节的有效数据信息。与此相对应，图19的数据1802具有5780个字节，其中减少了48个字节，因此，48个字节的伪数据1805被添加到由图19中的1804所示的5字节的新形成包头中，从而总共具有5828个字节。请注意，伪数据1805不限于由发送单元1804所指定的位置，也可以把报头扩展信息、一个第二次被写入的报头或其它信息放到伪数据1805部分中。在要把伪数据写入交叉缓冲存储器1002的矩阵中时，可以提供伪数据1805的添加时序。

图20为示出根据由图18中的交叉控制电路1003a所执行的交叉方法的交叉缓冲存储器1002的存储内容的存储器映象图。也就是说，图20示出当图19的数据1804被写入图17的交叉单元中时，交叉缓冲存储器1002的存储器映象图。在本例中，该写入操作是写在图20的矩阵的行方向9001上进行的，因此，5字节报头和48字节的伪数据被写入图20的矩阵的第一行的头部。然后，在行方向上依次写入数据，并且当完成对每一行的数据写入时，执行在下一列的行方向上的数据写入。如图19所示发送单元1804总共具有5828个字节，因此，该发送单元不多不少正好存储到图20的交叉单元内的矩阵中。如上文所述，读出操作是在图20的列方向上以47字节为单位进行的。然后，如图16中的8003、8004和8005执行ATM信元形成过程，最后把结果数据作为一个ATM信元发送。

该第六最佳实施例可以通过把图10的第三最佳实施例的DIF数据处理电路104d与图15的第五最佳实施例的DIF数据处理电路104d相结合而构成，块缓冲存储器控制电路6003b和交叉控制电路1003a可以用于本例中。这样，根据该第六最佳实施例可以获得类似于第五最佳实施例的效果。

本发明第六最佳实施例的本质是通过减少以矩阵为单位的发送的次数(在第五和第六最佳实施例中为两次)获得减少的效果，通过减少以矩阵为单位的发送的次数(在第五和第六最佳实施例中为三次)减少信息量，当以预定的数据量为单位(在本最佳实施例中为子序列)直接映象到矩阵中，必须传输该信息，在本例中从理论上按矩阵形式分布的数据由带有纠错装置的一个交叉装置所发送。因此，尽管本最佳实施例已经根据被标准化为图17中所示的第一类AAL的一个可选择的类型的方法作为交叉和纠错方法进行描述，但是本发明不限于该方法。

第七最佳实施例

图21为示出根据本发明第七最佳实施例的结构示意图，其中图21(A)为示出该第七最佳实施例的DIF数据处理电路104f的结构的方框图，图21(B)为示出从图21(A)中的块缓冲存储器6002输出到一个交叉缓冲存储器3000的数据的方框图，图21(C)为示出根据由图21(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图21(D)为示出从图21(A)中的奇偶校验位添加电路3002输出到交叉缓冲存储器3003的数据的方框图，以及图21(E)为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图。

本最佳实施例是第六最佳实施例的改进实施例，其特征在于，图10的第三最佳实施例中的DIF数据处理电路104b还具有一交叉缓冲存储器3000、一交叉控制电路3001、一奇偶校验位添加电路3002、一交叉缓冲存储器3003和一交叉控制电路3004，如图21(A)所示。具体来说，本最佳实施例的特征在于，提供一种发送系统，它比第五最佳实施例中所示的本发明的第三个方面和参照图17描述的使用长交叉和纠错系统的第六最佳实施例更加能够经受错误，更适用于DVC发送系统。

该第七最佳实施例DIF数据处理电路104f中具有：

(a)一交叉控制电路3001，它通过把从块缓冲存储器6002输出的数据串在第一矩阵的第一方向(图21(C)中的写入方向)写入到具有第一矩阵的一交叉缓冲存储器3000中，然后，在垂直于该第一矩阵的第一方向的第二方向上(图21(C)中的读出方向)从交叉缓冲存储器3000中读出该数据，然后，以一个数据单位在该第二方向上输出第一交叉处理之后获得的数据；

(b)一奇偶校验位添加电路3002，它以一个数据单位在该第二方向把一个用于FEC的预定奇偶校验位添加到从该交叉缓冲存储器3000输出的数据中，然后输出该添加了用于FEC的奇偶校验位之后的数据；以及

(c)一交叉控制电路3004，它通过把从奇偶校验位添加电路3002输出的数据在与第一矩阵的第二方向相一致的第二矩阵的第四方向(图21(E)的写入方向)上写入到具有第二矩阵形式的交叉缓冲存储器3003中，然后从与第二矩阵的第四方向相垂直的第三方向(图21(E)的读出方向)从交叉缓冲存储器3003中读出数据而执行第二交叉处理，然后以一数据单位在该第三方向上输出在第二交叉处理之后获得的数据。

例如，有时在低质量的ATM传输线路连续发生信元丢失(突发性信元丢失)，并且超出图20或图17所示的采用奇偶校验位的ATM传输装置的纠错能力的范围。例如，当图20中所示的信元1901变为一个不能够被纠正的信元的情况下，并且如果DIF块的部分数据被包含于信元1901中，则根据在第六最佳实施例中所述的方法所有的DIF块数据都会出错。

图22为示出当在具有图21中的DIF数据处理电路104f的ATM传输装置中发生信元丢失时的错误分布的方框图。在图22中，DIF块号码位于该DIF块之上。在本例中，该DIF块号码为对包含于图19中的发送单元1804的75个DIF块的从头开始进行编号的0-74数字，该字节号为对图19中所示的77字节DIF块的从头开始编号的从0至76的数字。在图22中包含于DIF块中的错误由黑线所示。如图22中所示，如果信元1901不能被纠正，则该报头和46个DIF块中包含错误。

在本例中所存在的问题是DVC处理是按照图3所示的宏块为单位进行的，并且如上文所述的该宏块只具有一个错误状态(STA)。因此，如果每个DIF块(宏块)具有至少一个字节的错误，则把整个DIF都作为一个错误。因此，在图22中，46个DIF块都变为错误。

在图22中，具体错误存在于报头的第三个字节(第2号字节)、第0号DIF块的第73号字节、第2号DIF块的第43号字节、第4号DIF块的第13号字节、第5号DIF块的第60号字节、第7号DIF块的第30号字节、第9号DIF块的第0号字节、第10号DIF块的第47号字节、第12号DIF块的第17号字节、第13号DIF块的第64号字节、第15号DIF块的第34号字节、第17号DIF块的第4号字节、第18号DIF块的第15号字节、第20号DIF块的第21号字节、第21号DIF块的第68号字节、第23号DIF块的第38号字节、第25号DIF块的第8号字节、第26号DIF块的第55号字节、第28号DIF块的第25号字节、第29号DIF块的第72号字节、第31号DIF块的第42号字节、第33号DIF块的第12号字节、第34号DIF块的第59号字节、第36号DIF块的第29号字节、第37号DIF块的第76号字节、第39号DIF块的第46号字节、第41号DIF块的第16号字节、第42号DIF块的第63号字节、第44号DIF块的第33号字节、第46号DIF块的第3号字节、第47号DIF块的第50号字节、第49号DIF块的第20号字节、第50号DIF块的第67号字节、第52号DIF块的第37号字节、第54号DIF块的第7号字节、第55号DIF块的第54号字节、第57号DIF块的第24号字节、第58号DIF块的第71号字节、第60号DIF块的第41号字节、第62号DIF块的第11号字节、第63号DIF块的第58号字节、第65号DIF块的第28号字节、第66号DIF块的第75号字节、第68号DIF块的第45号字节、第70号DIF块的第15号字节、第71号DIF块的第62号字节、以及第73号DIF块的第32号字节。

如上述所述，当一个任意的信元丢失不能被纠正时，该错误会传播，结果会严重的使图像发生畸变。这在象要求高图像质量的广播站这样的领域是不可接受的。

结果，上述问题属于最后处理的ATM信元，这样它被处理的方向垂直于DIF块数据串通过第一类AAL的长交叉(图20)的方向。如果改进纠错能力，则当该错误超出纠错能力时会发生上述问题。如果不执行错误纠正，则该问题会变得更加严重。

考虑到上述问题，通过使用作为当前的主流的第一类AAL长交叉(其设备是通用的)作为标准，该第七最佳实施例能够以低成本解决这一问题，并处理该第一类AAL的长交叉的上级层(参见图20)，从而使DIF块数据串的方向与实际用作一种发送手段的ATM信元的方向相一致。

图23为示出图21(A)的DIF数据处理电路104f的交叉方法的示意图，其中23(A)为示出根据由图21(A)中的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，以及图23(B)为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图。

图23(A)中所示的附图标记2100表示用于删除要由交叉缓冲存储器3000所执行的第一类AAL的长交叉的在该长交叉的上级层中的处理，在图23(B)中所示的附图标记2101表示要由交叉缓冲存储器3000所执行的第一类AAL的长交叉，并且与图20(或图17)中所示的处理相同。

在图23(A)和23(B)中，在交叉单元中处理的数据被从0至5827进行标号。号码0、1、2、...、5827表示由图19的发送单元1804所示的DIF块的数据串的方向。

如图23(A)中所示数据串1804在列方向上写入交叉缓冲存储器3000，然后，在行方向上从交叉缓冲存储器3000读出。如图23(B)所示该读出数据在行方向上写入交叉缓冲存储器3003，然后，在列方向上从交叉缓冲存储器3003读出，这与长交叉标准(图17)相一致。来自交叉缓冲存储器3000的读出方向变为ATM信元方向，结果DIF块方向与ATM信元方向相一致。

图24为示出根据由图21(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的具体存储内容的存储器映象图。图24为与图23中的2101相同但更为具体的图示。图24示出图19中的发送单元被存储以及数据串1804从头开始经报头、伪数据、子序列DIF块0、DIF块1、...被存储的一个例子。

现在假设，在与参照图20所述的部位相同的部位2200中发生不能纠正的信元丢失现象。在这种情况下，发送单元1804的方向与ATM信元的方向相一致，因此，ATM信元2200只包含DIF块0和DIF块1的一部分。在这种情况下，数据串1804的数据方框图在图25中示出，图25中用交叉阴影线示出该错误的信元(ATM信元2200)。在本例中，只有DIF块0和DIF块1两个DIF块具有错误。

如上文所述，根据该第七最佳实施例，即使当发生不可纠正的信元丢失时也可以把错误的传播抑制到最小的程度，从而能够保持高的图像质量，请注意，通过用前面的数据帧或类型数据帧进行纠正可以使错误不太明显。

图21(A)示出第七最佳实施例的DIF数据处理电路104f的结构。在图21(A)中，一DIF块数据串经输入端6001输入。在图21(A)中，由图11中的1804所示的DIF数据串首先由类似于第三最佳实施例的图4中的块缓冲存储器6002和块缓冲存储器控制电路6003b所获得。在本例中，从块缓冲存储器6002输出的数据的方框图在图21(B)中示出。这与图11的发送单元1804相同。

交叉缓冲存储器3000具有用于在其中存储图23的数据2100的存储容量，并且从块缓冲存储器6002输出的数据在列方向上写入交叉缓冲存储器3000，就如图21(C)所示的二维矩阵来说，该列从图的左侧移到右侧。对于读出操作，该数据被在行方向上读出，并把该行从图的上端移到下端。交叉缓冲存储器3000的写入和读出控制由交叉缓冲存储器控制电路3001所执行。在此有固定的写入和读出方法，因此，可以通过把该方法的程序存储到一个具有小存储容量的ROM中，并在交叉控制电路2601上装有该ROM可以容易地实现该方法。

在图21(C)中示出在交叉缓冲存储器3000中写入数据的示意图。这对应于图23(A)中的数据2100。从交叉缓冲存储器3000输出的数据被发送到奇偶校验位添加电路2602，并且把一个用于FEC的奇偶校验位添加到该124字节数据中。该数据的方框图在图21(D)中示出。

从奇偶校验位添加电路输出的电路被写入交叉缓冲存储器3003。对于写入操作，数据被在行方向上写入，就图21(E)中所示的二维矩阵来说，该行从图的上部向下移动。对于读出操作该数据在列方向上读出，并且该列从图的左侧向右侧移动。

交叉缓冲存储器3003的写入和读出控制由交叉缓冲存储器控制电路3004所执行。在此有固定的写入和读出方法，因此，可以通过把该方法的程序存储到一个具有小存储容量的ROM中，并在交叉控制电路3004上装有该ROM可以容易地实现该方法。

被写入交叉缓冲存储器3003中的数据的方框图在图21(E)中示出。这对应于图23中的数据2101。该从交叉缓冲存储器3003输出的数据经输出端输出。

第一类AAL的处理由类似于第五最佳实施例所述的ATM信元形成电路105所执行。在本例中，添加一个序列号SN和一个序列号保护SNP。然后把该处理分组经网络接口106发送到ATM网络100。

如图17中所示，上文中描述了把数据串分为124个分组作为下级层，添加一个纠错码，以及当i＝124和j＝47时在第二方向上形成一个47字节的第二数字包。

如上文所述，根据该第七最佳实施例，在纠错能力范围之内的信元丢失和数位错误可以由纠错功能所纠正，并且即使发生超过纠错能力之外的信元丢失和数位错误时，该错误也不会传播。相应地，可以获得能够经受信元丢失和数位错误的高质量的图像和声音传输。

尽管在上文中已经以发送图19的DIF数据串1804为例对第七最佳实施例进行描述，但是执行数据删除不是本发明的本质。通过使该数据串(DIF块数据)的方向与实际发送分组(ATM信元)的方向相一致，可以获得把错误的传播抑制到最小的程度的效果。因此，即使不执行数据删除的情况也不脱离本发明的范围。

该第七最佳实施例是基于这样一个例子，即图20中数据不能被纠正，并且该错误传播到多个DIF块。但是，这是由于突发性信元丢失使得该错误超出纠错范围的例子。有时网络拥挤时，连续在ATM中发生信元丢失，这时使用本发明也可以获得非常好的效果。

第八最佳实施例

图26为示出本发明第八最佳实施例的结构的示意图，其中，图26(A)为示出第八最佳实施例的DIF数据处理电路104g的结构的方框图，图26(B)为示出图26(A)中从块缓冲存储器6002输入到循环冗余码校验位添加电路3106的数据的方框图，图26(C)为示出从图26(A)的循环冗余码校验位添加电路3106输入到交叉缓冲存储器3000的数据的方框图，图26(D)为示出根据由图26(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图26(E)为示出从图26(A)的奇偶校验位添加电路3002输入到交叉缓冲存储器3003的数据的方框图，图26(F)为示出根据由图26(A)交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图。

该第八最佳实施例是第七最佳实施例的改进实施例，如图26(A)所示，该最佳实施例的特征在于，与图21(A)的DIF数据处理电路104f相比，循环冗余校验码添加电路3106和循环冗余校验码添加控制电路3107被插于块缓冲存储器6002与交叉缓冲存储器3000之间。在本例中，循环冗余校验码添加电路3106在数据串对齐的方向把用于错误纠正的奇偶校验位添加到从块缓冲存储器6002输出的数据中，然后，以预定的数据单位输出已经添加了用于错误检测的奇偶校验位的数据串。

在第八最佳实施例中，将描述一个用于提供比使用第一类AAL的长交叉和错误纠正的传输系统具有更高的图象传输质量的传输系统，以及用于执行类似的错误纠正的传输系统。也就是说，在此提供一种不仅能够处理信元丢失而且能够解决数位错误的问题的传输系统。

该最佳实施例的描述是针对使用第一类AAL的长交叉和错误纠正的传输系统而进行的。请注意，长交叉的执行不是本发明的本质，本发明对于具有以预定单元进行错误纠正的系统的传输系统也有效。因此，本发明的范围不排除执行长交叉、不执行长交叉和即使如第七最佳实施例所述的用于在第一类AAL的上级层删除长交叉的处理的情况。

图27为示出根据由图26(A)的DIF数据处理电路104g所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图。该在图27中示出的交叉单元与上述图17中的长交叉单元相同，一个纠错码添加于交叉缓冲存储器的矩阵的行方向上(在图中为纵向方向)，因此，可以在技术上实现双错误纠正和四元丢失的纠正。

在ATM传输系统中，信元丢失意味着在传输过程中的ATM信元的丢失，在光缆中或双绞线等类似电缆中发生数位错误的情况。特别地，对于信元丢失，由于当网络拥挤时由于连续信元的丢失很可能会发生错误。特别，在基于第一类AAL标准的传输的情况下，每个ATM信元被发送并带有一个附加于其上的序列号。因此，通过在接收方检测其连续性，可以识别该丢失信元以及该信元的位置(信元丢失)。

对于图27，每一行是ATM信元的有效负载，该ATM信元上带有一个字节的序列号(图14的SN)一同发送，以形成48个字节，并且其上附加五字节的ATM信元报头。因此，如果图27的信元2704丢失，则通过该信元的连续性检测可以识别出丢失信元的位置。如果在此有不多于两处信元丢失和数位错误，则即使在信元丢失和数位错误的位置没有找到时，也可以通过4位的奇偶校验位检测该位置，和纠正其错误。

但是，当发生不小于四处的信元丢失时，尽管通过上述信元连续性的检测可以找到信元丢失的部位，但是不能检测出是否存在数位错误。相应地，如果执行丢失纠正可能会发生错误性的纠正。当发生不小于五处的信元丢失时，由于缺乏奇偶校验的能力，不能够执行丢失纠正。

一般来说，该数位错误发生的可能性远小于信元丢失发生的可能性。因此，如果信元2704和2708丢失，则在其他信元中包含数位错误的可能性很大。但是，即使可能性较小，也存在数位错误的可能，因此，如果在屏幕上显示一幅带有数位错误的图象，则该不正确的数据输出到屏幕上，使得该图象质量严重变差。

另外，当在图27中，信元2704和2707发生错误，则在其他信元中包含错误的可能性很小。但是，只要存在信元错误的可能，如果对该错误信元进行丢失纠正，则会造成错误性的纠正，这样在屏幕上就会显示出一幅不正确的图象，从而得到一幅破损的图象。

在第八最佳实施例中，肯定能够检测出是否存在数位错误，因此没有包含数位错误的DIF块原样输出，从而把图3的状态位(SAT)作为一个错误来对待，执行该错误纠正过程以保证高的音像质量。

为了上述目的，本发明的第八最佳实施例通过在ATM信元传输方向上用循环冗余校验码进行纠错。在图27中所示的例子采用8-位(1字节)循环冗余校验码，把一个循环冗余校验码分配该报头并把一个循环冗余校验码分配给两个DIF块。请注意，对于最后一个DIF块，一个循环冗余校验码被分配给一个DIF块。循环冗余校验码的分配不限于此，并且当把循环冗余校验码分配给一个ATM信元时，本发明的范围不排除分配任意数目的循环冗余校验码的情况，就象把一个循环冗余校验码分配给一个DIF块的情况一样。

在图27中，1字节的CRC添加到5字节的报头之后，该报头之后跟着9字节的伪数位和添加到每2个DIF块之中的一个1字节的CRC。请注意，一个CRC添加到最后一个DIF之中。在图27中，CRC被涂黑。

在图27中，具体的CRC的位置如下。第1列的第6字节被用作该报头的CRC。第4列的第29字节被用作DIF块0和DIF块1的CRC。第7列的第43字节被用作DIF块2和DIF块3的CRC。第11列的第10字节被用作DIF块4和DIF块5的CRC。第14列的第24字节被用作DIF块6和DIF块7的CRC。第17列的第38字节被用作DIF块8和DIF块9的CRC。第21列的第5字节被用作DIF块10和DIF块11的CRC。第24列的第19字节被用作DIF块12和DIF块13的CRC。第27列的第33字节被用作DIF块14和DIF块15的CRC。第30列的第47字节被用作DIF块16和DIF块17的CRC。第34列的第14字节被用作DIF块18和DIF块19的CRC。第37列的第28字节被用作DIF块20和DIF块21的CRC。第40列的第42字节被用作DIF块22和DIF块23的CRC。第44列的第9字节被用作DIF块24和DIF块25的CRC。第47列的第23字节被用作DIF块26和DIF块27的CRC。第50列的第37字节被用作DIF块28和DIF块29的CRC。第54列的第4字节被用作DIF块30和DIF块31的CRC。第57列的第18字节被用作DIF块32和DIF块33的CRC。第60列的第32字节被用作DIF块34和DIF块35的CRC。第63列的第46字节被用作DIF块36和DIF块37的CRC。第67列的第13字节被用作DIF块38和DIF块39的CRC。第70列的第27字节被用作DIF块40和DIF块41的CRC。第73列的第41字节被用作DIF块42和DIF块43的CRC。第77列的第8字节被用作DIF块44和DIF块45的CRC。第80列的第22字节被用作DIF块46和DIF块47的CRC。第83列的第36字节被用作DIF块48和DIF块49的CRC。第87列的第3字节被用作DIF块50和DIF块51的CRC。第90列的第17字节被用作DIF块52和DIF块53的CRC。第93列的第31字节被用作DIF块54和DIF块55的CRC。第96列的第45字节被用作DIF块56和DIF块57的CRC。第100列的第12字节被用作DIF块58和DIF块59的CRC。第103列的第26字节被用作DIF块60和DIF块61的CRC。第106列的第40字节被用作DIF块62和DIF块63的CRC。第110列的第7字节被用作DIF块64和DIF块65的CRC。第113列的第21字节被用作DIF块66和DIF块67的CRC。第116列的第35字节被用作DIF块68和DIF块69的CRC。第120列的第2字节被用作DIF块70和DIF块71的CRC。第123列的第16字节被用作DIF块72和DIF块73的CRC。第124列的第47字节被用作DIF块74。

最好在图27中的交叉缓冲存储器3003的矩阵的列方向(图27中的纵向)上执行数据的读出和写入操作。也就是说，如果在图27中所示的矩阵的列方向上写入DIF块数据，然后在列方向上读出，如在第七最佳实施例中所述的本发明可以根据前一处理加以运用。在这种情况下，数据串最好具有由报头(5字节)、报头所用的CRC(1字节)、伪数据(9字节)、DIF块0(77字节)、DIF块1(77字节)、用于DIF块0和DIF块1的CRC(1字节)、DIF块2(77字节)、DIF块3(77字节)、用于DIF块2和DIF块3的CRC(1字节)、DIF块4(77字节)、...、DIF块74(77字节)和用于DIF块74的CRC(1字节)。

图28为示出由具有图26(A)的DIF数据处理电路104g的ATM传输装置所执行的分组块产生方法的方框图。

在图26(A)中，DIF块数据串经过一个输入端输入。接着，根据该输入的数据串，块缓冲存储器6002和块缓冲存储器控制电路003a获得在图26(B)中所示的DIF块数据串，并在图28中由2900所表示，然后输出该数据串。从块缓冲存储器6002输出的数据的结构在图26(B)中示出。这与图28中的2900相同。在图26(B)中所示的数据串2900与图19中所示的数据串1804之间的差别仅在于伪数据的字节数。因此，通过仅仅稍微改变图10中的块缓冲存储器控制电路6003b可以容易地实现该电路。

CRC添加电路3106是用于把8位CRC添加到从块缓冲存储器6002输出的数据串中的电路，其操作由CRC添加控制电路3107所控制。CRC添加电路3107通过控制CRC添加电路3106的CRC添加电路复位时序、CRC添加时序、伪数据添加时序等等，执行CRC添加处理。

根据该CRC添加方法，该CRC添加控制电路3107在报头的头部使CRC添加电路3106复位，并且把CRC的1个字节添加到5字节报头的尾部。CRC添加电路3 106在DIF块0的头部复位，并把1字节的CRC添加到DIF块1之后。类似地CRC添加电路3106对偶数号DIF块进行复位，1字节的CRC添加到奇数号DIF块之后，并且1字节的CRC添加到每2块DIF块之中。在最后一个DIF块中仅添加一个CRC。

CRC添加控制电路3107根据上述复位时序对CRC添加电路3106进行复位以执行控制，这样根据CRC添加时序从CRC添加电路3106中输出CRC的8个数位(1个字节)。CRC添加电路3106的输出数据如图26(C)所示。图26(C)与图21的2902相同。

结果，交叉缓冲存储器3000、交叉缓冲存储器控制电路3001、奇偶校验位添加电路3002、交叉缓冲存储器3003、以及交叉缓冲存储器控制电路3004具有与图21中的第七最佳实施例相同的处理过程。

如上文所述，根据本发明的第八最佳实施例，在纠错范围内对信元丢失和数位错误进行纠正。当发生超出了纠错范围的信元丢失或数位错误时，可以由CRC确定地检测出是否发生数位错误，并且把不包含数位错误的DIF块按原样输出以更多地利用该数据。任何包含一个数位错误的DIF块被当做一个错误并进行错误纠正，从而使得传输系统保持提供高质量的图像和声音信号。

尽管第八最佳实施例已经通过图28中所示的数据减少方法进行描述，但是本发明的本质是提供一种在与要被发送的数据串的方向相同的方向上的CRC添加装置(CRC添加电路3106)，并通过在二维矩阵的相互垂直的方向上添加纠错码而获得的某种效果。因此，本发明不管是否存在数据减少装置都具有某种效果，并且本发明的范围不排除不具有数据减少装置的情况。

尽管第八最佳实施例是以ATM的第一类AAL为例进行说明的，但是，当使用第五类AAL时，通过把报头信息合并到更改后的协议数据单元(PDU)，也可以实现本发明。

第九最佳实施例

图29为示出本发明第九最佳实施例的结构的示意图，其中，图29(A)为示出第九最佳实施例的DIF数据处理电路104h的结构的方框图，图29(B)为示出从图21(A)中的块缓冲存储器6002输入到交叉缓冲存储器3000的数据的方框图，图29(C)为示出根据由图21(A)的交叉控制电路3001所执行的交叉方法的交叉缓冲存储器3000的存储内容的存储器映象图，图29(D)为示出从图29(A)的奇偶校验位添加电路3002输入到交叉缓冲存储器3003的数据的方框图，图29(E)为示出根据由图29(A)的交叉控制电路3004所执行的交叉方法的交叉缓冲存储器3003的存储内容的存储器映象图。

第九最佳实施例是第七最佳实施例的改进实施例，如图29(A)中所示，该最佳实施例的特征在于，与图21中的DIF数据处理电路104f相比，其中提供一个块缓冲存储器控制电路6003c。在本例中，块缓冲存储器控制电路6003c的特征在于，通过根据经输入端6001输入的数据串，从属于多个数据块的数据块信息中减少预定的冗余信息产生两个具有一个新的标识符的发送报头，然后输出包含具有所产生的两个发送报头的发送单元的数据，并对包含上述发送单元的数据中的两个发送报头进行排列，使得这两个发送报头位于图30的交叉缓冲存储器3003的矩阵的列方向上的数据单元的开头。这些特征是为保护报头信息提供的。

图30为示出由图29(A)的DIF数据处理电路104h所执行的分组块产生方法的存储器映象图，并示出存储于图29(A)的交叉缓冲存储器3003中的具体存储内容。在第九最佳实施例，通过经第一类AAL的长交叉两次传输包含该时间代码的报头信息对该报头进行保护。

如上文所述，当ATM网络的信元丢失率和错误率很高时，有时会发生信元丢失或类似错误超出了纠错能力的范围的情况，并且不能够进行纠错。例如，在图24中，如果ATM信元2201丢失并且不能执行纠错，由于ATM信元2201中包含时间代码信息等报头信息，这样就不能够识别属于长交叉单元所有75个DIF块所属于的图像的位置，这样所有75个DIF块被当做错误，结果造成图像显著变质。特别地，对于象广播站或类似的需要高质量的图像的部门来说，这种图像是不能被接受的。因此，在本发明该最佳实施例中，通过在每个交叉单元中把报头信息合并到两个ATM信元，可以改进在交叉单元中检测到报头信息的可能性。

如图30(A)所述，报头信息合并到ATM信元2400和ATM信元2401的头部。为了把该报头信息合并到该部位，该报头和伪信息在图19的发送单元1804中按图30(B)中所示的方式分布。

尽管第九最佳实施例具有两块报头信息，但是该报头信息不仅限于两个。只要ATM信元是不同的，存储多个报头的部位可以位于任何ATM信元中。在每个ATM信元中的报头可以位于任何部位。

如上文所述，本最佳实施例是第七最佳实施例的改进实施例，它与第七最佳实施例的不同之处在于可以通过执行控制，使得通过图29中的块缓冲存储器控制电路6003c把该报头两次发送到图30(B)所示的伪数据部分而实现此最佳实施例。在本例中，时间代码可以容易地通过在块缓冲存储器1002中设置一个寄存器并把时间代码存储于该寄存器中而实现。以类似于第七最佳实施例的方式确定块缓冲存储器控制电路6003c的处理过程，因此，此最佳实施例可以通过该块缓冲存储器控制电路6003c中设置一个ROM而简单地实现。

根据本发明，通过在预定处理单元中(在第九最佳实施例的第一类AAL的交叉单元中)，在多个信元上增加时间代码信息或类似信息的报头，对数据进行发送，使得在该处理单元中能够确保检测出图像或声音信号的位置，从而可以发送高质量的图像和声音信号。

尽管在上文中已经以把时间代码通过图19中所示的数据减少处理两次合并该时间代码的情况为例对第九最佳实施例进行描述，但是本发明的本质是通过把时间代码写入在发送处理单元(第一类AAL的交叉单元)中的多个不同分组(ATM信元)，可以获得该特征效果。因此，本发明所具有的特征效果与是否存在数据减少处理过程无关，并且即使没有数据减少处理过程的情况也不排除在本发明的范围之外。

如上文所述，根据本发明第九最佳实施例，即使当发生信元丢失或数位错误的情况下，也可以确保检测出时间代码或类似的报头信息，从而可以获得高质量的图像和声音信号的传输。

第十最佳实施例

图31为示出根据本发明第十最佳实施例的ATM发生装置1b的结构的方框图。图32为示出由图31的ATM信元形成电路105a所执行的ATM信元形成过程的方框图。

第十最佳实施例的特征在于，与图1的第一最佳实施例相比，其中设置ATM信元形成电路105a，并且传输过程是通过ATM的第五类AAL的协议而进行的。

在图32中，附图标记1101表示在第一最佳实施例中所述的ATM信元块序列。附图标记1102表示一个AAL层CS用户信息和附加信息。该第五类AAL的附加信息的构成如下：

(a)从0至47字节的填充数据(未示出，在下文中称为PAD)，它用于使数据帧调整为48字节的倍数；

(b)CPCS(公共部分收敛子层)用户之间的信息(CPCS-UU)，它用于传输要被用于上级层的信息；

(c)公共部分标识符(CPI)，当前还没有预定的用途，并且在目前条件下的每个情况中被设为“0”；

(d)用于指示在一个字节单元中用户信息的长度；以及

(e)一个4字节(32位)用于错误检测的代码(CRC-32)，它用于整个CPCS帧执行错误检测。上述CPCS-UU、CPI、长度、以及CRC-32的8个字节在下文描述中称为尾部。

本发明第十最佳实施例与用户信息区、PAD和长度相关。根据第五类AAL协议的标准，必须插入PAD，以实现这种调整，使得用户信息区与附加信息的总和为48字节的倍数。PAD是没有意义的数据，它使得要被传输的数据量增加，因此必须尽可能的减少其长度。当插入PAD时，它被插于用户信息区与CPCS-UU的用户信息区之间。

附图标记1103表示AAL层的SAR(分段和组合)子层的数据结构。附图标记1104表示ATM层的信元。附图标记1101表示在第一最佳实施例中所述的由47字节的248个ATM信元块的构成的数据。

在该CS中，用户信息由8个ATM信元块构成。在本例中，用户信息变为376个字节，因此，长度中存储376字节的状态。附加信息为8个字节，因此，总共有384个，这是有效负载48字节的倍数，这样就不需要无用的PAD当完成数据1102的处理之后，该数据被发送到SAR层。在SAR层中，该数据根据第五类AAL协议被分为48字节的组，并发送到该ATM层。在ATM层中，如图32所示，通过附加该5字节的信元报头形成一个ATM信元，如1104的阴影线部分所示。

ATM信元块序列由248个ATM信元块构成，因此，1102的协议数据单元刚好在数目248/8＝31中处理。相应地不需要为建立协议数据单元而添加伪数据(PAD)，这样可以获得非常有效的传输。

该ATM信元形成电路105a执行AAL层和ATM层的处理。对于用于该处理的电路，可以用当前通用的用于根据第五类AAL协议的传输的设备来而简单地实现的该电路。对于该网络接口106，可以用通用的ATM物理层大规模集成电路或类似器件来容易地实现该接口。因此，该AAL层、ATM层和ATM物理层能够以低成本实现。

如上文所述，在本最佳实施例中，可以用类似于第一最佳实施例中的方法，获得2.87％的数据量减少比例，这样可以明显减少通信负载以及减少对通信网络资源的使用。减少通信量的优点是通信时间减少，并且实时通信的可靠性在一定程度得到提高。另外，施加到ATM网络上的负载减小，施加到该网络内的ATM交换机上的负载减小，并且信元丢失发生的可能性也减小，这样可以获得对于错误来说非常可靠的通信。另外，可以有效地使用第五类AAL的CS的用户信息部分，这样可以获得高效的传输。

数据在上级层中的处理之后，以一种非常易于在AAL层中处理的形式进行传输，因此，该最佳实施例可以在不需要用于AAL层的处理和子序列阶段的附加电路。另外，通过利用基于第五类AAL标准的执行处理，可以按原样使用当前通用的设备。可以用非常简单的电路结构实现要添加的电路，因此，能够以低成本非常容易地实现该电路。

第十一最佳实施例

图33为示出根据本发明第十一最佳实施例的DIF处理电路104i的结构的方框图。图34为示出由具有图33中的DIF数据处理电路104i的ATM发生装置而执行的分组块产生方法的方框图。

该第十一最佳实施例的特征在于，与图4的DIF数据处理电路104相比，其中还具有一个奇偶校验位添加电路1401、一个ATM信元序列缓冲存储器1402、以及一个交叉控制电路1403。在本例中，奇偶校验位添加电路把用于FEC的预定奇偶校验位以预定的数据单元添加到从块缓冲存储器6002中输出的数据串中，然后，输出该添加了用于FEC的奇偶校验位之后的数据。接着，该交叉控制电路1403通过把奇偶校验位添加电路1401输出的数据在矩阵的第一方向添加到具有矩阵形式的ATM信元块序列缓冲存储器1402中执行交叉处理，然后，在垂直于该矩阵的第一方向的第二方向上从ATM信元块序列缓冲存储器1402中读出数据，然后，以一个数据单位在该第二方向上输出在交叉处理之后所获得的数据。另外，该ATM信元形成电路105a和网络接口106以在第二方向的数据单位作为一发送单元把输入数据发送到ATM网络100。

图34示出本发明第十一最佳实施例的数据处理过程。该第十一最佳实施例的效果是通过执行数据交叉以及有效地利用通过第五类AAL协议所执行的CRC而进行错误检测，可以有效地提高纠错效果。

在图34中，附图标记1201表示在第一最佳实施例所述的ATM信元块序列。附图标记1202表示通过根据下文所述的方法把ATM信元块序列1201进行交叉处理以及用于FEC的奇偶校验位的添加处理，阴影线部分为用于FEC的奇偶校验位。

附图标记1203表示AAL层的CS。附图标记1204表示AAL层的SAR子层。附图标记1205表示ATM层的信元。1203、1204和1205中的处理过程与在第四最佳实施例中描述的相同。不同之处在于，用于FEC的信息量增加了用于FEC的奇偶校验位，并且处理过程的数目也增加。

图35为示出根据由图33的交叉控制电路1403所执行的分组块产生方法的ATM信元块序列缓冲存储器1402的存储内容的存储器映象图。

根据图35中所示的方法，数据写入和读出方向由在ATM信元块序列缓冲存储器1402中的二维矩阵所示。每一块用户信息具有376个字节，ATM信元块序列的数据存储到31块用户信息中。因此，该数据总共有376×31＝11656个字节，对应于ATM信元块序列的数据量。相应地，可以不需要包含伪数据而实现该处理过程，这样可以获得有效地传输。

把数据写入ATM信元块序列缓冲存储器1402中的过程是在图35中由9001所示的列方向(在图中的纵向方向)上进行的。奇偶校验位的数目可以是对应于所需纠错能力的任何数值，而在本最佳实施例中为31字节的信息提供四字节的奇偶校验位。

4字节的用于FEC的奇偶校验位被添加到31字节的数据中。当完成在列方向上对用于FEC的奇偶校验位的写入操作时，则通过在接着的31字节信息中添加用于FEC的4字节奇偶校验位而获得的数据被写入在该列方向上写入，这样该地址在行方向上增加。当完成所有数据和用于FEC的奇偶校验位的写入时，则执行下一次读出操作。

另一方面，该读出操作是在如图35所示的二维地垂直于写入方向的方向上执行的。在本例中，读出操作是用户信息0、用户信息1和用户信息2至用于FEC 3的奇偶校验位进行的。

另外，如图34中1203所示，CRC的附加信息的处理，等等，是通过用于每次用户信息的读出操作执行的。在ATM传输终端装置的接收方，可以通过CRC错误检查执行错误检测，使得通过添加奇偶校验位可以实现对信元丢失的纠正。因此，通过利用AAL标准可以增加纠错能力。请注意，通过添加奇偶校验位可以实现对双错误的纠正。

在图33所示的DIF数据处理电路中，通过奇偶校验位添加电路1401对从块缓冲存储器6002输出的ATM信元块序列每31字节添加用于FEC的4字节奇偶校验位，然后输出到ATM信元块序列缓冲存储器1402。该ATM信元块序列缓冲存储器1402由能够在其中存储图35中所示的用户信息和用于FEC的奇偶校验位的两个存储器构成，并且这两个存储器交替用于写入操作和读出操作。该ATM信元块序列缓冲存储器1402的数据读出和写入由交叉缓冲控制电路1403所执行。

该交叉控制电路1403产生一个地址，使得从奇偶校验位添加电路1401输出的通过在31字节数据中添加4字节奇偶校验位而获得的35字节数据在行方向(在图35中的纵向方向)上写入ATM信元块序列缓冲存储器1402，并执行数据的写入操作。当完成把数据写入每行中时，在数据的列方向上，在行地址增加的方向上进行数据写入操作，当完成图35中所示的存储器写入操作时(除了8字节的附加信息外)，该写入操作切换到读出操作。对于读出操作，该交叉控制电路1403产生一个地址，使得该数据在图35的行方向上从ATM信元块序列缓冲存储器1402中读出，从而以一个用户信息单位顺序读出该数据(376字节)。

交叉控制电路1403为交叉处理重复执行固定地址的产生过程，因此，该电路可以由带有存储在一个时间序列地址的ROM的简单电路构成。从ATM信元块序列缓冲存储器1402读出的数据被从一输出端1404输出。来自输出端1404的输出变为图1的DIF数据处理电路104的输出，因此，下一进程进入到图1的ATM信元电路105a。

ATM信元形成电路105a执行上述AAL层和ATM层的处理。对于用于上述处理的电路，可以采用当前通用的用于进行根据第五类AAL的传输的设备来简单地实现该电路。对于网络接口106，可以用通用的ATM物理层大规模集成电路等器件来简单地实现该接口。因此，AAL层、ATM层和ATM物理层可以简单地以低成本实现。

如上文所述，根据该第十一最佳实施例，通过利用根据ATM标准的第五类AAL的错误检测的结果，并添加用于FEC的奇偶校验位，使得该奇偶校验位与第五类AAL错误检测方向相垂直，来提高纠错效果。特别地，通过第五类AAL的错误检测可以检测出作为ATM通信(分组通信)的信元丢失(分组丢失)，并且可以实现对被检测出错误的CS块进行信元丢失纠正。因此，可以获得能够经受信元丢失的高度可靠的通信。

另外，通过交叉控制电路1003可以执行交叉处理，因此，在一个ATM信元块序列的单元中的消除错误的效果很好。另外，当前有许多基于ATM标准的设备，并且这些设备可以用于AAL处理，因此，本发明可以容易地以低成本实现。

另外，能够以类似于第一实施例的方法来实现2.87％的数据量减少比例，这样可以明显地减少通信负载，以及减少对通信网络资源的使用。通过减少通信量，通信时间减少并且在一定程度上提高实时通信的可靠性。

另外，可以使交叉单元等于ATM信元块序列的数据量，因此，可以有效地执行数据传输而不需要添加伪数据或类似的无用数据。因此，可以明显地减少通信负载以及对通信网络资源的使用。通过减少通信量，通信时间变短，从而提高在一定程度上提高实时通信的可靠性。

数据在上级层中处理完成之后以一种非常易于在AAL层中处理的形式传输，因此，可以实现本最佳实施例，而不需要用于AAL层处理和后续阶段的附加电路。也就是说，可以原样地使用当前通用的设备，并且需要添加的电路可以用非常简单的电路结构来实现，因此，可以非常容易地以低成本实现该电路。另外，由CRC执行错误检测，因此，可以确保不仅检测出信元丢失而且检测数位错误，这样就可以提供一种不会发生错误的校正的高质量的传输系统。

尽管在第十一最佳实施例中执行交叉处理，但是本发明的范围不排除不执行交叉处理的形式。在这样一种情况中，最好使如图35所示的添加用于FEC的奇偶校验位的方向与本发明最佳实施例的方向相同，并使数据读出方向与写入方向相同。即使在这种情况下，也具有信元丢失纠正能力较高的效果。

第十一最佳实施例中以传输压缩图像作为一个例子。对于非压缩图像和声音信息，该错误不会传播到每个压缩分组中，并且该错误由交叉效果所消除，这样就可以实现特别高质量的传输。

第十二最佳实施例

图36为示出本发明第十二最佳实施例的结构的示意图，其中，图36(A)为示出该第十二最佳实施例DIF数据处理电路104j的结构的方框图，图36(B)为示出从图36(A)中的块缓冲存储器6002输入到交叉缓冲存储器2600的数据的方框图，图36(C)为示出根据由图36(A)的交叉控制电路2601所执行的交叉方法的交叉缓冲存储器2600的存储内容的存储器映象图，图36(D)为示出从图36(A)的奇偶校验位添加电路2602输入到交叉缓冲存储器2603的数据的方框图，以及图36(E)为示出根据由图36(A)的交叉控制电路2604所执行的交叉方法的交叉缓冲存储器2603的存储内容的存储器映象图。

该第十二最佳实施例的特征在于，与图33中的第十一最佳实施例的DIF数据处理电路104i相比，其中用一交叉缓冲存储器2600、一交叉控制电路2601、一奇偶校验位2602、一交叉缓冲存储器2603以及一交叉控制电路2604代替了电路1401、1402和1403。

在第十二最佳实施例的DIF数据处理电路104i中具有：

(a)一交叉控制电路2601，它通过把从块缓冲存储器6002输出的数据串在第一矩阵的第一方向上写入到具有第一矩阵的一交叉缓冲存储器2600中，然后，在垂直于该第一矩阵的第一方向的第二方向上从交叉缓冲存储器2600中读出该数据，然后，以一个数据单位在该第二方向上输出第一交叉处理之后获得的数据；

(b)一奇偶校验位添加电路2602，它把一个用于FEC的预定奇偶校验位添加到以一个数据单位在该第二方向上输出的数据中，然后输出该添加了用于FEC的奇偶校验位之后的数据；以及

(c)一交叉控制电路2604，它通过把从奇偶校验位添加电路2602输出的数据在与第一矩阵的第二方向相一致的第二矩阵的第四方向上写入到具有第二矩阵形式的交叉缓冲存储器2603中，然后，在与第二矩阵的第四方向相垂直的第三方向上从交叉缓冲存储器2603中读出数据而执行第二交叉处理，然后以一数据单位在该第三方向上输出在第二交叉处理之后获得的数据。

下面基于第十一实施例的系统未执行交叉处理的情况描述第十二实施例。本实施例也将以图37的DIF数据串1702被发送作为一个例子。

图38为示出具有图36(A)的DIF数据处理电路104j的ATM传输装置的ATM信元形成电路105输出的数据的结构的方框图。在图38中所示的示意性的二维矩阵中，DIF数据串的写入方向与读出方向相一致。从块缓冲存储器6002输出的DIF数据串1702被在上述矩阵的行方向上写入。该DIF数据串1702具有467个字节，因此，5字节伪数据(PAD)在第五类AAL处理的过程中添加，它用于对ATM信元的448字节有效数字长度的调整，并且一个包括CRC的8字节的尾部以类似方式在第五类AAL的处理过程中添加，以形成总共480字节。然后传送一个带有10个ATM信元的PDU。

最后，77字节的DIF块数据存储到由图38中的粗线所示的数据区。一个报头添加到每个DIF数据串中，变为由从左上向右下方向的阴影线所示的报头区。基于第五类AAL传输协议，由PAD区所示的PAD和由尾部区域所示的尾部在用于每个DIF块数据串、报头和用于FEC的奇偶校验位的矩阵的行方向上添加到矩阵的尾部。

在第十二最佳实施例中，用于FEC的5个奇偶校验位添加到用于传输的50个PDU中，但是，用于FEC的奇偶校验位的添加单元数不限于此。

如参照图37所述，一个PDU由6个DIF块构成并且图38中所示的传输单元由50个行的有效数据部分构成，因此，一个PDU由6×50＝300个DIF块构成。一个数据帧由1500个DIF块构成，因此，结果有1500/300＝5个数据帧，这样一个数据帧的DVC数据可以由图38的传输单元分五次传输。

在图36(A)中，DIF块数据串的输入是通过输入端6001进行的。在图36(A)中，图9和图36(B)中所示的DIF块数据串1702由块缓冲存储器6002和块缓冲存储器控制电路6003所获得。该数据串1702与图9中的1702相同。交叉缓冲存储器2600具有用于存储图38的数据部分和报头部分的容量，并且从块缓冲存储器6002输出的数据被顺序地在行方向上写入交叉缓冲存储器2600，并按二维矩阵的构思从左至右移动该行。从交叉缓冲存储器读出的数据是在列方向上进行的，并从上至下移动该列。该交叉缓冲存储器2600的写入和读出控制是由交叉缓冲存储器控制电路2601所执行的。在此有固定的写入和读出方法，因此，通过把该方法的程序存储于小容量的ROM中，并把该ROM设置在交叉控制电路2601上而简单地运用该方法。

在图36(C)中示出被写入交叉缓冲存储器2600中的数据的结构示意图。这对应于图38中的数据区和报头区。

从交叉缓冲存储器2600输出的数据被传输到奇偶校验位添加电路2602，如图36(D)所示，该用FEC的5字节的奇偶校验位被在列方向上添加到50字节的数据中。

从奇偶校验位添加电路2602输出的数据被写入交叉缓冲存储器2603。该写入操作是在列方向上进行的，并把该列从左至右移动。在行方向上顺序地执行数据读出操作，并把该行从上至下移动。该交叉缓冲存储器2603的写入和读出控制是由交叉控制电路2604所执行的。在此有固定的写入和读出方法，因此，通过把该方法的程序存储于小存储容量的ROM中，并设置具有该ROM的交叉控制电路2604而简单地实现该方法。

在图36(E)示出被写入交叉缓冲存储器2603中的数据的结构图。这对应于图38中的该数据区、报头区和纠正错误的奇偶校验位区域。从交叉缓冲存储器2603的输出是通过输出端2605执行的。

第五类AAL的处理是以第十最佳实施例的描述相类似的方式执行的，因此，ATM信元形成电路105a执行PAD的添加过程，以及CRC的尾部的添加过程等类似的操作，并且处理后的ATM信元块被通过网络接口106传输到ATM网络100。

如上文所述，根据本发明的第十二最佳实施例，可以有效地利用AAL协议功能进行用CRC的错误纠正。因此，通过在上级层中确定地检测出信元丢失和数位错误并执行信元丢失的纠正，可以提供没有错误性的纠正的高质量的传输系统。

在上文中已经以发送图9中的DIF数据串1702为例对第十二最佳实施例进行的描述。但是，数据删除不是本发明的本质内容，通过在二维矩阵的一个方向上执行错误检测并在垂直于上述方向的方向上执行错误纠正就可以获得某种效果。因此，本发明的范围不排除不执行数据删除的情况。

第十三最佳实施例

图39为示出根据本发明第十三最佳实施例的ATM发生装置1c的结构的方框图，而图40为示出由图39的ATM发生装置1c所执行的分组块产生方法的方框图。

第十三最佳实施例的ATM传输装置具有以数据处理单元1601和一ATM传输终端单元102。在本例中，数据处理单元1601具有类似于图1中的DIF数据处理电路104和一MPEG-TS产生电路1603。

第十三最佳实施例的特征在于，其中包括：

(a)一DIF数据处理电路104，它通过从属于根据输出自编码单元101的数据串的多个数据块的块信息中删除预定的冗余信息产生具有新的标识符的传输报头，并产生具有所产生的传输报头的传输单元；

(b)一个MPEG-TS产生电路1603，它输出包含由DIF数据处理电路104所产生的传输单元的数据串，并把该数据串按照MPEG传输流分组的单位分为多个分组；以及

(c)一ATM传输终端单元102，它从MPEG-TS产生电路1603经一传输线路传输多个分组。

第十三最佳实施例提供一种能够把数据映象到MPEG传输流分组(在下文中称为TSP)并且易于把该数据连接到现有的符合ATM的MPEG标准的MPEG传输装置的数据传输系统。

ATM的MPEG标准被描述在“ATM论坛技术委员会音像多媒体业务：需求视频标准1.0”af-saa-0049.000，1995年12月，ATM论坛技术委员会。

在图40中，附图标记1501表示在第一最佳实施例中所述的ATM信元块序列。该ATM信元序列由248个47字节的ATM信元块构成。另一方面，TSP由188字节构成。因此，ATM信元块序列可以刚好存储于47×248/188＝62个TSP中。即，四个ATM信元被存储在TSP中。在图40中，从1501至1502的变换示出这一状态。

后续处理过程符合ATM的MPEG标准，如1503所示，ATM传输是通过把两个MTP连接在一起，添加第五类AAL的附加信息，然后把所得结果分为由1504所示的48字节信元，并添加由1505所示的信元报头而进行的。

在第十三最佳实施例中，该数据量适用于映象到MTP(即，在ATM信元块序列1501的形成时间点处，总数据量已经为188字节的倍数)。因此，由于该数据仅仅连续地被进行预定的处理，后续数据变为十分简单。

在图39中，附图标记1601表示用于产生MPEG传输流的数据处理单元，并且由一个DIF数据处理电路104和一个MPEG-TS产生电路1603所构成。该DIF数据处理电路104与图1中的相同，即与图4中的电路相同。MPEG-TS产生电路1603从基于输出至DIF数据处理电路104的数据串的4个ATM信元块产生分别具有188字节的数据，然后输出的该MPEG传输流。ATM传输终端单元102具有类似于图1中的电路，并把输出从MPEG-TS产生电路1603输出的MPEG传输流输出到ATM网络100，并把该MPEG传输流置入ATM信元中。也就是说，ATM传输终端单元102是一个用于执行在图40中的1503、1504和1505的物理层以及它们的下级层上的处理，并把所得结果发送到ATM网络100。可以照原样使用当前通用的设备，因此，能够以低成本简单地实现该电路。

如上文所述，根据第十三最佳实施例，DVC数据具有适用于ATM的MPEG标准的数据结构，这样可以使用当前通用的MPEG传输设备。由于可以照原样使用当前通用的设备，这样可以在ATM中以非常简单且低成本的结构传输DVC数据。

在第十三最佳实施例中，可以用类似于第一最佳实施例中的方法获得2.87％的数据量减少比例，这样可以明显地减少通信负载以及对通信网络资源的使用。通过使通信量减少，可以减少通信时间并在一定程度上提高实时通信的可靠性。

另外，施加到ATM网络上的负载较小，并且施加到该网络内的ATM交换机等设备上的负载也较小。因此，可以明显减少信元丢失或类似错误发生的可能性，这样可以获得能够经受错误的高度可靠的传输。

尽管在第十三最佳实施例中，AAL层的处理是由第五类AAL年执行的，由47字节构成的ATM信元块适用于根据第一类AAL协议执行处理的情况，能够执行根据第一AAL协议的传输的设备也是当前通用的，所以可以照原样使用这些设备。

如上文所述，根据本发明的第一至第十三最佳实施例，可以用ATM传输图像信号、声音信号以及附加信息。

尽管在上述最佳实施例中是以ATM作为传输方式的一个实例，但是本说明书所述发明的范围不排除采用其他分组通信方式作为传输方式的情况。

尽管上述最佳实施例是以家用数字VTR数据作为一个实例的，但是对于用在使用相同压缩系统的广播行业的数字VTR也在标准化的考虑之内。本发明的范围不排除把本说明书的发明内容应用于这一领域的情况。

工业可行性

如上文所述，当前通用的设备可以按原样使用，并且可以通过非常简单的电路结构来实现附加电路。因此，能够以低成本非常容易地实现该电路。根据本发明，例如，DVC系统的数据(其中图像数据、声音数据和其它附加信息数据可以按照通过把数据分为固定长度的数据块所获得的数据串输出)可以由ATM网络的分组通信网络所传输。

本发明的第一个方面是显著减少通信的信息量，使得通信负载和对通信网络资源的使用明显减少。通过减少通信量，其优点是通信时间减少，并且在一定程度上提高实时通信的可靠性。由分组通信网络所使用的通信区减小，施加到网络上的负载减小，并且施加到网络的交换机上的负载减少。因此，分组丢失的可能减小，这样可以获得高度可靠的传输。

根据本发明的第二个方面，如果分组丢失和数位错误是在纠错范围之内的，则可以通过纠错过程来纠正该错误。即使当分组丢失和数位错误超出纠错能力之外，该错误也不会传播，这样可以提供能够经受分组丢失和数位错误的高质量的数据和声音传输。

根据本发明的第三个方面，如果分组丢失和数位错误是在纠错误范围之内的，则可以通过纠错过程来纠正该错误。当分组丢失和数位错误超出纠错能力之外时，则可以通过错误检测确保检测出是否发生数位错误，这样可按原样输出不包含数位错误的DIF块，以利用该数据的更大部分，而把包含一个数位错误的DIF块当做一个错误。通过这样执行纠错处理，可以提供能够保持高的图像质量和声音质量的传输系统。

根据本发明的第四个方面，如果发生分组丢失和数位错误，则可以确保检测出象时间代码等报头信息，这样可以确保检测出所传输的图像信息的位置，从而可以获得高质量的图像和声音的传输。

根据本发明的第五个方面，采用基于预定的分组通信网络的传输标准的错误检测结果，把用于FEC的奇偶校验位附加到与错误检测的方向相垂直的方向上，从而使得错误检测的效果最大。特别地，通过错误检测可以检测出作为分组通信网络的典型错误的分组丢失现象，并可以实现对检测出错误的预定数据块进行分组丢失纠正。因此，可以实现能够特别经受分组丢失的高度可靠的通信。

根据本发明的第六个方面，可以获得类似于本发明第一个方面的积极效果，并且可以使象DVC数据或类似的数字数据具有适用于ATM的MPEG标准的数据结构。因此，可以按原样使用当前通用的MPEG传输装置，这样类似于DVC数据的数字数据能够由具有非常简单的结构的ATM传输系统以低成本传输。

Claims (15)

1、一种用于以分组形式发送一发送单元的分组传输装置，其中该发送单元中包括一个排列成把预定数据分为多个数据块的数据串，每个数据块具有固定的长度，用于指定至少数据块的类型和数据块次序之一的数据块信息被附加到每个数据块上，其中该分组传输装置中包括：

产生装置，它用于通过自属于所述数据串的多个块的块信息中删除预定的冗余信息产生具有新标识的发送报头，并产生具有所产生的发送报头的发送单元；以及

传输装置，它用于通过发送线路发送由所述产生装置产生的发送单元。

2、根据权利要求1所述的分组传输装置，

其特征在于，所述产生装置通过构造代表多个数据块的信息的一个数据块信息产生一个新的标识符，并产生具有所产生的标识符的发送报头。

3、根据权利要求2所述的分组传输装置，

其特征在于，所述产生装置构造代表相同数据块的信息的一个数据块的信息。

4、根据权利要求1至3中的任何一项所述的分组传输装置，

其特征在于所述产生装置删除至少包括保留数据和无效数据之一的冗余信息。

5、根据权利要求1所述的分组传输装置，

其特征在于所述发送报头包括一个时间代码和一个序列号。

6、根据权利要求1所述的分组传输装置，

其特征在于所述传输装置通过使用第一类AAL作为异步传输模式的自适应层功能的异步传输模式传输系统发送所述发送单元。

7、根据权利要求1所述的分组传输装置，

其特征在于所述传输装置通过使用第五类AAL作为异步传输模式的自适应层功能的异步传输模式传输系统发送所述发送单元。

8、根据权利要求6所述的分组传输装置，

其特征在于，所述传输装置在所述产生的发送单元中添加一个用于错误纠正的奇偶校验位，对包括所述添加的用于错误纠正的奇偶校验位的数据进行交叉处理，并把该交叉处理之后所获得的数据作为一个发送单元输出。

9、根据权利要求8所述的分组传输装置，

其特征在于，所述产生装置通过把包含所述用于错误纠正的附加奇偶校验位在具有矩阵形式的存储装置的所述矩阵的第一方向上写入该存储装置，然后在垂直于所述矩阵的第一方向的第二方向上从所述存储装置中读出该数据以执行交叉处理。

10、一种用于以分组形式发送一个包括数据串的发送单元的分组传输装置，其中该数据串排列成使得预定数据被分为多个数据块，每个数据块具有固定的长度，该分组传输装置中包括：

第一交叉处理装置，它用于通过把所述数据串按第一矩阵的第一方向写入具有第一矩阵形式的第一存储装置，然后按垂直于所述第一矩阵的第一方向的第二方向从所述第一存储装置中读取数据来执行第一交叉处理，并且在第二方向以一个数据单位输出在所述第一交叉处理之后获得的数据；

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个数据单位在第二方向上添加到从所述第一交叉处理装置中输出的数据中，并把已经添加用于错误纠正的奇偶校验位的数据输出；

第二交叉处理装置，它用于通过把奇偶校验位添加装置输出的数据按照与所述第一矩阵的第二方向相一致的第二矩阵的第四方向写入具有第二矩阵形式的第二存储装置中，然后，按照与所述第二矩阵的第四方向相垂直的第三方向从所述第二存储装置读取数据而执行第二交叉处理，并在该第三方向上以一个数据单位输出在所述第二交叉处理之后获得的数据；以及

传输装置，它用于通过传输线路发送从所述第二交叉处理装置输出的数据，作为在该第三方向上的一个数据单元的一个传输单元，其中，所述传输装置利用第一类AAL作为异步传输模式的一自适应层功能通过一ATM传输系统传输所述传输单元。

11.一种用于以分组形式发送一个包括数据串的发送单元的分组传输装置，其中该数据串排列成使得预定数据被分为多个数据块，每个数据块具有固定的长度，该分组传输装置中包括：

第一交叉处理装置，它用于通过把所述数据串按第一矩阵的第一方向写入具有第一矩阵形式的第一存储装置，然后按垂直于所述第一矩阵的第一方向的第二方向从所述第一存储装置中读取数据来执行第一交叉处理，并且在第二方向以一个数据单位输出在所述第一交叉处理之后获得的数据；

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个数据单位在第二方向上添加到从所述第一交叉处理装置中输出的数据中，并把已经添加用于错误纠正的奇偶校验位的数据输出；

第二交叉处理装置，它用于通过把奇偶校验位添加装置输出的数据按照与所述第一矩阵的第二方向相一致的第二矩阵的第四方向写入具有第二矩阵形式的第二存储装置中，然后，按照与所述第二矩阵的第四方向相垂直的第三方向从所述第二存储装置读取数据而执行第二交叉处理，并在该第三方向上以一个数据单位输出在所述第二交叉处理之后获得的数据；以及

传输装置，它用于通过传输线路发送从所述第二交叉处理装置输出的数据，作为在该第三方向上的一个数据单元的一个传输单元，其中所述传输装置利用第五类AAL作为异步传输模式的一自适应层功能通过一ATM传输系统传输所述传输单元。

12、根据权利要求10和11所述的分组传输装置，其特征在于其中还包括：

产生装置，它位于所述第一交叉处理装置的前级，用于通过自属于所述数据串的多个块的块信息中删除预定的冗余信息，产生具有一个新的标识符的传输报头，并把包括具有所产生的传输报头的一个传输单元的数据输出到所述第一交叉处理装置。

13、一种用于以分组形式发送一个包括数据串的发送单元的分组传输装置，其中该数据串排列成使得预定数据被分为多个数据块，每个数据块具有固定的长度，该分组传输装置中包括：

奇偶校验位添加装置，它用于通过把预定的用于错误纠正的奇偶校验位以一个预定的数据单位添加到所述数据串中，并把已经添加用于错误纠正的所述奇偶校验位的数据输出；

交叉处理装置，它用于通过把从所述奇偶校验位添加装置输出的数据按照所述矩阵的第一方向写入具有一矩阵形式的存储装置中，然后，按照与所述矩阵的第一方向相垂直的第二方向从所述第二存储装置读取数据，从而执行交叉处理，并在该第二方向上以一个数据单位输出在所述交叉处理之后获得的数据；以及

传输装置，它用于通过传输线路把输出自所述交叉处理装置的数据作为在所述第二方向上的数据单元的发送单元发送，其中，在所述第二方向上的数据单元是异步传输模式的一个信元块单元。

14、根据权利要求13所述的分组传输装置，其特征在于其中还包括：

产生装置，它位于所述奇偶校验添加装置的前级，用于通过自属于基于所述数据串的多个块的块信息中删除预定的冗余信息，产生具有一个新的标识符的传输报头，并把包括具有所产生的传输报头的一个传输单元的数据输出到所述奇偶校验添加装置。

15、一种用于以分组形式发送一个包括数据串的发送单元的分组传输装置，其中数据串排列成使得预定数据被分为多个数据块，每个数据块具有固定的长度，用于指定至少数据块的类型和数据块次序之一的数据块信息被附加到每个数据块上，该分组传输装置中包括：

产生装置，它用于通过自属于基于所述数据串的多个数据块的块信息中删除预定的冗余信息，产生具有一个新的标识符的发送报头，并且产生具有所产生的发送报头的一个发送单元；

分组形成装置，它用于把包括由所述产生装置产生的发送单元的数据串以MPG传输流分组为单位分为多个分组，并输出这些分组；以及

传输装置，它用于通过传输线路把自所述分组形成装置输出的多个分组发送出去。

Images