JP3039385B2 - Ａｔｍ通信装置 - Google Patents
Ａｔｍ通信装置Info
- Publication number
- JP3039385B2 JP3039385B2 JP20551796A JP20551796A JP3039385B2 JP 3039385 B2 JP3039385 B2 JP 3039385B2 JP 20551796 A JP20551796 A JP 20551796A JP 20551796 A JP20551796 A JP 20551796A JP 3039385 B2 JP3039385 B2 JP 3039385B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cell
- atm
- divided
- pdu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＨＩＰＰＩのインタ
ーフェース信号を使用したＡＴＭ通信装置に係わり、特
に効率良く高速にデータパケットを転送することのでき
るＡＴＭ通信装置に関する。
ーフェース信号を使用したＡＴＭ通信装置に係わり、特
に効率良く高速にデータパケットを転送することのでき
るＡＴＭ通信装置に関する。
【０００２】
【従来の技術】ＨＩＰＰＩ（ヒッピ：High Performance
Parallel Interface ）は、情報の伝送速度が８００Ｍ
ｂｐｓ（メガビット／秒）あるいは１．６Ｇｂｐｓ（ギ
ガビット／秒）の高速データ転送を行うための電気信号
インターフェースである。ＨＩＰＰＩのインターフェー
ス信号は、主としてスーパーコンピュータやグラフィッ
クコンピュータの高速通信用に使用されている。このよ
うな高速データを効率良く転送するために、ＡＴＭ（As
ynchronous Transfer Mode：非同期転送モード)回線側
では最低でも６２２ＭｂｐｓのＳＴＭ−４（ITU-T:Inte
rnational Telecommunication Standardization Sector
の勧告によるSYNCHONOUS Transfer Module-4(622Ｍbps
) ）の回線か、それ以上の超高速回線を必要としてい
る。ところが、この６２２ＭｂｐｓのＳＴＭ−４回線は
ＡＴＭネットワークの加入者回線として高価であり、未
だ広く使用されるには至っていない。
Parallel Interface ）は、情報の伝送速度が８００Ｍ
ｂｐｓ（メガビット／秒）あるいは１．６Ｇｂｐｓ（ギ
ガビット／秒）の高速データ転送を行うための電気信号
インターフェースである。ＨＩＰＰＩのインターフェー
ス信号は、主としてスーパーコンピュータやグラフィッ
クコンピュータの高速通信用に使用されている。このよ
うな高速データを効率良く転送するために、ＡＴＭ（As
ynchronous Transfer Mode：非同期転送モード)回線側
では最低でも６２２ＭｂｐｓのＳＴＭ−４（ITU-T:Inte
rnational Telecommunication Standardization Sector
の勧告によるSYNCHONOUS Transfer Module-4(622Ｍbps
) ）の回線か、それ以上の超高速回線を必要としてい
る。ところが、この６２２ＭｂｐｓのＳＴＭ−４回線は
ＡＴＭネットワークの加入者回線として高価であり、未
だ広く使用されるには至っていない。
【０００３】図７は、従来のＨＩＰＰＩインターフェー
スを使用したＡＴＭ通信装置のデータ転送の様子を示し
たものである。ＡＮＳＩ（American National Standard
s Institute:米国規格協会）の勧告によるこのクレジッ
ト制御によるデータ転送で、送信側は送信要求が発生す
るとＡＴＭ回線を経由して、データの受信側に対して接
続要求パケット１１の送信を行う。ここでクレジット制
御とは、受信側でデータのオーバーフローが発生しない
ように、送信側から送信を制御する技術の１つである。
具体的には、受信側で現在受信可能なパケット数を表わ
す値としてのクレジット値を、受信側から送信側へ適時
通知することにより実現する。この場合のパケットと
は、送受信の単位となる単位データ長を表わし、プロト
コル（通信手順）上のパケットと一致するとは限らな
い。
スを使用したＡＴＭ通信装置のデータ転送の様子を示し
たものである。ＡＮＳＩ（American National Standard
s Institute:米国規格協会）の勧告によるこのクレジッ
ト制御によるデータ転送で、送信側は送信要求が発生す
るとＡＴＭ回線を経由して、データの受信側に対して接
続要求パケット１１の送信を行う。ここでクレジット制
御とは、受信側でデータのオーバーフローが発生しない
ように、送信側から送信を制御する技術の１つである。
具体的には、受信側で現在受信可能なパケット数を表わ
す値としてのクレジット値を、受信側から送信側へ適時
通知することにより実現する。この場合のパケットと
は、送受信の単位となる単位データ長を表わし、プロト
コル（通信手順）上のパケットと一致するとは限らな
い。
【０００４】接続要求パケット１１を受信したデータの
受信側では、データの受信が可能であれば、初期クレジ
ットを含んだパケット１２を送信側に返信する。通信の
一番最初に受信側から送信側に通知されるクレジット値
を初期クレジット値という。このときの初期クレジット
値としては、通常の場合、受信側で受信可能な最大連続
バースト（burst ）数に対応したバッファ数を表わす値
が使用される。ここでバーストは固定長であり、一般に
複数のバーストで可変長の１つのパケットが構成され
る。
受信側では、データの受信が可能であれば、初期クレジ
ットを含んだパケット１２を送信側に返信する。通信の
一番最初に受信側から送信側に通知されるクレジット値
を初期クレジット値という。このときの初期クレジット
値としては、通常の場合、受信側で受信可能な最大連続
バースト（burst ）数に対応したバッファ数を表わす値
が使用される。ここでバーストは固定長であり、一般に
複数のバーストで可変長の１つのパケットが構成され
る。
【０００５】ＨＩＰＰＩの場合、クレジット制御はＨＩ
ＰＰＩバースト単位に適用される。プロトコル上のＨＩ
ＰＰＩパケットは、複数のＨＩＰＰＩバーストから構成
され、ＨＩＰＰＩパケット単位に送信先が設定される。
したがって、ＨＩＰＰＩの場合のクレジット制御の対象
はＨＩＰＰＩバーストである。
ＰＰＩバースト単位に適用される。プロトコル上のＨＩ
ＰＰＩパケットは、複数のＨＩＰＰＩバーストから構成
され、ＨＩＰＰＩパケット単位に送信先が設定される。
したがって、ＨＩＰＰＩの場合のクレジット制御の対象
はＨＩＰＰＩバーストである。
【０００６】データの送信側では、初期クレジットを含
むパケット１２を受信すると、この初期クレジットに該
当する数のＨＩＰＰＩバーストを連続して送信すること
ができる。この図７では、矢印付きの太線１３のそれぞ
れ１本１本を１個ずつのＨＩＰＰＩバーストに対応して
表わしている。
むパケット１２を受信すると、この初期クレジットに該
当する数のＨＩＰＰＩバーストを連続して送信すること
ができる。この図７では、矢印付きの太線１３のそれぞ
れ１本１本を１個ずつのＨＩＰＰＩバーストに対応して
表わしている。
【０００７】データの送信側でＨＩＰＰＩパケットの送
信を開始すると、データの受信側では事前に決めてある
新たなクレジット値に相当する数のＨＩＰＰＩバースト
を受信した時点で、この新クレジットを送信側に返信１
４する。これにより受信側は、この新クレジット値（図
の例では新クレジット値が“８”に設定されている。）
に相当する数のＨＩＰＰＩバーストの受信が可能なこと
を送信側に通知することになる。この通知は、送信側の
ＨＩＰＰＩバーストがすべて送信完了するまでの間、繰
り返されことになる。送信側から受信側に対してすべて
のＨＩＰＰＩバーストが送出されるまで、以上の制御が
繰り返される。送信側がＨＩＰＰＩバーストの送出を完
了すると、切断を指示するための切断指示パケット１５
が受信側に送出される。
信を開始すると、データの受信側では事前に決めてある
新たなクレジット値に相当する数のＨＩＰＰＩバースト
を受信した時点で、この新クレジットを送信側に返信１
４する。これにより受信側は、この新クレジット値（図
の例では新クレジット値が“８”に設定されている。）
に相当する数のＨＩＰＰＩバーストの受信が可能なこと
を送信側に通知することになる。この通知は、送信側の
ＨＩＰＰＩバーストがすべて送信完了するまでの間、繰
り返されことになる。送信側から受信側に対してすべて
のＨＩＰＰＩバーストが送出されるまで、以上の制御が
繰り返される。送信側がＨＩＰＰＩバーストの送出を完
了すると、切断を指示するための切断指示パケット１５
が受信側に送出される。
【０００８】このように従来のＡＴＭ通信装置では、例
えば特開平４−２２０８３５号公報あるいは特開平５−
２２３３４号公報記載の技術で前提としているように、
ＡＴＭ側の通信回線は、送受１本ずつの高速ＡＴＭ回線
で構成されていた。すなわち、物理的も論理的にも、送
信と受信が独立したＨＩＰＰＩインターフェースとＡＴ
Ｍ側の送信および受信回線との対応は、１対１の関係と
なるように構成されていた。
えば特開平４−２２０８３５号公報あるいは特開平５−
２２３３４号公報記載の技術で前提としているように、
ＡＴＭ側の通信回線は、送受１本ずつの高速ＡＴＭ回線
で構成されていた。すなわち、物理的も論理的にも、送
信と受信が独立したＨＩＰＰＩインターフェースとＡＴ
Ｍ側の送信および受信回線との対応は、１対１の関係と
なるように構成されていた。
【０００９】
【発明が解決しようとする課題】ＨＩＰＰＩインターフ
ェースとＡＴＭ側のこのような対応関係では、転送効率
を犠牲にして、一般的な１５５ＭのＳＴＭ−１回線を使
用して通信を行うか、または高価で希少な６２２Ｍｂｐ
ｓのＳＴＭ−４回線を使用して通信を行うことになる。
しかしながら、たとえ６２２ＭｂｐｓのＳＴＭ−４回線
を使用したとしても、ＨＩＰＰＩインターフェースにお
ける８００Ｍｂｐｓの通信速度を収容するには容量不足
であり、高速で効率の良いＨＩＰＰＩのインターフェー
ス信号を使用したＡＴＭ通信を行うことができない。Ａ
ＴＭ回線には、この外に２．４Ｇｂｐｓの通信速度の回
線も存在するが、これは主として中継回線用のもので、
加入者とＡＴＭネットワークとの直接の接続には使用さ
れていない。
ェースとＡＴＭ側のこのような対応関係では、転送効率
を犠牲にして、一般的な１５５ＭのＳＴＭ−１回線を使
用して通信を行うか、または高価で希少な６２２Ｍｂｐ
ｓのＳＴＭ−４回線を使用して通信を行うことになる。
しかしながら、たとえ６２２ＭｂｐｓのＳＴＭ−４回線
を使用したとしても、ＨＩＰＰＩインターフェースにお
ける８００Ｍｂｐｓの通信速度を収容するには容量不足
であり、高速で効率の良いＨＩＰＰＩのインターフェー
ス信号を使用したＡＴＭ通信を行うことができない。Ａ
ＴＭ回線には、この外に２．４Ｇｂｐｓの通信速度の回
線も存在するが、これは主として中継回線用のもので、
加入者とＡＴＭネットワークとの直接の接続には使用さ
れていない。
【００１０】このように従来のＡＴＭ通信装置では、一
般的な１５５ＭｂｐｓのＳＴＭ−１回線を用いた通信を
行うと遅すぎるという問題があった。また、６２２Ｍｂ
ｐｓのＳＴＭ−４回線を使用したとしても遅い上に高価
になるという問題があった。更に、高速なＨＩＰＰＩイ
ンターフェースの性能を十分に生かすためには６２２Ｍ
ｂｐｓ以上のＡＴＭ回線を使用する必要があった。した
がって、たとえ経済的な６２２ＭｂｐｓのＳＴＭ−４回
線に空きがある場合であっても、これを使用せずに遊ば
せておくという点で、不経済な装置となっていた。
般的な１５５ＭｂｐｓのＳＴＭ−１回線を用いた通信を
行うと遅すぎるという問題があった。また、６２２Ｍｂ
ｐｓのＳＴＭ−４回線を使用したとしても遅い上に高価
になるという問題があった。更に、高速なＨＩＰＰＩイ
ンターフェースの性能を十分に生かすためには６２２Ｍ
ｂｐｓ以上のＡＴＭ回線を使用する必要があった。した
がって、たとえ経済的な６２２ＭｂｐｓのＳＴＭ−４回
線に空きがある場合であっても、これを使用せずに遊ば
せておくという点で、不経済な装置となっていた。
【００１１】そこで本発明の目的は、比較的低速なＡＴ
Ｍ回線を有効に活用してＨＩＰＰＩインターフェースを
使用した高速なＡＴＭ通信を行うことのできるＡＴＭ通
信装置を提供することにある。
Ｍ回線を有効に活用してＨＩＰＰＩインターフェースを
使用した高速なＡＴＭ通信を行うことのできるＡＴＭ通
信装置を提供することにある。
【００１２】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）入力される所定ビット長を１単位とする信号
をそれぞれ予め定めたビット数の比率で複数系統の信号
に分割する信号分割手段と、（ロ）信号分割手段によっ
て分割されたそれぞれの信号を同一系統ごとにそれぞれ
個別に分割してセルに組み立てるセル組立手段と、
（ハ）このセル組立手段によって系統別に組み立てられ
るそれぞれのセルを同一時間に同一量だけ系統別に用意
された少なくとも各通信速度の合計が予め決められた通
信速度を有する複数の信号伝送路に対してそれぞれ独立
して並列に送出する系統別セル送出手段と、（ニ）系統
別に用意された複数の信号伝送路をそれぞれ介して系統
別セル送出手段から送られてきた系統別のセルをセル組
立手段で個別に分割してセルに組み立てたその回数と等
しい数でそれぞれ分解するセル分解手段と、（ホ）この
セル分解手段によって分解された各系統別のそれぞれの
セルを１つの系統に統合して前記した所定ビット長を１
単位とする信号を再生する信号再生手段とをＡＴＭ通信
装置に具備させる。
は、（イ）入力される所定ビット長を１単位とする信号
をそれぞれ予め定めたビット数の比率で複数系統の信号
に分割する信号分割手段と、（ロ）信号分割手段によっ
て分割されたそれぞれの信号を同一系統ごとにそれぞれ
個別に分割してセルに組み立てるセル組立手段と、
（ハ）このセル組立手段によって系統別に組み立てられ
るそれぞれのセルを同一時間に同一量だけ系統別に用意
された少なくとも各通信速度の合計が予め決められた通
信速度を有する複数の信号伝送路に対してそれぞれ独立
して並列に送出する系統別セル送出手段と、（ニ）系統
別に用意された複数の信号伝送路をそれぞれ介して系統
別セル送出手段から送られてきた系統別のセルをセル組
立手段で個別に分割してセルに組み立てたその回数と等
しい数でそれぞれ分解するセル分解手段と、（ホ）この
セル分解手段によって分解された各系統別のそれぞれの
セルを１つの系統に統合して前記した所定ビット長を１
単位とする信号を再生する信号再生手段とをＡＴＭ通信
装置に具備させる。
【００１３】すなわち請求項１記載の発明では、入力さ
れる所定ビット長を１単位とする信号を信号分割手段に
よって予め定めたビット数の比率で複数系統の信号に分
割する。分割は等分割としての形態をとってもよいし、
各系統ごとに比率が異なるようなものであってもよい。
これは、後に説明するように信号伝送路の通信速度と深
い関係があるので、これとの関係で分割の比率を設定す
ることが望ましい。信号分割手段によって分割されたそ
れぞれの信号は、分割によって元の信号よりもデータ量
が減少する。そこで、信号を信号分割手段によって分割
された次の同一系統の信号やそれ以降の同一系統の信号
を、それぞれの系統ごとにそれぞれ個別に分割してセル
に組み立てる。そしてこれらの系統別のセルを同一時間
に同一量だけ各系統別に設けた少なくとも各通信速度の
合計が予め決められた通信速度を有する複数の信号伝送
路それぞれに独立して並列に送出する。したがって、信
号分割手段で細かく分割された信号の系統ほど、信号分
割手段でそれぞれ分割して得られた自系統の信号を多く
組み込んでセルに組み立てて送出することができ、結果
的に伝送路の通信速度が低くても、その予め決められた
通信速度が信号伝送路の最大スループットの転送を実現
する通信速度である場合、この最大スループットでの転
送を容易に実現することができる。受信側では、系統別
に送信側と逆の工程を辿って最終的に元の所定ビット長
を１単位とする信号を再生する。このようにして、ｎ系
統の信号伝送路を持つことで、比較的遅い通信速度の信
号伝送路を用いても十分な通信速度でＡＴＭ通信を行う
ことが可能になる。
れる所定ビット長を１単位とする信号を信号分割手段に
よって予め定めたビット数の比率で複数系統の信号に分
割する。分割は等分割としての形態をとってもよいし、
各系統ごとに比率が異なるようなものであってもよい。
これは、後に説明するように信号伝送路の通信速度と深
い関係があるので、これとの関係で分割の比率を設定す
ることが望ましい。信号分割手段によって分割されたそ
れぞれの信号は、分割によって元の信号よりもデータ量
が減少する。そこで、信号を信号分割手段によって分割
された次の同一系統の信号やそれ以降の同一系統の信号
を、それぞれの系統ごとにそれぞれ個別に分割してセル
に組み立てる。そしてこれらの系統別のセルを同一時間
に同一量だけ各系統別に設けた少なくとも各通信速度の
合計が予め決められた通信速度を有する複数の信号伝送
路それぞれに独立して並列に送出する。したがって、信
号分割手段で細かく分割された信号の系統ほど、信号分
割手段でそれぞれ分割して得られた自系統の信号を多く
組み込んでセルに組み立てて送出することができ、結果
的に伝送路の通信速度が低くても、その予め決められた
通信速度が信号伝送路の最大スループットの転送を実現
する通信速度である場合、この最大スループットでの転
送を容易に実現することができる。受信側では、系統別
に送信側と逆の工程を辿って最終的に元の所定ビット長
を１単位とする信号を再生する。このようにして、ｎ系
統の信号伝送路を持つことで、比較的遅い通信速度の信
号伝送路を用いても十分な通信速度でＡＴＭ通信を行う
ことが可能になる。
【００１４】請求項２記載の発明では、（イ）入力され
る所定ビット長を１単位とするＨＩＰＰＩバーストをＨ
−ＰＤＵに変換する第１の信号変換手段と、（ロ）この
第１の信号変換手段によって変換された後のＨ−ＰＤＵ
をそれぞれ予め定めたビット数の比率で複数系統の分割
Ｈ−ＰＤＵに分割する信号分割手段と、（ハ）信号分割
手段によって分割されたそれぞれの分割Ｈ−ＰＤＵを同
一系統ごとにそれぞれ個別に分割して系統別のそれぞれ
の信号のビット数が所定ビット長となったセルに組み立
てるセル組立手段と、（ニ）このセル組立手段によって
系統別に組み立てられるそれぞれのセルを同一時間に同
一量だけ系統別に用意された少なくとも各通信速度の合
計が予め決められた通信速度を有する複数のＡＴＭ回線
に対してそれぞれ独立して並列に送出する系統別セル送
出手段と、（ホ）系統別に用意された複数のＡＴＭ回線
をそれぞれ介して対応するセル送出手段から送られてき
た系統別のセルをセル組立手段で複数回セルに組み立て
たその回数と等しい数の分割Ｈ−ＰＤＵにそれぞれ分解
するセル分解手段と、（ヘ）このセル分解手段によって
分解して得られた各系統別のそれぞれの分割Ｈ−ＰＤＵ
を１つの系統に統合してＨ−ＰＤＵを再生する信号再生
手段と、（ト）この信号再生手段によって再生されたＨ
−ＰＤＵをＨＩＰＰＩバーストに変換する第２の信号変
換手段とをＡＴＭ通信装置に具備させる。
る所定ビット長を１単位とするＨＩＰＰＩバーストをＨ
−ＰＤＵに変換する第１の信号変換手段と、（ロ）この
第１の信号変換手段によって変換された後のＨ−ＰＤＵ
をそれぞれ予め定めたビット数の比率で複数系統の分割
Ｈ−ＰＤＵに分割する信号分割手段と、（ハ）信号分割
手段によって分割されたそれぞれの分割Ｈ−ＰＤＵを同
一系統ごとにそれぞれ個別に分割して系統別のそれぞれ
の信号のビット数が所定ビット長となったセルに組み立
てるセル組立手段と、（ニ）このセル組立手段によって
系統別に組み立てられるそれぞれのセルを同一時間に同
一量だけ系統別に用意された少なくとも各通信速度の合
計が予め決められた通信速度を有する複数のＡＴＭ回線
に対してそれぞれ独立して並列に送出する系統別セル送
出手段と、（ホ）系統別に用意された複数のＡＴＭ回線
をそれぞれ介して対応するセル送出手段から送られてき
た系統別のセルをセル組立手段で複数回セルに組み立て
たその回数と等しい数の分割Ｈ−ＰＤＵにそれぞれ分解
するセル分解手段と、（ヘ）このセル分解手段によって
分解して得られた各系統別のそれぞれの分割Ｈ−ＰＤＵ
を１つの系統に統合してＨ−ＰＤＵを再生する信号再生
手段と、（ト）この信号再生手段によって再生されたＨ
−ＰＤＵをＨＩＰＰＩバーストに変換する第２の信号変
換手段とをＡＴＭ通信装置に具備させる。
【００１５】すなわち請求項２記載の発明では、入力さ
れる所定ビット長を１単位とするＨＩＰＰＩバーストを
Ｈ−ＰＤＵに変換した後、このＨ−ＰＤＵを信号分割手
段によって予め定めたビット数の比率で複数系統の信号
に分割する。分割は等分割としての形態をとってもよい
し、各系統ごとに比率が異なるようなものであってもよ
い。これは、後に説明するように信号伝送路の通信速度
と深い関係があるので、これとの関係で分割の比率を設
定することが望ましい。信号分割手段によって分割され
たそれぞれの信号は、分割によって元の信号よりもデー
タ量が減少する。そこで、信号を信号分割手段によって
分割された次の同一系統の信号やそれ以降の同一系統の
信号を、それぞれの系統ごとにそれぞれ個別に定められ
た回数分だけ分割してセルに組み立てる。そしてこれら
の系統別のセルを同一時間に同一量だけ各系統別に設け
た少なくとも各通信速度の合計が予め決められた通信速
度を有する複数のＡＴＭ回線それぞれに独立して並列に
送出する。したがって、信号分割手段で細かく分割され
た信号の系統ほど、信号分割手段でそれぞれ分割して得
られた自系統の信号を多く組み込んでセルに組み立てて
送出することができ、結果的にＡＴＭ回線の通信速度が
低くても、その予め決められた通信速度がＡＴＭ回線の
最大スループットの転送を実現する通信速度である場
合、この最大スループットでの転送を容易に実現するこ
とができる。受信側では、系統別に送信側と逆の工程を
辿って最終的に元の所定ビット長を１単位とするＨＩＰ
ＰＩバーストを再生する。このようにして、ｎ系統の信
号伝送路を持つことで、比較的遅い通信速度の信号伝送
路を用いても十分な通信速度でＡＴＭ通信を行うことが
可能になる。
れる所定ビット長を１単位とするＨＩＰＰＩバーストを
Ｈ−ＰＤＵに変換した後、このＨ−ＰＤＵを信号分割手
段によって予め定めたビット数の比率で複数系統の信号
に分割する。分割は等分割としての形態をとってもよい
し、各系統ごとに比率が異なるようなものであってもよ
い。これは、後に説明するように信号伝送路の通信速度
と深い関係があるので、これとの関係で分割の比率を設
定することが望ましい。信号分割手段によって分割され
たそれぞれの信号は、分割によって元の信号よりもデー
タ量が減少する。そこで、信号を信号分割手段によって
分割された次の同一系統の信号やそれ以降の同一系統の
信号を、それぞれの系統ごとにそれぞれ個別に定められ
た回数分だけ分割してセルに組み立てる。そしてこれら
の系統別のセルを同一時間に同一量だけ各系統別に設け
た少なくとも各通信速度の合計が予め決められた通信速
度を有する複数のＡＴＭ回線それぞれに独立して並列に
送出する。したがって、信号分割手段で細かく分割され
た信号の系統ほど、信号分割手段でそれぞれ分割して得
られた自系統の信号を多く組み込んでセルに組み立てて
送出することができ、結果的にＡＴＭ回線の通信速度が
低くても、その予め決められた通信速度がＡＴＭ回線の
最大スループットの転送を実現する通信速度である場
合、この最大スループットでの転送を容易に実現するこ
とができる。受信側では、系統別に送信側と逆の工程を
辿って最終的に元の所定ビット長を１単位とするＨＩＰ
ＰＩバーストを再生する。このようにして、ｎ系統の信
号伝送路を持つことで、比較的遅い通信速度の信号伝送
路を用いても十分な通信速度でＡＴＭ通信を行うことが
可能になる。
【００１６】請求項３記載の発明では、請求項２記載の
ＡＴＭ通信装置で信号分割手段によって分割される前の
Ｈ−ＰＤＵのワード方向のビット幅と、分割後のそれぞ
れの分割Ｈ−ＰＤＵのワード方向のビット幅の合計値が
等しく、かつセル組立手段によって組み立てられたこれ
ら分割Ｈ−ＰＤＵを元にしたセルのワード数が信号分割
手段によって分割される前のＨ−ＰＤＵのワード数と等
しくなるようにＨ−ＰＤＵが分割されていることを特徴
としている。これにより、無駄のない効率的な通信が可
能になり、経済性にも寄与することになる。
ＡＴＭ通信装置で信号分割手段によって分割される前の
Ｈ−ＰＤＵのワード方向のビット幅と、分割後のそれぞ
れの分割Ｈ−ＰＤＵのワード方向のビット幅の合計値が
等しく、かつセル組立手段によって組み立てられたこれ
ら分割Ｈ−ＰＤＵを元にしたセルのワード数が信号分割
手段によって分割される前のＨ−ＰＤＵのワード数と等
しくなるようにＨ−ＰＤＵが分割されていることを特徴
としている。これにより、無駄のない効率的な通信が可
能になり、経済性にも寄与することになる。
【００１７】請求項４記載の発明では、信号分割手段に
よる分割の比率とそれぞれの系統の信号伝送路の通信速
度が正比例の関係にあることを特徴としている。これ
は、分割によって小さなデータ量となった信号ほど１つ
のセルに組み込む回数（信号の個数）を多くすることが
できるので、セルをそれほど高速に伝送する必要がな
く、通信速度が遅くてもよいということになり、分割後
の信号のデータ量がより大きくなればそれに伴って通信
速度が速くてもよいというとになるからである。信号伝
送路の数が多くなれば、これに伴って信号分割手段でよ
り多くの信号に分割することができるので、一般により
通信速度の遅い信号伝送路でも対応することができるよ
うになる。
よる分割の比率とそれぞれの系統の信号伝送路の通信速
度が正比例の関係にあることを特徴としている。これ
は、分割によって小さなデータ量となった信号ほど１つ
のセルに組み込む回数（信号の個数）を多くすることが
できるので、セルをそれほど高速に伝送する必要がな
く、通信速度が遅くてもよいということになり、分割後
の信号のデータ量がより大きくなればそれに伴って通信
速度が速くてもよいというとになるからである。信号伝
送路の数が多くなれば、これに伴って信号分割手段でよ
り多くの信号に分割することができるので、一般により
通信速度の遅い信号伝送路でも対応することができるよ
うになる。
【００１８】請求項５記載の発明では、信号分割手段に
よる分割の比率とそれぞれの系統のＡＴＭ回線の通信速
度が正比例の関係にあることを特徴としている。これは
請求項４記載の発明について説明したと同様である。
よる分割の比率とそれぞれの系統のＡＴＭ回線の通信速
度が正比例の関係にあることを特徴としている。これは
請求項４記載の発明について説明したと同様である。
【００１９】
【００２０】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２１】図１は本発明の一実施例におけるＡＴＭ通
信装置を使用した通信システムを表わしたものである。
第１および第２のＡＴＭ通信装置２１1 、２１2 はそれ
ぞれ対応する第１または第２のＨＩＰＰＩ装置２２1 、
２２2 と接続されている。また、これら第１および第２
のＡＴＭ通信装置２１1 、２１2 は、ｎ本のＡＴＭ回線
２３1 〜２３n によって、ＡＴＭネットワーク２５を介
して接続されている。これらｎ本のＡＴＭ回線２３1 〜
２３n は、通信速度が各種異なっており、第１および第
２のＡＴＭ通信装置２１1 、２１2 は、転送効率を考慮
してこれらの幾つかを任意に選択して通信を行うことが
できるようになっている。本実施例で第１および第２の
ＨＩＰＰＩ装置２２1 、２２2 は、スーパコンピュータ
であるが、これに限るものでないことはもちろんであ
る。
信装置を使用した通信システムを表わしたものである。
第１および第２のＡＴＭ通信装置２１1 、２１2 はそれ
ぞれ対応する第１または第２のＨＩＰＰＩ装置２２1 、
２２2 と接続されている。また、これら第１および第２
のＡＴＭ通信装置２１1 、２１2 は、ｎ本のＡＴＭ回線
２３1 〜２３n によって、ＡＴＭネットワーク２５を介
して接続されている。これらｎ本のＡＴＭ回線２３1 〜
２３n は、通信速度が各種異なっており、第１および第
２のＡＴＭ通信装置２１1 、２１2 は、転送効率を考慮
してこれらの幾つかを任意に選択して通信を行うことが
できるようになっている。本実施例で第１および第２の
ＨＩＰＰＩ装置２２1 、２２2 は、スーパコンピュータ
であるが、これに限るものでないことはもちろんであ
る。
【００２２】図２は、本実施例のＡＴＭ通信装置の構成
を表わしたものである。図１に示した第１および第２の
ＡＴＭ通信装置２１1 、２１2 はそれぞれ同一の構成と
なっているので、ここでは代表的に第１のＡＴＭ通信装
置２１1 を示し、第２のＡＴＭ通信装置２１2 について
の図示および説明は省略する。
を表わしたものである。図１に示した第１および第２の
ＡＴＭ通信装置２１1 、２１2 はそれぞれ同一の構成と
なっているので、ここでは代表的に第１のＡＴＭ通信装
置２１1 を示し、第２のＡＴＭ通信装置２１2 について
の図示および説明は省略する。
【００２３】第１のＡＴＭ通信装置２１1 は、ＨＩＰＰ
Ｉバースト送信回路（ＨＰＳ）３１とＨＩＰＰＩバース
ト受信回路（ＨＰＲ）３２を備えている。ＨＩＰＰＩバ
ースト送信回路３１はＨＩＰＰＩバースト送信信号線３
３によって第１のＨＩＰＰＩ装置２２1 からＨＩＰＰＩ
バーストの送出を受けるようになっている。ＨＩＰＰＩ
バースト送信回路３１は、受信したＨＩＰＰＩバースト
からＬＬＲＣ（Length/Longitudinal Redundancy Check
word）部を削除すると共にＨＢヘッダを付加してＨ−Ｐ
ＤＵ（ヘッダ付きプロトコルデータユニット））を生成
する。このＨ−ＰＤＵは、送信Ｈ−ＰＤＵ蓄積回路３５
に書き込まれるようになっている。
Ｉバースト送信回路（ＨＰＳ）３１とＨＩＰＰＩバース
ト受信回路（ＨＰＲ）３２を備えている。ＨＩＰＰＩバ
ースト送信回路３１はＨＩＰＰＩバースト送信信号線３
３によって第１のＨＩＰＰＩ装置２２1 からＨＩＰＰＩ
バーストの送出を受けるようになっている。ＨＩＰＰＩ
バースト送信回路３１は、受信したＨＩＰＰＩバースト
からＬＬＲＣ（Length/Longitudinal Redundancy Check
word）部を削除すると共にＨＢヘッダを付加してＨ−Ｐ
ＤＵ（ヘッダ付きプロトコルデータユニット））を生成
する。このＨ−ＰＤＵは、送信Ｈ−ＰＤＵ蓄積回路３５
に書き込まれるようになっている。
【００２４】なお、ＬＬＲＣは、ＨＩＰＰＩバーストの
エラーチェックのための水平パリティビットで構成され
る１ワードのチェックコードである。ＬＬＲＣは、ＨＩ
ＰＰＩバーストごとに上位装置によって付加されて送出
され、ＨＩＰＰＩバーストの受信側ではＨＩＰＰＩバー
スト受信時に、データを構成するビットごとの時間軸方
向のパリティチェック結果を集めて受信したＬＬＲＣと
比較し、エラーの有無をチェックする。ＬＬＲＣは、Ｈ
ＩＰＰＩインタフェース上でのみ使用され、ＡＴＭ化す
るときは削除される。
エラーチェックのための水平パリティビットで構成され
る１ワードのチェックコードである。ＬＬＲＣは、ＨＩ
ＰＰＩバーストごとに上位装置によって付加されて送出
され、ＨＩＰＰＩバーストの受信側ではＨＩＰＰＩバー
スト受信時に、データを構成するビットごとの時間軸方
向のパリティチェック結果を集めて受信したＬＬＲＣと
比較し、エラーの有無をチェックする。ＬＬＲＣは、Ｈ
ＩＰＰＩインタフェース上でのみ使用され、ＡＴＭ化す
るときは削除される。
【００２５】ＨＢヘッダは、ＨＩＰＰＩバーストからＬ
ＬＲＣを削除したものとして付加されて、Ｈ−ＰＤＵ
（H-Protocol Data Unit）を構成するパケットヘッダで
ある。ここでＨ−ＰＤＵは、“ＨＩＰＰＩ over ＡＴ
Ｍ”におけるプロトコルデータユニットを意味する。Ｈ
Ｂヘッダの主な機能は次の通りである。 （１）Ｉフィールド（ＨＩＰＰＩインタフェースでのス
イッチング情報）の表示。 （２）切断指示（送信側から、または受信側から）。 （３）バースト長の表示。 （４）クレジット情報の通知。 （５）パケット情報、エラー情報、リセット情報の通
知。
ＬＲＣを削除したものとして付加されて、Ｈ−ＰＤＵ
（H-Protocol Data Unit）を構成するパケットヘッダで
ある。ここでＨ−ＰＤＵは、“ＨＩＰＰＩ over ＡＴ
Ｍ”におけるプロトコルデータユニットを意味する。Ｈ
Ｂヘッダの主な機能は次の通りである。 （１）Ｉフィールド（ＨＩＰＰＩインタフェースでのス
イッチング情報）の表示。 （２）切断指示（送信側から、または受信側から）。 （３）バースト長の表示。 （４）クレジット情報の通知。 （５）パケット情報、エラー情報、リセット情報の通
知。
【００２６】さて、送信Ｈ−ＰＤＵ蓄積回路３５に書き
込まれたＨ−ＰＤＵは、Ｈ−ＰＤＵ分割回路（ＰＤＳ）
３６によって１つずつ読み出される。そして、Ｈ−ＰＤ
Ｕのビット方向に分割されてｎ個の分割Ｈ−ＰＤＵ３７
1 〜３７n になる。これらの分割Ｈ−ＰＤＵ３７1 〜３
７n は、第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄積回路（Ｃ
ＬＡ）３８1 〜３８n に１つずつ書き込まれる。ここで
第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄積回路３８1 〜３８
n のそれぞれは、図１に示した第２のＡＴＭ通信装置２
１2 に送信するためのｎ本のＡＴＭ回線２３1A〜２３nA
に対応している。第１〜第ｎのセル組立回路（ＣＬＡ）
３９1 〜３９n は、第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄
積回路３８1 〜３８n のそれぞれ対応するものに書き込
まれた分割Ｈ−ＰＤＵ４１1 〜４１n を独立して読み出
し、これらの回線ごとにセル化する。これらのセル４２
1 〜４２n は、ｎ本のＡＴＭ回線２３1A〜２３nAのそれ
ぞれ対応したＡＴＭ回線終端送信回路（ＬＩＳ）４３1
〜４３n に送られ、対応するＡＴＭ回線２３1A〜２３nA
上に送出されるようになっている。
込まれたＨ−ＰＤＵは、Ｈ−ＰＤＵ分割回路（ＰＤＳ）
３６によって１つずつ読み出される。そして、Ｈ−ＰＤ
Ｕのビット方向に分割されてｎ個の分割Ｈ−ＰＤＵ３７
1 〜３７n になる。これらの分割Ｈ−ＰＤＵ３７1 〜３
７n は、第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄積回路（Ｃ
ＬＡ）３８1 〜３８n に１つずつ書き込まれる。ここで
第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄積回路３８1 〜３８
n のそれぞれは、図１に示した第２のＡＴＭ通信装置２
１2 に送信するためのｎ本のＡＴＭ回線２３1A〜２３nA
に対応している。第１〜第ｎのセル組立回路（ＣＬＡ）
３９1 〜３９n は、第１〜第ｎの送信分割Ｈ−ＰＤＵ蓄
積回路３８1 〜３８n のそれぞれ対応するものに書き込
まれた分割Ｈ−ＰＤＵ４１1 〜４１n を独立して読み出
し、これらの回線ごとにセル化する。これらのセル４２
1 〜４２n は、ｎ本のＡＴＭ回線２３1A〜２３nAのそれ
ぞれ対応したＡＴＭ回線終端送信回路（ＬＩＳ）４３1
〜４３n に送られ、対応するＡＴＭ回線２３1A〜２３nA
上に送出されるようになっている。
【００２７】一方、ｎ本のＡＴＭ回線２３1B〜２３nBに
対応して配置された第１〜第ｎのＡＴＭ回線終端受信回
路（ＬＩＲ）４６1 〜４６n は、図１に示した第２のＨ
ＩＰＰＩ装置２２2 からセルが送られてくるときこれを
受信する。第１〜第ｎのセル分解回路（ＣＬＤ）４７1
〜４７n は、受信したこれら対応するセル４８1 〜４８
n をそれぞれの回線ごとに独立してデセル化し、その出
力４９1 〜４９n は対応する回線ごとの受信分割Ｈ−Ｐ
ＤＵ組立蓄積回路５１1 〜５１n に入力されて受信回線
ごとの分割Ｈ−ＰＤＵが復元される。受信分割Ｈ−ＰＤ
Ｕ組立回路（ＰＤＲ）５２は、これら復元された分割Ｈ
−ＰＤＵ５３1 〜５３n をＨ−ＰＤＵのビット方向に揃
える。そして、送信側の第２のＨＩＰＰＩ装置２２2 で
分割する前のＨ−ＰＤＵ５５を復元する。この復元され
たＨ−ＰＤＵ５５は、受信Ｈ−ＰＤＵ蓄積回路５６に書
き込まれる。ＨＩＰＰＩバースト受信回路３２は、受信
Ｈ−ＰＤＵ蓄積回路５６に書き込まれている復元後の受
信Ｈ−ＰＤＵを１つずつ読み出し、ＨＢヘッダを削除す
ると共にＬＬＲＣ部を付加し、ＨＩＰＰＩバーストに復
元する。このＨＩＰＰＩバーストはＨＩＰＰＩバースト
受信信号線５９によって第１のＨＩＰＰＩ装置２２1 に
送信されることになる。
対応して配置された第１〜第ｎのＡＴＭ回線終端受信回
路（ＬＩＲ）４６1 〜４６n は、図１に示した第２のＨ
ＩＰＰＩ装置２２2 からセルが送られてくるときこれを
受信する。第１〜第ｎのセル分解回路（ＣＬＤ）４７1
〜４７n は、受信したこれら対応するセル４８1 〜４８
n をそれぞれの回線ごとに独立してデセル化し、その出
力４９1 〜４９n は対応する回線ごとの受信分割Ｈ−Ｐ
ＤＵ組立蓄積回路５１1 〜５１n に入力されて受信回線
ごとの分割Ｈ−ＰＤＵが復元される。受信分割Ｈ−ＰＤ
Ｕ組立回路（ＰＤＲ）５２は、これら復元された分割Ｈ
−ＰＤＵ５３1 〜５３n をＨ−ＰＤＵのビット方向に揃
える。そして、送信側の第２のＨＩＰＰＩ装置２２2 で
分割する前のＨ−ＰＤＵ５５を復元する。この復元され
たＨ−ＰＤＵ５５は、受信Ｈ−ＰＤＵ蓄積回路５６に書
き込まれる。ＨＩＰＰＩバースト受信回路３２は、受信
Ｈ−ＰＤＵ蓄積回路５６に書き込まれている復元後の受
信Ｈ−ＰＤＵを１つずつ読み出し、ＨＢヘッダを削除す
ると共にＬＬＲＣ部を付加し、ＨＩＰＰＩバーストに復
元する。このＨＩＰＰＩバーストはＨＩＰＰＩバースト
受信信号線５９によって第１のＨＩＰＰＩ装置２２1 に
送信されることになる。
【００２８】この図２における各ＡＴＭ回線２３1A〜２
３nAまたは２３1B〜２３nBの通信速度Ｓ1 〜Ｓn と分割
送信されるＨ−ＰＤＵのビット幅ｂ1 〜ｂn の間には、
次の関係式が成立するようになっている。 Ｓ1 ：Ｓ2 ：……：Ｓn ＝ｂ1 ：ｂ2 ：……：ｂn ただし、ｂ1 ＋ｂ2 ＋……＋ｂn ＝３２（または６４） ……（１） ここで“３２”あるいは“６４”は実際のＨＩＰＰＩバ
ス幅を示している。
３nAまたは２３1B〜２３nBの通信速度Ｓ1 〜Ｓn と分割
送信されるＨ−ＰＤＵのビット幅ｂ1 〜ｂn の間には、
次の関係式が成立するようになっている。 Ｓ1 ：Ｓ2 ：……：Ｓn ＝ｂ1 ：ｂ2 ：……：ｂn ただし、ｂ1 ＋ｂ2 ＋……＋ｂn ＝３２（または６４） ……（１） ここで“３２”あるいは“６４”は実際のＨＩＰＰＩバ
ス幅を示している。
【００２９】すなわち、それぞれのＡＴＭ回線２３1 〜
２３n の通信速度と分割送信されるＨ−ＰＤＵのそれぞ
れのビット幅とは正比例の関係になるように設定されて
いる。これは、例えば６２２ＭｂｐｓのＡＴＭ回線とそ
の半分の通信速度の３１１ＭｂｐｓのＡＴＭ回線の間で
は、前者のビット幅を後者のそれよりも倍に設定して同
一時間に同一量のデータが送信されるようにするためで
ある。
２３n の通信速度と分割送信されるＨ−ＰＤＵのそれぞ
れのビット幅とは正比例の関係になるように設定されて
いる。これは、例えば６２２ＭｂｐｓのＡＴＭ回線とそ
の半分の通信速度の３１１ＭｂｐｓのＡＴＭ回線の間で
は、前者のビット幅を後者のそれよりも倍に設定して同
一時間に同一量のデータが送信されるようにするためで
ある。
【００３０】ただし、これらが完全な正比例の関係にな
ければ通信を行うことができないというものではない。
正比例の関係に保たれるときには通信効率が最大となる
という利点がある。これ以外の関係であっても通信時間
が多少増大するものの、従来のＡＴＭ通信装置よりも高
速化や経済性を達成することができる。したがって、通
信時間等について許容できる範囲であれば、正比例の関
係以外の任意の関係となる組み合わせも可能になる。
ければ通信を行うことができないというものではない。
正比例の関係に保たれるときには通信効率が最大となる
という利点がある。これ以外の関係であっても通信時間
が多少増大するものの、従来のＡＴＭ通信装置よりも高
速化や経済性を達成することができる。したがって、通
信時間等について許容できる範囲であれば、正比例の関
係以外の任意の関係となる組み合わせも可能になる。
【００３１】更に、最も効率よく短時間で転送を行うた
めには、通信速度とビット幅が正比例にある場合で、各
通信速度Ｓ1 〜Ｓn の加算値が次のような関係にある必
要がある。 Ｓ1 ＋Ｓ2 ＋……＋Ｓn ≧８００（Ｍｂｐｓ）（あるいは１．６Ｇ（Ｍｂｐｓ ）） ……（２） ここで８００（Ｍｂｐｓ）（あるいは１．６Ｇ（Ｍｂｐ
ｓ）とは、実際のＨＩＰＰＩの転送速度を表わしてい
る。この（２）式の関係も満たせば、最大スループット
での転送を容易に実現することが可能である。
めには、通信速度とビット幅が正比例にある場合で、各
通信速度Ｓ1 〜Ｓn の加算値が次のような関係にある必
要がある。 Ｓ1 ＋Ｓ2 ＋……＋Ｓn ≧８００（Ｍｂｐｓ）（あるいは１．６Ｇ（Ｍｂｐｓ ）） ……（２） ここで８００（Ｍｂｐｓ）（あるいは１．６Ｇ（Ｍｂｐ
ｓ）とは、実際のＨＩＰＰＩの転送速度を表わしてい
る。この（２）式の関係も満たせば、最大スループット
での転送を容易に実現することが可能である。
【００３２】図３は、図２で説明した送信時のデータの
変換の様子を具体的に示したものである。この図の上の
部分には、データの処理される回路としてのＨＩＰＰＩ
バースト送信回路（ＨＰＳ）３１、Ｈ−ＰＤＵ分割回路
（ＰＤＳ）３６、第１〜第ｎのセル組立回路（ＣＬＡ）
３９1 〜３９n およびＡＴＭ回線終端送信回路（ＬＩ
Ｓ）４３1 〜４３n を順に示してある。この図では分割
Ｈ−ＰＤＵをそれぞれ１つだけ示しているが、実際には
ｎ本のＡＴＭ回線２３1A〜２３nAに対応するｎ個の分割
Ｈ−ＰＤＵがそれぞれ独立して並列にセル化されて送信
されることになる。
変換の様子を具体的に示したものである。この図の上の
部分には、データの処理される回路としてのＨＩＰＰＩ
バースト送信回路（ＨＰＳ）３１、Ｈ−ＰＤＵ分割回路
（ＰＤＳ）３６、第１〜第ｎのセル組立回路（ＣＬＡ）
３９1 〜３９n およびＡＴＭ回線終端送信回路（ＬＩ
Ｓ）４３1 〜４３n を順に示してある。この図では分割
Ｈ−ＰＤＵをそれぞれ１つだけ示しているが、実際には
ｎ本のＡＴＭ回線２３1A〜２３nAに対応するｎ個の分割
Ｈ−ＰＤＵがそれぞれ独立して並列にセル化されて送信
されることになる。
【００３３】この図３で、ＨＩＰＰＩバースト送信回路
３１は、受信したＨＩＰＰＩバースト６１からＬＬＲＣ
部（フィールド）を削除すると共にＨＢヘッダを付加し
てＨ−ＰＤＵ６２を生成する。Ｈ−ＰＤＵ分割回路３６
は、Ｈ−ＰＤＵ６２を１つずつ読み出して、ｎ個の分割
Ｈ−ＰＤＵ３７1 〜３７n が作られる。各分割Ｈ−ＰＤ
Ｕ３７1 〜３７n （図ではＨ−ＰＤＵ３７1 のみ図
示。）は、第１〜第ｎのセル組立回路（ＣＬＡ）３９1
〜３９n のうちの該当する回路によって、各々独立にセ
ル４２1 〜４２n 化される。これらのセル４２1 〜４２
n は、ＡＴＭ回線終端送信回路（ＬＩＳ）４３1 〜４３
n からＡＴＭ回線２３1A〜２３nA上に送信されることに
なる。なお、この図で「ＳＴＭ−Ｘｅｔｃ」とは、ＳＴ
Ｍ−１、ＳＴＭ−４、ＳＯＮＥＴ等および既存のその他
の伝送フレーム等のＡＴＭセルを運ぶための伝送フレー
ムの総称をいう。
３１は、受信したＨＩＰＰＩバースト６１からＬＬＲＣ
部（フィールド）を削除すると共にＨＢヘッダを付加し
てＨ−ＰＤＵ６２を生成する。Ｈ−ＰＤＵ分割回路３６
は、Ｈ−ＰＤＵ６２を１つずつ読み出して、ｎ個の分割
Ｈ−ＰＤＵ３７1 〜３７n が作られる。各分割Ｈ−ＰＤ
Ｕ３７1 〜３７n （図ではＨ−ＰＤＵ３７1 のみ図
示。）は、第１〜第ｎのセル組立回路（ＣＬＡ）３９1
〜３９n のうちの該当する回路によって、各々独立にセ
ル４２1 〜４２n 化される。これらのセル４２1 〜４２
n は、ＡＴＭ回線終端送信回路（ＬＩＳ）４３1 〜４３
n からＡＴＭ回線２３1A〜２３nA上に送信されることに
なる。なお、この図で「ＳＴＭ−Ｘｅｔｃ」とは、ＳＴ
Ｍ−１、ＳＴＭ−４、ＳＯＮＥＴ等および既存のその他
の伝送フレーム等のＡＴＭセルを運ぶための伝送フレー
ムの総称をいう。
【００３４】図４は、同じく図２で説明した受信時のデ
ータの変換の様子を具体的に示したものである。この図
の上の部分には、データの処理される回路としての第１
〜第ｎのＡＴＭ回線終端受信回路（ＬＩＲ）４６1 〜４
６n 、第１〜第ｎのセル分解回路（ＣＬＤ）４７1 〜４
７n 、受信分割Ｈ−ＰＤＵ組立回路（ＰＤＲ）５２およ
びＨＩＰＰＩバースト受信回路（ＨＲＰ）３２を順に示
してある。この図では分割Ｈ−ＰＤＵをそれぞれ１つだ
け示しているが、実際にはｎ本のＡＴＭ回線２３1A〜２
３nAに対応するｎ個の分割Ｈ−ＰＤＵがそれぞれ独立し
て並列にデセル化されることになる。
ータの変換の様子を具体的に示したものである。この図
の上の部分には、データの処理される回路としての第１
〜第ｎのＡＴＭ回線終端受信回路（ＬＩＲ）４６1 〜４
６n 、第１〜第ｎのセル分解回路（ＣＬＤ）４７1 〜４
７n 、受信分割Ｈ−ＰＤＵ組立回路（ＰＤＲ）５２およ
びＨＩＰＰＩバースト受信回路（ＨＲＰ）３２を順に示
してある。この図では分割Ｈ−ＰＤＵをそれぞれ１つだ
け示しているが、実際にはｎ本のＡＴＭ回線２３1A〜２
３nAに対応するｎ個の分割Ｈ−ＰＤＵがそれぞれ独立し
て並列にデセル化されることになる。
【００３５】この図４で、第１〜第ｎのＡＴＭ回線終端
受信回路４６1 〜４６n で受信されたＡＴＭセル４８
は、第１〜第ｎのセル分解回路４７1 〜４７n によっ
て、回線ごとの分割Ｈ−ＰＤＵ４９1 〜４９n （図では
分割Ｈ−ＰＤＵ４９1 のみ図示。）に組み立てられる。
すべての分割Ｈ−ＰＤＵ４９1 〜４９n は、受信分割Ｈ
−ＰＤＵ組立回路５２によって元のＨ−ＰＤＵ５５に復
元される。そして、ＨＩＰＰＩバースト受信回路３２で
Ｈ−ＰＤＵ５５からＨＩＰＰＩバースト６５に変換され
て受信ＨＩＰＰＩバーストとなる。
受信回路４６1 〜４６n で受信されたＡＴＭセル４８
は、第１〜第ｎのセル分解回路４７1 〜４７n によっ
て、回線ごとの分割Ｈ−ＰＤＵ４９1 〜４９n （図では
分割Ｈ−ＰＤＵ４９1 のみ図示。）に組み立てられる。
すべての分割Ｈ−ＰＤＵ４９1 〜４９n は、受信分割Ｈ
−ＰＤＵ組立回路５２によって元のＨ−ＰＤＵ５５に復
元される。そして、ＨＩＰＰＩバースト受信回路３２で
Ｈ−ＰＤＵ５５からＨＩＰＰＩバースト６５に変換され
て受信ＨＩＰＰＩバーストとなる。
【００３６】図５は、本実施例のＡＴＭ通信装置を使用
した通信システムを具体的な数値と共に示したものであ
る。この実施例では４本のＡＴＭ回線２３1 〜２３4 を
使用している。これらは、それぞれ１５５Ｍｂｐｓの通
信速度でＡＴＭネットワーク２５に接続されている。Ａ
ＴＭ通信装置２１1 、２１2 とＨＩＰＰＩ装置２２1、
２２2 の間のインターフェース速度は、８００Ｍｂｐｓ
の３２ビット並列伝送となっている。
した通信システムを具体的な数値と共に示したものであ
る。この実施例では４本のＡＴＭ回線２３1 〜２３4 を
使用している。これらは、それぞれ１５５Ｍｂｐｓの通
信速度でＡＴＭネットワーク２５に接続されている。Ａ
ＴＭ通信装置２１1 、２１2 とＨＩＰＰＩ装置２２1、
２２2 の間のインターフェース速度は、８００Ｍｂｐｓ
の３２ビット並列伝送となっている。
【００３７】図６は、同じく本実施例の第１のＡＴＭ通
信装置を具体的な数値と共に示したものである。ＨＩＰ
ＰＩバースト送信信号線３３は、スーパコンピュータに
よる第１のＨＩＰＰＩ装置２２1 がＨＩＰＰＩバースト
を送出するための３２ビット信号線である。送信Ｈ−Ｐ
ＤＵ蓄積回路３５に書き込まれたＨ−ＰＤＵは、Ｈ−Ｐ
ＤＵ分割回路（ＰＤＳ）３６によって１つずつ読み出さ
れる。そして、Ｈ−ＰＤＵのビット方向に８ビットずつ
４分割されて４個の分割Ｈ−ＰＤＵ３７1 〜３７4 にな
る。ＡＴＭ回線終端送信回路４３1 〜４３4 は、対応す
るセル４２1 〜４２4 を、４本のＡＴＭ回線２３1A〜２
３4A上に送出することになる。
信装置を具体的な数値と共に示したものである。ＨＩＰ
ＰＩバースト送信信号線３３は、スーパコンピュータに
よる第１のＨＩＰＰＩ装置２２1 がＨＩＰＰＩバースト
を送出するための３２ビット信号線である。送信Ｈ−Ｐ
ＤＵ蓄積回路３５に書き込まれたＨ−ＰＤＵは、Ｈ−Ｐ
ＤＵ分割回路（ＰＤＳ）３６によって１つずつ読み出さ
れる。そして、Ｈ−ＰＤＵのビット方向に８ビットずつ
４分割されて４個の分割Ｈ−ＰＤＵ３７1 〜３７4 にな
る。ＡＴＭ回線終端送信回路４３1 〜４３4 は、対応す
るセル４２1 〜４２4 を、４本のＡＴＭ回線２３1A〜２
３4A上に送出することになる。
【００３８】一方、４本のＡＴＭ回線２３1B〜２３4Bに
対応して配置された第１〜第４のＡＴＭ回線終端受信回
路４６1 〜４６4 は第２のＡＴＭ通信装置２２2 （図
５）から送られてきたセルを受信する。第１〜第４のセ
ル分解回路４７1 〜４７4 は、受信したこれら対応する
セル４８1 〜４８4 をそれぞれの回線ごとに独立してデ
セル化し、その出力４９1 〜４９4 は対応する回線ごと
の受信分割Ｈ−ＰＤＵ組立蓄積回路５１1 〜５１4 に入
力されて受信回線ごとの分割Ｈ−ＰＤＵが復元される。
受信分割Ｈ−ＰＤＵ組立回路５２は、これら復元された
分割Ｈ−ＰＤＵ５３1 〜５３4 をＨ−ＰＤＵのビット方
向に揃える。そして、送信側の第２のＨＩＰＰＩ装置２
２2 で分割する前のＨ−ＰＤＵ５５を復元する。この復
元されたＨ−ＰＤＵ５５を基にＨＩＰＰＩバーストが復
元され、ＨＩＰＰＩバースト受信信号線５９によって第
１のＨＩＰＰＩ装置２２1 に送信される。
対応して配置された第１〜第４のＡＴＭ回線終端受信回
路４６1 〜４６4 は第２のＡＴＭ通信装置２２2 （図
５）から送られてきたセルを受信する。第１〜第４のセ
ル分解回路４７1 〜４７4 は、受信したこれら対応する
セル４８1 〜４８4 をそれぞれの回線ごとに独立してデ
セル化し、その出力４９1 〜４９4 は対応する回線ごと
の受信分割Ｈ−ＰＤＵ組立蓄積回路５１1 〜５１4 に入
力されて受信回線ごとの分割Ｈ−ＰＤＵが復元される。
受信分割Ｈ−ＰＤＵ組立回路５２は、これら復元された
分割Ｈ−ＰＤＵ５３1 〜５３4 をＨ−ＰＤＵのビット方
向に揃える。そして、送信側の第２のＨＩＰＰＩ装置２
２2 で分割する前のＨ−ＰＤＵ５５を復元する。この復
元されたＨ−ＰＤＵ５５を基にＨＩＰＰＩバーストが復
元され、ＨＩＰＰＩバースト受信信号線５９によって第
１のＨＩＰＰＩ装置２２1 に送信される。
【００３９】なお、実施例では第１および第２のＡＴＭ
通信装置２２1 、２２2 の間にｎ本のＡＴＭ回線２３1
〜２３n が存在するとき、これをすべて使用してＡＴＭ
通信を行うことにしたが、このうちの複数本を使用して
通信を行っても、従来よりも高速でかつ経済的な通信を
行うことができることは当然である。
通信装置２２1 、２２2 の間にｎ本のＡＴＭ回線２３1
〜２３n が存在するとき、これをすべて使用してＡＴＭ
通信を行うことにしたが、このうちの複数本を使用して
通信を行っても、従来よりも高速でかつ経済的な通信を
行うことができることは当然である。
【００４０】
【発明の効果】以上説明したように請求項１記載の発明
によれば、複数の信号伝送路それぞれの通信速度に応じ
て信号を分散して、独立かつ並列に転送することができ
るので、低速の信号伝送路であってもこれを複数使用す
ることで高速での通信を可能とすることができる。した
がって、比較的安価な低速の信号伝送路を有効に活用す
ることができるばかりでなく、必要とされる任意のスル
ープットでの信号伝送路の組み合わせによるネットワー
ク設計の自由度が増大する。さらに、各通信速度の合計
が予め決められた通信速度を越える複数系統の信号伝送
路に対して、系統別に同一時間に同一量だけのセルを送
出するようにしたので、複数系統の信号伝送路の通信速
度の合計を予め決められた最大通信速度になるようにす
れば、最大スループットでの転送を容易に実現すること
ができる。
によれば、複数の信号伝送路それぞれの通信速度に応じ
て信号を分散して、独立かつ並列に転送することができ
るので、低速の信号伝送路であってもこれを複数使用す
ることで高速での通信を可能とすることができる。した
がって、比較的安価な低速の信号伝送路を有効に活用す
ることができるばかりでなく、必要とされる任意のスル
ープットでの信号伝送路の組み合わせによるネットワー
ク設計の自由度が増大する。さらに、各通信速度の合計
が予め決められた通信速度を越える複数系統の信号伝送
路に対して、系統別に同一時間に同一量だけのセルを送
出するようにしたので、複数系統の信号伝送路の通信速
度の合計を予め決められた最大通信速度になるようにす
れば、最大スループットでの転送を容易に実現すること
ができる。
【００４１】また、請求項２記載の発明によれば、複数
のＡＴＭ回線それぞれの通信速度に応じて信号を分散し
て、独立かつ並列に転送することができるので、低速の
ＡＴＭ回線であってもこれを複数使用することでＨＩＰ
ＰＩ装置の使用した高速通信を可能とすることができ
る。したがって、比較的安価な低速の信号伝送路を有効
に活用することができ経済性が向上するばかりでなく、
必要とされる任意のスループットでの信号伝送路の組み
合わせによるネットワーク設計の自由度が増大する。さ
らに、各通信速度の合計が予め決められた通信速度を越
える複数のＡＴＭ回線に対して、各回線に同一時間に同
一量だけのセルを送出するようにしたので、８００Ｍｂ
ｐｓあるいは１．６ＧｂｐｓのＨＩＰＰＩの最大スルー
プットでの転送を経済的に実現することが可能になる。
のＡＴＭ回線それぞれの通信速度に応じて信号を分散し
て、独立かつ並列に転送することができるので、低速の
ＡＴＭ回線であってもこれを複数使用することでＨＩＰ
ＰＩ装置の使用した高速通信を可能とすることができ
る。したがって、比較的安価な低速の信号伝送路を有効
に活用することができ経済性が向上するばかりでなく、
必要とされる任意のスループットでの信号伝送路の組み
合わせによるネットワーク設計の自由度が増大する。さ
らに、各通信速度の合計が予め決められた通信速度を越
える複数のＡＴＭ回線に対して、各回線に同一時間に同
一量だけのセルを送出するようにしたので、８００Ｍｂ
ｐｓあるいは１．６ＧｂｐｓのＨＩＰＰＩの最大スルー
プットでの転送を経済的に実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるＡＴＭ通信装置を使
用した通信システムのシステム構成図である。
用した通信システムのシステム構成図である。
【図２】本実施例のＡＴＭ通信装置の構成を一般的な形
として表わしたブロック図である。
として表わしたブロック図である。
【図３】図２で説明した送信時のデータの変換の様子を
具体的に示した説明図である。
具体的に示した説明図である。
【図４】図２で説明した受信時のデータの変換の様子を
具体的に示した説明図である。
具体的に示した説明図である。
【図５】本実施例のＡＴＭ通信装置を使用した通信シス
テムを具体的な数値と共に示したブロック図である。
テムを具体的な数値と共に示したブロック図である。
【図６】本実施例の第１のＡＴＭ通信装置を具体的な数
値と共に示したブロック図である。
値と共に示したブロック図である。
【図７】従来のＨＩＰＰＩインターフェースを使用した
ＡＴＭ通信装置のデータ転送の様子を示したタイミング
図である。
ＡＴＭ通信装置のデータ転送の様子を示したタイミング
図である。
２１ ＡＴＭ通信装置 ２２ ＨＩＰＰＩ装置 ２３ ＡＴＭ回線 ２５ ＡＴＭネットワーク ３１ ＨＩＰＰＩバースト送信回路 ３２ ＨＩＰＰＩバースト受信回路 ３５ 送信Ｈ−ＰＤＵ蓄積回路 ３６ Ｈ−ＰＤＵ分割回路 ３８ 送信分割Ｈ−ＰＤＵ蓄積回路 ３９ セル組立回路 ４３ ＡＴＭ回線終端送信回路 ４６ ＡＴＭ回線終端受信回路 ４７ セル分解回路 ５１ 受信分割Ｈ−ＰＤＵ組立蓄積回路 ５６ 受信Ｈ−ＰＤＵ蓄積回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/66
Claims (5)
- 【請求項１】 入力される所定ビット長を１単位とする
信号をそれぞれ予め定めたビット数の比率で複数系統の
信号に分割する信号分割手段と、 前記信号分割手段によって分割されたそれぞれの信号を
同一系統ごとにそれぞれ個別に分割してセルに組み立て
るセル組立手段と、 このセル組立手段によって系統別に組み立てられるそれ
ぞれのセルを同一時間に同一量だけ系統別に用意された
少なくとも各通信速度の合計が予め決められた通信速度
の複数の信号伝送路に対してそれぞれ独立して並列に送
出する系統別セル送出手段と、 前記系統別に用意された複数の信号伝送路をそれぞれ介
して前記系統別セル送出手段から送られてきた前記系統
別のセルを前記セル組立手段で個別に分割してセルに組
み立てたその回数と等しい数でそれぞれ分解するセル分
解手段と、 このセル分解手段によって分解された各系統別のそれぞ
れのセルを１つの系統に統合して前記所定ビット長を１
単位とする信号を再生する信号再生手段とを具備するこ
と特徴とするＡＴＭ通信装置。 - 【請求項２】 入力される所定ビット長を１単位とする
ＨＩＰＰＩバーストをＨ−ＰＤＵに変換する第１の信号
変換手段と、 この第１の信号変換手段によって変換された後のＨ−Ｐ
ＤＵをそれぞれ予め定めたビット数の比率で複数系統の
分割Ｈ−ＰＤＵに分割する信号分割手段と、 前記信号分割手段によって分割されたそれぞれの分割Ｈ
−ＰＤＵを同一系統ごとにそれぞれ個別に分割して系統
別のそれぞれの信号のビット数が前記所定ビット長とな
ったセルに組み立てるセル組立手段と、 このセル組立手段によって系統別に組み立てられるそれ
ぞれのセルを同一時間に同一量だけ系統別に用意された
少なくとも各通信速度の合計が予め決められた通信速度
を有する複数のＡＴＭ回線に対してそれぞれ独立して並
列に送出する系統別セル送出手段と、 前記系統別に用意された複数のＡＴＭ回線をそれぞれ介
して対応するセル送出手段から送られてきた前記系統別
のセルを前記セル組立手段で複数回セルに組み立てたそ
の回数と等しい数の分割Ｈ−ＰＤＵにそれぞれ分解する
セル分解手段と、 このセル分解手段によって分解して得られた各系統別の
それぞれの分割Ｈ−ＰＤＵを１つの系統に統合して前記
Ｈ−ＰＤＵを再生する信号再生手段と、 この信号再生手段によって再生されたＨ−ＰＤＵを前記
ＨＩＰＰＩバーストに変換する第２の信号変換手段とを
具備することを特徴とするＡＴＭ通信装置。 - 【請求項３】 前記信号分割手段によって分割される前
のＨ−ＰＤＵのワード方向のビット幅と、分割後のそれ
ぞれの分割Ｈ−ＰＤＵのワード方向のビット幅の合計値
が等しく、かつ前記セル組立手段によって組み立てられ
たこれら分割Ｈ−ＰＤＵを基にしたセルのワード数が前
記信号分割手段によって分割される前のＨ−ＰＤＵのワ
ード数と等しくなるように前記Ｈ−ＰＤＵが分割されて
いることを特徴とする請求項２記載のＡＴＭ通信装置。 - 【請求項４】 前記信号分割手段による分割の比率とそ
れぞれの系統の信号伝送路の通信速度が正比例の関係に
あることを特徴とする請求項１記載のＡＴＭ通信装置。 - 【請求項５】 前記信号分割手段による分割の比率とそ
れぞれの系統のＡＴＭ回線の通信速度が正比例の関係に
あることを特徴とする請求項２記載のＡＴＭ通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20551796A JP3039385B2 (ja) | 1996-07-17 | 1996-07-17 | Ａｔｍ通信装置 |
| US08/896,027 US6011797A (en) | 1996-07-17 | 1997-07-17 | ATM communication device using interface signal of HIPPI |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20551796A JP3039385B2 (ja) | 1996-07-17 | 1996-07-17 | Ａｔｍ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032592A JPH1032592A (ja) | 1998-02-03 |
| JP3039385B2 true JP3039385B2 (ja) | 2000-05-08 |
Family
ID=16508192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20551796A Expired - Fee Related JP3039385B2 (ja) | 1996-07-17 | 1996-07-17 | Ａｔｍ通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6011797A (ja) |
| JP (1) | JP3039385B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1416678A3 (en) * | 1997-05-13 | 2004-05-26 | Matsushita Electric Industrial Co., Ltd. | Packet transmitter |
| AU9669898A (en) | 1997-09-26 | 1999-04-12 | Cardeon Corporation | Multi-function aortic catheterization and bumper instrument |
| WO2001031818A1 (fr) | 1999-10-28 | 2001-05-03 | Fujitsu Limited | Systeme de transmission |
| US6944173B1 (en) * | 2000-03-27 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | Method and system for transmitting data between a receiver and a transmitter |
| US7013482B1 (en) * | 2000-07-07 | 2006-03-14 | 802 Systems Llc | Methods for packet filtering including packet invalidation if packet validity determination not timely made |
| US7031267B2 (en) * | 2000-12-21 | 2006-04-18 | 802 Systems Llc | PLD-based packet filtering methods with PLD configuration data update of filtering rules |
| US20020080784A1 (en) * | 2000-12-21 | 2002-06-27 | 802 Systems, Inc. | Methods and systems using PLD-based network communication protocols |
| JP2008060695A (ja) * | 2006-08-29 | 2008-03-13 | Fuji Xerox Co Ltd | 情報通信システムおよび送信側装置および受信側装置および送信制御プログラムおよび受信制御プログラム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284949A (ja) * | 1987-05-15 | 1988-11-22 | Mitsubishi Electric Corp | パケット交換中継回線選択方式 |
| US5214642A (en) * | 1989-02-21 | 1993-05-25 | Hitachi, Ltd. | ATM switching system and adaptation processing apparatus |
| JP2752522B2 (ja) * | 1990-12-20 | 1998-05-18 | 富士通株式会社 | 広帯域ｉｓｄｎにおけるフロー制御方式 |
| JPH04257144A (ja) * | 1991-02-08 | 1992-09-11 | Fujitsu Ltd | Ａｔｍ網におけるバースト・パケット識別方式 |
| JP2643039B2 (ja) * | 1991-07-16 | 1997-08-20 | 富士通株式会社 | Ｈｉｐｐｉのａｔｍセル化方式 |
| JPH05191434A (ja) * | 1992-01-10 | 1993-07-30 | Fujitsu Ltd | Ａｔｍマルチリンク通信方式 |
| JPH05292109A (ja) * | 1992-04-10 | 1993-11-05 | Jiyuurou Takase | セル非同期転送網内論理パス分散収容呼接続方式 |
| US5493339A (en) * | 1993-01-21 | 1996-02-20 | Scientific-Atlanta, Inc. | System and method for transmitting a plurality of digital services including compressed imaging services and associated ancillary data services |
| CN1122086A (zh) * | 1994-07-21 | 1996-05-08 | 株式会社日立制作所 | 图像信息分配系统 |
| JPH08139751A (ja) * | 1994-11-10 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | コネクション制御方法及び装置 |
| US5842040A (en) * | 1996-06-18 | 1998-11-24 | Storage Technology Corporation | Policy caching method and apparatus for use in a communication device based on contents of one data unit in a subset of related data units |
| US5802054A (en) * | 1996-08-15 | 1998-09-01 | 3Com Corporation | Atomic network switch with integrated circuit switch nodes |
-
1996
- 1996-07-17 JP JP20551796A patent/JP3039385B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-17 US US08/896,027 patent/US6011797A/en not_active Expired - Lifetime
Non-Patent Citations (5)
| Title |
|---|
| ９４信学春大Ｂ７８７ |
| 信学技報ＩＮ９４−６８ |
| 信学技報ＳＡＴ９５−７１ |
| 信学技報ＳＳＥ９１−１４８ |
| 信学技報ＳＳＥ９２−１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6011797A (en) | 2000-01-04 |
| JPH1032592A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479402A (en) | Logical channel setting system for ATM network | |
| US5828475A (en) | Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch using a bypass bus and buffer | |
| US4752924A (en) | Ring packet switch | |
| US6862293B2 (en) | Method and apparatus for providing optimized high speed link utilization | |
| JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
| US5490007A (en) | Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch | |
| US4695999A (en) | Cross-point switch of multiple autonomous planes | |
| JPH03234137A (ja) | シグナリングセルスイッチング方法及びシグナリングセルスイッチング方式 | |
| US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
| JP2000092125A (ja) | パケット転送装置、中継器、通信網、パケット転送方法および通信網の切替方法 | |
| JP3039385B2 (ja) | Ａｔｍ通信装置 | |
| US20060104271A1 (en) | Method and system for switching packets in a communication network | |
| JP3516490B2 (ja) | 回線インタフェース装置 | |
| JP2752522B2 (ja) | 広帯域ｉｓｄｎにおけるフロー制御方式 | |
| EP0170799B1 (en) | Switching systems | |
| JP2768762B2 (ja) | 交換機 | |
| JP2904992B2 (ja) | Ａｔｍ制御情報転送方式 | |
| JP2850957B2 (ja) | 音声パケットａｔｍ中継転送方式 | |
| JP2643039B2 (ja) | Ｈｉｐｐｉのａｔｍセル化方式 | |
| Hughes et al. | Geographic extension of HIPPI channels via high speed SONET | |
| JP3276087B2 (ja) | Ａｔｍセル化制御方式 | |
| KR0179585B1 (ko) | Atm-mss의 가입자 정합 모듈내 셀버스 이중화 장치 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2878026B2 (ja) | 通信制御装置およびシステム | |
| JP2000101595A (ja) | セル組み立て分解装置およびセル組み立て分解方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |