JP3163069B2 - スイッチ構造のアップグレード方法 - Google Patents
スイッチ構造のアップグレード方法Info
- Publication number
- JP3163069B2 JP3163069B2 JP34675998A JP34675998A JP3163069B2 JP 3163069 B2 JP3163069 B2 JP 3163069B2 JP 34675998 A JP34675998 A JP 34675998A JP 34675998 A JP34675998 A JP 34675998A JP 3163069 B2 JP3163069 B2 JP 3163069B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- switch structure
- stage
- switching stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13204—Protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1329—Asynchronous transfer mode, ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13292—Time division multiplexing, TDM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1334—Configuration within the switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13389—LAN, internet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング装置の
スケーラブル多段結合網構造（scalable multistage in
terconnection network architecture）及び稼動中のア
ップグレード（in-service upgrade）方法に関する。
スケーラブル多段結合網構造（scalable multistage in
terconnection network architecture）及び稼動中のア
ップグレード（in-service upgrade）方法に関する。
【０００２】
【従来の技術】コンピュータシステムには、中央集中型
のメインフレームコンピュータシステムやＬＡＮ（loca
l area network：近距離通信網）構造に基づく分散型コ
ンピュータシステム等様々なものがある。近年のＰＣ
（Personal Computer）やネットワークサーバの性能向
上により、ＬＡＮによるシステムの構築が普及してい
る。そのため、ＬＡＮ及びＬＡＮベースドアプリケーシ
ョンの数が増加している。
のメインフレームコンピュータシステムやＬＡＮ（loca
l area network：近距離通信網）構造に基づく分散型コ
ンピュータシステム等様々なものがある。近年のＰＣ
（Personal Computer）やネットワークサーバの性能向
上により、ＬＡＮによるシステムの構築が普及してい
る。そのため、ＬＡＮ及びＬＡＮベースドアプリケーシ
ョンの数が増加している。
【０００３】さらに、ＬＡＮを拡張してユーザがより多
数のリソースを利用できるように、他のＬＡＮやコンピ
ュータ等にＷＡＮ（wide area network：広域網）とし
て接続する技術が開発された。しかし、ＬＡＮは比較的
短い距離でのデータ伝送しか考慮していないため、長距
離でのデータ伝送のための新しい通信プロトコルが開発
されている。
数のリソースを利用できるように、他のＬＡＮやコンピ
ュータ等にＷＡＮ（wide area network：広域網）とし
て接続する技術が開発された。しかし、ＬＡＮは比較的
短い距離でのデータ伝送しか考慮していないため、長距
離でのデータ伝送のための新しい通信プロトコルが開発
されている。
【０００４】また、ＴＶ会議のようなＬＡＮベースドア
プリケーションは、データ伝送のために多量のデータを
要するが、スイッチング遅延を許さない。スイッチング
遅延による影響の少ない通信プロトコルの高速化のため
に、ＡＴＭ（asynchronous transfer mode：非同期伝送
モード）遠隔通信標準がある。ＡＴＭは、高速のパケッ
トスイッチング技術を用いて５０Ｍｂｐｓ〜１０Ｇｂｐ
ｓのデータ通信速度を提供する。
プリケーションは、データ伝送のために多量のデータを
要するが、スイッチング遅延を許さない。スイッチング
遅延による影響の少ない通信プロトコルの高速化のため
に、ＡＴＭ（asynchronous transfer mode：非同期伝送
モード）遠隔通信標準がある。ＡＴＭは、高速のパケッ
トスイッチング技術を用いて５０Ｍｂｐｓ〜１０Ｇｂｐ
ｓのデータ通信速度を提供する。
【０００５】ＡＴＭのデータ通信には、“セル”と呼ば
れる固定長のパケットを使用する。セルは５バイトのヘ
ッダ／デスクリプタ情報と４８バイトペイロード（payl
oad）の音声やデータ、映像トラフィックとの５３バイ
トから構成される。ヘッダ情報は、セルを目的地に伝送
するためのＡＴＭ網経路を指定するのに用いられる経路
指定タグ（routing tag）やマルチキャスト（multi-cas
t）グループ番号を含んでいる。
れる固定長のパケットを使用する。セルは５バイトのヘ
ッダ／デスクリプタ情報と４８バイトペイロード（payl
oad）の音声やデータ、映像トラフィックとの５３バイ
トから構成される。ヘッダ情報は、セルを目的地に伝送
するためのＡＴＭ網経路を指定するのに用いられる経路
指定タグ（routing tag）やマルチキャスト（multi-cas
t）グループ番号を含んでいる。
【０００６】ＡＴＭ網のために、多様なパケットスイッ
チング構造が開発されている。そのうち、パケットスイ
ッチング構造として知られている多段結合網（ＭＩＮ：
multistage interconnection network）は、Ｎ個の入力
ポートのうちの一つからＮ個の出力ポートのうち適当な
出力ポート、すなわち適当なサブセットに入るパケット
の経路を指定するスイッチング構造であり、多重段で配
列されるスイッチング要素群で構成される。各段は、入
力パケットが指定する経路を選択するためにパケット
（又はセル）ヘッダを用いる。このような形態の経路指
定は“自己経路指定（self-routing）”として知られて
いる。
チング構造が開発されている。そのうち、パケットスイ
ッチング構造として知られている多段結合網（ＭＩＮ：
multistage interconnection network）は、Ｎ個の入力
ポートのうちの一つからＮ個の出力ポートのうち適当な
出力ポート、すなわち適当なサブセットに入るパケット
の経路を指定するスイッチング構造であり、多重段で配
列されるスイッチング要素群で構成される。各段は、入
力パケットが指定する経路を選択するためにパケット
（又はセル）ヘッダを用いる。このような形態の経路指
定は“自己経路指定（self-routing）”として知られて
いる。
【０００７】パケットスイッチ構造のＡＴＭ網でデータ
トラフィックが増加すると、Ｎ１個の入出力ポートをＮ
２個の入出力ポート（Ｎ１＜Ｎ２）に増加させる必要が
でてくる。従来のシステムにおいて、スイッチ数の増加
（アップグレード）にはそれぞれに短所をもついくつか
の方法がある。
トラフィックが増加すると、Ｎ１個の入出力ポートをＮ
２個の入出力ポート（Ｎ１＜Ｎ２）に増加させる必要が
でてくる。従来のシステムにおいて、スイッチ数の増加
（アップグレード）にはそれぞれに短所をもついくつか
の方法がある。
【０００８】一つ目のアップグレード方法として、最大
限のスイッチング構造で行う方法がある。アップグレー
ド前は、Ｎ１個の入出力をサービスするのに必要なスイ
ッチング構造の一部が用いられる。システムのアップグ
レードが終了してＮ２個の入出力が確定するまで、超過
スイッチング構造は使用されない。この方法は結果的に
不要なコストを引き起こし、スイッチのサイズが過度に
大きくなる。
限のスイッチング構造で行う方法がある。アップグレー
ド前は、Ｎ１個の入出力をサービスするのに必要なスイ
ッチング構造の一部が用いられる。システムのアップグ
レードが終了してＮ２個の入出力が確定するまで、超過
スイッチング構造は使用されない。この方法は結果的に
不要なコストを引き起こし、スイッチのサイズが過度に
大きくなる。
【０００９】他のスイッチのアップグレード方法は、ス
イッチを一時的に遮断して古いスイッチング構造を取り
除き、新規のスイッチング構造を設けることにより行わ
れる。このような方法は、インターネットサービスプロ
バイダにより使用されるパケットのように、サービス停
止の許されない場合には使用不可である。
イッチを一時的に遮断して古いスイッチング構造を取り
除き、新規のスイッチング構造を設けることにより行わ
れる。このような方法は、インターネットサービスプロ
バイダにより使用されるパケットのように、サービス停
止の許されない場合には使用不可である。
【００１０】さらに他の方法として、重複スイッチング
構造（redundant fabric architecture）の使用があ
る。重複スイッチング構造には、並列配置のプライマリ
（primary）スイッチング構造及び待機（standby）スイ
ッチング構造の２種類がある。重複スイッチは、待機ス
イッチング構造で電源を一時的に遮断し、古い待機スイ
ッチング構造を新規の待機スイッチング構造に交換する
ことでアップグレードを行う。この際データトラフィッ
クは、新規の待機スイッチング構造に切換えられる。同
様のアップグレード過程を、プライマリスイッチング構
造でも行う。この際、データトラフィックは、新しいプ
ライマリスイッチング構造にスイッチバックされるか、
或いは、そのときプライマリスイッチング構造の役目を
果たすアップグレード前の待機スイッチング構造に切換
えられる。このような方法は、プライマリスイッチング
構造及び待機スイッチング構造が現在では用いられない
ので、コストがかかるという問題がある。
構造（redundant fabric architecture）の使用があ
る。重複スイッチング構造には、並列配置のプライマリ
（primary）スイッチング構造及び待機（standby）スイ
ッチング構造の２種類がある。重複スイッチは、待機ス
イッチング構造で電源を一時的に遮断し、古い待機スイ
ッチング構造を新規の待機スイッチング構造に交換する
ことでアップグレードを行う。この際データトラフィッ
クは、新規の待機スイッチング構造に切換えられる。同
様のアップグレード過程を、プライマリスイッチング構
造でも行う。この際、データトラフィックは、新しいプ
ライマリスイッチング構造にスイッチバックされるか、
或いは、そのときプライマリスイッチング構造の役目を
果たすアップグレード前の待機スイッチング構造に切換
えられる。このような方法は、プライマリスイッチング
構造及び待機スイッチング構造が現在では用いられない
ので、コストがかかるという問題がある。
【００１１】
【発明が解決しようとする課題】本発明の目的は、サー
ビス中断なしに増分方式でアップグレードできるパケッ
トスイッチング構造及びアップグレード方法を提供する
ことにある。
ビス中断なしに増分方式でアップグレードできるパケッ
トスイッチング構造及びアップグレード方法を提供する
ことにある。
【００１２】
【課題を解決するための手段】以上のような課題を解決
するため、本発明に関連するパケットスイッチ構造は、
複数の入出力がそれぞれ１対１対応する入力スイッチン
グ段と、複数の入出力がそれぞれ１対１対応する出力ス
イッチング段と、出力を出力スイッチング段に入力する
２入力１出力のマルチプレクサ段と、入力スイッチング
段の出力が入力されて出力がマルチプレクサ段の第１入
力チャネルに入力される除去可能なコアスイッチング段
と、を含んで構成されることを特徴とするスケーラブル
スイッチ構造である。入力スイッチング段と出力スイッ
チング段との入出力は同数である。また、コアスイッチ
ング段と並列に接続され、入力スイッチング段の出力を
入力としてマルチプレクサ段の第２入力チャネルに出力
する置換コアスイッチ段をさらに備え、実際にアップグ
レードする際に用いる。置換コアスイッチの入出力数
は、入力スイッチング段の出力数と同数かそれ以上であ
る。入力スイッチング段は、入力スイッチング段、出力
スイッチング段、コアスイッチング段、の各段で入力と
出力を内部接続するための経路指定タグを含むセルヘッ
ダを持つＡＴＭセルデータを受信する。さらに入力スイ
ッチング段は、入力スイッチング段の入力と出力をラン
ダムに内部接続する。
するため、本発明に関連するパケットスイッチ構造は、
複数の入出力がそれぞれ１対１対応する入力スイッチン
グ段と、複数の入出力がそれぞれ１対１対応する出力ス
イッチング段と、出力を出力スイッチング段に入力する
２入力１出力のマルチプレクサ段と、入力スイッチング
段の出力が入力されて出力がマルチプレクサ段の第１入
力チャネルに入力される除去可能なコアスイッチング段
と、を含んで構成されることを特徴とするスケーラブル
スイッチ構造である。入力スイッチング段と出力スイッ
チング段との入出力は同数である。また、コアスイッチ
ング段と並列に接続され、入力スイッチング段の出力を
入力としてマルチプレクサ段の第２入力チャネルに出力
する置換コアスイッチ段をさらに備え、実際にアップグ
レードする際に用いる。置換コアスイッチの入出力数
は、入力スイッチング段の出力数と同数かそれ以上であ
る。入力スイッチング段は、入力スイッチング段、出力
スイッチング段、コアスイッチング段、の各段で入力と
出力を内部接続するための経路指定タグを含むセルヘッ
ダを持つＡＴＭセルデータを受信する。さらに入力スイ
ッチング段は、入力スイッチング段の入力と出力をラン
ダムに内部接続する。
【００１３】より具体的な構成として、複数の入出力が
それぞれ１対１対応する入力スイッチング段と、複数の
入出力がそれぞれ１対１対応する出力スイッチング段
と、出力を出力スイッチング段に入力する２入力１出力
のマルチプレクサ段と、入力スイッチング段の出力が入
力されて出力がマルチプレクサ段の第１入力チャネルに
入力される除去可能なコアスイッチング段と、を含むス
ケーラブルスイッチ構造であって、複数の入出力がそれ
ぞれ１対１対応して入力スイッチング段の出力を受信す
る入力サブスイッチ構造と、複数の入出力がそれぞれ１
対１対応して出力スイッチング段に出力する出力サブス
イッチ構造と、入力サブスイッチ構造の出力を受信して
出力サブスイッチ構造に出力する除去可能なコアサブス
イッチ構造と、からなる置換コアスイッチング段をコア
スイッチング段と並列に備えることを特徴とする。置換
コアスイッチング段の入出力は、入力スイッチング段の
入出力より多い。入力サブスイッチ構造は、入力サブス
イッチ構造、出力サブスイッチ構造、コアサブスイッチ
構造、の各段で入力と出力を内部接続するための経路指
定タグを含むセルヘッダを持つＡＴＭセルデータを受信
する。さらに入力サブスイッチ構造は、入力サブスイッ
チ構造の入力と出力をランダムに内部接続する。
それぞれ１対１対応する入力スイッチング段と、複数の
入出力がそれぞれ１対１対応する出力スイッチング段
と、出力を出力スイッチング段に入力する２入力１出力
のマルチプレクサ段と、入力スイッチング段の出力が入
力されて出力がマルチプレクサ段の第１入力チャネルに
入力される除去可能なコアスイッチング段と、を含むス
ケーラブルスイッチ構造であって、複数の入出力がそれ
ぞれ１対１対応して入力スイッチング段の出力を受信す
る入力サブスイッチ構造と、複数の入出力がそれぞれ１
対１対応して出力スイッチング段に出力する出力サブス
イッチ構造と、入力サブスイッチ構造の出力を受信して
出力サブスイッチ構造に出力する除去可能なコアサブス
イッチ構造と、からなる置換コアスイッチング段をコア
スイッチング段と並列に備えることを特徴とする。置換
コアスイッチング段の入出力は、入力スイッチング段の
入出力より多い。入力サブスイッチ構造は、入力サブス
イッチ構造、出力サブスイッチ構造、コアサブスイッチ
構造、の各段で入力と出力を内部接続するための経路指
定タグを含むセルヘッダを持つＡＴＭセルデータを受信
する。さらに入力サブスイッチ構造は、入力サブスイッ
チ構造の入力と出力をランダムに内部接続する。
【００１４】このようなスイッチ構造を利用する本発明
のアップグレード方法は、複数の入出力がそれぞれ１対
１対応する入力スイッチング段と、複数の入出力がそれ
ぞれ１対１対応する出力スイッチング段と、出力を前記
出力スイッチング段に入力する２入力１出力のマルチプ
レクサ段と、前記入力スイッチング段の出力が入力され
て出力が前記マルチプレクサ段の第１入力チャネルに入
力される除去可能なコアスイッチング段と、を含むプラ
イマリスイッチ構造及び待機スイッチ構造を備えたスケ
ーラブルスイッチ構造のアップグレード方法であって、
デフォルト発生時のプライマリから待機への切り換え機
能をディスエーブルとする段階と、複数の入出力がそれ
ぞれ１対１対応して前記入力スイッチング段の出力を受
信する入力サブスイッチ構造、複数の入出力がそれぞれ
１対１対応して前記マルチプレクサ段の第２入力チャネ
ルに出力する出力サブスイッチ構造、及び前記入力サブ
スイッチ構造の出力を受信して前記出力サブスイッチ構
造に出力する除去可能なコアサブスイッチ構造からなる
置換コアスイッチング段を、前記待機スイッチ構造にお
けるコアスイッチング段と並列に接続する段階と、該待
機スイッチ構造における伝送経路を前記マルチプレクサ
段により前記コアスイッチング段から前記置換コアスイ
ッチング段へ切り換えて当該コアスイッチング段を取り
除く段階と、該待機スイッチ構造にトラフィックを切り
換える段階と、複数の入出力がそれぞれ１対１対応して
前記入力スイッチング段の出力を受信する入力サブスイ
ッチ構造、複数の入出力がそれぞれ１対１対応して前記
マルチプレクサ段の第２入力チャネルに出力する出力サ
ブスイッチ構造、及び前記入力サブスイッチ構造の出力
を受信して前記出力サブスイッチ構造に出力する除去可
能なコアサブスイッチ構造からなる置換コアスイッチン
グ段を、前記プライマリスイッチ構造におけるコアスイ
ッチング段と並列に接続する段階と、該プライマリスイ
ッチ構造における伝送経路を前記マルチプレクサ段によ
り前記コアスイッチング段から前記置換コアスイッチン
グ段へ切り換えて当該コアスイッチング段を取り除く段
階と、デフ ォルト発生時のプライマリから待機への切り
換え機能をイネーブルとする段階と、を行うことを特徴
とする。その置換コアスイッチング段の入出力は、入力
スイッチング段の入出力より多いものとすることができ
る。このような入力サブスイッチ構造は、入力サブスイ
ッチ構造、出力サブスイッチ構造、コアサブスイッチ構
造、の各段で入力と出力を内部接続するための経路指定
タグを含むセルヘッダを持つＡＴＭセルデータを受信す
る。また、入力サブスイッチ構造は、入力サブスイッチ
構造の入力と出力をランダムに内部接続するものとする
ことができる。
のアップグレード方法は、複数の入出力がそれぞれ１対
１対応する入力スイッチング段と、複数の入出力がそれ
ぞれ１対１対応する出力スイッチング段と、出力を前記
出力スイッチング段に入力する２入力１出力のマルチプ
レクサ段と、前記入力スイッチング段の出力が入力され
て出力が前記マルチプレクサ段の第１入力チャネルに入
力される除去可能なコアスイッチング段と、を含むプラ
イマリスイッチ構造及び待機スイッチ構造を備えたスケ
ーラブルスイッチ構造のアップグレード方法であって、
デフォルト発生時のプライマリから待機への切り換え機
能をディスエーブルとする段階と、複数の入出力がそれ
ぞれ１対１対応して前記入力スイッチング段の出力を受
信する入力サブスイッチ構造、複数の入出力がそれぞれ
１対１対応して前記マルチプレクサ段の第２入力チャネ
ルに出力する出力サブスイッチ構造、及び前記入力サブ
スイッチ構造の出力を受信して前記出力サブスイッチ構
造に出力する除去可能なコアサブスイッチ構造からなる
置換コアスイッチング段を、前記待機スイッチ構造にお
けるコアスイッチング段と並列に接続する段階と、該待
機スイッチ構造における伝送経路を前記マルチプレクサ
段により前記コアスイッチング段から前記置換コアスイ
ッチング段へ切り換えて当該コアスイッチング段を取り
除く段階と、該待機スイッチ構造にトラフィックを切り
換える段階と、複数の入出力がそれぞれ１対１対応して
前記入力スイッチング段の出力を受信する入力サブスイ
ッチ構造、複数の入出力がそれぞれ１対１対応して前記
マルチプレクサ段の第２入力チャネルに出力する出力サ
ブスイッチ構造、及び前記入力サブスイッチ構造の出力
を受信して前記出力サブスイッチ構造に出力する除去可
能なコアサブスイッチ構造からなる置換コアスイッチン
グ段を、前記プライマリスイッチ構造におけるコアスイ
ッチング段と並列に接続する段階と、該プライマリスイ
ッチ構造における伝送経路を前記マルチプレクサ段によ
り前記コアスイッチング段から前記置換コアスイッチン
グ段へ切り換えて当該コアスイッチング段を取り除く段
階と、デフ ォルト発生時のプライマリから待機への切り
換え機能をイネーブルとする段階と、を行うことを特徴
とする。その置換コアスイッチング段の入出力は、入力
スイッチング段の入出力より多いものとすることができ
る。このような入力サブスイッチ構造は、入力サブスイ
ッチ構造、出力サブスイッチ構造、コアサブスイッチ構
造、の各段で入力と出力を内部接続するための経路指定
タグを含むセルヘッダを持つＡＴＭセルデータを受信す
る。また、入力サブスイッチ構造は、入力サブスイッチ
構造の入力と出力をランダムに内部接続するものとする
ことができる。
【００１５】
【発明の実施の形態】以下、添付図面を参照して本発明
の望ましい実施形態を詳しく説明する。
の望ましい実施形態を詳しく説明する。
【００１６】図１は従来のスイッチ構造１００によるユ
ニキャスト仮想回線を示している。スイッチ構造１００
は３つのスイッチング段、スイッチ要素１１１、１１２
からなる第１スイッチング段と、スイッチ要素１２１、
１２２からなる第２スイッチング段と、スイッチ要素１
３１、１３２からなる第３スイッチング段とからなる。
ここで、第１スイッチング段は入力段、第２スイッチン
グ段はコア段、第３スイッチング段は出力段と呼ばれ
る。
ニキャスト仮想回線を示している。スイッチ構造１００
は３つのスイッチング段、スイッチ要素１１１、１１２
からなる第１スイッチング段と、スイッチ要素１２１、
１２２からなる第２スイッチング段と、スイッチ要素１
３１、１３２からなる第３スイッチング段とからなる。
ここで、第１スイッチング段は入力段、第２スイッチン
グ段はコア段、第３スイッチング段は出力段と呼ばれ
る。
【００１７】各スイッチ要素１１１、１１２、１２１、
１２２、１３１、１３２の左側部には番号１〜４で表示
された４つの入力が、右側部には番号１〜４で表示され
た４つの出力が示されている。スイッチ要素の各入力は
同じスイッチ要素の各出力のいずれかと内部接続され
る。各スイッチの入出力接続は、スイッチ構造１００で
受信する各々のセル（又はパケット）のヘッダ情報によ
り決められる。
１２２、１３１、１３２の左側部には番号１〜４で表示
された４つの入力が、右側部には番号１〜４で表示され
た４つの出力が示されている。スイッチ要素の各入力は
同じスイッチ要素の各出力のいずれかと内部接続され
る。各スイッチの入出力接続は、スイッチ構造１００で
受信する各々のセル（又はパケット）のヘッダ情報によ
り決められる。
【００１８】スイッチ構造１００は、高いスループット
を実現するためにユニキャストセルの動的経路指定過程
を支援する。動的経路指定網は２つのサブネットワーク
から構成される。第１スイッチング段は、セルの伝送経
路を任意に指定して着信ユニキャストトラフィックをラ
ンダム化する“分配”サブネットワークを持つことによ
り、第１スイッチング段の出力に対して受信したセルを
均一に分配することができる。例えば、スイッチ要素１
１１は出力３に内部接続される入力１をもつ。
を実現するためにユニキャストセルの動的経路指定過程
を支援する。動的経路指定網は２つのサブネットワーク
から構成される。第１スイッチング段は、セルの伝送経
路を任意に指定して着信ユニキャストトラフィックをラ
ンダム化する“分配”サブネットワークを持つことによ
り、第１スイッチング段の出力に対して受信したセルを
均一に分配することができる。例えば、スイッチ要素１
１１は出力３に内部接続される入力１をもつ。
【００１９】第２スイッチング段及び第３スイッチング
段は、セルをその各々の出力に経路指定する“経路指
定”サブネットワークを持つ。経路指定サブネットワー
クは経路指定タグに基づいてセルの経路を指定する。例
えば、スイッチ要素１１１の出力３から送られたセルに
対する経路指定タグが［３：２］（十進数値）の場合、
スイッチ要素１２２は、セルを受信する入力１を出力３
に内部接続するために経路指定タグの一番目の値［３］
を用いる。同様に、スイッチ要素１３２は、セルを受信
する入力３を出力２に内部接続するために経路指定タグ
の二番目の値［２］を用いる。
段は、セルをその各々の出力に経路指定する“経路指
定”サブネットワークを持つ。経路指定サブネットワー
クは経路指定タグに基づいてセルの経路を指定する。例
えば、スイッチ要素１１１の出力３から送られたセルに
対する経路指定タグが［３：２］（十進数値）の場合、
スイッチ要素１２２は、セルを受信する入力１を出力３
に内部接続するために経路指定タグの一番目の値［３］
を用いる。同様に、スイッチ要素１３２は、セルを受信
する入力３を出力２に内部接続するために経路指定タグ
の二番目の値［２］を用いる。
【００２０】スイッチ要素１１１、１２２、１３２によ
る接続経路は、経路をスイッチ要素１１１の入力１から
スイッチ要素１３２の出力２に指定するためのスイッチ
構造１００によるユニキャスト仮想回線である。またセ
ルは指定した場所から出力することができ、そのために
伝送前に第３スイッチング段の出力を再整列（re-seque
nce）する。
る接続経路は、経路をスイッチ要素１１１の入力１から
スイッチ要素１３２の出力２に指定するためのスイッチ
構造１００によるユニキャスト仮想回線である。またセ
ルは指定した場所から出力することができ、そのために
伝送前に第３スイッチング段の出力を再整列（re-seque
nce）する。
【００２１】図２は図１に示したスイッチ構造１００か
らなるマルチキャスト仮想回線を示している。ユニキャ
スト仮想回線とは異なり、マルチキャストセルは各スイ
ッチング段のスイッチ要素内のマルチキャストグループ
テーブルを検査することによりデータ伝送する。マルチ
キャストグループの関連エントリは、各セルの拡張ヘッ
ダ内のマルチキャストグループ番号により表示される。
マルチキャストグループ番号は、セルがスイッチ構造１
００に入力される前にセルのヘッダに位置する。
らなるマルチキャスト仮想回線を示している。ユニキャ
スト仮想回線とは異なり、マルチキャストセルは各スイ
ッチング段のスイッチ要素内のマルチキャストグループ
テーブルを検査することによりデータ伝送する。マルチ
キャストグループの関連エントリは、各セルの拡張ヘッ
ダ内のマルチキャストグループ番号により表示される。
マルチキャストグループ番号は、セルがスイッチ構造１
００に入力される前にセルのヘッダに位置する。
【００２２】例えば、スイッチ要素１１２の入力４から
入力されたセルがマルチキャストグループ番号６の場合
は以下の経路を通る。スイッチ要素１１２のマルチキャ
ストグループテーブルのマルチキャストグループ番号６
が値［２］を含むため、スイッチ要素１１２はセルを受
信した入力４を出力２に内部接続する。第２スイッチン
グ段では、スイッチ要素１２１のマルチキャストグルー
プテーブルのマルチキャストグループ番号６が値［２：
４］を含むため、スイッチ要素１２１はセルを受信した
入力４を出力２及び出力４に内部接続する。第３スイッ
チング段では、スイッチ要素１３１のマルチキャストグ
ループテーブルのマルチキャストグループ番号６が値
［１］を含むため、スイッチ要素１３１はセルを受信し
た入力２を出力１に内部接続する。また、スイッチ要素
１３２のマルチキャストグループテーブルのマルチキャ
ストグループ番号６が値［２］を含むため、スイッチ要
素１３２はセルを受信した入力２を出力２に内部接続す
る。
入力されたセルがマルチキャストグループ番号６の場合
は以下の経路を通る。スイッチ要素１１２のマルチキャ
ストグループテーブルのマルチキャストグループ番号６
が値［２］を含むため、スイッチ要素１１２はセルを受
信した入力４を出力２に内部接続する。第２スイッチン
グ段では、スイッチ要素１２１のマルチキャストグルー
プテーブルのマルチキャストグループ番号６が値［２：
４］を含むため、スイッチ要素１２１はセルを受信した
入力４を出力２及び出力４に内部接続する。第３スイッ
チング段では、スイッチ要素１３１のマルチキャストグ
ループテーブルのマルチキャストグループ番号６が値
［１］を含むため、スイッチ要素１３１はセルを受信し
た入力２を出力１に内部接続する。また、スイッチ要素
１３２のマルチキャストグループテーブルのマルチキャ
ストグループ番号６が値［２］を含むため、スイッチ要
素１３２はセルを受信した入力２を出力２に内部接続す
る。
【００２３】このようなスイッチ要素１１２、１２１、
１３１、１３２による接続経路は、経路をスイッチ要素
１１２の入力４からスイッチ要素１３１の出力１及びス
イッチ要素１３２の出力２に指定するためのスイッチ構
造１００によるマルチキャスト仮想回線である。
１３１、１３２による接続経路は、経路をスイッチ要素
１１２の入力４からスイッチ要素１３１の出力１及びス
イッチ要素１３２の出力２に指定するためのスイッチ構
造１００によるマルチキャスト仮想回線である。
【００２４】こうした従来のスイッチ構造１００のアッ
プグレードは、困難である。仮に、スイッチ構造１００
を図２に示した８入力−８出力の配置構造から、３２入
力−３２出力の配置構造に拡張しようとする場合、より
大容量に変更するために全体スイッチ構造を取り換える
必要がある。これとは異なり、スイッチ構造１００は、
８入力−８出力以上の配置構造を備えている場合に８入
力−８出力の配置構造しか使用しない場合もある。しか
しこの場合、待機スイッチ構造を用いると、前述のよう
に古いプライマリスイッチ構造及び待機スイッチ構造は
無駄になる。しかし、待機スイッチ構造が用いられない
場合には、サービスの中断が発生する。
プグレードは、困難である。仮に、スイッチ構造１００
を図２に示した８入力−８出力の配置構造から、３２入
力−３２出力の配置構造に拡張しようとする場合、より
大容量に変更するために全体スイッチ構造を取り換える
必要がある。これとは異なり、スイッチ構造１００は、
８入力−８出力以上の配置構造を備えている場合に８入
力−８出力の配置構造しか使用しない場合もある。しか
しこの場合、待機スイッチ構造を用いると、前述のよう
に古いプライマリスイッチ構造及び待機スイッチ構造は
無駄になる。しかし、待機スイッチ構造が用いられない
場合には、サービスの中断が発生する。
【００２５】本発明のパケットスイッチング構造は、
（１）スイッチの初期配置構造により必要な容量のスイ
ッチ構造を備えることができ、（２）最小限のコストで
増分方式により高容量にアップグレードすることがで
き、（３）アップグレード中でもサービス中断をもたら
すことのないスイッチ構造を提供することにより、従来
の問題を解決する。本発明の実施形態では、（１）経路
指定タグベクトル又は経路指定タグ一次元線形アレーを
用いたユニキャストセル又はパケットフラグメントと、
（２）マルチキャストグループテーブルを用いたマルチ
キャストセルの自己経路指定のためにＭＩＮ構造が用い
られる。経路指定タグ又はマルチキャストグループ番号
は、セルがスイッチ構造に至るまでにセルのヘッダに位
置する。
（１）スイッチの初期配置構造により必要な容量のスイ
ッチ構造を備えることができ、（２）最小限のコストで
増分方式により高容量にアップグレードすることがで
き、（３）アップグレード中でもサービス中断をもたら
すことのないスイッチ構造を提供することにより、従来
の問題を解決する。本発明の実施形態では、（１）経路
指定タグベクトル又は経路指定タグ一次元線形アレーを
用いたユニキャストセル又はパケットフラグメントと、
（２）マルチキャストグループテーブルを用いたマルチ
キャストセルの自己経路指定のためにＭＩＮ構造が用い
られる。経路指定タグ又はマルチキャストグループ番号
は、セルがスイッチ構造に至るまでにセルのヘッダに位
置する。
【００２６】経路指定タグベクトルは、スイッチ構造の
スイッチング段の数と同じエントリ数である。各スイッ
チ要素は、多段スイッチ構造内のスイッチング段番号で
配置構成される。ユニキャストセルの場合、各スイッチ
要素はそのスイッチング段の番号に該当するエントリ又
は経路指定タグのみを検査し、セルを経路指定タグに基
づいて出力する。マルチキャストセルの場合、マルチキ
ャストグループ番号を通して各スイッチ要素に対するマ
ルチキャストグループテーブルのエントリが選択され
る。マルチキャストグループテーブルは、スイッチ要素
の出力数と同数のビットをもつビットベクトルを発生す
る。各ビットベクトルが“１”の場合、セルのコピーセ
ル（copy of the cell）が出力される。
スイッチング段の数と同じエントリ数である。各スイッ
チ要素は、多段スイッチ構造内のスイッチング段番号で
配置構成される。ユニキャストセルの場合、各スイッチ
要素はそのスイッチング段の番号に該当するエントリ又
は経路指定タグのみを検査し、セルを経路指定タグに基
づいて出力する。マルチキャストセルの場合、マルチキ
ャストグループ番号を通して各スイッチ要素に対するマ
ルチキャストグループテーブルのエントリが選択され
る。マルチキャストグループテーブルは、スイッチ要素
の出力数と同数のビットをもつビットベクトルを発生す
る。各ビットベクトルが“１”の場合、セルのコピーセ
ル（copy of the cell）が出力される。
【００２７】本発明の最小の配置構造は３段である。全
配置構造は、奇数個のスイッチング段からなる。最大の
スイッチング段数は既に知られて決められているとす
る。スイッチング段は、１、２、．．、（Ｎ＋１）／
２、．．、Ｎ−１、Ｎ（Ｎは最大のスイッチング段）と
して表現される。例えば、Ｎ＝９であれば、３スイッチ
ング段構造の場合、スイッチング段は１、５、９に該当
し、５スイッチング段構造のスイッチング段は１、２、
５、８、９に該当する。
配置構造は、奇数個のスイッチング段からなる。最大の
スイッチング段数は既に知られて決められているとす
る。スイッチング段は、１、２、．．、（Ｎ＋１）／
２、．．、Ｎ−１、Ｎ（Ｎは最大のスイッチング段）と
して表現される。例えば、Ｎ＝９であれば、３スイッチ
ング段構造の場合、スイッチング段は１、５、９に該当
し、５スイッチング段構造のスイッチング段は１、２、
５、８、９に該当する。
【００２８】スイッチ構造の容量範囲（スイッチング段
構造のスイッチング段＝Ｍ）を、１段階高い容量範囲
（スイッチング段の総数＝Ｍ＋２）に増加させるため、
従来のスイッチ構造の中間スイッチング段（スイッチン
グ段の総数＝（Ｎ＋１）／２）は局部的に取り除かれ、
３スイッチング段サブ構造が中間スイッチング段内に挿
入される。
構造のスイッチング段＝Ｍ）を、１段階高い容量範囲
（スイッチング段の総数＝Ｍ＋２）に増加させるため、
従来のスイッチ構造の中間スイッチング段（スイッチン
グ段の総数＝（Ｎ＋１）／２）は局部的に取り除かれ、
３スイッチング段サブ構造が中間スイッチング段内に挿
入される。
【００２９】セルのヘッダに位置する経路指定タグベク
トルは、スイッチング段数にかかわらず長さＮから構成
される。各々の経路指定タグは、セルの経路を正確に指
定するのに必要な割り当て値である。
トルは、スイッチング段数にかかわらず長さＮから構成
される。各々の経路指定タグは、セルの経路を正確に指
定するのに必要な割り当て値である。
【００３０】スイッチ構造内のマルチキャストセルの経
路指定には、セルヘッダのマルチキャストグループ番号
及びスイッチ要素内のマルチキャストグループテーブル
が必要である。スイッチ構造をＭ個のスイッチング段か
らＭ＋２個のスイッチング段に増加すると、新規のサブ
スイッチ構造の第１スイッチング段及び第３スイッチン
グ段内にあるスイッチ要素のマルチキャストグループテ
ーブルは“通過（passthrough）”経路指定（出力数＝
入力数）を行うように構成される。中間スイッチング段
（（Ｎ＋１）／２ スイッチング段）のスイッチ要素か
らのマルチキャストグループテーブルは、変更前の中間
スイッチング段に対するマルチキャストグループテーブ
ルと、第１及び第３スイッチング段の“通過”経路指定
に関する認識からわかる。
路指定には、セルヘッダのマルチキャストグループ番号
及びスイッチ要素内のマルチキャストグループテーブル
が必要である。スイッチ構造をＭ個のスイッチング段か
らＭ＋２個のスイッチング段に増加すると、新規のサブ
スイッチ構造の第１スイッチング段及び第３スイッチン
グ段内にあるスイッチ要素のマルチキャストグループテ
ーブルは“通過（passthrough）”経路指定（出力数＝
入力数）を行うように構成される。中間スイッチング段
（（Ｎ＋１）／２ スイッチング段）のスイッチ要素か
らのマルチキャストグループテーブルは、変更前の中間
スイッチング段に対するマルチキャストグループテーブ
ルと、第１及び第３スイッチング段の“通過”経路指定
に関する認識からわかる。
【００３１】図３は本発明の実施形態によるスケーラブ
ルスイッチ構造３００を示している。このスケーラブル
スイッチ構造３００は、図１及び図２に示したスイッチ
構造と同じく３つのスイッチング段、すなわち、Ｎ×Ｍ
個のスイッチ要素１１１、１１２からなる第１スイッチ
ング段と、Ｍ×Ｍ個のスイッチ要素１２１、１２２から
なる第２スイッチング段と、Ｍ×Ｎ個のスイッチ要素１
３１、１３２からなる第３スイッチング段とからなる。
ここで、第１スイッチング段は“入力段”、第２スイッ
チング段は“コア段”、第３スイッチング段は“出力
段”と呼ばれる。ここでＮとＭは同数とする。
ルスイッチ構造３００を示している。このスケーラブル
スイッチ構造３００は、図１及び図２に示したスイッチ
構造と同じく３つのスイッチング段、すなわち、Ｎ×Ｍ
個のスイッチ要素１１１、１１２からなる第１スイッチ
ング段と、Ｍ×Ｍ個のスイッチ要素１２１、１２２から
なる第２スイッチング段と、Ｍ×Ｎ個のスイッチ要素１
３１、１３２からなる第３スイッチング段とからなる。
ここで、第１スイッチング段は“入力段”、第２スイッ
チング段は“コア段”、第３スイッチング段は“出力
段”と呼ばれる。ここでＮとＭは同数とする。
【００３２】置換コア段３０１は、第２スイッチング段
と並列に接続されるが、これについては図４及び図５を
参照して詳しく後述する。第１スイッチング段の出力
は、第２スイッチング段の入力、及び置換コア段３０１
の入力に接続される。第２スイッチング段の出力は、マ
ルチプレクサ３０２ａ〜３０２ｈの第１入力チャネルに
接続される。マルチプレクサ３０２ａ〜３０２ｈの出力
は第３スイッチング段の入力に接続される。置換コア段
３０１の出力は、マルチプレクサ３０２ａ〜３０２ｈの
第２入力チャネルに接続される。マルチプレクサ３０２
ａ〜３０２ｈの入力及び出力チャネルはＷビットの幅を
もつ（ＷはＮ又はＭ、或いはＮ及びＭと同一である）。
と並列に接続されるが、これについては図４及び図５を
参照して詳しく後述する。第１スイッチング段の出力
は、第２スイッチング段の入力、及び置換コア段３０１
の入力に接続される。第２スイッチング段の出力は、マ
ルチプレクサ３０２ａ〜３０２ｈの第１入力チャネルに
接続される。マルチプレクサ３０２ａ〜３０２ｈの出力
は第３スイッチング段の入力に接続される。置換コア段
３０１の出力は、マルチプレクサ３０２ａ〜３０２ｈの
第２入力チャネルに接続される。マルチプレクサ３０２
ａ〜３０２ｈの入力及び出力チャネルはＷビットの幅を
もつ（ＷはＮ又はＭ、或いはＮ及びＭと同一である）。
【００３３】スケーラブルスイッチ構造３００には、図
１に示したユニキャスト仮想回線と同様のユニキャスト
仮想回線と、図２に示したマルチキャスト仮想回線と同
様のマルチキャスト仮想回線が形成される。
１に示したユニキャスト仮想回線と同様のユニキャスト
仮想回線と、図２に示したマルチキャスト仮想回線と同
様のマルチキャスト仮想回線が形成される。
【００３４】通常動作においてマルチプレクサ３０２ａ
〜３０２ｈは、コア段の出力がスイッチ要素１３１の入
力に接続されるように設定される。そのために置換コア
段３０１の出力はスイッチ要素１３１に入力されず、ス
ケーラブルスイッチ構造３００は従来のスイッチ構造１
００と同様の動作をする。しかし、アップグレードが行
われる際のマルチプレクサ３０２ａ〜３０２ｈは、置換
コア段３０１の出力がスイッチ要素１３１及び１３２の
入力に接続されるように設定される。そのために全デー
タセルは置換コア段３０１を通して流れ、スイッチ１２
１、１２２は機能しない。
〜３０２ｈは、コア段の出力がスイッチ要素１３１の入
力に接続されるように設定される。そのために置換コア
段３０１の出力はスイッチ要素１３１に入力されず、ス
ケーラブルスイッチ構造３００は従来のスイッチ構造１
００と同様の動作をする。しかし、アップグレードが行
われる際のマルチプレクサ３０２ａ〜３０２ｈは、置換
コア段３０１の出力がスイッチ要素１３１及び１３２の
入力に接続されるように設定される。そのために全デー
タセルは置換コア段３０１を通して流れ、スイッチ１２
１、１２２は機能しない。
【００３５】図４は図３に示したスケーラブルスイッチ
構造３００を詳細に示している。アップグレード時にマ
ルチプレクサ３０２ａ〜３０２ｈは、置換コア段３０１
が伝送経路になるように設定される。この際、コア段は
機能しない。よって置換コア段３０１の説明を単純化す
るため、コア段及びマルチプレクサ３０２ａ〜３０２ｈ
を省略する。
構造３００を詳細に示している。アップグレード時にマ
ルチプレクサ３０２ａ〜３０２ｈは、置換コア段３０１
が伝送経路になるように設定される。この際、コア段は
機能しない。よって置換コア段３０１の説明を単純化す
るため、コア段及びマルチプレクサ３０２ａ〜３０２ｈ
を省略する。
【００３６】アップグレードにより古いコア段が置換コ
ア段３０１に置換される。第１スイッチング段の出力及
び第３スイッチング段の入力は、それぞれ置換コア段３
０１の入力及び出力に接続される。スケーラブルスイッ
チ構造３００の拡張性を表するため、出力段に未接続の
スイッチ１１３〜１１８を示している。
ア段３０１に置換される。第１スイッチング段の出力及
び第３スイッチング段の入力は、それぞれ置換コア段３
０１の入力及び出力に接続される。スケーラブルスイッ
チ構造３００の拡張性を表するため、出力段に未接続の
スイッチ１１３〜１１８を示している。
【００３７】置換コア段３０１は３スイッチング段のサ
ブスイッチ構造である。そのためスイッチ要素１１１、
１１２は第１スイッチング段であるが、スイッチ要素１
３１、１３２は第５スイッチング段として再指定され
る。第１スイッチング段のスイッチ要素１１１、１１２
と、第３スイッチング段のスイッチ要素１３１、１３２
のマルチキャストグループテーブルは、変わらずそのま
ま維持される。
ブスイッチ構造である。そのためスイッチ要素１１１、
１１２は第１スイッチング段であるが、スイッチ要素１
３１、１３２は第５スイッチング段として再指定され
る。第１スイッチング段のスイッチ要素１１１、１１２
と、第３スイッチング段のスイッチ要素１３１、１３２
のマルチキャストグループテーブルは、変わらずそのま
ま維持される。
【００３８】新規の第２スイッチング段はスイッチ要素
４１１〜４１８を、新規の第３スイッチング段はスイッ
チ要素４２１〜４２８を、新規の第４スイッチング段は
スイッチ要素４３１〜４３８で構成される。新規の第２
スイッチング段のスイッチ要素４１４、４１５のマルチ
キャストグループテーブルと、新規の第４スイッチング
段のスイッチ要素４３３、４３４、４３６のマルチキャ
ストグループテーブルは“通過”経路指定動作を行うた
めに初期化される。通過経路指定動作は、データ伝送す
るスイッチ要素のうち、スイッチ要素内の各々のマルチ
キャストグループに対して直ちに出力を指定するエント
リを生成することにより行われる。
４１１〜４１８を、新規の第３スイッチング段はスイッ
チ要素４２１〜４２８を、新規の第４スイッチング段は
スイッチ要素４３１〜４３８で構成される。新規の第２
スイッチング段のスイッチ要素４１４、４１５のマルチ
キャストグループテーブルと、新規の第４スイッチング
段のスイッチ要素４３３、４３４、４３６のマルチキャ
ストグループテーブルは“通過”経路指定動作を行うた
めに初期化される。通過経路指定動作は、データ伝送す
るスイッチ要素のうち、スイッチ要素内の各々のマルチ
キャストグループに対して直ちに出力を指定するエント
リを生成することにより行われる。
【００３９】新規の第２スイッチング段の通過接続を通
してユニキャスト仮想回線及びマルチキャスト仮想回線
の経路を順方向に追跡することにより、ユニキャスト仮
想回線及びマルチキャスト仮想回線は新規の第３スイッ
チング段のスイッチ要素４２３の入力ピン３及びスイッ
チ要素４２５の入力ピン１に入力される。また、新規の
第４スイッチング段のスイッチ要素４３１〜４３８の通
過接続を通してユニキャスト仮想回線及びマルチキャス
ト仮想回線の経路を逆方向に追跡することにより、ユニ
キャスト仮想回線及びマルチキャスト仮想回線は新規の
第３スイッチング段のスイッチ要素４２３の出力ピン
１、３及びスイッチ要素４２５の出力ピン３から出力さ
れる。
してユニキャスト仮想回線及びマルチキャスト仮想回線
の経路を順方向に追跡することにより、ユニキャスト仮
想回線及びマルチキャスト仮想回線は新規の第３スイッ
チング段のスイッチ要素４２３の入力ピン３及びスイッ
チ要素４２５の入力ピン１に入力される。また、新規の
第４スイッチング段のスイッチ要素４３１〜４３８の通
過接続を通してユニキャスト仮想回線及びマルチキャス
ト仮想回線の経路を逆方向に追跡することにより、ユニ
キャスト仮想回線及びマルチキャスト仮想回線は新規の
第３スイッチング段のスイッチ要素４２３の出力ピン
１、３及びスイッチ要素４２５の出力ピン３から出力さ
れる。
【００４０】よって、新規の第３スイッチング段のスイ
ッチ要素４２３に関するマルチキャストグループは、最
初のコア段のスイッチ要素１２１に関するマルチキャス
トグループテーブルに対して−１だけシフトする。した
がって、スイッチ要素１２１に対するマルチキャストグ
ループ値［２，４］は、スイッチ要素４２３に対して値
［１，３］となる。また新規の第３スイッチング段のス
イッチ要素４２５に関するマルチキャストグループテー
ブルは、最初のコア段のスイッチ要素１２２に関するマ
ルチキャストグループテーブルに対して０だけシフトす
る。したがって、スイッチ要素１２２に対するマルチキ
ャストグループの値［３］はスイッチ要素４２５に対す
る値［３］となる。
ッチ要素４２３に関するマルチキャストグループは、最
初のコア段のスイッチ要素１２１に関するマルチキャス
トグループテーブルに対して−１だけシフトする。した
がって、スイッチ要素１２１に対するマルチキャストグ
ループ値［２，４］は、スイッチ要素４２３に対して値
［１，３］となる。また新規の第３スイッチング段のス
イッチ要素４２５に関するマルチキャストグループテー
ブルは、最初のコア段のスイッチ要素１２２に関するマ
ルチキャストグループテーブルに対して０だけシフトす
る。したがって、スイッチ要素１２２に対するマルチキ
ャストグループの値［３］はスイッチ要素４２５に対す
る値［３］となる。
【００４１】置換コア３０１は、スイッチ要素４２１〜
４２８の入出力が、スイッチ要素４１１〜４１８上の出
力と同じ番号のスイッチ要素４３１〜４３８上の入力に
それぞれハードウェア処理されるということから内部的
には対称である。例えば、スイッチ要素４２３の入力３
及び出力３は、スイッチ要素４１４の出力１及びスイッ
チ要素４３４の入力１にそれぞれハードウェア処理され
る。さらに置換コア３０１は、入力スイッチ要素４１１
〜４１８の入力と出力スイッチ要素４３１〜４３８の出
力が、スイッチ要素１１１、１１２上の出力と同じ番号
のスイッチ要素１３１、１３２上の入力にそれぞれハー
ドウェア処理されるということから外部的にも対称であ
る。例えば、スイッチ要素４１３の入力１及びスイッチ
要素４３３の出力１は、スイッチ要素１１１の出力２及
びスイッチ要素１３１の入力２にそれぞれハードウェア
処理される。
４２８の入出力が、スイッチ要素４１１〜４１８上の出
力と同じ番号のスイッチ要素４３１〜４３８上の入力に
それぞれハードウェア処理されるということから内部的
には対称である。例えば、スイッチ要素４２３の入力３
及び出力３は、スイッチ要素４１４の出力１及びスイッ
チ要素４３４の入力１にそれぞれハードウェア処理され
る。さらに置換コア３０１は、入力スイッチ要素４１１
〜４１８の入力と出力スイッチ要素４３１〜４３８の出
力が、スイッチ要素１１１、１１２上の出力と同じ番号
のスイッチ要素１３１、１３２上の入力にそれぞれハー
ドウェア処理されるということから外部的にも対称であ
る。例えば、スイッチ要素４１３の入力１及びスイッチ
要素４３３の出力１は、スイッチ要素１１１の出力２及
びスイッチ要素１３１の入力２にそれぞれハードウェア
処理される。
【００４２】置換コア段３０１の３段からなる内部及び
外部対称ワイヤリング動作と、新規の第２スイッチング
段及び新規の第４スイッチング段の通過経路指定動作と
により、進行中のユニキャスト仮想回線及びマルチキャ
スト仮想回線を維持することができる。ユニキャスト仮
想回線及びマルチキャスト仮想回線からのトラフィック
セルは、図１〜図３で伝送されるスイッチ要素１３１、
１３２上の同じ出力に伝送される。
外部対称ワイヤリング動作と、新規の第２スイッチング
段及び新規の第４スイッチング段の通過経路指定動作と
により、進行中のユニキャスト仮想回線及びマルチキャ
スト仮想回線を維持することができる。ユニキャスト仮
想回線及びマルチキャスト仮想回線からのトラフィック
セルは、図１〜図３で伝送されるスイッチ要素１３１、
１３２上の同じ出力に伝送される。
【００４３】図５はスケーラブルスイッチ構造３００を
アップグレードする過程を示したフローチャートであ
る。ここでは、スケーラブルスイッチ構造３００をプラ
イマリスイッチ構造又は待機スイッチ構造のどちらかと
して説明する。
アップグレードする過程を示したフローチャートであ
る。ここでは、スケーラブルスイッチ構造３００をプラ
イマリスイッチ構造又は待機スイッチ構造のどちらかと
して説明する。
【００４４】初期状態としてステップ５０１で、デフォ
ルト発生でデータトラフィックをプライマリスイッチ構
造から待機スイッチ構造へ変えるための自動切換え機能
がディスエーブル状態とされる。ステップ５０２で、置
換コア段３０１が現在の待機スイッチ構造におけるコア
段（第２スイッチ段）と並列に挿入される。次にステッ
プ５０３で、新規呼受理機能及び既存呼整理機能が、現
在の待機スイッチ構造でディスエーブル状態となる。
ルト発生でデータトラフィックをプライマリスイッチ構
造から待機スイッチ構造へ変えるための自動切換え機能
がディスエーブル状態とされる。ステップ５０２で、置
換コア段３０１が現在の待機スイッチ構造におけるコア
段（第２スイッチ段）と並列に挿入される。次にステッ
プ５０３で、新規呼受理機能及び既存呼整理機能が、現
在の待機スイッチ構造でディスエーブル状態となる。
【００４５】そしてステップ５０４で、置換コア段にお
ける新規な３スイッチング段のサブ構造が初期化され
る。データセルが現在のプライマリスイッチ構造のコア
段から伝送され、呼設定又は除去トランザクションがな
ければ、ステップ５０５で、データトラフィックはアッ
プグレードされた待機スイッチ構造に切換えられる。そ
の結果、アップグレード前のプライマリスイッチ構造が
待機モード状態となり、アップグレードされた待機スイ
ッチ構造が新規のプライマリスイッチ構造となる。そし
てステップ５０６で、新規呼受理機能及び既存呼整理機
能がイネーブル状態となり、データセルは待機スイッチ
構造内（＝新規プライマリ）に入る。
ける新規な３スイッチング段のサブ構造が初期化され
る。データセルが現在のプライマリスイッチ構造のコア
段から伝送され、呼設定又は除去トランザクションがな
ければ、ステップ５０５で、データトラフィックはアッ
プグレードされた待機スイッチ構造に切換えられる。そ
の結果、アップグレード前のプライマリスイッチ構造が
待機モード状態となり、アップグレードされた待機スイ
ッチ構造が新規のプライマリスイッチ構造となる。そし
てステップ５０６で、新規呼受理機能及び既存呼整理機
能がイネーブル状態となり、データセルは待機スイッチ
構造内（＝新規プライマリ）に入る。
【００４６】またステップ５０７で、置換コア段３０１
が旧プライマリスイッチ構造の（第２）コア段と並列に
挿入される。そして、ステップ５０８で、デフォルトの
発生時にデータトラフィックをプライマリから待機へ変
えるための自動切換え機能がイネーブル状態となる。
が旧プライマリスイッチ構造の（第２）コア段と並列に
挿入される。そして、ステップ５０８で、デフォルトの
発生時にデータトラフィックをプライマリから待機へ変
えるための自動切換え機能がイネーブル状態となる。
【００４７】
【発明の効果】本発明のスイッチ構造により、サービス
中断なしに増分方式でアップグレードできる。
中断なしに増分方式でアップグレードできる。
【図１】従来のスイッチ構造からなるユニキャスト仮想
回線構造図。
回線構造図。
【図２】従来のスイッチ構造からなるマルチキャスト仮
想回線構造図。
想回線構造図。
【図３】本発明のスケーラブルスイッチ構造図。
【図４】図３のスケーラブルスイッチ構造の詳細図。
【図５】本発明のアップグレードする過程を示すフロー
チャート。
チャート。
１００ スイッチ構造 １１１〜１１８、１２１、１２２、１３１〜１３８ ス
イッチ要素 ３００ スケーラブルスイッチ構造 ３０１ 置換コア段 ３０２ａ〜ｇ マルチプレクサ ４１１〜４１８、４２１〜４２８、４３１〜４３８ ス
イッチ要素
イッチ要素 ３００ スケーラブルスイッチ構造 ３０１ 置換コア段 ３０２ａ〜ｇ マルチプレクサ ４１１〜４１８、４２１〜４２８、４３１〜４３８ ス
イッチ要素
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04Q 11/04
Claims (4)
- 【請求項１】 複数の入出力がそれぞれ１対１対応する
入力スイッチング段と、複数の入出力がそれぞれ１対１
対応する出力スイッチング段と、出力を前記出力スイッ
チング段に入力する２入力１出力のマルチプレクサ段
と、前記入力スイッチング段の出力が入力されて出力が
前記マルチプレクサ段の第１入力チャネルに入力される
除去可能なコアスイッチング段と、を含むプライマリス
イッチ構造及び待機スイッチ構造を備えたスケーラブル
スイッチ構造のアップグレード方法であって、デフォルト発生時のプライマリから待機への切り換え機
能をディスエーブルとする段階と、 複数の入出力がそれ
ぞれ１対１対応して前記入力スイッチング段の出力を受
信する入力サブスイッチ構造、複数の入出力がそれぞれ
１対１対応して前記マルチプレクサ段の第２入力チャネ
ルに出力する出力サブスイッチ構造、及び前記入力サブ
スイッチ構造の出力を受信して前記出力サブスイッチ構
造に出力する除去可能なコアサブスイッチ構造からなる
置換コアスイッチング段を、前記待機スイッチ構造にお
けるコアスイッチング段と並列に接続する段階と、該待
機スイッチ構造における伝送経路を前記マルチプレクサ
段により前記コアスイッチング段から前記置換コアスイ
ッチング段へ切り換えて当該コアスイッチング段を取り
除く段階と、該待機スイッチ構造にトラフィックを切り
換える段階と、複数の入出力がそれぞれ１対１対応して
前記入力スイッチング段の出力を受信する入力サブスイ
ッチ構造、複数の入出力がそれぞれ１対１対応して前記
マルチプレクサ段の第２入力チャネルに出力する出力サ
ブスイッチ構造、及び前記入力サブスイッチ構造の出力
を受信して前記出力サブスイッチ構造に出力する除去可
能なコアサブスイッチ構造からなる置換コアスイッチン
グ段を、前記プライマリスイッチ構造におけるコアスイ
ッチング段と並列に接続する段階と、該プライマリスイ
ッチ構造における伝送経路を前記マルチプレクサ段によ
り前記コアスイッチング段から前記置換コアスイッチン
グ段へ切り換えて当該コアスイッチング段を取り除く段
階と、デフォルト発生時のプライマリから待機への切り
換え機能をイネーブルとする段階と、を行うことを特徴
とするアップグレード方法。 - 【請求項２】 置換コアスイッチング段の入出力は、入
力スイッチング段の入出力より多い請求項１記載のアッ
プグレード方法。 - 【請求項３】 入力サブスイッチ構造は、入力サブスイ
ッチ構造、出力サブスイッチ構造、コアサブスイッチ構
造、の各段で入力と出力を内部接続するための経路指定
タグを含むセルヘッダを持つＡＴＭセルデータを受信す
る請求項１又は請求項２記載のアップグレード方法。 - 【請求項４】 入力サブスイッチ構造は、入力サブスイ
ッチ構造の入力と出力をランダムに内部接続する請求項
１〜３のいずれか１項に記載のアップグレード方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/002042 | 1997-12-31 | ||
| US09/002,042 US6049542A (en) | 1997-12-31 | 1997-12-31 | Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266273A JPH11266273A (ja) | 1999-09-28 |
| JP3163069B2 true JP3163069B2 (ja) | 2001-05-08 |
Family
ID=21698985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34675998A Expired - Fee Related JP3163069B2 (ja) | 1997-12-31 | 1998-12-07 | スイッチ構造のアップグレード方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6049542A (ja) |
| JP (1) | JP3163069B2 (ja) |
| KR (1) | KR100270684B1 (ja) |
| CN (1) | CN1183719C (ja) |
| DE (1) | DE19849776B4 (ja) |
| FR (1) | FR2773294B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013217475A (ja) * | 2012-04-11 | 2013-10-24 | Ferro-Carbon Enterprise Co Ltd | 吸盤 |
| JP2014163417A (ja) * | 2013-02-22 | 2014-09-08 | Lion Office Products Corp | 掛止め具 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6430182B1 (en) * | 1997-10-16 | 2002-08-06 | Nec Corporation | Fabric system and method for assigning identifier for fabric apparatus therefor |
| US6377550B1 (en) * | 1997-10-28 | 2002-04-23 | Texas Instruments Incorporated | Nested measurement period switch algorithm for flow control of available bit rate ATM communications |
| US6980543B1 (en) * | 1998-06-19 | 2005-12-27 | Juniper Networks, Inc. | Interconnect network for operation within a communication node |
| CA2301736C (en) | 1998-06-19 | 2007-03-06 | Unisphere Solutions, Inc. | Method and system for encapsulating/decapsulating data on a per channel basis in hardware |
| US6661786B1 (en) * | 1998-08-28 | 2003-12-09 | International Business Machines Corporation | Service message system for a switching architecture |
| WO2000030300A1 (de) * | 1998-11-17 | 2000-05-25 | Siemens Aktiengesellschaft | Verfahren zum unterbrechungsfreien erweitern des koppelfeldes eines kommunikationssystems |
| JP3070588B2 (ja) * | 1998-11-20 | 2000-07-31 | 日本電気株式会社 | Ａｔｍ ｓｖｃ二重化システム |
| US6636484B1 (en) | 1998-12-09 | 2003-10-21 | Cisco Technology, Inc. | Automatic generation of OAM cells for connection continuity detection |
| JP3114715B2 (ja) * | 1999-01-08 | 2000-12-04 | 日本電気株式会社 | ２重化呼制御装置 |
| US6643267B1 (en) * | 1999-06-30 | 2003-11-04 | Cisco Technology, Inc. | Method and apparatus for tracing a virtual connection |
| US7295552B1 (en) * | 1999-06-30 | 2007-11-13 | Broadcom Corporation | Cluster switching architecture |
| US6882626B1 (en) | 2000-06-01 | 2005-04-19 | Cisco Technology, Inc. | System and method for automated switching of data traffic in a packet network |
| US6473433B1 (en) * | 2000-06-30 | 2002-10-29 | Marconi Communications, Inc. | Queue resynch: synchronous real-time upgrade of a distributed switching system |
| US7039007B1 (en) | 2000-07-31 | 2006-05-02 | Cicso Technology, Inc. | System and method for improving reliability of a packet network |
| US6895528B2 (en) * | 2000-08-07 | 2005-05-17 | Computer Network Technology Corporation | Method and apparatus for imparting fault tolerance in a switch or the like |
| US6646983B1 (en) * | 2000-11-21 | 2003-11-11 | Transwitch Corporation | Network switch which supports TDM, ATM, and variable length packet traffic and includes automatic fault/congestion correction |
| US6636511B1 (en) * | 2000-11-21 | 2003-10-21 | Transwitch Corporation | Method of multicasting data through a communications switch |
| US7463626B2 (en) * | 2000-11-21 | 2008-12-09 | Roy Subhash C | Phase and frequency drift and jitter compensation in a distributed telecommunications switch |
| AU2002228318A1 (en) * | 2001-01-31 | 2002-08-12 | Tulip Networks Ltd. | Distributed multicasting for an atm network |
| US7929522B1 (en) | 2001-07-02 | 2011-04-19 | Haw-Minn Lu | Systems and methods for upgrading scalable switching networks |
| US6901071B2 (en) * | 2001-07-02 | 2005-05-31 | Haw-Minn Lu | Row upgrade for a scalable switching network |
| US7440448B1 (en) | 2001-07-02 | 2008-10-21 | Haw-Minn Lu | Systems and methods for upgradeable scalable switching |
| US8391282B1 (en) | 2001-07-02 | 2013-03-05 | Haw-Minn Lu | Systems and methods for overlaid switching networks |
| US7075942B2 (en) | 2002-02-10 | 2006-07-11 | Haw-Minn Lu | Fanout upgrade for a scalable switching network |
| US7912019B1 (en) | 2001-07-02 | 2011-03-22 | Haw-Minn Lu | Applications of upgradeable scalable switching networks |
| US7123612B2 (en) * | 2002-02-10 | 2006-10-17 | Haw-Minn Lu | Width upgrade for a scalable switching network |
| US20030174725A1 (en) * | 2002-03-15 | 2003-09-18 | Broadcom Corporation | IP multicast packet replication process and apparatus therefore |
| US7403473B1 (en) * | 2003-12-29 | 2008-07-22 | Nortel Networks Limited | Method and apparatus for accelerated protection switching in a multi-switch network element |
| US7489683B2 (en) * | 2004-09-29 | 2009-02-10 | Intel Corporation | Integrated circuit capable of routing multicast data packets using device vectors |
| US7684390B2 (en) * | 2004-12-30 | 2010-03-23 | Intel Corporation | Integrated circuit capable of transmitting probe packets across a stack of switches |
| US7613177B1 (en) * | 2005-05-31 | 2009-11-03 | Haw-Minn Lu | Method of adding stages to a scalable switching network |
| US8269523B2 (en) * | 2007-05-25 | 2012-09-18 | Konda Technologies Inc. | VLSI layouts of fully connected generalized networks |
| US8804711B2 (en) * | 2008-12-29 | 2014-08-12 | Juniper Networks, Inc. | Methods and apparatus related to a modular switch architecture |
| US11271871B2 (en) | 2008-09-11 | 2022-03-08 | Juniper Networks, Inc. | Methods and apparatus related to a flexible data center security architecture |
| US8804710B2 (en) * | 2008-12-29 | 2014-08-12 | Juniper Networks, Inc. | System architecture for a scalable and distributed multi-stage switch fabric |
| US8730954B2 (en) * | 2008-09-11 | 2014-05-20 | Juniper Networks, Inc. | Methods and apparatus related to any-to-any connectivity within a data center |
| US9847953B2 (en) | 2008-09-11 | 2017-12-19 | Juniper Networks, Inc. | Methods and apparatus related to virtualization of data center resources |
| US8335213B2 (en) * | 2008-09-11 | 2012-12-18 | Juniper Networks, Inc. | Methods and apparatus related to low latency within a data center |
| US8340088B2 (en) * | 2008-09-11 | 2012-12-25 | Juniper Networks, Inc. | Methods and apparatus related to a low cost data center architecture |
| US8265071B2 (en) | 2008-09-11 | 2012-09-11 | Juniper Networks, Inc. | Methods and apparatus related to a flexible data center security architecture |
| US20100061367A1 (en) * | 2008-09-11 | 2010-03-11 | Pradeep Sindhu | Methods and apparatus related to lossless operation within a data center |
| US8755396B2 (en) * | 2008-09-11 | 2014-06-17 | Juniper Networks, Inc. | Methods and apparatus related to flow control within a data center switch fabric |
| US8060682B1 (en) * | 2008-11-14 | 2011-11-15 | Qlogic, Corporation | Method and system for multi-level switch configuration |
| JP4482050B2 (ja) * | 2008-11-21 | 2010-06-16 | 株式会社東芝 | 電話システムとそのゲートウェイ、および冗長切替方法 |
| US9225666B1 (en) | 2009-03-31 | 2015-12-29 | Juniper Networks, Inc. | Distributed multi-stage switch fabric |
| US8184933B1 (en) | 2009-09-22 | 2012-05-22 | Juniper Networks, Inc. | Systems and methods for identifying cable connections in a computing system |
| US8705500B1 (en) * | 2009-11-05 | 2014-04-22 | Juniper Networks, Inc. | Methods and apparatus for upgrading a switch fabric |
| DE112010005082T5 (de) * | 2010-01-05 | 2012-10-25 | Mitsubishi Electric Corporation | Routing-Information-Erzeugungsvorrichtung, Routing-Information-Erzeugungsverfahren und Routing-Information-Erzeugungsprogramm |
| US9813252B2 (en) | 2010-03-23 | 2017-11-07 | Juniper Networks, Inc. | Multicasting within a distributed control plane of a switch |
| US9240923B2 (en) * | 2010-03-23 | 2016-01-19 | Juniper Networks, Inc. | Methods and apparatus for automatically provisioning resources within a distributed control plane of a switch |
| US8369321B2 (en) | 2010-04-01 | 2013-02-05 | Juniper Networks, Inc. | Apparatus and methods related to the packaging and cabling infrastructure of a distributed switch fabric |
| US9282060B2 (en) | 2010-12-15 | 2016-03-08 | Juniper Networks, Inc. | Methods and apparatus for dynamic resource management within a distributed control plane of a switch |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654842A (en) * | 1984-08-02 | 1987-03-31 | Coraluppi Giorgio L | Rearrangeable full availability multistage switching network with redundant conductors |
| US4887079A (en) * | 1986-12-23 | 1989-12-12 | At&T Bell Laboratories | Rearrangeable multiconnection switching networks constructed using combinatorial designs |
| JP3039968B2 (ja) * | 1990-08-17 | 2000-05-08 | 株式会社日立製作所 | 無瞬断系切替方法 |
| LU87976A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Dreistufige,zumindest gedoppelte atm-koppelanordnung |
| MX9308193A (es) * | 1993-01-29 | 1995-01-31 | Ericsson Telefon Ab L M | Conmutador atm de acceso controlado. |
| US5696761A (en) * | 1995-08-31 | 1997-12-09 | Lucent Technologies Inc | Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric |
-
1997
- 1997-12-31 US US09/002,042 patent/US6049542A/en not_active Expired - Fee Related
-
1998
- 1998-10-12 KR KR1019980042504A patent/KR100270684B1/ko not_active IP Right Cessation
- 1998-10-28 DE DE19849776A patent/DE19849776B4/de not_active Expired - Fee Related
- 1998-10-30 CN CNB981214371A patent/CN1183719C/zh not_active Expired - Fee Related
- 1998-10-30 FR FR9813673A patent/FR2773294B1/fr not_active Expired - Fee Related
- 1998-12-07 JP JP34675998A patent/JP3163069B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013217475A (ja) * | 2012-04-11 | 2013-10-24 | Ferro-Carbon Enterprise Co Ltd | 吸盤 |
| JP2014163417A (ja) * | 2013-02-22 | 2014-09-08 | Lion Office Products Corp | 掛止め具 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2773294A1 (fr) | 1999-07-02 |
| KR19990062525A (ko) | 1999-07-26 |
| KR100270684B1 (ko) | 2000-11-01 |
| FR2773294B1 (fr) | 2006-03-24 |
| US6049542A (en) | 2000-04-11 |
| JPH11266273A (ja) | 1999-09-28 |
| CN1183719C (zh) | 2005-01-05 |
| DE19849776A1 (de) | 1999-07-01 |
| DE19849776B4 (de) | 2006-07-13 |
| CN1222802A (zh) | 1999-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
| Nojima et al. | Integrated services packet network using bus matrix switch | |
| EP0698323B1 (en) | Multicast virtual circuit switch using cell recycling | |
| KR100194813B1 (ko) | 멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템 | |
| US20030012196A1 (en) | Promiscuous network monitoring utilizing multicasting within a switch | |
| KR0151862B1 (ko) | 전기 통신 시스템 | |
| US6611518B1 (en) | Methods and apparatus for flexible device interface port assignment in a data communications switching system | |
| EP1522175B1 (en) | Fully redundant linearly expandable broadcast router | |
| EP0306291B1 (en) | Communications switch | |
| EP0956670A1 (en) | Logical multicast from a switch configured for spatial multicast | |
| US20020159445A1 (en) | Non-blocking switching system and switching method thereof | |
| US6175566B1 (en) | Broadcast transfer method for a hierarchical interconnection network with multiple tags | |
| US6211979B1 (en) | Optical switching device having recirculating structure and optical switching method therefor | |
| KR20000055431A (ko) | 에이티엠 스위칭 시스템에서 멀티캐스팅 망 | |
| US5414415A (en) | Cross-connect apparatus capable of avoiding a superfluous detour route therein | |
| JP2000049822A (ja) | Ａｔｍスイッチ及びａｔｍスイッチの論理同報通信方法 | |
| KR0167901B1 (ko) | 비동기식 전송 모드 스위치 | |
| US6683854B1 (en) | System for checking data integrity in a high speed packet switching network node | |
| KR100231698B1 (ko) | 멀티캐스팅 시스템 구조 및 그 운용방법 | |
| Li et al. | Design and implementation of the scalable multicast balanced gamma (BG) switch | |
| KR100190854B1 (ko) | 비동기 전송 방식 멀티캐스트 셀 라우팅 망의 스위칭장치 | |
| JP3008966B2 (ja) | Ａｔｍ装置 | |
| KR100236957B1 (ko) | 액세스 네트워크에서의 멀티캐스팅 채널 설정 방법 | |
| KR930007017B1 (ko) | 인터커넥션 네트워크 스위칭소자 | |
| KR100208948B1 (ko) | 비동기 전송모드 스위치 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010117 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |