JP2643039B2 - Ｈｉｐｐｉのａｔｍセル化方式 - Google Patents
Ｈｉｐｐｉのａｔｍセル化方式Info
- Publication number
- JP2643039B2 JP2643039B2 JP20236691A JP20236691A JP2643039B2 JP 2643039 B2 JP2643039 B2 JP 2643039B2 JP 20236691 A JP20236691 A JP 20236691A JP 20236691 A JP20236691 A JP 20236691A JP 2643039 B2 JP2643039 B2 JP 2643039B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- hippi
- cell
- atm
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＨＩＰＰＩ（ＨＩｇｈ
−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｒａｌｌｅｌ Ｉｎｔ
ｅｒｆａｃｅ）のＡＴＭセル化方式に関する。
−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｒａｌｌｅｌ Ｉｎｔ
ｅｒｆａｃｅ）のＡＴＭセル化方式に関する。
【０００２】
【従来の技術】ＨＩＰＰＩとは、情報の伝送速度が８０
０Ｍｂｐｓの高速データ転送のための電気信号インター
フェースであり、主としてスーパーコンピュータの高速
伝送路として用いられている。
０Ｍｂｐｓの高速データ転送のための電気信号インター
フェースであり、主としてスーパーコンピュータの高速
伝送路として用いられている。
【０００３】図５にＨＩＰＰＩのインターフェース信号
を示し、図７にＨＩＰＰＩの送信方式を示す。図５にお
いて、５１は送信側端末であり、５２は着信側端末であ
る。ＨＩＰＰＩでは、データはクロックレートが２５Ｍ
Ｈｚの３２パラレル（４バイト）の信号で伝送される
（この４バイトを１ワードと呼ぶ）。そして、この方式
では、各データのバイト毎にパリティビットが付加さ
れ、３２本のデータ線の他に４本のパリティ線がある。
を示し、図７にＨＩＰＰＩの送信方式を示す。図５にお
いて、５１は送信側端末であり、５２は着信側端末であ
る。ＨＩＰＰＩでは、データはクロックレートが２５Ｍ
Ｈｚの３２パラレル（４バイト）の信号で伝送される
（この４バイトを１ワードと呼ぶ）。そして、この方式
では、各データのバイト毎にパリティビットが付加さ
れ、３２本のデータ線の他に４本のパリティ線がある。
【０００４】ＨＩＰＰＩの送受信方式を説明すると、次
のようになる（図５，図７参照）。即ち、情報を送信し
たい場合は、送信側端末５１から着信側端末５２へリク
エスト信号が送られる。受信可能であれば、着信側端末
５２は送信側端末５１へコネクト信号を返し、送受信を
行なうことが可能なコネクション状態となる。
のようになる（図５，図７参照）。即ち、情報を送信し
たい場合は、送信側端末５１から着信側端末５２へリク
エスト信号が送られる。受信可能であれば、着信側端末
５２は送信側端末５１へコネクト信号を返し、送受信を
行なうことが可能なコネクション状態となる。
【０００５】コネクション状態にある時、着信側端末５
２は受信可能な容量に応じてレディ信号を送信側端末５
１へ送る。送信側端末５１からはパケットと呼ばれる可
変長の１つの情報のかたまりをバーストと呼ばれる固定
長（１キロワード）の情報単位で着信側端末５２へ送信
するのであるが、レディ信号１つに対してバースト１つ
の割合で送信される。また、図５のインターコネクトと
は、電源の入っていることを知らせる信号である。
２は受信可能な容量に応じてレディ信号を送信側端末５
１へ送る。送信側端末５１からはパケットと呼ばれる可
変長の１つの情報のかたまりをバーストと呼ばれる固定
長（１キロワード）の情報単位で着信側端末５２へ送信
するのであるが、レディ信号１つに対してバースト１つ
の割合で送信される。また、図５のインターコネクトと
は、電源の入っていることを知らせる信号である。
【０００６】ＨＩＰＰＩをＡＴＭ網で提供する場合の通
信形態構成を図６に示す。この図６において、６１は送
信側のネットワークターミナルアダプタ（ＮＴＡ）であ
り、この送信側ネットワークターミナルアダプタ６１
は、ＨＩＰＰＩのデータをＡＴＭセル化（情報を４８バ
イト毎に分割し、その先頭に５バイトのヘッダを付加す
る）するものである。
信形態構成を図６に示す。この図６において、６１は送
信側のネットワークターミナルアダプタ（ＮＴＡ）であ
り、この送信側ネットワークターミナルアダプタ６１
は、ＨＩＰＰＩのデータをＡＴＭセル化（情報を４８バ
イト毎に分割し、その先頭に５バイトのヘッダを付加す
る）するものである。
【０００７】６２はＡＴＭ網を表す。６３は着信側のネ
ットワークターミナルアダプタであり、この着信側ネッ
トワークターミナルアダプタ６３は、ＡＴＭセル化され
たＨＩＰＰＩのデータを復元するものである。
ットワークターミナルアダプタであり、この着信側ネッ
トワークターミナルアダプタ６３は、ＡＴＭセル化され
たＨＩＰＰＩのデータを復元するものである。
【０００８】上述の構成により、以下の様な作用を行な
う。即ち、ＨＩＰＰＩをＡＴＭ網６２で提供する場合、
送信側端末５１から送られてくるＨＩＰＰＩのデータを
送信側ネットワークターミナルアダプタ６１でＡＴＭセ
ル化してＡＴＭ網６２内を伝送し、着信側ネットワーク
ターミナルアダプタ６３でＨＩＰＰＩのデータ復元を行
ない着信側端末５２へと伝送する。
う。即ち、ＨＩＰＰＩをＡＴＭ網６２で提供する場合、
送信側端末５１から送られてくるＨＩＰＰＩのデータを
送信側ネットワークターミナルアダプタ６１でＡＴＭセ
ル化してＡＴＭ網６２内を伝送し、着信側ネットワーク
ターミナルアダプタ６３でＨＩＰＰＩのデータ復元を行
ない着信側端末５２へと伝送する。
【０００９】この形態で通信を行なう場合、送信側端末
５１から送信側ネットワークターミナルアダプタ６１ま
でデータが送信されるときに、ビットエラーが発生する
ことも考えられ、これを受信側端末５２に通知するに
は、送信側ネットワークターミナルアダプタ６１で受信
したパリティについてもＡＴＭセル化し、送信する必要
がある。
５１から送信側ネットワークターミナルアダプタ６１ま
でデータが送信されるときに、ビットエラーが発生する
ことも考えられ、これを受信側端末５２に通知するに
は、送信側ネットワークターミナルアダプタ６１で受信
したパリティについてもＡＴＭセル化し、送信する必要
がある。
【００１０】図８は従来のＨＩＰＰＩのＡＴＭセル化方
式を示す図である。この図８において、８１はセル組立
部であり、このセル組立部８１は、送られてきたデータ
とパリティをセルのペイロードに載せるものである。
式を示す図である。この図８において、８１はセル組立
部であり、このセル組立部８１は、送られてきたデータ
とパリティをセルのペイロードに載せるものである。
【００１１】そして、この図８に示す方式では、ＨＩＰ
ＰＩのデータとパリティをＡＴＭセル化するときのセル
のペイロードのフォーマットとして、１ワード単位（デ
ータ４バイト＋パリティ０．５ビット）に、セルのペイ
ロードに載せている。図９に従来のＨＩＰＰＩのＡＴＭ
セル化方式によりセル化した時のフォーマットを示す。
ＰＩのデータとパリティをＡＴＭセル化するときのセル
のペイロードのフォーマットとして、１ワード単位（デ
ータ４バイト＋パリティ０．５ビット）に、セルのペイ
ロードに載せている。図９に従来のＨＩＰＰＩのＡＴＭ
セル化方式によりセル化した時のフォーマットを示す。
【００１２】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＨＩＰＰＩのＡＴＭセル化方式では、１ワー
ドを送る時の５バイト目がパリティの４ビットしか使わ
れていないため、残りの４ビットが無駄になり、伝送効
率が悪くなる。
うな従来のＨＩＰＰＩのＡＴＭセル化方式では、１ワー
ドを送る時の５バイト目がパリティの４ビットしか使わ
れていないため、残りの４ビットが無駄になり、伝送効
率が悪くなる。
【００１３】本発明は、このような課題に鑑み創案され
たもので、ＨＩＰＰＩのデータとパリティをＡＴＭセル
化するときのセルのペイロードのフォーマットにおい
て、使用しない無駄なビット無くして効率良くＡＴＭ伝
送を行なえるようにした、ＨＩＰＰＩのＡＴＭセル化方
式を提供することを目的とする。
たもので、ＨＩＰＰＩのデータとパリティをＡＴＭセル
化するときのセルのペイロードのフォーマットにおい
て、使用しない無駄なビット無くして効率良くＡＴＭ伝
送を行なえるようにした、ＨＩＰＰＩのＡＴＭセル化方
式を提供することを目的とする。
【００１４】
【課題を解決するための手段】このため、本発明のＨＩ
ＰＰＩのＡＴＭセル化方式は、４バイトのデータと０．
５バイトのパリティとで１ワードを構成するＨＩＰＰＩ
のデータとパリティとをＡＴＭのセルで送信するに際
し、奇数番目のワードと偶数番目のワードとを対にし
て、２ワード単位でセル化することを特徴としている。
ＰＰＩのＡＴＭセル化方式は、４バイトのデータと０．
５バイトのパリティとで１ワードを構成するＨＩＰＰＩ
のデータとパリティとをＡＴＭのセルで送信するに際
し、奇数番目のワードと偶数番目のワードとを対にし
て、２ワード単位でセル化することを特徴としている。
【００１５】
【作用】上述の本発明のＨＩＰＰＩのＡＴＭセル化方式
では、４バイトのデータと０．５バイトのパリティとで
１ワードを構成するＨＩＰＰＩのデータとパリティとを
ＡＴＭのセルで受信するに際し、奇数番目のワードと偶
数番目のワードとを対にして、２ワード単位でセル化し
ている。
では、４バイトのデータと０．５バイトのパリティとで
１ワードを構成するＨＩＰＰＩのデータとパリティとを
ＡＴＭのセルで受信するに際し、奇数番目のワードと偶
数番目のワードとを対にして、２ワード単位でセル化し
ている。
【００１６】
【実施例】以下、図面により本発明の一実施例としての
ＨＩＰＰＩのＡＴＭセル化方式について説明すると、図
１は本発明の一実施例のセル送信部を示すブロック図で
あり、図２は本発明の一実施例のセル受信部を示すブロ
ック図である。
ＨＩＰＰＩのＡＴＭセル化方式について説明すると、図
１は本発明の一実施例のセル送信部を示すブロック図で
あり、図２は本発明の一実施例のセル受信部を示すブロ
ック図である。
【００１７】図１において、１は送信側端末である。２
は送信側ネットワークターミナルアダプタであり、この
送信側ネットワークターミナルアダプタ２は、ＨＩＰＰ
ＩのデータをＡＴＭセル化するものであり、以下に述べ
る３６パラレルデータ／７２パラレルデータ変換部３，
バッファ４，データ書込制御部５，データ読出制御部
６，セル組立部７により構成されている。
は送信側ネットワークターミナルアダプタであり、この
送信側ネットワークターミナルアダプタ２は、ＨＩＰＰ
ＩのデータをＡＴＭセル化するものであり、以下に述べ
る３６パラレルデータ／７２パラレルデータ変換部３，
バッファ４，データ書込制御部５，データ読出制御部
６，セル組立部７により構成されている。
【００１８】３６パラレルデータ／７２パラレルデータ
変換部３は、送られてきたデータが２ワードになるまで
データとパリティをラッチしておくものである。バッフ
ァ４は、３６パラレルデータ／７２パラレルデータ変換
部３から送られてきたデータとパリティを蓄えておくも
ので、データ書込制御部５によってデータの書き込みを
制御され、データ読出制御部６によってデータの読み出
しを制御されている。セル組立部７は、バッファ４から
読み出したデータをセルのペイロードに載せるものであ
る。
変換部３は、送られてきたデータが２ワードになるまで
データとパリティをラッチしておくものである。バッフ
ァ４は、３６パラレルデータ／７２パラレルデータ変換
部３から送られてきたデータとパリティを蓄えておくも
ので、データ書込制御部５によってデータの書き込みを
制御され、データ読出制御部６によってデータの読み出
しを制御されている。セル組立部７は、バッファ４から
読み出したデータをセルのペイロードに載せるものであ
る。
【００１９】図２において、２１は着信側ネットワーク
ターミナルアダプタであり、この着信側ネットワークタ
ーミナルアダプタ２１はＡＴＭセル化したＨＩＰＰＩの
データを復元するものであり、以下に述べるセル分解部
２２，バッファ２３，データ読出制御部２４，データ書
込み制御部２５，７２パラレルデータ／３６パラレルデ
ータ変換部２６により構成されている。
ターミナルアダプタであり、この着信側ネットワークタ
ーミナルアダプタ２１はＡＴＭセル化したＨＩＰＰＩの
データを復元するものであり、以下に述べるセル分解部
２２，バッファ２３，データ読出制御部２４，データ書
込み制御部２５，７２パラレルデータ／３６パラレルデ
ータ変換部２６により構成されている。
【００２０】セル分解部２２は、送られてきたセルのペ
イロードからデータを取り出すものである。バッファ２
３は、セル分解部２２から送られてきたデータとパリテ
ィを蓄えておくもので、データ読出制御部２４によって
データの読み出しを制御され、データ書込制御部２５に
よってデータの書き込みを制御されている。７２パラレ
ルデータ／３６パラレルデータ変換部２６は、バッファ
２３から読み出した２ワード分のデータを１ワードずつ
送信するものである。なお、２７は着信側端末である。
イロードからデータを取り出すものである。バッファ２
３は、セル分解部２２から送られてきたデータとパリテ
ィを蓄えておくもので、データ読出制御部２４によって
データの読み出しを制御され、データ書込制御部２５に
よってデータの書き込みを制御されている。７２パラレ
ルデータ／３６パラレルデータ変換部２６は、バッファ
２３から読み出した２ワード分のデータを１ワードずつ
送信するものである。なお、２７は着信側端末である。
【００２１】上述の構成により、以下のような作用を行
なう（図１，図２，図３参照）。すなち、送信側端末１
から送信側ネットワークターミナルアダプタ２へＨＩＰ
ＰＩのデータが送られてきたとき、３６パラレルデータ
／７２パラレルデータ変換部３は、先頭のワードのデー
タ４バイトとパリティ０．５バイトをラッチする。
なう（図１，図２，図３参照）。すなち、送信側端末１
から送信側ネットワークターミナルアダプタ２へＨＩＰ
ＰＩのデータが送られてきたとき、３６パラレルデータ
／７２パラレルデータ変換部３は、先頭のワードのデー
タ４バイトとパリティ０．５バイトをラッチする。
【００２２】また、２番目のワードが送られてくると、
ラッチしておいた先頭のワードのパリティ０．５バイト
と２番目のワードのパリティ０．５バイトを併せて１バ
イトにしたデータ８バイトと一緒にバッファ４に書き込
む。
ラッチしておいた先頭のワードのパリティ０．５バイト
と２番目のワードのパリティ０．５バイトを併せて１バ
イトにしたデータ８バイトと一緒にバッファ４に書き込
む。
【００２３】さらに、３番目以降のデータについても、
奇数番目のワードは先頭のワードと同様に、偶数番目の
ワードは２番目のワードと同様に処理され、データ書込
制御５に制御されながらバッファ４に書き込まれる。
奇数番目のワードは先頭のワードと同様に、偶数番目の
ワードは２番目のワードと同様に処理され、データ書込
制御５に制御されながらバッファ４に書き込まれる。
【００２４】バッファ４の読出側では、データ読出制御
部６の制御に従って、奇数番目のワードの１，２，３，
４，バイト、パリティ、すぐ後の偶数番目の１，２，
３，４バイトの順番でデータを１バイトずつ読み出し
て、セル組立部７により、セルのペイロードに載せる。
なお、本発明の一実施例によるＨＩＰＰＩのＡＴＭセル
化方式を示すと、図９のようになる。
部６の制御に従って、奇数番目のワードの１，２，３，
４，バイト、パリティ、すぐ後の偶数番目の１，２，
３，４バイトの順番でデータを１バイトずつ読み出し
て、セル組立部７により、セルのペイロードに載せる。
なお、本発明の一実施例によるＨＩＰＰＩのＡＴＭセル
化方式を示すと、図９のようになる。
【００２５】一方、受信側ネットワークターミナルアダ
プタ２１では、上述の作用と逆の作用が行なわれる。す
なわち、受信側ネットワークターミナルアダプタ２１へ
送られてきたセルのペイロードのデータは、セル分解部
２２において１バイトずつ読み出され、データ書込制御
部２５に従ってバッファ２３に書き込まれる。
プタ２１では、上述の作用と逆の作用が行なわれる。す
なわち、受信側ネットワークターミナルアダプタ２１へ
送られてきたセルのペイロードのデータは、セル分解部
２２において１バイトずつ読み出され、データ書込制御
部２５に従ってバッファ２３に書き込まれる。
【００２６】また、バッファ２３の読出側では、データ
読出制御２４に従ってデータを９バイトずつ読み出し、
それを７２パラレルデータ／３６パラレルデータ変換部
２６において２つのワードに分離し、１ワードずつ着信
側端末２７へ送信する。
読出制御２４に従ってデータを９バイトずつ読み出し、
それを７２パラレルデータ／３６パラレルデータ変換部
２６において２つのワードに分離し、１ワードずつ着信
側端末２７へ送信する。
【００２７】以上の作用により、ＨＩＰＰＩのデータを
セル化したときのフォーマットは、図４に示されるよう
になり、空きビットができないため伝送効率が良くなる
ことがわかる。
セル化したときのフォーマットは、図４に示されるよう
になり、空きビットができないため伝送効率が良くなる
ことがわかる。
【００２８】このようにして、本ＨＩＰＰＩのＡＴＭセ
ル化方式によれば、従来技術では、ＨＩＰＰＩのデータ
とパリティを１ワード単位にセルのペイロードに載せて
いたためパリティの４ビットが半端になり、空きビット
ができて伝送効率が悪くなっていたのが、２ワードを１
つの単位とすることにより、ＨＩＰＰＩのＡＴＭ伝送を
効率良く行なうことが可能となるのである。
ル化方式によれば、従来技術では、ＨＩＰＰＩのデータ
とパリティを１ワード単位にセルのペイロードに載せて
いたためパリティの４ビットが半端になり、空きビット
ができて伝送効率が悪くなっていたのが、２ワードを１
つの単位とすることにより、ＨＩＰＰＩのＡＴＭ伝送を
効率良く行なうことが可能となるのである。
【００２９】
【発明の効果】以上詳述したように、本発明のＨＩＰＰ
ＩのＡＴＭセル化方式によれば、４バイトのデータと
０．５バイトのパリティとで１ワードを構成するＨＩＰ
ＰＩのデータとパリティとをＡＴＭのセルで送信するに
際し、奇数番目のワードと偶数番目のワードとを対にし
て、２ワード単位でセル化することが行なわれるので、
ＨＩＰＰＩのＡＴＭ伝送を効率良く行なえるという利点
がある。
ＩのＡＴＭセル化方式によれば、４バイトのデータと
０．５バイトのパリティとで１ワードを構成するＨＩＰ
ＰＩのデータとパリティとをＡＴＭのセルで送信するに
際し、奇数番目のワードと偶数番目のワードとを対にし
て、２ワード単位でセル化することが行なわれるので、
ＨＩＰＰＩのＡＴＭ伝送を効率良く行なえるという利点
がある。
【図１】本発明の一実施例のセル送信部を示すブロック
図である。
図である。
【図２】本発明の一実施例のセル受信部を示すブロック
図である。
図である。
【図３】本発明の一実施例によるＨＩＰＰＩのＡＴＭセ
ル化方式を示す図である。
ル化方式を示す図である。
【図４】２ワード単位でセル化したときのフォーマット
を示す図である。
を示す図である。
【図５】ＨＩＰＰＩのインターフェース信号を示す図で
ある。
ある。
【図６】ＡＴＭ網におけるＨＩＰＰＩインターフェース
提供構成を示す図である。
提供構成を示す図である。
【図７】ＨＩＰＰＩの送信方式を示す図である。
【図８】従来のＨＩＰＰＩのＡＴＭセル化方式を示す図
である。
である。
【図９】１ワード単位でセル化したときのフォーマット
を示す図である。
を示す図である。
１，５１ 送信側端末 ２，６１ 送信側ネットワークターミナルアダプタ ３ ３６パラレルデータ／７２パラレルデータ変換部 ４，２３ バッファ ５，２５ データ書込制御 ６，２４ データ読出制御 ７，８１ セル組立部 ２１，６３ 着信側ネットワークターミナルアダプタ ２２ セル分解部 ２６ ７２パラレルデータ／３６パラレルデータ変換部 ２７，５２ 着信側端末 ６２ ＡＴＭ網
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−276942（ＪＰ，Ａ) 特開 平４−257144（ＪＰ，Ａ) 電子情報通信学会秋季大会講演論文集 （第３分冊），Ｂ−578（1994−９− ５），佐藤陽一（他１名），ＨＩＰＰＩ −ＡＴＭアダプタにおける誤り訂正機能 の検討，Ｐ．３−176
Claims (1)
- 【請求項１】 ４バイトのデータと０．５バイトのパリ
ティとで１ワードを構成するＨＩＰＰＩのデータとパリ
ティとをＡＴＭのセルで送信するに際し、 奇数番目のワードと偶数番目のワードとを対にして、２
ワード単位でセル化することを特徴とする、ＨＩＰＰＩ
のＡＴＭセル化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20236691A JP2643039B2 (ja) | 1991-07-16 | 1991-07-16 | Ｈｉｐｐｉのａｔｍセル化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20236691A JP2643039B2 (ja) | 1991-07-16 | 1991-07-16 | Ｈｉｐｐｉのａｔｍセル化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522334A JPH0522334A (ja) | 1993-01-29 |
| JP2643039B2 true JP2643039B2 (ja) | 1997-08-20 |
Family
ID=16456316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20236691A Expired - Lifetime JP2643039B2 (ja) | 1991-07-16 | 1991-07-16 | Ｈｉｐｐｉのａｔｍセル化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643039B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039385B2 (ja) * | 1996-07-17 | 2000-05-08 | 日本電気株式会社 | Ａｔｍ通信装置 |
-
1991
- 1991-07-16 JP JP20236691A patent/JP2643039B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会秋季大会講演論文集（第３分冊），Ｂ−５７８（１９９４−９−５），佐藤陽一（他１名），ＨＩＰＰＩ−ＡＴＭアダプタにおける誤り訂正機能の検討，Ｐ．３−１７６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522334A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479402A (en) | Logical channel setting system for ATM network | |
| US5237569A (en) | Method and system for transmitting HDLC data via ATM network | |
| US5657316A (en) | Data length compensating device for compensating lost cells in packet data composed of a plurality of cells | |
| US5553057A (en) | AIS transmission method in ATM communication system, transmission side ATM unit and ATM communication system | |
| JP2752522B2 (ja) | 広帯域ｉｓｄｎにおけるフロー制御方式 | |
| JP2836606B2 (ja) | Ａｔｍセル転送装置 | |
| JP2643039B2 (ja) | Ｈｉｐｐｉのａｔｍセル化方式 | |
| CA2269371C (en) | Aal terminal system of duplex configuration and synchronization method | |
| US6011797A (en) | ATM communication device using interface signal of HIPPI | |
| KR19980014587A (ko) | 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및 시스템 | |
| JPH07221762A (ja) | パケット処理方法および通信インターフェイス装置 | |
| JP2970633B2 (ja) | Ａｔｍ制御装置 | |
| KR0185867B1 (ko) | 유토피아 인터페이스에 있어서 통합 버퍼를 갖춘 분할 및 조립 계층과 물리계층간의 접속장치 | |
| KR960002687B1 (ko) | 이중링 구조하의 모듈통신을 위한 송수신 장치 | |
| JP3467863B2 (ja) | 制御データ送受信回路 | |
| JPH10145431A (ja) | フレーム変換方式 | |
| KR0153908B1 (ko) | 비동기 전달모드 계층과 물리 계층간 접속 시스템 | |
| US6958975B1 (en) | Congestion information setting system | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2884894B2 (ja) | Ａｔｍ端末装置 | |
| JP2000224186A (ja) | Ｏａｍ処理方式 | |
| JP2002033748A (ja) | データ伝送方法およびデータ伝送システム | |
| JPH0583325A (ja) | 通信用アダプタ | |
| KR20010057816A (ko) | 에이티엠 셀 처리기 사이의 직렬 접속 장치 | |
| JP2000101595A (ja) | セル組み立て分解装置およびセル組み立て分解方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970408 |