KR960002687B1 - 이중링 구조하의 모듈통신을 위한 송수신 장치 - Google Patents

Abstract

내용 없음.

Description

이중링 구조하의 모듈통신을 위한 송수신 장치

제1도는 본 발명에 따른 이중링 구조하의 모듈통신을 위한 송수신 장치의 블럭 구성도.

제2도는 본 발명에 따른 송신장치의 구성 블럭도.

제3도는 본 발명에 따른 수신장치의 구성 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1-1 : 송신장치 1-2 : 수신장치

2-1 : 자기셀송신부 2-2 : 우회셀 송신부

2-3 : 신호중재부 3-1 : 액세스 중재부

3-2 : 셀추출부 3-3 : 단위변환부

본 발명은 국제표준 기구인 CCITT에서 권고한 광대역 종합정보통신망의 사용자-망 인터페이스 규격에 준하는 동일 기능모듈들을 두개의 링에 의해 연결하는 송수신 장치에 관한 것이다.

일반적으로, 모듈통신 기능은 광대역 종합정보통신망 사용자-망 인터페이스의 프로토콜 기준 모델중 ATM(Asynchronous Transfer Mode)계층 하위에서 수행된다. 종래의 모듈통신을 위한 송수신 장치는 32-비트 단위의 데이타 처리시간 및 대기시간이 길어 셀 전달지연으로 인한 송수신 속도의 문제점이 있었다.

따라서, 본 발명은 전송방향이 서로 반대로 2개의 링을 이용하여 모듈통신시 단위 데이타의 처리시간과 대기시간을 최소화하여 셀 전달지연을 최소화시킨 이중링 구조하의 모듈통신을 위한 송수신 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 시스템 클럭과 리셋신호를 입력받아 시스템클럭을 4분주한 클럭을 수신측으로 제공하며, 자기셀쓰기신호에 따라 자기셀 시작신호와 8비트 단위의 자기셀 입력데이타를 자기셀 클럭에 동기되게 입력하여, 수신측으로부터 전송되어온 우회셀 시작신호와 32비트 단위의 우회셀 입력데이타를 우회셀 쓰기신호에 따라 입력받아 제1링 및 제2링중 어느링으로 전송하는 셀인지를 확인하여 목적하는 링으로 송신데이타 시작신호, 32비트 단위의 송신데이타 및 송신데이타 쓰기신호를 출력하는 송신수단 ; 및 시스템 클럭과 리셋신호 및 상기 송신수단으로부터의 4분주 클럭을 수신하여, 우회셀 쓰기신호와 상기 4분주클럭에 동기된 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 상기 송신수단에 제공하며, 상기 2중링을 통해 상기 송신수단으로부터 상기 4분주 클럭에 동기되어 수신된 데이타를 공평성을 보장하면서 읽어내어 목적지를 식별하여 모듈식별번호와 같으면 8비트 단위의 추출셀데이타로서 추출하고 모듈식별번호와 다르면 32비트 단위의 우회셀 입력데이타로서 상기 송신수단에 전달하는 수신수단을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

먼저 본 발명의 특징적인 구성을 개략적으로 살펴보면, 본 발명은 모듈간 통신을 위해 4옥텟의 헤더와 56옥텟의 페이로드로 정의된 52옥텟의 모듈통신용 셀 단위로 동작하며, 장치 내부적으로는 32비트 단위를 기본으로 송수신하도록 구성된다. 본 발명은 기본적으로 송신장치와 수신장치로 구성되어 각각 2개의 물리적인 전송매체에 접속되며, 2개의 전송매체의 전송방향은 서로 반대이고 각각 링을 형성한다. 본 발명의 송신장치는 다중화된 다양한 특성의 8-비트 단위 자기셀과 2개의 링으로부터 수신한 다른 목적지의 32-비트단위 우회셀을 입력으로 받아서 각각 서로 다른 FIFO를 이용하여 2개의 링중 선택한 1개의 링으로 송신데이타를 송신한다. 또한, 입력된 자기셀과 우회셀을 각각 독립적으로 처리하는 데이타 처리시간 및 FIFO내의 대기시간을 최소한으로 줄이고, 특히, 자기셀보다 우회셀의 송신을 우선적으로 처리하여 링상의 셀 전달 지연을 최소로 유지한다. 본 발명의 수신장치는 2개의 링으로부터 다중화된 다양한 특성의 정보를 각 링에 대응하는 FIFO를 이용하여 서로 독립적으로 수신하여, FIFO의 저장레벨과 현재 액세스 상태를 기준으로 2개의 FIFO내의 정보를 공평하게 읽어 목적지가 자신인 셀을 추출하여 내고, 목적지가 다른 모듈인 경우에는 32-비트 단위의 우회셀로 송신장치에 보낸다. 모듈통신을 위한 수신장치는 FIFO로부터 읽혀진 32-비트 단위의 데이타 처리시간 및 FIFO내의 대기시간을 최소한으로 줄여 링상의 셀 전달 지연을 최소로 유지하도록 구성된다.

이제, 도면을 참조하여 본 발명의 일실시예를 상세히 살펴본다.

제1도는 본 발명의 전체구성도로서, 이중링 구조하의 모듈통신을 위한 송수신 장치의 구성블럭도이다. 도면에서 1-1은 송신장치, 1-2는 수신장치를 각각 나타낸다.

송신장치(1-1)는 자기셀쓰기신호가 TTL레벨 0인 동안 자기셀클럭(19.44㎒)에 동기된 자기셀시작신호와 8-비트단위의 자기셀입력데이타를 송신장치내의 9-비트 단위 FIFO에 저장한다. FIFO에 저장된 자기셀이 53옥텟 이상이고 수신장치로부터 입력되어 저장된 우회셀 입력데이타가 없으면 53옥텟크기의 자기셀을 시스템클럭(62.5㎒)과 동기시켜서 읽어낸 후 물리계층의 물리매체접속과 관련된 프레임동기를 위해 최상위 3옥텟의 헤더를 붙여서 32-비트 단위로 단위변환시킨 후 14롱워드(56옥텟) 크기로 링1 또는 링2 로 송신데이타와 함께 송신데이타 시작신호를 출력시킨다.

그리고, 자기셀의 8-비트 단위의 53옥텟중 첫번째 옥텟의 특정 데이타비트가 0인지 1인지 확인하여 0이면 링1 송신데이타 시작신호와 링1 송신데이타와 링1 송신데이타 쓰기신호를 출력시키고, 1이면 링2 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 출력시킨다. 또한, 수신장치(1-2)로부터 제공되는 우회셀 쓰기신호가 TTL레벨 0인 동안 4분주클럭(15.625㎒)에 동기된 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 수신장치(1-2)내의 33-비트 단위 FIFO에 저장한다.

FIFO에 저장된 우회셀이 1개의 롱워드 이상이면 14롱워드(56옥텟) 크기로 우회셀을 4분주클럭에 동기시켜서 읽어내어 링1 또는 링2 로 송신데이타와 함께 송신데이타 시작신호를 출력시킨다. 그리고, 우회셀의 첫번째 롱워드의 특정 데이타비트가 0인지 1인지, 확인하여 0이면 링1 송신데이타 시작신호와 링1 송신데이타와 링1 송신데이타 쓰기신호를 출력시키고 1이면 링2 송신데이타 시작신호와 링1 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 출력시킨다.

수신장치(1-2)는 링1 로부터 시스템클럭의 4분주클럭에 동기시켜서 링1 입력신호가 TTL레벨 0인 동안 링1 수신데이타 시작신호와 32-비트 단위의 링1 수신데이타를 링1 FIFO에 저장하고 링2 로부터 시스템클럭의 4분주클럭에 동기시켜서 링2 입력신호가 TTL레벨 0인 동안 링2 수신데이타 시작신호와 32-비트 단위의 링2 수신데이타를 링2 FIFO에 저장한다.

링1 FIFO와 링2 FIFO에 저장된 데이타들을 공평성을 보장하면서 2개의 FIFO중 1개의 FIFO의 수신데이타만 14롱워드 크기로 읽어내어 첫번째 롱워드의 최하위 4-비트와 4-비트 단위의 모듈식별번호를 비교한다. 비교하여 같으면, 추출셀클럭(19.44㎒)에 동기시켜서 추출셀시작신호와 함께 8-비트 단위의 추출셀 출력데이타를 출력시키고 추출셀유효신호는 추출셀출력데이타가 유효하게 출력되는 동안 TTL레벨 1로 유지시켜 출력시킨다. 비교하여 다르면, 4분주클럭(15.625MH)에 동기시켜서 우회셀 쓰기신호와 함께 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 송신장치(1-1)로 전달한다.

제2도는 송신장치의 내부구성도로서, 도면에서 2-1은 자기셀 송신부, 2-2는 우회셀 송신부, 2-3은 신호중재부를 각각 나타낸다.

도면을 참조하여 송신장치(1-1)의 동작을 더욱 상세히 설명하면, 자기셀송신부(2-1)는 자기셀쓰기신호가 TTL 레벨 0인 동안 자기셀클럭(19.44㎒)에 동기된 자기셀시작신호와 8-비트단위의 자기셀입력데이타를 자체내의 FIFO에 저장한다. FIFO에 저장된 자기셀이 53옥텟 이상이고 우회셀 송신부(2-2)로부터의 엠프티(Empty)신호가 엠프티상태를 나타내며 우회셀 송신부(2-2)가 동작중이 아니면 53옥텟크기의 자기셀을 시스템클럭(62.5㎒)과 동기시켜서 읽어낸 후 물리계층의 물리매체접속과 관련된 프레임동기를 위해 최상우 3옥텟의 헤더를 붙여서 32-비트 단위로 단위변환시킨 후 14롱워드(56옥텟)크기로 자기셀 송신데이타를 자기셀 송신데이타 시작신호와 함께 출력시킨다.

그리고, 자기셀의 8-비트 단위의 53옥텟중 첫 번째 옥텟의 특정데이타비트가 0인지 1인지 확인하여, 0이면 링1 자기셀 송신테이타 쓰기신호를 출력시키고 1이면 링2 자기셀 송신데이타 쓰기신호를 출력시킨다. 또한, 상태신호로서 우회셀 송신부(2-2)에 자기셀 송신부 동작중신호를 출력하는데, 자신이 동작중이면 TTL레벨 0으로, 동작중이 아니면 TTL레벨 1로 출력시킨다.

우회셀 송신부(2-2)는 우회셀 쓰기신호가 TTL레벨 0인 동안 시스템클럭의 4분주클럭(15.625㎒)에 동기된 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 자체의 FIFO에 저장한다.

FIFO에 저장된 우회셀이 1개의 롱워드(Longword)이상이고 자기셀송신부(2-1)가 동작중이 아니면 시스템클럭의 4분주클럭과 동기시켜서 14롱워드(56옥텟)크기로 읽어낸 후 32-비트 단위의 우회셀 송신데이타를 우회셀 송신데이타 시작신호와 함께 출력시킨다. 그리고, 우회셀의 14롱워드중 첫 번째 롱워드의 특정 데이타비트가 0인지 1인지 확인하여 0이면 링1 우회셀 송신데이타 쓰기신호를 출력시키고, 1이면 링2 우회셀 송신데이타 쓰기신호를 출력시킨다.

또한, 상태신호로서 자기셀송신부(2-1)에 우회셀 송신부 동작중 신호를 출력하는데, 자신이 내부동작중이면 TTL레벨 0으로, 내부동작중이 아니면 TTL레벨 1로 출력시킨다. 또한, 엠프티신호를 상기 자기셀 송신부(2-1)로 출력하는데 FIFO내의 우회셀 신호가 엠프티이면 TTL레벨 0으로, 1개의 롱워드 이상이면 TTL레벨 1로 출력시킨다. 또한 시스템클럭(62.5㎒)의 4분주클럭(15.625㎒)을 수신장치(1-2)로 전달한다.

신호중재부(2-3)는 자기셀송신부(2-1)와 우회셀 송신부(2-2)가 항상 둘중 하나만 동작중이므로 자기셀송신부(2-1)의 출력신호들과 우회셀 송신부(2-2)의 출력신호들을 입력으로 받아서 링1 에 관한 신호이면, 링1 측으로 링1 송신데이타 시작신호와 링1 송신데이타와 링1 송신데이타 쓰기신호를 출력시키고, 링2 에 관한 신호면 링2 측으로 링2 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 출력시킨다.

제3도는 수신장치(1-2)의 내부구성도로서, 도면에서 3-1은 액세스 중재부, 3-2는 셀 추출부, 3-3은 단위 변환부를 각각 나타낸다.

도면을 참조하여 수신장치(1-2)의 동작을 상세히 설명하면, 액세스 중재부(3-1)는 시스템클럭의 4분주클럭에 동기시킨 링1 로부터의 링1 입력신호가 TTL레벨 0인 동안에는 링1 수신데이타 시작신호와 32-비트 단위의 링1 수신데이타를 자체내의 링1 FIFO에 저장하고, 시스템클럭의 4분주클럭에 동기시킨 링2 로부터의 링2 입력신호가 TTL레벨 0인 동안에는 링2 수신데이타 시작신호와 32-비트 단위의 링2 수신데이타를 자체의 FIFO에 저장한다.

상기 링1 FIFO와 링2 FIFO에 저장된 데이타들을 공평성을 보장하면서 2개의 FIFO중 1개의 FIFO의 수신데이타만 14롱워드 크기로 읽어내어 버퍼출력신호가 TTL레벨 0인 동안 출력 시작신호, 32-비트 단위의 버퍼출력데이타와 8-비트 단위의 버퍼출력 최하위 데이타를 셀추출부(3-2)로 전달한다.

셀추출부(3-2)는 버퍼출력 시작신호와 동시에 발생한 8-비트단위의 버퍼출력 최하위데이타중 하위 4비트와 4-비트 단위의 모 식별번호를 비교하여 같으면, 추출셀쓰기신호와 함께 추출셀시작 입력신호와 32-비트 단위의 추출셀입력데이타를 단위변환부(3-3)로 전달하고, 비교결과 다르면, 우회셀 쓰기신호와 함께 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 송신장치(1-1)로 전달한다.

단위변환부(3-3)는 셀추출부(3-2)로부터의 추출셀 입력데이타를 저장한 후 56옥텟크기의 32-비트 단위로 다시 읽어내어 물리계층의 물리매체접속과 관련된 최상위 3옥텟을 제거한 후 53옥텟의 8-비트 단위로 추출셀을 단위변환하여 상위 옥텟(먼저 입력된 옥텟)부터 순서대로 추출셀클럭(19.44㎒)에 동기시켜서 추출 셋시작신호와 함께 8-비트 단위의 추출셀추출데이타로서 출력시킨다. 또한, 추출셀유효신호는 추출셀출력데이타가 유효하게 출력되는 동안 TTL레벨 1로 유지시켜 출력시킨다.

따라서, 상기 바와 같이 구성되어 동작하는 본 발명은, 광대역 종합정보통신망의 사용자-망 인터페이스에 위치한 대용량의 가입자 액세스 노드를 구성하는 단위 모듈들간의 고속의 통신이나 근거리내에 분산되어 있는 가입자 액세스 노드들간의 고속 통신 서비스를 ATM에 기초하여 공중망이나 사설망 영역에서 제공하는데 이용할 수 있는 효과가 있으며, 예로서 집중 가입자 액세스 노드, ATM 근거리망이나 ATM-기가비트(Giga-bit) LAN등의 송수신 장치에 적용될 수 있다.

Claims (3)

1. 2중링 구조를 구비하여 모듈통신을 수행하는 송수신 장치에 있어서, 시스템클럭과 리셋신호를 입력받아 시스템클럭을 4분주간 클럭을 수신측으로 제공하며, 자기셀쓰기신호에 따라 자기셀 시작신호와 8비트 단위의 자기셀 입력데이타를 자기셀 클럭에 동기되게 입력하여, 수신측으로부터 전송되어온 우회셀 시작신호와 32비트 단위의 우회셀 입력데이타를 우회셀 쓰기신호에 따라 입력받아 제1링 및 제2링중 어느 링으로 전송하는 셀인지를 확인하여 목적하는 링으로 송신데이타를 시작신호, 32비트 단위의 송신데이타 및 송신데이타 쓰기신호를 출력하는 송신수단(1-1) ; 및 시스템 클럭과 리셋신호 및 상기 송신수단(1-1)으로부터의 4분주 클럭을 수신하여, 우회셀 쓰기신호와 상기 4분주클럭에 동기된 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타를 상기 송신수단(1-1)에 제공하며, 상기 2중링을 통해 상기 송신수단(1-1)으로부터 상기 4분주클럭에 동기되어 수신된 데이타를 공평성을 보장하면서 읽어내어 목적지를 식별하여 모듈식별번호와 같으면 8비트 단위의 추출셀데이타로서 추출하고 모듈식별신호와 다르면 32비트 단위의 우회셀 입력데이타로서 상기 송신수단(1-1)에 전달하는 수신수단(1-2)을 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송수신 장치.
2. 제1항에 있어서, 상기 송신수단(1-1)은, 8-비트 단위의 자기셀입력데이타를 자신의 FIFO에 저장한 후 53옥텟 단위로 읽어내어 3옥텟의 헤더를 붙여서 32-비트 단위로 변환하여 데이타와 함께 자기셀송신데이타 시작신호를 출력시키고, 서로 반대방향의 2개의 링에 있어서 제1링 및 제2링중 어느 링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 자기셀송신데이타 쓰기신호를 발생하는 자기셀송신부(2-1)와, 수신측으로부터의 32-비트 단위의 우회셀 입력데이타를 자신의 FIFO에 저장한 후 14롱워드(56옥텟)단위로 읽어내어 32-비트 단위로 데이타와 함께 우회셀 송신데이타 시작신호를 출력시키고 2개의 링에 있어서 제1링 및 제2링중 어느 링으로 보내는 송신데이타인지 확인하여 제1링 및 제2링 우회셀 송신데이타 쓰기신호를 발생하는 우회셀 송신부(2-2), 및 상기 자기셀송신부(2-1)의 출력신호들과 우회셀 송신부(2-2)의 출력신호들을 입력으로 받아서 중재하여 제1링에 관한 신호이면 제1링으로 제1링 송신데이타 시작신호와 제1링 송신데이타와 제1링 송신데이타 쓰기신호를 출력시키고, 제2링에 관한 신호이면 제2링으로 링 송신데이타 시작신호와 링2 송신데이타와 링2 송신데이타 쓰기신호를 송신하는 신호중재부(2-3)를 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송수신 장치.
3. 제1항에 있어서, 상기 수신수단(1-2)은, 상기 송신수단(1-1)에서 제공하는 4분주클럭에 동기시켜 수신한 제1링 및 제2링으로부터 입력신호가 TTL레벨 0인 동안 수신데이타 시작신호와 32-비트 단위의 수신데이타를 각각 제1링 FIFO와 제2링 FIFO에 저장하고 저장된 데이타들을 공평성을 보장하면서 2개의 FIFO중 1개의 FIFO의 수신데이타만 읽어내어 버퍼출력신호가 TTL레벨 0인 동안 버퍼출력 시작신호, 32-비트 단위의 버퍼출력데이타와 8-비트 단위의 버퍼출력 최하위데이타를 출력시키는 액세스 중재부(3-1)와, 상기 액세스 중재부(3-1)에 연결되어 버퍼출력시작신호와 동시에 발생하는 8-비트 단위의 버퍼출력 최하위데이타를 입력받아 그중 하위 4비트와 다른 입력단으로 입력되는 4-비트 단위의 모듈식별신호를 비교하여, 같으면 추출셀시작입력신호와 32-비트 단위의 추출셀입력데이타와 추출셀쓰기신호를 출력하고, 다르면 우회셀 시작신호와 32-비트 단위의 우회셀 입력데이타와 우회셀 쓰기신호를 출력하는 셀추출부(3-2) ; 및 상기 셀추출부(3-2)로부터 출력되는 추출셀시작입력신호와 32-비트 단위의 추출셀입력데이타와 추출셀쓰기신호를 입력받도록 연결되어 32-1비트 단위의 추출셀입력데이타를 저장한 후 56옥텟 크기의 32-비트 단위로 다시 읽어내어 물리계층의 물리매체접속과 관련된 최상위 3옥텟을 제거한 후 53옥텟크기의 8-비트 단위로 추출셀을 단위변환하여 상위옥텟(먼저 입력된 옥텟)부터 순서대로 추출셀클럭에 동기시켜서 추출셀시작신호와 함께 8-비트 단위의 추출셀출력데이타를 출력시키고 추출셀출력데이타가 유효하게 출력되는 동안 추출셀유효신호를 TTL레벨 1로 유지시켜 출력시키는 단위변환부(3-3)를 구비하는 것을 특징으로 하는 모듈통신을 수행하는 송수신 장치.