KR20010057816A - 에이티엠 셀 처리기 사이의 직렬 접속 장치 - Google Patents

에이티엠 셀 처리기 사이의 직렬 접속 장치 Download PDF

Info

Publication number
KR20010057816A
KR20010057816A KR1019990061227A KR19990061227A KR20010057816A KR 20010057816 A KR20010057816 A KR 20010057816A KR 1019990061227 A KR1019990061227 A KR 1019990061227A KR 19990061227 A KR19990061227 A KR 19990061227A KR 20010057816 A KR20010057816 A KR 20010057816A
Authority
KR
South Korea
Prior art keywords
serial
data
parallel
clock
atm
Prior art date
Application number
KR1019990061227A
Other languages
English (en)
Inventor
윤재은
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990061227A priority Critical patent/KR20010057816A/ko
Publication of KR20010057816A publication Critical patent/KR20010057816A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 병렬 UTOPIA 버스를 직렬화하여 UTOPIA 버스의 접속 신호 수를 줄임으로써, ATM 셀 처리기 사이의 인터페이스를 간단하게 하고 거리를 확장할 수 있도록 하는 ATM 셀 처리기 사이의 직렬 접속 장치에 관한 것이다.
본 발명에 따른 ATM 셀 처리기 사이의 직렬 접속 장치는, 병렬 UTOPIA 버스에 실려온 병렬 데이터 및 제어 신호를 추출하는 제어 회로부와; 상기 추출된 병렬 데이터 및 제어 신호를 직렬 데이터 및 제어 신호로 변환하여 직렬 회선에 출력하는 직렬 변환부와; 상기 직렬 회선을 통해 입력되는 직렬 데이터 및 제어 신호를 병렬 데이터 및 제어 신호로 변환하는 직/병렬 변환부와; 상기 직/병렬 변환부에서 변환된 병렬 데이터 및 제어 신호를 ATM층 처리기나 물리층 처리기가 억세스할 때까지 저장하는 버퍼를 구비하여 이루어진다.

Description

에이티엠 셀 처리기 사이의 직렬 접속 장치{apparatus of serial interface between ATM cell processors}
본 발명은 ATM 셀 처리기 사이의 직렬 접속 장치에 관한 것으로서, 특히 ATM 셀 처리기간을 연결하는 UTOPIA 버스 신호를 직렬화하여 UTOPIA 버스의 접속 신호 수를 줄임으로써, ATM 셀 처리기 사이의 인터페이스를 간단하게 하고 거리를 확장할 수 있도록 하는 ATM 셀 처리기 사이의 직렬 접속 장치에 관한 것이다.
일반적으로 UTOPIA(Universal Test and Operation PHY Interface for ATM) 버스라 함은 ATM(Asynchronous Transfer Mode) 셀 처리기 사이의 ATM 셀 송수신을 위해 사용되는 병렬 버스로, 도 1은 종래 UTOPIA 버스에 의한 ATM 셀 처리기 사이의 접속 상태를 보인 도이다.
종래에는 도 1에 도시하는 바와 같이, 각 ATM 셀 처리기들 간에는 송수신 각각 12비트의 병렬 UTOPIA 버스로 연결되어 있으며, 회선을 통해 물리층 처리기(10)에 수신된 ATM 셀은 수신 UTOPIA 버스를 통해 ATM층 처리기(20)를 거쳐 스위치(30)로 가서 스위칭된 후, 송신 UTOPIA 버스를 통해 ATM층 처리기(20)와 물리층 처리기(10)를 거쳐 송신된다.
이하에서는 도 1을 참조하여 ATM 셀 처리기 사이의 ATM 송수신 과정에 대해서 설명한다.
먼저, 회선(link)을 통해 물리층 처리기(10)에 수신된 ATM 셀은 수신 UTOPIA 버스를 통해 ATM층 처리기(20)를 거쳐 스위치(30)로 전송되는 데, 회선을 통해 물리층 처리기(10)에 ATM 셀이 수신되면 물리층 처리기(10)는 수신한 셀이 있음을 나타내는 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인에이블시켜 ATM층 처리기(20)로 인가하고, 물리층 처리기(10)로부터 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인가받은 ATM층 처리기(20)는 물리층 처리기(10)로 수신 가능 신호(RxENB*)를 인에이블시켜 인가함과 동시에 데이터 전송에 동기를 맞추는 데 사용되는 수신 동기 클럭(RxCLK)를 인가한다.
전술한 바와 같이, ATM층 처리기(20)로부터 수신 가능 신호(RxENB*)와 수신 동기 클럭(RxCLK)을 인가받은 물리층 처리기(10)는 수신 셀의 시작을 나타내는 셀 시작 신호(RxSOC)와 함께 회선을 통해 수신받은 수신 데이터(RxDATA[0:7])를 ATM층 처리기(20)로 전송한다.
ATM층 처리기(20)에서 스위치(30)로의 ATM 셀 전송은 전술한 물리층 처리기(10)에서 ATM층 처리기(20)로의 ATM 셀 전송과 동일한 과정을 통해 이루어진다.
전술한 바와 같이, 스위치(30)로가서 스위칭된 ATM 셀은 송신 UTOPIA 버스를 통해 ATM층 처리기(20) 및 물리층 처리기(10)를 거쳐 회선으로 송신되는 데, ATM층 처리기(20)는 스위치(30)로 셀을 수신할 수 있음을 나타내는 셀 보유 상태 신호(TxFULL*/TxCLAV)를 인에이블시켜 인가하고, 스위치(30)로부터 셀 보유 상태 신호(TxFULL*/TxCLAV)를 인가받은 스위치(30)는 송신할 셀이 있음을 나타내는 송신가능 신호(TxENB*)를 인에이블시켜 ATM층 처리기(20)로 인가함과 동시에, 데이터 전송에 동기를 맞추는 데 사용되는 송신 동기 클럭(TxCLK)과, 송신 셀의 시작을 나타내는 셀 시작 신호(TxSOC) 및 송신 데이터(TxDATA[0:7])를 ATM층 처리기(20)로 전송한다.
ATM층 처리기(20)에서 물리층 처리기(10)로의 ATM 셀 전송은 전술한 스위치(30)에서 ATM층 처리기(20)로의 ATM 전송과 동일한 과정을 통해 이루어진다.
이상에서 살펴본 바와 같이, 종래에는 각 ATM 셀 처리기(10, 20, 30)가 동일 PBA에 있을 경우에는 병렬 UTOPIA 버스를 사용하는 데 문제가 없으나, 각 ATM 셀 처리기(10, 20, 30)가 다른 PBA나 다른 서브 시스템으로 분리되어 있을 경우에는 백보드의 신호선이나 케이블로 여러개의 UTOPIA 신호선을 상호 연결해야 하므로, 여러 가닥의 케이블선이나 신호선이 필요하게 되며, 케이블 연결이나 백보드 설계가 복잡해지고 병렬 신호 전송에 따른 상호 신호 간섭, 지연 등으로 의한 전기적 특성의 열화로 원거리 전송이 어렵게 되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 병렬 UTOPIA 버스를 직렬화하여 UTOPIA 버스의 접속 신호 수를 줄임으로써, ATM 셀 처리기 사이의 인터페이스를 간단하게 하고 거리를 확장할 수 있도록 하는 ATM 셀 처리기 사이의 직렬 접속 장치를 제공함에 그 목적이 있다.
도 1은 종래 UTOPIA 버스에 의한 ATM 셀 처리기 사이의 접속 상태를 보인 도.
도 2는 본 발명에 따른 ATM 셀 처리기 사이의 직렬 접속 장치에 의한 ATM 셀 처리기들간의 접속 상태를 보인 도.
도 3은 도 2에서 직렬 접속 장치의 구성을 나타내는 도.
도 4는 도 3에서 직렬 변환부와 직/병렬 변환부의 구성을 보인 도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100. 물리층 처리기, 200. 직렬 접속 장치,
210. 제어 회로부, 220. 직렬 변환부,
221, 239. 레지스터, 223. 엔코더,
225. 클럭 체배부, 227, 223. 쉬프트 레지스터,
230. 직/병렬 변환부, 231.클럭 복원부,
235. 디코더, 237. 클럭 분할부,
240. FIFO, 300. ATM층 처리기
전술한 목적을 달성하기 위한 본 발명의 ATM 셀 처리기 사이의 직렬 접속 장치는, 병렬 UTOPIA 버스에 실려온 병렬 데이터 및 제어 신호를 추출하는 제어 회로부와; 상기 추출된 병렬 데이터 및 제어 신호를 직렬 데이터 및 제어 신호로 변환하여 직렬 회선에 출력하는 직렬 변환부와; 상기 직렬 회선을 통해 입력되는 직렬 데이터 및 제어 신호를 병렬 데이터 및 제어 신호로 변환하는 직/병렬 변환부와; 상기 직/병렬 변환부에서 변환된 병렬 데이터 및 제어 신호를 ATM층 처리기나 물리층 처리기가 억세스할 때까지 저장하는 버퍼를 구비하여 이루어진다.
여기서, 상기 직렬 변환부는, 상기 추출된 병렬 데이터 및 제어 신호를 일시 저장하고 있다가 상기 제어 회로부로부터 공급받은 워드 클럭에 따라 출력하는 레지스터와; 상기 출력되는 병렬 데이터 및 제어 신호를 부호화하는 엔코더와; 상기 워드 클럭을 정수배하여 비트 클럭을 생성하는 클럭 체배부와; 상기 클럭 체배부로부터 제공받은 비트 클럭에 의거하여 상기 엔코더로부터 전송받은 병렬 데이터 및 제어 신호를 한 비트씩 쉬프트하여 직렬 데이터로 변환하여 직렬 회선에 출력하는 쉬프트 레지스터를 구비하여 이루어지는 것을 특징으로 한다.
그리고, 상기 직/병렬 변환부는, 상기 직렬 변환부로부터 입력되는 직렬 데이터 및 제어 신호로부터 비트 클럭을 추출하여 복원하는 클럭 복원부와; 상기 클럭 복원부로부터 제공받은 비트 클럭에 의거하여 상기 직렬 데이터 및 제어 신호를 한 비트씩 쉬프트하여 병렬 데이터 및 제어 신호로 변환하는 쉬프트 레지스터와; 상기 변환된 병렬 데이터 및 제어 신호를 원 UTOPIA 버스 신호로 복원하는 디코더와; 상기 클럭 복원부로부터 입력받은 비트 클럭을 분할하여 워드 클럭을 생성하는 클럭 분할부와; 상기 복원된 병렬 데이터 및 제어 신호를 일시 저장하고 있다가 상기 클럭 분할부로부터 공급받은 워드 클럭에 따라 출력하는 레지스터를 구비하여 이루어지는 것을 특징으로 한다.
그리고, 상기 제어 신호는, 상기 데이터가 전송되지 않는 틈새 시간 동안에 송수신되는 것을 특징으로 한다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 ATM 셀 처리기 사이의 직렬 접속 장치에 대해서 상세하게 설명한다.
도 2는 본 발명에 따른 ATM 셀 처리기 사이의 직렬 접속 장치에 의한 ATM 셀 처리기들간의 접속 상태를 보인 도이다.
본 발명에서는 도 2에 도시하는 바와 같이, 직렬 접속 장치(200)와 ATM 셀 처리기(100, 300)는 송수신 각각 12비트의 병렬 UTOPIA 버스로 연결되어 있으며, 직렬 접속 장치(200)간은 송수신 각각 직렬 버스로 연결되어 있다.
도 3은 도 2에서 직렬 접속 장치(200)의 구성을 나타내는 도로, 직렬 접속 장치(200)는 제어 회로부(210)와, 직렬 변환부(220)와, 직/병렬 변환부(230)와, FIFO(240)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 제어 회로부(210)는 병렬 UTOPIA 버스에 실려온 병렬 데이터를 추출하여 직렬 변환부(220)로 전송한다.
직렬 변환부(220)는 제어 회로부(210)에서 추출된 병렬 데이터(ATM 셀)를 직렬 데이터 신호로 변환한다.
직/병렬 변환부(230)는 직렬 변환부(220)로부터 수신받은 직렬 ATM 셀 데이터를 UTOPIA 버스 형태로 변환한다.
FIFO(240)는 제어 회로부(210)의 제어하에 병렬 신호로 수신된 데이터를 ATM층 처리기(300)나 물리층 처리기(100)가 억세스할 때까지 데이터를 저장한다.
도 4는 도 3에서 직렬 변환부(220)와 직/병렬 변환부(230)의 구성을 보인 도로, 직렬 변환부(220)는 레지스터(221)와, 엔코더(223)와, 클럭 공급부(225)와, 쉬프트레지스터(227)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 레지스터(221)는 제어 회로부(210)에서 추출된 병렬 워드 데이터를 일시 저장하고 있다가 제어 회로부(210)에서 공급받은 워드 클럭에 따라 데이터를 출력한다.
엔코더(223)는 레지스터(221)에서 출력되는 데이터를 직렬 회선을 통해 전송하기에 적절하도록 부호화(encoding)하여 쉬프트 레지스터(227)로 전송한다.
클럭 체배부(225)는 제어 회로부(210)로부터 인가받아 병렬 워드 데이터 전송에 동기를 맞추는 데 사용되는 워드 클럭을 정수배하여 쉬프트 레지스터(227)에 비트 클럭으로 제공한다.
쉬프트 레지스터(227)는 클럭 체배부(225)로부터 제공받은 비트 클럭에 의거하여 엔코더(223)로부터 전송받은 데이터를 한 비트씩 쉬프트하여 병렬 데이터를 직렬 데이터로 변환하여 직렬 회선에 실는다.
한편, 직/병렬 변환부(230)는 클럭 복원부(231)와, 쉬프트 레지스터(233)와,디코더(235)와, 클럭 분할부(237)와, 레지스터(239)를 구비하여 이루어진다.
이와 같은 구성에 있어서, 클럭 복원부(231)는 직렬 변환부(220)의 쉬프트 레지스터(227)로부터 비트 클럭에 동기를 맞춰 입력되는 직렬 신호로부터 비트 클럭을 추출하여 복원한다.
쉬프트 레지스터(233)는 클럭 복원부(231)로부터 제공받은 비트 클럭에 의거하여 직렬 변환부(220)의 쉬프트 레지스터(227)로부터 전송받은 데이터를 한 비트씩 쉬프트하여 직렬 데이터를 병렬 데이터로 변환한다.
디코더(235)는 쉬프트 레지스터(233)를 통해 입력받은 직렬 변환부(220)의 엔코더(223)에서 부호화되어 입력되는 신호를 원 UTOPIA 신호로 복원한다
클럭 분할부(237)는 클럭 복원부(231)로부터 입력받은 비트 클럭을 분할하여 레지스터(239)에 워드 클럭으로 제공한다.
레지스터(239)는 디코더(235)로부터 제공받은 병렬 워드 데이터를 일시 저장하고 있다가 클럭 분할부(237)로부터 제공받은 워드 클럭에 따라 데이터를 출력한다.
이하에서는 도 2 내지 도 4를 참조하여 본 발명에 따른 ATM 셀 처리기 사이의 직렬 접속 장치의 동작 과정에 대해서 설명한다.
먼저, 회선을 통해 물리층 처리기(100)에 수신된 ATM 셀은 ATM층 처리기(300)로 전송되는 데, 회선을 통해 물리층 처리기(100)로 ATM 셀이 수신되면 물리층 처리기(100)는 수신한 셀이 있음을 나타내는 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인에이블시켜 직렬 접속 장치(200)의 제어 회로부(210)로인가하고, 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인가받은 제어 회로부(210)는 인가받은 신호를 직렬 변환부(220)로 인가하여 직렬 회선을 통해 전송하기에 적합하도록 신호를 부호화하고 직렬 신호로 변환하여 ATM 셀이 전송되지 않은 틈새 시간(gap time) 동안에 ATM층 처리기(300) 측의 직/병렬 변환부(230)로 전송한다.
물리층 처리기(100) 측의 직렬 변환부(220)로부터 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인가받은 ATM층 처리기(300) 측의 직/병렬 변환부(230)는 부호화된 신호를 복호화하고 병렬 신호로 변환하여 ATM층 처리기(300)로 인가한다.
전술한 바와 같이, 셀 보유 상태 신호(RxCLAV/RxEPT*)를 인가받은 ATM층 처리기(300)는 셀 보유 상태 신호(RxCLAV/RxEPT*) 전송 과정과 동일한 과정으로 틈새 시간 동안에 물리층 처리기(100)로 수신 가능 신호(RxENB*)를 인가한다.
이와 같이, ATM층 처리기(300)로부터 수신 가능 신호(RxENB*)를 인가받은 물리층 처리기(100)는 수신 셀의 시작을 나타내는 셀 시작 신호(RxSOC)와 함께 회선을 통해 수신받은 수신 데이터(RxDATA[0:7])를 제어 회로부(210)로 전송하고, 제어 회로부(210)는 전송받은 수신 데이터를 직렬 변환부(220)로 전송하고, 수신 데이터를 전송받은 직렬 변환부(220)는 수신된 데이터를 부호화하고, 직렬 데이터로 변환하여 직렬 회선을 통해 ATM층 처리기(300) 측으로 전송한다.
이에 따라, 물리층 처리기(100)의 직렬 변환부(220)로부터 직렬 데이터를 전송받은 ATM층 처리기(300) 측의 직/병렬 변환부(230)는 부호화된 데이터를 복호화하고, 병렬 데이터로 변환하여 ATM층 처리기(300)로 인가한다.
전술한 바와 같이, ATM층 처리기(300)로 송신된 ATM 셀은 스위치(미도시)로가서 스위칭된 후 ATM층 처리기(300) 및 물리층 처리기(100)를 거쳐 회선으로 송신되는 데, 물리층 처리기(100)는 셀을 수신할 수 있음을 나타내는 셀 보유 상태 신호(TxFULL*/TxCLAV)를 인에이블시켜 제어 회로부(210)로 인가하고, 셀 보유 상태 신호(TxFULL*/RxCLAV)를 인가받은 제어 회로부(210)는 인가받은 신호를 직렬 변환부(220)로 인가하여 직렬 회선을 통해 전송하기에 적합하도록 신호를 부호화하고 직렬 신호로 변환하여 ATM 셀이 전송되지 않은 틈새 시간 동안에 ATM층 처리기(300) 측의 직/병렬 변환부(230)로 전송한다.
물리층 처리기(100) 측의 직렬 변환부(220)로부터 셀 보유 상태 신호(TxFULL*/TxCLAV)를 인가받은 ATM층 처리기(300) 측의 직/병렬 변환부(230)는 부호화된 신호를 복호화하고 병렬 신호로 변환하여 ATM층 처리기(300)로 인가한다.
ATM층 처리기(300)는 물리층 처리기(100)로부터 인가받은 셀 보유 상태 신호(TxFULL*/TxCLAV)에 따라 ATM 셀 전송 여부를 결정하는 데, 예를 들어, 물리층 처리기(100)로부터 셀 보유 상태 신호(TxCLAV)를 인가받은 ATM층 처리기(300)는 셀 보유 상태 신호(TxFULL*/TxCLAV) 전송 과정과 동일한 과정으로 틈새 시간 동안에 물리층 처리기(100)로 수신 가능 신호(RxENB*)를 인가한다. 그리고, 송신 셀의 시작을 나타내는 셀 시작 신호(TxSOC)과 함께 송신 데이터(TxDATA[0:7])를 제어 회로부(210)로 전송하고, 제어 회로부(210)는 전송받은 송신 데이터를 직렬 변환부(220)로 전송하고, 전송 데이터를 전송받은 직렬 변환부(220)는 데이터를 부호화하고, 직렬 데이터로 변환하여 직렬 회선을 통해 물리층 처리기(100) 측으로 전송한다.
이에 따라, ATM층 처리기(300)의 직렬 변환부(220)로부터 직렬 데이터를 전송받은 물리층 처리기(100) 측의 직/병렬 변환부(230)는 부호화된 데이터를 복호화하고, 병렬 데이터로 변환하여 물리층 처리기(100)로 인가한다.
본 발명의 ATM 셀 처리기 사이의 직렬 접속 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같은 본 발명의 ATM 셀 처리기 사이의 직렬 접속 장치에 따르면, ATM 셀 처리기간을 연결하는 병렬 UTOPIA 버스 신호를 직렬화하여 접속 신호선 수를 줄임으로써, ATM 셀 처리기 사이의 인터페이스를 간단하게 하고 신호 상호간 간섭을 줄여 거리를 확장할 수 있는 효과가 있다.

Claims (4)

  1. 병렬 UTOPIA 버스에 실려온 병렬 데이터 및 제어 신호를 추출하는 제어 회로부와;
    상기 추출된 병렬 데이터 및 제어 신호를 직렬 데이터 및 제어 신호로 변환하여 직렬 회선에 출력하는 직렬 변환부와;
    상기 직렬 회선을 통해 입력되는 직렬 데이터 및 제어 신호를 병렬 데이터 및 제어 신호로 변환하는 직/병렬 변환부와;
    상기 직/병렬 변환부에서 변환된 병렬 데이터 및 제어 신호를 ATM층 처리기나 물리층 처리기가 억세스할 때까지 저장하는 버퍼를 구비하여 이루어지는 에이티엠 셀 처리기 사이의 직렬 접속 장치.
  2. 제 1항에 있어서, 상기 직렬 변환부는,
    상기 추출된 병렬 데이터 및 제어 신호를 일시 저장하고 있다가 상기 제어 회로부로부터 공급받은 워드 클럭에 따라 출력하는 레지스터와;
    상기 출력되는 병렬 데이터 및 제어 신호를 부호화하는 엔코더와;
    상기 워드 클럭을 정수배하여 비트 클럭을 생성하는 클럭 체배부와;
    상기 클럭 체배부로부터 제공받은 비트 클럭에 의거하여 상기 엔코더로부터 전송받은 병렬 데이터 및 제어 신호를 한 비트씩 쉬프트하여 직렬 데이터로 변환하여 직렬 회선에 출력하는 쉬프트 레지스터를 구비하여 이루어지는 것을 특징으로하는 에이티엠 셀 처리기 사이의 직렬 접속 장치.
  3. 제 1항에 있어서, 상기 직/병렬 변환부는,
    상기 직렬 변환부로부터 입력되는 직렬 데이터 및 제어 신호로부터 비트 클럭을 추출하여 복원하는 클럭 복원부와;
    상기 클럭 복원부로부터 제공받은 비트 클럭에 의거하여 상기 직렬 데이터 및 제어 신호를 한 비트씩 쉬프트하여 병렬 데이터 및 제어 신호로 변환하는 쉬프트 레지스터와;
    상기 변환된 병렬 데이터 및 제어 신호를 원 UTOPIA 버스 신호로 복원하는 디코더와;
    상기 클럭 복원부로부터 입력받은 비트 클럭을 분할하여 워드 클럭을 생성하는 클럭 분할부와;
    상기 복원된 병렬 데이터 및 제어 신호를 일시 저장하고 있다가 상기 클럭 분할부로부터 공급받은 워드 클럭에 따라 출력하는 레지스터를 구비하여 이루어지는 것을 특징으로 하는 에이티엠 셀 처리기 사이의 직렬 접속 장치.
  4. 제 1항에 있어서, 상기 제어 신호는,
    상기 데이터가 전송되지 않는 틈새 시간 동안에 송수신되는 것을 특징으로 하는 에이티엠 셀 처리기 사이의 직렬 접속 장치.
KR1019990061227A 1999-12-23 1999-12-23 에이티엠 셀 처리기 사이의 직렬 접속 장치 KR20010057816A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061227A KR20010057816A (ko) 1999-12-23 1999-12-23 에이티엠 셀 처리기 사이의 직렬 접속 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061227A KR20010057816A (ko) 1999-12-23 1999-12-23 에이티엠 셀 처리기 사이의 직렬 접속 장치

Publications (1)

Publication Number Publication Date
KR20010057816A true KR20010057816A (ko) 2001-07-05

Family

ID=19628874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061227A KR20010057816A (ko) 1999-12-23 1999-12-23 에이티엠 셀 처리기 사이의 직렬 접속 장치

Country Status (1)

Country Link
KR (1) KR20010057816A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912019B1 (ko) * 2007-08-27 2009-08-12 주식회사 다산네트웍스 광통신 시스템의 이중화 절체 장치
KR100994343B1 (ko) * 2003-04-29 2010-11-12 엘지전자 주식회사 휴대단말기의 직렬신호 전송장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994343B1 (ko) * 2003-04-29 2010-11-12 엘지전자 주식회사 휴대단말기의 직렬신호 전송장치 및 방법
KR100912019B1 (ko) * 2007-08-27 2009-08-12 주식회사 다산네트웍스 광통신 시스템의 이중화 절체 장치

Similar Documents

Publication Publication Date Title
US5570356A (en) High bandwidth communications system having multiple serial links
US5784370A (en) Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer
US7050468B2 (en) Multiplexed signal transmitter/receiver, communication system, and multiplexing transmission method
KR880001123A (ko) 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
JP3094087B2 (ja) インタフエースユニツト
JP3584965B2 (ja) 光ラインプロテクション方式
KR20010057816A (ko) 에이티엠 셀 처리기 사이의 직렬 접속 장치
JP3131863B2 (ja) データ速度変換装置
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
JP2720543B2 (ja) 光伝送システム及び障害情報検出方法
KR960006407A (ko) 비동기 전달모드(atm) 가입자 정합 물리 계층 처리 장치
JPS61101142A (ja) デ−タ保護回路
JPH04249447A (ja) Ａｔｍ伝送装置
KR0153908B1 (ko) 비동기 전달모드 계층과 물리 계층간 접속 시스템
JP2923891B2 (ja) 連続セル受信情報転送方法および連続セル受信情報転送システム
KR100194607B1 (ko) Pstn 연동용 atm 스위치 정합장치
KR100267277B1 (ko) 통신시스템의 셀 경계 식별 장치
JPH0758779A (ja) データ伝送システム
KR980007218A (ko) 비동기모드(atm) 통신방식에서 전송시 유휴 셀 제거 회로
JP3006008B2 (ja) 擬似パターン発生・確認回路
KR100416799B1 (ko) 슬래이브 모드 소자간 유토피아 인터페이스방법
JP2626487B2 (ja) 伝送装置
JP2906823B2 (ja) 光加入者伝送システム及び加入者時分割双方向通信システム
KR960001058B1 (ko) 에이.티.엠 셀 어셈블러와 32-비트 단위 통신모듈과의 인터페이스 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination