DE69821674T2

DE69821674T2 - Digitales Aufzeichnungs-/Wiedergabegerät

Info

Publication number: DE69821674T2
Application number: DE69821674T
Authority: DE
Inventors: Takeshi Tenri-shi Kawamura; Hironobu Noda-shi Katayama
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-05-23
Filing date: 1998-05-21
Publication date: 2004-12-09
Anticipated expiration: 2018-05-22
Also published as: EP0880135B1; US6336001B1; JPH10326465A; DE69821674D1; JP3481422B2; EP0880135A1

Description

HINTERGRUND DER ERFINDUNG
(1) Gebiet der Erfindung
Die Erfindung betrifft ein digitales Aufzeichnungs-/Wiedergabegerät zum Wiedergeben von Information in einem auf einem Aufzeichnungsträger aufgezeichneten digitalen Signal.
(2) Beschreibung des Stands der Technik
Bei einem digitalen Videobandrecorder ist als Verfahren zum Digitalisieren und Aufzeichnen eines Videosignals auf einem Aufzeichnungsträger wie einem Magnetband und dergleichen das Verfahren "Teilantwort/Klasse 4" bekannt. Bei diesem Verfahren kann das digitalisierte und aufgezeichnete Videosignal unter Verwendung von Viterbi-Decodierung decodiert werden.
Da jedoch Viterbi-Decodierung zum Verarbeiten eines digitalen Signals dient, ist es, wenn sie ausgeführt wird, erforderlich, um eine Quantisierung auszuführen, das vom Aufzeichnungsträger abgespielte Abspielsignal unter Verwendung eines Abtast-Taktsignals vorbestimmter Abtastrate von einem analogen in ein digitales Signal zu wandeln.
Wenn in diesem Fall des Phase des Abtast-Taktsignals nicht geeignet ist, kann das Abspielsignal in analoger Form nicht korrekt quantisiert werden. Insbesondere tritt im Fall einer Viterbi-Decodierung, da dies zum Erkennen der decodierten Daten und zum Korrigieren von Fehlern entsprechend dem Amplitudenpegel dient, ein Codefehler auf, wenn die Phase des Abtast-Taktsignals verschoben ist und der Amplitudenpegel nicht korrekt gewandelt wird.
Genauer gesagt, wird, z. B. gemäß der 21, wenn das Aufzeichnungssignal "0, 1, 0, 1, 0, 0, 1, 0" ist und der Abspielsignalverlauf einfach mit einem Schwellenwert von "1" und "–1" erfasst wird (Wiedergabe ohne Viterbi-Decodierung), das Erfassungsergebnis zu "0, 1, 1, 1, 0, 1, 1, 0".
Wenn dagegen der Abspielsignalverlauf gemäß der 21 unter Verwendung von Viterbi-Decodierung erfasst wird und ein "Berg" existiert, bei dem der Amplitudenpegel höher als ein Punkt B ist, oder ein "Tal" auftritt, bei dem er niedriger als der Punkt B ist, wird, nachdem der Amplitudenpegel am Punkt B den Schwellenwert "1" überschritten hat, und ab dem Punkt C abwärts "1" als Datenwert am Punkt B ermittelt. Am Punkt C ist der Abspielsignal höher als der Schwellenwert "1", jedoch niedriger als der Punkt B, und demgemäß wird der Datenwert am Punkt C nicht ermittelt.
Am nächsten Punkt D wird der Abspielsignal niedriger als "–1", und erstmals wird "1" als Datenwert am Punkt B bestimmt, und als Datenwert am Punkt C wird "0" bestimmt. Jedoch wird zu diesem Zeitpunkt der Datenwert am Punkt D nicht bestimmt. Um den Datenwert am Punkt D zu bestimmen, ist es erforderlich, dass ein "Tal" vorliegt, in dem der Amplitudenpegel niedriger als der Schwellenpunkt D ist, oder ein "Berg", an dem er am Punkt E oder abwärts davon höher als "1" ist.
Dann wird am Punkt E, da der Amplitudenpegel den Wert "1" nicht überschreitet, der Datenwert am Punkt D noch nicht bestimmt. Am nächsten Punkt F wird, da der Amplitudenpegel nicht niedriger als derjenige am Punkt D ist, der Datenwert am Punkt D noch nicht bestimmt. Erst am nächsten Punkt G überschreitet der Amplitudenpegel den Wert "1", d. h., dass als Datenwert am Punkt D "–1" bestimmt wird. Als Datenwert am Punkt E wird "0" bestimmt, und "0" wird auch als Datenwert am Punkt F bestimmt.
Wie oben beschrieben, wird bei Viterbi-Decodierung die Decodierung dadurch ausgeführt, dass der Amplitudenpegel des Abspielsignalverlaufs erfasst wird, so dass die Erfassungsgenauigkeit für den Amplitudenpegel ziemlich bedeutsam ist. Der Amplitudenpegel des Abspielsignalverlaufs wird im Fall des in der 21 dargestellten Abspielsignalverlaufs zur zeitlichen Position des Punkts A und dergleichen bestimmt, und die zeitliche Position wird durch die Phase des Abtast-Taktsignals bestimmt, so dass die Erfassungsgenauigkeit für den Amplitudenpegel stark von der Phase des Abtast-Taktsignals abhängt.
Wenn z. B. die Phase des Abtast-Taktsignals verzögert ist, existiert der Fall, dass der Amplitudenpegel am Punkt E den Schwellenwert "1" überschreitet. In diesem Fall wird der Datenwert am Punkt E fehlerhaft als "1" erkannt, und der Datenwert am Punkt F wird fehlerhaft als "–1" erkannt.
Demgemäß ist die Phaseneinstellung des Abtast-Taktsignals ziemlich bedeutsam, um die Erfassungsgenauigkeit für den Amplitudenpegel im Abspielsignalverlauf zu verbessern.
Beim herkömmlichen Gerät wird die Phaseneinstellung des Abtast-Taktsignals im Herstellstadium durch eine Bedienperson ausgeführt, wobei das Einstellen der Phase Zeit benötigt. Darüber hinaus verschiebt sich, da die Phase des Abtast-Taktsignals auf einen im Herstellstadium eingestellten Wert fixiert wird, der optimale Phasenpunkt, wenn Bänder mit verschiedenen Eigenschaften abgespielt werden, und zwar wegen Eigenschaftsunterschieden zwischen Bandherstellern oder Unterschieden zwischen Losen, was zum Problem führt, dass die Erfassungsgenauigkeit für den Amplitudenpegel im Abspielsignalverlauf verringert ist.
Es ist ein Verfahren bekannt, bei dem selbst dann, wenn sich die Arten der Magnetbänder und die Eigenschaften von Magnetköpfen ändern, der optimale Punkt der Taktsignalphase automatisch unter Verwendung eines Mittelwerts der Fehlerrate der Abspieldaten gesucht wird (japanische Patentanmeldungs-Offenlegung Hei 2 Nr. 259891), was ein herkömmliches Verfahren zum Einstellen der Taktsignalphase auf den optimalen Punkt ist.
Wenn jedoch die Fehlerrate z. B. 10^–5 beträgt, tritt ein Fehler mit einer Rate von einem Fehler auf 100.000 auf, so dass es erforderlich ist, mindestens 1.000.000 Datenwerte zu lesen, um die Fehlerrate genau zu zählen. Wenn die Fehlerrate 10^–6 wird, tritt ein Fehler mit einer Rate von nur einem Fehler auf 1.000.000 auf, so dass es erforderlich ist, mindestens 10.000.000 Datenwerte zu erhalten.
Daher ist es, gemäß dem herkömmlichen Verfahren, erforderlich, viel mehr Daten zu lesen, um die Phase des Abtast-Taktsignals auf den geeigneten Punkt einzustellen. Da jedoch die Fehlerrate niedrig wird, wenn sich die Phase des Abtast-Taktsignals dem korrekten Wert annähert, nimmt die zu lesende Datenmenge oder die Berechnungszeit für die Fehlerrate exponentiell zu. Demgemäß bestand ein Problem dahingehend, dass viel Zeit erforderlich ist, wenn der optimale Zustand angestrebt wird.
US 5,266,850 offenbart eine Schaltungsanordnung zur Phasensynchronisierung eines analogen Eingangssignals mit einem Taktsignal durch Erfassen eines Taktsignal-Verzögerungsfehlers und durch Einstellen, mit Inkrementen, der Taktsignal-Verzögerungsabstimmung eines Verzögerungselements, das zunächst eine wahlfreie Verzögerungseinstellung aufweist, wobei die Einstellung gestoppt wird, nachdem eine differenzielle Verzögerung zwischen dem Signal beseitigt wurde.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist wünschenswert, ein digitales Aufzeichnungs-/Wiedergabegerät zu schaffen, das die Phase des Abtast-Taktsignals zum Quantisieren des Abspielsignalverlaufs des Videosignals auf einen optimalen Wert schnell einstellen kann.
Gemäß der Erfindung ist ein digitales Aufzeichnungs-/Wiedergabegerät geschaffen, wie es im Anspruch 1 beansprucht ist.
Vorzugsweise verfügt die Erfassungseinrichtung über eine Einrichtung zum Vergleichen des Informationssignals mit dem Schwellenwert und zum Wandeln desselben in ein binäres Format, sowie eine Schwellenwert-Steuereinrichtung zum Steuern des Schwellenwerts auf Grundlage der Auftrittshäufigkeit eines von zwei theoretischen Werten, wie sie im Ausgangssignal der Einrichtung zum Wandeln in ein binäres Format enthalten sind.
Vorzugsweise steuert die Schwellenwert-Steuereinrichtung den Schwellenwert in solcher Weise, dass die Auftrittshäufigkeit minimal wird, was auf Grundlage des Änderungsausmaßes der Auftrittshäufigkeit einer der zwei theoretischen Werte erfolgt, die im Ausgangssignal der Einrichtung zum Wandeln in ein binäres Format enthalten sind.
Bei diesem digitalen Aufzeichnungs-/Wiedergabegerät erfasst die Erfassungseinrichtung die Auftrittshäufigkeit von Daten, die im von einem Aufzeichnungsträger abgespielten Informationssignal enthalten sind, und sie liefert sie an die Phasen-Steuereinrichtung. Die Phasen-Steuereinrichtung steuert die Phase des Abtast-Taktsignals zum Quantisieren des Informationssignals auf Grundlage der Auftrittshäufigkeit der in ihm enthaltenen Daten. Z. B. wird der Tatsache Aufmerksamkeit geschenkt, dass das Ausmaß der Änderung der Auftrittshäufigkeit von im Informationssignal enthaltenen Daten in Bezug auf das Abtast-Taktsignal eine bestimmte Korrelation mit einem Fehler in diesen Daten hat, und die Phase des Abtast-Taktsignals wird so bestimmt, dass das Ausmaß der Änderung der Auftrittshäufigkeit der Daten minimal wird.
Bei einer bevorzugten Ausführungsform vergleicht die die Erfassungseinrichtung bildende Einrichtung zum Wandeln in ein Binärformat das Informationssignal mit dem Schwellenwert, und wenn z. B. das Informationssignal größer als der Schwellenwert ist, wird der theoretische Wert als 1 spezifiziert, und wenn das Informationssignal kleiner als der Schwellenwert ist, wird der theoretische Wert als 0 spezifiziert. Die Schwellenwert-Steuereinrichtung bestimmt den Schwellenwert auf Grundlage der Auftrittshäufigkeit des theoretischen Werts 0 oder 1. So wird der Schwellenwert beim Wandeln des Informationssignals in ein binäres Format mittels der Erfassungseinrichtung bestimmt.
Bei einer bevorzugten Ausführungsform vergleicht die die Erfassungseinrichtung bildende Einrichtung zum Wandeln in ein Binärformat das Informationssignal mit dem Schwellenwert, um es in ein binäres Format zu wandeln. Die Schwellenwert-Steuereinrichtung bestimmt des Schwellenwert auf Grundlage der Auftrittshäufigkeit des theoretischen Werts 0 oder 1, wie durch die Einrichtung zum Wandeln in ein binäres Format erhalten.
Wenn der Schwellenwert der Erfassungseinrichtung bestimmt ist, steuert die Phasen-Steuereinrichtung die Phase des Abtast-Taktsignals in solcher Weise, dass die Auftrittshäufigkeit der Daten, wie sie im Signal erhalten sind, das durch Quantisieren des Informationssignals auf Grundlage des positiven Phasensignals des Abtast-Taktsignals erhalten wird, maximal gemacht ist, oder die Auftrittshäufigkeit der Daten im Signal, das durch Quantisieren des Informationssignals auf Grundlage des negativen Phasensignals des Abtast-Taktsignals erhalten wird, minimal ist.
Bei einer bevorzugten Ausführungsform stellt die Schwellenwert-Steuereinrichtung den Schwellenwert so ein, dass das Ausmaß der Änderung der Auftrittshäufigkeit von Daten minimal ist. Daher kontrolliert, wenn ein Auslassfehler oder ein Einfügefehler die Eigenschaft hat, dass er in einem Gebiet mit einem kleinen Ausmaß der Änderung der Daten-Auftrittshäufigkeit eine Annäherung an 0 zeigt, der eingestellte Schwellenwert die Auftrittshäufigkeit des Auslassfehlers oder des Einfügefehlers, wodurch er der passendste Schwellenwert für die Erfassungseinrichtung wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm des digitalen Aufzeichnungs-/Wiedergabegeräts gemäß einer Ausführungsform der Erfindung.
2 ist ein Signalverlaufsdiagramm zum Erläutern der Signalverlaufentzerrung (Phasenkompensation) des digitalen Aufzeichnungs-/Wiedergabegeräts gemäß einer Ausführungsform der Erfindung.
3 ist ein Signalverlaufsdiagramm zum Erläutern der Signalverlaufsentzerrung (Amplitudenkombination) des digitalen Aufzeichnungs-/Wiedergabegeräts gemäß einer Ausführungsform der Erfindung.
4 ist ein Signalverlaufsdiagramm vor und nach der Signalverlaufsentzerrung beim digitalen Aufzeichnungs-/Wiedergabegerät einer Ausführungsform.
5 ist ein Blockdiagramm einer Signalverlauf-Analysierschaltung.
6 ist ein Signalverlaufsdiagramm zum Erläutern des Betriebs der Signalverlauf-Analysierschaltung, wie sie im Gerät gemäß der Ausführungsform vorhanden ist.
7 ist ein Signalverlaufsdiagramm zum Erläutern des Betriebsprinzips der Signalverlauf-Analysierschaltung.
8 ist ein Signalverlaufsdiagramm einer Signalverlauf-Entzerrungsschaltung im Gerät der Ausführungsform.
9 ist eine Charakteristikkurve (Datenhäufigkeit in Bezug auf den Schwellenwert) zum Erläutern des Betriebs (Einstellen des optimalen Schwellenwerts).
10 ist eine Charakteristikkurve (Ausmaß der Änderung der Datenhäufigkeit in Bezug auf den Schwellenwert) zum Erläutern des Betriebs (Einstellen des optimalen Schwellenwerts).
11 ist ein Blockdiagramm einer PLL-Schaltung.
12 ist eine Charakteristikkurve (Ausmaß der Änderung der Datenhäufigkeit in Bezug auf den Schwellenwert) zum Erläutern des Betriebs (Einstellen der optimalen Phase mittels des normal rotierenden Taktsignals).
13 ist eine Charakteristikkurve (Ausmaß der Änderung der Datenhäufigkeit in Bezug auf den Schwellenwert) zum Erläutern des Betriebs (Einstellen der optimalen Phase mittels des umgekehrt rotierenden Taktsignals).
14 ist ein Flussdiagramm zum Erläutern des Betriebs (Ablauf zum Optimieren des Schwellenwerts).
15 ist ein Flussdiagramm zum Erläutern des Betriebs (Ablauf zum Optimieren der Taktsignalphase).
16 ist ein Signalverlauf für den Fall, dass die Taktsignalphase auf einen optimalen Wert eingestellt ist.
17 ist ein Signalverlauf, wenn die Taktsignalphase voreilt.
18 ist ein Signalverlauf, wenn die Taktsignalphase voreilt.
19 ist ein Signalverlauf, wenn die Taktsignalphase nacheilt.
20 ist ein Signalverlauf, wenn die Taktsignalphase nacheilt.
21 ist ein Diagramm zum Erläutern des Prinzips der Viterbi-Decodierung.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Normalerweise ist, wenn ein Magnetband als Aufzeichnungsträger verwendet wird, die Anzahl der in den Abspieldaten erscheinenden Fehler nur einer auf 10.000 oder 100.000, jedoch machen die Ziffern "1" und "–1", die als Daten auftreten, ungefähr ein Viertel der gesamten Daten aus. Bei der Erfindung wird "1" und "–1" Aufmerksamkeit geschenkt, die die Hauptzahl der Gesamtdaten ausmachen, und durch Analysieren der Auftrittshäufigkeit dieser Daten "1" und "–1" wird indirekt die Auftrittshäufigkeit eines Auslassfehlers oder eines Einfügefehlers erfasst, und es wird die Phase des Abtast-Taktsignals optimal kontrolliert.
Nun wird eine Ausführungsform der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
Die 1 ist ein Blockdiagramm des digitalen Aufzeichnungs-/Wiedergabege räts gemäß einer Ausführungsform der Erfindung. In der Zeichnung bezeichnet die Zahl 1 ein Magnetband, 2 bezeichnet einen Magnetkopf, 3 bezeichnet einen Kopfverstärker, 4 bezeichnet einen Signalverlaufsentzerrer, 5 bezeichnet eine Übertragungsfunktions-Einstellschaltung, 6 bezeichnet eine A/D-Wandlerschaltung, 7 bezeichnet eine Viterbi-Decodierschaltung, 8 bezeichnet eine Demodulationsschaltung, 9 bezeichnet eine Fehlerkorrekturschaltung und 10 bezeichnet eine PLL-Schaltung. Außerdem bezeichnet 11 eine Signalverlauf-Analysierschaltung zum Kontrollieren der Phase eines durch die PLL-Schaltung erzeugten Taktsignals durch Analysieren des Ausgangs-Signalverlaufs der Übertragungsfunktions-Einstellschaltung 5, wobei es sich um den charakteristischen Teil der Erfindung handelt.
Nun wird der Betrieb des in der 1 dargestellten Geräts dieser Ausführungsform beschrieben.
Gemäß der 1 wird die auf dem Magnetband 1 aufgezeichnete digitale Information durch den Magnetkopf 2 in ein elektrisches Signal gewandelt und als Abspielsignal erfasst. Dieses Abspielsignal ist ein schwaches Signal von ungefähr 1 mV, weswegen es auf einen Pegel verstärkt wird, bei dem eine Signalverarbeitung in jeweiligen Schaltungen der Nachfolgestufe möglich ist. Das verstärkte Abspielsignal wird auf einen Signalverlauf entzerrt, der für die Datenerfassung durch die Signalverlauf-Entzerrungsschaltung 4 geeignet ist.
Hierbei besteht die Signalverlauf-Entzerrungsschaltung 4 aus einem Phasenkompensationsabschnitt und einem Amplitudenkompensationsabschnitt (beide tragen keine Bezugszahl), wodurch der Signalverlauf des Abspielsignals entzerrt wird.
D. h., dass das Magnetband über magnetische Anisotropie verfügt, wodurch der Abspiel-Signalverlauf ein asymmetrischer Signalverlauf wird, wie er mit gestrichelter Linie in der 2 dargestellt ist (vor der Phasenkompensation). Daher wird durch den Phasenkompensationsabschnitt der Signalverlauf-Entzerrungsschaltung 4 der vom Magnetband abgespielte Signalverlauf auf eine asymmetrische Form kompensiert, die in der 2 mit durchgezogener Linie dargestellt ist (nach der Phasenkompensation).
Ferner wird der Abspiel-Signalverlauf des auf dem Aufzeichnungsträger mit hoher Dichte aufgezeichneten digitalen Signals ein Signalverlauf mit ausgedehnten Außenbereichen, wie es mit gestrichelter Linie in der 3 darge stellt ist, und wenn ein benachbartes Signal vorliegt, nimmt der Spitzenwert aufgrund der Wechselwirkung zwischen den Signalverläufen ab, wie es in der 3 mit einer durchgezogenen Linie dargestellt ist. Daher wird die Ausdehnung der Außenbereiche des Abspiel-Signalverlaufs durch den Amplitudenkompensationsabschnitt der Signalverlauf-Entzerrungsschaltung 4 unterdrückt, um die Breite des Signalverlaufs einzuengen (Signalverlaufsbreite W50 beim Wert der halben Amplitude), wie es in der 4 mit einer durchgezogenen Linie dargestellt ist. Als Amplitudenkompensationsabschnitt kann z. B. ein digitales Transversalfilter oder dergleichen verwendet werden.
Dann erzeugt die PLL-Schaltung 10 aus dem Abspielsignal, dessen Signalverlauf durch die Signalverlauf-Entzerrungsschaltung 4 entzerrt wurde, ein Taktsignal, das den Betrieb der A/D-Wandlerschaltung 6, der Viterbi-Decodierschaltung 7 und der Demodulationsschaltung 8 bestimmt. Andererseits wird das Ausgangssignal der Signalverlauf-Entzerrungsschaltung 4 in die Übertragungsfunktions-Einstellschaltung 5 mit der Übertragungsfunktion 1 + D (D ist eine Übertragungsverzögerungsfunktion) eingegeben und in den ursprünglichen Zustand der Übertragungsfunktion vor der sogenannten Vorcodierung (Codierung, um das Bitintervall dahingehend geeignet zu machen, dass es mit der Bandcharakteristik beim Aufzeichnen koordiniert ist) rückübertragen.
Das Ausgangssignal dieser Übertragungsfunktion-Einstellschaltung 5 wird durch den A/D-Wandlerabschnitt 6 unter Verwendung eines durch die PLL-Schaltung 10 erzeugten Taktsignals in ein digitales Signal gewandelt (quantisiert) und dann über die Viterbi-Decodierschaltung 7, die Demodulationsschaltung 8 und die Fehlerkorrekturschaltung 9 ausgegeben. D. h., dass mittels der Viterbi-Decodierschaltung 7 eine Datenerfassung unter Verwendung des Ordinalverhaltens der digitalen Aufzeichnung auf Grundlage des Spitzenwerts der abgespielten Daten ausgeführt wird. Durch den Demodulator 8 werden die Daten, die beim Aufzeichnen in ein Signal mit einem für die Eigenschaften des Aufzeichnungsträgers geeignetes Spektrum gewandelt wurden, in den ursprünglichen Zustand zurückgebracht. Mittels der Fehlerkorrekturschaltung 9 wird ein Codierungsfehler, wie er beim Aufzeichnen/Abspielen auf dem/vom Aufzeichnungsträger auftrat, korrigiert.
Nun wird der Betrieb der Signalverlauf-Analysierschaltung 11, die die Phase des bei der A/D-Wandlung (Quantisierung) durch die A/D-Wandlerschaltung 6 verwendeten Taktsignals (Abtast-Taktsignal) kontrolliert, detailliert beschrieben.
Diese Signalverlauf-Analysierschaltung 11 verfügt über eine Schwellenwert-Erzeugungsschaltung 17, eine Datenerfassungsschaltung 12 zum Erfassen von Daten aus dem Ausgangssignal der Übertragungsfunktions-Einstellschaltung 5 durch Vergleich mit der durch die Schwellenwert-Erzeugungsschaltung 17 erzeugten Schwellenwertspannung V, eine Integrierschaltung 14 zum Integrieren des Ausgangssignals der Datenerfassungsschaltung 12, eine A/D-Wandlerschaltung 15 zum Wandeln der Integrationsergebnisse der Integrierschaltung 14 von analog in digital sowie eine Häufigkeits-Analysierschaltung 16 zum Analysieren der Daten-Auftrittshäufigkeit aus dem Ausgangssignal der A/D-Wandlerschaltung 15, wobei die Struktur in 5 detailliert dargestellt ist.
Ferner verfügt die Datenerfassungsschaltung 12 über eine Komparatorschaltung 12A und eine Latchstufe 12B, und sie vergleicht den Ausgangspegel der Übertragungsfunktions-Einstellschaltung 5, der ein analoges Signal ist, durch einen die Komparatorschaltung 12A bildenden Komparator 12A-1 mit der Schwellenwertspannung, und sie wandelt dies in digitale Daten, bei denen das Gebiet über dem Schwellenwert "1" als Daten in "1" spezifiziert werden, während sie durch einen Komparator 12A-2 das Signal in als Daten "1" spezifizierte digitale Daten wandelt, für die das Gebiet unter dem Schwellenwert "–1" liegt. Diese Daten werden entsprechend dem Abspiel-Taktsignal in die Latchstufe 12B übernommen, und sie werden von der Datenerfassungsschaltung 12 als in der 6 dargestellter Impulszug ausgegeben.
Dieser Impulszug wird durch die Integrierschaltung 14 integriert und in Reaktion auf die Auftrittshäufigkeit der Daten "1" in einen Gleichspannungspegel gewandelt. D. h., dass dann, wenn die Auftrittshäufigkeit der Daten "1" zunimmt, wie es in der 6 dargestellt ist (unterster Signalverlauf in der 6), der Gleichspannungspegel (das Ausgangssignal der Integrierschaltung 14) hoch wird, während dann, wenn die Auftrittshäufigkeit fällt (oberster Signalverlauf in der 6) der Gleichspannungspegel niedrig wird.
Der am Ausgang der Integrierschaltung 14 erscheinende Gleichspannungspegel wird in die A/D-Wandlerschaltung 15 eingegeben, in digitale Daten gewandelt und in die Häufigkeitsanalysierschaltung 16 eingegeben. Durch die Häufigkeitsanalysierschaltung 16 erfolgt eine Häufigkeitsanalyse für die Daten "1", und es wird ein optimaler Schwellenwert ermittelt und als binärer Wert abgespeichert. Die Schwellenwert-Erzeugungsschaltung 17 schaltet auf Grundlage des binären Werts um, um eine optimale Schwellenwertspannung V einzu stellen.
Nun wird die von der Häufigkeitsanalysierschaltung 16 ausgeführte Häufigkeitsanalyse für die Daten "1" beschrieben. Wie es in der 7 dargestellt ist, nimmt, wenn die Schwellenwertspannung V abgesenkt wird (z. B. 0,4 V), die Fehlerrate, die die Datenerfassungsschaltung 12 fehlerhaft erfasst, nicht nur für die Primärdaten zu, sondern auch für das Gebiet der Außenbereiche des Abspiel-Signalverlaufs, wenn die Daten "1" zunehmen, und die Auftrittshäufigkeit der Daten "1" nimmt zu (Auftreten eines Einfügefehlers).
Im Zustand, in dem der Signalverlauf genau entzerrt wird, wie es in der 4 dargestellt ist, wird die Minusseite nicht fehlerhaft erfasst, jedoch kann in einem Zustand einer Signalverlaufsentzerrung über die Minusseite hinaus, wie es in der 8 dargestellt ist, der Rückprall auf der Minusseite als Datenwert "–1" erkannt werden, was zu einer Zunahme des Einfügefehlers führt.
Es wird zur 7 zurückgekehrt, gemäß der im Gegensatz dazu dann, wenn die Schwellenwertspannung V hoch wird (z. B. 0,8 V), die Fehlerrate zunimmt, mit der die Datenerfassungsschaltung 12 das Signalgebiet der ursprünglichen Daten "1", wo der Spitzenwert aufgrund einer Wechselwirkung zwischen den Signalverläufen verringert ist, als Daten "0" erkennt, und die Auftrittshäufigkeit der Daten "1" nimmt ab (Auftreten des Auslassfehlers).
Demgemäß zeigt der Gleichspannungspegel der Integrierschaltung 14, der sich entsprechend der Auftrittshäufigkeit der Daten "1" ändert, Abhängigkeit von der Schwellenwertspannung V der Datenerfassungsschaltung 12. Das Aussehen der Daten-Auftrittshäufigkeit bei einer Änderung der Schwellenwertspannung V der Datenerfassungsschaltung 12 ist in der 9 dargestellt.
In der 9 repräsentiert die Abszisse einen Stufenpegel i der Schwellenwertspannung V, was später beschrieben wird, und dies entspricht dem Schwellenwert. Indessen repräsentiert die Ordinate in der 9 die Auftrittshäufigkeit X(i) der Daten "1" in Bezug auf den Stufenpegel i der Schwellenwertspannung V. Wie es in der Figur dargestellt ist, nimmt der Einfügefehler zu, wenn der Schwellenwert abnimmt, und die Auftrittshäufigkeit der Daten "1" nimmt um die Menge von Fehlern zu. Darüber hinaus nimmt der Auslassfehler zu, wenn der Schwellenwert zunimmt, und die Auftrittshäufigkeit der Daten "1" nimmt um die Menge der Fehler ab.
Wenn die Charakterstik in der 9 wiederum mittels der Differenz (Ausmaß der Änderung) der Auftrittshäufigkeit der Daten "1" in Bezug auf die Schwellenwertspannung V ausgedrückt wird, wird eine grob peakförmige Charakteristik erhalten, wie sie in der 10 dargestellt ist. Bei dieser Charakteristik tritt ein Fehler auf, der sich aus dem Einfluss von Störsignalen oder dergleichen ergibt, und demgemäß ist es nicht immer eine glatte Charakteristik, sondern die Kurve zeigt einen Spitzenwert, wenn kein Fehler auftritt. Dieser Spitzenwert entspricht dem Wendepunkt der in der 10 dargestellten Charakteristik, und der Schwellenwert an diesem Spitzenwert wird der optimale Wert zum Verringern des Auslassfehlers und des Einfügefehlers.
Demgemäß identifiziert die Häufigkeitsanalysierschaltung 16 denjenigen Schwellenwert, der in der in der 10 dargestellten Charakteristik den Spitzenwert ergibt, entsprechend dem in der 14 dargestellten, später beschriebenen Ablauf zum Optimieren des Schwellenwerts, und sie gibt ein Schwellenwert-Schaltsignal an die Schwellenwert-Erzeugungsschaltung 17 aus. Die Schwellenwert-Erzeugungsschaltung 17 schaltet entsprechend diesem Schwellenwert-Schaltsignal um, um die Schwellenwertspannung V zu kontrollieren, die an die Komparatorschaltung 12A geliefert wird. Im Ergebnis wird der Schwellenwert der Datenerfassungsschaltung 12 auf einen optimalen Wert eingestellt, bei dem sowohl der Einfügefehler als auch der Auslassfehler unterdrückt sind.
Außerdem wurde bei der o. g. Häufigkeitsanalyse beschrieben, dass das Ausgangssignal der Integrierschaltung 14 durch die A/D-Wandlerschaltung 15 in digitale Daten gewandelt wird, jedoch ist es nicht immer erforderlich, es in digitale Daten zu wandeln, um die Häufigkeitsanalyse auszuführen, solange die Häufigkeitsanalysierschaltung 16 das analoge Signal handhaben kann.
Wie oben beschrieben wird, nachdem der Schwellenwert (Schwellenwertspannung V) der Datenerfassungsschaltung 12 auf einen optimalen Wert fixiert wurde, eine Phasensteuerung des von der PLL-Schaltung 10 erzeugten Taktsignals ausgeführt. Die Phase dieses Taktsignals wird auf Grundlage des Analyseergebnisses der Signalverlauf-Analysierschaltung 11, in der der Schwellenwert optimiert wird, auf die unten beschriebene Weise entsprechend dem später beschriebenen Phasensteuerablauf in der 15 kontrolliert.
Hierbei verfügt die PLL-Schaltung 10 über einen Phasenkomparator 20, eine Ladungspumpe 21, einen spannungsgesteuerten Oszillator (VCO) 22 und eine Taktsignal-Phaseneinstellschaltung 23, wie es detailliert in der 11 dargestellt ist, und vom VCO 22 wird ein Taktsignal ausgegeben, dessen Phase auf das Ausgangssignal der Signalverlauf-Entzerrungsschaltung 4 synchronisiert ist.
Ferner verfügt die Taktsignal-Phaseneinstellschaltung 23 über mehrere in Reihe geschaltete L-Komponenten sowie eine RC-Reihenschaltung, und sie steuert die Phase des vom VCO 22 ausgegebenen Taktsignals durch Steuern eines Schalters, der den Anschlusspunkt jeder L-Komponente als Kontakt spezifiziert, auf Grundlage des Signals von der Häufigkeitsanalysierschaltung 16.
Das von der PLL-Schaltung 10 mit einem derartigen Aufbau erzeugte Taktsignal (normal rotierendes Taktsignal) wird in die in der 1 dargestellte A/D-Wandlerschaltung 6 eingegeben und als Abtast-Taktsignal zum Quantisieren des Abspielsignals verwendet. Daher wird es, wenn die Phase dieses Taktsignals gegenüber dem optimalen Punkt verschoben ist, unmöglich, Daten mit einem Spitzenwert mit korrektem Signalverlauf zu erfassen, wie es in den 16 bis 20 dargestellt ist, die später beschrieben werden.
Im Ergebnis tritt ein Effekt auf, der ähnlich demjenigen ist, wenn sich der Schwellenwert der oben beschriebenen Datenerfassungsschaltung 12 ändert, und die Auftrittshäufigkeit der Daten "1" nimmt, wie es in der 12 dargestellt ist sowohl dann, wenn die Taktsignalphase zu schnell ist, als auch dann, wenn sie verzögert ist, ab. Daher ist es in diesem Fall erkennbar, dass der Punkt, an dem die Auftrittshäufigkeit der Daten "1" am größten ist, als Phasenpunkt optimal ist.
Wie oben beschrieben, kann die optimale Phase des Abtast-Taktsignals erhalten werden, jedoch existiert der Fall, dass die Auftrittshäufigkeit der Daten "1" wegen des Einflusses von Störsignalen oder dergleichen an einem anderen Punkt als dem optimalen Phasenpunkt maximal wird. In diesem Fall ist der Punkt nicht immer als Phasenpunkt optimal, selbst wenn die Auftrittshäufigkeit der Daten "1" maximal ist. Um den Einfluss von Störsignalen auszuschließen und den optimalen Phasenpunkt einzustellen, ist es wünschenswert, die Häufigkeit durch das umgekehrt rotierende Taktsignal, was unten beschrieben wird, zu erfassen, nachdem die Erfassung des normal rotierenden Taktsignals erfolgte, wie oben beschrieben.
Nun wird die Erfassung der Datenhäufigkeit mittels des umgekehrt rotierenden Taktsignals beschrieben. Wenn die Phase des reproduzierten Signalverlaufs mit der Phase des normal rotierenden Taktsignals übereinstimmt (wenn die Taktsignalphase geeignet eingestellt ist), wird das Erfassungsergebnis betreffend die Häufigkeit der Daten "1" mittels des umgekehrt rotierenden Taktsignals minimal. Unter Berücksichtigung dieser Tatsache kann aus dem Erfassungsergebnis betreffend das umgekehrt rotierende Taktsignal herausgefunden werden, ob das Erfassungsergebnis mittels des normal rotierenden Taktsignals korrekt ist oder nicht.
Wenn die Häufigkeitserfassung durch das umgekehrt rotierende Taktsignal ausgeführt wird, wie es in der 13 dargestellt ist, zeigt die Änderung des Einfügefehlers und/oder des Auslassfehlers die Eigenschaft einer konvexen Aufwärtskrümmung. Im Gegensatz zum Fall des normal rotierenden Taktsignals wird die Phase des umgekehrt rotierenden Taktsignals dadurch auf den optimalen Wert eingestellt, dass ein Phasenpunkt gesucht wird, an dem die Auftrittshäufigkeit der Daten "1" minimal wird, und die Taktsignal-Phaseneinstellschaltung 23 in der PLL-Schaltung 10 der 11 wird umgeschaltet.
So wird es durch Feststellen, dass die Auftrittshäufigkeit der Daten "1" beim umgekehrt rotierenden Taktsignal minimal wird, möglich, effektiv einen fehlerhaften Betrieb auszuschließen, der sich aus Störsignalen oder dergleichen ergibt, und den Phasenpunkt des normal rotierenden Taktsignals korrekt zu bestimmen.
Nun wird mittels des in der 14 dargestellten Flussdiagramms ein Beispiels des Ablaufs zum Optimieren der Schwellenwertspannung in der in der 5 dargestellten Häufigkeitsanalysierschaltung 16 beschrieben.
Bei dieser Erläuterung wird die Variable "i" als Stufenpegel der Schwellenwert spezifiziert, und sie wird so definiert, dass dann, wenn sich der Stufenpegel i um 1 ändert, die Schwellenwertspannung eine Änderung um Δe erfährt. Dieser Stufenpegel i entspricht dem Kontakt P₀–P_N des Schalters der in der 5 dargestellten Schwellenwert-Erzeugungsschaltung 17. D. h., dass dann, wenn der Stufenpegel 0 ist, der Kontakt dieses Schalters auf P₀ gestellt wird und sich der verbundene Kontakt bewegt, wenn der Stufenpegel i zunimmt.
Darüber hinaus wird die Schwellenwertspannung der Schwellenwert-Erzeugungs schaltung 17 in Abhängigkeit vom Stufenpegel i durch V(i) ausgedrückt, und der Ausgangspegel der A/D-Wandlerschaltung 15a wird dabei als X(i) ausgedrückt. Außerdem wird die Differenz (das Ausmaß der Änderung) zwischen X(i) und X(i – 1) als R(i) bezeichnet. Darüber hinaus wird R_min als Variable spezifiziert.
Als Erstes wird 0 als Anfangswert für den Stufenpegel i eingestellt, und der Schalter der in der 5 dargestellten Schwellenwert-Erzeugungsschalter 17 wird auf den Kontakt P₀ gestellt (Schritt S01). Dann wird ermittelt, ob der Stufenpegel i den eingestellten Wert N überschreitet oder nicht, und wenn dies nicht der Fall ist (Schritt S02, JA), wird der Stufenpegel i um 1 erhöht, und der Schalter der Schwellenwert-Einstellschaltung 17 wird mit dem Kontakt P₁ verbunden. Die Schwellenwertspannung V(1) der Schwellenwert-Einstellschaltung 17 bei diesem Stufenpegel 0 ist die Folgende: V(1) = 1 × Δe (Schritt S03).
Ferner ändert sich der Ausgangspegel X(i) der A/D-Wandlerschaltung 15a beim Stufenpegel 1 um R(1) in Bezug auf den Anfangswert X(0), so dass er wie folgt wiedergegeben werden kann: X(1) = X(0) + R(1)und aus diesem Ausdruck wird R(1) = X(1) – X(0)erhalten (Schritt S04).
Dann wird die Variable R_min mit R(1) verglichen, und wenn R(1) kleiner als die Variable R_min ist (Schritt S05, JA), wird der Inhalt der Variablen R_min durch R(1) ersetzt (Schritt S06), während dann, wenn R(1) größer als die Variable R_min ist (Schritt 05, NEIN) der Inhalt der Variablen R_min unverändert bleibt und eine Rückkehr zum Schritt S02 erfolgt.
Wenn die Schritte S02–S06 wiederholt sind, bis der Stufenpegel i den oberen Grenzwert N erreicht hat, verbleibt der kleinste Wert zwischen R(1)–R(N) in der Variablen R_min. Dann wird die Schwellenwertspannung für denjenigen Stufenpegel, der dem in der letzten Stufe verbliebenen Wert R_min entspricht, als optimaler Wert und als Einstellwert spezifiziert, und der Schritt wird beendet.
Wie oben angegeben, wird die Differenz im Ausgangspegel der A/D-Wandlerschaltung 15a, d. h. die Schwellenwertspannung, bei der die Änderung der Auftrittshäufigkeit der Daten "1" minimal ist, spezifiziert, und es wird der optimale Schwellenwert in der Häufigkeitsanalysierschaltung 16 spezifiziert.
Nun wird unter Bezugnahme auf die 15 ein Beispiel für den Phasenoptimierungsablauf für das durch die PLL-Schaltung 10 erzeugte Taktsignal erläutert.
Hier wird die Variable "j" als Stufenpegel der Phasenverzögerung spezifiziert, und sie wird so definiert, dass dann, wenn sich der Stufenpegel um 1 ändert, die Phasenverzögerung eine Änderung um Δg erfährt. Der Ausgangspegel der A/D-Wandlerschaltung 15a in Bezug auf den Stufenpegel j wird durch Y(j) ausgedrückt. Außerdem wird, wenn sich der Stufenpegel j der Phasenverzögerung ändert, die Variable zum Speichern des höchsten Ausgangspegels Y(j) der A/D-Wandlerschaltung 15a als P_max spezifiziert.
Als Erstes wird die Verzögerung der Vorderflanke des Taktsignals im Eingangssignal der Taktsignal-Phaseneinstellschaltung 23 in der 9 in Bezug auf den Spitzenwert des Abspiel-Signalverlaufs als G₀ spezifiziert, und der Ausgangspegel der A/D-Wandlerschaltung 15a (die Auftrittshäufigkeit "1") wird als Y(0) spezifiziert, um jeden Anfangswert einzustellen (Schritt S11).
Dann wird, wenn der Stufenpegel j den oberen Grenzwert N nicht überschreitet (Schritt S12, JA) der Stufenpegel j um 1 erhöht, und der Taktsignal-Änderungsschalter 25 in der 11 wird mit dem Kontakt T₁ verbunden. Die Phasenverzögerung G₁ zwischen der Vorderflanke des Taktsignals der Taktsignal-Phaseneinstellschaltung 23 und dem Spitzenwert des Daten-Signalverlaufs in diesem Zustand wird aus dem folgenden Ausdruck berechnet: G1 = G0 + j × Δg (Schritt S13).
Ferner wird Folgendes erhalten, wenn der Ausgangswert Y(1) der A/D-Wandlerschaltung 15a um Δv₁' in Bezug auf den Anfangswert Y(0) zu ändern ist: Y(1) = Y(0) + Δv1' (Schritt S14)
Dann wird Y(1) mit der Variablen P_max verglichen, und wenn Y(1) größer als die Variable P_max ist (Schritt S15, JA), wird der Inhalt der Variablen P_max durch Y(1) ersetzt (Schritt S16), wohingegen dann, wenn Y(1) kleiner als die Variable P_max ist (Schritt S15, NEIN), der Inhalt der Variablen P_max unverändert bleibt und zum Schritt S12 zurückgekehrt wird.
Wenn die o. g. Schritte S12–S16 wiederholt sind, bis der Stufenpegel j den oberen Grenzwert N erreicht hat, ist der größte Wert innerhalb von Y(0)–Y(N) als Variable P_max verblieben. Dann wird die Phase des Stufenpegels, der dem im abschließenden Stadium verbliebenen Wert P_max entspricht, als optimale Taktsignalphase eingestellt.
Dadurch wird die Taktsignalphase auf den Punkt eingestellt, an dem die Auftrittshäufigkeit der Daten "1" oder "–1" maximal ist. Dabei stimmt die Taktsignalphase nahezu mit der Phase des Signalverlaufs überein, und es handelt sich um einen Zustand, in dem ein Spitzenwert über dem Schwellenwert erkannt werden kann.
Wenn eine Erläuterung unter Bezugnahme auf die 16 erfolgt, wird eine Signalverlaufserfassung von "1", "0" und "–1" abhängig davon ausgeführt, ob am Abtastpunkt der Gleichspannungspegel höher oder niedriger als der Schwellenwert ist. Daher kann "1" erfasst werden, da an jedem Punkt a, b und c der Gleichungsspannungspegel höher als der Schwellenwert ist. Dagegen ist am Punkt d der Gleichspannungspegel niedriger als der Schwellenwert, so dass "0" erfasst wird. Demgemäß kann "1" nicht erfasst werden, wenn die Taktsignalphase verschoben wird und der Abtastpunkt verschoben wird, so dass der Auslassfehler zunimmt. Demgemäß wird der Auftrittshäufigkeit der Daten "1" oder "–1" am größten, wenn die Erfassungseinrichtungphase mit der Signalverlaufsphase übereinstimmt.
Nun wird, wozu zur 15 zurückgekehrt wird, nach der Erfassung durch das normal rotierende Taktsignal, wie oben beschrieben, die Datenerfassung unter Verwendung des umgekehrt rotierenden Taktsignals ausgeführt, (Schritte S17–S22). Hierbei wird, wie im Fall des normal rotierenden Taktsignals, j als Stufenpegel der Phasenverzögerung spezifiziert, und es wird definiert, dass sich die Phasenverzögerung aufgrund jeder stufenförmigen Änderung um Δg ändert. Der Ausgangspegel der A/D-Wandlerschaltung 15b in Bezug auf den Stufenpegel j wird dann als Y'(j) spezifiziert. Außerdem wird, beim Ändern des Stufenpegels j der Phasenverzögerung, Y'(j) mit dem niedrigsten Aus gangspegel als P''_min spezifiziert.
Als Erstes wird die Verzögerung der Vorderflanke des umgekehrt rotierenden Taktsignals in Bezug auf den Spitzenwert des Daten-Signalverlaufs als D₀ spezifiziert, und der Ausgangspegel der A/D-Wandlerschaltung 15b (die Auftrittshäufigkeit "1") wird als Y'(0) spezifiziert, um jeden Anfangswert einzustellen (Schritt S17). Außerdem wird, im Fall des normal rotierenden Taktsignals, die Verzögerung der Vorderflanke des Taktsignals am Eingang der Phaseneinstellschaltung 23 G₀.
Dann wird ermittelt, ob der Stufenpegel j den oberen Grenzwert N überschreitet oder nicht, und wenn dies nicht der Fall ist (Schritt S18, JA), wird er erhöht und der Taktsignal-Änderungsschalter in der 11 wird mit dem Kontakt T₁ verbunden. Die Phasenverzögerung D₁ zwischen der Vorderflanke des umgekehrt rotierenden Taktsignals der Taktsignal-Phaseneinstellschaltung 23 und dem Spitzenwert des Daten-Signalverlaufs in diesem Zustand wird aus dem folgenden Ausdruck berechnet: D1 = D0 + 1 × Δg (Schritt S19).
Dabei ändert sich der Ausgangswert Y'(1) der A/D-Wandlerschaltung 15b um Δv₁'' in Bezug auf den Anfangswert Y''(0), und es wird Folgendes erhalten: Y'(1) = Y'(0) + Δv1'' (Schritt S20).
Dann wird Y'(1) mit der Variablen P''_min verglichen, und wenn Y'(1) kleiner als die Variable P''_min ist (Schritt S21, JA), wird der Inhalt der Variablen P''_min durch Y'(1) ersetzt (Schritt S22), während demgegenüber dann, wenn Y'(1) größer als die Variable P''_min ist (Schritt S21, NEIN) der Inhalt der Variablen P''_min unverändert bleibt und Rückkehr zum Schritt S18 erfolgt.
Wenn die o. g. Schritte S18–S22 wiederholt sind, bis der Stufenpegel j den oberen Grenzwert N erreicht hat, verbleibt der kleinste der Werte Y'(0)–Y'(N) als Variable P''_min. Dann wird die Phase des Stufenpegels, der dem in der Endstufe verbliebenen Wert P''_min entspricht, als optimale Phase des umgekehrt rotierenden Taktsignals eingestellt. Dadurch wird die Taktsignalphase des umgekehrt rotierenden Taktsignals auf den Punkt eingestellt, an dem die Auftrittshäufigkeit der Daten "1" oder "–1" minimal ist.
Wenn die Phase des umgekehrt rotierenden Taktsignals geändert wird, ändert sich die Auftrittshäufigkeit der Daten "1", wie es in der 13 dargestellt ist. Ferner werden, wie es in den 16–20 dargestellt ist, selbst dann, wenn die Taktsignalphase zur Vorderseite (17, 18) des optimalen Werts (16) hin verschoben ist, oder sie zur Rückseite (19, 20) des optimalen Werts (16) verschoben ist, Daten "1" oder "–1" mit größerer Anzahl als der tatsächlichen Anzahl gezählt.
Dies, da die Außenbereiche des Signalverlaufs erweitert sind, wenn die Vorderflanke des Taktsignals nicht genau mit dem Spitzenwert der Daten zusammenfällt, und der Signalverlauf wird nicht nur am Abtastpunkt (Punkt e) des Taktsignals sondern auch am Abtastpunkt des umgekehrt rotierenden Taktsignals (Punkt f), wie am Punkt f in der 18, erfasst.
D. h., dass das normal rotierende Taktsignal, das das normale Taktsignal ist, den Signalverlauf erfasst, um das Timing zum Wandeln der analogen Daten in die digitalen Daten zu bestimmen, und dass es dann, wenn der Zeitpunkt verschoben ist, den Spitzenwert der Daten nicht genau erfassen kann und den Datenwert nicht als "1" erkennen kann (Auftreten ausgelassener Daten).
Dagegen liegt das Timing des umgekehrt rotierenden Taktsignals zwischen dem als "1" erfassten Datenwert und dem als "0" erfassten Datenwert. Demgemäß kann dann, wenn die Phase dieses umgekehrt rotierenden Taktsignals voreilt, das umgekehrt rotierende Taktsignal die Erweiterung des Signalverlaufs, die durch Signalverlaufs-Wechselwirkung oder dergleichen erzeugt wird, am Punkt, an dem sich der Datenwert von "1" auf "0" ändert, als Datenwert erkennen, und der Datenwert kann häufig als "1" bestimmt werden.
Wenn dagegen die Phase dieses umgekehrt rotierenden Taktsignals verzögert ist, kann es die Erweiterung des Signalverlaufs, die aufgrund einer Signalverlaufs-Wechselwirkung oder dergleichen erzeugt wird, am Punkt, an dem sich der Datenwert von "0" auf "1" ändert, als Datenwert erkennen, und der Datenwert kann häufig als "1" bestimmt werden. Daraus ist es erkennbar, dass mittels des umgekehrt rotierenden Taktsignals am optimalen Abtastpunkt der Fall am schwächsten wird, dass der Datenwert als "1" erkannt wird.
So wird es durch Kontrollieren der Phase des umgekehrt rotierenden Taktsignals und auch derjenigen des normal rotierenden Taktsignals möglich, die optimale Taktsignalphase einzustellen.
Übrigens besteht für den Ablauf zum Optimieren des Schwellenwerts und den Ablauf zum Optimieren der Taktsignalphase, wie sie oben beschrieben sind, keine Beschränkung auf diejenigen, die in den 14 und 15 dargestellt sind. D. h., dass der Ablauf zum Optimieren des Schwellenwerts ein beliebiger Ablauf sein kann, solange der Schwellenwert zum Verringern des Einfügefehlers und des Auslassfehlers erkannt werden kann. Der Ablauf zum Optimieren der Taktsignalphase kann jeder beliebige Ablauf sein, solange die Taktsignalphase erkannt werden kann, bei der die Daten-Auftrittshäufigkeit am größten oder am kleinsten wird.
Ferner ist bei dieser Ausführungsform die Phase des umgekehrt rotierenden Taktsignals so optimiert, dass die Daten-Auftrittshäufigkeit minimal wird, jedoch bildet das Erkennungsergebnis durch das umgekehrt rotierende Taktsignal auch dann eine Ergänzung, wenn z. B. die Taktsignalphase hauptsächlich auf Grundlage des Erfassungsergebnisses durch das normal rotierende Taktsignal zu bestimmen ist. In diesem Fall muss die mit dem umgekehrt rotierenden Taktsignal erfasste Daten-Auftrittshäufigkeit nicht immer minimal sein, sondern es reicht aus, zu klären, dass sie einen vorbestimmten Wert nicht überschreitet.
Daher kann, wenn das normal rotierende Taktsignal hauptsächlich verwendet wird und das umgekehrt rotierende Taktsignal ergänzend verwendet wird, der Aufbau dergestalt sein, dass die Taktsignalphase dadurch eingestellt wird, dass das Erfassungsergebnis auf Grundlage des normal rotierenden Taktsignals nur dann effektiv gemacht wird, wenn die Daten-Auftrittshäufigkeit aufgrund des umgekehrt rotierenden Taktsignals den vorbestimmten Wert nicht überschreitet.
Wie oben beschrieben, wird, gemäß dem Gerät dieser Ausführungsform, die Taktsignalphase so kontrolliert, dass die Daten-Auftrittshäufigkeit bei normal rotierendem Taktsignal nahezu maximal wird, während sie mit dem umgekehrt rotierenden Taktsignal minimal wird. Der Effekt, dass die Taktsignalphase verschoben wird, ist ein ähnlicher Effekt, wenn der Schwellenwert der Datenerfassungsschaltung an einem Punkt geändert wird, an dem der Amplitudenpegel des Signalverlaufs nicht korrekt erfasst werden kann. Demgemäß kann, wie dann, wenn der o. g. Schwellenwert kontrolliert wird, davon ausgegangen werden, dass es beabsichtigt ist, den Auslassfehler und den Einfügefehler minimal zu machen.
Wie oben beschrieben, können gemäß der Erfindung die unten beschriebenen Effekte erzielt werden.
D. h., dass der Aufbau dergestalt ist, dass der Auslassfehler und der Einfügefehler indirekt dadurch erkannt werden, dass die Daten-Auftrittshäufigkeit analysiert wird, damit die Taktsignalphase zum Quantisieren des Abspielsignals kontrolliert wird, so dass die Taktsignalphase schnell auf den optimalen Wert eingestellt werden kann. Ferner wird eine Phaseneinstellung des Taktsignals im Herstellstadium überflüssig, und selbst dann, wenn sich die Art des Aufzeichnungsträgers ändert, können die Daten immer in einem optimalen Zustand abgespielt werden.

Claims

Bildanzeigevorrichtung mit: – einer Signalleitung (SL1 bis SLn), an die eine Signalspannung intermittierend angelegt wird; – einer Timingsteuerschaltung zum Zuführen eines Vorablade-Steuersignals (PCTL; PCTLB), das für eine Vorabladeperiode repräsentativ ist, die außerhalb einer Periode spezifiziert ist, während der die Signalspannung angelegt wird; – einer Vorabladeschaltung (3) zum vorab erfolgenden Laden der Signalleitung bis auf eine vorbestimmte Vorabladespannung während der Vorabladeperiode entsprechend dem Vorablade-Steuersignal, bevor die Signalspannung angelegt wird, wobei die Vorabladeschaltung (3) Folgendes aufweist: (a) eine Ausgangsleitung (PL), an die die vorbestimmte Vorabladespannung angelegt wird; (b) einen Abtastschalter (2) zum Steuern des Leitungszustands und eines Trennzustands zwischen der Signalleitung (SL1 bis SLn) und der Ausgangsleitung (PL); und (c) eine Vorablade-Steuerschaltung (1), die so ausgebildet ist, dass sie eine Versorgungsspannung (V_pp) empfängt, um (i) das Vorablade-Steuersignal zu überwachen und (ii) ein Ausgangssignal (AL0; BL1) zum Steuern des Leitungszustands und des Trennzustands des Abtastschalters (2) zu erzeugen, um dafür zu sorgen, dass der Abtastschalter (2) die Vorabladespannung während der Vorabladeperiode an die Signalleitung ausgibt; und – einer Datensignalleitungs-Treiberschaltung (SD) zum Erzeugen der Signalspannung und eines Eingangssignals, dessen Pegel im Wesentlichen mit dem Versorgungsspannungspegel (V_pp) der Vorablade-Steuerschaltung (1) identisch ist und das synchron mit dem Anlegen des Vorablade-Steuersignals oder der Signalspannung verläuft; dadurch gekennzeichnet, dass die Vorablade-Steuerschaltung (1) Folgendes aufweist: – eine Pegelschiebeschaltung (5, 5a, 5b, 51), die zwischen einem aktiven und einem nicht aktiven Zustand schaltbar ist, um (i) eine Pegelverschiebung des Vorablade-Steuersignals nur dann auszuführen, wenn sie sich im aktiven Zustand befindet, so dass die Vorablade-Steuerschaltung (1) das Ausgangssignal erzeugt, wobei das Vorablade-Steuersignal ein externes Eingangssignal niedriger Amplitude mit niedrigerem Pegel als dem Versorgungsspannungspegel ist, und (ii) in einem stabilen Zustand zu verbleiben, wenn sie sich im nicht aktiven Zustand befindet; und – eine Latchstufe (4; 4a, 4b) zum Erzeugen eines Steuersignals, das die Pegelschiebeschaltung mit jedem Intervall zwischen Vorabladeperioden, auf Grundlage des Eingangssignals, in den nicht aktiven Zustand wechselt und die sie vor dem Startzeitpunkt einer nächsten Vorabladeperiode, oder synchron mit diesem, auf den aktiven Zustand wechselt.
Bildanzeigevorrichtung nach Anspruch 1, bei der die Pegelschiebeschaltung (5, 5a, 5b, 51) von einem Stromtreibertyp ist.
Bildanzeigevorrichtung nach Anspruch 2, bei der die Pegelschiebeschaltung (5, 5a, 5b) Folgendes aufweist: – ein Differenzeingangspaar (MP1, MP2) zum Vergleichen des externen Eingangssignals niedriger Amplitude mit einem zugehörigen invertierten Signal, wobei eine Stromquelle (7) vorhanden ist, um an das Differenzeingangspaar (MP1, MP2) einen Strom zu liefern; und – einen Schalter (MN3) zum Trennen der Stromzufuhr durch die Stromquelle (7) während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b).
Bildanzeigevorrichtung nach Anspruch 3, bei der: – der Schalter (MN3) zwischen dem Differenzeingangspaar (MP1, MP2) und einer Versorgungsspannungsleitung (GND) vorhanden ist; und – die Latchschaltstufe (4) den Schalter (MN3) während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b) öffnet, um einen Strompfad zu trennen, der von der Stromquelle (7) herrührt und durch das Differenzeingangspaar zur Versorgungsspannungsleitung (GND) führt.
Bildanzeigevorrichtung nach Anspruch 4, bei der: – die Pegelschiebeschaltung (5, 5a, 5b) eine Sperrschaltung (MP3, MP4) aufweist, um an beide Steueranschlüsse des Differenzeingangspaars (MP1, MP2) ein Sperrpotenzial zum jeweiligen Sperren des Differenzeingangspaars (MP1, MP2) anzulegen; und – die Latchstufe (4) dafür sorgt, dass die Sperrschaltung (MP3, MP4) das Sperrpotenzial während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b, 51) anlegt.
Bildanzeigevorrichtung nach Anspruch 4, bei der: – das Differenzeingangspaar (MP1, MP2) aus p-MPSFETs besteht und – die Pegelschiebeschaltung (5, 5a, 5b) über einen Pull-up-Schalter (MP3, MP4) verfügt, der während einer nicht aktiven Periode der Pegelschiebeschaltung (5, 5a, 5b) einschaltet, um beide Steueranschlüsse des Differenzeingangspaars (MP1, MP2) hochzuziehen.
Bildanzeigevorrichtung nach Anspruch 2, bei der die Vorabladeschaltung (3) einen Dünnschichttransistor aus polykristallinem Silicium aufweist.
Bildanzeigevorrichtung nach Anspruch 1, bei der: – die Latchstufe (4) zum Erzeugen des Steuersignals eine Latchstufe (4, 4a, 4b) zum Halten eines Signals ist, das während einer aktiven Periode der Vorabladeschaltung (3) aktiv wird; und – die Pegelschiebeschaltung (5, 5a, 5b) in den aktiven Zustand wechselt, wenn die Latchstufe (4, 4a, 4b) in den aktiven Zustand wechselt, und sie auf den nicht aktiven Zustand wechselt, wenn die Latchstufe (4, 4a, 4b) auf den nicht aktiven Zustand wechselt.
Bildanzeigevorrichtung nach Anspruch 8, bei der die Latchstufe (4) ein Setz-Rücksetz-Flipflop ist, so dass ein Setzsignal einen Impuls aufweist, der synchron mit einem Startzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist und dessen Breite der aktiven Periode der Vorabladeschaltung (3) entspricht oder kürzer ist, die Pegelschiebeschaltung (5, 51) während der Vorabladeperiode in einem aktiven Zustand gehalten wird und ein Rücksetzsignal synchron mit einem Endzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist und nicht mit dem Setzsignal überlappt.
Bildanzeigevorrichtung nach Anspruch 8, bei der die Latchstufe (4a) ein Setz-Überschreib-Rücksetz-Flipflop ist, so dass ein Setzsignal einen Impuls aufweist, der synchron mit einem Startzeitpunkt der aktiven Periode der Vorabladeschaltung (3) ist, deren Breite der aktiven Periode der Vorabladeschaltung (3) entspricht oder kürzer ist, und die mit einer aktiven Periode eines externen Eingangssignals niedriger Amplitude, das durch die Pegelschiebeschaltung (5, 51) im Pegel verschoben wurde, überlappt, die Pegelschiebeschaltung (5, 51) während der aktiven Periode der Vorabladeschaltung (3) in einem aktiven Zustand gehalten wird und ein Rücksetzsignal ein invertiertes Signal zu einem Ausgangssignal der Pegelschiebeschaltung (5, 5a, 5b, 51) ist.
Bildanzeigevorrichtung nach Anspruch 8, bei der: – die Latchstufe (4a, 4b) ein erstes und ein zweites Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) aufweist; – die Pegelschiebeschaltung (5) von einem Stromtreibertyp über eine erste und eine zweite Pegelschiebeschaltung (5a, 5b) verfügt, die durch das erste bzw. zweite Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) gesteuert werden; – die erste und die zweite Pegelschiebeschaltung (5a, 5b) jeweils auf den aktiven Zustand wechseln, wenn sich das ihnen entsprechende erste bzw. zweite Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) im aktiven Zustand befindet und die jeweils auf den nicht aktiven Zustand wechseln, wenn sich ihr entsprechendes erstes bzw. zweites Setz-Überschreib-Rücksetz-Flipflop (4a, 4b) im nicht aktiven Zustand befindet; – die Datensignalleitung-Treiberschaltung als Eingangssignal ein Signal ausgibt, das synchron mit einem Startzeitpunkt einer aktiven Periode der Vorabladeschaltung (3) aktiv wird und entweder bevor ein Ausgangssignal der zweiten Pegelschiebeschaltung (5b) aktiv wird oder wenn das Ausgangssignal aktiv ist, nicht aktiv wird; – das erste Setz-Überschreib-Rücksetz-Flipflop (4a) als Setzsignal das Eingangssignal verwendet und als Rücksetzsignal ein Ausgangssignal des zweiten Setz-Überschreib-Rücksetz-Flipflops (4b) verwendet; und – das zweite Setz-Überschreib-Rücksetz-Flipflop (4b) als Setzsignal ein Ausgangssignal der ersten Pegelschiebeschaltung (5a) verwendet und als Rücksetzsignal ein invertiertes Signal eines Ausgangssignals der zweiten Pegelschiebeschaltung (5b) verwendet.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 11; bei der – die Datensignalleitung-Treiberschaltung über eine Treiberschaltung (ASW) zum Anlegen des Videosignals an die Signalleitung verfügt, wobei diese Treiberschaltung (ASW) die Signalleitung mit entweder einer positiven oder einer negativen Signalspannung betreiben kann; und – die Vorabladeschaltung (3) mit einer Vorabladespannung-Erzeugungsschaltung (11) versehen ist, um die Vorabladespannung mit einem Versatz zu versehen und sie dadurch von einem vorbestimmten Bezugswert in einer Richtung, positiv oder negativ, weg zu verschieben, in der das Treibervermögen kleiner als in der anderen Richtung ist, und zwar auf Grundlage eines Korrektursignals entsprechend einer Differenz zwischen einem Stromtreibervermögen, mit dem die Treiberschaltung (ASW) die Signalleitung in einer der Richtungen betreibt, und einem Stromtreibervermögen, mit dem die Treiberschaltung (ASW) die Signalleitung in der anderen Richtung betreibt.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 12, bei der: – die Datensignalleitungs-Treiberschaltung so ausgebildet ist, dass sie die Signalleitung entsprechend einem Videosignal betreibt, das eine Periode, während der es mit positiver Polarität an die Signalleitung angelegt wird, und eine Periode aufweist, während der es mit einer negativen Polarität an die Signalleitung angelegt wird; und – die Bildanzeigevorrichtung über eine Vorabladespannung-Erzeugungsschaltung (11) zum Anlegen einer Spannung mit entgegengesetzter Polarität zu der des Videosignals vor einem Startzeitpunkt der Vorabladeperiode an die Vorabladespannung-Ausgangsleitung (PL) verfügt, was abhängig davon erfolgt, ob das unmittelbar vor der Vorabladeperiode angelegte Videosignal positive oder negative Polarität aufweist, und auch zum Anlegen der Vorabladespannung an die Vorabladespannung-Ausgangsleitung (PL) zum Startzeitpunkt der Vorabladeperiode oder während derselben.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 13, bei der: – die Datensignalleitung-Treiberschaltung die Signalleitung entsprechend einem Videosignal betreibt, das eine Periode, während der es mit positiver Polarität an die Signalleitung angelegt wird, und eine Periode aufweist, während der es mit negativer Polarität an die Signalleitung angelegt wird; und – die Vorabladeschaltung (3) mit einer Vorabladespannung-Erzeugungsschaltung (11) versehen ist, um die Vorabladespannung mit einem Versatz zur Polarität eines nächsten Videosignals zu versehen und es dadurch zu verschieben, was abhängig davon erfolgt, ob das auf die Vorabladeperiode folgend angelegte Videosignal positive oder negative Polarität aufweist.
Bildanzeigevorrichtung nach einem der Ansprüche 1 bis 14, bei der die Vorabladeschaltung (3) auf demselben Substrat wie (i) Pixel (PIX), die von den Signalleitungen und Scanleitungen umgeben sind und in Matrixform angeordnet sind, und (ii) die Signalleitungs-Treiberschaltung (SD) und eine Scanleitungs-Treiberschaltung (GD) zum Ansteuern der Pixel (PIX) vorhanden ist.
Bildanzeigevorrichtung nach Anspruch 15, bei der die Vorabladeschaltung (3) und die Pixel (PIX) alle über Dünnschichttransistoren aus polykristallinem Silicium verfügen.