JP3481422B2 - ディジタル記録再生装置 - Google Patents
ディジタル記録再生装置Info
- Publication number
- JP3481422B2 JP3481422B2 JP13408297A JP13408297A JP3481422B2 JP 3481422 B2 JP3481422 B2 JP 3481422B2 JP 13408297 A JP13408297 A JP 13408297A JP 13408297 A JP13408297 A JP 13408297A JP 3481422 B2 JP3481422 B2 JP 3481422B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- clock
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
- G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
- G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、記録媒体に記録さ
れたディジタル信号の情報を再生するディジタル記録再
生装置に関する。
れたディジタル信号の情報を再生するディジタル記録再
生装置に関する。
【0002】
【従来の技術】ディジタルビデオテープレコーダーにお
いて、ビデオ信号をディジタル化して磁気テープなどの
記録媒体に記録する方法として、パーシャルレスポンス
/クラス4が知られている。この方法によりディジタル
化されて記録されたビデオ信号は、ビタビ復号を用いて
復号することができる。
いて、ビデオ信号をディジタル化して磁気テープなどの
記録媒体に記録する方法として、パーシャルレスポンス
/クラス4が知られている。この方法によりディジタル
化されて記録されたビデオ信号は、ビタビ復号を用いて
復号することができる。
【0003】ところで、ビタビ復号はディジタル信号を
処理の対象とするものであることから、ビタビ復号を行
う際には、所定のサンプリングレートの標本化クロック
を用いて、記録媒体から再生された再生信号をアナログ
信号からディジタル信号に変換して量子化する必要があ
る。
処理の対象とするものであることから、ビタビ復号を行
う際には、所定のサンプリングレートの標本化クロック
を用いて、記録媒体から再生された再生信号をアナログ
信号からディジタル信号に変換して量子化する必要があ
る。
【0004】この場合、標本化クロックの位相が適正で
ないと、アナログの再生信号を適切に量子化することが
出来ない。特にビタビ復号の場合、振幅レベルにより、
復号されたデータの判別や誤り訂正を行うものであるた
め、標本化クロックの位相がずれて、振幅レベルが正し
く変換されないと、符号誤りが発生する。
ないと、アナログの再生信号を適切に量子化することが
出来ない。特にビタビ復号の場合、振幅レベルにより、
復号されたデータの判別や誤り訂正を行うものであるた
め、標本化クロックの位相がずれて、振幅レベルが正し
く変換されないと、符号誤りが発生する。
【0005】これを具体的に説明すると、例えば、図2
1において、記録信号が「0,1,0,1,0,0,
1,0」の場合、その再生波形を、「1」、「−1」の
しきい値で単純に検出すると(ビタビ無し再生)、検出
結果は「0,1,1,1,1,1,1,0」となる。
1において、記録信号が「0,1,0,1,0,0,
1,0」の場合、その再生波形を、「1」、「−1」の
しきい値で単純に検出すると(ビタビ無し再生)、検出
結果は「0,1,1,1,1,1,1,0」となる。
【0006】これに対して、ビタビ復号を用いて同じく
図21の再生波形を検出する場合、B点での振幅レベル
がしきい値「1」を超えた後、C点以降において、B点
より振幅レベルが高い「山」か「−1」より低い「谷」
が来た場合にB点でのデータとして「1」が確定する。
C点では、しきい値「1」より振幅レベルが高いが、B
点よりは低いので、C点でのデータは確定されない。
図21の再生波形を検出する場合、B点での振幅レベル
がしきい値「1」を超えた後、C点以降において、B点
より振幅レベルが高い「山」か「−1」より低い「谷」
が来た場合にB点でのデータとして「1」が確定する。
C点では、しきい値「1」より振幅レベルが高いが、B
点よりは低いので、C点でのデータは確定されない。
【0007】その次ぎのD点での振幅レベルが「−1」
より低くなって、初めてB点でのデータとして「1」が
確定され、C点でのデータとして「0」が確定される。
但し、この時点ではD点でのデータは確定されない。D
点でのデータを確定するためには、E点以降において
「−1」のしきい値より振幅レベルが低い「谷」か、
「1」より高い「山」が必要である。
より低くなって、初めてB点でのデータとして「1」が
確定され、C点でのデータとして「0」が確定される。
但し、この時点ではD点でのデータは確定されない。D
点でのデータを確定するためには、E点以降において
「−1」のしきい値より振幅レベルが低い「谷」か、
「1」より高い「山」が必要である。
【0008】次に、E点では振幅レベルが「1」を超え
ていないので、まだD点でのデータは確定されない。そ
の次のF点でもD点での振幅レベルより低くないので、
D点でのデータは確定されない。その次のG点での振幅
レベルが「1」を超えて初めてD点でのデータとして
「−1」が確定され、E点でのデータとして「0」が確
定され、F点でのデータとして「0」がそれぞれ確定さ
れる。
ていないので、まだD点でのデータは確定されない。そ
の次のF点でもD点での振幅レベルより低くないので、
D点でのデータは確定されない。その次のG点での振幅
レベルが「1」を超えて初めてD点でのデータとして
「−1」が確定され、E点でのデータとして「0」が確
定され、F点でのデータとして「0」がそれぞれ確定さ
れる。
【0009】このように、ビタビ復号においては、再生
波形の振幅レベルを検出して復号を行っているため、振
幅レベルの検出精度が極めて重要となる。この再生波形
の振幅レベルは、図21に示す再生波形でのA点などの
時間位置で定まり、この時間位置は標本化クロック信号
の位相で定まることから、振幅レベルの検出精度は標本
化クロックの位相に大きく依存する。
波形の振幅レベルを検出して復号を行っているため、振
幅レベルの検出精度が極めて重要となる。この再生波形
の振幅レベルは、図21に示す再生波形でのA点などの
時間位置で定まり、この時間位置は標本化クロック信号
の位相で定まることから、振幅レベルの検出精度は標本
化クロックの位相に大きく依存する。
【0010】例えば、標本化クロック信号の位相が遅れ
ると、E点での振幅レベルがしきい値「1」を超える場
合が生じる。この場合、E点でのデータを「1」とし、
F点でのデータを「−1」として誤検出する結果とな
る。このように、再生波形の振幅レベルの検出精度を上
げるうえで、標本化クロックの位相の調整が極めて重要
となる。
ると、E点での振幅レベルがしきい値「1」を超える場
合が生じる。この場合、E点でのデータを「1」とし、
F点でのデータを「−1」として誤検出する結果とな
る。このように、再生波形の振幅レベルの検出精度を上
げるうえで、標本化クロックの位相の調整が極めて重要
となる。
【0011】
【発明が解決しようとする課題】ところで、従来の装置
では、製造の段階において標本化クロック信号の位相の
調整を作業者が行っており、位相の調整作業に時間を要
していた。また、標本化クロック信号の位相は、製造段
階で調整された値に固定されるものとなっているため、
テープメーカー間の特性差やロット間のバラツキ等によ
り、特性の異なるテープを再生した場合には、最適な位
相ポイントがずれて、再生信号の振幅レベルの検出精度
が低下するという問題があった。
では、製造の段階において標本化クロック信号の位相の
調整を作業者が行っており、位相の調整作業に時間を要
していた。また、標本化クロック信号の位相は、製造段
階で調整された値に固定されるものとなっているため、
テープメーカー間の特性差やロット間のバラツキ等によ
り、特性の異なるテープを再生した場合には、最適な位
相ポイントがずれて、再生信号の振幅レベルの検出精度
が低下するという問題があった。
【0012】 このように磁気テープの種類や磁気ヘッ
ドの特性が変化しても、標本化クロック信号の位相を最
適ポイントに合わせる従来方法として、再生データのエ
ラーレートの平均値を用いて、自動的にクロック位相の
最適ポイントを捜す方法が知られている(特開平6−2
59891)。
ドの特性が変化しても、標本化クロック信号の位相を最
適ポイントに合わせる従来方法として、再生データのエ
ラーレートの平均値を用いて、自動的にクロック位相の
最適ポイントを捜す方法が知られている(特開平6−2
59891)。
【0013】しかし、例えば、エラーレートが10-5の
場合、10万個に1個の割合でエラーが発生するので、
エラーレートを正確にカウントするためには、少なくと
も100万個規模のデータを読み取る必要があり、ま
た、エラーレートが10-6になった時には、100万個
に1個のエラーであるから1000万個規模のデータを
取得する必要がある。
場合、10万個に1個の割合でエラーが発生するので、
エラーレートを正確にカウントするためには、少なくと
も100万個規模のデータを読み取る必要があり、ま
た、エラーレートが10-6になった時には、100万個
に1個のエラーであるから1000万個規模のデータを
取得する必要がある。
【0014】従って、この従来方法によれば、標本化ク
ロック位相を適正ポイントに合わせるためには、より多
くのデータを読み取る必要があるが、標本化クロック位
相が適性値に近づくほどエラーレートが小さくなるの
で、読み取るデータ量やエラーレートの算出時間が指数
関数的に増加することになる。このため、最適な状態を
目指せば目指すほど多くの時間を要するという問題があ
った。
ロック位相を適正ポイントに合わせるためには、より多
くのデータを読み取る必要があるが、標本化クロック位
相が適性値に近づくほどエラーレートが小さくなるの
で、読み取るデータ量やエラーレートの算出時間が指数
関数的に増加することになる。このため、最適な状態を
目指せば目指すほど多くの時間を要するという問題があ
った。
【0015】本発明は、このような問題を鑑みてなされ
たものであり、ビデオ信号の再生波形を量子化するため
の標本化クロック信号の位相を、迅速に最適値に合わせ
ることを可能としたディジタル記録再生装置を提供する
ことを課題とする。
たものであり、ビデオ信号の再生波形を量子化するため
の標本化クロック信号の位相を、迅速に最適値に合わせ
ることを可能としたディジタル記録再生装置を提供する
ことを課題とする。
【0016】
【課題を解決するための手段】前記課題を解決達成する
ために、本発明は以下の構成を有する。本発明に係るデ
ィジタル記録再生装置は、情報信号をしきい値と比較し
て2値化する2値化手段と、前記2値化手段の出力に含
まれる2値の何れかの論理値の出現頻度に基づき前記し
きい値を制御するしきい値制御手段と、を備えた前記情
報信号に含まれるデータ“1”又は“0”の出現頻度を
検出する検出手段と、前記検出手段により検出された前
記データ“1”又は“0”の出現頻度に基づき前記標本
化クロックの位相を制御する位相制御手段と、を備え、
前記位相制御手段は、標本化クロックの正相信号に基づ
き情報信号を量子化して得られる信号に含まれるデータ
“1”又は“0”の出現頻度を最大とし、または前記標
本化クロックの逆相信号に基づき前記情報信号を量子化
して得られる信号に含まれるデータ“1”又は“0”の
出現頻度を最小とするように、検出手段の検出結果に基
づき前記標本化クロックの位相を制御することを特徴と
する。
ために、本発明は以下の構成を有する。本発明に係るデ
ィジタル記録再生装置は、情報信号をしきい値と比較し
て2値化する2値化手段と、前記2値化手段の出力に含
まれる2値の何れかの論理値の出現頻度に基づき前記し
きい値を制御するしきい値制御手段と、を備えた前記情
報信号に含まれるデータ“1”又は“0”の出現頻度を
検出する検出手段と、前記検出手段により検出された前
記データ“1”又は“0”の出現頻度に基づき前記標本
化クロックの位相を制御する位相制御手段と、を備え、
前記位相制御手段は、標本化クロックの正相信号に基づ
き情報信号を量子化して得られる信号に含まれるデータ
“1”又は“0”の出現頻度を最大とし、または前記標
本化クロックの逆相信号に基づき前記情報信号を量子化
して得られる信号に含まれるデータ“1”又は“0”の
出現頻度を最小とするように、検出手段の検出結果に基
づき前記標本化クロックの位相を制御することを特徴と
する。
【0017】
【0018】
【0019】
【0020】 前記しきい値制御手段は、2値化手段の
出力に含まれる2値の何れかの論理値の出現頻度の変化
分に基づき該出現頻度の変化分を最小とするようにしき
い値を制御することを特徴とするディジタル記録再生装
置の構成を有する。
出力に含まれる2値の何れかの論理値の出現頻度の変化
分に基づき該出現頻度の変化分を最小とするようにしき
い値を制御することを特徴とするディジタル記録再生装
置の構成を有する。
【0021】 以下、本発明の作用を述べる。本発明に
係るディジタル記録再生装置によれば、検出手段は記録
媒体から再生された情報信号に含まれるデータ“1”又
は“0”の出現頻度を検出して位相制御手段に与える。
位相制御手段は、情報信号に含まれるデータ“1”又は
“0”の出現頻度に基づいて、情報信号を量子化するた
めの標本化クロックの位相を制御する。例えば、標本化
クロックに対する情報信号に含まれるデータの出現頻度
の変化分がこのデータのエラーと一定の相関関係がある
ことに着目して、このデータの出現頻度の最大又は最小
となるように、標本化クロックの位相を定める。
係るディジタル記録再生装置によれば、検出手段は記録
媒体から再生された情報信号に含まれるデータ“1”又
は“0”の出現頻度を検出して位相制御手段に与える。
位相制御手段は、情報信号に含まれるデータ“1”又は
“0”の出現頻度に基づいて、情報信号を量子化するた
めの標本化クロックの位相を制御する。例えば、標本化
クロックに対する情報信号に含まれるデータの出現頻度
の変化分がこのデータのエラーと一定の相関関係がある
ことに着目して、このデータの出現頻度の最大又は最小
となるように、標本化クロックの位相を定める。
【0022】 本発明に係るディジタル記録再生装置に
よれば、検出手段を構成する2値化手段は、情報信号を
しきい値と比較し、例えば情報信号がしきい値より大き
い場合に論理値1とし、情報信号がしきい値より小さい
場合に論理値0として2値化する。しきい値制御手段
は、論理値0または1の出現頻度の変化分に基づいて前
記しきい値を定める。以上により、検出手段において情
報信号を2値化する際のしきい値が定められる。
よれば、検出手段を構成する2値化手段は、情報信号を
しきい値と比較し、例えば情報信号がしきい値より大き
い場合に論理値1とし、情報信号がしきい値より小さい
場合に論理値0として2値化する。しきい値制御手段
は、論理値0または1の出現頻度の変化分に基づいて前
記しきい値を定める。以上により、検出手段において情
報信号を2値化する際のしきい値が定められる。
【0023】 本発明に係るディジタル記録再生装置に
よれば、位相制御手段は、標本化クロックの正相信号
(正転クロック)に基づき情報信号を量子化して得られ
る信号に含まれるデータの出現頻度を最大とし、または
前記標本化クロックの逆相信号(反転クロック)に基づ
き前記情報信号を量子化して得られる信号に含まれるデ
ータの出現頻度を最小とするように、検出手段の検出結
果に基づき前記標本化クロックの位相を制御する。
よれば、位相制御手段は、標本化クロックの正相信号
(正転クロック)に基づき情報信号を量子化して得られ
る信号に含まれるデータの出現頻度を最大とし、または
前記標本化クロックの逆相信号(反転クロック)に基づ
き前記情報信号を量子化して得られる信号に含まれるデ
ータの出現頻度を最小とするように、検出手段の検出結
果に基づき前記標本化クロックの位相を制御する。
【0024】
【0025】
【0026】 前記しきい値制御手段は、データ出現頻
度の変化分を最小とするようにしきい値を設定する。従
って、消失エラーまたは挿入エラーが、データの発生頻
度の変化分の小さい領域でゼロに近づく特性を有するも
のである場合には、設定されたしきい値は、消失エラー
または挿入エラーの発生頻度を抑制するものとなり、検
出手段のしきい値として最も適切なものとなる。
度の変化分を最小とするようにしきい値を設定する。従
って、消失エラーまたは挿入エラーが、データの発生頻
度の変化分の小さい領域でゼロに近づく特性を有するも
のである場合には、設定されたしきい値は、消失エラー
または挿入エラーの発生頻度を抑制するものとなり、検
出手段のしきい値として最も適切なものとなる。
【0027】
【発明の実施の形態】通常、磁気テープを記録媒体とし
た場合、再生データに発生するエラーの個数は1万個や
10万個に1個しか現れないが、データとして現れる
「1」や「−1」の数は全データの約1/4を占める。
本発明は、この全データの多くを占める「1」や「−
1」に着目するものであって、このデータ「1」や「−
1」の出現頻度を分析することにより、逆に消失エラー
または挿入エラーの発生頻度を間接的に把握して、標本
化クロックの位相を最適に制御するものである。
た場合、再生データに発生するエラーの個数は1万個や
10万個に1個しか現れないが、データとして現れる
「1」や「−1」の数は全データの約1/4を占める。
本発明は、この全データの多くを占める「1」や「−
1」に着目するものであって、このデータ「1」や「−
1」の出現頻度を分析することにより、逆に消失エラー
または挿入エラーの発生頻度を間接的に把握して、標本
化クロックの位相を最適に制御するものである。
【0028】以下、図を参照しながら、本発明の実施形
態について詳細に説明する。図1は、本発明の実施形態
に係るディジタル記録装置のブロック図である。同図に
おいて、1は磁気テープ、2は磁気ヘッド、3はヘッド
アンプ、4は波形等化器、5は伝達関数調整回路、6は
A/D変換回路、7はビタビ復号回路、8は復調回路、
9は誤り訂正回路、10はPLL回路である。また、1
1は伝達関数調整回路5の出力波形を分析してPLL回
路10が生成するクロックの位相を制御する波形分析回
路11であり、本発明の特徴部である。
態について詳細に説明する。図1は、本発明の実施形態
に係るディジタル記録装置のブロック図である。同図に
おいて、1は磁気テープ、2は磁気ヘッド、3はヘッド
アンプ、4は波形等化器、5は伝達関数調整回路、6は
A/D変換回路、7はビタビ復号回路、8は復調回路、
9は誤り訂正回路、10はPLL回路である。また、1
1は伝達関数調整回路5の出力波形を分析してPLL回
路10が生成するクロックの位相を制御する波形分析回
路11であり、本発明の特徴部である。
【0029】以下、図1に示す本実施形態の装置の動作
について説明する。図1において、磁気テープ1に記録
されているディジタル情報は、磁気ヘッド2により電気
信号に変換されて再生信号として検出される。この再生
信号は1mV程度の微弱な信号であるため、ヘッドアン
プ3により、後段の各回路で信号処理が可能なレベルま
で増幅する。増幅された再生信号は、波形等化回路4に
よりデータ検出に適した波形に等化される。
について説明する。図1において、磁気テープ1に記録
されているディジタル情報は、磁気ヘッド2により電気
信号に変換されて再生信号として検出される。この再生
信号は1mV程度の微弱な信号であるため、ヘッドアン
プ3により、後段の各回路で信号処理が可能なレベルま
で増幅する。増幅された再生信号は、波形等化回路4に
よりデータ検出に適した波形に等化される。
【0030】ここで、波形等化回路4は、位相補償部と
振幅補償部(共に符号なし)とから構成され、これによ
り再生信号が波形等化される。即ち、一般に磁気テープ
は磁気異方性を有しており、このため、再生波形は、図
2に破線で示すように非対称性な波形(位相補償前)と
なる。そこで、波形等化回路4の位相補償部により、磁
気テープから再生された波形を、同図に実線で示すよう
な対称波形(位相補償後)に補償する。
振幅補償部(共に符号なし)とから構成され、これによ
り再生信号が波形等化される。即ち、一般に磁気テープ
は磁気異方性を有しており、このため、再生波形は、図
2に破線で示すように非対称性な波形(位相補償前)と
なる。そこで、波形等化回路4の位相補償部により、磁
気テープから再生された波形を、同図に実線で示すよう
な対称波形(位相補償後)に補償する。
【0031】また、記録媒体に高密度記録されたディジ
タル信号の再生波形は、図3に破線で示すように裾野が
広がった波形となり、隣接した信号が存在すると、同図
に実線で示すように波形間干渉により波高値が低くな
る。そこで、波形等化回路4の振幅補償部により再生波
形の裾野の広がりを抑え、図4に実線で示すように波形
幅(半振幅値の波形幅W50)を狭くする。この振幅補
償部としては、例えばトランスバーサルディジタルフィ
ルタなどを用いることができる。
タル信号の再生波形は、図3に破線で示すように裾野が
広がった波形となり、隣接した信号が存在すると、同図
に実線で示すように波形間干渉により波高値が低くな
る。そこで、波形等化回路4の振幅補償部により再生波
形の裾野の広がりを抑え、図4に実線で示すように波形
幅(半振幅値の波形幅W50)を狭くする。この振幅補
償部としては、例えばトランスバーサルディジタルフィ
ルタなどを用いることができる。
【0032】次に、PLL回路10は、波形等化回路4
により波形等化された再生信号から、A/D変換回路
6、ビタビ復号回路7及び復調回路8の動作を規定する
クロックを生成する。この一方、波形等化回路4の出力
は、1+D(Dは伝達遅延関数)の伝達関数を有する伝
達関数調整回路5に入力され、所謂プリコード(記録時
においてテープ特性に整合するようにビット間隔を適正
化するための符号化など)がなされる前の伝達関数の状
態に戻される。
により波形等化された再生信号から、A/D変換回路
6、ビタビ復号回路7及び復調回路8の動作を規定する
クロックを生成する。この一方、波形等化回路4の出力
は、1+D(Dは伝達遅延関数)の伝達関数を有する伝
達関数調整回路5に入力され、所謂プリコード(記録時
においてテープ特性に整合するようにビット間隔を適正
化するための符号化など)がなされる前の伝達関数の状
態に戻される。
【0033】この伝達関数調整回路5の出力信号は、P
LL回路10が生成するクロックを用いてA/D変換回
路6によりディジタル信号に変換(量子化)された後、
ビタビ復号回路7、復調回路8、誤り訂正回路9を経て
出力される。即ち、ビタビ復号回路7では、再生データ
の波高値に基づいてディジタル記録の規則性を利用して
データ検出を行う。復調器8では、記録時に記録媒体の
特性に適したスペクトラムを持つ信号に変換されたデー
タを元の状態に戻す。誤り訂正回路9では、記録媒体か
ら記録/再生する際に発生した符号誤りを訂正する。
LL回路10が生成するクロックを用いてA/D変換回
路6によりディジタル信号に変換(量子化)された後、
ビタビ復号回路7、復調回路8、誤り訂正回路9を経て
出力される。即ち、ビタビ復号回路7では、再生データ
の波高値に基づいてディジタル記録の規則性を利用して
データ検出を行う。復調器8では、記録時に記録媒体の
特性に適したスペクトラムを持つ信号に変換されたデー
タを元の状態に戻す。誤り訂正回路9では、記録媒体か
ら記録/再生する際に発生した符号誤りを訂正する。
【0034】次に、A/D変換回路6でのA/D変換
(量子化)に使用されるクロック(標本化クロック)の
位相を制御する波形分析回路11の動作について詳細に
説明する。この波形分析回路11は、図5に詳細な構成
を示すように、しきい値生成回路17と、該しきい値生
成回路17が生成したしきい値電圧Vと比較して伝達関
数調整回路5の出力信号からデータを検出するデータ検
出回路12と、該データ検出回路12の出力を積分する
積分回路14と、該積分回路14の積分結果をA/D変
換するA/D変換回路15と、該A/D変換回路15の
出力からデータの出現頻度を分析する頻度分析回路16
とから構成される。
(量子化)に使用されるクロック(標本化クロック)の
位相を制御する波形分析回路11の動作について詳細に
説明する。この波形分析回路11は、図5に詳細な構成
を示すように、しきい値生成回路17と、該しきい値生
成回路17が生成したしきい値電圧Vと比較して伝達関
数調整回路5の出力信号からデータを検出するデータ検
出回路12と、該データ検出回路12の出力を積分する
積分回路14と、該積分回路14の積分結果をA/D変
換するA/D変換回路15と、該A/D変換回路15の
出力からデータの出現頻度を分析する頻度分析回路16
とから構成される。
【0035】また、データ検出回路12は、比較回路1
2Aと、ラッチ回路12Bとから構成され、比較回路1
2Aを構成するコンパレータ12A−1により、アナロ
グ信号である伝達関数調整回路5の出力レベルをしきい
値電圧Vと比較して、しきい値「1」以上の領域をデー
タ「1」とするディジタルデータに変換する。この一
方、コンパレータ12A−2によりしきい値「−1」以
下の領域をデータ「1」とするディジタルデータに変換
する。このデータは、再生クロックに従ってラッチ回路
12Bに取り込まれ、データ検出回路12から、図6に
示すパルス列として出力される。
2Aと、ラッチ回路12Bとから構成され、比較回路1
2Aを構成するコンパレータ12A−1により、アナロ
グ信号である伝達関数調整回路5の出力レベルをしきい
値電圧Vと比較して、しきい値「1」以上の領域をデー
タ「1」とするディジタルデータに変換する。この一
方、コンパレータ12A−2によりしきい値「−1」以
下の領域をデータ「1」とするディジタルデータに変換
する。このデータは、再生クロックに従ってラッチ回路
12Bに取り込まれ、データ検出回路12から、図6に
示すパルス列として出力される。
【0036】このパルス列は積分回路14により積分さ
れ、データ「1」の出現頻度に応じたDCレベルに変換
される。即ち、図6に示すようにデータ「1」の出現頻
度が増えると(図6最下段の波形)、DCレベル(積分
回路14の出力)が高くなり、出現頻度が減ると(図6
最上段の波形)、このDCレベルが低くなる。
れ、データ「1」の出現頻度に応じたDCレベルに変換
される。即ち、図6に示すようにデータ「1」の出現頻
度が増えると(図6最下段の波形)、DCレベル(積分
回路14の出力)が高くなり、出現頻度が減ると(図6
最上段の波形)、このDCレベルが低くなる。
【0037】この積分回路14の出力に現れるDCレベ
ルはA/D変換15に入力され、ディジタルデータに変
換されて頻度分析回路16に入力される。頻度分析回路
16では、データ「1」の頻度分析を行い、最適なしき
い値を求めて2進値として記憶しておく。しきい値生成
回路17は、この2進値に基づきスイッチを切り換えて
最適なしきい値電圧Vを設定する。
ルはA/D変換15に入力され、ディジタルデータに変
換されて頻度分析回路16に入力される。頻度分析回路
16では、データ「1」の頻度分析を行い、最適なしき
い値を求めて2進値として記憶しておく。しきい値生成
回路17は、この2進値に基づきスイッチを切り換えて
最適なしきい値電圧Vを設定する。
【0038】ここで、頻度分析回路16で行われるデー
タ「1」の頻度分析について説明する。図7に示すよう
に、しきい値電圧Vを低くすると(例えば0.4V)、
データ検出回路12は、本来のデータだけでなく、再生
波形の裾野の領域もデータ「1」として誤検出する割合
が増え、データ「1」の出現頻度が増える(挿入エラー
の発生)。
タ「1」の頻度分析について説明する。図7に示すよう
に、しきい値電圧Vを低くすると(例えば0.4V)、
データ検出回路12は、本来のデータだけでなく、再生
波形の裾野の領域もデータ「1」として誤検出する割合
が増え、データ「1」の出現頻度が増える(挿入エラー
の発生)。
【0039】前述の図4のように正しく等化されている
状態ではマイナス側を誤って検出することはないが、図
8のようにマイナス側に超過した波形等化の状態では、
このマイナス側の跳ね返りをデータ「−1」と判別する
可能性があり、これが、さらなる挿入エラーの増加をも
たらす。
状態ではマイナス側を誤って検出することはないが、図
8のようにマイナス側に超過した波形等化の状態では、
このマイナス側の跳ね返りをデータ「−1」と判別する
可能性があり、これが、さらなる挿入エラーの増加をも
たらす。
【0040】ここで、再び図7に説明を戻す。しきい値
電圧Vが逆に高くなると(例えば0.8V)、データ検
出回路12は、波形間干渉により波高値が低下した本来
データ「1」の信号領域をデータ「0」と判別する割合
が増え、データ「1」の出現頻度が減る(消失エラーの
発生)。
電圧Vが逆に高くなると(例えば0.8V)、データ検
出回路12は、波形間干渉により波高値が低下した本来
データ「1」の信号領域をデータ「0」と判別する割合
が増え、データ「1」の出現頻度が減る(消失エラーの
発生)。
【0041】このように、データ「1」の出現頻度に応
じて変化する積分回路14のDCレベルは、データ検出
回路12のしきい値電圧Vの依存性を有する。データ検
出回路12のしきい値電圧Vを変化させた場合のデータ
の出現頻度の様子を図9に示す。
じて変化する積分回路14のDCレベルは、データ検出
回路12のしきい値電圧Vの依存性を有する。データ検
出回路12のしきい値電圧Vを変化させた場合のデータ
の出現頻度の様子を図9に示す。
【0042】同図において、横軸は、後述するしきい値
電圧Vのステップ準位iを表し、しきい値と等価であ
る。また、同図の縦軸は、しきい値電圧Vのステップ準
位iに対するデータ「1」の出現頻度X(i)を表す。
同図に示すように、しきい値が下がると挿入エラーが増
加して、この分だけデータ「1」の出現頻度が増加す
る。また、しきい値が上がると消失エラーが増加して、
この分だけデータ「1」の出現頻度が減少する。
電圧Vのステップ準位iを表し、しきい値と等価であ
る。また、同図の縦軸は、しきい値電圧Vのステップ準
位iに対するデータ「1」の出現頻度X(i)を表す。
同図に示すように、しきい値が下がると挿入エラーが増
加して、この分だけデータ「1」の出現頻度が増加す
る。また、しきい値が上がると消失エラーが増加して、
この分だけデータ「1」の出現頻度が減少する。
【0043】図9の特性を、しきい値電圧Vに対するデ
ータ「1」の出現頻度の差分(変化分)で表現し直す
と、図10に示すように、概ね山型の特性が得られる。
同特性は、ノイズ等の影響に起因して誤差が発生するた
め、必ずしも滑らかな特性にはなっていないが、誤差の
発生がなければピーク値を持つ曲線を描く。このピーク
値は、図10に示す特性の変曲点に相当し、このピーク
値でのしきい値が、消失エラーおよび挿入エラーを共に
少なくする最適な値となる。
ータ「1」の出現頻度の差分(変化分)で表現し直す
と、図10に示すように、概ね山型の特性が得られる。
同特性は、ノイズ等の影響に起因して誤差が発生するた
め、必ずしも滑らかな特性にはなっていないが、誤差の
発生がなければピーク値を持つ曲線を描く。このピーク
値は、図10に示す特性の変曲点に相当し、このピーク
値でのしきい値が、消失エラーおよび挿入エラーを共に
少なくする最適な値となる。
【0044】そこで、頻度分析回路16は、後述する図
14に示すしきい値最適化フローに従って、図10に示
す特性のピーク値を与えるしきい値を特定して、しきい
値切り替え信号をしきい値生成回路17に出力する。し
きい値生成回路17は、このしきい値切り替え信号に従
ってスイッチを切り替えて、比較回路12Aに与えるし
きい値電圧Vを制御する。この結果、データ検出回路1
2のしきい値は、挿入エラー及び消失エラーが共に抑え
られた最適な値に設定される。
14に示すしきい値最適化フローに従って、図10に示
す特性のピーク値を与えるしきい値を特定して、しきい
値切り替え信号をしきい値生成回路17に出力する。し
きい値生成回路17は、このしきい値切り替え信号に従
ってスイッチを切り替えて、比較回路12Aに与えるし
きい値電圧Vを制御する。この結果、データ検出回路1
2のしきい値は、挿入エラー及び消失エラーが共に抑え
られた最適な値に設定される。
【0045】なお、上述の頻度分析を行うにあたって、
A/D変換回路15により積分回路14の出力をディジ
タルデータに変換するものとしたが、頻度分析回路16
がアナログ信号を取り扱うことができるものであれば、
必ずしもディジタルデータに変換して頻度分析を行う必
要はない。
A/D変換回路15により積分回路14の出力をディジ
タルデータに変換するものとしたが、頻度分析回路16
がアナログ信号を取り扱うことができるものであれば、
必ずしもディジタルデータに変換して頻度分析を行う必
要はない。
【0046】上述のようにして、データ検出回路12の
しきい値(しきい値電圧V)が最適値に固定されると、
次に、PLL回路10が生成するクロックの位相制御が
行われる。このクロックの位相は、後述する図15の位
相制御フローに従って、以下に説明するように、しきい
値が最適化された波形分析回路11の分析結果に基づき
制御される。
しきい値(しきい値電圧V)が最適値に固定されると、
次に、PLL回路10が生成するクロックの位相制御が
行われる。このクロックの位相は、後述する図15の位
相制御フローに従って、以下に説明するように、しきい
値が最適化された波形分析回路11の分析結果に基づき
制御される。
【0047】ここで、PLL回路10は、図11に詳細
な構成を示すように、位相比較器20と、チャージポン
プ21と、ボルテージコントロールオッシレータ(VC
O)22と、クロック位相調整回路23とからなり、波
形等化回路4の出力に位相がロックされたクロック信号
がVCO22から出力される。
な構成を示すように、位相比較器20と、チャージポン
プ21と、ボルテージコントロールオッシレータ(VC
O)22と、クロック位相調整回路23とからなり、波
形等化回路4の出力に位相がロックされたクロック信号
がVCO22から出力される。
【0048】また、クロック位相調整回路23は、直列
接続された複数のL成分と、CR直列回路とからなり、
各L成分の接続点を接点とするスイッチを頻度分析回路
16からの信号に基づいて制御することにより、VCO
22から出力されたクロック信号の位相を制御して出力
するものである。
接続された複数のL成分と、CR直列回路とからなり、
各L成分の接続点を接点とするスイッチを頻度分析回路
16からの信号に基づいて制御することにより、VCO
22から出力されたクロック信号の位相を制御して出力
するものである。
【0049】このような構成を有するPLL回路10が
生成するクロック(正転クロック)は、図1に示すA/
D変換回路6に入力され、再生信号を量子化するための
標本化クロックに用いられる。従って、このクロックの
位相が最適ポイントからずれると、後述する図16から
図20に示すように、正しい波形のピークでデータを検
出することが出来なくなる。
生成するクロック(正転クロック)は、図1に示すA/
D変換回路6に入力され、再生信号を量子化するための
標本化クロックに用いられる。従って、このクロックの
位相が最適ポイントからずれると、後述する図16から
図20に示すように、正しい波形のピークでデータを検
出することが出来なくなる。
【0050】この結果、上述したようなデータ検出回路
12のしきい値を変化させた場合と同様の現象が生じ、
図12に示すように、クロック位相が早すぎても、遅す
ぎても、データ「1」の出現頻度が減少することとな
る。従って、この場合、データ「1」の出現頻度が最も
大きくなるポイントが、位相ポイントとして最適である
ことが分かる。
12のしきい値を変化させた場合と同様の現象が生じ、
図12に示すように、クロック位相が早すぎても、遅す
ぎても、データ「1」の出現頻度が減少することとな
る。従って、この場合、データ「1」の出現頻度が最も
大きくなるポイントが、位相ポイントとして最適である
ことが分かる。
【0051】以上により、最適な標本化クロックの位相
が求められるが、例えばノイズなどの影響により、デー
タ「1」の出現頻度が、最適な位相ポイント以外のポイ
ントで最大となる場合が起こり得る。このような場合、
データ「1」の出現頻度が最大であっても、必ずしも位
相ポイントとしては最適とはならない。このようなノイ
ズの影響を排除して最適位相ポイントを確定するために
は、上述のように正転クロックでの検出後に、以下のよ
うに、反転クロックでの頻度検出も併せて行うことが望
ましい。
が求められるが、例えばノイズなどの影響により、デー
タ「1」の出現頻度が、最適な位相ポイント以外のポイ
ントで最大となる場合が起こり得る。このような場合、
データ「1」の出現頻度が最大であっても、必ずしも位
相ポイントとしては最適とはならない。このようなノイ
ズの影響を排除して最適位相ポイントを確定するために
は、上述のように正転クロックでの検出後に、以下のよ
うに、反転クロックでの頻度検出も併せて行うことが望
ましい。
【0052】以下、反転クロックによるデータの頻度検
出について説明する。再生波形の位相と正転クロック位
相が正しく合っている場合(クロック位相が適切に設定
されている場合)、反転クロックによるデータ「1」の
頻度検出結果は最小となる。このことに着目すると、反
転クロックによる検出結果から、正転クロックによる検
出結果が妥当なものかどうかを知ることができる。
出について説明する。再生波形の位相と正転クロック位
相が正しく合っている場合(クロック位相が適切に設定
されている場合)、反転クロックによるデータ「1」の
頻度検出結果は最小となる。このことに着目すると、反
転クロックによる検出結果から、正転クロックによる検
出結果が妥当なものかどうかを知ることができる。
【0053】反転クロックにより頻度検出を行った場
合、図13に示すように、挿入エラー/消失エラーの変
化は、下に凸の特性となる。そして、正転クロックの場
合とは逆に、データ「1」の出現頻度が最も少なくなる
位相ポイントを探し、図11のPLL回路10内にある
クロック位相調整回路23のスイッチを切り替えること
により、反転クロックの位相を最適値に調整する。
合、図13に示すように、挿入エラー/消失エラーの変
化は、下に凸の特性となる。そして、正転クロックの場
合とは逆に、データ「1」の出現頻度が最も少なくなる
位相ポイントを探し、図11のPLL回路10内にある
クロック位相調整回路23のスイッチを切り替えること
により、反転クロックの位相を最適値に調整する。
【0054】このようにして、反転クロックでのデータ
「1」の出現頻度が最小となることを確認することによ
り、ノイズなどに起因した誤動作を有効に排除して、正
転クロックの位相ポイントを正しく決定することができ
る。
「1」の出現頻度が最小となることを確認することによ
り、ノイズなどに起因した誤動作を有効に排除して、正
転クロックの位相ポイントを正しく決定することができ
る。
【0055】次に、図5に示す頻度分析回路16におけ
るしきい値電圧の最適化フローの一例について、図14
に示すフローチャートに沿って説明する。この説明にお
いて、変数「i」をしきい値のステップ順位とし、ステ
ップ準位iが1だけ変化するとしきい値電圧がΔe変化
するものと定義する。このステップ準位iは図5に示す
しきい値生成回路17のスイッチの接点P0〜PNに対応
する。即ち、ステップ準位iが0のとき、このスイッチ
の接点はP0に設定され、ステップ準位iが増加するに
つれ、接続される接点も移動する。
るしきい値電圧の最適化フローの一例について、図14
に示すフローチャートに沿って説明する。この説明にお
いて、変数「i」をしきい値のステップ順位とし、ステ
ップ準位iが1だけ変化するとしきい値電圧がΔe変化
するものと定義する。このステップ準位iは図5に示す
しきい値生成回路17のスイッチの接点P0〜PNに対応
する。即ち、ステップ準位iが0のとき、このスイッチ
の接点はP0に設定され、ステップ準位iが増加するに
つれ、接続される接点も移動する。
【0056】また、ステップ順位iに対するしきい値生
成回路17のしきい値電圧をV(i)で表し、このとき
のA/D変換回路15aの出力レベルをX(i)で表
す。さらに、X(i)とX(i−1)との差分(変化
分)をR(i)とする。また、Rminを変数とする。
成回路17のしきい値電圧をV(i)で表し、このとき
のA/D変換回路15aの出力レベルをX(i)で表
す。さらに、X(i)とX(i−1)との差分(変化
分)をR(i)とする。また、Rminを変数とする。
【0057】まず、ステップ準位iの初期値として0を
設定し、図5に示すしきい値生成回路17のスイッチを
接点P0に設定する(ステップS01)。次に、ステッ
プ準位iが設定値Nを越えていないか否かを判別し、越
えていなければ(ステップS02,YES)、ステップ
準位iをインクリして1とし、しきい値調整回路17の
スイッチを接点P1に接続する。このステップ準位0で
のしきい値調整回路17のしきい値電圧V(1)は、 V(1)=1×Δe となる(ステップS03)。
設定し、図5に示すしきい値生成回路17のスイッチを
接点P0に設定する(ステップS01)。次に、ステッ
プ準位iが設定値Nを越えていないか否かを判別し、越
えていなければ(ステップS02,YES)、ステップ
準位iをインクリして1とし、しきい値調整回路17の
スイッチを接点P1に接続する。このステップ準位0で
のしきい値調整回路17のしきい値電圧V(1)は、 V(1)=1×Δe となる(ステップS03)。
【0058】また、ステップ準位1でのA/D変換回路
15aの出力レベルX(1)は、初期値X(0)に対し
てR(1)だけ変化するので、 X(1)=X(0)+R(1) と表され、これより、 R(1)=X(1)−X(0) を得る(ステップS04)。
15aの出力レベルX(1)は、初期値X(0)に対し
てR(1)だけ変化するので、 X(1)=X(0)+R(1) と表され、これより、 R(1)=X(1)−X(0) を得る(ステップS04)。
【0059】次に、変数RminとR(1)とを比較し
て、R(1)が小さければ(ステップS05,YE
S)、変数Rminの内容をR(1)で置き換え(ステッ
プS06)、逆に、R(1)が大きければ(ステップS
05,NO)、変数Rminの内容をそのままとして、ス
テップS02に戻る。
て、R(1)が小さければ(ステップS05,YE
S)、変数Rminの内容をR(1)で置き換え(ステッ
プS06)、逆に、R(1)が大きければ(ステップS
05,NO)、変数Rminの内容をそのままとして、ス
テップS02に戻る。
【0060】そして、ステップ準位iが上限値Nに到達
するまで、上述のステップS02からステップS06を
繰り返し行うと、変数Rminには、R(1)からR
(N)までのうち、最小のものが残る。この最後に残っ
たRminに対応するステップ順位のしきい値電圧を最適
値として設定値として終了する。以上のフローにより、
A/D変換回路15aの出力レベルの変化分、即ちデー
タ「1」の出現頻度の変化を最小とするしきい値電圧が
特定され、頻度分析回路16における最適なしきい値が
特定される。
するまで、上述のステップS02からステップS06を
繰り返し行うと、変数Rminには、R(1)からR
(N)までのうち、最小のものが残る。この最後に残っ
たRminに対応するステップ順位のしきい値電圧を最適
値として設定値として終了する。以上のフローにより、
A/D変換回路15aの出力レベルの変化分、即ちデー
タ「1」の出現頻度の変化を最小とするしきい値電圧が
特定され、頻度分析回路16における最適なしきい値が
特定される。
【0061】次に、PLL回路10が生成するクロック
の位相最適化フローの一例について、図15に沿って説
明する。ここで、変数「j」を位相遅延のステップ順位
として、ステップ準位が1だけ変化すると位相遅延がΔ
gだけ変化するものと定義する。また、ステップ順位j
に対するA/D変換回路15aの出力レベルをY(j)
で表す。さらに、位相遅延のステップ順位jを変えてい
き、それまでに最も高いA/D変換回路15aの出力レ
ベルY(j)を格納する変数をPmaxとする。
の位相最適化フローの一例について、図15に沿って説
明する。ここで、変数「j」を位相遅延のステップ順位
として、ステップ準位が1だけ変化すると位相遅延がΔ
gだけ変化するものと定義する。また、ステップ順位j
に対するA/D変換回路15aの出力レベルをY(j)
で表す。さらに、位相遅延のステップ順位jを変えてい
き、それまでに最も高いA/D変換回路15aの出力レ
ベルY(j)を格納する変数をPmaxとする。
【0062】まず、再生波形のピークに対する図9のク
ロック位相調整回路23の入力におけるクロックの立ち
上がりの遅れをG0とし、その時のA/D変換回路15
aの出力レベル(“1”の出現頻度)をY(0)とし
て、各初期値を設定する(ステップS11)。
ロック位相調整回路23の入力におけるクロックの立ち
上がりの遅れをG0とし、その時のA/D変換回路15
aの出力レベル(“1”の出現頻度)をY(0)とし
て、各初期値を設定する(ステップS11)。
【0063】次に、ステップ準位jが上限値Nを越えて
いない場合(ステップS12,YES)、ステップ準位
jをインクリして1とし、図11のクロック切換スイッ
チ25を接点T1に接続する。そして、この状態におけ
るクロック位相調整回路23のクロックの立ち上がりと
データ波形のピークとの位相遅延G1を、 G1=G0+j×Δg から演算する(ステップS13)。
いない場合(ステップS12,YES)、ステップ準位
jをインクリして1とし、図11のクロック切換スイッ
チ25を接点T1に接続する。そして、この状態におけ
るクロック位相調整回路23のクロックの立ち上がりと
データ波形のピークとの位相遅延G1を、 G1=G0+j×Δg から演算する(ステップS13)。
【0064】また、A/D変換回路15aの出力値Y
(1)は、初期値Y(0)に対してΔv1′だけ変化す
るものとすれば、 Y(1)=Y(0)+Δv1′ を得る(ステップS14)。
(1)は、初期値Y(0)に対してΔv1′だけ変化す
るものとすれば、 Y(1)=Y(0)+Δv1′ を得る(ステップS14)。
【0065】次に、Y(1)を変数Pmaxと比較して、
Y(1)の方が大きければ(ステップS15,YE
S)、変数Pmaxの内容をY(1)で置き換え(ステッ
プS16)、小さければ(ステップS15,NO)、変
数Pmaxの内容をそのままとして、ステップS12に戻
る。
Y(1)の方が大きければ(ステップS15,YE
S)、変数Pmaxの内容をY(1)で置き換え(ステッ
プS16)、小さければ(ステップS15,NO)、変
数Pmaxの内容をそのままとして、ステップS12に戻
る。
【0066】ステップ準位jが上限値Nに到達するま
で、上述のステップS12からステップS16までを繰
り返し行うと、Y(0)からY(N)までのうち、最大
のものが変数Pmaxとして最後に残る。この最後に残っ
たPmaxに対応するステップ順位の位相を最適クロック
位相として設定する。
で、上述のステップS12からステップS16までを繰
り返し行うと、Y(0)からY(N)までのうち、最大
のものが変数Pmaxとして最後に残る。この最後に残っ
たPmaxに対応するステップ順位の位相を最適クロック
位相として設定する。
【0067】これにより、クロック位相は、データ
「1」または「−1」の出現頻度が最も大きい点に設定
される。このとき、クロック位相は波形の位相とほぼ一
致したものとなり、しきい値より高い波高値を検出可能
な状態となっている。
「1」または「−1」の出現頻度が最も大きい点に設定
される。このとき、クロック位相は波形の位相とほぼ一
致したものとなり、しきい値より高い波高値を検出可能
な状態となっている。
【0068】このことを図16で説明すると、サンプリ
ング点では、しきい値に対してDCレベルが高いか低い
かで「1」,「0」,「−1」の波形検出を行っている
から、a点、b点、c点のいずれもしきい値よりDCレ
ベルが高いので、「1」と判別出来る。これに対し、d
点では、しきい値よりもDCレベルが低いので、「0」
となる。このように、クロック位相がずれ、サンプリン
グ点がずれると、“1”を検出出来ず、消失エラーが増
加する。従って、クロック位相が波形位相と一致してい
る場合に、最もデータ「1」または「−1」の出現頻度
が大きくなる。
ング点では、しきい値に対してDCレベルが高いか低い
かで「1」,「0」,「−1」の波形検出を行っている
から、a点、b点、c点のいずれもしきい値よりDCレ
ベルが高いので、「1」と判別出来る。これに対し、d
点では、しきい値よりもDCレベルが低いので、「0」
となる。このように、クロック位相がずれ、サンプリン
グ点がずれると、“1”を検出出来ず、消失エラーが増
加する。従って、クロック位相が波形位相と一致してい
る場合に、最もデータ「1」または「−1」の出現頻度
が大きくなる。
【0069】図15に説明を戻す。上述の正転クロック
の検出後に、反転クロックを用いてデータ検出を行う
(ステップS17〜S22)。ここで、正転クロックの
場合と同様に、jを位相遅延のステップ順位として、各
ステップ変化により位相遅延がΔg変化すると定義す
る。そして、j番目のステップ順位に対するA/D変換
回路15bの出力レベルをY′(j)とする。また、位相
遅延のステップ順位jを変えて、最も出力レベルが低い
Y′(j)をP″minとする。
の検出後に、反転クロックを用いてデータ検出を行う
(ステップS17〜S22)。ここで、正転クロックの
場合と同様に、jを位相遅延のステップ順位として、各
ステップ変化により位相遅延がΔg変化すると定義す
る。そして、j番目のステップ順位に対するA/D変換
回路15bの出力レベルをY′(j)とする。また、位相
遅延のステップ順位jを変えて、最も出力レベルが低い
Y′(j)をP″minとする。
【0070】まず、データ波形のピークに対する反転ク
ロックの立ち上がりの遅れをD0とし、その時のA/D
変換回路15b(“1”の出現頻度)をY′(0)とし
て、各初期値を設定する(ステップS17)。なお、正
転クロックの場合は、位相調整回路23の入力における
クロックの立ち上がりの遅れはG0となっている。
ロックの立ち上がりの遅れをD0とし、その時のA/D
変換回路15b(“1”の出現頻度)をY′(0)とし
て、各初期値を設定する(ステップS17)。なお、正
転クロックの場合は、位相調整回路23の入力における
クロックの立ち上がりの遅れはG0となっている。
【0071】次に、ステップ準位jが上限値Nを越えて
いないか判定し、越えていなければ(ステップS18,
YES)、ステップ準位jをインクリして、図11の切
換スイッチを接点T1に接続する。この状態におけるク
ロック位相調整回路23の反転クロックの立ち上がりと
データ波形のピークとの位相遅延D1は、 D1=D0+1×Δg となる(ステップS19)。
いないか判定し、越えていなければ(ステップS18,
YES)、ステップ準位jをインクリして、図11の切
換スイッチを接点T1に接続する。この状態におけるク
ロック位相調整回路23の反転クロックの立ち上がりと
データ波形のピークとの位相遅延D1は、 D1=D0+1×Δg となる(ステップS19)。
【0072】これにより、A/D変換回路15bの出力
値Y′(1)は、初期値をY″(0)に対してΔv1″
だけ変化して、 Y′(1)=Y′(0)+Δv1″ となる(ステップS20)。
値Y′(1)は、初期値をY″(0)に対してΔv1″
だけ変化して、 Y′(1)=Y′(0)+Δv1″ となる(ステップS20)。
【0073】次に、Y′(1)を変数P″minと比較して
小さければ(ステップS21,YES)、変数P″min
の内容をY′(1)で置き換え(ステップS22)、大き
ければ(ステップS21,NO)、変数P″minの内容
をそのままとして、ステップS18に戻る。
小さければ(ステップS21,YES)、変数P″min
の内容をY′(1)で置き換え(ステップS22)、大き
ければ(ステップS21,NO)、変数P″minの内容
をそのままとして、ステップS18に戻る。
【0074】そして、ステップ準位jが上限値Nに到達
するまで、上述のステップS18からステップS22ま
でを繰り返し行うと、Y′(0)からY′(N)までの
うち、最小のものが変数P″minとして最後に残る。こ
の最後に残ったP″minに対応するステップ順位の位相
を反転クロックの最適位相として設定する。これによ
り、反転クロックの位相は、データ「1」または「−
1」が最も少ない点に設定される。
するまで、上述のステップS18からステップS22ま
でを繰り返し行うと、Y′(0)からY′(N)までの
うち、最小のものが変数P″minとして最後に残る。こ
の最後に残ったP″minに対応するステップ順位の位相
を反転クロックの最適位相として設定する。これによ
り、反転クロックの位相は、データ「1」または「−
1」が最も少ない点に設定される。
【0075】ところで、反転クロックの位相を変えた場
合、前述の図13のようにデータ「1」の出現頻度が変
化する。また、図16から図20に示すように、クロッ
ク位相が、最適値(図16)に対して前側(図17、図
18)にずれても、後側(図19、図20)にずれて
も、データ「1」または「−1」が実際より多くカウン
トされる。
合、前述の図13のようにデータ「1」の出現頻度が変
化する。また、図16から図20に示すように、クロッ
ク位相が、最適値(図16)に対して前側(図17、図
18)にずれても、後側(図19、図20)にずれて
も、データ「1」または「−1」が実際より多くカウン
トされる。
【0076】これは、波形の裾野が広がっているため
に、正しくデータのピークにクロックの立ち上がりが一
致していないと、図18のf点のようにクロックによる
サンプリング点(e点)だけでなく、反転クロックのサ
ンプリング点(f点)でも波形を検出してしまうことに
起因している。
に、正しくデータのピークにクロックの立ち上がりが一
致していないと、図18のf点のようにクロックによる
サンプリング点(e点)だけでなく、反転クロックのサ
ンプリング点(f点)でも波形を検出してしまうことに
起因している。
【0077】すなわち、正規のクロックである正転クロ
ックは、波形を検出し、アナログデータからディジタル
データに変換するタイミングを決定するものであり、こ
の時間がずれると正しくデータの波高値を検出できなく
なり、「1」と判別できなくなる(消失エラーの発
生)。
ックは、波形を検出し、アナログデータからディジタル
データに変換するタイミングを決定するものであり、こ
の時間がずれると正しくデータの波高値を検出できなく
なり、「1」と判別できなくなる(消失エラーの発
生)。
【0078】これに対し、反転クロックのタイミングは
「1」と検出されるデータと「0」と検出されるデータ
の中間に位置する。したがって、この反転クロックの位
相が進むと「1」から「0」に変化するポイントで波形
干渉等で発生した波形の広がりをデータとして検出して
「1」と判別することが多くなる。
「1」と検出されるデータと「0」と検出されるデータ
の中間に位置する。したがって、この反転クロックの位
相が進むと「1」から「0」に変化するポイントで波形
干渉等で発生した波形の広がりをデータとして検出して
「1」と判別することが多くなる。
【0079】逆に、反転クロックの位相が遅れると
「0」から「1」に変化するポイントで波形干渉等で発
生した波形の広がりをデータとして検出して「1」と判
別することが多くなる。したがって、反転クロックによ
る最適なサンプリングポイントでは「1」と判別するこ
とが最も少なくなることが分かる。このようにして正転
クロックの位相制御と併せて、反転クロックの位相制御
を行うことにより、最適なクロック位相に調整すること
が出来る。
「0」から「1」に変化するポイントで波形干渉等で発
生した波形の広がりをデータとして検出して「1」と判
別することが多くなる。したがって、反転クロックによ
る最適なサンプリングポイントでは「1」と判別するこ
とが最も少なくなることが分かる。このようにして正転
クロックの位相制御と併せて、反転クロックの位相制御
を行うことにより、最適なクロック位相に調整すること
が出来る。
【0080】なお、上述したしきい値最適化フロー及び
クロック位相最適化フローは、図14及び図15に示す
ものに限定されるものではない。即ち、しきい値最適化
フローは、挿入エラー及び消失エラーを小さくするしき
い値を特定できるものであれば、どのようなフローであ
ってもよく、また、クロック位相最適化フローは、デー
タの出現頻度が最大または最小となるクロック位相を特
定できるものであれば、どのようなフローであってもよ
い。
クロック位相最適化フローは、図14及び図15に示す
ものに限定されるものではない。即ち、しきい値最適化
フローは、挿入エラー及び消失エラーを小さくするしき
い値を特定できるものであれば、どのようなフローであ
ってもよく、また、クロック位相最適化フローは、デー
タの出現頻度が最大または最小となるクロック位相を特
定できるものであれば、どのようなフローであってもよ
い。
【0081】また、本実施形態では、反転クロックの位
相は、データ出現頻度を最小とするように最適化される
ものとしたが、例えば、正転クロックによる検出結果を
主としてクロック位相を決定するものとした場合、反転
クロックによる検出結果は補助的なものとなる。この場
合には、反転クロックでのデータ出現頻度は必ずしも最
小である必要はなく、所定値を越していないことを確認
するだけで足りる。
相は、データ出現頻度を最小とするように最適化される
ものとしたが、例えば、正転クロックによる検出結果を
主としてクロック位相を決定するものとした場合、反転
クロックによる検出結果は補助的なものとなる。この場
合には、反転クロックでのデータ出現頻度は必ずしも最
小である必要はなく、所定値を越していないことを確認
するだけで足りる。
【0082】そこで、正転クロックを主として使用し、
反転クロックを補助的に使用する場合には、反転クロッ
クでのデータ検出頻度が所定値を越していないときにの
み、正転クロックによる検出結果を有効として、クロッ
ク位相を設定するように構成してもよい。
反転クロックを補助的に使用する場合には、反転クロッ
クでのデータ検出頻度が所定値を越していないときにの
み、正転クロックによる検出結果を有効として、クロッ
ク位相を設定するように構成してもよい。
【0083】以上説明したように、本実施形態の装置に
よれば、正転クロックではデータの出現頻度がほぼ最大
となり、反転クロックでは最小となるように、クロック
位相が制御される。クロック位相がずれる現象は、波形
の振幅レベルを正しく検出できなくなる点では、データ
検出回路のしきい値が変化することと同様な現象であ
る。したがって、前述のしきい値を制御する場合と同様
に、消失エラー、挿入エラーの最小化を図っていると考
えることができる。
よれば、正転クロックではデータの出現頻度がほぼ最大
となり、反転クロックでは最小となるように、クロック
位相が制御される。クロック位相がずれる現象は、波形
の振幅レベルを正しく検出できなくなる点では、データ
検出回路のしきい値が変化することと同様な現象であ
る。したがって、前述のしきい値を制御する場合と同様
に、消失エラー、挿入エラーの最小化を図っていると考
えることができる。
【0084】
【発明の効果】以上説明したように、本発明によれば、
以下の効果を得ることができる。即ち、データの出現頻
度を分析することにより、消失エラー、挿入エラーを間
接的に検出して、再生信号を量子化するためのクロック
位相を制御するように構成したので、迅速にクロックの
位相を最適に設定することができる。また、製造時にお
けるクロックの位相調整が不要になり、記録媒体の種類
を変更した場合でも、常にデータを最適な状態で再生す
ることが可能となる。
以下の効果を得ることができる。即ち、データの出現頻
度を分析することにより、消失エラー、挿入エラーを間
接的に検出して、再生信号を量子化するためのクロック
位相を制御するように構成したので、迅速にクロックの
位相を最適に設定することができる。また、製造時にお
けるクロックの位相調整が不要になり、記録媒体の種類
を変更した場合でも、常にデータを最適な状態で再生す
ることが可能となる。
【図1】本発明の実施形態に係るディジタル記録再生装
置のブロック図である。
置のブロック図である。
【図2】本発明に係るディジタル記録再生装置の波形等
化(位相補償)を説明するための波形図である。
化(位相補償)を説明するための波形図である。
【図3】本発明に係るディジタル記録再生装置の波形等
化(振幅補償)を説明するための波形図である。
化(振幅補償)を説明するための波形図である。
【図4】本発明に係るディジタル記録再生装置における
波形等化前後の波形図である。
波形等化前後の波形図である。
【図5】本発明の装置が備える波形分析回路のブロック
図である。
図である。
【図6】本発明の装置が備える波形分析回路の動作を説
明するための波形図である。
明するための波形図である。
【図7】本発明の装置が備える波形分析回路の動作原理
を説明するための波形図である。
を説明するための波形図である。
【図8】本発明の装置が備える波形等化回路の波形図で
ある。
ある。
【図9】本発明の装置の動作(最適しきい値の設定)を
説明するための特性図(しきい値に対するデータ頻度)
である。
説明するための特性図(しきい値に対するデータ頻度)
である。
【図10】本発明の装置の動作(最適しきい値の設定)
を説明するための特性図(しきい値に対するデータ頻度
の変化分)である。
を説明するための特性図(しきい値に対するデータ頻度
の変化分)である。
【図11】本発明の装置が備えるPLL回路のブロック
図である。
図である。
【図12】本発明の装置の動作(正転クロックによる最
適位相の設定)を説明するための特性図(しきい値に対
するデータ頻度の変化分)である。
適位相の設定)を説明するための特性図(しきい値に対
するデータ頻度の変化分)である。
【図13】本発明の装置の動作(反転クロックによる最
適位相の設定)を説明するための特性図(しきい値に対
するデータ頻度の変化分)である。
適位相の設定)を説明するための特性図(しきい値に対
するデータ頻度の変化分)である。
【図14】本発明の装置の動作(しきい値最適化フロ
ー)を説明するためのフローチャートである。
ー)を説明するためのフローチャートである。
【図15】本発明の装置の動作(クロック位相最適化フ
ロー)を説明するためのフローチャートである。
ロー)を説明するためのフローチャートである。
【図16】クロック位相が最適値に設定された場合の波
形図。
形図。
【図17】クロック位相が進んだ場合の波形図である。
【図18】クロック位相が進んだ場合の波形図である。
【図19】クロック位相が遅れた場合の波形図である。
【図20】クロック位相が遅れた場合の波形図である。
【図21】ビタビ復号の原理を説明するための説明図で
ある。
ある。
1 磁気テープ
2 磁気ヘッド
3 ヘッドアンプ
4 波形等化回路
5 伝達関数調整回路
6 A/D変換回路
7 ビタビ復号回路
8 復調回路
9 誤り訂正回路
10 PLL回路
11 波形分析回路
12 データ検出回路
14 積分回路
15 A/D変換回路
16 頻度積分回路
20 位相比較器
21 チャージポンプ
22 ボルテージコントロールオッシレータ(VCO)
23 クロック位相調整回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
G11B 20/10
Claims (2)
- 【請求項1】 記録媒体から再生された情報信号を標本
化クロックに基づき量子化して復号するディジタル記録
再生装置であって、情報信号をしきい値と比較して2値化する2値化手段
と、前記2値化手段の出力に含まれる2値の何れかの論
理値の出現頻度に基づき前記しきい値を制御するしきい
値制御手段と、を備えた 前記情報信号に含まれるデータ
“1”又は“0”の出現頻度を検出する検出手段と、 前記検出手段により検出された前記データ“1”又は
“0”の出現頻度に基づき前記標本化クロックの位相を
制御する位相制御手段と、 を備え、前記位相制御手段は、標本化クロックの正相信号に基づ
き情報信号を量子化して得られる信号に含まれるデータ
“1”又は“0”の出現頻度を最大とし、または前記標
本化クロックの逆相信号に基づき前記情報信号を量子化
して得られる信号に含まれるデータ“1”又は“0”の
出現頻度を最小とするように、検出手段の検出結果に基
づき前記標本化クロックの位相を制御する ことを特徴と
するディジタル記録再生装置。 - 【請求項2】 前記しきい値制御手段は、2値化手段の
出力に含まれる2値の何れかの論理値の出現頻度の変化
分に基づき該出現頻度の変化分を最小とするようにしき
い値を制御することを特徴とする請求項1に記載のディ
ジタル記録再生装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13408297A JP3481422B2 (ja) | 1997-05-23 | 1997-05-23 | ディジタル記録再生装置 |
EP98304070A EP0880135B1 (en) | 1997-05-23 | 1998-05-21 | Digital recording/reproduction apparatus |
DE69821674T DE69821674T2 (de) | 1997-05-23 | 1998-05-21 | Digitales Aufzeichnungs-/Wiedergabegerät |
US09/083,108 US6336001B1 (en) | 1997-05-23 | 1998-05-22 | Digital recording/reproduction apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13408297A JP3481422B2 (ja) | 1997-05-23 | 1997-05-23 | ディジタル記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10326465A JPH10326465A (ja) | 1998-12-08 |
JP3481422B2 true JP3481422B2 (ja) | 2003-12-22 |
Family
ID=15119989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13408297A Expired - Fee Related JP3481422B2 (ja) | 1997-05-23 | 1997-05-23 | ディジタル記録再生装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6336001B1 (ja) |
EP (1) | EP0880135B1 (ja) |
JP (1) | JP3481422B2 (ja) |
DE (1) | DE69821674T2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3520004B2 (ja) * | 1999-12-10 | 2004-04-19 | 三洋電機株式会社 | ビデオテープレコーダ |
JP3546351B2 (ja) * | 1999-12-22 | 2004-07-28 | 株式会社日立製作所 | 磁気ディスクまたは磁気ヘッドの検査装置 |
JP3847568B2 (ja) * | 2001-03-01 | 2006-11-22 | ファブソリューション株式会社 | 半導体装置製造方法 |
US7643583B1 (en) | 2004-08-06 | 2010-01-05 | Marvell International Ltd. | High-precision signal detection for high-speed receiver |
CN101517642A (zh) * | 2006-09-19 | 2009-08-26 | 松下电器产业株式会社 | 光盘记录再生装置 |
US9159358B1 (en) | 2014-07-14 | 2015-10-13 | International Business Machines Corporation | Asynchronous asymmetry compensation for data read from a storage medium |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2199470B (en) * | 1986-12-31 | 1991-01-30 | Racal Recorders Ltd | Electrical circuit arrangements |
JPH01229516A (ja) * | 1988-03-10 | 1989-09-13 | Sony Corp | 自動等化器 |
JPH04189084A (ja) * | 1990-11-22 | 1992-07-07 | Canon Inc | 画像情報伝送システム |
US5266850A (en) * | 1992-06-30 | 1993-11-30 | International Business Machines Corporation | Clock delay trim adjustment with stopping feature for eliminating differential delay between clock signal and analog signal |
JPH06124545A (ja) * | 1992-08-25 | 1994-05-06 | Sony Corp | クロック信号の自動位相調整回路 |
JP3470341B2 (ja) | 1992-11-13 | 2003-11-25 | ソニー株式会社 | ディジタル信号再生回路 |
KR100287493B1 (ko) * | 1993-02-12 | 2001-04-16 | 이데이 노부유끼 | 디스크구동장치 |
JPH06259891A (ja) | 1993-03-09 | 1994-09-16 | Sony Corp | 記録媒体再生装置 |
JP3389955B2 (ja) * | 1994-07-11 | 2003-03-24 | 株式会社富士通ゼネラル | サンプリングクロック自動調整方法及びその回路 |
JP3411711B2 (ja) * | 1995-03-24 | 2003-06-03 | パイオニア株式会社 | ディジタルデータ再生装置 |
-
1997
- 1997-05-23 JP JP13408297A patent/JP3481422B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-21 EP EP98304070A patent/EP0880135B1/en not_active Expired - Lifetime
- 1998-05-21 DE DE69821674T patent/DE69821674T2/de not_active Expired - Fee Related
- 1998-05-22 US US09/083,108 patent/US6336001B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0880135B1 (en) | 2004-02-18 |
EP0880135A1 (en) | 1998-11-25 |
US6336001B1 (en) | 2002-01-01 |
JPH10326465A (ja) | 1998-12-08 |
DE69821674T2 (de) | 2004-12-09 |
DE69821674D1 (de) | 2004-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031559B2 (ja) | 入力信号の自動利得制御のための自動利得制御回路 | |
US6807134B2 (en) | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus | |
JP3098660B2 (ja) | クロック再生装置及びrllチャネルクロック再生方法 | |
JP4187811B2 (ja) | サンプル・フィルタ装置 | |
JP3967800B2 (ja) | 信号処理装置 | |
JPH07264057A (ja) | 位相同期回路および記録再生装置 | |
US6690635B2 (en) | Reproducing apparatus | |
US6765856B2 (en) | Information reproducing apparatus and phase lock control apparatus | |
US5848040A (en) | Data reproducing apparatus and method | |
EP0859362A2 (en) | A data decoding apparatus | |
JP3481422B2 (ja) | ディジタル記録再生装置 | |
US7321531B2 (en) | Apparatus for reproducing data from optical storage medium using multiple detector | |
KR100238255B1 (ko) | 광 디스크 재생 시스템의 데이타 복원장치 및 방법 | |
US7460451B2 (en) | Information-reproducing apparatus equipped with PLL circuit | |
JP3428339B2 (ja) | 位相同期制御回路 | |
US6118606A (en) | Apparatus for generating a signal whose phase is synchronized with an inputted digital signal | |
KR100213032B1 (ko) | 자기기록 재생장치에서 디지탈 신호 검출 장치 | |
US5751506A (en) | Digital information reproducing apparatus using partial response detection method including quadruple processing | |
US6374035B1 (en) | Signal processing device | |
KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
JP3824204B2 (ja) | 情報再生装置 | |
JP3498333B2 (ja) | データ伝送系におけるタイミング信号再生回路およびディジタルビデオ信号処理装置 | |
JPH07296524A (ja) | デイジタルデータ再生装置 | |
JP3488074B2 (ja) | ディジタル記録再生装置 | |
JP3119556B2 (ja) | 等化識別装置及び等化識別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |