JP4031559B2 - 入力信号の自動利得制御のための自動利得制御回路 - Google Patents
入力信号の自動利得制御のための自動利得制御回路 Download PDFInfo
- Publication number
- JP4031559B2 JP4031559B2 JP25640297A JP25640297A JP4031559B2 JP 4031559 B2 JP4031559 B2 JP 4031559B2 JP 25640297 A JP25640297 A JP 25640297A JP 25640297 A JP25640297 A JP 25640297A JP 4031559 B2 JP4031559 B2 JP 4031559B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- region
- gain
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 230000003044 adaptive effect Effects 0.000 description 11
- 238000011084 recovery Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100317039 Aedes aegypti VGA1 gene Proteins 0.000 description 1
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- BWBONKHPVHMQHE-UHFFFAOYSA-N tiocarlide Chemical compound C1=CC(OCCC(C)C)=CC=C1NC(=S)NC1=CC=C(OCCC(C)C)C=C1 BWBONKHPVHMQHE-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/05—Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container
- G11B15/087—Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container by sensing recorded signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B2020/1087—Digital recording or reproducing wherein a selection is made among at least two alternative ways of processing
- G11B2020/10888—Digital recording or reproducing wherein a selection is made among at least two alternative ways of processing the kind of data being the selection criterion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
- G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、データ処理装置および方法、並びに、接続に使用される電子回路に関し、特に、これに限定されるわけではないが、DDSデータ記憶システムを使用して、記憶されたデータを検索する装置および方法に関連する。また、本発明は、一般に、1又は複数の通信チャネルにおけるデータ処理の装置および方法に関する。
【0002】
【従来の技術】
特に、ISO11EC標準12247で定義されたDDS(デジタル・データ記憶)手段によって、コンピュータ・データのような、大容量のディジタル・データを確実に記憶し検索する装置を提供することが、既に知られている。
【0003】
上記のフォーマットを使用するDDS読出し/書込み装置において、データは、1又は複数の電気磁気ヘッドを備える回転ドラムによって、磁気媒体でコーティングされたテープから成る細長い記録媒体上に記録される。テープは、2つのスプールまたはリール間に渡るパスに沿って、モータ駆動キャプスタンによって動かされ、部分的にドラムのまわりを巻く。ドラムのヘッドの回転面は、テープの移動面に対してある角度をなして配置されているので、各ヘッドは、中心線に対してある角度でテープの幅を横切って延びる連続したトラックに沿ってテープを横切る。この装置は、テープ上へ記録するに適した誤り検出訂正コードを含む信号にデータをエンコードする回路を含み、記録媒体の特性に最も適した形にそれらの信号を調整する回路を含む。データ検索のために、テープ上に記憶された磁界変化を検出し、次の処理にふさわしい形式にそれらの信号を調整して対応する信号を誘導し、エンコードされたデータをデコードして、エラーを検出し訂正するために付加的な回路が備えられる。
【0004】
現在のフォーマット(DDS−2)において、データは、1インチにつきおよそ61キロビット(kbpi)(1センチメートルにつきおよそ24キロビット)のビット密度で記録される。このビット密度で、典型的なDDSテープ・カートリッジは、最も長く使用可能なテープと、テープが収容することができるデータ量を最大にするデータ圧縮のような技術を使用して、およそ8ギガバイト以上のデータを、現在記憶することができる。コンピュータ装置の使用が絶え間なく増加し、そのような装置によって処理され記憶されるデータ容量が増加するに従って、さらに、DDSテープ・カートリッジの容量を増やすことが望まれるようになった。
【0005】
我々は、線形記憶密度を2倍にし、ユーザ・データのために使用できる記録トラックの割合を増やすことによって、さらに記憶容量を増やす新しいフォーマット(DDS−3)を開発するプロセスにある。これとともに、これらの改良は、与えられたテープ長さのカートリッジに対して、DDS−2のデータ容量の約3倍の容量を提供すると予測されている。DDS−3フォーマットは、最も長く実行可能なテープ上に記録するとき、12ギガバイトの圧縮されていないユーザ・データか、または一般的に24ギガバイトの圧縮されたユーザ・データの記憶容量を提供するように設計される。
【0006】
この方式の詳細は我々の以前に発表された国際特許出願WO95/15551によって示され、その特許出願の内容は、ここで参照されて取り入れられている。
【0007】
DDS−3の線形ビット密度がDDS−2の2倍であるため、テープの上のビット間隔は、好ましい読取りヘッドのギャップのおよそ半分である。このことは、読取りヘッドからの出力信号が、2つの離れたレベル(+1、−1)の間で変化する代わりに、3つのレベル(+2、0、−2)の間で変化し、即ち、DDS−3は、3レベル・システムであることを意味する。
【0008】
部分応答最大確度(PRML:Partial Response Maximum-Likelihood)データ回復チャネルの使用によって、記録されたデータを回復することが提案されている。
【0009】
「部分応答」とは、検出回路入力で決定性符号間干渉を強制することによって、データ転送のためにナイキスト周波数バンド幅までを必要とするだけの、実行可能な部分応答信号方式を示す。その一例は、離散的時間伝達関数F(D)=D+1によって示される、PR−1(または対2進(duobinary))部分応答システム(記録チャネル伝達関数)である。他の例として、クラスIVやPR−4のようなものが存在し、これらの可能性を除くものではない。
【0010】
「最大確度」とは、1度にちょうど1つの受取られたサンプルの代わりに、受取られたサンプルのシーケンスを使用する出力データの最も適当なシーケンスを選択するヴィテルビ・アルゴリズムを実行する、最大確度検出デコーディング方式を示す。
【0011】
DDS‐3の一般に提唱される方式の読取りモードにおいて、ほぼ等化された信号が受取られて自動利得制御(AGC)にかけられ、信号振幅が確立され安定させられ、次いで完全な適応性等化(Adaptive Equalisation)にかけられ組み合わされたPRー1ターゲットになる。適応性等化ステップにおいて、適応性のサンプルされた有限インパルス応答フィルタが、3レベルPR‐1ターゲット伝達関数を提供するために使用される。一実施例において、適応性等化の後、信号は、アナログからデジタルへ変換され、3レベル・ヴィテルビ(Viterbi)(すなわち最大確度)検出が続く。これを実行するために、クロック情報は、入力信号から抽出されて、適応性イコライザ、アナログ/デジタル変換器、およびヴィテルビ・デコーダを同期させるために使用される。他の実施例において、アナログ/デジタル変換の後で、適応性等化が代わりに実行される場合がある。
【0012】
以前のDDSフォーマットにおけると同様に、提案されたDDS−3フォーマットにおいても、データは、交互のアジマス(azimuth)の一連のトラック(それぞれAトラックおよびBトラックと呼ばれる)として記憶される。各トラックのそれぞれの端は、消耗してもよいマージン領域で占められ、フロント・マージンの後にしばしばそのマージンから区別がつかないプリアンブル領域が続く。プリアンブル領域は、通常単純な正弦波のトーンであり、データを全く運ばないが、AGCループとクロック回復ループが速いロック・オンを達成するのを可能にし、さらに、メイン・データ領域の始まりを識別するために存在する。プリアンブル検出回路は、適応性イコライザを制御してチャネルがプリアンブルやマージン領域を適応化しないようにする。こうしないと、チャネルがデータ部分について最適化されないからである。
【0013】
この明細書において、通信チャネルの用語は、記録媒体から読み取られるデータのチャネルを含む広い意味で使用される。
【0014】
【発明が解決しようとする課題】
ヴィテルビ検出回路と適応イコライザの安定した動作のために、信号の利得は、予め設定された限度外に変わってはならない。理想的には、信号の絶対利得および相対利得は、ヴィテルビ検出回路に対して1%未満である。しかし、絶対利得ではわずかに大きい変化に耐えられる。適応イコライザについてはそれほ要求が大きくないが、まだ典型的にはオフセット利得が10%以下で、相対利得が1%以下であることを要求する。
【0015】
我々は、ピーク検出を使用している従来の自動利得制御ループが、それらの変化するスペクトル特性のために、プリアンブルとメイン・データ領域との間のインタフェースに利得ステップを導入し、これが、下流において信号レベルの変化として間違って解釈されるということを見いだした。
【0016】
ピーク検出器を使用して利得の荒調整をし、次いで微調整をするために個々のビットを調べるある種の利得制御システムがある。これらのタイプのシステムは、データ駆動され、クロックの回復が乱されると崩れやすい。
【0017】
【課題を解決するための手段】
我々は、クロック信号の回復を必要としないような、強力な利得制御システムを開発した。さらに、好適なシステムにおいて、たとえマージン/プリアンブルおよびメイン・データ領域が異なるスペクトル特性を持っていても、共通の簡単なピーク検出器を使用することができる。
【0018】
従って、この発明の一面において、第1の信号領域とそれに続く第2の信号領域を有する入力信号の自動利得制御を行う自動利得制御回路が提供される。この回路は、
入力信号を受け取って増幅する可変利得増幅器手段と、
前記増幅器手段の出力および前記第1および第2の信号領域のためのそれぞれのターゲット値に応答して、前記増幅器手段によって適用された利得を制御する利得制御ループと、
前記第1および第2の信号領域のそれぞれに適用された利得をモニタし、それに従って前記ターゲット値のうちの少くとも1つを調節するターゲット制御手段と、
を備える。
【0019】
このように、第1および第2の信号領域のスペクトルの差異に対して、利得制御ループの異なる応答を自動的に調整することが可能である。自動利得制御回路の実施例は、2つ以上の領域を含む信号に拡張使用して、信号領域間のそれぞれの遷移で利得ステップを調整することができる。
【0020】
前記ターゲット値のうちの1つは一定のままであり、他のものが前記モニタされた利得信号に従って調節されるのが好ましい。
【0021】
本発明の自動利得制御回路は、例えばAトラックからとBトラックからの2つの異なる入力信号で動作するよう適応することができる。したがって、回路は、同じく第1の領域と第2の領域を有する(例えばBトラック)からなる入力信号を受取る手段を含み、前記利得制御ループは、前記入力信号の前記第1および第2の信号領域のうちの少くとも1つについてのそれぞれのターゲット値に応答する。
【0022】
前記利得制御ループの応答は、前記ターゲット制御手段と比較して比較的速いのが好ましい。
【0023】
自動利得制御回路が、すみやかに、且つスムーズに適応することができるように、回路は、予め設定された値の間で利得制御ループの応答およびバンド幅を調節する手段を含む。例えば、バンド幅は、速いロックオンを達成するために第1の信号領域のはじめで高くてよく、これに正確な整定を可能にする中間バンド幅が続き、次いで第2の信号領域の直前で低いバンド幅になる。
【0024】
自動利得制御回路が、例えば、テープ記憶装置の中のデータのトラックかブロックを含む信号を制御するデータ読み取り装置で使用される場合、前記第1の信号領域は、プリアンブルかマージン領域を含み、前記第2の領域は、ランダム・データ領域を含む。プリアンブル/マージン領域とランダム・データ領域の間の遷移は、プリアンブル検出回路を使用して検出するのが便利である。
【0025】
利得制御ループは、前記増幅器手段からの出力の第1と第2の信号領域の両方のピークを検出するピーク検出手段を含むが、他のレベル監視システムを使用することもできる。
【0026】
他の面において、本発明は、第1および第2の信号領域を含む入力信号の自動利得制御のための自動利得制御回路を提供する。この回路は、変更可能な利得増幅器手段と、前記増幅器手段の出力と前記第1の信号領域および第2の信号領域のそれぞれのターゲット基準値に従って、前記変更可能な利得増幅器手段によって適用された利得を調節する利得制御手段と、を含む利得制御ループを有する。利得制御手段は、前記第1および第2の信号領域に適用される利得の差異を減少するか、最小にする。
【0027】
また、本発明は、第1の信号領域とそれに続く異なる特性の第2の信号領域を含む信号の実質的に連続する利得を提供する自動利得制御方法に拡張され、この方法は、利得制御ループ中で利得制御信号をモニタし、前記第1と第2の信号領域のそれぞれのターゲット値を提供し、前記第1の信号領域と前記第2の信号領域の前記利得制御信号の値を判断し、そして、前記値に従って、少くとも1つのターゲット値を調節することを含む。
【0028】
以上に発明を説明したが、本発明は上述したもののほか以下に記述するものをも包含する。
【0029】
【発明の実施の形態】
ここに記載されているデータ記憶装置は、DATC協会規格(1987年6月、日本電子機械工業会(東京(日本)))に従うPCM音声データの記憶装置に使用されるフォーマットと同様のフォーマットで、記録テープ上の斜めのトラックにデータを記憶するらせん走査技術を利用する。しかしながら、本発明の装置は、ディジタル化された音声情報よりもむしろコンピュータのデータを記憶するのに適用される。従来同様に、この装置は、ヘッド・ドラムが回転しているとき、磁気テープが所定の角度で回転ヘッド・ドラムを横切るらせん走査テープ・デッキを含む。ヘッド・ドラムは、直径に関して向かい合った一対の読取りヘッドと、読取りヘッドと90度の位置に、直径に関して向かい合った一対の書込みヘッドを収納する。従来同様に、これらのヘッドは、テープを横切って斜めの重なるトラックに書き込む。1つのヘッドで書き込まれるトラックは、正のアジマスを有し、もう一つのヘッドで書き込まれるトラックは、負のアジマスを有する。
【0030】
トラックは、装置に提供されるデータ(メイン・データ)およびサブ・コードとして知られている補助情報の項目を記憶するために使用され、このサブ・コードは、例えば、メイン・データの論理的な構成、テープ上の配置、一定の記録パラメータ(フォーマット識別子やテープ・パラメータなど)、およびテープ使用ヒストリに関連する。また、トラックは、データ・バイト境界を識別することを可能にする同期バイト(sync bytes)を含み、この同期バイトは、テープ移動などを制御するタイミング信号を生成するために使用される。各々のトラックの始めと終わりにはマージン領域があり、始めのマージンとメイン・データ領域の間にプリアンブル・ブロックがある。
【0031】
図1において、テープ10上に記憶されたデータは、メイン・ドラム上の読取りヘッド12によって読取られ、信号は回転変圧器14を通して増幅器16に渡され、そこからフィルタ18に渡され、組み合わされたPR−1ターゲットに初期近似等化される。実際上、一端をアースするのではなくむしろ読取りヘッドから差動信号が受け取られる。しかし、図1は、1つの信号ラインのみを表示している。それから、信号は、自動利得制御(AGC)回路20に供給され、フィルタおよび積分回路18から受取った3レベル信号の+2と−2の振幅を確立して安定させる。AGC回路20からの信号は、クロック信号を回復する位相同期ループ(PLL)22に供給され、更に、結合されたPR−1ターゲットへの適応性等化を提供するフィードフォーワド・イコライザ(FFE)24として記載される適応フィルタに渡されるので、、全チャネル周波数応答が、理想的なPR‐1の部分応答チャネルの特性と一致する。フィルタされた信号は、アナログ/デジタル変換器(ADC)26に供給され、フィルタされた信号のディジタル化されたバージョンとなり、ヴィテルビ検出回路28へ供給される。ヴィテルビ検出回路28の出力は、NRZI−エンコードされたデータ・ストリームである。他の実施例において、フィードフォーワド・イコライザ24は、アナログ/デジタル変換器の前でなくて後に設置される。
【0032】
図2を参照してこの発明の自動利得制御システムの一実施例をより詳細に説明する。2つの差動信号ラインが明白になる。
【0033】
動作時、自動利得制御システムは、指定された公称振幅の範囲内で、FFE24に一定の信号振幅を与えるのに役立つ。理想的な動作のために、この振幅は、1つのトラックの長さに沿って、または、同じアジマスのトラック間で変化してはならない。指定された絶対利得エラーの境界内では、信号振幅は、それが実質的に一定である限り、大きさは重要なことではない。AGC制御ループのどのような一時的な動作の間でも、VGA32の振幅の変動は、絶対利得エラーより非常に小さい予めセットされた相対利得エラーの範囲内に制御されなければならない。記録されたトラックは、異なるスペクトル特性の帯域を含む。これらの帯域の最も重要なものは、プリアンブル領域とランダム・データ領域である。AGCブロック20の理想的なオペレーションの流れのために、AGCシステムは、全体としては、周波数スペクトルの変化に対して免疫がなければならない。プリアンブル領域とランダム・データ領域の間の境界のいずれの側でも、相対振幅許容範囲を越えてはならない。
【0034】
信号が、ライン30上で電圧利得増幅器(VGA)32に入力され、出力は、出力ドライバ34を通過して、前方のADC26またはFFE28(図2で示さず)に渡される。増幅器38、ローパスフィルタ40、およびサマー(合算器、summer)42を有するフィードバック・ループ36が、DCオフセット制御のために用意されている。また、出力ドライバ34からの出力は、出力信号のピークを検出する共通の簡単なピーク検出器44に渡される。ピーク検出器44の出力は、デジタル/アナログ変換器(DAC)46からのターゲット値と共に、比較回路として働く演算相互コンダクタンス増幅器(OTA:operational trans-conductance amplifier)48(VGA制御電圧)に供給される。
【0035】
増幅器48の出力は、VGA32に利得制御信号を供給する利得制御回路50に供給される。ピーク検出回路44、増幅器48、および利得制御回路50によって定義される利得制御ループは、比較的速い応答時間を有する。
【0036】
また、増幅器48の出力は、プリアンプ52とラッチング比較器54に供給され、ラッチング比較器54は、プリアンブル領域とメイン・データ領域の間のインタフェースでまたはその直前で、VGA制御電圧のメジャーVGA1を追跡し、それを保持する。VGA制御電圧の第2のメジャーVGA2は、いくつかのチャネル・ビットの後に(すなわち、メイン・データ領域の初めで)取られる。VGA1とVGA2の直接の比較によって、電圧利得アンプ32の利得は、プリアンブル領域とランダム・データ領域の間で転移する際に、増加したのか減少したのかを示す。この情報に基づいて、該当するAまたはBトラックのピーク検出器のプリアンブル・ターゲットを保持している該当するカウンタ60または62は、増やされるか減らされる。プリアンブル・ターゲットの調整は、ライン64を通して可能にされ、また不可能にされる。レジスタ65は、全ての条件下でのピーク検出器44についてのランダム・データ・ターゲットに対する定数値を保持する。ターゲット制御ループの応答は、利得制御ループより遅い。
【0037】
初期トレーニング期間後、プリアンブル・ターゲットは、プリアンブル領域とメイン・データ領域の間のインタフェースの直前とその後で、VGA制御電圧を等化するよう適応している。これは、次のトラックのために用意されてカウンタ60と62に保持されるそれぞれのターゲット値を持つAおよびBトラックについて別々にになされる。
【0038】
したがって、この回路において、プリアンブルとランダム・データに対する単純なピーク検出器44の異なる応答は、適応的に調整される。プリアンブル・ターゲット・カウンタ60と62は、オーバーフローやアンダーフローをしない飽和カウンタである。したがって、1つが、現在その最大カウントを保持し、更に増加することを要求されるならば、それはその最大カウントを維持する。同様に、それがその最小のカウントを保持しているとき、更に減らすように要求されるならば、それは最小のカウントを維持する。
【0039】
ターゲット制御ループのバンド幅や応答時間は、ライン51でOTA増幅器48のバンド幅モードを調節することによって、プレセット値の間で調節される。AおよびBのトラックのプリアンブル領域は、クロック回復ループとAGCループが、既知の特性のデータ上で速いロックアップを達成するのを可能にするために存在し、したがってそのような領域は短い。
【0040】
AGCシステムのバンド幅は、この速いロックアップを容易にするために、プリアンブル領域の開始で高いように選択される。大まかな振幅調整が達成されたならば、正確な利得振幅調整が達成されるまで、媒体バンド幅モードをライン51で選択することができる。それから、VGA制御電圧による過度の信号の変調を避けるために、ランダム・データの到着に先立ち低帯域幅モードが選択される。
【0041】
この配列によって、利得は、下流を処理するに十分正確に制御することができる。
【0042】
図3を参照すると、AGCブロック20を通過した後、信号は、FFE24に加えられる。FFE 24は、有限インパルス応答(FIR)フィルタ66と、係数コンデンサ69のバンク68と、回路70を有する。回路70は、ライン72上の出力と基準ジェネレータ74によって生成された基準値との間のエラーを減らすために係数を適応させる。
【0043】
AGCブロック20からの信号は、入力の連続的に遅らされたバージョンを同時に生成する遅延78をもつタップ付き遅延線76上のFIRフィルタ66へ入力される。FFE24内の回路構成の大多数は、スイッチ・コンデンサ技術で実行される。FIRフィルタ66の76での入力は、位相ロックループ(PLL)22によって決定されるクロック・タイムでコンデンサを充電することによって、サンプルされる。それから、この電荷は、遅延線を形成するビット時間に1つのコンデンサから他のコンデンサに渡される。
【0044】
遅延線に沿った各段の出力は、乗算器79で、関連する係数コンデンサ69からのそれぞれの加重係数で乗算され、全ての加重出力は、サマー80によって合計され、ライン72上にフィルタ・デジタル出力を提供する。
【0045】
レジスタ68の係数は、位相ロックループ22によって定義されるようなビット・サンプリング時間で、ライン72上の等化されたアナログ信号のSN比(SNR)を最大にするよう繰り返して適応される。一方、ヘッドとテープの周波数応答またはヘッドとテープの接触条件は変化する(製造中のまたは動作中のどちらでも)。 DDS−3モードにおいて、PR−1入力信号は、フィルタ18によって、通常、スペクトルで形成され、3つのレベル(+2、0、−2)から成る。この場合、適応ブロック70において、係数は、平均最小二乗(LMS)アルゴリズムで適応させられる。その場合、基準ジェネレータ74によって提供される最も近い3レベル公称信号レベルとFIRフィルタ出力との差であるエラー信号を使用する。エラー信号は、分岐され遅延された入力信号と共に、それぞれの乗算器82に並列に供給され、これは、係数コンデンサ69に各係数を適応させるために使用される。
【0046】
DDS−3モードにおいて、等化された信号は、それが基準ジェネレータ74からの基準値を使用する+2、0、または−2の信号であると考えられるかどうかを判断するために決定ブロック84でモニタされる。基準ジェネレータ74は、信号が+2、0、または−2のいずれかであるかを決定するために決定ブロック84が使用するプラスマイナス1のスライス・レベル信号を供給する。次いで決定ブロックは、基準ジェネレータ74に、適当な+2、0、−2の公称レベルをエラー・サマー75に供給させる。エラー・サマー75は、フィルタ出力信号をも受取り乗算器82に供給されるエラー信号を得る。適応のレートは、乗算器86、88で、信号(μsig)とDC係数(μdc)についてのプレセット値(一般的に6)の間で変化する。
【0047】
FFE24は、ランダムなデータ領域に対して最適の係数セットからすぐにはずれて適応するので、AおよびBデータ・トラックのプリアンブルまたはマージン領域に適応することを許されてはならない。メイン・データ領域の開始と終了は、テープ上のデータの構造と読込まれるフォーマットの知識に基づき、とりわけプレアンブル検出器23(図1)に依存して、タイミングとインテリジェントな決定の組合せを使用するデータ回復状態マシーンによって、通常予測される。プリアンブル検出回路23は、従来のタイプのものでよく、典型的にはプリアンブル領域の純粋な正弦波のトーンにマッチした整合フィルタの形であってよい。それは、信号が特徴のある正弦波のトーンを含む時、高い出力を供給する。プリアンブル検出回路23の出力は、状態マシーン21に供給され、状態マシーンは、AおよびBプリアンブルとAGC20におけるメイン・データ・ターゲットについてターゲット切り替えを制御し、フィードフォーワド・イコライザ24におけるAおよびBトラック係数の選択をも制御する。
【0048】
AおよびBトラックのスペクトル特性は相違し、コンデンサ69は、AおよびBトラックに対する別々の係数を記憶し、適当なセットの係数が各トラックの始めでFFEコンデンサ69に書き込まれる。
【0049】
この装置は、係数コンデンサ69に対応する一組の係数レジスタ(図示せず)を含む。コンデンサ69で保持された値は、A/Dコンバータによって処理され、係数レジスタに記憶される。各トラックの始めで係数を回復するために、それらは、デジタル時間ログ・コンバータによって処理され、コンデンサに供給される。したがって、典型的な順序は、次のようになる。
1. A係数レジスタの内容がFFE係数コンデンサ69に書き込まれる。
2. FFEは、ブロック70によって実行される適応処理に従って、Aトラック上にこれらの係数を適応させる。
3. 適応されたFFE係数コンデンサ69の値がディジタル化され、A係数レジスタに記憶され、B係数レジスタの内容がFFE係数コンデンサ69に書き込まれる。
4. FFEは、ブロック70によって実行された適応処理に従って、Bトラック上にこれらの係数を適応する。
5. Bトラックの適応されたFFE係数コンデンサ69の値がディジタル化されて、B係数レジスタに記憶される。
【0050】
しかしながら、いろいろな他のルーチンが続いてもよい。例えば、そのアジマスの前のトラックの終わりで適応された係数値にかかわりなく、各トラックが、トラックの始めで係数コンデンサへロードされる係数のそれ自身の標準セットを有することがありえる。または、係数コンデンサは、そのアジマスの前のトラックを介する途中の一部で受け取られ適応された値をロードされてもよい。係数がとられる位置は、最高の適応を提供するための機械条件に従って最適化される。例えば、トラックが曲っている場合、トラックに沿っておよそ途中の半分から係数をとることがベストとなる。あらゆる機械の設計で、最適な位置は経験的に決定され、そして、製品化される機械は、この地点で係数をとるようにプログラムされる。AおよびB係数を異なるポイントでとることができる。
【0051】
したがって、前のAトラックについての読取り動作の最小のエラー部分からの適応されたフィルタ係数は、次のAトラックの係数の初期セットとして使用することができ、そして、同様の処理がBトラック係数に適用される。トラック終わりの非線形に迷い込むのを避けるために、読取り動作の最小エラー部分の開始の後、あらかじめ決められた時間に係数値をとるために「スナップショット・タイマ」方式を使用することがえきる。
【0052】
一実施例において、所与のAまたはBトラックの係数の連続したセットを多くのトラックにわたって平均して、次のAまたはBトラックのための係数の初期セットとして、使用することができる。これは、1トラックでは素早く適応させることができ、多重トラックでは遅いという利点がある。これは、デジタル方式で最も容易に実施することができる。
【0053】
特別な例として、AおよびBトラック係数セットのそれぞれにおいて、13の信号の係数と1つのDC係数がある。
【0054】
もし、FFE24が、読取り信号でドロップ・アウトに対抗する間、適応しているならば、FFE係数は、回復することができない状態に誤って適応することがある。これに対抗するために、自動再始動装置が組み込まれる。中心係数がプログラム可能な閾値(例えば50%)の下に落ちると、その係数は全て、デフォルト・セットの値に強制される。例えば、中心信号係数に1単位の値がロードされるときの単位ステップのインパルス応答および残りの信号係数は、ゼロに強制される。この開始位置から、FFE24は適応し続けることを許される。それは、再び誤って適応するならば処理が自動的に繰り返されるか、または、ドロップ・アウトが回復可能な信号を含むならば、互いに正しい目標値に近づく。
【0055】
したがって、図に示した実施例において、中心係数は、それを基準ジェネレータ91からのプリセット基準値と比較する比較回路90に供給され、そして、もし、実際問題として、中心係数が、不正確な状態で安定した係数になるような値以下に落ちた場合、係数のデフォルト・セットを強制する「キック・スタート」ルーチンを実行する。
【0056】
トラック交差モードにおいて、テープの上のトラックが読取りヘッドの走査パスと整合しないとき、ヘッド出力信号は、1走査につき何回も良/不良のSNRの間を循環し、この状況において、図3の方式は、回復されるデータ量を増やすことができる。
【0057】
FFE係数の多数の安定した、適応された状態が可能であるが、これらうちの小さなセットだけがこの方式に有用である点に留意する必要がある。上述された技術は、中心係数だけをテストしており、全ての可能な望ましくない状態を検出することができるというわけでない。しかしながら、この技術は、この中心係数に加えて、またはこれに代えて他の係数をモニタするように拡張することができ、また、係数の異なるデフォルト・セットを強制することができる。また、それを一つの限度でなく範囲として、モニタすることができる。
【0058】
ここで図4を参照すると、位相同期ループ22は、いろいろな異なる条件で、読み取り波形からビット・クロックを回復させることを要求される。本質的に、位相ロックループ22は、周波数と位相同期をトラックの最初で獲得しなければならず、許容できる位相エラーで、ヘッド・テープ速度ジッタに起因するビット周波数変動に追従しなければならない。
【0059】
幅広いアウトラインにおいて、位相同期ループ22は、位相検出器92、ループ・フィルタ94、および位相アキュムレータ96を有する。位相アキュムレータ96の出力は、システム・クロック・タップ付き遅延線98から得られる一連のクロック信号から適当なクロック信号を選択するために使用される。
【0060】
入力信号が、AGC20で自動利得制御にかけられるので、公称レベルが、2、0、−2の単位となる。2つの入力比較回路100、102は、入力信号が+/−1単位(近似)閾値を横切る時間を捜す。そして、これらの閾値交差の時間は、位相エラーを決定するために現在のクロック・タイム(システム読取りクロック)と比較される。位相エラーは、デジタル(すなわち、位相エラーの符号と大きさに従い、−4、−3、−2、−1、1、2、3、4)でエンコードされて、ループ・フィルタ94に渡される。
【0061】
ループ・フィルタ94で、(デジタルの)位相エラーは、2つの乗算器104、106とアキュムレータを使用してフィルタされる。上位フィルタリング・パスで、位相エラーは、定数(Kp)を掛られる。下位フィルタリング・パスで、位相エラーは、定数Kiを掛けられ、その結果は、Kiアキュムレータ108によって累算される。累算された(Ki)結果と直接の(Kp)結果は、一緒にサマー110で加えられて、位相アキュムレータ96に渡される。
【0062】
位相アキュムレータ96は、ループ・フィルタ94の出力を積分する。位相アキュムレータ出力の上位4ビットが、「ポインタ」の働きをする。このポインタは、遅延線98で得られる外部のシステム・クロックの16の遅延バージョンのうちのどれが、システム読取りクロック(すなわち、入力信号に同期されたクロック)として使用されるかを示す。
【0063】
したがって、入力信号がシステム読取りクロックと位相外れになるにつれて、位相エラーがループ・フィルタ94の出力で大きな値になり、それによって、位相アキュムレータ96がインクリメントし、結局その出力の上位4ビットを変更する。これによって、入力信号の位相により近いシステム・クロックの遅延バージョンが選択される。
【0064】
本方式のより細部を参照すると、最終製品における誤り率を最適化するためにループ・フィルタ・パラメータは、プログラム可能であり、第2順位のループが仮定される。更に、ループのバンド幅は、2つの前もってプログラムされた値の間で、リアルタイムでスイッチ可能である。これは、プリアンブル・ゾーンを最も有効に利用するためであり、データ領域で低い位相ジッタを維持する。位相同期ループ22は、トラックの通常のリプレイの間に発生する信号ドロップ・アウトの後、位相同期を回復させることができなければならない。
【0065】
回復させられた読取りクロックは、FFE24、ADC26およびヴィテルビ・デコーダ28を駆動するので、強力でなければならない。位相同期ループ22は、DDS−1/2またはDD−3のフォーマットで稼働ができることが好ましい。DDS−1または2のフォーマットは、ビット・サンプリング時間がアイ・センタにあるとき2レベルの信号になる。ここで、この方法は単純で振幅変動に比較的無感応であるので、位相検出器92は、典型的にゼロ交差のテストをする。
【0066】
DDS−3フォーマットで、フォーマットの読取りは、3レベルのPR−1信号になる。この場合、位相検出器92は、入力信号の大きな部分を不合格とすることなく、単純なゼロ交差のテストをすることができない。閾値交差方式が必要とされる(およそ+1、−1)。
【0067】
したがって、PLL22は閾値交差時間位相検出器92を含み、その出力は、離散的なステップに量子化される。DDS−1または2のモードで、位相検出器は、ゼロ交差に応答するが、DDS−3モードでは、2分の1公称信号レベル交差に応答する。
【0068】
図4は、位相検出器92を介す2つの(概念上の)パスを示す。ここで、入力信号(AGC20から)は、100、102で、半分の公称信号レベル閾値レベル(正および負)のそれぞれと比較される。入力信号の中の閾値交差のタイミングは、比較回路出力サンプラ116で、(16のタップ付き遅延線98から誘導された)出力クロックの(1/8の期間でシフトされた)8つの均一に区切られた位相と比較される。そして、ループ位相エンコーダ118で、現在の出力位相選択と比較される。量子化された位相は、入力交差が落す8つの出力クロック位相の間から、ループ位相セレクタ120によって直接判断される。
【0069】
DDS−1または2のモードで、入力信号は、単一の公称ゼロ・レベル基準値と比較され、図4の上位(概念上の)信号パスのみが使用される。DDS−3モードで、半分の公称信号閾値は、位相検出器閾値基準レジスタ112、114から誘導される。これらのレジスタは、DAC基準値をAGCランダム・データ・ターゲットDAC基準値にプログラムする。この方式は、AGCターゲットおよびPLL位相検出器が独立して最適化されることを可能にする。
【0070】
ループ位相セレクタ120からの量子化された位相出力は、Kp(比例項)とKi(積分)項を有するデジタル・ループ・フィルタ94に供給される。図において、位相検出器92の出力は、(状態(−4、−3、−2、−1、0、1、2、3、4)をエンコードする)4ビット・バスととして、また、乗算器104、106の出力は、8ビット・バスとして表示される。
【0071】
KpとKi乗数は、一般的に以下の範囲を有することができる。
【0072】
【数1】
Kpの範囲 = 0............31
Kiの範囲 = 0............31
乗算器出力 = −124..........124
【0073】
Ki乗算器106は、この例では以下の範囲を有するKiアキュムレータ108に、データを渡す。
【0074】
【数2】
Kiアキュムレータ・ビット = 12
Kiアキュムレータ範囲 = −2048...........2047
【0075】
Kiアキュムレータ108は、入力Ki乗算器出力を積分するが、アキュムレータからの最上位8ビットが、110でKp乗算器104からの8ビットに加えられ、位相アキュムレータ96の(最下位)エンドに供給される。
【0076】
したがって、ループ・フィルタ94は、ビット周期毎に、位相アキュムレータ96へ、−252........252を供給することができる。KpおよびKi値の2つのプログラム可能な対がレジスタ105、107で得られ、ループに速いまたは遅い時間定数を与える。この定数は、システム要求に従って状態マシーンによって選択される。
【0077】
Kiアキュムレータ108は、位相同期を失うかまたはその危険にあることが示されるとき再プログラム可能なように構成される。例えば、プリアンブル領域においてPLL周波数が初期化される場合がある。いわゆる「スタント・モード(stunt modes)」の間、速い前進テープ運動のために、Aトラックの中心周波数が低くされ、Bトラックの中心周波数が高くされる(逆テープ運動ではその逆になる)とき、周波数オフセットが発生する。更に、Kiアキュムレータ108が正または負にオーバーフローし、中心周波数が許容範囲外にあることを示すことがある。さらにまた、上述のFFE係数「キック・スタート」ルーチンがトリガーされるならば、Kiアキュムレータ108は再び中心付けされてもよい。この状態は、テープ・ドロップ・アウトまたは信号に対してその他の障害が存在し、PLLがその位相同期を失いそうであることを示唆することを示す。
【0078】
これらの状態で、Kiアキュムレータ108の最上位ビットは、可変位相発振器周波数オフセット・レジスタ109の内容をロードされ、これにより周波数がデフォルト値に中心づけられる。例えば、周波数は、PLL22が現在のトラックを読み始めた周波数に再び中心づけられてもよい。
【0079】
デジタル位相アキュムレータ96は、ループ・フィルタ94の出力を合計し、4つの最上位ビットを使用して16のタップ付き遅延線98から出力クロック位相を選択する。この遅延線98は、それ自身、システム・ビット周波数クロックに位相ロックされている。また、この遅延線98からの16のシステム・クロック位相は、位相検出器92の比較回路出力サンプラ116によって、閾値交差のタイミングを実行するために使用される。ループ・フィルタ・アキュムレータ108から位相アキュムレータ96まで渡されたビットの数は、支援できる最大の周波数エラーを決定する。位相アキュムレータ96は、ループ・フィルタ94の出力(KpとKi項の合計)を積分する。最上位の4ビットは、現在のクロック位相として使用されたタップ付き遅延線からシステム・クロックの位相を選択するために使用される。
【0080】
位相アキュムレータ出力96は、この例では12ビットの数で表示され、単純な符号なしアップ・ダウン・カウンタとみなされる。したがって、正のループ・フィルタ出力が加えられると、アキュムレータは、それが4095に達するまでカウントアップし次いでゼロにラップアラウンド(折り返す)する。同様に、負のループ・フィルタ出力が加えられると、ゼロに達するまでカウントダウンし、4095にラップアラウンドする。これらの条件の下で、4つの最上位ビットは、単純に0から15までインクリメントし、再び0にラップアラウンドする。こうしてシステム・クロックの次第に遅れる位相が出力クロックとして選択される。
【0081】
タップ付き遅延線98は、16の均一に区切られたタップを有し、システム・クロックを供給される。概念的には、(システム・クロック周波数がチャネルのいろいろなオペレーティング・モードについて異なるとき)16番目のタップの出力が次のシステム・クロック期間と一致するように、遅延が調節される。
【0082】
レジスタ122からの静的位相オフセット値がサマー124で組み込まれ、このサマー124は、クロック・セレクタ126に出力を提供し、このクロック・セレクタ126は、タップ付き遅延線98から適当なクロック信号を選ぶ。ループがロックする位相と、FFE24およびADC26によって使用される出力128に加えられるクロック位相との間の静的位相オフセットについての必要性に対して2つの要因がある。第一に、PLL22が遷移が存在するビット端にロックするのに対して、FFE24は、ビットの中心でサンプルをとる。第2に、位相測定ループと、クロックがFFEで使用されるポイントとの間に未知の回路パス遅延がある。従って、位相オフセット・レジスタは、4ビットの(符号なし)数でプログラムされ、この数は、位相アキュムレータの4つの最上位ビットに加えられてFFE24、ADC26およびシステムの残りの部分に渡されるクロック位相を選択するが、PLL内部クロックのクロック位相を選択するためには使われない。PLL内部クロックのクロック位相は、クロック・セレクタ130によって選択される。
【0083】
以上、図1乃至4において、サンプル・アナログ方式に関して記述したが、本発明は、デジタル形式で実施することもできる。
【0084】
また、本発明は、同日に出願され、現在出願中の、出願番号96306940.6、96306938.0、および96306939.8の記載内容が本明細書中に参照され含まれる。
【0085】
本発明は、例として以下の実施態様を含む。
(1)第1の信号領域とそれに続く第2の信号領域を含む入力信号の自動利得制御のための自動利得制御回路であって、前記入力信号を受け取って増幅する変更可能な利得増幅器手段と、前記増幅器手段の出力に応じて、前記増幅器手段によって適用された利得を制御する前記第1および第2の信号領域のそれぞれのターゲット値に対応する利得制御ループと、前記第1と第2の信号領域の各々に適用される利得をモニタし、それに従って、少なくとも1つの前記ターゲット値を調節するターゲット制御手段と、を備える前記回路。
(2)前記ターゲット値のうちの1つは、一定のままで、その他のものは、前記モニタされた利得に従って調整される(1)記載の自動利得制御回路。
(3) また、第1の領域と第2の領域を含む更なる入力信号を受取り、前記利得制御ループは、前記更なる入力信号の前記第1および第2の信号領域のうちの少くとも1つのそれぞれのターゲット値に対応する(1)または(2)記載の自動利得制御回路。
【0086】
(4)前記利得制御ループの応答は、前記ターゲット制御手段と比較して比較的速い(1)乃至(3)記載の自動利得制御回路。
(5)予め設定された値の間で、前記利得制御ループの応答またはバンド幅を調節する手段を含む(1)乃至(4)記載の自動利得制御回路。
(6)前記第1の信号領域は、プリアンブルまたはマージン領域を含み、前記第2の領域は、ランダム・データ領域を含む(1)乃至(5)記載の自動利得制御回路。
(7)前記利得制御ループは、前記増幅器手段からの出力のピークを検出するピーク検出器手段を含む(1)乃至(6)記載の自動利得制御回路。
【0087】
(8)第1と第2の信号領域を含む入力信号の自動利得制御のための自動利得制御回路であって、変更可能な利得増幅手段を含む利得制御ループと、前記増幅手段の出力と、前記第1の信号領域と前記第2の信号領域のそれぞれのターゲット基準値に応じて、前記変更可能な利得増幅手段によって利得を調節する利得制御手段と、を備え、それによって、前記第1と第2の信号領域に適用される利得の差異を減少するか最小にする前記回路。
【0088】
(9)第1の信号領域とそれに続く異なる特性の第2の信号領域を含む信号の実質的に連続する利得を提供する自動利得制御方法であって、利得制御ループの利得制御信号をモニタし、前記第1と第2の信号領域のそれぞれのターゲット値を提供し、前記第1の信号領域と前記第2の信号領域の前記利得制御信号の値を決定し、前記決定された値に従って、ターゲット値のうちの少くとも1つを調節する前記方法。
【0089】
【発明の効果】
以上述べた通り、本発明の自動利得制御回路によれば、クロック信号の回復を必要としない、強力な利得制御システムが提供される。
【図面の簡単な説明】
【図1】 本発明の装置を含むデータ読み取り装置のメイン構成要素の概要ブロック図。
【図2】 図1で示した装置の一部分を形成する自動利得制御システムのブロック図。
【図3】 図1の装置で使用されるフィードフォーワド・イコライザ(FFE)のブロック図。
【図4】 図1の装置で使用されるクロック信号を入力データから抜き出すための位相同期ループのブロック図。
【符号の説明】
10 テープ 12 読取りヘッド
14 回転変圧器 16 増幅器
20 AGC回路 21 状態マシン
22 位相同期ループ 23 プリアンブル検出器
24 FFE 26 アナログ・デジタル変換器
28 ヴィテルビ検出回路
Claims (8)
- 第1の信号領域とそれに続く第2の信号領域を含む入力信号の自動利得制御のための自動利得制御回路であって、
前記入力信号を受け取って増幅する可変利得増幅手段と、
前記可変利得増幅手段の出力と第1および第2のターゲット値とに応じて、前記可変利得増幅手段が適用した利得を制御する利得制御ループと、
前記第1の信号領域に適用される利得および前記第2の信号領域に適用される利得に応じて、前記第1の信号領域に適用される利得および前記第2の信号領域に適用される利得の差を減らすように、少なとも前記第1および第2のターゲット値のうちの1つを調節するターゲット制御手段と、
を備える自動利得制御回路。 - 前記ターゲット値のうちの一つは一定のままであり、他のターゲット値が調整される、請求項1記載の自動利得制御回路。
- 第1の領域と第2の領域を含むさらなる入力信号を受け取り、前記利得制御ループは、前記さらなる入力信号の前記第1および第2の信号領域のうちの少なくとも1つのターゲット値に対応する、請求項1または2のいずれかに記載の自動利得制御回路。
- 前記利得制御ループの応答は、前記ターゲット制御手段と比して速い、請求項1乃至3のいずれかに記載の自動利得制御回路。
- 予め設定された値の間で、前記利得制御ループの応答またはバンド幅を調節する手段を含む、請求項1乃至4のいずれかに記載の自動利得制御回路。
- 前記第1の信号領域は、プリアンブル領域またはマージン領域を含み、前記第2の領域は、ランダム・データ領域を含む、請求項1乃至5のいずれかに記載の自動利得制御回路。
- 前記利得制御ループは、前記可変利得増幅手段からの出力のピークを検出するピーク検出器手段を含む、請求項1乃至6のいずれかに記載の自動利得制御回路。
- 第1の信号領域と異なる特性の後続の第2の信号領域を含む信号の連続する利得を提供する自動利得制御方法であって、
利得制御ループに適用される前記利得を監視するステップと、
前記第1および第2の領域にそれぞれのターゲット値を提供するステップと、
前記第1の信号領域における利得制御信号の値および前記第2の信号領域における利得制御信号の値を求めるステップと、
前記第1の信号領域に適用される利得および前記第2の信号領域に適用される利得の差を減らすように、求められた前記値にしたがって、前記ターゲット値の少なくとも1つを調節するステップと、
を含む自動利得制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96306941A EP0831480B1 (en) | 1996-09-24 | 1996-09-24 | Data processing apparatus and methods |
GB96306941.4 | 1996-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10112622A JPH10112622A (ja) | 1998-04-28 |
JP4031559B2 true JP4031559B2 (ja) | 2008-01-09 |
Family
ID=8225096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25640297A Expired - Fee Related JP4031559B2 (ja) | 1996-09-24 | 1997-09-22 | 入力信号の自動利得制御のための自動利得制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6169638B1 (ja) |
EP (1) | EP0831480B1 (ja) |
JP (1) | JP4031559B2 (ja) |
DE (1) | DE69620272T2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976819A (en) * | 1995-11-21 | 1999-11-02 | National Jewish Medical And Research Center | Product and process to regulate actin polymerization in T lymphocytes |
CA2239675C (en) * | 1998-06-04 | 2007-11-13 | Tet Hin Yeap | Suppression of rfi and impulse noise in communications channels |
US6493657B1 (en) * | 1999-08-20 | 2002-12-10 | Glp Partnership | Amplitude range matching system |
DE10085214T1 (de) * | 1999-11-22 | 2002-10-31 | Seagate Technology Llc | Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor |
EP1146505B1 (en) | 2000-04-10 | 2007-06-13 | Hewlett-Packard Company, A Delaware Corporation | Equalization preamble region in digital data storage (DDS) format |
US7359132B2 (en) | 2000-04-10 | 2008-04-15 | Hewlett-Packard Development Company, L.P. | Equalization preamble region in digital data storage (DDS) format |
TW481111U (en) * | 2001-03-30 | 2002-03-21 | Alex Machine Ind Co Ltd | Wheel set for bicycle |
US6766153B2 (en) | 2001-04-02 | 2004-07-20 | Itran Communications Ltd. | Dynamic automatic gain control circuit employing kalman filtering |
DE10124177A1 (de) | 2001-05-17 | 2002-11-28 | Infineon Technologies Ag | Verfahren zur Rekonstruktion von mit einer Symbolrate getakteten Daten aus einem analogen, verzerrten Signal |
US20030120484A1 (en) * | 2001-06-12 | 2003-06-26 | David Wong | Method and system for generating colored comfort noise in the absence of silence insertion description packets |
US6549079B1 (en) | 2001-11-09 | 2003-04-15 | Analog Devices, Inc. | Feedback systems for enhanced oscillator switching time |
EP1369993B1 (de) * | 2002-06-07 | 2005-11-09 | Alcatel | LVSD-Treiber in bipolarer und MOS-Technologie |
US6831510B2 (en) * | 2003-02-06 | 2004-12-14 | Fujitsu Limited | Continuous low-frequency error cancellation in a high-speed differential amplifier |
US8223827B2 (en) * | 2004-05-05 | 2012-07-17 | Agere Systems Inc. | Method and apparatus for generating filter tap weights and biases for signal dependent branch metric computation |
GB2423218A (en) * | 2005-02-03 | 2006-08-16 | Hewlett Packard Development Co | Data storage system read/write channel optimiser which compares measured metrics of read channel with desired nominal and adjusts channel in response |
US7030795B1 (en) * | 2005-05-17 | 2006-04-18 | Motorola, Inc. | Digital automatic gain control method and device |
US7693674B2 (en) * | 2005-05-20 | 2010-04-06 | Omniphase Research Laboratories, Inc. | Low-noise source |
US7295073B2 (en) * | 2006-01-19 | 2007-11-13 | Mediatek Inc. | Automatic gain control apparatus |
US20090232248A1 (en) * | 2006-03-24 | 2009-09-17 | Nec Corporation | Data receiving device and semiconductor integrated circuit including such data receiving device |
US7684291B2 (en) | 2006-06-05 | 2010-03-23 | Mediatek Inc. | Method and apparatus for blank detection of an optical disc |
US7724090B2 (en) | 2006-06-05 | 2010-05-25 | Mediatek Inc. | Loop control apparatus and method thereof |
CN101086854B (zh) * | 2006-06-05 | 2011-06-01 | 联发科技股份有限公司 | 回路控制装置及其方法 |
US7796480B2 (en) | 2006-06-05 | 2010-09-14 | Mediatek Inc. | Apparatus and methods for light spot servo signal detection |
US7417500B2 (en) * | 2006-06-19 | 2008-08-26 | Tzero Technologies, Inc. | Control of an adjustable gain amplifier |
US8073387B2 (en) * | 2007-05-22 | 2011-12-06 | Powerwave Technologies, Inc. | On frequency repeater with AGC stability determination |
US7872824B1 (en) | 2007-06-11 | 2011-01-18 | Western Digital (Fremont), Llc | Setting an operating bias current for a magnetoresistive head by computing a target operating voltage |
KR100968807B1 (ko) * | 2007-11-26 | 2010-07-08 | 한국전자통신연구원 | 가변이득증폭기 및 이를 포함하는 수신기 |
US7760458B1 (en) * | 2008-08-12 | 2010-07-20 | Western Digital Technologies, Inc. | Disk drive adjusting head bias during servo synchronization to compensate for over/under sensitivity |
JP2010108560A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Storage Device Corp | 信号増幅装置、記憶装置 |
KR101544859B1 (ko) * | 2009-03-23 | 2015-08-17 | 삼성전자주식회사 | 자동 이득 제어기 및 이를 포함하는 통신 단말기 |
JP2010251885A (ja) * | 2009-04-13 | 2010-11-04 | Panasonic Corp | Agc回路 |
CN108063601B (zh) * | 2017-12-29 | 2021-08-27 | 上海艾为电子技术股份有限公司 | 一种自动增益控制电路及信号处理系统 |
KR20210133799A (ko) * | 2020-04-29 | 2021-11-08 | 삼성전자주식회사 | 클럭 및 데이터 복구 장치를 포함하는 데이터 송수신 시스템 및 이의 동작방법 |
US11153129B1 (en) * | 2020-06-01 | 2021-10-19 | International Business Machines Corporation | Feedforward equalizer with programmable roaming taps |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660821A (en) * | 1970-06-17 | 1972-05-02 | Burroughs Corp | Disc file agc circuit |
US3879674A (en) * | 1973-12-27 | 1975-04-22 | Burroughs Corp | Automatic gain control circuit |
EP0063935A1 (en) * | 1981-04-24 | 1982-11-03 | Iomega Corporation | Method and apparatus for disk drive head positioning |
FR2576472B1 (fr) * | 1985-01-22 | 1988-02-12 | Alcatel Thomson Faisceaux | Procede et dispositif de commande automatique de gain d'un recepteur en acces multiple a repartition temporelle |
JPH0691481B2 (ja) * | 1987-08-18 | 1994-11-14 | 日本電気株式会社 | Agc回路 |
US4849711A (en) * | 1987-09-04 | 1989-07-18 | Digital Equipment Corporation | Automatic gain control system |
US4870370A (en) * | 1988-02-19 | 1989-09-26 | Silicon Systems, Inc. | Method and apparatus for two stage automatic gain control |
JP2672699B2 (ja) * | 1990-08-28 | 1997-11-05 | 株式会社東芝 | 磁気ディスク装置におけるagc制御装置 |
US5463603A (en) * | 1992-03-18 | 1995-10-31 | Imp, Inc. | Computer disk drive integrated data path circuit optimized for handling both data and servo signals |
JPH06244660A (ja) * | 1993-02-19 | 1994-09-02 | Toshiba Corp | 自動利得制御回路 |
US5467231A (en) * | 1993-02-26 | 1995-11-14 | Hewlett-Packard Company | Using recorded data for auto calibration of fixed gain of a read amplifier in a data storage device |
-
1996
- 1996-09-24 DE DE69620272T patent/DE69620272T2/de not_active Expired - Lifetime
- 1996-09-24 EP EP96306941A patent/EP0831480B1/en not_active Expired - Lifetime
-
1997
- 1997-09-22 US US08/934,762 patent/US6169638B1/en not_active Expired - Lifetime
- 1997-09-22 JP JP25640297A patent/JP4031559B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0831480B1 (en) | 2001-08-08 |
EP0831480A1 (en) | 1998-03-25 |
DE69620272D1 (de) | 2002-05-02 |
JPH10112622A (ja) | 1998-04-28 |
US6169638B1 (en) | 2001-01-02 |
DE69620272T2 (de) | 2003-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031559B2 (ja) | 入力信号の自動利得制御のための自動利得制御回路 | |
JP4187811B2 (ja) | サンプル・フィルタ装置 | |
JP3967800B2 (ja) | 信号処理装置 | |
EP0784849B1 (en) | Improved timing recovery for synchronous partial response recording | |
JP4183783B2 (ja) | サンプル時間フィルタ装置 | |
US6111710A (en) | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel | |
US5552942A (en) | Zero phase start optimization using mean squared error in a PRML recording channel | |
US6023386A (en) | Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel | |
US5585975A (en) | Equalization for sample value estimation and sequence detection in a sampled amplitude read channel | |
EP0793843B1 (en) | Improved fault tolerant sync mark detector for sampled amplitude magnetic recording | |
US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
US5572558A (en) | PID loop filter for timing recovery in a sampled amplitude read channel | |
US6646822B1 (en) | Sampled amplitude read channel employing pipelined reads to reduce the gap between sectors | |
US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
US5729396A (en) | Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording | |
WO1996010254A9 (en) | Improved timing recovery for synchronous partial response recording | |
JPH06162680A (ja) | クロック再生装置及びrllチャネルクロック再生方法 | |
US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
US6853509B2 (en) | Acquisition signal error estimator | |
US20020126749A1 (en) | Method and apparatus for enhanced timing loop for a PRML data channel | |
JP3225588B2 (ja) | ディジタル信号再生回路 | |
KR100272349B1 (ko) | 신호 채널의 샘플값 처리회로 및 방법 | |
JPH0528655A (ja) | データ再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |