JP4183783B2 - サンプル時間フィルタ装置 - Google Patents
サンプル時間フィルタ装置 Download PDFInfo
- Publication number
- JP4183783B2 JP4183783B2 JP25640097A JP25640097A JP4183783B2 JP 4183783 B2 JP4183783 B2 JP 4183783B2 JP 25640097 A JP25640097 A JP 25640097A JP 25640097 A JP25640097 A JP 25640097A JP 4183783 B2 JP4183783 B2 JP 4183783B2
- Authority
- JP
- Japan
- Prior art keywords
- track
- filter coefficients
- data
- azimuth
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 30
- 230000003044 adaptive effect Effects 0.000 claims description 20
- 230000006978 adaptation Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 17
- 230000004044 response Effects 0.000 description 15
- 238000001514 detection method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000013500 data storage Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 102000005877 Peptide Initiation Factors Human genes 0.000 description 1
- 108010044843 Peptide Initiation Factors Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- BWBONKHPVHMQHE-UHFFFAOYSA-N tiocarlide Chemical compound C1=CC(OCCC(C)C)=CC=C1NC(=S)NC1=CC=C(OCCC(C)C)C=C1 BWBONKHPVHMQHE-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ処理装置および方法、並びに、接続に使用される電子回路に関し、特に、これに限定されるわけではないが、ＤＤＳデータ記憶システムを使用して、記憶されたデータを検索する装置および方法に関連する。また、本発明は、一般に、１又は複数の通信チャネルにおけるデータ処理の装置および方法に関する。
【０００２】
【従来の技術】
特に、ISO11EC標準12247で定義されたＤＤＳ（デジタル・データ記憶）手段によって、コンピュータ・データのような、大容量のディジタル・データを確実に記憶し検索する装置を提供することが、既に知られている。
【０００３】
上記のフォーマットを使用するＤＤＳ読出し／書込み装置において、データは、１又は複数の電気磁気ヘッドを備える回転ドラムによって、磁気媒体でコーティングされたテープから成る細長い記録媒体上に記録される。テープは、２つのスプールまたはリール間に渡るパスに沿って、モータ駆動キャプスタンによって動かされ、部分的にドラムのまわりを巻く。ドラムのヘッドの回転面は、テープの移動面に対してある角度をなして配置されているので、各ヘッドは、中心線に対してある角度でテープの幅を横切って延びる連続したトラックに沿ってテープを横切る。この装置は、テープ上へ記録するに適した誤り検出訂正コードを含む信号にデータをエンコードする回路を含み、記録媒体の特性に最も適した形にそれらの信号を調整する回路を含む。データ検索のために、テープ上に記憶された磁界変化を検出し、次の処理にふさわしい形式にそれらの信号を調整して対応する信号を誘導し、エンコードされたデータをデコードして、エラーを検出し訂正するために付加的な回路が備えられる。
【０００４】
現在のフォーマット（ＤＤＳ−２）において、データは、１インチにつきおよそ６１キロビット（ｋｂｐｉ）（１センチメートルにつきおよそ２４キロビット）のビット密度で記録される。このビット密度で、典型的なＤＤＳテープ・カートリッジは、最も長く使用可能なテープと、テープが収容することができるデータ量を最大にするデータ圧縮のような技術を使用して、およそ８ギガバイト以上のデータを、現在記憶することができる。コンピュータ装置の使用が絶え間なく増加し、そのような装置によって処理され記憶されるデータ容量が増加するに従って、さらに、ＤＤＳテープ・カートリッジの容量を増やすことが望まれるようになった。
【０００５】
我々は、線形記憶密度を２倍にし、ユーザ・データのために使用できる記録トラックの割合を増やすことによって、さらに記憶容量を増やす新しいフォーマット（ＤＤＳ−３）を開発するプロセスにある。これとともに、これらの改良は、与えられたテープ長さのカートリッジに対して、ＤＤＳ−２のデータ容量の約３倍の容量を提供すると予測されている。ＤＤＳ−３フォーマットは、最も長く実行可能なテープ上に記録するとき、１２ギガバイトの圧縮されていないユーザ・データか、または一般的に２４ギガバイトの圧縮されたユーザ・データの記憶容量を提供するように設計される。
【０００６】
この方式の詳細は我々の以前に発表された国際特許出願WO95／15551によって示され、その特許出願の内容は、ここで参照されて取り入れられている。
【０００７】
ＤＤＳ−３の線形ビット密度がＤＤＳ−２の２倍であるため、テープの上のビット間隔は、好ましい読取りヘッドのギャップのおよそ半分である。このことは、読取りヘッドからの出力信号が、２つの離れたレベル（＋１、−１）の間で変化する代わりに、３つのレベル（＋２、０、−２）の間で変化し、即ち、ＤＤＳ−３は、３レベル・システムであることを意味する。
【０００８】
部分応答最大確度（ＰＲＭＬ：Partial Response Maximum-Likelihood）データ回復チャネルの使用によって、記録されたデータを回復することが提案されている。
【０００９】
「部分応答」とは、検出回路入力で決定性符号間干渉を強制することによって、データ転送のためにナイキスト周波数バンド幅までを必要とするだけの、実行可能な部分応答信号方式を示す。その一例は、離散的時間伝達関数Ｆ（Ｄ）＝Ｄ＋１によって示される、ＰＲ−１（または対２進（duobinary））部分応答システム（記録チャネル伝達関数）である。他の例として、クラスＩＶやＰＲ−４のようなものが存在し、これらの可能性を除くものではない。
【００１０】
「最大確度」とは、１度にちょうど１つの受取られたサンプルの代わりに、受取られたサンプルのシーケンスを使用する出力データの最も適当なシーケンスを選択するヴィテルビ・アルゴリズムを実行する、最大確度検出デコーディング方式を示す。
【００１１】
ＤＤＳ‐３の一般に提唱される方式の読取りモードにおいて、ほぼ等化された信号が受取られて自動利得制御（ＡＧＣ）にかけられ、信号振幅が確立され安定させられ、次いで完全な適応性等化（Adaptive Equalisation）にかけられ組み合わされたＰＲー１ターゲットになる。適応性等化ステップにおいて、適応性のサンプルされた有限インパルス応答フィルタが、３レベルＰＲ‐１ターゲット伝達関数を提供するために使用される。一実施例において、適応性等化の後、信号は、アナログからデジタルへ変換され、３レベル・ヴィテルビ（Viterbi）（すなわち最大確度）検出が続く。これを実行するために、クロック情報は、入力信号から抽出されて、適応性イコライザ、アナログ／デジタル変換器、およびヴィテルビ・デコーダを同期させるために使用される。他の実施例において、アナログ／デジタル変換の後で、適応性等化が代わりに実行される場合がある。
【００１２】
【発明が解決しようとする課題】
以前のＤＤＳフォーマットにおける同様に、提案されたＤＤＳ−３フォーマットにおいても、データは、交互のアジマス（azimuth）の一連のトラック（それぞれＡトラックおよびＢトラックと呼ばれる）として記憶される。各トラックのそれぞれの端は、消耗してもよいマージン領域で占められ、フロント・マージンの後にしばしばそのマージンから区別がつかないプリアンブル領域が続く。プリアンブル領域は、通常単純な正弦波のトーンであり、データを全く運ばないが、ＡＧＣループとクロック回復ループが速いロック・オンを達成するのを可能にし、さらに、メイン・データ領域の始まりを識別するために存在する。プリアンブル検出回路は、適応性イコライザを制御してチャネルがプリアンブルやマージン領域を適応化しないようにする。こうしないと、チャネルがデータ部分について最適化されないからである。
【００１３】
この明細書において、通信チャネルの用語は、記録媒体から読み取られるデータのチャネルを含む広い意味で使用される。
【００１４】
ＤＤＳ−３において、我々は、この明細書でフィードフォーワード・イコライザ（ＦＦＥ）と呼ぶ適応フィルタを使用することを提案する。各トラックの開始において、ＦＦＥに一組の初期係数が入れられる。読取りヘッドがトラックを横切るとき、その係数値は、実際のフィルタ出力と、ＤＤＳ−３において値＋２、０、−２のうちの１つである理想的な出力との差を最小にするために、一組の安定値（トラックごとに異なることができる）に適応する。ＤＤＳ−３で使用される３レベル信号システムにおいて、フィルタ係数値のいくつかの安定な組が可能であるが、そのうちの１つのみが、デコード可能なデータ・シーケンスを生産する実際上所望される組である。
【００１５】
ＡおよびＢトラックについてＦＦＥ開始係数に共通の組を使用すると、素早く正しい値に適応すると思われるかもしれないが、ＡおよびＢトラックのスペクトル特性の間に重要な違いがあることがわかり、ＡおよびＢトラックのそれぞれについて別々組の係数を記憶することによって、かなり改善された適応処理を提供することができることがわかった。
【００１６】
このことをＤＤＳ−３に関して議論してきたが、この発明は、その特性のいくつかが予測されうるデータを処理するその他のシステムに拡張されることが解る。また、この発明のこの面は、記録媒体から抽出されたものだけでなく、他の型の通信チャネルにも拡張される。
【００１７】
【課題を解決するための手段】
従って、一面において、本発明は、信号を処理するためのサンプル時間フィルタ装置を提供し、この信号は、第２の特性のデータのストリームが点在する第１の特性のデータの連続ストリームを含み、サンプル時間フィルタ装置は、第１の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、第２の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、対応するストリームをフィルタするためにそれぞれの複数の係数を適用する手段とを有する。
【００１８】
この信号は、規則的またはランダムな順序で散在するデータの２以上のストリームからなっていてよいことが解かる。一実施例において、データのストリームは、ディジタル・データ記憶テープ装置の交互のＡおよびＢトラックのデータであってよい。また、この発明は、例えば、衛星通信システムから受取られる異なる特性のデータのストリームを処理するために使用することもできる。
【００１９】
この面で、ストリームに適した係数がすぐに適用され、第１または第２の特性へのスムーズで安定した適応が可能になる。
【００２０】
同じ複数のフィルタ係数が特定の特性のストリームのために繰り返して使用されることができる。または、適応された一組の係数は、１又は複数の前のストリームの途中またはその終わりで参加し、同じ特性のストリーム用に記憶されていてもよい。
【００２１】
本発明の他の面において、記録媒体から検索された信号にサンプル時間フィルタを適用する方法が提供され、この信号は、第２の特性のデータのストリームが点在する第１の特性のデータの連続ストリームを含む。この方法は、第１の特性のストリームに対応する複数のフィルタ係数を記憶し、第２の特性のストリームに対応する複数のフィルタ係数を記憶し、対応するストリームをフィルタするためにそれぞれの複数の係数を使用する。
【００２２】
更に他の面によると、本発明は、データの複数のストリームを含む信号を処理するためのサンプルされた時間のフィルタ装置を提供する。この装置は、複数のフィルタ係数を記憶する記憶手段と、フィルタ装置の出力に応じて係数を適応させる手段と、１又は複数の前のストリームの選択された部分に対応する適応した一組の係数を前記記憶手段に適用する初期化手段とを備える。
【００２３】
この初期化手段は、１又は複数の前のストリームの最小エラー部分に対応する適応した一組の係数を適用する。例えば、この初期化手段は、前のストリームの適応の開始の後、予め選択された間隔で、それらに対応する適応した一組の係数を適用することができる。
【００２４】
または、この初期化手段は、複数の前のストリームからの係数の組の組合せから得られる適応した一組の係数を適用することができる。この組合せは、前のストリームからの係数の組の平均であってもよい。
【００２５】
【発明の実施の形態】
ここに記載されているデータ記憶装置は、ＤＡＴＣ協会規格（1987年6月、日本電子機械工業会（東京（日本）））に従うＰＣＭ音声データの記憶装置に使用されるフォーマットと同様のフォーマットで、記録テープ上の斜めのトラックにデータを記憶するらせん走査技術を利用する。しかしながら、本発明の装置は、ディジタル化された音声情報よりもむしろコンピュータのデータを記憶するのに適用される。従来同様に、この装置は、ヘッド・ドラムが回転しているとき、磁気テープが所定の角度で回転ヘッド・ドラムを横切るらせん走査テープ・デッキを含む。ヘッド・ドラムは、直径に関して向かい合った一対の読取りヘッドと、読取りヘッドと９０度の位置に、直径に関して向かい合った一対の書込みヘッドを収納する。従来同様に、これらのヘッドは、テープを横切って斜めの重なるトラックに書き込む。１つのヘッドで書き込まれるトラックは、正のアジマスを有し、もう一つのヘッドで書き込まれるトラックは、負のアジマスを有する。
【００２６】
トラックは、装置に提供されるデータ（メイン・データ）およびサブ・コードとして知られている補助情報の項目を記憶するために使用され、このサブ・コードは、例えば、メイン・データの論理的な構成、テープ上の配置、一定の記録パラメータ（フォーマット識別子やテープ・パラメータなど）、およびテープ使用ヒストリに関連する。また、トラックは、データ・バイト境界を識別することを可能にする同期バイト（sync bytes）を含み、この同期バイトは、テープ移動などを制御するタイミング信号を生成するために使用される。各々のトラックの始めと終わりにはマージン領域があり、始めのマージンとメイン・データ領域の間にプリアンブル・ブロックがある。
【００２７】
図１において、テープ10上に記憶されたデータは、メイン・ドラム上の読取りヘッド12によって読取られ、信号は回転変圧器14を通して増幅器16に渡され、そこからフィルタ18に渡され、組み合わされたＰＲ−１ターゲットに初期近似等化される。実際上、一端をアースするのではなくむしろ読取りヘッドから差動信号が受け取られる。しかし、図１は、１つの信号ラインのみを表示している。それから、信号は、自動利得制御（ＡＧＣ）回路20に供給され、フィルタおよび積分回路18から受取った３レベル信号の＋２と−２の振幅を確立して安定させる。ＡＧＣ回路20からの信号は、クロック信号を回復する位相同期ループ（ＰＬＬ）22に供給され、更に、結合されたＰＲ−１ターゲットへの適応性等化を提供するフィードフォーワド・イコライザ（ＦＦＥ）24として記載される適応フィルタに渡されるので、、全チャネル周波数応答が、理想的なＰＲ‐１の部分応答チャネルの特性と一致する。フィルタされた信号は、アナログ／デジタル変換器（ＡＤＣ）26に供給され、フィルタされた信号のディジタル化されたバージョンとなり、ヴィテルビ検出回路28へ供給される。ヴィテルビ検出回路28の出力は、ＮＲＺＩ−エンコードされたデータ・ストリームである。他の実施例において、フィードフォーワド・イコライザ24は、アナログ／デジタル変換器の前でなくて後に設置される。
【００２８】
図２において、自動利得制御システムは、より詳細に示され、２つの差動信号ラインが明白になる。
【００２９】
動作時、自動利得制御システムは、指定された公称振幅の範囲内で、ＦＦＥ24に一定の信号振幅を与えるのに役立つ。理想的な動作のために、この振幅は、１つのトラックの長さに沿って、または、同じアジマスのトラック間で変化してはならない。指定された絶対利得エラーの境界内では、信号振幅は、それが実質的に一定である限り、大きさは重要なことではない。ＡＧＣ制御ループのどのような一時的な動作の間でも、ＶＧＡ32の振幅の変動は、絶対利得エラーより非常に小さい予めセットされた相対利得エラーの範囲内に制御されなければならない。記録されたトラックは、異なるスペクトル特性の帯域を含む。これらの帯域の最も重要なものは、プリアンブル領域とランダム・データ領域である。ＡＧＣブロック20の理想的なオペレーションの流れのために、ＡＧＣシステムは、全体としては、周波数スペクトルの変化に対して免疫がなければならない。プリアンブル領域とランダム・データ領域の間の境界のいずれの側でも、相対振幅許容範囲を越えてはならない。
【００３０】
信号が、ライン30上で電圧利得増幅器（ＶＧＡ）32に入力され、出力は、出力ドライバ34を通過して、前方のＡＤＣ26またはＦＦＥ28（図２で示さず）に渡される。増幅器38、ローパスフィルタ40、およびサマー（合算器、summer）42を有するフィードバック・ループ36が、ＤＣオフセット制御のために用意されている。また、出力ドライバ34からの出力は、出力信号のピークを検出する共通の簡単なピーク検出器44に渡される。ピーク検出器44の出力は、デジタル／アナログ変換器（ＤＡＣ）46からのターゲット値と共に、比較回路として働く演算相互コンダクタンス増幅器（ＯＴＡ：operational trans-conductance amplifier）48（ＶＧＡ制御電圧）に供給される。
【００３１】
増幅器48の出力（ＶＧＡ制御電圧）は、ＶＧＡ32に利得制御信号を供給する利得制御回路50に供給される。ピーク検出回路44、増幅器48、および利得制御回路50によって定義される利得制御ループは、比較的速い応答時間を有する。
【００３２】
また、増幅器48の出力は、プリアンプ52とラッチング比較器54に供給され、ラッチング比較器54は、プリアンブル領域とメイン・データ領域の間の境界またはその直前で、ＶＧＡ制御電圧の測定値ＶＧＡ1を追跡し、それを保持する。ＶＧＡ制御電圧の第２の測定値ＶＧＡ2は、いくつかのチャネル・ビットの後に（すなわち、メイン・データ領域の初めで）取られる。ＶＧＡ 1 とＶＧＡ 2 の直接の比較によって、電圧利得アンプ32の利得は、プリアンブル領域とランダム・データ領域の間で転移する際に、増加したのか減少したのかを示す。この情報に基づいて、該当するＡまたはＢトラックのピーク検出器のプリアンブル・ターゲットを保持している該当するカウンタ60または62は、増やされるか減らされる。プリアンブル・ターゲットの調整は、ライン64を通して可能にされ、また不可能にされる。レジスタ65は、全ての条件下でのピーク検出器44についてのランダム・データ・ターゲットに対する定数値を保持する。ターゲット制御ループの応答は、利得制御ループより遅い。
【００３３】
初期トレーニング期間後、プリアンブル・ターゲットは、プリアンブル領域とメイン・データ領域の間の境界の直前とその後で、ＶＧＡ制御電圧を等化するよう適応している。これは、次のトラックのために用意されてカウンタ60と62に保持されるそれぞれのターゲット値を持つＡおよびＢトラックについて別々になされる。
【００３４】
したがって、この回路において、プリアンブルとランダム・データに対する単純なピーク検出器44の異なる応答は、適応的に調整される。プリアンブル・ターゲット・カウンタ60と62は、オーバーフローやアンダーフローをしない飽和カウンタである。したがって、１つが、現在その最大カウントを保持し、更に増加することを要求されるならば、それはその最大カウントを維持する。同様に、それがその最小のカウントを保持しているとき、更に減らすように要求されるならば、それは最小のカウントを維持する。
【００３５】
ターゲット制御ループのバンド幅や応答時間は、ライン51でＯＴＡ増幅器48のバンド幅モードを調節することによって、予め設定した値の間で調節される。ＡおよびＢのトラックのプリアンブル領域は、クロック回復ループとＡＧＣループが、既知の特性のデータ上で速いロックアップを達成するのを可能にするために存在し、したがってそのような領域は短い。
【００３６】
ＡＧＣシステムのバンド幅は、この速いロックアップを容易にするために、プリアンブル領域の開始で高いように選択される。大まかな振幅調整が達成されたならば、正確な利得振幅調整が達成されるまで、媒体バンド幅モードをライン51で選択することができる。それから、ＶＧＡ制御電圧による過度の信号の変調を避けるために、ランダム・データの到着に先立ち低帯域幅モードが選択される。
【００３７】
この配列によって、利得は、下流を処理するに十分正確に制御することができる。
【００３８】
図３を参照すると、ＡＧＣブロック20を通過した後、信号は、ＦＦＥ24に加えられる。ＦＦＥ 24は、有限インパルス応答（ＦＩＲ）フィルタ66と、係数コンデンサ69のバンク68と、回路７０を有する。回路７０は、ライン72上の出力と基準ジェネレータ74によって生成された基準値との間のエラーを減らすために係数を適応させる。
【００３９】
ＡＧＣブロック20からの信号は、入力信号の連続的に遅延した信号を同時に生成する遅延78をもつタップ付き遅延線76上のＦＩＲフィルタ66へ入力される。ＦＦＥ24内の回路構成の大多数は、スイッチ・コンデンサ技術で実行される。ＦＩＲフィルタ66の76での入力は、位相ロックループ（ＰＬＬ）22によって決定されるクロック・タイムでコンデンサを充電することによって、サンプルされる。それから、この電荷は、遅延線を形成するビット時間に１つのコンデンサから他のコンデンサに渡される。
【００４０】
遅延線に沿った各段の出力は、乗算器79で、関連する係数コンデンサ69からのそれぞれの加重係数で乗算され、全ての加重出力は、サマー80によって合計され、ライン72上にフィルタ・デジタル出力を提供する。
【００４１】
レジスタ68の係数は、位相ロックループ22によって定義されるようなビット・サンプリング時間で、ライン72上の等化されたアナログ信号のＳＮ比（ＳＮＲ）を最大にするよう繰り返して適応される。一方、ヘッドとテープの周波数応答またはヘッドとテープの接触条件は変化する（製造中のまたは動作中のどちらでも）。 ＤＤＳ−３モードにおいて、ＰＲ−１入力信号は、フィルタ18によって、通常、スペクトルで形成され、３つのレベル（＋２、０、−２）から成る。この場合、適応ブロック70において、係数は、平均最小二乗（ＬＭＳ）アルゴリズムで適応させられる。その場合、基準ジェネレータ74によって提供される最も近い３レベル公称信号レベルとＦＩＲフィルタ出力との差であるエラー信号を使用する。エラー信号は、分岐され遅延された入力信号と共に、それぞれの乗算器82に並列に供給され、これは、係数コンデンサ69に各係数を適応させるために使用される。
【００４２】
ＤＤＳ−３モードにおいて、等化された信号は、それが基準ジェネレータ74からの基準値を使用する＋２、０、または−２の信号であると考えられるかどうかを判断するために決定ブロック84でモニタされる。基準ジェネレータ74は、信号が＋２、０、または−２のいずれかであるかを決定するために決定ブロック84が使用するプラスマイナス１のスライス・レベル信号を供給する。次いで決定ブロックは、基準ジェネレータ74に、適当な＋２、０、−２の公称レベルをエラー・サマー75に供給させる。エラー・サマー75は、フィルタ出力信号をも受取り乗算器82に供給されるエラー信号を得る。適応のレートは、乗算器86、88で、信号（μｓｉｇ）とＤＣ係数（μｄｃ）についての予め設定した値（一般的に６）の間で変化する。
【００４３】
ＦＦＥ24は、ランダムなデータ領域に対して最適の係数セットからすぐにはずれて適応するので、ＡおよびＢデータ・トラックのプリアンブルまたはマージン領域に適応することを許されてはならない。メイン・データ領域の開始と終了は、テープ上のデータの構造と読込まれるフォーマットの知識に基づき、とりわけプレアンブル検出器23（図１）に依存して、タイミングとインテリジェントな決定の組合せを使用するデータ回復状態マシーンによって、通常予測される。プリアンブル検出回路23は、従来のタイプのものでよく、典型的にはプリアンブル領域の純粋な正弦波のトーンにマッチした整合フィルタの形であってよい。それは、信号が特徴のある正弦波のトーンを含む時、高い出力を供給する。プリアンブル検出回路23の出力は、状態マシーン21に供給され、状態マシーンは、ＡおよびＢプリアンブルとＡＧＣ20におけるメイン・データ・ターゲットについてターゲット切り替えを制御し、フィードフォーワド・イコライザ24におけるＡおよびＢトラック係数の選択をも制御する。
【００４４】
ＡおよびＢトラックのスペクトル特性は相違し、コンデンサ69は、ＡおよびＢトラックに対する別々の係数を記憶し、適当なセットの係数が各トラックの始めでＦＦＥコンデンサ69に書き込まれる。
【００４５】
この装置は、係数コンデンサ69に対応する一組の係数レジスタ（図示せず）を含む。コンデンサ69で保持された値は、Ａ／Ｄコンバータによって処理され、係数レジスタに記憶される。各トラックの始めで係数を回復するために、それらは、デジタル時間ログ・コンバータによって処理され、コンデンサに供給される。したがって、典型的な順序は、次のようになる。
1. Ａ係数レジスタの内容がＦＦＥ係数コンデンサ69に書き込まれる。
2. ＦＦＥは、ブロック70によって実行される適応処理に従って、Ａトラック上にこれらの係数を適応させる。
3. 適応されたＦＦＥ係数コンデンサ69の値がディジタル化され、Ａ係数レジスタに記憶され、Ｂ係数レジスタの内容がＦＦＥ係数コンデンサ69に書き込まれる。
4. ＦＦＥは、ブロック70によって実行された適応処理に従って、Ｂトラック上にこれらの係数を適応する。
5. Ｂトラックの適応されたＦＦＥ係数コンデンサ69の値がディジタル化されて、Ｂ係数レジスタに記憶される。
【００４６】
しかしながら、いろいろな他のルーチンが続いてもよい。例えば、そのアジマスの前のトラックの終わりで適応された係数値にかかわりなく、各トラックが、トラックの始めで係数コンデンサへロードされる係数のそれ自身の標準セットを有することがありえる。または、係数コンデンサは、そのアジマスの前のトラックを介する途中の一部で受け取られ適応された値をロードされてもよい。係数がとられる位置は、最高の適応を提供するための機械条件に従って最適化される。例えば、トラックが曲っている場合、トラックに沿っておよそ途中の半分から係数をとることがベストとなる。あらゆる機械の設計で、最適な位置は経験的に決定され、そして、製品化される機械は、この地点で係数をとるようにプログラムされる。ＡおよびＢ係数を異なるポイントでとることができる。
【００４７】
したがって、前のＡトラックについての読取り動作の最小のエラー部分からの適応されたフィルタ係数は、次のＡトラックの係数の初期セットとして使用することができ、そして、同様の処理がＢトラック係数に適用される。トラック終わりの非線形に迷い込むのを避けるために、読取り動作の最小エラー部分の開始の後、あらかじめ決められた時間に係数値をとるために「スナップショット・タイマ」方式を使用することができる。
【００４８】
一実施例において、所与のＡまたはＢトラックの係数の連続したセットを多くのトラックにわたって平均して、次のＡまたはＢトラックのための係数の初期セットとして、使用することができる。これは、１トラックでは素早く適応させることができ、多重トラックでは遅いという利点がある。これは、デジタル方式で最も容易に実施することができる。
【００４９】
特別な例として、ＡおよびＢトラック係数セットのそれぞれにおいて、１３の信号の係数と１つのＤＣ係数がある。
【００５０】
もし、ＦＦＥ24が、読取り信号でドロップ・アウトに対抗する間、適応しているならば、ＦＦＥ係数は、回復することができない状態に誤って適応することがある。これに対抗するために、自動再始動装置が組み込まれる。中心係数がプログラム可能な閾値（例えば50％）の下に落ちると、その係数は全て、デフォルト・セットの値に強制される。例えば、中心信号係数に１単位の値がロードされるときの単位ステップのインパルス応答および残りの信号係数は、ゼロに強制される。この開始位置から、ＦＦＥ24は適応し続けることを許される。それは、再び誤って適応するならば処理が自動的に繰り返されるか、または、ドロップ・アウトが回復可能な信号を含むならば、互いに正しい目標値に近づく。
【００５１】
したがって、図に示した実施例において、中心係数は、それを基準ジェネレータ91からの予め設定した基準値と比較する比較回路90に供給され、そして、もし、実際問題として、中心係数が、不正確な状態で安定した係数になるような値以下に落ちた場合、係数のデフォルト・セットを強制する「キック・スタート」ルーチンを実行する。
【００５２】
トラック交差モードにおいて、テープの上のトラックが読取りヘッドの走査パスと整合しないとき、ヘッド出力信号は、１走査につき何回も良／不良のＳＮＲの間を循環し、この状況において、図３の方式は、回復されるデータ量を増やすことができる。
【００５３】
ＦＦＥ係数の多数の安定した、適応された状態が可能であるが、これらうちの小さなセットだけがこの方式に有用である点に留意する必要がある。上述された技術は、中心係数だけをテストしており、全ての可能な望ましくない状態を検出することができるというわけでない。しかしながら、この技術は、この中心係数に加えて、またはこれに代えて他の係数をモニタするように拡張することができ、また、係数の異なるデフォルト・セットを強制することができる。また、それを一つの限度でなく範囲として、モニタすることができる。
【００５４】
ここで図４を参照すると、位相同期ループ22は、いろいろな異なる条件で、読み取り波形からビット・クロックを回復させることを要求される。本質的に、位相ロックループ22は、周波数と位相同期をトラックの最初で獲得しなければならず、許容できる位相エラーで、ヘッド・テープ速度ジッタに起因するビット周波数変動に追従しなければならない。
【００５５】
幅広いアウトラインにおいて、位相同期ループ22は、位相検出器92、ループ・フィルタ94、および位相アキュムレータ96を有する。位相アキュムレータ96の出力は、システム・クロック・タップ付き遅延線98から得られる一連のクロック信号から適当なクロック信号を選択するために使用される。
【００５６】
入力信号が、ＡＧＣ20で自動利得制御にかけられるので、公称レベルが、２、０、−２の単位となる。２つの入力比較回路100、102は、入力信号が＋／−１単位（近似）閾値を横切る時間を捜す。そして、これらの閾値交差の時間は、位相エラーを決定するために現在のクロック・タイム（システム読取りクロック）と比較される。位相エラーは、デジタル（すなわち、位相エラーの符号と大きさに従い、−４、−３、−２、−１、１、２、３、４）でエンコードされて、ループ・フィルタ94に渡される。
【００５７】
ループ・フィルタ94で、（デジタルの）位相エラーは、２つの乗算器104、106とアキュムレータを使用してフィルタされる。上位フィルタリング・パスで、位相エラーは、定数（Ｋｐ）を掛られる。下位フィルタリング・パスで、位相エラーは、定数Ｋｉを掛けられ、その結果は、Ｋｉアキュムレータ108によって累算される。累算された（Ｋｉ）結果と直接の（Ｋｐ）結果は、一緒にサマー110で加えられて、位相アキュムレータ96に渡される。
【００５８】
位相アキュムレータ96は、ループ・フィルタ94の出力を積分する。位相アキュムレータ出力の上位４ビットが、「ポインタ」の働きをする。このポインタは、遅延線98で得られる外部のシステム・クロックの１６の遅延バージョンのうちのどれが、システム読取りクロック（すなわち、入力信号に同期されたクロック）として使用されるかを示す。
【００５９】
したがって、入力信号がシステム読取りクロックと位相外れになるにつれて、位相エラーがループ・フィルタ94の出力で大きな値になり、それによって、位相アキュムレータ96がインクリメントし、結局その出力の上位４ビットを変更する。これによって、入力信号の位相により近いシステム・クロックの遅延バージョンが選択される。
【００６０】
本方式のより細部を参照すると、最終製品における誤り率を最適化するためにループ・フィルタ・パラメータは、プログラム可能であり、第２順位のループが仮定される。更に、ループのバンド幅は、２つの前もってプログラムされた値の間で、リアルタイムでスイッチ可能である。これは、プリアンブル・ゾーンを最も有効に利用するためであり、データ領域で低い位相ジッタを維持する。位相同期ループ22は、トラックの通常のリプレイの間に発生する信号ドロップ・アウトの後、位相同期を回復させることができなければならない。
【００６１】
回復させられた読取りクロックは、ＦＦＥ24、ＡＤＣ26およびヴィテルビ・デコーダ28を駆動するので、強力でなければならない。位相同期ループ22は、ＤＤＳ−１／２またはＤＤ−３のフォーマットで稼働ができることが好ましい。ＤＤＳ−１または２のフォーマットは、ビット・サンプリング時間がアイ・センタにあるとき２レベルの信号になる。ここで、この方法は単純で振幅変動に比較的無感応であるので、位相検出器92は、典型的にゼロ交差のテストをする。
【００６２】
ＤＤＳ−３フォーマットで、フォーマットの読取りは、３レベルのＰＲ−１信号になる。この場合、位相検出器92は、入力信号の大きな部分を不合格とすることなく、単純なゼロ交差のテストをすることができない。閾値交差方式が必要とされる（およそ＋１、−１）。
【００６３】
したがって、ＰＬＬ22は閾値交差時間位相検出器92を含み、その出力は、離散的なステップに量子化される。ＤＤＳ−１または２のモードで、位相検出器は、ゼロ交差に応答するが、ＤＤＳ−３モードでは、２分の１公称信号レベル交差に応答する。
【００６４】
図４は、位相検出器92を介す２つの（概念上の）パスを示す。ここで、入力信号（ＡＧＣ20から）は、100、102で、半分の公称信号レベル閾値レベル（正および負）のそれぞれと比較される。入力信号の中の閾値交差のタイミングは、比較回路出力サンプラ116で、（１６のタップ付き遅延線98から誘導された）出力クロックの（１／８の期間でシフトされた）８つの均一に区切られた位相と比較される。そして、ループ位相エンコーダ118で、現在の出力位相選択と比較される。量子化された位相は、入力交差が落す８つの出力クロック位相の間から、ループ位相セレクタ120によって直接判断される。
【００６５】
ＤＤＳ−１または２のモードで、入力信号は、単一の公称ゼロ・レベル基準値と比較され、図４の上位（概念上の）信号パスのみが使用される。ＤＤＳ−３モードで、半分の公称信号閾値は、位相検出器閾値基準レジスタ112、114から誘導される。これらのレジスタは、ＤＡＣ基準値をＡＧＣランダム・データ・ターゲットＤＡＣ基準値にプログラムする。この方式は、ＡＧＣターゲットおよびＰＬＬ位相検出器が独立して最適化されることを可能にする。
【００６６】
ループ位相セレクタ120からの量子化された位相出力は、Ｋｐ（比例項）とＫｉ（積分）項を有するデジタル・ループ・フィルタ94に供給される。図において、位相検出器92の出力は、（状態（−４、−３、−２、−１、０、１、２、３、４）をエンコードする）４ビット・バスととして、また、乗算器104、106の出力は、８ビット・バスとして表示される。
【００６７】
ＫｐとＫｉ乗数は、一般的に以下の範囲を有することができる。
【００６８】
【数１】
Ｋｐの範囲 ＝ 0．．．．．．．．．．．．31
Ｋｉの範囲 ＝ 0．．．．．．．．．．．．31
乗算器出力 ＝ −124．．．．．．．．．．124
【００６９】
Ｋｉ乗算器106は、この例では以下の範囲を有するＫｉアキュムレータ108に、データを渡す。
【００７０】
【数２】
Ｋｉアキュムレータ・ビット ＝ 12
Ｋｉアキュムレータ範囲 ＝ −2048．．．．．．．．．．．2047
【００７１】
Ｋｉアキュムレータ108は、入力Ｋｉ乗算器出力を積分するが、アキュムレータからの最上位８ビットが、110でＫｐ乗算器104からの８ビットに加えられ、位相アキュムレータ96の（最下位）エンドに供給される。
【００７２】
したがって、ループ・フィルタ94は、ビット周期毎に、位相アキュムレータ96へ、−252．．．．．．．．252を供給することができる。ＫｐおよびＫｉ値の２つのプログラム可能な対がレジスタ105、107で得られ、ループに速いまたは遅い時間定数を与える。この定数は、システム要求に従って状態マシーンによって選択される。
【００７３】
Ｋｉアキュムレータ108は、位相同期を失うかまたはその危険にあることが示されるとき再プログラム可能なように構成される。例えば、プリアンブル領域においてＰＬＬ周波数が初期化される場合がある。いわゆる「スタント・モード（stunt modes）」の間、速い前進テープ運動のために、Ａトラックの中心周波数が低くされ、Ｂトラックの中心周波数が高くされる（逆テープ運動ではその逆になる）とき、周波数オフセットが発生する。更に、Ｋｉアキュムレータ108が正または負にオーバーフローし、中心周波数が許容範囲外にあることを示すことがある。さらにまた、上述のＦＦＥ係数「キック・スタート」ルーチンがトリガーされるならば、Ｋｉアキュムレータ108は再び中心付けされてもよい。この状態は、テープ・ドロップ・アウトまたは信号に対してその他の障害が存在し、ＰＬＬがその位相同期を失いそうであることを示唆することを示す。
【００７４】
これらの状態で、Ｋｉアキュムレータ108の最上位ビットは、可変位相発振器周波数オフセット・レジスタ109の内容をロードされ、これにより周波数がデフォルト値に中心づけられる。例えば、周波数は、ＰＬＬ22が現在のトラックを読み始めた周波数に再び中心づけられてもよい。
【００７５】
デジタル位相アキュムレータ96は、ループ・フィルタ94の出力を合計し、４つの最上位ビットを使用して１６のタップ付き遅延線98から出力クロック位相を選択する。この遅延線98は、それ自身、システム・ビット周波数クロックに位相ロックされている。また、この遅延線98からの１６のシステム・クロック位相は、位相検出器92の比較回路出力サンプラ116によって、閾値交差のタイミングを実行するために使用される。ループ・フィルタ・アキュムレータ108から位相アキュムレータ96まで渡されたビットの数は、支援できる最大の周波数エラーを決定する。位相アキュムレータ96は、ループ・フィルタ94の出力（ＫｐとＫｉ項の合計）を積分する。最上位の４ビットは、現在のクロック位相として使用されたタップ付き遅延線からシステム・クロックの位相を選択するために使用される。
【００７６】
位相アキュムレータ出力96は、この例では１２ビットの数で表示され、単純な符号なしアップ・ダウン・カウンタとみなされる。したがって、正のループ・フィルタ出力が加えられると、アキュムレータは、それが4095に達するまでカウントアップし次いでゼロにラップアラウンド（折り返す）する。同様に、負のループ・フィルタ出力が加えられると、ゼロに達するまでカウントダウンし、4095にラップアラウンドする。これらの条件の下で、４つの最上位ビットは、単純に０から１５までインクリメントし、再び０にラップアラウンドする。こうしてシステム・クロックの次第に遅れる位相が出力クロックとして選択される。
【００７７】
タップ付き遅延線98は、１６の均一に区切られたタップを有し、システム・クロックを供給される。概念的には、（システム・クロック周波数がチャネルのいろいろなオペレーティング・モードについて異なるとき）１６番目のタップの出力が次のシステム・クロック期間と一致するように、遅延が調節される。
【００７８】
レジスタ122からの静的位相オフセット値がサマー124で組み込まれ、このサマー124は、クロック・セレクタ126に出力を提供し、このクロック・セレクタ126は、タップ付き遅延線98から適当なクロック信号を選ぶ。ループがロックする位相と、ＦＦＥ24およびＡＤＣ26によって使用される出力128に加えられるクロック位相との間の静的位相オフセットについての必要性に対して２つの要因がある。第一に、ＰＬＬ22が遷移が存在するビット端にロックするのに対して、ＦＦＥ24は、ビットの中心でサンプルをとる。第２に、位相測定ループと、クロックがＦＦＥで使用されるポイントとの間に未知の回路パス遅延がある。従って、位相オフセット・レジスタは、４ビットの（符号なし）数でプログラムされ、この数は、位相アキュムレータの４つの最上位ビットに加えられてＦＦＥ24、ＡＤＣ26およびシステムの残りの部分に渡されるクロック位相を選択するが、ＰＬＬ内部クロックのクロック位相を選択するためには使われない。ＰＬＬ内部クロックのクロック位相は、クロック・セレクタ130によって選択される。
【００７９】
以上、図１乃至４において、サンプル・アナログ方式に関して記述したが、本発明は、デジタル形式で実施することもできる。
【００８０】
また、本発明は、同日に出願され、現在出願中の、出願番号96306941.4、96306940.6、および96306938.0の記載内容が本明細書中に参照され含まれる。
【００８１】
本発明は、例として以下の実施態様を含む。
（１）信号を処理するサンプルされた時間のフィルタ装置であって、前記信号は、第２の特性のデータのストリームが点在する第１の特性の連続するデータのストリームを含み、前記第１の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、前記第２の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、対応するストリームにフィルタをかけるために、それぞれの複数の係数を適用する手段と、を備える前記フィルタ装置。
（２）対応するストリームを処理する間、前記複数の係数のそれぞれを適応させる適応手段を含む（１）記載のフィルタ装置。
（３）各々のストリームのために、同じ特性の次のストリームを処理するのに使用する適応された複数の係数を記憶する手段を含む（２）記載のフィルタ装置。
（４）前記記憶する手段は、ストリームを通じて途中の複数の係数部分を選択する（３）記載のフィルタ装置。
【００８２】
（５）サンプルされた時間フィルタリングを信号に適用する方法であって、前記信号は、第２の特性のデータのストリームが点在する第１の特性の連続するデータのストリームを含み、前記方法は、前記第１の特性のストリームに対応する複数のフィルタ係数を記憶し、前記第２の特性のストリームに対応する複数のフィルタ係数を記憶し、対応するストリームにフィルタをかけるためにそれぞれの複数の係数を使用することを含む、前記方法。
【００８３】
（６）複数のデータのストリームを含む信号を処理するサンプルされた時間フィルタ装置であって、複数のフィルタ係数を記憶する記憶手段と、前記フィルタ装置の出力に応じて、前記係数を適応させる手段と、１又は複数の前のストリームの選択された部分に対応する係数の適応されるセットを前記記憶手段に適用する初期化手段と、を有する前記フィルタ装置。
（７）前記初期化手段は、前のストリームの最小限のエラー部分に対応する係数の適応されたセットを適用する（６）記載のフィルタ装置。
（８）前記初期化手段は、前のストリームの適応の開始の後、予め選択された間隔で、それらに対応する係数の適応されるセットを適用する（６）または（７）記載のフィルタ装置。
（９）前記初期化手段は、複数の前のストリームからの係数のセットの組合せから得られる、係数の適応されるセットを適用する（８）記載のフィルタ装置。
（１０）前記組合せは、前のストリームからの係数のセットの平均を含む（９）記載のフィルタ装置。
【００８４】
【発明の効果】
この発明によれば、たとえばＡおよびＢトラックのスペクトル特性の間に重要な違いがあっても、ＡおよびＢトラックのそれぞれについて別々組の係数を記憶することによって、改善された適応処理を提供することができる。
【図面の簡単な説明】
【図１】 本発明の装置を含むデータ読み取り装置のメイン構成要素の概要ブロック図。
【図２】 図１で示した装置の一部分を形成する自動利得制御システムのブロック図。
【図３】 図１の装置で使用されるフィードフォーワド・イコライザ（ＦＦＥ）のブロック図。
【図４】 クロック信号を入力データから抜き出す位相同期ループのブロック図。
【符号の説明】
１０ テープ １２ 読取りヘッド
１４ 回転変圧器 １６ 増幅器
２０ ＡＧＣ回路 ２１ 状態マシーン
２２ 位相同期ループ ２３ プリアンブル検出器
２４ ＦＦＥ ２６ アナログ・デジタル変換器
２８ ヴィテルビ検出回路
【発明の属する技術分野】
本発明は、データ処理装置および方法、並びに、接続に使用される電子回路に関し、特に、これに限定されるわけではないが、ＤＤＳデータ記憶システムを使用して、記憶されたデータを検索する装置および方法に関連する。また、本発明は、一般に、１又は複数の通信チャネルにおけるデータ処理の装置および方法に関する。
【０００２】
【従来の技術】
特に、ISO11EC標準12247で定義されたＤＤＳ（デジタル・データ記憶）手段によって、コンピュータ・データのような、大容量のディジタル・データを確実に記憶し検索する装置を提供することが、既に知られている。
【０００３】
上記のフォーマットを使用するＤＤＳ読出し／書込み装置において、データは、１又は複数の電気磁気ヘッドを備える回転ドラムによって、磁気媒体でコーティングされたテープから成る細長い記録媒体上に記録される。テープは、２つのスプールまたはリール間に渡るパスに沿って、モータ駆動キャプスタンによって動かされ、部分的にドラムのまわりを巻く。ドラムのヘッドの回転面は、テープの移動面に対してある角度をなして配置されているので、各ヘッドは、中心線に対してある角度でテープの幅を横切って延びる連続したトラックに沿ってテープを横切る。この装置は、テープ上へ記録するに適した誤り検出訂正コードを含む信号にデータをエンコードする回路を含み、記録媒体の特性に最も適した形にそれらの信号を調整する回路を含む。データ検索のために、テープ上に記憶された磁界変化を検出し、次の処理にふさわしい形式にそれらの信号を調整して対応する信号を誘導し、エンコードされたデータをデコードして、エラーを検出し訂正するために付加的な回路が備えられる。
【０００４】
現在のフォーマット（ＤＤＳ−２）において、データは、１インチにつきおよそ６１キロビット（ｋｂｐｉ）（１センチメートルにつきおよそ２４キロビット）のビット密度で記録される。このビット密度で、典型的なＤＤＳテープ・カートリッジは、最も長く使用可能なテープと、テープが収容することができるデータ量を最大にするデータ圧縮のような技術を使用して、およそ８ギガバイト以上のデータを、現在記憶することができる。コンピュータ装置の使用が絶え間なく増加し、そのような装置によって処理され記憶されるデータ容量が増加するに従って、さらに、ＤＤＳテープ・カートリッジの容量を増やすことが望まれるようになった。
【０００５】
我々は、線形記憶密度を２倍にし、ユーザ・データのために使用できる記録トラックの割合を増やすことによって、さらに記憶容量を増やす新しいフォーマット（ＤＤＳ−３）を開発するプロセスにある。これとともに、これらの改良は、与えられたテープ長さのカートリッジに対して、ＤＤＳ−２のデータ容量の約３倍の容量を提供すると予測されている。ＤＤＳ−３フォーマットは、最も長く実行可能なテープ上に記録するとき、１２ギガバイトの圧縮されていないユーザ・データか、または一般的に２４ギガバイトの圧縮されたユーザ・データの記憶容量を提供するように設計される。
【０００６】
この方式の詳細は我々の以前に発表された国際特許出願WO95／15551によって示され、その特許出願の内容は、ここで参照されて取り入れられている。
【０００７】
ＤＤＳ−３の線形ビット密度がＤＤＳ−２の２倍であるため、テープの上のビット間隔は、好ましい読取りヘッドのギャップのおよそ半分である。このことは、読取りヘッドからの出力信号が、２つの離れたレベル（＋１、−１）の間で変化する代わりに、３つのレベル（＋２、０、−２）の間で変化し、即ち、ＤＤＳ−３は、３レベル・システムであることを意味する。
【０００８】
部分応答最大確度（ＰＲＭＬ：Partial Response Maximum-Likelihood）データ回復チャネルの使用によって、記録されたデータを回復することが提案されている。
【０００９】
「部分応答」とは、検出回路入力で決定性符号間干渉を強制することによって、データ転送のためにナイキスト周波数バンド幅までを必要とするだけの、実行可能な部分応答信号方式を示す。その一例は、離散的時間伝達関数Ｆ（Ｄ）＝Ｄ＋１によって示される、ＰＲ−１（または対２進（duobinary））部分応答システム（記録チャネル伝達関数）である。他の例として、クラスＩＶやＰＲ−４のようなものが存在し、これらの可能性を除くものではない。
【００１０】
「最大確度」とは、１度にちょうど１つの受取られたサンプルの代わりに、受取られたサンプルのシーケンスを使用する出力データの最も適当なシーケンスを選択するヴィテルビ・アルゴリズムを実行する、最大確度検出デコーディング方式を示す。
【００１１】
ＤＤＳ‐３の一般に提唱される方式の読取りモードにおいて、ほぼ等化された信号が受取られて自動利得制御（ＡＧＣ）にかけられ、信号振幅が確立され安定させられ、次いで完全な適応性等化（Adaptive Equalisation）にかけられ組み合わされたＰＲー１ターゲットになる。適応性等化ステップにおいて、適応性のサンプルされた有限インパルス応答フィルタが、３レベルＰＲ‐１ターゲット伝達関数を提供するために使用される。一実施例において、適応性等化の後、信号は、アナログからデジタルへ変換され、３レベル・ヴィテルビ（Viterbi）（すなわち最大確度）検出が続く。これを実行するために、クロック情報は、入力信号から抽出されて、適応性イコライザ、アナログ／デジタル変換器、およびヴィテルビ・デコーダを同期させるために使用される。他の実施例において、アナログ／デジタル変換の後で、適応性等化が代わりに実行される場合がある。
【００１２】
【発明が解決しようとする課題】
以前のＤＤＳフォーマットにおける同様に、提案されたＤＤＳ−３フォーマットにおいても、データは、交互のアジマス（azimuth）の一連のトラック（それぞれＡトラックおよびＢトラックと呼ばれる）として記憶される。各トラックのそれぞれの端は、消耗してもよいマージン領域で占められ、フロント・マージンの後にしばしばそのマージンから区別がつかないプリアンブル領域が続く。プリアンブル領域は、通常単純な正弦波のトーンであり、データを全く運ばないが、ＡＧＣループとクロック回復ループが速いロック・オンを達成するのを可能にし、さらに、メイン・データ領域の始まりを識別するために存在する。プリアンブル検出回路は、適応性イコライザを制御してチャネルがプリアンブルやマージン領域を適応化しないようにする。こうしないと、チャネルがデータ部分について最適化されないからである。
【００１３】
この明細書において、通信チャネルの用語は、記録媒体から読み取られるデータのチャネルを含む広い意味で使用される。
【００１４】
ＤＤＳ−３において、我々は、この明細書でフィードフォーワード・イコライザ（ＦＦＥ）と呼ぶ適応フィルタを使用することを提案する。各トラックの開始において、ＦＦＥに一組の初期係数が入れられる。読取りヘッドがトラックを横切るとき、その係数値は、実際のフィルタ出力と、ＤＤＳ−３において値＋２、０、−２のうちの１つである理想的な出力との差を最小にするために、一組の安定値（トラックごとに異なることができる）に適応する。ＤＤＳ−３で使用される３レベル信号システムにおいて、フィルタ係数値のいくつかの安定な組が可能であるが、そのうちの１つのみが、デコード可能なデータ・シーケンスを生産する実際上所望される組である。
【００１５】
ＡおよびＢトラックについてＦＦＥ開始係数に共通の組を使用すると、素早く正しい値に適応すると思われるかもしれないが、ＡおよびＢトラックのスペクトル特性の間に重要な違いがあることがわかり、ＡおよびＢトラックのそれぞれについて別々組の係数を記憶することによって、かなり改善された適応処理を提供することができることがわかった。
【００１６】
このことをＤＤＳ−３に関して議論してきたが、この発明は、その特性のいくつかが予測されうるデータを処理するその他のシステムに拡張されることが解る。また、この発明のこの面は、記録媒体から抽出されたものだけでなく、他の型の通信チャネルにも拡張される。
【００１７】
【課題を解決するための手段】
従って、一面において、本発明は、信号を処理するためのサンプル時間フィルタ装置を提供し、この信号は、第２の特性のデータのストリームが点在する第１の特性のデータの連続ストリームを含み、サンプル時間フィルタ装置は、第１の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、第２の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、対応するストリームをフィルタするためにそれぞれの複数の係数を適用する手段とを有する。
【００１８】
この信号は、規則的またはランダムな順序で散在するデータの２以上のストリームからなっていてよいことが解かる。一実施例において、データのストリームは、ディジタル・データ記憶テープ装置の交互のＡおよびＢトラックのデータであってよい。また、この発明は、例えば、衛星通信システムから受取られる異なる特性のデータのストリームを処理するために使用することもできる。
【００１９】
この面で、ストリームに適した係数がすぐに適用され、第１または第２の特性へのスムーズで安定した適応が可能になる。
【００２０】
同じ複数のフィルタ係数が特定の特性のストリームのために繰り返して使用されることができる。または、適応された一組の係数は、１又は複数の前のストリームの途中またはその終わりで参加し、同じ特性のストリーム用に記憶されていてもよい。
【００２１】
本発明の他の面において、記録媒体から検索された信号にサンプル時間フィルタを適用する方法が提供され、この信号は、第２の特性のデータのストリームが点在する第１の特性のデータの連続ストリームを含む。この方法は、第１の特性のストリームに対応する複数のフィルタ係数を記憶し、第２の特性のストリームに対応する複数のフィルタ係数を記憶し、対応するストリームをフィルタするためにそれぞれの複数の係数を使用する。
【００２２】
更に他の面によると、本発明は、データの複数のストリームを含む信号を処理するためのサンプルされた時間のフィルタ装置を提供する。この装置は、複数のフィルタ係数を記憶する記憶手段と、フィルタ装置の出力に応じて係数を適応させる手段と、１又は複数の前のストリームの選択された部分に対応する適応した一組の係数を前記記憶手段に適用する初期化手段とを備える。
【００２３】
この初期化手段は、１又は複数の前のストリームの最小エラー部分に対応する適応した一組の係数を適用する。例えば、この初期化手段は、前のストリームの適応の開始の後、予め選択された間隔で、それらに対応する適応した一組の係数を適用することができる。
【００２４】
または、この初期化手段は、複数の前のストリームからの係数の組の組合せから得られる適応した一組の係数を適用することができる。この組合せは、前のストリームからの係数の組の平均であってもよい。
【００２５】
【発明の実施の形態】
ここに記載されているデータ記憶装置は、ＤＡＴＣ協会規格（1987年6月、日本電子機械工業会（東京（日本）））に従うＰＣＭ音声データの記憶装置に使用されるフォーマットと同様のフォーマットで、記録テープ上の斜めのトラックにデータを記憶するらせん走査技術を利用する。しかしながら、本発明の装置は、ディジタル化された音声情報よりもむしろコンピュータのデータを記憶するのに適用される。従来同様に、この装置は、ヘッド・ドラムが回転しているとき、磁気テープが所定の角度で回転ヘッド・ドラムを横切るらせん走査テープ・デッキを含む。ヘッド・ドラムは、直径に関して向かい合った一対の読取りヘッドと、読取りヘッドと９０度の位置に、直径に関して向かい合った一対の書込みヘッドを収納する。従来同様に、これらのヘッドは、テープを横切って斜めの重なるトラックに書き込む。１つのヘッドで書き込まれるトラックは、正のアジマスを有し、もう一つのヘッドで書き込まれるトラックは、負のアジマスを有する。
【００２６】
トラックは、装置に提供されるデータ（メイン・データ）およびサブ・コードとして知られている補助情報の項目を記憶するために使用され、このサブ・コードは、例えば、メイン・データの論理的な構成、テープ上の配置、一定の記録パラメータ（フォーマット識別子やテープ・パラメータなど）、およびテープ使用ヒストリに関連する。また、トラックは、データ・バイト境界を識別することを可能にする同期バイト（sync bytes）を含み、この同期バイトは、テープ移動などを制御するタイミング信号を生成するために使用される。各々のトラックの始めと終わりにはマージン領域があり、始めのマージンとメイン・データ領域の間にプリアンブル・ブロックがある。
【００２７】
図１において、テープ10上に記憶されたデータは、メイン・ドラム上の読取りヘッド12によって読取られ、信号は回転変圧器14を通して増幅器16に渡され、そこからフィルタ18に渡され、組み合わされたＰＲ−１ターゲットに初期近似等化される。実際上、一端をアースするのではなくむしろ読取りヘッドから差動信号が受け取られる。しかし、図１は、１つの信号ラインのみを表示している。それから、信号は、自動利得制御（ＡＧＣ）回路20に供給され、フィルタおよび積分回路18から受取った３レベル信号の＋２と−２の振幅を確立して安定させる。ＡＧＣ回路20からの信号は、クロック信号を回復する位相同期ループ（ＰＬＬ）22に供給され、更に、結合されたＰＲ−１ターゲットへの適応性等化を提供するフィードフォーワド・イコライザ（ＦＦＥ）24として記載される適応フィルタに渡されるので、、全チャネル周波数応答が、理想的なＰＲ‐１の部分応答チャネルの特性と一致する。フィルタされた信号は、アナログ／デジタル変換器（ＡＤＣ）26に供給され、フィルタされた信号のディジタル化されたバージョンとなり、ヴィテルビ検出回路28へ供給される。ヴィテルビ検出回路28の出力は、ＮＲＺＩ−エンコードされたデータ・ストリームである。他の実施例において、フィードフォーワド・イコライザ24は、アナログ／デジタル変換器の前でなくて後に設置される。
【００２８】
図２において、自動利得制御システムは、より詳細に示され、２つの差動信号ラインが明白になる。
【００２９】
動作時、自動利得制御システムは、指定された公称振幅の範囲内で、ＦＦＥ24に一定の信号振幅を与えるのに役立つ。理想的な動作のために、この振幅は、１つのトラックの長さに沿って、または、同じアジマスのトラック間で変化してはならない。指定された絶対利得エラーの境界内では、信号振幅は、それが実質的に一定である限り、大きさは重要なことではない。ＡＧＣ制御ループのどのような一時的な動作の間でも、ＶＧＡ32の振幅の変動は、絶対利得エラーより非常に小さい予めセットされた相対利得エラーの範囲内に制御されなければならない。記録されたトラックは、異なるスペクトル特性の帯域を含む。これらの帯域の最も重要なものは、プリアンブル領域とランダム・データ領域である。ＡＧＣブロック20の理想的なオペレーションの流れのために、ＡＧＣシステムは、全体としては、周波数スペクトルの変化に対して免疫がなければならない。プリアンブル領域とランダム・データ領域の間の境界のいずれの側でも、相対振幅許容範囲を越えてはならない。
【００３０】
信号が、ライン30上で電圧利得増幅器（ＶＧＡ）32に入力され、出力は、出力ドライバ34を通過して、前方のＡＤＣ26またはＦＦＥ28（図２で示さず）に渡される。増幅器38、ローパスフィルタ40、およびサマー（合算器、summer）42を有するフィードバック・ループ36が、ＤＣオフセット制御のために用意されている。また、出力ドライバ34からの出力は、出力信号のピークを検出する共通の簡単なピーク検出器44に渡される。ピーク検出器44の出力は、デジタル／アナログ変換器（ＤＡＣ）46からのターゲット値と共に、比較回路として働く演算相互コンダクタンス増幅器（ＯＴＡ：operational trans-conductance amplifier）48（ＶＧＡ制御電圧）に供給される。
【００３１】
増幅器48の出力（ＶＧＡ制御電圧）は、ＶＧＡ32に利得制御信号を供給する利得制御回路50に供給される。ピーク検出回路44、増幅器48、および利得制御回路50によって定義される利得制御ループは、比較的速い応答時間を有する。
【００３２】
また、増幅器48の出力は、プリアンプ52とラッチング比較器54に供給され、ラッチング比較器54は、プリアンブル領域とメイン・データ領域の間の境界またはその直前で、ＶＧＡ制御電圧の測定値ＶＧＡ1を追跡し、それを保持する。ＶＧＡ制御電圧の第２の測定値ＶＧＡ2は、いくつかのチャネル・ビットの後に（すなわち、メイン・データ領域の初めで）取られる。ＶＧＡ 1 とＶＧＡ 2 の直接の比較によって、電圧利得アンプ32の利得は、プリアンブル領域とランダム・データ領域の間で転移する際に、増加したのか減少したのかを示す。この情報に基づいて、該当するＡまたはＢトラックのピーク検出器のプリアンブル・ターゲットを保持している該当するカウンタ60または62は、増やされるか減らされる。プリアンブル・ターゲットの調整は、ライン64を通して可能にされ、また不可能にされる。レジスタ65は、全ての条件下でのピーク検出器44についてのランダム・データ・ターゲットに対する定数値を保持する。ターゲット制御ループの応答は、利得制御ループより遅い。
【００３３】
初期トレーニング期間後、プリアンブル・ターゲットは、プリアンブル領域とメイン・データ領域の間の境界の直前とその後で、ＶＧＡ制御電圧を等化するよう適応している。これは、次のトラックのために用意されてカウンタ60と62に保持されるそれぞれのターゲット値を持つＡおよびＢトラックについて別々になされる。
【００３４】
したがって、この回路において、プリアンブルとランダム・データに対する単純なピーク検出器44の異なる応答は、適応的に調整される。プリアンブル・ターゲット・カウンタ60と62は、オーバーフローやアンダーフローをしない飽和カウンタである。したがって、１つが、現在その最大カウントを保持し、更に増加することを要求されるならば、それはその最大カウントを維持する。同様に、それがその最小のカウントを保持しているとき、更に減らすように要求されるならば、それは最小のカウントを維持する。
【００３５】
ターゲット制御ループのバンド幅や応答時間は、ライン51でＯＴＡ増幅器48のバンド幅モードを調節することによって、予め設定した値の間で調節される。ＡおよびＢのトラックのプリアンブル領域は、クロック回復ループとＡＧＣループが、既知の特性のデータ上で速いロックアップを達成するのを可能にするために存在し、したがってそのような領域は短い。
【００３６】
ＡＧＣシステムのバンド幅は、この速いロックアップを容易にするために、プリアンブル領域の開始で高いように選択される。大まかな振幅調整が達成されたならば、正確な利得振幅調整が達成されるまで、媒体バンド幅モードをライン51で選択することができる。それから、ＶＧＡ制御電圧による過度の信号の変調を避けるために、ランダム・データの到着に先立ち低帯域幅モードが選択される。
【００３７】
この配列によって、利得は、下流を処理するに十分正確に制御することができる。
【００３８】
図３を参照すると、ＡＧＣブロック20を通過した後、信号は、ＦＦＥ24に加えられる。ＦＦＥ 24は、有限インパルス応答（ＦＩＲ）フィルタ66と、係数コンデンサ69のバンク68と、回路７０を有する。回路７０は、ライン72上の出力と基準ジェネレータ74によって生成された基準値との間のエラーを減らすために係数を適応させる。
【００３９】
ＡＧＣブロック20からの信号は、入力信号の連続的に遅延した信号を同時に生成する遅延78をもつタップ付き遅延線76上のＦＩＲフィルタ66へ入力される。ＦＦＥ24内の回路構成の大多数は、スイッチ・コンデンサ技術で実行される。ＦＩＲフィルタ66の76での入力は、位相ロックループ（ＰＬＬ）22によって決定されるクロック・タイムでコンデンサを充電することによって、サンプルされる。それから、この電荷は、遅延線を形成するビット時間に１つのコンデンサから他のコンデンサに渡される。
【００４０】
遅延線に沿った各段の出力は、乗算器79で、関連する係数コンデンサ69からのそれぞれの加重係数で乗算され、全ての加重出力は、サマー80によって合計され、ライン72上にフィルタ・デジタル出力を提供する。
【００４１】
レジスタ68の係数は、位相ロックループ22によって定義されるようなビット・サンプリング時間で、ライン72上の等化されたアナログ信号のＳＮ比（ＳＮＲ）を最大にするよう繰り返して適応される。一方、ヘッドとテープの周波数応答またはヘッドとテープの接触条件は変化する（製造中のまたは動作中のどちらでも）。 ＤＤＳ−３モードにおいて、ＰＲ−１入力信号は、フィルタ18によって、通常、スペクトルで形成され、３つのレベル（＋２、０、−２）から成る。この場合、適応ブロック70において、係数は、平均最小二乗（ＬＭＳ）アルゴリズムで適応させられる。その場合、基準ジェネレータ74によって提供される最も近い３レベル公称信号レベルとＦＩＲフィルタ出力との差であるエラー信号を使用する。エラー信号は、分岐され遅延された入力信号と共に、それぞれの乗算器82に並列に供給され、これは、係数コンデンサ69に各係数を適応させるために使用される。
【００４２】
ＤＤＳ−３モードにおいて、等化された信号は、それが基準ジェネレータ74からの基準値を使用する＋２、０、または−２の信号であると考えられるかどうかを判断するために決定ブロック84でモニタされる。基準ジェネレータ74は、信号が＋２、０、または−２のいずれかであるかを決定するために決定ブロック84が使用するプラスマイナス１のスライス・レベル信号を供給する。次いで決定ブロックは、基準ジェネレータ74に、適当な＋２、０、−２の公称レベルをエラー・サマー75に供給させる。エラー・サマー75は、フィルタ出力信号をも受取り乗算器82に供給されるエラー信号を得る。適応のレートは、乗算器86、88で、信号（μｓｉｇ）とＤＣ係数（μｄｃ）についての予め設定した値（一般的に６）の間で変化する。
【００４３】
ＦＦＥ24は、ランダムなデータ領域に対して最適の係数セットからすぐにはずれて適応するので、ＡおよびＢデータ・トラックのプリアンブルまたはマージン領域に適応することを許されてはならない。メイン・データ領域の開始と終了は、テープ上のデータの構造と読込まれるフォーマットの知識に基づき、とりわけプレアンブル検出器23（図１）に依存して、タイミングとインテリジェントな決定の組合せを使用するデータ回復状態マシーンによって、通常予測される。プリアンブル検出回路23は、従来のタイプのものでよく、典型的にはプリアンブル領域の純粋な正弦波のトーンにマッチした整合フィルタの形であってよい。それは、信号が特徴のある正弦波のトーンを含む時、高い出力を供給する。プリアンブル検出回路23の出力は、状態マシーン21に供給され、状態マシーンは、ＡおよびＢプリアンブルとＡＧＣ20におけるメイン・データ・ターゲットについてターゲット切り替えを制御し、フィードフォーワド・イコライザ24におけるＡおよびＢトラック係数の選択をも制御する。
【００４４】
ＡおよびＢトラックのスペクトル特性は相違し、コンデンサ69は、ＡおよびＢトラックに対する別々の係数を記憶し、適当なセットの係数が各トラックの始めでＦＦＥコンデンサ69に書き込まれる。
【００４５】
この装置は、係数コンデンサ69に対応する一組の係数レジスタ（図示せず）を含む。コンデンサ69で保持された値は、Ａ／Ｄコンバータによって処理され、係数レジスタに記憶される。各トラックの始めで係数を回復するために、それらは、デジタル時間ログ・コンバータによって処理され、コンデンサに供給される。したがって、典型的な順序は、次のようになる。
1. Ａ係数レジスタの内容がＦＦＥ係数コンデンサ69に書き込まれる。
2. ＦＦＥは、ブロック70によって実行される適応処理に従って、Ａトラック上にこれらの係数を適応させる。
3. 適応されたＦＦＥ係数コンデンサ69の値がディジタル化され、Ａ係数レジスタに記憶され、Ｂ係数レジスタの内容がＦＦＥ係数コンデンサ69に書き込まれる。
4. ＦＦＥは、ブロック70によって実行された適応処理に従って、Ｂトラック上にこれらの係数を適応する。
5. Ｂトラックの適応されたＦＦＥ係数コンデンサ69の値がディジタル化されて、Ｂ係数レジスタに記憶される。
【００４６】
しかしながら、いろいろな他のルーチンが続いてもよい。例えば、そのアジマスの前のトラックの終わりで適応された係数値にかかわりなく、各トラックが、トラックの始めで係数コンデンサへロードされる係数のそれ自身の標準セットを有することがありえる。または、係数コンデンサは、そのアジマスの前のトラックを介する途中の一部で受け取られ適応された値をロードされてもよい。係数がとられる位置は、最高の適応を提供するための機械条件に従って最適化される。例えば、トラックが曲っている場合、トラックに沿っておよそ途中の半分から係数をとることがベストとなる。あらゆる機械の設計で、最適な位置は経験的に決定され、そして、製品化される機械は、この地点で係数をとるようにプログラムされる。ＡおよびＢ係数を異なるポイントでとることができる。
【００４７】
したがって、前のＡトラックについての読取り動作の最小のエラー部分からの適応されたフィルタ係数は、次のＡトラックの係数の初期セットとして使用することができ、そして、同様の処理がＢトラック係数に適用される。トラック終わりの非線形に迷い込むのを避けるために、読取り動作の最小エラー部分の開始の後、あらかじめ決められた時間に係数値をとるために「スナップショット・タイマ」方式を使用することができる。
【００４８】
一実施例において、所与のＡまたはＢトラックの係数の連続したセットを多くのトラックにわたって平均して、次のＡまたはＢトラックのための係数の初期セットとして、使用することができる。これは、１トラックでは素早く適応させることができ、多重トラックでは遅いという利点がある。これは、デジタル方式で最も容易に実施することができる。
【００４９】
特別な例として、ＡおよびＢトラック係数セットのそれぞれにおいて、１３の信号の係数と１つのＤＣ係数がある。
【００５０】
もし、ＦＦＥ24が、読取り信号でドロップ・アウトに対抗する間、適応しているならば、ＦＦＥ係数は、回復することができない状態に誤って適応することがある。これに対抗するために、自動再始動装置が組み込まれる。中心係数がプログラム可能な閾値（例えば50％）の下に落ちると、その係数は全て、デフォルト・セットの値に強制される。例えば、中心信号係数に１単位の値がロードされるときの単位ステップのインパルス応答および残りの信号係数は、ゼロに強制される。この開始位置から、ＦＦＥ24は適応し続けることを許される。それは、再び誤って適応するならば処理が自動的に繰り返されるか、または、ドロップ・アウトが回復可能な信号を含むならば、互いに正しい目標値に近づく。
【００５１】
したがって、図に示した実施例において、中心係数は、それを基準ジェネレータ91からの予め設定した基準値と比較する比較回路90に供給され、そして、もし、実際問題として、中心係数が、不正確な状態で安定した係数になるような値以下に落ちた場合、係数のデフォルト・セットを強制する「キック・スタート」ルーチンを実行する。
【００５２】
トラック交差モードにおいて、テープの上のトラックが読取りヘッドの走査パスと整合しないとき、ヘッド出力信号は、１走査につき何回も良／不良のＳＮＲの間を循環し、この状況において、図３の方式は、回復されるデータ量を増やすことができる。
【００５３】
ＦＦＥ係数の多数の安定した、適応された状態が可能であるが、これらうちの小さなセットだけがこの方式に有用である点に留意する必要がある。上述された技術は、中心係数だけをテストしており、全ての可能な望ましくない状態を検出することができるというわけでない。しかしながら、この技術は、この中心係数に加えて、またはこれに代えて他の係数をモニタするように拡張することができ、また、係数の異なるデフォルト・セットを強制することができる。また、それを一つの限度でなく範囲として、モニタすることができる。
【００５４】
ここで図４を参照すると、位相同期ループ22は、いろいろな異なる条件で、読み取り波形からビット・クロックを回復させることを要求される。本質的に、位相ロックループ22は、周波数と位相同期をトラックの最初で獲得しなければならず、許容できる位相エラーで、ヘッド・テープ速度ジッタに起因するビット周波数変動に追従しなければならない。
【００５５】
幅広いアウトラインにおいて、位相同期ループ22は、位相検出器92、ループ・フィルタ94、および位相アキュムレータ96を有する。位相アキュムレータ96の出力は、システム・クロック・タップ付き遅延線98から得られる一連のクロック信号から適当なクロック信号を選択するために使用される。
【００５６】
入力信号が、ＡＧＣ20で自動利得制御にかけられるので、公称レベルが、２、０、−２の単位となる。２つの入力比較回路100、102は、入力信号が＋／−１単位（近似）閾値を横切る時間を捜す。そして、これらの閾値交差の時間は、位相エラーを決定するために現在のクロック・タイム（システム読取りクロック）と比較される。位相エラーは、デジタル（すなわち、位相エラーの符号と大きさに従い、−４、−３、−２、−１、１、２、３、４）でエンコードされて、ループ・フィルタ94に渡される。
【００５７】
ループ・フィルタ94で、（デジタルの）位相エラーは、２つの乗算器104、106とアキュムレータを使用してフィルタされる。上位フィルタリング・パスで、位相エラーは、定数（Ｋｐ）を掛られる。下位フィルタリング・パスで、位相エラーは、定数Ｋｉを掛けられ、その結果は、Ｋｉアキュムレータ108によって累算される。累算された（Ｋｉ）結果と直接の（Ｋｐ）結果は、一緒にサマー110で加えられて、位相アキュムレータ96に渡される。
【００５８】
位相アキュムレータ96は、ループ・フィルタ94の出力を積分する。位相アキュムレータ出力の上位４ビットが、「ポインタ」の働きをする。このポインタは、遅延線98で得られる外部のシステム・クロックの１６の遅延バージョンのうちのどれが、システム読取りクロック（すなわち、入力信号に同期されたクロック）として使用されるかを示す。
【００５９】
したがって、入力信号がシステム読取りクロックと位相外れになるにつれて、位相エラーがループ・フィルタ94の出力で大きな値になり、それによって、位相アキュムレータ96がインクリメントし、結局その出力の上位４ビットを変更する。これによって、入力信号の位相により近いシステム・クロックの遅延バージョンが選択される。
【００６０】
本方式のより細部を参照すると、最終製品における誤り率を最適化するためにループ・フィルタ・パラメータは、プログラム可能であり、第２順位のループが仮定される。更に、ループのバンド幅は、２つの前もってプログラムされた値の間で、リアルタイムでスイッチ可能である。これは、プリアンブル・ゾーンを最も有効に利用するためであり、データ領域で低い位相ジッタを維持する。位相同期ループ22は、トラックの通常のリプレイの間に発生する信号ドロップ・アウトの後、位相同期を回復させることができなければならない。
【００６１】
回復させられた読取りクロックは、ＦＦＥ24、ＡＤＣ26およびヴィテルビ・デコーダ28を駆動するので、強力でなければならない。位相同期ループ22は、ＤＤＳ−１／２またはＤＤ−３のフォーマットで稼働ができることが好ましい。ＤＤＳ−１または２のフォーマットは、ビット・サンプリング時間がアイ・センタにあるとき２レベルの信号になる。ここで、この方法は単純で振幅変動に比較的無感応であるので、位相検出器92は、典型的にゼロ交差のテストをする。
【００６２】
ＤＤＳ−３フォーマットで、フォーマットの読取りは、３レベルのＰＲ−１信号になる。この場合、位相検出器92は、入力信号の大きな部分を不合格とすることなく、単純なゼロ交差のテストをすることができない。閾値交差方式が必要とされる（およそ＋１、−１）。
【００６３】
したがって、ＰＬＬ22は閾値交差時間位相検出器92を含み、その出力は、離散的なステップに量子化される。ＤＤＳ−１または２のモードで、位相検出器は、ゼロ交差に応答するが、ＤＤＳ−３モードでは、２分の１公称信号レベル交差に応答する。
【００６４】
図４は、位相検出器92を介す２つの（概念上の）パスを示す。ここで、入力信号（ＡＧＣ20から）は、100、102で、半分の公称信号レベル閾値レベル（正および負）のそれぞれと比較される。入力信号の中の閾値交差のタイミングは、比較回路出力サンプラ116で、（１６のタップ付き遅延線98から誘導された）出力クロックの（１／８の期間でシフトされた）８つの均一に区切られた位相と比較される。そして、ループ位相エンコーダ118で、現在の出力位相選択と比較される。量子化された位相は、入力交差が落す８つの出力クロック位相の間から、ループ位相セレクタ120によって直接判断される。
【００６５】
ＤＤＳ−１または２のモードで、入力信号は、単一の公称ゼロ・レベル基準値と比較され、図４の上位（概念上の）信号パスのみが使用される。ＤＤＳ−３モードで、半分の公称信号閾値は、位相検出器閾値基準レジスタ112、114から誘導される。これらのレジスタは、ＤＡＣ基準値をＡＧＣランダム・データ・ターゲットＤＡＣ基準値にプログラムする。この方式は、ＡＧＣターゲットおよびＰＬＬ位相検出器が独立して最適化されることを可能にする。
【００６６】
ループ位相セレクタ120からの量子化された位相出力は、Ｋｐ（比例項）とＫｉ（積分）項を有するデジタル・ループ・フィルタ94に供給される。図において、位相検出器92の出力は、（状態（−４、−３、−２、−１、０、１、２、３、４）をエンコードする）４ビット・バスととして、また、乗算器104、106の出力は、８ビット・バスとして表示される。
【００６７】
ＫｐとＫｉ乗数は、一般的に以下の範囲を有することができる。
【００６８】
【数１】
Ｋｐの範囲 ＝ 0．．．．．．．．．．．．31
Ｋｉの範囲 ＝ 0．．．．．．．．．．．．31
乗算器出力 ＝ −124．．．．．．．．．．124
【００６９】
Ｋｉ乗算器106は、この例では以下の範囲を有するＫｉアキュムレータ108に、データを渡す。
【００７０】
【数２】
Ｋｉアキュムレータ・ビット ＝ 12
Ｋｉアキュムレータ範囲 ＝ −2048．．．．．．．．．．．2047
【００７１】
Ｋｉアキュムレータ108は、入力Ｋｉ乗算器出力を積分するが、アキュムレータからの最上位８ビットが、110でＫｐ乗算器104からの８ビットに加えられ、位相アキュムレータ96の（最下位）エンドに供給される。
【００７２】
したがって、ループ・フィルタ94は、ビット周期毎に、位相アキュムレータ96へ、−252．．．．．．．．252を供給することができる。ＫｐおよびＫｉ値の２つのプログラム可能な対がレジスタ105、107で得られ、ループに速いまたは遅い時間定数を与える。この定数は、システム要求に従って状態マシーンによって選択される。
【００７３】
Ｋｉアキュムレータ108は、位相同期を失うかまたはその危険にあることが示されるとき再プログラム可能なように構成される。例えば、プリアンブル領域においてＰＬＬ周波数が初期化される場合がある。いわゆる「スタント・モード（stunt modes）」の間、速い前進テープ運動のために、Ａトラックの中心周波数が低くされ、Ｂトラックの中心周波数が高くされる（逆テープ運動ではその逆になる）とき、周波数オフセットが発生する。更に、Ｋｉアキュムレータ108が正または負にオーバーフローし、中心周波数が許容範囲外にあることを示すことがある。さらにまた、上述のＦＦＥ係数「キック・スタート」ルーチンがトリガーされるならば、Ｋｉアキュムレータ108は再び中心付けされてもよい。この状態は、テープ・ドロップ・アウトまたは信号に対してその他の障害が存在し、ＰＬＬがその位相同期を失いそうであることを示唆することを示す。
【００７４】
これらの状態で、Ｋｉアキュムレータ108の最上位ビットは、可変位相発振器周波数オフセット・レジスタ109の内容をロードされ、これにより周波数がデフォルト値に中心づけられる。例えば、周波数は、ＰＬＬ22が現在のトラックを読み始めた周波数に再び中心づけられてもよい。
【００７５】
デジタル位相アキュムレータ96は、ループ・フィルタ94の出力を合計し、４つの最上位ビットを使用して１６のタップ付き遅延線98から出力クロック位相を選択する。この遅延線98は、それ自身、システム・ビット周波数クロックに位相ロックされている。また、この遅延線98からの１６のシステム・クロック位相は、位相検出器92の比較回路出力サンプラ116によって、閾値交差のタイミングを実行するために使用される。ループ・フィルタ・アキュムレータ108から位相アキュムレータ96まで渡されたビットの数は、支援できる最大の周波数エラーを決定する。位相アキュムレータ96は、ループ・フィルタ94の出力（ＫｐとＫｉ項の合計）を積分する。最上位の４ビットは、現在のクロック位相として使用されたタップ付き遅延線からシステム・クロックの位相を選択するために使用される。
【００７６】
位相アキュムレータ出力96は、この例では１２ビットの数で表示され、単純な符号なしアップ・ダウン・カウンタとみなされる。したがって、正のループ・フィルタ出力が加えられると、アキュムレータは、それが4095に達するまでカウントアップし次いでゼロにラップアラウンド（折り返す）する。同様に、負のループ・フィルタ出力が加えられると、ゼロに達するまでカウントダウンし、4095にラップアラウンドする。これらの条件の下で、４つの最上位ビットは、単純に０から１５までインクリメントし、再び０にラップアラウンドする。こうしてシステム・クロックの次第に遅れる位相が出力クロックとして選択される。
【００７７】
タップ付き遅延線98は、１６の均一に区切られたタップを有し、システム・クロックを供給される。概念的には、（システム・クロック周波数がチャネルのいろいろなオペレーティング・モードについて異なるとき）１６番目のタップの出力が次のシステム・クロック期間と一致するように、遅延が調節される。
【００７８】
レジスタ122からの静的位相オフセット値がサマー124で組み込まれ、このサマー124は、クロック・セレクタ126に出力を提供し、このクロック・セレクタ126は、タップ付き遅延線98から適当なクロック信号を選ぶ。ループがロックする位相と、ＦＦＥ24およびＡＤＣ26によって使用される出力128に加えられるクロック位相との間の静的位相オフセットについての必要性に対して２つの要因がある。第一に、ＰＬＬ22が遷移が存在するビット端にロックするのに対して、ＦＦＥ24は、ビットの中心でサンプルをとる。第２に、位相測定ループと、クロックがＦＦＥで使用されるポイントとの間に未知の回路パス遅延がある。従って、位相オフセット・レジスタは、４ビットの（符号なし）数でプログラムされ、この数は、位相アキュムレータの４つの最上位ビットに加えられてＦＦＥ24、ＡＤＣ26およびシステムの残りの部分に渡されるクロック位相を選択するが、ＰＬＬ内部クロックのクロック位相を選択するためには使われない。ＰＬＬ内部クロックのクロック位相は、クロック・セレクタ130によって選択される。
【００７９】
以上、図１乃至４において、サンプル・アナログ方式に関して記述したが、本発明は、デジタル形式で実施することもできる。
【００８０】
また、本発明は、同日に出願され、現在出願中の、出願番号96306941.4、96306940.6、および96306938.0の記載内容が本明細書中に参照され含まれる。
【００８１】
本発明は、例として以下の実施態様を含む。
（１）信号を処理するサンプルされた時間のフィルタ装置であって、前記信号は、第２の特性のデータのストリームが点在する第１の特性の連続するデータのストリームを含み、前記第１の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、前記第２の特性のストリームに対応する複数のフィルタ係数を記憶する手段と、対応するストリームにフィルタをかけるために、それぞれの複数の係数を適用する手段と、を備える前記フィルタ装置。
（２）対応するストリームを処理する間、前記複数の係数のそれぞれを適応させる適応手段を含む（１）記載のフィルタ装置。
（３）各々のストリームのために、同じ特性の次のストリームを処理するのに使用する適応された複数の係数を記憶する手段を含む（２）記載のフィルタ装置。
（４）前記記憶する手段は、ストリームを通じて途中の複数の係数部分を選択する（３）記載のフィルタ装置。
【００８２】
（５）サンプルされた時間フィルタリングを信号に適用する方法であって、前記信号は、第２の特性のデータのストリームが点在する第１の特性の連続するデータのストリームを含み、前記方法は、前記第１の特性のストリームに対応する複数のフィルタ係数を記憶し、前記第２の特性のストリームに対応する複数のフィルタ係数を記憶し、対応するストリームにフィルタをかけるためにそれぞれの複数の係数を使用することを含む、前記方法。
【００８３】
（６）複数のデータのストリームを含む信号を処理するサンプルされた時間フィルタ装置であって、複数のフィルタ係数を記憶する記憶手段と、前記フィルタ装置の出力に応じて、前記係数を適応させる手段と、１又は複数の前のストリームの選択された部分に対応する係数の適応されるセットを前記記憶手段に適用する初期化手段と、を有する前記フィルタ装置。
（７）前記初期化手段は、前のストリームの最小限のエラー部分に対応する係数の適応されたセットを適用する（６）記載のフィルタ装置。
（８）前記初期化手段は、前のストリームの適応の開始の後、予め選択された間隔で、それらに対応する係数の適応されるセットを適用する（６）または（７）記載のフィルタ装置。
（９）前記初期化手段は、複数の前のストリームからの係数のセットの組合せから得られる、係数の適応されるセットを適用する（８）記載のフィルタ装置。
（１０）前記組合せは、前のストリームからの係数のセットの平均を含む（９）記載のフィルタ装置。
【００８４】
【発明の効果】
この発明によれば、たとえばＡおよびＢトラックのスペクトル特性の間に重要な違いがあっても、ＡおよびＢトラックのそれぞれについて別々組の係数を記憶することによって、改善された適応処理を提供することができる。
【図面の簡単な説明】
【図１】 本発明の装置を含むデータ読み取り装置のメイン構成要素の概要ブロック図。
【図２】 図１で示した装置の一部分を形成する自動利得制御システムのブロック図。
【図３】 図１の装置で使用されるフィードフォーワド・イコライザ（ＦＦＥ）のブロック図。
【図４】 クロック信号を入力データから抜き出す位相同期ループのブロック図。
【符号の説明】
１０ テープ １２ 読取りヘッド
１４ 回転変圧器 １６ 増幅器
２０ ＡＧＣ回路 ２１ 状態マシーン
２２ 位相同期ループ ２３ プリアンブル検出器
２４ ＦＦＥ ２６ アナログ・デジタル変換器
２８ ヴィテルビ検出回路
Claims (10)
- 磁気テープ記憶媒体から交互のアジマスの一連のトラックとして記憶されたユーザデータを検索するデータ検索装置であって、
前記アジマスのそれぞれのトラックを読み出すためのそれぞれの読み取りヘッドと、前記読み取りヘッドによって読み出された信号を等化する適応イコライザとを含み、前記イコライザは、
前記アジマスの一つのトラックから読み出した信号の一組のフィルタ係数と、もう一方のアジマスのトラックから読み出した信号の一組のフィルタ係数とを記憶するための係数記憶手段と、
それぞれの組のフィルタ係数にしたがって、交互のアジマスの前記トラックから読み出した前記ユーザデータの信号に等化を適用する適応フィルタと、
前記適応フィルタの出力にしたがって、前記トラックのそれぞれからの前記ユーザデータの信号の等化の間に、それぞれの組のフィルタ係数を適応させるようにした係数適応手段と、を備え、
前記係数適応手段は、それぞれのトラックの途中で、同じアジマスの次のトラックの等化に使用するために、前記係数記憶手段に現時点における適応したフィルタ係数に対応する一組のフィルタ係数を記憶するようにした、前記データ検索装置。 - 前記係数適応手段は、同じアジマスの前のトラックの最小エラー部分に対応する適応したフィルタ係数の組を記憶するようにした請求項１記載のデータ検索装置。
- 前記係数適応手段は、トラックの開始後の予め選択された期間におけるフィルタ係数に対応する適応したフィルタ係数の組を記憶するようにした請求項１または２のいずれかに記載のデータ検索装置。
- 前記係数適応手段は、同じアジマスの複数の前のトラックからのフィルタ係数の組の組み合わせから導出した一組のフィルタ係数を記憶するようにした請求項１乃至３のいずれかに記載のデータ検索装置。
- 前記組み合わせは、同じアジマスのトラックからの複数のフィルタ係数の組の平均である、請求項４記載のデータ検索装置。
- 交互のアジマスの一連のトラックとして磁気テープ記憶媒体に記憶されたユーザデータを検索するデータ検索方法であって、前記ユーザデータは、それぞれのアジマスのそれぞれの読み取りヘッドによってテープから読み込まれ、
前記ユーザデータの信号を、前記トラックのアジマスにしたがってそれぞれのフィルタ係数の組を使用して、ユーザデータの信号を等化する適応フィルタを含む適応イコライザに適用するステップと、
前記適応フィルタの出力にしたがって、それぞれのトラックの間に前記フィルタ係数を適応させるステップと、
を含み、それぞれのトラックの途中で、同じアジマスの次のトラックの開始時において使用するために、現時点において適応したフィルタ係数に対応する一組のフィルタ係数を記憶する前記データ検索方法。 - 前のトラックの最小エラー部分に対応する前記適応されたフィルタ係数の組が記憶される、請求項６記載のデータ検索方法。
- 所与のトラックのためのフィルタ係数の適応の開始後における所定の期間において、前記フィルタ係数は同じアジマスの後続のトラックの処理のために記憶される、請求項６または７のいずれかに記載のデータ検索方法。
- 所与のアジマスのトラックのそれぞれのために、同じアジマスの複数の前のトラックからのフィルタ係数が組み合わされ、前記アジマスのトラックのための一組のフィルタ係数を提供する、請求項６乃至８のいずれかに記載のデータ検索方法。
- 前記フィルタ係数は、フィルタ係数の平均をとることによって組み合わされる請求項９記載のデータ検索方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96306939A EP0831479B1 (en) | 1996-09-24 | 1996-09-24 | Data processing apparatus and methods |
| GB96306939.8 | 1996-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112132A JPH10112132A (ja) | 1998-04-28 |
| JP4183783B2 true JP4183783B2 (ja) | 2008-11-19 |
Family
ID=8225094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25640097A Expired - Fee Related JP4183783B2 (ja) | 1996-09-24 | 1997-09-22 | サンプル時間フィルタ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6282042B1 (ja) |
| EP (1) | EP0831479B1 (ja) |
| JP (1) | JP4183783B2 (ja) |
| DE (1) | DE69617677T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563889B1 (en) * | 1998-10-01 | 2003-05-13 | Lsi Logic Corporation | Method and apparatus for adapting the boost of a read channel filter |
| KR20000042571A (ko) * | 1998-12-26 | 2000-07-15 | 전주범 | 디지탈 브이씨알의 재생 등화기 |
| US6701140B1 (en) * | 2000-09-14 | 2004-03-02 | 3Com Corporation | Digital receive phase lock loop with cumulative phase error correction and dynamically programmable correction rate |
| DE10125023A1 (de) * | 2001-05-22 | 2002-12-12 | Infineon Technologies Ag | Transmitter zur Übertragung digitaler Daten über eine Übertragungsleitung |
| KR100878524B1 (ko) * | 2002-05-21 | 2009-01-13 | 삼성전자주식회사 | 등화기의 필터 탭계수 갱신 장치 및 갱신 방법 |
| US7212482B2 (en) * | 2002-11-29 | 2007-05-01 | International Business Machines Corporation | Apparatus and method to dynamically adjust the amplitude of a signal comprising information |
| EP1553742B1 (en) * | 2004-01-09 | 2007-12-26 | Alcatel Lucent | Receiver for optical signals comprising a Viterbi equalizer and an analog electronic equalizer |
| US6956709B1 (en) * | 2004-06-07 | 2005-10-18 | Storage Technology Corporation | Write velocity identification in a PRML system |
| KR20060044126A (ko) * | 2004-11-11 | 2006-05-16 | 삼성전자주식회사 | 직교 분할 다중 접속 시스템에서 프리앰블 생성 및 셀검출을 수행하는 장치 및 방법 |
| US7271971B2 (en) * | 2004-12-03 | 2007-09-18 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
| US7030795B1 (en) * | 2005-05-17 | 2006-04-18 | Motorola, Inc. | Digital automatic gain control method and device |
| US7129872B1 (en) * | 2005-05-25 | 2006-10-31 | Audio Note Uk Ltd. | Audio signal analog-to-digital converter utilizing a transformed-based input circuit |
| DE102005030356B4 (de) * | 2005-06-29 | 2011-07-07 | Infineon Technologies AG, 81669 | Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises |
| US7589927B2 (en) * | 2005-08-30 | 2009-09-15 | International Business Machines Corporation | Dynamically adapting a read channel equalizer |
| EP2119007A1 (en) * | 2007-02-09 | 2009-11-18 | Texas Instruments Limited | Digital filter |
| CN101652932B (zh) * | 2007-03-27 | 2013-03-27 | 富士通株式会社 | 均衡器特性最优化方法、传送系统、通信装置及程序 |
| US9548080B2 (en) | 2015-06-18 | 2017-01-17 | International Business Machines Corporation | Time-varying filter for high-frequency reel disturbance rejection |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4646326A (en) * | 1983-10-20 | 1987-02-24 | Motorola Inc. | QAM modulator circuit |
| US4839652A (en) * | 1987-06-01 | 1989-06-13 | General Electric Company | Method and apparatus for high speed digital phased array coherent imaging system |
| US4922530A (en) * | 1988-03-18 | 1990-05-01 | Tellabs, Inc. | Adaptive filter with coefficient averaging and method |
| EP0420269A3 (en) * | 1989-09-28 | 1992-12-30 | Fujitsu Limited | Adaptive digital filter including low-pass filter |
| JPH03205640A (ja) * | 1989-12-30 | 1991-09-09 | Sony Corp | トラツクずれ量補正回路 |
| JP3013535B2 (ja) * | 1991-08-03 | 2000-02-28 | ソニー株式会社 | 磁気再生装置 |
| US5355328A (en) * | 1991-09-27 | 1994-10-11 | Northshore Laboratories, Inc. | Resampling apparatus suitable for resizing a video image |
| US5276566A (en) * | 1991-11-20 | 1994-01-04 | Hewlett-Packard Company | Recording/reading high density data tracks with backward compatibility |
| US5341249A (en) * | 1992-08-27 | 1994-08-23 | Quantum Corporation | Disk drive using PRML class IV sampling data detection with digital adaptive equalization |
| SG46216A1 (en) * | 1992-08-27 | 1998-02-20 | Quantum Corp | Disk drive using prml class iv sampling data detection with digital adaptive equalization |
| US5258933A (en) * | 1992-08-27 | 1993-11-02 | Quantum Corporation | Timing control for PRML class IV sampling data detection channel |
| US5513215A (en) * | 1993-09-20 | 1996-04-30 | Glenayre Electronics, Inc. | High speed simulcast data system using adaptive compensation |
| EP0831483B1 (en) * | 1996-09-24 | 2002-08-28 | Hewlett-Packard Company, A Delaware Corporation | Data processing apparatus and methods |
| EP0831478B1 (en) * | 1996-09-24 | 2003-11-19 | Hewlett-Packard Company, A Delaware Corporation | Data processing apparatus and methods |
-
1996
- 1996-09-24 EP EP96306939A patent/EP0831479B1/en not_active Expired - Lifetime
- 1996-09-24 DE DE69617677T patent/DE69617677T2/de not_active Expired - Lifetime
-
1997
- 1997-09-22 JP JP25640097A patent/JP4183783B2/ja not_active Expired - Fee Related
- 1997-09-22 US US08/934,765 patent/US6282042B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6282042B1 (en) | 2001-08-28 |
| EP0831479B1 (en) | 2001-12-05 |
| EP0831479A1 (en) | 1998-03-25 |
| DE69617677T2 (de) | 2002-08-08 |
| JPH10112132A (ja) | 1998-04-28 |
| DE69617677D1 (de) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4031559B2 (ja) | 入力信号の自動利得制御のための自動利得制御回路 | |
| JP4187811B2 (ja) | サンプル・フィルタ装置 | |
| JP3967800B2 (ja) | 信号処理装置 | |
| JP4183783B2 (ja) | サンプル時間フィルタ装置 | |
| US6111710A (en) | Asynchronous/synchronous gain control for interpolated timing recovery in a sampled amplitude read channel | |
| US5576904A (en) | Timing gradient smoothing circuit in a synchronous read channel | |
| US6246723B1 (en) | Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation | |
| US6023386A (en) | Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel | |
| US5552942A (en) | Zero phase start optimization using mean squared error in a PRML recording channel | |
| US5585975A (en) | Equalization for sample value estimation and sequence detection in a sampled amplitude read channel | |
| US6646822B1 (en) | Sampled amplitude read channel employing pipelined reads to reduce the gap between sectors | |
| US5572558A (en) | PID loop filter for timing recovery in a sampled amplitude read channel | |
| US5583706A (en) | Decimation DC offset control in a sampled amplitude read channel | |
| JP3071142B2 (ja) | サンプルされた振幅リードチャネルにおけるコスト削減された補間されたタイミングリカバリ | |
| WO1996010254A9 (en) | Improved timing recovery for synchronous partial response recording | |
| US5521767A (en) | Optimized equalizer system for data recovery and timing extraction in partial response read channels | |
| US5729396A (en) | Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording | |
| US6028728A (en) | Sampled amplitude read/write channel employing a sub-baud rate write clock | |
| US5838738A (en) | Coding to improve timing recovery in a sampled amplitude read channel | |
| US5786950A (en) | PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter | |
| US7362957B2 (en) | Reproducing apparatus | |
| US6879629B2 (en) | Method and apparatus for enhanced timing loop for a PRML data channel | |
| KR100272349B1 (ko) | 신호 채널의 샘플값 처리회로 및 방법 | |
| JP3225588B2 (ja) | ディジタル信号再生回路 | |
| JPH09102172A (ja) | 磁気再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |