DE69815624T2

DE69815624T2 - FET-Vorrichtung zur Verwendung in Festkörperrelais

Info

Publication number: DE69815624T2
Application number: DE69815624T
Authority: DE
Inventors: Hidefumi Minato-ku Tamai; Masaya Uto-gun Fukaura
Original assignee: NEC Compound Semiconductor Devices Ltd
Current assignee: NEC Electronics Corp
Priority date: 1997-10-17
Filing date: 1998-10-16
Publication date: 2004-04-29
Anticipated expiration: 2018-10-17
Also published as: DE69815624D1; JP3013894B2; EP0910169B1; EP0910169A2; US6172552B1; EP0910169A3; JPH11122087A

Description

Hintergrund der Erfindung
Diese Erfindung betrifft eine Feldeffekttransistor-(FET-)Vorrichtung, die für ein Transistorrelais verwendet wird, das keinen Kontakt hat und das mechanisch betreibbar ist, und ein Transistorrelais daraus.
Allgemein enthält eine FET-Vorrichtung des beschriebenen Typs ein Paar von Eingangsanschlüssen und ein Paar von Ausgangsanschlüssen. In diesem Zustand führt die FET-Vorrichtung eine Ein/Aus-Operation in Reaktion auf ein an die Eingangsanschlüsse angelegtes Steuersignal aus und führt ein Ausgangssignal in einen integrierten Schaltkreis (IC) zu, der an die Ausgangsanschlüsse als Lastschaltung angeschlossen ist. Somit wird die FET-Vorrichtung als Transistorrelais für eine IC-Testeinheit und ähnliches verwendet.
In einem solchen Transistorrelais hat das Ausgangssignal, das vom Transistorrelais zugeführt wird, oft eine hohe Frequenz bei einer hohen Dichte des IC. Dafür ist es erforderlich, dass das Transistorrelais selbst eine solche Struktur hat, dass ein Hochfrequenzsignal dort hindurch laufen kann.
Daher ist der FET als Festkörper-Schaltvorrichtung, die eine Schaltungsstruktur und das Transistorrelais bildet, allgemein in einem solchen Transistorrelais verbessert worden, durch welches das Hochfrequenzsignal als das Ausgangssignal geführt werden muss.
Ein herkömmliches Transistorrelais, das aus kombinierten FETs mit einem Thyristor besteht, ist in der japanischen ungeprüften Patentveröffentlichung Nr. Sho 63-2422 (die hierin nachfolgend erste Referenz genannt wird) offenbart. In diesem Fall offenbart die erste Referenz das Transistorrelais, das eine hohe Geschwindigkeit durch Verbessern der Schaltungsstruktur erreicht.
Weiterhin ist ein Beispiel eines MOSFET, der für das Transistorrelais verwendet wird, in der japanischen ungeprüften Patentveröffentlichung Nr. Sho 62-12167 (die hierin nachfolgend zweite Referenz genannt wird) offenbart. Der MOSFET ist von einem vertikalen Typ und mit einem Anreicherungsmode bzw. Verstärkungsmode betreibbar.
Darüber hinaus ist ein weiteres Transistorrelais in der japanischen ungeprüften Patentveröffentlichung Nr. Hei 5-41653 (die hierin nachfolgend dritte Referenz genannt wird) offenbart.
Beim Transistorrelais kann ein Steuern zweier Eingangssignale eine Polarität eines Stroms steuern, der durch eine Lastschaltung fließt. Weiterhin kann eine Exklusiv-ODER-Verknüpfung zwischen zwei Eingangssignalen als Ausgangssignal des Transistorrelais erhalten werden.
In diesem Fall wird allgemein ein Produkt (nämlich ein CR-Produkt) zwischen einer Vorrichtungskapazität und einem Ein-Widerstandswert als Faktor zum Bewerten einer Vorrichtung verwendet, die als das Transistorrelais verwendet wird. In diesem Fall kann dann, wenn das CR-Produkt klein ist, das Ausgangssignal hoher Frequenz gesteuert werden.
In diesem Fall läuft das Hochfrequenzsignal dann, wenn das Festkörperrelais bei der ersten Referenz zum Steuern des Hochfrequenzsignals verwendet wird, zwischen einem Paar von Ausgangsanschlüssen. Es ist nötig, eine Vorrichtung mit einem kleinen CR-Produkt beim Transistorrelais zum Durchlassen des Hochfrequenzsignals zu verwenden. Dies ist deshalb so, weil das Transistorrelais die hohe Frequenz durchlassen kann, wenn das CR-Produkt zwischen den Ausgangsanschlüssen klein ist.
Andererseits ist dann, wenn der MOSFET selbst bei der zweiten Referenz verwendet wird, eine Vorrichtungs-Durchbruchspannung (nämlich eine Vorrichtungs-Durchbruchspannung zwischen einem Drainanschluss und einem Sourceanschluss während eines Aus-Zustands) etwa 50 V, ist der Ein-Widerstand etwa 10 Ω und ist das CR-Produkt näherungsweise 20 pF·Ω. Diese Werte sind verglichen mit den anderen Vorrichtungen extrem klein.
Unter einem solchen Umstand wird der MOSFET mit dem kleinen CR-Produkt allgemein im Transistorrelais verwendet. In diesem Fall wird dann, wenn das Transistorrelais bei der ersten Referenz durch Verwenden des MOSFET bei der zweiten Referenz strukturiert ist, bestätigt, dass das CR-Produkt zwischen einem Paar von Ausgangsanschlüssen näherungsweise 30 pF·Ω ist.
Wie es zuvor angegeben ist, ist es in letzter Zeit erforderlich, das Hochfrequenzsignal durch die Verwendung des Transistorrelais auf dem Markt in Bezug auf Kommunikationstechniken zu steuern. Jedoch hat das CR-Produkt des herkömmlichen Transistorrelais eine Grenze von 30 pF·Ω (die Vorrichtungs-Durchbruchspannung ist etwa 50 V und der Ein-Widerstand ist annähernd 10 Ω) unter einer Vorspannung von Null. Nur ein Signal, das eine Frequenz hat, die kleiner als mehrere MHz ist, kann durch das obige CR-Produkt gesteuert werden. Anders ausgedrückt ist herausgefunden worden, dass es schwierig ist, das oben angegebene Transistorrelais zu verwenden, um das Hochfrequenzsignal zu steuern, das mehrere MHz übersteigt.
Darüber hinaus kann es möglich sein, das CR-Produkt des Transistorrelais bei der ersten Referenz durch Reduzieren des CR-Produkts des MOSFET selbst zu reduzieren. Jedoch ist auch bestätigt, dass es technisch schwierig ist, das CR-Produkt durch die Verwendung des MOSFET selbst weiter zu reduzieren.
Andererseits offenbart die oben angegebene dritte Referenz das Transistorrelais zum Erhalten des Ausgangssignals gemäß den zwei Eingangssignalen. Das bedeutet, dass, obwohl die dritte Referenz das Transistorrelais offenbart, das das Ausgangssignal entsprechend den zwei Eingangssignalen über die zwei Ausgangsanschlüsse erhält, keine Aufmerksamkeit auf einen derartigen Fall gerichtet ist, dass das Ausgangssignal, das ungeachtet der Eingangssignale direkt zum Ausgangsanschluss gegeben wird, und das Ausgangssignal ein- und ausgeschaltet wird.
Zusätzlich schlägt die dritte Referenz keine Maßnahmen für den Fall vor, dass das Ausgangssignal, das ein- und ausgeschaltet wird, die hohe Frequenz hat.
Aus Kim Gauen "Boost MOSFETs Drive Current" in Electronic Design, Vol. 38, No. 10, 24. Mai 1990, Seiten 73 bis 74 ist ein Fotokoppler bekannt, der ein Paar von MOSFETs aufweist, die zwischen den Ausgangsanschlüssen angeschlossen sind, und für jeden MOSFET ein Paar von Bipolartransistoren als Treiberschaltungen. Zum Vermeiden einer isolierten Spannungszufuhr für die Gateanschlüsse der MOSFETs wird die Spannung, die beim Drainanschluss der MOSFETs verfügbar ist, über eine 1 N914-Diode und die Treiberschaltung zum Antreiben ihres Gateanschlusses verwendet.
Aus JP-A-03-046410 und Patent Abstracts of Japan, Vol. 15, No. 185, 30. Mai 1991 ist eine Halbleiter-Relaisvorrichtung bekannt, wobei der Gate- und der Sourceanschluss eines Paars von Ausgangs-MOSFETs direkt an die Anoden- und Kathodenanschlüsse einer Vielzahl von Fotodetektor-Dioden angeschlossen sind, die in Reihe geschaltet sind.
US 4,859,875 offenbart einen Optokoppler für einen Leistungs-FET, der einen Schalter mit zwei in Reihe geschalteten FETs aufweist. Die Source- und Gate-Kontakte der FETs sind miteinander verbunden.
Zusammenfassung der Erfindung: Es ist daher eine Aufgabe dieser Erfindung, ein Transistorrelais zu schaffen, das ein Hochfrequenzsignal von mehreren MHz oder darüber steuern kann, das als Ausgangssignal gegeben ist.
Es ist eine weitere Aufgabe dieser Erfindung, eine FET-Vorrichtung zu schaffen, die ein CR-Produkt hat, das kleiner als dasjenige der FET-Vorrichtung selbst ist.
Es ist eine weitere Aufgabe dieser Erfindung, eine FET-Vorrichtung zu schaffen, die ein kleines CR-Produkt realisieren kann.
Gemäß dieser Erfindung enthält eine FET-Vorrichtung ein Paar von Eingangsanschlüssen, ein Paar von Ausgangsanschlüssen, eine Vielzahl von FETs und Treiberschaltungen.
Die vorliegende Erfindung schafft eine FET-Vorrichtung, wie sie im Anspruch 1 definiert ist.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltungsdiagramm, das eine FET-Vorrichtung zeigt, die herkömmlich als Transistorrelais verwendet wird;
2 ist eine Querschnittsansicht, die einen MOSFET vom vertikalen Typ zeigt, der bei einem herkömmlichen Transistorrelais verwendet wird;
3 ist ein Schaltungsdiagramm zum Erklären eines Prinzips, das durch diese Erfindung verwendet wird;
4 ist ein Schaltungsdiagramm, das eine erste FET-Vorrichtung zeigt;
5A ist eine perspektivische Ansicht einer FET-Vorrichtung gemäß 4;
5B ist eine Querschnittsansicht einer FET-Vorrichtung gemäß 4;
6A ist eine perspektivische Ansicht einer weiteren FET-Vorrichtung;
6B ist eine Querschnittsansicht der FET-Vorrichtung gemäß 6A.
7 ist ein Schaltungsdiagramm, das eine dritte FET-Vorrichtung zeigt; und
8 ist ein Schaltungsdiagramm, das eine FET-Vorrichtung gemäß einem Ausführungsbeispiel dieser Erfindung zeigt.
Beschreibung des bevorzugten Ausführungsbeispiels: Unter Bezugnahme auf die 1 und 2 wird für ein besseres Verstehen dieser Erfindung zuerst eine herkömmliche FET-Vorrichtung (nämlich ein Transistorrelais) beschrieben. Die FET-Vorrichtung ist äquivalent zu den herkömmlichen FET-Vorrichtungen in der in der Einleitung der vorliegenden Beschreibung angegebenen ersten Referenz.
Unter Bezugnahme auf 1 wird das in der ersten Referenz offenbarte Transistorrelais beschrieben.
Ein in 1 dargestelltes Transistorrelais hat ein Paar von Eingangsanschlüssen 1a und 1b und ein Paar von Ausgangsanschlüssen 2a und 2b. Weiterhin sind zwei MOSFETs 3a und 3b (die hierin nachfolgend als FET abgekürzt sind) zwischen einem Paar von Ausgangsanschlüssen 2a und 2b angeschlossen.
In diesem Fall enthält jeder der FETs 3a und 3b eine Gateelektrode G, eine Drainelektrode D und eine Sourceelektrode S. Hierbei ist zu beachten, dass eine Lastschaltung (nicht gezeigt), die durch das Transistorrelais ein- und ausgeschaltet wird, außen an die Ausgangsanschlüsse 2a und 2b angeschlossen ist.
Die dargestellten Gateelektroden G der FETs 3a und 3b sind miteinander verbunden, d.h. miteinander kurzgeschlossen. Weiterhin sind die Drainelektrode D des FET 3a und die Drainelektrode D des FET 3b jeweils an die Ausgangsanschlüsse 2a und 2b angeschlossen.
Darüber hinaus sind die Sourceelektroden S von beiden FETs 3a und 3b gemeinsam angeschlossen. Somit sind die Sourceelektroden S von beiden FETs 3a und 3b auch kurzgeschlossen.
Andererseits ist beim dargestellten Beispiel eine Gate-Treiberschaltung (nämlich eine Treiberschaltung) zwischen den FETs 3a, 3b und den Eingangsanschlüssen 1a und 1b angeschlossen. Wie es zuvor angegeben ist, sind die Gateelektroden G und die Sourceelektroden S jeweils gemeinsam angeschlossen.
In diesem Fall ist die Gate-Treiberschaltung zusammengesetzt aus einer Eingangsschaltung, die zwischen einem Paar von Eingangsanschlüssen 1a und 1b angeschlossen ist, und einem Gate-Schaltungsabschnitt, der zwischen der Eingangsschaltung und den Gateelektroden G angeordnet ist.
Die Eingangsschaltung hat eine lichtemittierende Vorrichtung 10, die ein eingegebenes elektrisches Signal, das als Steuersignal gegeben ist, in ein optisches Signal umwandelt.
Andererseits ist der Gate-Schaltungsabschnitt durch eine Fotodiodenanordnung 12 strukturiert, die einen Lichtstrahl von der lichtemittierenden Vorrichtung 10 empfängt oder erfasst und den Lichtstrahl in ein Spannungssignal umwandelt, und einen Entladekurzschluss 17, der in den Gates G gesammelte Träger schnell entlädt, wenn jeder der FETs 3a und 3b in einem Aus-Zustand ist.
Bei der dargestellten Fotodiodenanordnung 12 ist eine Vielzahl von Fotodiodenvorrichtungen in Reihe geschaltet. Beim dargestellten Beispiel hat die Fotodiodenanordnung 12 eine Anode A und eine Kathode K der Fotodioden an beiden Enden.
Andererseits enthält der dargestellte Entladungskurzschluss einen Thyristor 171, der aus einer Anode A, einer Kathode K und zwei Gates zusammengesetzt ist, die aus einem P-Pol-Gate G1 und einem N-Pol-Gate G2 bestehen. In diesem Fall ist der P-Pol-Gate G1 des dargestellten Thyristors 171 an die Kathode K der Fotodiodenanordnung 12 angeschlossen, während der N-Pol-Gate G2 an die Anode A der Fotodiodenanordnung 12 angeschlossen ist.
Weiterhin sind die Kathode K und der P-Pol-Gate G1 des Thyristors 171 jeweils an eine Anode und eine Kathode der Diode 172 angeschlossen. Andererseits sind die Anode A und der N-Pol-Gate G2 des Thyristors 171 jeweils an eine Kathode und eine Anode einer Diode 173 angeschlossen.
Die Anode A des Thyristors 171, der den dargestellten Gate-Schaltungsabschnitt bildet, ist an die Gates G der FETs 3a und 3b angeschlossen, die gemeinsam angeschlossen sind. Andererseits ist die Kathode K des Thyristors 171 an die Sourceelektroden S der FETs 3a und 3b angeschlossen, die gemeinsam angeschlossen sind.
Nachfolgend wird ein Betrieb des dargestellten Transistorrelais beschrieben.
Ein Strom fließt als Steuersignal zwischen der Anode A und der Kathode K der lichtemittierenden Vorrichtung 10, die die Eingangsschaltung bildet. Folglich emittiert die lichtemittierende Vorrichtung 10 den Lichtstrahl und wird der Lichtstrahl durch die Fotodiodenanordnung 12 erfasst.
Wenn die Fotodiodenanordnung 12 den Lichtstrahl von der lichtemittierenden Vorrichtung 10 erfasst, wird eine positive Spannung auf der Anodenseite der Fotodiodenanordnung 12 erzeugt. Als Folge davon werden die FETs 3a und 3b durch die erzeugte Spannung eingeschaltet.
Als Ergebnis wird jeder der FETs 3a und 3b in einen Betriebszustand versetzt. Während des Betriebs beider FETs 3a und 3b werden die Fotodiodenanordnung 12 und der Entladungs-Kurzschluss 17 (d. h. der Thyristor 171) in einem Aus-Zustand gehalten.
Als nächstes wird dann, wenn kein Strom an die lichtemittierende Vorrichtung 10 angelegt ist, die Spannung der Fotodiodenanordnung 12 eliminiert. Zu dieser Zeit beginnt ein Entladen der Träger, die in den Gateelektroden G des FET 3a und des FET 3b gesammelt sind. Jedoch wird das Entladen der Träger durch die Diode 173 im Entladungs-Kurzschluss 17 verhindert, weil die Diode 173 gegenüber der Gateelektrode G in Sperrrichtung angeschlossen ist. Weiterhin wird der Thyristor 171 selbst im Entladungs-Kurzschluss 17 in den Aus-Zustand versetzt. In einem solchen Zustand wird nur ein Leckstrom über die Diode 173 und den Thyristor 171 entladen.
Daher wird dann, wenn der Thyristor 171 nicht arbeitet, ein Gatepotential jedes FET 3a, 3b mit einer Dauer zwischen mehreren hundert msek und mehreren sek reduziert.
Jedoch geht eine Rekombination der Träger innerhalb der Fotodiodenanordnung 12 weiter, welche den emittierten Lichtstrahl verlor. Folglich wird das Potential der Anode A der Fotodiodenanordnung 12 im Vergleich mit einer Reduktion des Gatepotentials der Gateelektrode G jedes FET 3a, 3b bezüglich der Spannung schnell reduziert.
In diesem Zustand gelangt der Thyristor 171 dann, wenn eine Potentialdifferenz zwischen der Anode A der Fotodiodenanordnung 12 und dem Gatepotential der Gateelektrode G jedes FETs 3a, 3b eine Schwellenspannung (etwa 0,6 V) des Thyristors 171 im Entladungs-Kurzschluss 17 übersteigt, in einen Ein-Zustand, um zu arbeiten.
Wenn der Thyristor 171 in den Ein-Zustand versetzt wird, werden die Träger, die in den Gates G der FETs 3a und 3b gesammelt sind, über den Thyristor 171 schnell entladen.
Andererseits werden eine p-Schicht eines Sperrbereichs und eine n⁺-Schicht eines Sourcebereichs elektrisch kurzgeschlossen, um einen Betrieb eines Transistors zu verhindern, der durch eine n-Schicht eines Drainbereichs, die p-Schicht und die n⁺-Schicht in jedem der FETs 3a und 3b gebildet ist.
Somit wird dann, wenn der Sperrbereich und der Sourcebereich elektrisch kurzgeschlossen werden, unvermeidbar eine parasitäre Diode 18 zwischen der Sourceelektrode S und der Drainelektrode D jedes FETs 3a, 3b gebildet.
Beim Transistorrelais ist oft ein derartiger Zustand (nämlich ein bidirektionaler Rückwärtssperrungszustand) erforderlich, dass ein Wechselsignal zwischen dem Ausgangsanschluss 2a und dem Ausgangsanschluss 2b läuft. Dafür wird eine solche Struktur, dass jede Sourceelektrode S jedes FETs 3a, 3b miteinander kurzgeschlossen ist, angenommen, wie es in 1 dargestellt ist.
Beim Transistorrelais mit der oben angegebenen Schaltungsstruktur wird der Thyristor 171 für den Entladungs-Kurzschluss 17 verwendet. Folglich kann der Schaltbetrieb mit hoher Geschwindigkeit stabil ausgeführt werden.
Nachfolgend wird unter Bezugnahme auf 2 ein Beispiel des MOSFET beschrieben, der bei dem Transistorrelais verwendet wird, das in der zweiten Referenz beschrieben ist.
Der dargestellte MOSFET ist vom vertikalen Typ und ist mit einem Anreicherungsmode bzw. Verstärkungsmode betreibbar. Weiterhin enthält der MOSFET ein n⁺-Typ-Halbleitersubstrat 21, eine n-Typ-Halbleiterschicht 22, erste p-Typ-Halbleiterschichten 23 und zweite n⁺-Typ-Halbleiterschichten 24.
Hierin sind die ersten p-Typ-Halbleiterschichten 23 auf der n-Typ-Halbleiterschicht 22 mit einem vorbestimmten Abstand ausgebildet, während die zweiten n+-Typ-Halbleiterschichten 24 in der ersten Halbleiterschicht 23 ausgebildet sind.
In diesem Fall ist das n+-Typ-Halbleitersubstrat 21 als der Drainanschluss betreibbar, während die zweite Halbleiterschicht 24 als der Sourceanschluss betreibbar ist.
Darüber hinaus sind Vertiefungen eines U-förmigen Typs oder eines V-förmigen Typs zwischen den ersten p-Typ-Halbleiterschichten 23 ausgebildet. In diesem Zustand wird ein Gate-Oxidfilm 25 vorgesehen, um die Vertiefung und einen Teil der zweiten Halbleiterschicht 24 zu bedecken.
Zusätzlich werden ein Polysilizium 26 und ein CVD-SiO₂-Film 27 aufeinander folgend auf dem Gate-Oxidfilm 25 abgelagert. Weiterhin wird eine Aluminiumelektrode 28 auf dem SiO₂-Film 27 ausgebildet.
In einem solchen MOSFET vom vertikalen Typ hat ein Abschnitt, der zum Gate-Oxidfilm 25 benachbart ist, die U-Form oder die V-Form. Dadurch kann eine Schar von Strömen, welche zwischen dem Sourceanschluss und dem Drainanschluss fließt, reduziert werden. Weiterhin kann sowohl ein Bereich zum Fließenlassen eines konstanten Stroms als auch ein Ein-Widerstand durch Verbessern einer Effizienz zum Verwenden des Gatebereichs reduziert werden.
Bei dem in 2 dargestellten MOSFET vom vertikalen Typ kann der Ein-Widerstand praktisch ohne ein Erhöhen einer Vorrichtungskapazität reduziert werden.
In diesem Fall wird ein Produkt (nämlich das CR-Produkt) zwischen der Vorrichtungskapazität und dem Ein-Widerstand allgemein als ein Faktor zum Bewerten einer Vorrichtung verwendet, welche als das Transistorrelais verwendet wird. Wenn das CR-Produkt klein ist, kann das Ausgangssignal hoher Frequenz gesteuert werden.
In diesem Fall wird ein derartiger Fall untersucht, dass das in 2 dargestellte Transistorrelais zum Steuern eines Hochfrequenzsignals verwendet wird. In diesem Fall verläuft das Hochfrequenzsignal zwischen den in 1 dargestellten Ausgangsanschlüssen 2a und 2b.
Es ist nötig, eine Vorrichtung mit einem kleinen CR-Produkt beim Transistorrelais zu verwenden, um das Hochfrequenzsignal durchzulassen. Dies ist deshalb so, weil das Transistorrelais die hohe Frequenz durchlassen kann, wenn das CR-Produkt zwischen dem Ausgangsanschluss 2a und dem Ausgangsanschluss 2b klein ist.
Andererseits ist dann, wenn der in 2 dargestellte MOSFET verwendet wird, eine Vorrichtungs-Durchbruchspannung (nämlich eine Vorrichtungs-Durchbruchspannung zwischen einem Drainanschluss und einem Sourceanschluss während eines Aus-Zustands) etwa 50 V, ist der Ein-Widerstand etwa 10 Ω und ist das CR-Produkt näherungsweise 20 pF·Ω. Diese Werte sind verglichen mit den anderen Vorrichtungen extrem klein.
Unter einem solchen Umstand wird der MOSFET, der in 2 dargestellt ist und das kleine CR-Produkt hat, allgemein beim Transistorrelais verwendet. In diesem Fall wird dann, wenn das in 1 dargestellte Transistorrelais durch Verwenden des in 2 dargestellten MOSFET strukturiert ist, bestätigt, dass das CR-Produkt zwischen einem Paar von Ausgangsanschlüssen 2a, 2b näherungsweise 30 pF·Ω ist.
Wie es oben angegeben ist, ist es in letzter Zeit erforderlich, das Hochfrequenzsignal durch die Verwendung des Transistorrelais auf dem Markt in Bezug auf Kommunikationstechniken zu steuern. Jedoch hat das CR-Produkt des herkömmlichen Transistorrelais eine Grenze von 30 pF·Ω (ist die Vorrichtungs-Durchbruchspannung etwa 50 V und ist der Ein-Widerstand näherungsweise 10 Ω) unter einer Vorspannung von Null. Nur ein Signal, das eine Frequenz hat, die kleiner als einige MHz ist, kann durch das obige CR-Produkt gesteuert werden.
Anders ausgedrückt ist herausgefunden worden, dass es schwierig ist, das oben angegebene Transistorrelais zu verwenden, um das Hochfrequenzsignal zu steuern, das einige MHz übersteigt.
Darüber hinaus kann es möglich sein, das GR-Produkt des in 1 dargestellten Transistorrelais durch Reduzieren des CR-Produkts des MOSFET selbst zu reduzieren. Jedoch wird auch bestätigt, dass es technisch schwierig ist, das CR-Produkt durch die Verwendung des MOSFET selbst weiter zu reduzieren.
Unter Berücksichtigung des oben angegebenen Problems stellt diese Erfindung ein Transistorrelais zur Verfügung, das ein Hochfrequenzsignal von mehr als einigen MHz steuern kann, das als Ausgangssignal gegeben ist, und eine FET-Vorrichtung, die ein kleines CR-Produkt realisieren kann.
Unter Bezugnahme auf 3 wird zuerst ein Prinzip beschrieben, das durch diese Erfindung verwendet wird.
Hierbei ist zu beachten, dass dieselben Bezugszeichen für Teile bzw. Abschnitte gelten, die dieselbe Operation wie in 1 durchführen. Das bedeutet, dass eine FET-Vorrichtung, die als in 3 dargestelltes Transistorrelais betreibbar ist, ein Paar von Eingangsanschlüssen 1a und 1b, ein Paar von Ausgangsanschlüssen 2a und 2b und zwei MOSFETs 3a und 3b (die hierin nachfolgend als FET abgekürt sind), die zwischen den Ausgangsanschlüssen 2a und 2b angeschlossen sind, enthält.
Beim dargestellten Beispiel sind Sourceelektroden S bei den FETs 3a und 3b gemeinsam angeschlossen, was bedeutet, dass sie kurzgeschlossen sind. Weiterhin sind Drainanschlüsse D der FETs 3a und 3b jeweils an die Ausgangsanschlüsse 2a und 2b angeschlossen. Darüber hinaus sind die Sourceelektroden, die gemeinsam angeschlossen sind, an die vorbestimmte Anschlussstelle 30 angeschlossen.
Wie es in 3 gezeigt ist, sind Gateelektroden G der FETs 3a und 3b unterschiedlich von 1 nicht elektrisch kurzgeschlossen. Anders ausgedrückt ist ein Gate-Schaltungsabschnitt unabhängig an die Gateelektrode jedes der FETs 3a, 3b als Teil einer Gate-Treiberschaltung angeschlossen.
Eine lichtemittierende Vorrichtung 10 mit einer Anode A und einer Kathode K ist zwischen den Eingangsanschlüssen 1a und 1b als Eingangsschaltung angeschlossen. In diesem Fall wandelt die lichtemittierende Vorrichtung 10 ein eingegebenes elektrisches Signal in ein optisches Signal um. Das umgewandelte optische Signal wird zu den zwei Gate-Schaltungsabschnitten gegeben.
Beim dargestellten Beispiel hat jeder der zwei Gate-Schaltungsabschnitte eine Anode A und eine Kathode K und enthält zwei Fotodiodenanordnungen 12a und 12b, die das optische Signal von der lichtemittierenden Vorrichtung 10 in ein elektrisches Signal umwandeln.
In diesem Zustand ist die Anode A der Fotodiodenanordnung 12a eine Gateelektrode G des FET 3a, während die Kathode K der Fotodiodenanordnung 12a an die vorbestimmte Anschlussstelle 30 angeschlossen ist.
Andererseits ist die Anode A der Fotodiodenanordnung 12b an die Gateelektrode G des FET 3b angeschlossen, während die Kathode K auch an die vorbestimmte Anschlussstelle 30 angeschlossen ist.
Somit hat der dargestellte Gate-Schaltungsabschnitt eine derartige Schaltungsstruktur, dass unterschiedliche FETs 3a und 3b jeweils durch unterschiedliche Fotodiodenanordnungen 12a und 12b betrieben werden.
Hierbei ist zu beachten, dass das Produkt (nämlich das CR-Produkt) zwischen der Vorrichtungskapazität zwischen den Ausgangsanschlüssen 2a und 2b und dem Ein-Widerstand nahe einer Vorspannung von Null auf 20 pF·Ω reduziert werden kann, wenn jeder der FETs 3a und 3b, die in 3 gezeigt sind, eine Struktur hat, die in 2 dargestellt ist, und der FET mit dem CR-Produkt von 20 pF·Ω bei einer Vorspannung von Null verwendet wird.
Der Grund dafür wird im Vergleich mit dem in 1 dargestellten herkömmlichen Transistorrelais erklärt.
Bei dem in 1 dargestellten Beispiel sind die Gateanschlüsse G des FET 3a und des FET 3b kurzgeschlossen, und sie werden durch die einzige Fotodiodenanordnung 12 betrieben. Daher ist jede Kapazität (Cdg) zwischen einem Drainanschluss und einem Gateanschluss jedes FETs 3a, 3b durch Kurzschließen der Gateanschlüsse miteinander verbunden. Dies bedeutet, dass zwei Kapazitäten (Cdg) im Wesentlichen parallel zwischen den Ausgangsanschlüssen 2a, 2b und den kurzgeschlossenen Gateelektroden G hinzugefügt sind.
Andererseits sind die Gateelektroden G der FETs 3a und 3b bei dem in 3 dargestellten Beispiel nicht elektrisch miteinander verbunden und sind nicht kurzgeschlossen. Daher kann die Kapazität (Cdg) zwischen der Gateelektrode G und der Drainelektrode D im Vergleich mit dem in 1 dargestellten Transistorrelais reduziert werden.
Unter Bezugnahme auf 4 wird eine erste FET-Vorrichtung beschrieben.
Hierbei ist zu beachten, dass dieselben Bezugszeichen für Abschnitte entsprechend 1 bei der dargestellten FET-Vorrichtung angebracht sind.
Drainelektroden D von FETs 3a und 3b sind wie in 1 an Ausgangsanschlüsse 2a und 2b angeschlossen. Weiterhin ist ein Gate-Schaltungsabschnitt unabhängig an eine Gateelektrode G jedes FET 3a und 3b angeschlossen. In diesem Fall hat jeder Gate-Schaltungsabschnitt eine jeweilige Fotodiodenanordnung 12a, 12b, wie es in 4 dargestellt ist. Weiterhin ist jeder der Entladungs-Kurzschlüsse 17a und 17b an eine Anode A und eine Kathode K einer jeweiligen Fotodiodenanordnung 12a und 12b angeschlossen.
Jeder der Entladungs-Kurzschlüsse 17a und 17b hat dieselbe Struktur wie der in 1 dargestellte Entladungs-Kurzschluss 17. Das bedeutet, dass jeder der Entladungs-Kurzschlüsse 17a und 17b eine Anode A, eine Kathode K und zwei Gateanschlüsse, die aus einem P-Pol-Gateanschluss G1 und einem N-Pol-Gateanschluss G2 bestehen, enthält, wie es in 4 dargestellt ist.
Der P-Pol-Gateanschluss G1 des dargestellten Thyristors 171 ist an die Kathode K jeder Fotodiodenanordnung 12a, 12b angeschlossen. Andererseits ist der N-Pol-Gateanschluss G2 an die Anode A jeder Fotodiodenanordnung 12a, 12b angeschlossen.
Weiterhin sind eine Anode und eine Kathode der Diode 172 jeweils an die Kathode K und den P-Pol-Gateanschluss G1 des Thyristors 171 in jedem Gate-Schaltungs-abschnitt angeschlossen. Darüber hinaus sind die Kathode und die Anode der Diode 173 jeweils an die Anode A und den N-Pol-Gateanschluss G2 des Thyristors 171 angeschlossen.
Weiterhin wird ein optisches Signal unabhängig zu beiden Fotodiodenanordnungen 12a und 12b von einer lichtemittierenden Vorrichtung 10 gegeben und wird unabhängig in ein elektrisches Signal umgewandelt.
Die FET-Vorrichtung mit dieser Struktur ist als das Transistorrelais betreibbar und hat das niedrige CR-Produkt von etwa 20 pF·Ω in einem Vorspannungszustand von Null, wie in 1. Dadurch kann die FET-Vorrichtung eine hohe Frequenz steuern, die größer als 6 MHz ist.
Darüber hinaus ist jeder der Entladungs-Kurzschlussabschnitte 17a und 17b an einen jeweiligen Gate-Schaltungsabschnitt angeschlossen. Folglich kann in jeder Gateelektrode akkumulierte Ladung schnell entladen werden.
Nachfolgend werden Detailbeispiel der in 4 dargestellten ersten FET-Vorrichtung unter Bezugnahme auf die 5A und 5B beschrieben.
Die lichtemittierende Vorrichtung 10 ist an einer Leiterbahn 1b angebracht, die ein Kathodenanschluss (1b) sein wird, und mit einem Draht mit dem Anodenanschluss und der Leiterbahn 1a verbunden, um elektrisch angeschlossen zu sein. Dadurch wird eine lichtemittierende Seitenstruktur 32 strukturiert.
Weiterhin sind der FET 3a und der FET 3b, die Fotodiodenanordnung 12a und die Fotodiodenanordnung 12b durch die Verwendung einer Montageverbindung an einer Fotodetektor-Seitenstruktur angebracht. In diesem Fall werden der Ausgangsanschluss 2a, ein Ausgangsanschluss 2b und der Sourceanschluss 2c aus der Fotodetektor-Seitenstruktur herausgenommen. Hierbei ist der Sourceanschluss 2c an die vorbestimmte Anschlussstelle 30 angeschlossen.
Wie es in 5B gezeigt ist, sind Oberflächen, auf welchen ein Chip, der aus der lichtemittierenden Seitenflamme und der Fotodetektor-Seitenflamme besteht, angebracht ist, gegenüberliegend zueinander überlagert. Darauf folgend wird ein transparentes Harz 32, wie beispielsweise Silikonharz, welches ein optisch gekoppelter Abschnitt werden wird, injiziert und wird mit Gussharz 34, wie beispielsweise Epoxyharz, vollständig abgedichtet.
Nachfolgend wird ein Betrieb der in den 4 und 5 dargestellten FET-Vorrichtung beschrieben.
Die lichtemittierende Vorrichtung 10 emittiert einen Lichtstrahl durch Anlegen eines Stroms zwischen dem Anodenanschluss 1a und dem Kathodenanschluss 1b. Wenn die Fotodiodenanordnung 12a und die Fotodiodenanordnung 12b einen Lichtstrahl erfassen oder empfangen, wird eine positive Spannung auf der Anodenseite jeder Fotodiodenanordnung 12a, 12b erzeugt. Jeder von dem FET 3a und dem FET 3b wird durch diese Spannung eingeschaltet und wird in einen Betriebszustand versetzt. In diesem Zustand hält jeder der Entladungs-Kurz-Schlüsse 17a und 17b einen Aus-Zustand.
Als nächstes beginnen die Träger, die in den Gateelektroden G des FET 3a und des FET 3b gesammelt werden, wenn kein Strom durch die lichtemittierende Vorrichtung 10 fließt, ein Entladen. Jedoch verhindern die Dioden 173 in den Entladungs-Kurzschlüssen 17a und 17b das Entladen. Dadurch werden nur Leckströme der Dioden 173 und der Thyristoren 171 entladen, weil der Thyristor 171 in jeder Gate-Schaltung in einen Aus-Zustand versetzt wird.
In einem solchen Zustand, in welchem der Thyristor nicht arbeitet, wird das Gatepotential jedes des FET 3a und des FET 3b mit einer Dauer zwischen einigen hundert msek bis zu einigen sek reduziert.
Andererseits fährt eine Rekombination der Träger innerhalb der Fotodiodenanordnung 12a und der Fotodiodenanordnung 12b fort, die den emittierten Lichtstrahl verloren. Dadurch wird die Spannung im Vergleich zu einer Reduzierung des Gatepotentials schnell reduziert.
In diesem Fall wird dann, wenn Potentialdifferenzen zwischen dem Anodenpotential der Fotodiodenanordnung 12a und dem Gatepotential des FET 3a und zwischen dem Anodenpotential der Fotodiodenanordnung 12b und dem Gatepotential des FET 3b eine Schwellenspannung (etwa 0,6 V) des Thyristors 171 im Entladungs-Kurzschluss 17a und im Entladungs-Kurzschluss 17b übersteigt, der Thyristor 171 in einen Ein-Zustand versetzt, um zu arbeiten.
Folglich werden die Träger, die in den Gates gesammelt werden, über den Thyristor 171 schnell entladen.
Weiterhin werden eine p-Schicht eines Sperrbereichs und eine n+-Schicht eines Sourcebereichs elektrisch kurzgeschlossen, um einen Betrieb eines Transistors zu verhindern, der durch eine n-Schicht eines Drainbereichs, die p-Schicht und die n+-Schicht in jedem der FETs 3a und 3b gebildet ist.
Daher wird, obwohl parasitäre Dioden 18 ausgebildet werden, jede Sourceelektrode S jedes FET 3a und 3b kurzgeschlossen und wird in Reihe geschaltet. Folglich kann der Rückwärtssperrungszustand in den zwei Richtungen im Ausgangsanschluss 2a und im Ausgangsanschluss 2b gehalten werden.
Beim dargestellten Beispiel ist Cdg (eine Kapazität zwischen dem Drainanschluss und dem Gateanschluss) nicht zwischen dem Ausgangsanschluss 2a und dem Ausgangsanschluss 2b hinzugefügt, weil die Gateelektrode jedes FET 3a, 3b nicht elektrisch kurzgeschlossen wird. Folglich ist die Vorrichtungskapazität zwischen den Ausgangsanschlüssen 2a und 2b gleich einem Wert (Cds/2), bei welchem eine Einzelvorrichtungskapazität Cds (eine Kapazität zwischen dem Drainanschluss und dem Sourceanschluss in Reihe geschaltet ist. Weiterhin ist der Ein-Widerstand gleich einem Wert (2Rein), der das Zweifache des Einzelvorrichtungswiderstands (Rein) ist. Daher ist das CR-Produkt gleich Cds/2 × 2Rein = Cds x Rein. Somit kann derselbe Wert wie das CR-Produkt eines Einzelteils realisiert werden.
In diesem Fall ist dann, wenn der FET vennrendet wird, der die Vorrichtungskapazität des Einzelteils von 2,4 pF durch eine Vorspannung von Null, den Ein-Widerstand von 8,5 Ω und die Vorrichtungs-Durchbruchspannung von etwa 50 V hat, das CR-Produkt zwischen dem Ausgangsanschluss 2a und dem Ausgangsanschluss 2b gleich etwa 30 pF bei der in 1 dargestellten herkömmlichen Schaltungsstruktur.
Gegensätzlich dazu ist es möglich, dass bei den in den 4 und 5 dargestellten ersten Ausführungsformen das CR-Produkt 20 pF·Ω nahe der Vorspannung von Null wird.
Unter Bezugnahme auf die 6A und 6B wird eine zweite FET-Vorrichtung dargestellt. Diese FET-Vorrichtung wird auch als Transistorrelais verwendet. In der Zeichnung sind dieselben Bezugszeichen an Abschnitte entsprechend der 5 angebracht.
Bei der in den 4 und 5 dargestellten ersten Vorrichtung sind zwei Fotodiodenanordnungen 12a und 12b angeordnet. Folglich wird die Kapazität des optisch gekoppelten Abschnitts, der aus dem Silikonharz besteht, groß. Als Ergebnis ist es oft schwierig, eine Stabilität bezüglich der Form einzuhalten. Weiterhin ist eine optische Transmissionseffizienz von der lichtemittierenden Vorrichtung 10 in den zwei Fotodetektorschaltungen stark unterschiedlich, die aus zwei Fotodiodenanordnungen 12a und 12b bestehen.
Unter diesem Gesichtspunkt ist die in den 6A und 6B dargestellte FET-Vorrichtung so entworfen, dass der oben angegebene Nachteil gelöst wird. Dieses Beispiel ist durch eine einzelne Fotodiodenanordnung 12 strukturiert, die die zwei Fotodiodenanordnungen 12a und 12b integriert, die in 5 dargestellt sind. In diesem Fall hat die einzelne Fotodiodenanordnung 12 drei Anschlüsse und ist wie beim in 5 dargestellten Beispiel mit Verdrahtungsleitungen verbunden.
Darüber hinaus ist die Fotodiodenanordnung 12 entsprechend jedem FET 3a, 3b bei diesem Ausführungsbeispiel benachbart. Folglich wird die Differenz einer Fotodetektorempfindlichkeit bei den zwei Fotodioden 12 gering. Als Ergebnis ist es möglich, einen Simultanbetrieb der zwei FETs zu verstärken. Dies zeigt, dass eine Variation der Betriebszeitdifferenz der zwei FETs durch Integrieren in einem Chip verglichen mit der FET-Vorrichtung gemäß der ersten Vorrichtung auf die Hälfte reduziert werden kann.
Weiterhin kann der Chipanbringprozess zum Anbringen der Fotodiodenanordnung 12 bei der in 6 dargestellten FET-Vorrichtung reduziert werden. Zusätzlich kann der gesamte Chipbereich auch reduziert werden, um niedrige Kosten zu erreichen.
Nachfolgend wird eine dritte FET-Vorrichtung gemäß einem dritten Ausführungsbeispiel unter Bezugnahme auf 7 beschrieben. Die dargestellte FET-Vorrichtung wird auch als Transistorrelais verwendet.
Bei der in 7 dargestellten FET-Vorrichtung wird die optische Transmissionseffizienzdifferenz in zwei Fotodetektorschaltungen reduziert, die aus zwei Fotodiodenanordnungen 12a und 12b bestehen. Wie es in 7 gezeigt ist, werden die zwei Fotodiodenanordnungen 12a und 12b durch unterschiedliche lichtemittierende Vorrichtungen 10a und 10b unabhängig betrieben.
Mit einer solchen Struktur kann eine Kapazität eines optisch gekoppelten Abschnitts reduziert werden. Folglich wird die optische Transmissionseffizienz stabil. Daher wird eine Operationssimultanität der zwei FETs verstärkt. Dadurch kann eine Schwingung der Betriebszeitdifferenz im Vergleich mit dem ersten Ausführungsbeispiel auf die Hälfte reduziert werden.
Unter Bezugnahme auf 8 wird eine FET-Vorrichtung gemäß dem Ausführungsbeispiel dieser Erfindung beschrieben.
Obwohl die Fotodiodenanordnungen 12, 12a und 12b bei den in den 3 bis 7 dargestellten Ausführungsbeispielen als die FET-Treiberschaltung verwendet werden, wird die Fotodiodenanordnung bei dem in 8 dargestellten Beispiel nicht verwendet.
Genauer gesagt enthält die dargestellte FET-Vorrichtung Abschnitte 41 und 42 zum Erzeugen elektrischer Signale, die unabhängig elektrische Signale erzeugen, als eine Eingangsschaltung. In diesem Fall wird das elektrische Signal, das eine Frequenz, eine Amplitude und eine Phase hat, die identisch zueinander sind, von den Abschnitten 41 und 42 zum Erzeugen eines elektrischen Signals zugeführt.
Diese elektrischen Signale werden zu MOSFETs 43a und 43b zum jeweiligen Antreiben gegeben. Wie es in 8 dargestellt ist, wird eine Leistungsversorgungsspannung Vcc zu Drainelektroden D der Treiber-MOSFETs 43a und 43b gegeben. Weiterhin sind die Sourceelektroden S an die vorbestimmte Anschlussstelle (nämlich eine Endungsstelle) über Widerstände 44a und 44b angeschlossen und sind an Gateelektroden G der FETs 3a und 3b für eine Ausgabe angeschlossen.
Beim dargestellten Beispiel sind die Sourceelektroden S der FETs 3a und 3b miteinander kurzgeschlossen. Weiterhin sind die Drainelektroden D jeweils an Ausgangsanschlüsse 2a und 2b angeschlossen.
In diesem Fall wird eine jeweilige der Gateelektroden G nicht elektrisch kurzgeschlossen und wird durch den jeweiligen Gate-Schaltungsabschnitt betrieben. Wie es oben angegeben ist, ist dann, wenn die Sourceelektrode S jedes FET 3a, 3b kurzgeschlossen ist, das CR-Produkt zwischen den Ausgangsanschlüssen 2a und 2b im Wesentlichen identisch zum Einzel-FET. Als Ergebnis kann derselbe Effekt erhalten werden, wie bei den 4 bis 7.
Bei den oben angegebenen Ausführungsbeispielen ist der Verstärkungsmode-MOSFET vom vertikalen Typ beschrieben worden. Jedoch selbst dann, wenn der FET von einem anderen Typ verwendet wird, kann das CR-Produkt reduziert werden.
Weiterhin ist der Fall beschrieben worden, bei welchem zwei FETs vennrendet werden, jedoch kann diese Erfindung auf eine Schaltung mit mehreren FETs angewendet werden und kann auch auf Schaltungen angewendet werden, die andere als das Transistorrelais sind.
Darüber hinaus ist beim dargestellten Beispiel der Fall beschrieben worden, bei welchem die Sourceelektroden von zwei FETs miteinander kurzgeschlossen werden. Jedoch kann die Sourceelektrode von einem FET von der Drainelektrode des benachbarten FET kurzgeschlossen werden. Zusätzlich können zwei FETs über eine Impedanz elektrisch verbunden werden.

Claims

FET-Vorrichtung, die folgendes aufweist: ein Paar von Eingangsanschlüssen (41, 42), denen ein einzelnes Steuersignal zugeteilt wird; ein Paar von Ausgangsanschlüssen (2a, 2b); ein Paar von FETs (3a, 3b), die zwischen den Ausgangsanschlüssen angeschlossen sind und von welchen jeder eine Sourceelektrode (S), eine Drainelektrode (D) und eine Gateelektrode (G) hat, wobei die FETs in Reaktion auf das einzelne Steuersignal ein- und ausgeschaltet werden und wobei die Sourceelektroden der FETs elektrisch miteinander verbunden sind; und Treiberschaltungen (43a, 43b), die jeweils zwischen den Eingangsanschlüssen und den FETs unabhängig angeschlossen sind, wobei die Treiberschaltungen (43a, 43b) jeweils durch einen MOSFET gebildet sind, der eine Gateelektrode (G) hat, die an einen der Eingangsanschlüsse angeschlossen ist, eine Drainelektrode (D), die an eine Leistungsversorgungsspannung (Vcc) angeschlossen ist, und eine Sourceelektrode (S), die an die Gateelektrode von einem der FETs angeschlossen ist, wobei die Gateelektroden der FETs nicht miteinander elektrisch kurzgeschlossen sind.
FET-Vorrichtung nach Anspruch 1, wobei die Sourceelektroden (S) der MOSFETs (43a, 43b) jeweils über eine Impedanz (44a, 44b) geerdet sind.
FET-Vorrichtung nach Anspruch 1 oder 2, wobei die Sourceelektrode des einen FET unter den FETs von der Drainelektrode des anderen FET, der benachbart zu dem einen FET ist, elektrisch kurzgeschlossen ist.
FET-Vorrichtung nach Anspruch 1 oder 2, wobei die Sourceelektrode des einen FET unter den FETs mit der Drainelektrode des anderen FET, der benachbart zu dem einen FET ist, über eine Impedanz verbunden ist.
FET-Vorrichtung nach einem der Ansprüche 1 bis 4, wobei die Sourceelektroden der FETs von den Gateelektroden elektrisch kurzgeschlossen sind.
FET-Vorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Produkt aus einer Kapazität und einem Widerstand zwischen den Ausgangsanschlüssen (2a, 2b) im Wesentlichen gleich einem Produkt aus einer Kapazität und einem Widerstand zwischen der Gateelektrode und der Drainelektrode von jedem der FETs (3a, 3b) ist.
FET-Vorrichtung nach einem der Ansprüche 1 bis 6, wobei das Schaltsignal eine Frequenz von 6 MHz oder darüber hat.
Transistorrelais, das aus der FET-Vorrichtung nach einem der Ansprüche 1 bis 7 zusammengesetzt ist.