DE69811469T2

DE69811469T2 - Verfahren zur Leistungsbewertung von VLSI-Schaltungen

Info

Publication number: DE69811469T2
Application number: DE69811469T
Authority: DE
Inventors: Michel Thill
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1998-01-22
Filing date: 1998-01-22
Publication date: 2003-11-27
Anticipated expiration: 2018-01-23
Also published as: JP2000068384A; EP0932110B1; JP3244226B2; DE69811469D1; EP1128292A1; EP0932110A1; US6370674B1

Description

Das Gebiet der Erfindung ist dasjenige der Analyse der Leistungsfähigkeit elektrischer Schaltungen. Die im Rahmen der Erfindung betrachteten Komponenten der Leistungsfähigkeitsanalyse sind insbesondere die Bestimmung der Geschwindigkeit, mit der eine Schaltung oder ein Schaltungselement als Antwort auf Eingangssignale Ausgangssignale erzeugen kann.
Eine Schaltung zur rechnerischen Verarbeitung ist gewöhnlich aus Kippschaltungen, die einen stabilen Zustand der Signale speichern, und aus logischen Gattern gebildet, die diese Kippschaltungen mit Hilfe von elektrischen Leitungen so verbinden, daß logische Kombinationen dieser Signale hergestellt werden. Die Taktflanken lösen das Senden dieser Signale als Ausgabe der Kippschaltungen sowie ihren Empfang als Eingabe in andere Kippschaltungen aus. Nachdem die Signale als Ausgabe der Kippschaltungen auf eine Taktflanke hin gesendet worden sind, ist es notwendig, daß die Eingänge der anderen Kippschaltungen, die nachgeordnet sind, vor dem nächsten Taktsignal in einen stabilen Zustand geschaltet haben. Der Umschaltzeitpunkt am Eingang einer anderen Kippschaltung hängt von der Geschwindigkeit ab, mit der sich die Signale durch die logischen Gatter und über die Leiter, die sie miteinander und mit den Kippschaltungen verbinden, verbreiten. Diese Geschwindigkeit, und folglich der Zeitpunkt der Umschaltung, hängt von der jedem Gatter eigenen Umschaltzeit und von den Impedanzwerten der Leiter, nämlich Widerstand, Induktivität und Kapazität, ab. Die Kenntnis des spätesten Umschaltpunktes nach einer Taktflanke ermöglicht, die kürzeste Taktperiode zu bestimmen, die für die Schaltung zulässig ist. Wenn die Taktperiode feststeht und der Zeitraum, der eine Taktflanke vom Umschaltzeitpunkt am Eingang einer Kippschaltung trennt, größer als eine Taktperiode ist, ist es erforderlich, die Struktur der Schaltung zu überarbeiten, um diesen Zeitraum soweit zu verringern, daß er kleiner als die Taktperiode wird.
Selbst wenn die Signale von einer Speicherungskippschaltung zur nächsten mit einer hohen Geschwindigkeit unterwegs sind und kombiniert werden, sollten die erhaltenen Werte so wenig fehlerhaft wie möglich sein.
Die Widerstands-, Induktivitäts- und Kapazitätswerte der Elemente einer Schaltung werden aus einer Anschlußliste (engl. netlist) anhand von topologischen Elementen, die in den Masken für die Herstellung der Schaltung enthalten sind, erhalten. Beispielsweise ist der Widerstand eines Leiters direkt proportional zu seiner Länge und umgekehrt proportional zu seinem Querschnitt. Die Induktivität eines Leiters ist im allgemeinen im Inneren einer integrierten Schaltung zu vernachlässigen. Die kapazitiven Wirkungen erfordern besondere Vorkehrungen, denn fit jeden Leiter hängen sie von den Oberflächen dieses Leiters gegenüber den Oberflächen anderer Leiter, von den Entfernungen, die diese Oberflächen voneinander trennen, und von den Ladungsschwankungen auf diesen anderen Leitern ab. Nun bilden aber die kapazitiven Wirkungen zusammen mit dem Widerstand des Leiters einen die Zeitkonstante dieses Leiters bestimmenden Faktor.
Um diese Zeitkonstante auf einfache Weise zu ermitteln, wird gewöhnlich die Wirkung aller Kapazitäten zwischen den Leitern auf diejenige einer einzigen Kapazität zwischen dem betrachteten Leiter und einem Leiter mit festem Potential, d. h. einem Leiter, der keine Ladungsschwankung erfährt, zurückgeführt.
In der jüngsten Vergangenheit sind die integrierten Schaltungen mittels Auflagerung von leitenden, halbleitenden und isolierenden Schichten mit hinreichend geringer Dicke verwirklicht worden, damit die kapazitiven Wirkungen auf einen betrachteten Leiter der Schaltung, der Ladungsschwankungen unterliegt, im wesentlichen diejenigen sind, die durch die Kapazitäten zwischen dem betrachteten Leiter und den Leitern mit festem Potential, die von der Masse und der Versorgungsleitung oder den Versorgungsleitungen der Schaltung gebildet werden, hervorgerufen werden. Es genügte dann, diese als parallel angesehenen Kapazitäten zu addieren, um sie auf eine in bezug auf das Substrat der Schaltung äquivalente Kapazität zurückzuführen. Der Wert dieser Kapazität konnte noch genauer ermittelt werden, indem schlicht und einfach die Kapazitäten der Kopplung mit den anderen Leitern hinzugefügt wurden. Diese anderen Leiter mit veränderlichem Potential zum Transport von Signalen hatten Kopplungskapazitäten, die auf jeden Fall zu vernachlässigende Größen aufwiesen. Die Näherung war zufriedenstellend.
Die Kenntnis dieser auf ein festes Potential bezogenen Kapazität und des Widerstands des Leiters ermöglichte, ohne weiteres eine Zeitkonstante als Funktion des Produkts aus Kapazität und Widerstand für jeden betrachteten Leiter zu bestimmen. Daraus wurde(n) dann ohne weiteres der/die Umschaltzeitpunkt(e) der von diesem Leiter transportierten Signale abgeleitet.
Die derzeitige Entwicklung von Technologien mehrschichtiger Ablagerungen zur Herstellung von integrierten Schaltungen ermöglicht, die Dicke der leitenden Schichten in einer zur Oberfläche der Schaltung senkrechten Richtung zu erhöhen und dementsprechend die Stärke der Leiter in der Ebene der Oberfläche der Schaltung zu verringern, ohne den Querschnitt dieser Leiter zu verkleinern und folglich ohne seinen elektrischen Widerstand zu erhöhen, ihn sogar zu verringern. Dies ermöglicht, die Integrationsdichte der Elemente pro Flächeneinheit beträchtlich zu erhöhen. Zum anderen verringert die Erhöhung der Stärke der Isolationsschichten die Kopplungskapazität zwischen jedem betrachteten Leiter und den Leitern auf festem Potential erheblich. Die Wirkung der Kopplungskapazitäten zwischen den Leitern mit veränderlichem Potential stellt angesichts derjenigen der Kopplungskapazitäten mit den Leitern mit festem Potential nicht mehr eine zu vernachlässigende Größe, sondern im Gegenteil, eine maßgebliche Größe dar. Die im vorhergehenden Abschnitt beschriebene Näherung ist nicht mehr zufriedenstellend.
Übersprechen ist ein physikalisches Phänomen, das in einem betrachteten elektrischen Leiter eine Ladungsschwankung hervorruft, die an eine Ladungsschwankung in einem anderen Leiter gebunden ist, der eine Kopplungskapazität mit dem betrachteten Leiter hat, und die umgekehrt in dem anderen Leiter eine Ladungsschwankung hervorruft, die an eine Ladungsschwankung in dem betrachteten Leiter gebunden ist. Die dem Stand der Technik bekannten Näherungen könnten zu einer Überschätzung oder zu einer Unterschätzung der jedem der Leiter eigenen Zeitkonstanten führen. Ein Überschätzen birgt die Gefahr, für eine funktionsfähige Schaltung zu schlußfolgern, daß sie nicht funktioniert. Ein Unterschätzen birgt die Gefahr, daß die Funktionsunfähigkeit einer Schaltung nicht entdeckt wird. Es könnte in Betracht gezogen werden, die Zeitkonstante für jeden Leiter zu bestimmen, indem mathematisch die physikalischen Gleichungen gelöst werden, welche das Phänomen des Übersprechens bestimmen. Diese Lösung erweist sich für eine Schaltung, die eine große Anzahl von Leitern umfaßt, als äußert hinderlich, denn obgleich zählbar, ist die Gesamtheit der möglichen Signaländerungen in einer Schaltung mit sehr hoher Integrationsdichte quasi unendlich groß. Das Ermitteln der Umschaltzeitpunkte, das notwendig ist, um sicherzustellen, daß diese in einem Taktzyklus enthalten sind, stellt folglich ein Problem dar.
Der Artikel von Talcayasu u. a. mit dem Titel "Simple expressions for interconnection delay, coupling and crosstalk in VLSI's", der im Band 4 "VLSI design and CAD" der Publikation "1991 IEEE INTERNATIONAL SYMPOSTUM ON CIRCUITS AND SYSTEMS", 11.-14. Juni 1991, S. 2375-2378 erschienen ist, stellt mathematische Ausdrücke oder Formeln vor, um eine Verzögerung abzuschätzen, mit der ein Signal eine Umschaltschwelle auf einem Leiter mit dem Widerstand R und der Kapazität C überschreitet. Diese Verzögerung ergibt sich aus der Zeitkonstante RC des Leiters. Das Ziel dieses Artikels ist die Verwendung dieser Formeln, um die Abmessungen des Leiters bei der Konzeption einer integrierten Schaltung zu optimieren, wobei die Zeitkonstante RC des Leiters minimiert wird.
Das Dokument US-A-5 687 088 stellt ein Verfahren zur Simulation einer Logikschaltung vor, das darin besteht, einer Anschlußliste (netlist) zusätzliche Informationen hinzuzufügen, die für eine Umschaltverzögerung auf einem bestimmten Leiter sorgen. Diese Verzögerung berücksichtigt die Kopplungskapazitäten mit anderen Leitern und wird durch den Schaltzustand der anderen Leiter zum Zeitpunkt des Umschaltens des bestimmten Leiters gesteuert. Dieses Verfahren schaltet auf die Logikschaltung eine Signalkombination auf, wovon die Entwicklung der sich in der Schaltung ergebenden Signale von Gatter zu Gatter verfolgt wird. Es ist erschöpfend, wenn alle möglichen Kombinationen der Signale am Eingang der Schaltung vorgesehen werden.
Das Dokument US-A-5 481 695 stellt ein Verfahren zum Abschätzen des Übersprechens zwischen zwei Signalleitern einer Schaltung vor. Das Verfahren ist dem vorhergehenden aufgrund der Tatsache ähnlich, daß es die Interferenzen zwischen den Signalen analysiert, wobei ein Sendezeitpunkt auf jedem Leiter betrachtet wird. Dieser Zeitpunkt wird von einem Logiksimulator geliefert, der von dem Analysator des Übersprechens entkoppelt ist.
Um die obengenannten Probleme zu beheben, hat die Erfindung ein Verfahren zum Gegenstand, bei dem die Leistungsfähigkeit einer Schaltung mit sehr hoher Integration bewertet werden kann und das im Anspruch 1 definiert ist.
Ein erster Vorteil der Erfindung besteht darin, daß das Problem durch die Einführung von Gewichtungskoeffizienten, die vorteilhaft parametrisierbar sind, um der Struktur der Schaltung Rechnung zu tragen, auf eine einfache Lösung zurückgeführt wird. Die Zeitkonstanten werden dann in herkömmlicher Weise erzeugt. Die Gewichtungskoeffizienten könnten konstante Werte haben, die mit Hilfe statistischer Betrachtungen oder verschiedener vorangehender Berechnungen zuvor bestimmt worden sind.
Eine andere Lösung besteht darin, die Gewichtungskoeffizienten als variable Größen zu definierten.
Es wird sich ein zusätzlicher Vorteil verschafft, wenn das Verfahren zum Bewerten der Leistungsfähigkeit einer Schaltung mit sehr hoher Integration die im Anspruch 2 definierten Merkmale besitzt.
Folglich wird eine zusätzliche Wechselwirkung des Verfahrens mit einem Verhalten erzielt, das sich dem tatsächlichen Verhalten der Schaltung nähert, und dies mit desto größerer Genauigkeit, um so bezeichnender die Informationsmenge über dieses tatsächliche Verhalten ist. Ein Mangel an genauen Informationen über das tatsächliche Verhalten der Schaltung verhindert nicht die Durchführung des dritten Schritts. Indem der zweite Schritt auf den dritten Schritt zurückgeschleift wird, ist es beispielsweise möglich, die im dritten Schritt verfügbare Informationsmenge zu vergrößern. Mehrere Wiederholungen der drei Schritte ermöglichen dann, sich dem tatsächlichen Verhalten der Schaltung bestmöglich zu nähern.
Die Erfindung hat außerdem eine Vorrichtung, die besonders für die Durchführung des Verfahrens zum Bewerten der Leistungsfähigkeit geeignet ist, wie sie durch den Anspruch 5 definiert ist, die Anwendung des Verfahrens zum Bewerten der Leistungsfähigkeit, um schnelle Schaltungen mit einer sehr hohen Integration zu verwirklichen, wie sie durch den Anspruch 9 definiert ist, sowie ein Rechnerprogramm, wie es durch den Anspruch 10 definiert ist, zum Gegenstand.
Weitere Einzelheiten werden besser verstanden anhand der Beschreibung einer bevorzugten Ausführungsform der Erfindung, für welche unter Bezugnahme auf die Figuren ein Beispiel folgt.
- Fig. 1a zeigt in schematischer Weise einen Schnitt durch eine Schaltung mit sehr hoher Integrationsdichte der Art, wie sie gewöhnlich bisher angetroffen wird.
- Fig. 1b zeigt in schematischer Weise einen Schnitt durch eine Schaltung mit sehr hoher Integrationsdichte der Art, wie sie mit den derzeitigen Technologien für eine mehrschichtige Ablagerung verwirklicht werden kann.
- Fig. 2 zeigt ein vereinfachtes Beispiel für elektrische Leiter mit Kopplungskapazitäten.
- Fig. 3 stellt deutlich die verschiedenen Potentialänderungen eines Leiters in Abhängigkeit vom elektrischen Zustand des Schemas von Fig. 2 heraus.
- Fig. 4 zeigt ein Beispiel für eine Elementarschaltung innerhalb einer integrierten Schaltung.
- Fig. 5 ist ein Zeitdiagramm, das die Zeitpunkte der Überschreitung der Umschaltschwelle zeigt.
- Fig. 6 zeigt ein Verfahren, um die Umschaltzeitpunkte der Elemente einer elektrischen Schaltung zu erhalten.
- Fig. 7 zeigt eine Anwendung der Erfindung in einem Verfahren zur Herstellung von schnellen Schaltungen mit hoher Integration.
Fig. 1a zeigt in schematischer Weise einen Schnitt durch eine Schaltung mit sehr hoher Integrationsdichte der Art, wie sie gewöhnlich bisher angetroffen wird. Auf einem polykristallinen Substrat 22 sind Mikroelemente 28, wie etwa Dioden, Widerstände oder Transistoren, in einer Oxidschicht 21 verwirklicht. Die Schicht 21 ist von einer Metallschicht 20 überdeckt, in der die Leiter mit den Querschnitten 23, 24 verlaufen. Die Schicht 20 ist von einer Oxidschicht 19 überdeckt, die mit einer Metallschicht 18 bedeckt ist, die an ein festes Potential Vss oder Vdd angeschlossen ist. Die zuvor beschriebenen Schichten können durch Auflagerung wiederholt werden, so daß mehrlagige Schaltungen erhalten werden. Der Leiter mit dem Querschnitt 23 weist eine Kopplungskapazität 30 mit der Metallschicht 18 und eine Kopplungskapazität 32 mit dem Substrat 22 auf. Der Leiter mit dem Querschnitt 24 weist eine Kopplungskapazität 31 mit der Metallschicht 18 und eine Kopplungskapazität 33 mit dem Substrat 22 auf. Die Höhe der Querschnitte 23, 24 ist hinreichend gering, und die Leiter mit den Querschnitten 23, 24 sind im Vergleich zu der geringen Dicke der Schichten 19 und 21 hinreichend voneinander entfernt, um jede Kopplungskapazität zwischen den Leitern mit den Querschnitten 23, 24 angesichts der Kopplungskapazitäten 30, 31, 32 und 33 zu vernachlässigen. Da die Schichten 18 und 22 jeweils auf einem festen Potential, beispielsweise Vss oder Vdd, sind, wird die Summe der Kapazitäten 30, 32 gewöhnlich auf eine äquivalente Kapazität Cs in bezug auf das Substrat zurückgeführt.
Die Fig. 1b zeigt in schematischer Weise einen Schnitt durch eine Schaltung mit hoher Integrationsdichte der Art, wie sie mit den derzeitigen Technologien für eine mehrschichtige Ablagerung verwirklicht werden kann. Diese Technologien bieten die Möglichkeit, die Dicke der Schichten 18 bis 21 zu erhöhen. Indem die Breite der Querschnitte der Leiter 25, 26 und 27 verringert wird, ist es möglich, die Integrationsdichte der elektrischen Leiter pro Flächeneinheit zu erhöhen.
Diese Integrationsdichte wird durch die Möglichkeit der Verringerung der Entfernungen zwischen den Leitern noch erhöht. Indem die Höhe der Querschnitte der Leiter 25, 26, 27 erhöht wird, ist es möglich, ihren elektrischen Widerstand zu verringern, um in ihnen Stromdichten fließen zu lassen, die denjenigen, die durch die in Fig. 1a gezeigten Querschnitte 23, 24 fließen, wenigstens gleich sind. Die Zunahme der Dicke der Oxidschichten 19 und 21 bewirkt eine Abnahme der Werte der Kopplungskapazitäten 34, 35, 36 der Leiter mit der Metallschicht 18 sowie der Werte der Kopplungskapazitäten 39, 40 der Leiter mit dem Substrat 22. Die Werte der Kopplungskapazitäten 37, 38 zwischen den Leitern mit den Querschnitten 25 und 27 bzw. mit den Querschnitten 25 und 26 sind nicht mehr zu vernachlässigen und können sogar einen maßgeblichen Einfluß auf die Kopplungskapazitäten 34, 35, 36, 39, 40 haben.
In Fig. 2 ist ein Leiter 1 dafür vorgesehen, Logiksignale von einem Sender 5 in Richtung eines Empfängers 4 zu leiten. Genauso sind Leiter 2 und 3 dafür vorgesehen, Logiksignale von Sendern 6 bzw. 7 in Richtung nicht gezeigter Empfänger zu leiten. Der Leiter 1 weist eine Kopplungskapazität C1s mit den festen Referenzpotentialen Vss und Vdd der Schaltung auf. Zum anderen weist der Leiter 1 mit dem Widerstand R&sub1; eine Kopplungskapazität C&sub1;&sub2; mit dem Leiter 2 bzw. eine Kopplungskapazität C&sub1;&sub3; mit dem Leiter 3 auf. Wenn der Sender 5 zu einem Zeitpunkt t0 auf einen neuen Potentialwert schaltet, der von demjenigen vor dem Zeitpunkt t0 abweicht, erreicht der Leiter 1 den neuen Potentialwert mit einer Zeitkonstante, die vom Widerstand des Leiters 1 und vom Ladestrom jeder der Kopplungskapazitäten des Leiters 1 mit den übrigen Elementen der Schaltung abhängt.
Die Fig. 3 stellt die verschiedenen Potentialänderungen des Leiters 1 in Abhängigkeit vom elektrischen Zustand des Schemas von Fig. 2 heraus.
Die Fig. 3a) zeigt den Fall, in dem von einem Zeitpunkt t0, zu dem der Sender 5 auf den neuen Potentialwert umschaltet, bis zu einem Zeitpunkt ta, zu dem das Erreichen einer Schwellenspannung ein Umschalten des Empfängers 4 herbeiführt, die Potentialwerte der Leiter 2 und 3 konstant sind. Der Leiter besitzt eine Kapazität CT, die gleich der Summe der parallel geschalteten Kapazitäten C&sub1;&sub2;, C&sub1;&sub3; und C1s ist. Der Widerstand R1 definiert eine Zeitkonstante, sowie sein Potentialwert zum Zeitpunkt ta die Umschaltschwelle des Empfängers 4 erreicht.
Die Fig. 3b) zeigt den Fall, in dem sich vom Zeitpunkt t0, zu dem der Sender 5 auf den neuen Potentialwert umschaltet, bis zu einem Zeitpunkt tb, in dem das Erreichen einer Schwellenspannung ein Umschalten des Empfängers 4 herbeiführt, die Potentialwerte der Leiter 2 und 3 in völlig gleicher Weise entwickeln wie diejenigen des Leiters 1. Dieser Extremfall tritt beispielsweise auf, wenn die Leiter 2 und 3 den gleichen Potentialanfangswert besitzen und wenn die Sender 6 und 7 zum gleichen Zeitpunkt t0 wie der Sender 5 umschalten. Die Potentialdifferenz an den Anschlüssen der Kapazitäten C&sub1;&sub2;, C&sub1;&sub3; bleibt zu jedem Zeitpunkt null, und folglich verändern diese ihre Ladung nicht. All dies geschieht, als ob diese Kapazitäten nicht vorhanden wären. Der Leiter weist dann eine Kapazität CT auf, die gleich der Kapazität C1s ist. Der Widerstand R&sub1; definiert eine Zeitkonstante, sowie der Potentialwert des Leiters 1 die Umschaltschwelle des Empfängers 4 zum Zeitpunkt tb erreicht. Der Zeitpunkt tb geht dem Zeitpunkt ta des vorhergehenden Falls voraus, denn die scheinbare Kapazität CT des Leiters 1 ist geringer. Die Fig. 3b) zeigt den Fall, in dem der Empfänger 4 mit einer minimalen Verzögerung tb - t0 nach dem Umschalten des Senders S umschaltet, denn nur die Kapazität C1s wirkt auf die Zeitkonstante ein.
Die Fig. 3c) zeigt den Fall, in dem sich vom Zeitpunkt t0, zu dem der Sender 5 auf den neuen Potentialwert umschaltet, bis zu einem Zeitpunkt tc, zu dem das Erreichen einer Schwellenspannung ein Umschalten des Empfängers 4 herbeiführt, die Potentialwerte der Leiter 2 und 3 entgegengesetzt zu demjenigen des Leiters 1 entwickeln. Dieser Extremfall tritt beispielsweise auf, wenn die Leiter 2 und 3 einen entgegengesetzten Anfangswert haben und wenn die Sender 6 und 7 zum gleichen Zeitpunkt t0 wie der Sender 5 umschalten. All dies geschieht im wesentlichen, als ob die Kapazitäten C&sub1;&sub2;, C&sub1;&sub3; den zweifachen Wert ihres tatsächlichen Wertes hätten. Der Leiter weist dann eine Kapazität CT auf, die gleich der Kapazität C 1 s zuzüglich des Zweifachen der Summe der Kapazitäten C&sub1;&sub2;, C&sub1;&sub3; ist. Der Widerstand R1 definiert eine Zeitkonstante, sowie der Potentialwert des Leiters 1 die Umschaltschwelle des Empfängers 4 zum Zeitpunkt tc erreicht. Der Zeitpunkt tc folgt dem Zeitpunkt ta des ersten Falls nach, denn die scheinbare Kapazität CT des Leiters 1 ist größer. Die Fig. 3c) zeigt den Fall, in dem der Empfänger 4 mit einer maximalen Verzögerung tc - t0 nach dem Umschalten des Senders 5 umschaltet, da nur die Kapazitäten zwischen den Leitern im wesentlichen mit dem Doppelten ihrer Werte auf die Zeitkonstante einwirken.
Zwischen den in den Fig. 3b) und 3c) gezeigten Extremfällen können unendlich viele Fälle auftreten, für welche der Zeitpunkt, zu dem das Erreichen einer Schwellenspannung ein Umschalten des Empfängers 4 herbeiführt, in dem Intervall [tb, tc] enthalten ist; beispielsweise ist, wenn beim Umschalten des Senders 5 der Sender 6 nicht umschaltet und der Sender 7 in entgegengesetzter Richtung umschaltet: CT = C1s + C&sub1;&sub2; + 2·C&sub1;&sub3;.
Zum anderen empfiehlt es sich, neben den Fällen, in denen sich eine Kopplungskapazität mit einem Wert von null auswirkt, und dem Fall, in dem sie sich mit einem doppelten Wert auswirkt, festzuhalten, daß sich eine Kopplungskapazität mit ihrem tatsächlichen Wert auswirkt, wem der andere Leiter auf einem unveränderlichen Spannungswert ist. Die Kopplungskapazität wirkt sich mit einem kleineren als ihrem tatsächlichen Wert aus, wenn sich die Spannungen über den beiden Leitern in gleicher Richtung ändern. Die Kopplungskapazität wirkt sich mit einem größeren als ihrem tatsächlichen Wert aus, wenn sich die Spannungen über den beiden Leitern in entgegengesetzter Richtung ändern.
Die Fig. 4 zeigt ein Beispiel für eine Elementarschaltung innerhalb einer integrierten Schaltung, um eine logische Verknüpfung der aus den Eingaberegistern 8, 9, 10 kommenden Signale durchzuführen, deren Ergebnis in einem Register 17 verfügbar ist. Um die Erläuterungen zu vereinfachen wird hier unter Regster jede Anordnung von einer oder von mehreren Kippschaltungen (engl. flip-flop) verstanden. Die Knoten 11 bis 16 sind aus Transistoren gebildet, um als Ausgabe jedes Knotens ein Binärsignal zu erhalten, das aus den Eingangssignalen in diesen Knoten resultiert. Der Knoten 11 nimmt als Eingabe ein aus dem Register 10 kommendes Signal entgegen. Der Knoten 12 nimmt als Eingabe ein aus dem Register 9 kommendes Signal entgegen. Der Knoten 13 nimmt als Eingabe ein aus dem Register 8 kommendes Signal und ein aus dem Register 9 kommendes Signal entgegen. Der Knoten 14 nimmt als Eingabe ein vom Ausgang des Knotens 13 kommendes Signal entgegen. Der Knoten 15 nimmt als Eingabe ein vom Ausgang des Knotens 11 kommendes Signal und ein vom Ausgangs des Knotens 12 kommendes Signal entgegen. Der Knoten 16 nimmt als Eingabe ein vom Ausgang des Knotens 14 und ein vom Ausgang des Knotens 15 kommendes Signal entgegen. Das Ausgangssignal des Knotens 16 wird als Einlabe vom Register 17 entgegengenommen.
Die Fig. 5 ist ein Zeitdiagramm, bei dem die Zeit auf der Abszisse abgetragen ist, so daß für jedes Element 11 bis 17 von Fig. 4 die Zeitpunkte des Überschreitens der Umschaltschwelle, wie sie zuvor mit Bezug auf Fig. 3 für den Eingang eines dieser Elemente definiert worden ist, gezeigt werden
Die erste Linie CLK repräsentiert den logischen Zustand eines Taktgebers, dessen zu einem Zeitpunkt tf fallende Flanke beispielsweise das Senden eines Binärsignals als Ausgabe der Register 8 bis 10 verursacht.
Auf der Linie N11 ist das vom Register 10 gesendete Signal in der Lage, zu einem Zeitpunkt t&sub1;&sub1; ein Umschalten am Eingang des Knotens 11 herbeizuführen. Die Verzögerung t&sub1;&sub1; - tf ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Registers 10 mit dem Eingang des Knotens 11 verbindet, wie zuvor mit Bezug auf die Fig. 2 und 3 erläutert worden ist.
Auf der Linie N12 ist das vom Register 9 gesendete Signal in der Lage, zu einem Zeitpunkt t&sub1;&sub2; ein Umschalten am Eingang des Knotens 12 herbeizuführen. Die Verzögerung t&sub1;&sub2; - tf ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Registers 9 mit dem Eingang des Knotens 12 verbindet, wie zuvor mit Bezug auf die Fig. 2 und 3 erläutert worden ist.
Auf der Linie N13 ist das vom Register 8 gesendete Signal in der Lage, zu einem Zeitpunkt t13d ein Umschalten am Eingang des Knotens 13 herbeizuführen. Die Verzögerung t13d - tf ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Registers 8 mit dem Eingang des Knotens 13 verbindet, wie zuvor mit Bezug auf die Fig. 2 und 3 erläutert worden ist. Das vom Register 9 gesendete Signal ist in der Lage, zu einem Zeitpunkt t13f ein Umschalten am Eingang des Knotens 13 herbeizuführen. Die Verzögerung t13f - tf ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Registers 9 mit dem Eingang des Knotens 13 verbindet. Zwischen dem Zeitpunkten t13d und t13f ist die Umschaltung des Knotens 13 unbestimmt. Diese Unbestimmtheit ist durch eine kleine senkrechte Schraffur symbolisch dargestellt.
Auf der Linie N14 wirkt sich die Unbestimmtheit der Umschaltung des Knotens 13 von t14d bis t14f auf den Eingang des Knotens 14 aus. Die Verzögerung t14d - t13d ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 13 mit dem Eingang des Knotens 14 verbindet, sowie aus der dem Knoten 13 eigenen Umschaltzeit.
Auf der Linie N15 ist das vom Knoten 11 gesendete Signal in der Lage, zu einem Zeitpunkt t15d ein Umschalten am Eingang des Knotens 15 herbeizuführen. Die Verzögerung t15d - t&sub1;&sub1; ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 11 mit dem Eingang des Knotens 15 verbindet, sowie aus der dem Knoten 11 eigenen Umschaltzeit. Das vom Knoten 12 gesendete Signal ist in der Lage, zu einem Zeitpunkt t15f ein Umschalten am Eingang des Knotens 15 herbeizuführen. Die Verzögerung t15f - t&sub1;&sub2; ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 12 mit dem Eingang des Knotens 15 verbindet, sowie aus der dem Knoten 12 eigenen Umschaltzeit. Zwischen den Zeitpunkten t15d und t15f ist die Umschaltung des Knotens 15 unbestimmt. Diese Unbestimmtheit ist durch eine kleine senkrechte Schraffur symbolisch dargestellt.
Auf der Linie N16 wirken sich die Unbestimmtheit der Umschaltung des Knotens 14 und die Unbestimmtheit der Umschaltung des Knotens 15 von t16d bis t16f auf den Eingang des Knotens 16 aus. Die Verzögerung t16d - t14d ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 14 mit dem Eingang des Knotens 16 verbindet, sowie aus der dem Knoten 14 eigenen Umschaltzeit. Die Verzögerung t16f - t15f ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 15 mit dem Eingang des Knotens 16 verbindet, sowie aus der dem Knoten 15 eigenen Umschaltzeit.
Auf der Linie N17 wirkt sich die Unbestimmtheit der Umschaltung des Knotens 16 von t17d bis t17f auf die Eingabe des Registers 17 aus. Die Verzögerung t17d - t17d ergibt sich durch die Kopplungskapazitäten des Leiters, der den Ausgang des Knotens 16 mit dem Eingang des Registers 17 verbindet, sowie aus der dem Knoten 16 eigenen Umschaltzeit.
Die vorangehenden Erläuterungen gelten für jede fallende Flanke des Taktsignals CLK, wie sie im rechten Teil des Zeitdiagramms zu sehen ist.
Die Fig. 6 zeigt ein Verfahren, um die Umschaltzeitpunkte der Elemente einer elektrischen Schaltung zu erhalten.
In einem Schritt E0 werden die physikalischen Parameter der Schaltung beispielsweise aus den Fertigungsmasken, die ein getreues Abbild der Schaltung lie¬ fern, die auf der Grundlage dieser Masken hergestellt wird, gewonnen. Diese physikalischen Parameter werden in eine Anschlußliste (engl. netlist) aufgenommen. Die Gewinnung anhand von Masken ist nicht erforderlich, wenn bereits eine Anschlußliste vorliegt, die ihr jeden elektrischen Leiter Li der Schaltung die Werte seines Widerstands Ri und der vorhandenen tatsächlichen Kopplungskapazitäten Cij mit den übrigen Leitern Lj, darunter die Masse auf dem festen Potential Vss und die Versorgungsleitungen auf dem feststehenden Potential Vdd, umfaßt.
In einem Schritt E1 wird für jeden Leiter Li der Schaltung ein äquivalenter Kopplungskapazitätswert CTi in bezug auf eine Masse mit feststehendem Potential erzeugt. Eine Vorrichtung, beispielsweise eine Datenverarbeitungsvorrichtung, berechnet eine Summe aus den Werten der vorhandenen tatsächlichen Kopplungskapazitäten Cij der Leiter Lj der Schaltung mit dem Leiter Li. Jede Kapazität Cij wird mit einem Gewichtungsfaktor Kij versehen.
Auf den Schritt E1 folgt ein Schritt E2. Eine Vorrichtung, beispielsweise die im ersten Schritt verwendete Datenverarbeitungsvorrichtung, erzeugt ein Zeitintervall der Aufschaltung [tid ,tif] auf jeden Leiter Li. Das erzeugte Zeitintervall der Aufschaltung [tid, tif] wird für weitere Verarbeitungen, beispielsweise einfach eine Druckausgabe der Ergebnisse, in einer Datenstruktur gespeichert. Um das Zeitintervall der Aufschaltung zu erzeugen, berechnet die Vorrichtung eine dem Leiter Li eigene Zeitkonstante τi, die von der im Schritt E1 erzeugten äquivalenten Kapazität CTi abhängt. Eine bekannte einfache Funktion ist τi = Ri · CTi. Der Umschaltzeitpunkt tid wird in Abhängigkeit von der Zeitkonstante τi und vom Zeitpunkt der ersten Sendung als Ausgabe des Sendern, der vor dem Leiter angeordnet ist, berechnet. Der Umschaltzeitpunkt tif wird in Abhängigkeit von der Zeitkonstante τi und dem Zeitpunkt der letzten Sendung als Ausgabe des Senders, der vor dem Leiter angeordnet ist berechnet. Wenn diese Zeitpunkte der ersten und der letzen Sendung noch nicht in der weiter obenerwähnten Datenstruktur vorhanden sind, beginnt die Vorrichtung damit, sie in Abhängigkeit von den Umschaltzeitpunkten der Leiter, die vor dem betrachteten Sender angeordnet sind, zu erzeugen usw., wobei erforderlichenfalls bis zu den Kippschaltungen am Ursprung der Signaländerungen zurückgegangen wird. Jede ursprüngliche Sendung erfolgt zu einem Zeitpunkt tf der Taktflanke. Die aus einer genauen Berechnung resultierenden Werte von tid und tif entsprechen nicht notwendig genau der Realität, und es kann dann für tid ein Wert beibehalten werden, der etwas kleiner als der berechnete Wert ist, und für tif kann ein Wert beibehalten werden, der etwas größer als der berechnete Wert ist, so daß das Intervall [tid, tif] mit einem annehmbaren Fehlerbereich umfaßt wird.
Um die Gewichtungskoeffizienten Kij besser an das Verhalten der Schaltung anzupassen, geht dem Schritt E1 ein Schritt E3 voraus, um diese Gewichtungskoeffizienten zu erzeugen. Eine Vorrichtung, die mit Mitteln zur rechnerischen Verarbeitung versehen ist, prüft dann jeden Leiter Li in der Datenstruktur, über die sie verfügt. Die Vorrichtung sucht dann in der Datenstruktur jeden Leiter Lj, der eine vorhandene tatsächliche Kopplungskapazität Cij mit dem betrachteten Leiter Li hat. Für jedes Paar von Leitern Li, Lj untersucht die Vorrichtung, ob es ein Zeitintervall der Aufschaltung [tid, tif] auf den Leiter Li und ein Zeitintervall der Aufschaltung [tjd, tjf] auf den Leiter Lj mit einem gemeinsamen Abschnitt gibt.
Wenn die Vorrichtung keine Informationen über ein Vorhandensein eines gemeinsamen Abschnitts erfaßt, ordnet sie dem Gewichtungskoeffizienten Kij einen Einheitswert zu. Es liegen dann nämlich keine Informationen vor, gemäß denen sich der Leiter Lj während einer Aufschaltung auf den Leiter Li anders verhält als ein Leiter mit einem festen Potential. Dies ist für Leiter mit festem Potential Vss oder Vdd immer der Fall.
Wenn die Vorrichtung Informationen über das Vorhandensein eines gemeinsamen Abschnitts erfaßt, untersucht sie, ob für die Leiter Li und Lj in diesem gemeinsamen Abschnitt das Aufschalten auf einen völlig gleichen Wert erfolgt. Es ist beispielsweise möglich, daß diese zweite Informationsebene verfügbar wird, wenn die Leiter Li und Lj ein gleiches Signal transportieren.
Bei Abwesenheit dieser zweiten Informationsebene weist die Vorrichtung dem Koeffizienten Kij einen Wert zu, der größer als der Einheitswert ist. Es liegen dann nämlich keine Informationen vor, gemäß denen eine Veränderung der Ladung des Leiters Lj einer Veränderung der Ladung des Leiters Li entgegensteht. Nun ist es aber bei einer Bewertung der Leistungsfähigkeit vorzuziehen, den ungünstigsten Fall zu betrachten. Unter Berücksichtigung der weiter oben zur Fig. 3 gegebenen Lehre ist eine einfache Wahl für den Wert des Koeffizienten Kij ein zweifacher Wert.
Bei Anwesenheit dieser zweiten Informationsebene weist die Vorrichtung dem Koeffizienten Kij einen Wert zu, der kleiner als der Einheitswert ist. Es liegen dann nämlich Informationen vor, gemäß denen eine Veränderung der Ladung des Leiters Lj einer Veränderung der Ladung des Leiters Li nicht entgegensteht, sondern sogar zu dieser beiträgt. Nun ist es aber bei einer Bewertung der Leistungsfähigkeit vorzuziehen, einen günstigen Fall zu berücksichtigen, um diese Leistungsfähigkeit nicht zu Unrecht zu unterschätzen. Unter Berücksichtigung der weiter oben zur Fig. 3 gegebenen Lehre ist eine einfache Wahl für den Wert des Koeffizienten Kij ein Wert null.
Der Schritt E3 ist desto leistungsfähiger, um so belangreicher die Informationsmenge ist, über die er ihr die Intervalle der Aufschaltung verfügt. Der Schritt E2 erzeugt Aufschaltintervalle, deren Anwendung im Schritt E3 von Interesse ist. Eine Verbesserung des beschriebenen Verfahrens besteht darin, die Ausgabe des Schritts E2 in einer Schleife auf die Eingabe des Schritts E3 zurückzuführen. Zwischen die Schritte E2 und E3 ist ein Schritt E4 eingeschoben, um aus der so aus den Schritten E1 bis E3 gebildeten Schleife zu gelangen.
Der Schritt E4 stellt eine Endprüfung dar, die in dem Fall, in dem die Schleife durchbrochen wird, zu einem Schritt E5 führt, um die im Schritt E2 erzeugten Aufschaltintervalle auszugeben. Im Schritt E4 können verschiedenen Prüfungen vorgesehen werden. Beispielsweise kann das Inkrementieren eines Zählers bei jedem Durchgang durch den Schritt E4 verwendet werden, um ein Schlußsignal auszulösen, wenn der Inhalt dieses Zählers einen vorher festgelegten Schwellenwert überschreitet. Auch kann ein Vergleich eines Umschaltpunktes oder mehrerer Umschaltzeitpunkte durchgeführt werden, beispielsweise des spätesten Umschaltzeitpunkts nach der Taktflanke, der vor der vorangehenden Verzweigung im Schritt E3 erzeugt worden ist, mit demjenigen, der als Ausgabe des Schritts E2 erzeugt worden ist, wobei ein Schlußsignal ausgelöst wird, wenn sich die beiden Zeitpunkte nicht um mehr als eine vorher festgelegte Größe unterscheiden. Alle vorstellbaren Prüfungen sind möglich, ohne den Geltungsbereich der vorliegenden Erfindung zu verlassen.
Es könnte in Betracht gezogen werden, daß die Abfolge der Schritte E3 bis E2 ausgeführt wird, nachdem die Gesamtheit der Leiter der Schaltung in jedem der Schritte E3, E1, E2 systematisch geprüft worden ist. Außerdem könnte in Betracht gezogen werden, daß die Abfolge der Schritte E3 bis E2 ausgeführt wird, nachdem die Leiter geprüft worden sind, die eine Kopplungskapazität mit einem betrachteten Leiter haben. Die Schleifen durch den Schritt E4 entwickeln sich dann nach und nach, bis die Gesamtheit der Leiter der Schaltung geprüft ist.
Jetzt wird betrachtet, wie das mit Bezug auf die Fig. 6 beschriebene Verfahren auf eine Schaltung des Typs, der mit Bezug auf Fig. 4 beschrieben worden ist, angewendet werden kann.
Im Schritt E0 wird jeder der Leiter Li, Lj, wobei die Indizes i und j von 1 bis zur Gesamtzahl der Leiter der Schaltung laufen, die in dem in Fig. 4 gezeigten Fall 10 beträgt, mit seinen physikalischen Merkmalen in eine Datenstruktur aufgenommen.
Beim Übergang vom Schritt E0 zum Schritt E3 ist keines der Aufschaltintervalle von vornherein bekannt. Folglich werden im Schritt E3 die Gewichtungskoeffizienten alle auf einen Einheitswert initialisiert.
Im Schritt E1 wird dann die Kopplungskapazität jedes Leiters mittels einer ersten Näherung berechnet, die in der Annahme besteht, daß, wenn ein betrachteter Leiter Li umschaltet, kein weiterer Leiter Lj in der Nachbarschaft umschaltet. Wie mit Bezug auf die Fig. 2 und 3 erläutert worden ist, ist die Gesamtkopplungskapazität CTI, auf das Substrat zurückgeführt, gleich der Summe aus der tatsächlichen Kopplungskapazität mit dem Substrat CS und den. Kopplungskapazitäten Cij des Leiters Li mit den n benachbarten Leitern Lj:
CTI = CSi + Σ Cij; (j ≠ i, j von 1 bis n, n ≤ 10)
Im Schritt E2 werden die Umschaltzeitpunkte und -intervalle, die zu einem festgelegten Zeitpunkt tf der Taktflanke folgen, für jeden Knoten der analysierten Schaltung anhand eines Modells gemäß den Erläuterungen zu Fig. 3, ausgehend von der im Schritt E1 berechneten Kapazität CTi, berechnet. Es werden demnach Ergebnisse erhalten, die denjenigen der Fig. 5 ähnlich sind.
Der Schritt E4 schließt dann das Verfahren wieder an den Schritt E3 an, in dem die Gewichtungskoeffizienten erneut berechnet werden.
Die Kombination der Schritte E3 und E1 erzeugt erneut eine Kapazität CTi für jeden Leiter, der zwei Knoten verbindet, wobei die vorhergehenden Ergebnisse aus dem Schritt E2 verwendet werden. Als Beispiel sei der Fall von Fig. 5 betrachtet.
Für eine erneute Berechnung der Kapazität CTi des Leiters L1 werden alle Leiter Lj, mit denen der Leiter L1 eine Kopplungskapazität C1j hat, berücksichtigt. In dem Zeitintervall [t&sub1;&sub1; - tf], in dem ein Signal über den Leiter L1 gesendet wird, werden über die Leiter L2, L10 und L3 Signale unbekannten Vorzeichens gesendet. Über die Leiter L4 bis L9 wird kein Signal gesendet. Die maximale Kopplungskapazität ist durch die Formel
CT1 = CS1 + 2(C&sub1;&sub2; + C&sub1;&sub3; + C&sub1;&sub1;&sub0;)
gegeben.
Für eine erneute Berechnung der Kapazität CT2 des Leiters L2 werden alle Leiter Lj, mit denen der Leiter L2 eine Kopplungskapazität C2j hat, berücksichtigt. In dem Zeitintervall [t&sub1;&sub2; - tf], in dem ein Signal über den Leiter L2 gesendet wird, wird über den Leiter L10 ein Signal mit gleichem Vorzeichen gesendet, während über die Leiter L1, L3, L4 und L9 Signale mit unbekannten Vorzeichen gesendet werden. Über die Leiter L5 bis L8 wird kein Signal gesendet. Die maximale Kopplungskapazität CT2 ist durch die Formel
CT2 = CS2 + C&sub2;&sub1;&sub0; + 2(C&sub2;&sub1; + C&sub2;&sub3; + C&sub2;&sub4; + C&sub2;&sub9;)
gegeben.
Für eine erneute Berechnung der Kapazität CT3 des Leiters L3 werden alle Leiter Lj, mit denen der Leiter L3 eine Kopplungskapazität C3j hat, berücksichtigt. In dem Zeitintervall [t13d - tf], in dem ein Signal über den Leiter L2 gesendet wird, werden über die Leiter L1, L2, L10 und L9 Signale mit unbekannten Vorzeichen gesendet. Über die Leiter L4 bis L8 wird kein Signal gesendet. Die maximale Kopplungskapazität CT3 ist durch die Formel
CT3 = CS3 + 2(C&sub3;&sub1;&sub0; + C&sub3;&sub2; + C&sub3;&sub1; + C&sub3;&sub9;)
gegeben.
Und so weiter bis zum Leiter L7.
Die Fig. 7 zeigt eine Anwendung der Erfindung in einem Verfahren zur Herstellung von schnellen Schaltungen mit hoher Integration. Eine integrierte Schaltung wird gewöhnlich ausgehend von Masken 55 in ein Halbleitermaterial geätzt. Diese Masken 55 stellen folglich ein getreues Abbild der physischen Struktur der Schaltung dar. Eine Gewinnungsphase 56 ermöglicht, aus diesen Masken eine Anschlußliste 57 zu erhalten, die in Form einer Datenstruktur eine Liste aller Leiter der Schaltung und der Knoten, die von diesen Leitern miteinander verbunden werden, enthält. Die Liste enthält außerdem die physikalischen Eigenschaften dieser Leiter und dieser Knoten. Diese physikalischen Eigenschaften ermöglichen, beispielsweise den Widerstand RL und die Kopplungskapazitäten jedes Leiters, die Umschaltschwelle, die Störfestigkeit und die Sendeleistung jedes Knotens zu bestimmen.
Ausgehend von der Anschlußliste 57 wendet eine Phase 58 der Bewertung der Leistungsfähigkeit vorteilhaft die Schritte E1 bis E5 an. Wenn kein im Schritt E5 ausgegebenes Zeitintervall der Aufschaltung einen Taktzyklus überschreitet, so ist sichergestellt, daß die Schaltung den Leistungsanforderungen, die hinsichtlich der Schnelligkeit gestellt worden sind, genügt. Anderenfalls werden die Ergebnisse des Schritts E5 verwendet, um die Schaltung in einer Phase 60 zu überarbeiten.
Ausgehend von der Anschlußliste 57 besteht eine Phase 59 der Bewertung der Störfestigkeit darin, den oder die empfangenden Knoten der Schaltungen zu bestimmen, deren Störfestigkeit zu gering ist, um gegen das Rauschen durch Übersprechen zu bestehen. Jedem dieser Knoten wird der Leiter zugeordnet, der auf seinen Eingang geführt ist. Wenn kein Knoten weitere Knoten enthält, die nicht in der Lage sind, gegen das Rauschen durch Übersprechen zu bestehen, ist sichergestellt, daß die Schaltung kein Rauschen durch Übersprechen verbreitet. Andernfalls wird die Schaltung in einer Phase 60 überarbeitet. Die Phase 58 kann der Phase 59 vorangehen, um die im Schritt E2 erzeugten Umschaltpunkte vorteilhaft zu nutzen.
Wenn die Phasen 58 und 59 keine befriedigenden Ergebnisse hinsichtlich der Fähigkeiten der Schaltung, hinreichend schnell zu arbeiten und/oder kein Rauschen durch Übersprechen zu verbreiten, liefern, sieht eine Phase 60 der Dimensionierung die folgenden Korrekturmaßnahmen vor, wobei für jedes beanstandete Bauelement, Leiter oder Knoten, eine oder mehrere der folgenden Maßnahmen vorgeschlagen werden:
Eine erste Maßnahme besteht darin, den Leiter so zu dimensionieren, daß sein Widerstand verringert wird. Dies hat zwei Vorteile. Der erste Vorteil ist die Verkleinerung seiner Zeitkonstante. Der zweite Vorteil ist die Verbesserung seiner Fähigkeit, einen Strom zu liefern, um parasitäre Ladungen, die durch etwaiges Rauschen durch Übersprechen verursacht sind, zu neutralisieren.
Eine zweite Maßnahme besteht darin, die Leiterführung der Schaltung zu verändern, um die Kopplungskapazitäten mit den übrigen Leitern der Schaltung zu verkleinern. Dies hat zwei Vorteile. Der erste Vorteil ist die Verkleinerung der Zeitkonstante. Der zweite Vorteil die Reduzierung von Rauschquellen, die durch Übersprechen bedingt sind.
Eine dritte Maßnahme besteht darin, den Empfangsknoten, der dem Leiter nachgeordnet angeschlossen ist, so zu dimensionieren, daß seine Störfestigkeit Im erhöht wird.
Eine vierte Maßnahme besteht darin, den Sendeknoten, der vor dem Leiter angeschlossen ist, so zu dimensionieren, daß seine Sendeleistung zunimmt.
Im Anschluß an die Phase 60 erzeugt eine Produktionsphase 61 neue Masken 55, welche die gesamte Dimensionierung, die in der Phase 60 erfolgt ist, verkörpern. Es ist möglich, die Gesamtheit oder einen Teil der Phasen 56 bis 61 mit den so erzeugten neuen Masken zu wiederholen, bis sich die Phase 60 erübrigt. Die letzten, in der Phase 61 erzeugten Masken ermöglichen die Herstellung dieser schnellen Schaltungen mit sehr hoher Integration.

Claims

1. Verfahren zum Bewerten der Leistungsfähigkeit einer Schaltung mit sehr hoher Integration, mit einem ersten Schritt (E1), bei dem für jeden Leiter (Li) der Schaltung ein äquivalenter Kopplungskapazitätswert (CTi) in bezug auf eine Masse mit festem Potential als Summe von vorhandenen wirklichen Kopplungskapazitäten (Cij) von Leitern (Lj) der Schaltung mit diesem Leiter (Li) erzeugt wird, dadurch gekennzeichnet, daß die vorhandenen wirklichen Kapazitätswerte jeweils mit einem Gewichtungskoeffizienten (Kij) versehen werden und daß dem ersten Schritt ein zweiter Schritt (E2) folgt, bei dem ein Zeitintervall ([tid, tif]) der Aufschaltung auf jeden Leiter (Li) erzeugt wird, das zu einem ersten Zeitpunkt (tid) mit einer Verzögerung bezüglich eines Zeitpunkts des ersten Sendens beginnt und zu einem zweiten Zeitpunkt (tif) mit dieser Verzögerung bezüglich eines Zeitpunkts des zweiten Sendens auf dem Leiter (Li) endet, wobei die Verzögerung von der äquivalenten Kapazität (CTi) abhängt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es einen dritten Schritt (E3) umfaßt, der dem ersten Schritt (E1) vorhergeht und bei dem jeder der Koeffizienten (Kij) erzeugt wird als:

- ein Einheitswert bei Abwesenheit von Informationen, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine vorhandene wirkliche Kopplungskapazität (Cij) mit dem Leiter (Li) hat, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) besitzt;

- ein Wert, der größer als der Einheitswert ist, wenn Informationen vorhanden sind, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine vorhandene wirkliche Kopplungskapazität (Cij) mit dem Leiter (Li) hat, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) hat und wenn Informationen, gemäß denen das Schalten in dem gemeinsamen Abschnitt für die Leiter (Li) und (Lj) mit dem gleichen Wert erfolgt, nicht vorhanden sind;

- ein Wert, der kleiner als der Einheitswert ist, wenn Informationen vorhanden sind, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine wirklich vorhandene Kopplungskapazität (Cij) mit dem Leiter (Li) besitzt, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) besitzt, und wenn Informationen vorhanden sind, gemäß denen das Schalten in dem gemeinsamen Abschnitt für die Leiter (Li) und (Lj) mit dem gleichen Wert erfolgt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der größere Wert gleich zwei ist und der kleinere Wert gleich null ist.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß es einen vierten Schritt (E4) umfaßt, bei dem geprüft wird, ob das Verfahren beendet ist, und bei dem, wenn dies nicht der Fall ist, der Ausgang des zweiten Schrittes (E2) zum Eingang des dritten Schrittes (E3) zurückgeschleift wird.

5. Vorrichtung zum Bewerten der Leistungsfähigkeit einer Schaltung mit sehr hoher Integration, mit ersten Mitteln, die für jeden Leiter (Li) der Schaltung einen äquivalenten Kopplungskapazitätswert (CTi) in bezug auf eine Masse mit festem Potential als eine Summe von vorhandenen wirklichen Kopplungskapazitätswerten von Leitern (Lj) der Schaltung mit diesem Leiter (Li) berechnen, dadurch gekennzeichnet, daß die vorhandenen wirklichen Kapazitätswerte jeweils mit einem Gewichtungskoeffizienten (Kij) versehen sind und daß die Vorrichtung außerdem zweite Mittel umfaßt, die ein Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) berechnen, das zu einem ersten Zeitpunkt (tid) mit einer Verzögerung bezüglich eines Zeitpunkts des ersten Sendens beginnt und zu einem zweiten Zeitpunkt (tif) mit dieser Verzögerung bezüglich eines Zeitpunkts des zweiten Sendens auf dem Leiter (Li) endet, wobei die Verzögerung von der äquivalenten Kapazität (CTi) abhängt.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß sie dritte Mittel umfaßt, die jeden der Koeffizienten (Kij) berechnen als

- einen Einheitswert, falls die Vorrichtung keine Informationen liefert, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine vorhandene wirkliche Kopplungskapazität (Cij) mit dem Leiter (Li) hat, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) besitzt;

- einen Wert, der größer als der Einheitswert ist, falls die Vorrichtung Informationen liefert, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine vorhandene wirkliche Kopplungskapazität (Cij) mit dem Leiter (Li) hat, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) besitzt, und falls die Vorrichtung keine Informationen liefert, gemäß denen das Schalten in dem gemeinsamen Abschnitt für die Leiter (Li) und (Lj) mit demselben Wert erfolgt;

- einen Wert, der kleiner als der Einheitswert ist, falls die Vorrichtung Informationen bereitstellt, gemäß denen ein Zeitintervall ([tjd, tjf]) der Aufschaltung auf den Leiter (Lj), der eine vorhandene wirkliche Kopplungskapazität (Cij) mit dem Leiter (Li) hat, einen gemeinsamen Abschnitt mit dem Zeitintervall ([tid, tif]) der Aufschaltung auf den Leiter (Li) besitzt, und falls die Vorrichtung Informationen bereitstellt, gemäß denen das Schalten in dem gemeinsamen Abschnitt für die Leiter (Li) und Lj) mit demselben Wert erfolgt.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der größere Wert gleich zwei ist und der kleinere Wert gleich null ist.

8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß sie vierte Mittel umfaßt, die prüfen, ob die von den zweiten Mitteln erzeugten Informationen zu den ersten Mitteln zurückgeschleift werden sollen oder nicht.

9. Verfahren für die Verwirklichung einer elektrischen Schaltung, das eine Phase (61) für die Produktion von Masken (55) enthält und dadurch gekennzeichnet ist, daß es umfaßt:

- eine Phase (58) der Bewertung von Maskenbestandteilen, in der das Verfahren nach einem der Ansprüche 1 bis 4 ausgeführt wird;

- eine Dimensionierungsphase (60), in der alle oder einige der Bestandteile, die in der Bewertungsphase (58) beanstandet wurden, dimensioniert werden; und

- eine Wiederholung der Phase (61) mit den in der Phase (60) dimensionierten Bestandteilen.

10. Computerprogramm, das Programmcode-Abschnitte/-Mittel/-Befehle für die Ausführung der Schritte des Verfahrens nach einem der Ansprüche 1 bis 4 und 9, wenn das Programm auf einem Computer ausgeführt wird, umfaßt.