JP3244226B2 - 超大規模集積回路の性能を評価する方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明の分野は電気回路の性
能の分析の分野である。本発明の範囲内で想定される性
能分析の構成要素は、特に、回路または回路の素子が入
力信号から出力信号を発生することができる速度、及び
ノイズに対する回路のイミュニティ（ｉｍｍｕｎｉｔ
ｙ）を決定することである。

【０００２】

【従来の技術】デジタル処理回路は通常、信号の安定状
態を記憶するフリップフロップと、電気リードによりこ
れらのフリップフロップを接続し、これらの信号の論理
的組み合わせを実現する論理ゲートとで構成される。ク
ロックのエッジにより、これらの信号がフリップフロッ
プの出力として送信されるとともに、他のフリップフロ
ップの入力で受信される。１つのクロックのエッジで信
号がフリップフロップの出力として送信された後は、次
のクロックのエッジの前に、下流側の他のフリップフロ
ップの入力が安定状態に切り換えられることが必要であ
る。他のフリップフロップの入力への切り換えのタイミ
ングは、信号が論理ゲートを通って伝播する速度、なら
びに論理ゲート間及び論理ゲートをフリップフロップに
接続するリードによって異なる。この速度、従って切り
換えのタイミングは、各ゲートに固有の切り換え時間、
及び、抵抗、インダクタンス、キャパシタンス等、リー
ドのインピーダンス特性により異なる。クロックのエッ
ジの後の最も遅い切り換えタイミングがわかれば、回路
が許容できる最短のクロック周期を決定することが可能
である。クロック周期が不可欠であり、クロックのエッ
ジとフリップフロップの入力における切り換えのタイミ
ングとの間の時間がクロック周期より長い場合には、こ
の時間をクロック周期以内に減ずるよう、回路の構造を
変更することが必要である。

【０００３】たとえ信号が、ある記憶フリップフロップ
から別のフリップフロップに高速で流れ、結合したとし
ても、得られる値はできるだけ正確であることが好まし
い。誤差の主たる原因は、ノイズに対する回路素子の感
度である。回路のイミュニティを上げるため、あるいは
単にこのイミュニティを確保するためには、ノイズに対
する回路の感度を評価し、必要であれば回路を再調整す
ることが有利である。回路素子のイミュニティとは、こ
の素子の出力においてなんら電圧変動を生じさせない、
入力における安定状態からの電圧変動であると定義され
る。イミュニティは素子の物理的寸法に関わっている。
ノイズレベルは通常、二つの安定な状態間の電圧の差
に、素子の入力におけるリードの総キャパシタンスに対
するクロストークキャパシタンスの比を乗じることによ
り得られる。

【０００４】ある回路の素子の抵抗、インダンクタン
ス、及びキャパシタンスの値は、回路製造用マスクに含
まれているトポロジー要素を基にした接続リスト（ネッ
トリスト）から得られる。例えば、あるリードの抵抗は
その長さに比例し、その断面積に反比例する。リードの
インダクタンスは、通常、集積回路内では無視できる。
静電効果に対しては特別な注意が必要である。なぜな
ら、各リードについて、静電効果は、他のリードの表面
積に対するこのリードの表面積、これらの表面積間の距
離、及びこれら他のリード上の電荷の変動により異なる
からである。静電効果は、リードの抵抗と共に、このリ
ードの時定数を決定付ける要素となる。

【０００５】この時定数を簡単に決定する方法として、
通常、複数のリード間の全キャパシタンスの効果を、注
目リードと、固定電位のリード、すなわち電荷変動を受
けないリードとの間の単一のキャパシタンスの効果に帰
着させる。

【０００６】最近では、集積回路は、電荷変動を受ける
回路の注目リードへの静電効果が実質的に、注目リード
と、アース及び一つまたは複数の回路電源用リードで構
成された固定電位リードとの間のキャパシタンスにより
生じる静電効果となるように、厚さが十分に薄いリード
層、半リード層、絶縁層の重ね合せにより製造されてい
る。従って、これらキャパシタンスを、回路基板に対す
る等価キャパシタンスとするために、これらの並列注目
キャパシタンスを加えるだけで十分であった。他のリー
ドとの結合キャパシタンスを単に加えるだけでこのキャ
パシタンスの値を論ずることが可能であった。これらの
別のリードは、信号を伝播するために可変電位であり、
無視できるほどの量の結合キャパシタンスを有してい
た。近似で十分であった。

【０００７】固定電位に対するこのキャパシタンス及び
抵抗を知ることにより、各注目リードについて、キャパ
シタンスと抵抗の積の関数である時定数を簡単に決定す
ることが可能であった。従って、このリードの信号の一
つまたは複数の切り換えタイミングを簡単に推定するこ
とができた。

【０００８】

【発明が解決しようとする課題】集積回路を製造するた
めの多層付着技術の近年の進歩により、回路の表面に対
し垂直な方向のリード層の厚さを増すことが可能になる
とともに、これらのリードの断面積を小さくすることな
く、すなわちその電気抵抗を増すことなく、さらには電
気抵抗を減少させることにより、回路の表面積の面内の
リードの厚さを相関的に減少させることが可能になっ
た。これにより、単位面積あたりの素子の集積密度を飛
躍的に上げることが可能である。また、絶縁層の厚さが
増すことにより、各注目リードと固定電位リードの間の
結合キャパシタンスが顕著に減少する。固定電位リード
との結合キャパシタンスを考えた場合、可変電位リード
の間の結合キャパシタンスの効果はもはや無視できる量
ではなく、反対に、優勢な量になっている。前述の近似
ではもはや十分ではない。

【０００９】クロストークは、所与のリード内に、該リ
ードとの結合キャパシタンスを有する別のリード内の電
荷の変動に依存する電荷の変動を引き起こし、逆に、前
記別のリード内に、該リード内の電荷の変動に依存する
電荷の変動を引き起こす物理現象である。知られている
従来技術の近似では、各リードに固有の時定数の過大評
価または過小評価が生じる可能性がある。過大評価で
は、動作可能な回路が動作しないと結論付けられるおそ
れがある。過小評価では、回路の動作不良が検出されな
いおそれがある。クロストーク現象を決定する数学、物
理式を使用して解決することにより、各リードについて
の時定数を決定することは可能であろう。しかし、この
解決方法は、多数のリードを含む回路については使用で
きないことがわかっている。なぜなら、超大規模集積回
路内の起こり得る信号の変化の総数は、計数化は可能で
あるものの、ほぼ無限大になるからである。従って、切
り換えのタイミングをクロックサイクル内に収めるよう
に必要な切り換えのタイミングを決定する際に問題が生
じる。さらにクロストークは、他のリードにおける電荷
の変化に依存して、注目リードにノイズを生じさせる。
更に、ノイズに対する回路のイミュニティに対するクロ
ストークの影響を評価する必要性から、別の問題が生じ
る。

【００１０】

【課題を解決するための手段】上述の問題を解消するた
めに、本発明は、 − 回路の各リードについて、固定電位のアースに対す
る等価結合キャパシタンスの値が、当該リードと回路の
他のリードの実結合キャパシタンスの値の合計として生
成され、生成された値に重み付け係数が割り当てられる
第一ステップと、 − 前記第一ステップに続き、前記等価キャパシタンス
の関数として、各リードに切り換え時間間隔が生成され
る第二ステップと 含むことを特徴とする超大規模集積回路の性能を評価す
る方法を対象とする。

【００１１】本発明の第一の利点は、回路の構造を考慮
して有利にはパラメータ化が可能な重み付け係数を入力
することにより、簡単な解決方法が得られることであ
る。その場合、時定数は従来の方法で生成される。重み
付け係数は、統計的検討または種々の事前計算により予
め決められた一定の値をもつことができる。

【００１２】別の解決方法は、重み付け係数を変数値と
して定義することである。

【００１３】さらなる利点は、超大規模集積回路の性能
を評価する方法が、前記第一ステップに先立つ第三ステ
ップを含み、このステップにおいて、各係数（Ｋ_ｉｊ）
が、 − 注目リードとの実結合キャパシタンスを有する他の
リードの切り換え時間間隔が、該注目リードの切り換え
時間間隔と共通部分を有するとの情報が存在しない場
合、１の値に等しく、 − 該注目リードとの実結合キャパシタンスを有する他
のリードの切り換え時間間隔が、該注目リードの切り換
え時間間隔と共通部分を有するとの情報が存在し、か
つ、前記共通部分内の該注目リード及び他のリードに関
して同一の値で切り換えが行われるとの情報が存在しな
い場合、前記１の値よりも大きな値に等しく、 − 該注目リードとの実結合キャパシタンスを有する他
のリードの切り換え時間間隔が、該注目リードの切り換
え時間間隔と共通部分を有するとの情報が存在し、か
つ、前記共通部分内の二つのリードに関して同一の値で
切り換えが行われるとの情報が存在する場合、前記１の
値よりも小さな値に等しくなるように生成されることに
より得られる。

【００１４】これにより、回路の実際の挙動に近い挙動
の追加的な相互作用が得られ、この実際の挙動に関する
情報量が多ければ多いほど精度が高くなる。回路の実際
の挙動についての正確な情報が欠如していても第三ステ
ップの実施を除外しない。第二ステップを第三ステップ
に再ループすることにより、例えば、第三ステップで入
手できる情報量を多くすることが可能である。第三ステ
ップを種々に反復することにより、回路の実際の挙動に
最も近づくことが可能である。

【００１５】本発明は、超大規模集積回路を製造するた
めの性能評価方法の実施、及び性能評価方法の使用に特
に適する装置も対象とする。

【００１６】他の詳細は、図面を参照して例を以下に示
す本発明の好ましい実施形態についての説明により、よ
り良く理解されよう。

【００１７】

【発明の実施の形態】図１ａは、現在、通常に見られる
高集積回路の略断面図である。多結晶基板２２上の酸化
物層２１の内部に、ダイオード、抵抗、あるいはトラン
ジスタなどのマイクロ素子２８が作られる。層２１は、
リード部２３、２４が走る金属層２０で覆われる。層２
０は、金属層１８で被覆され、固定電位ＶｓｓまたはＶ
ｄｄとされた酸化物層１９で覆われる。上記層は重ね合
わせにより反復することができ、多層回路が得られる。
リード部２３は金属層１８との間の結合キャパシタンス
３０を有し、基板２２との間の結合キャパシタンス３２
を有する。区間リード２４は金属層１８との間の結合キ
ャパシタンス３１を有し、基板２２との間の結合キャパ
シタンス３３を有する。薄い層１９及び２１と比較する
と、リード２３、２４の高さは十分に低く、区間リード
２３、２４は十分に離れているので、結合キャパシタン
ス３０、３１、３２、３３を与える区間リード２３、２
４間の結合キャパシタンスは無視することができる。層
１８及び２２はそれぞれ固定電位、例えばＶｓｓ及びＶ
ｄｄにあるので、キャパシタンス３０、３２の合計は通
常、基板に対する等価キャパシタンスＣｓになる。

【００１８】図１ｂは、現在の多層堆積技術により実施
が可能な高集積回路の略断面図である。これらの技術に
より、層１８から２１をより厚くすることが可能であ
る。リード２５、２６、２７の区間の幅を小さくするこ
とにより、単位表面積あたりの電気リードの集積密度を
高くすることが可能である。リード間の間隔を狭くする
可能性により、この集積密度はさらに高くなる。リード
部２５、２６、２７の高さを大きくすることにより、そ
れらの電気抵抗を下げ、図１ａに示したリード２３、２
４内を流れる電流密度に少なくとも等しい電流密度が流
れるようにすることができる。酸化物層１９及び２１の
厚さを増すことにより、金属層１８との間のリードの結
合キャパシタンス３４、３５、３６の値、及び基板２２
との間のリードの結合キャパシタンス３９、４０の値が
低くなる。区間２５と２７、及び区間２５と２６のリー
ド間の結合キャパシタンス３７、３８の値はもはや無視
できない値であり、結合キャパシタンス３４、３５、３
６、３９、４０に対し大きな影響を与えることがある。

【００１９】図２では、リード１は論理信号を送信器５
から受信器４に送信するためのものである。同様に、リ
ード２及び３はそれぞれ論理信号を送信器６及び７か
ら、図示しない受信器に送信するためのものである。リ
ード１は、回路の基準固定電位Ｖｓｓ及びＶｄｄとの結
合キャパシタンスＣ_１ｓを有する。また、抵抗Ｒ_１のリ
ード１は、各々リード２及びリード３との結合キャパシ
タンスＣ_１２及びＣ_１３を有する。送信器５が、タイミ
ングｔ０で、タイミングｔ０より前の電位値とは異なる
新しい電位値に切り換わると、リード１は、リード１の
抵抗、及び回路の他の素子とリード１との各結合キャパ
シタンスの充電電流に依存する時定数で、新しい電位値
に到達する。

【００２０】図３は、図２の略図の電気状態に応じたリ
ード１の電位の種々の変化を明らかにする図である。

【００２１】図３ａ）は、送信器５が新しい電位値に切
り換えられるタイミングｔ０から、電圧しきい値に到達
することにより受信器４の切り換えが生じるタイミング
ｔａまでの、リード２及び３の電位値が一定である場合
を示す図である。リードは、並列に配置されたコンンデ
ンサＣ_１２、Ｃ_１３及びＣ_１ｓの和に等しいキャパシタ
ンスＣ_Ｔを有する。抵抗Ｒ_１は、その電位値がタイミン
グｔａに受信器４の切り換えしきい値に達する時の時定
数を規定する。

【００２２】図３ｂ）は、送信器５が新しい電位値に切
り換えられるタイミングｔ０から、電圧しきい値に到達
することにより受信器４の切り換えが生じるタイミング
ｔｂまでの間、リード２及び３の電位値がリード１の電
位値の値と同じように変化する場合を示す図である。こ
の極端な例は、例えば、リード２及び３が最初、同じ電
位値を有する時、及び送信器６及び７が送信器５と同じ
タイミングｔ０で切り換わる時に生じる。キャパシタン
スＣ_１２、Ｃ_１３の端子における電位差はどのタイミン
グにおいても０であり、従ってキャパシタンスがその負
荷を変化させることはない。これは、あたかもこれらの
キャパシタンスが存在していないかのような挙動を呈す
る。その時、リードはキャパシタンスＣ_１ｓに等しいキ
ャパシタンスＣ_Ｔを有する。抵抗Ｒ_１は、リード１の電
位値がタイミングｔｂにおいて受信器４の切り換えしき
い値に達するような時定数を規定する。タイミングｔｂ
は上の場合のタイミングｔａよりも時間的に前になる。
なぜならリード１の見かけキャパシタンスＣ_Ｔが少ない
からである。図３ｂ）は、送信器５の切り換え後、最小
の遅れｔｂ−ｔ０で受信器４が切り換わる場合を示す図
である。なぜなら、キャパシタンスＣ_１ｓのみが時定数
に作用するからである。

【００２３】図３ｃ）は、送信器５が新しい電位値に切
り換えられるタイミングｔ０から、電圧しきい値に到達
することにより受信器４の切り換えが生じるタイミング
ｔｃまでの間、リード２及び３の電位値がリード１の電
位値の値とは逆に変化する場合を示す図である。この極
端な例は、例えば、リード２及び３が最初、逆の電位値
を有する時、及び送信器６及び７が送信器５と同じタイ
ミングｔ０で切り換わる時に生じる。これは、あたかも
キャパシタンスＣ_１２、Ｃ_１３がそれらの実際値の二倍
の値を有するかのような挙動を呈する。その時、リード
はキャパシタンスＣ_１ｓに等しいキャパシタンスＣ_Ｔを
有し、これにキャパシタンスＣ_１２、Ｃ _１３の合計の二
倍の値が加えられる。抵抗Ｒ_１は、リード１の電位値が
タイミングｔｃにおいて受信器４の切り換えしきい値に
達するような時定数を規定する。タイミングｔｃは第一
の場合のタイミングｔａよりも時間的に後になる。なぜ
ならリード１の見かけキャパシタンスＣ_Ｔが多いからで
ある。図３ｃ）は、送信器５の切り換え後、最大の遅れ
ｔｃ−ｔ０で受信器４が切り換わる場合を示す図であ
る。なぜなら、リード間のキャパシタンスのみが、自定
数に対し、それらの値のほぼ二倍の影響を与えるからで
ある。

【００２４】図３ｂ）及び図３ｃ）に示す極端な例に
は、電圧しきい値に到達することにより受信器４の切り
換えが生じるタイミングが間隔（［ｔｂ、ｔｃ］内にあ
る無数の例が存在し得る。例えば送信器５の切り換え時
に送信器６が切り換わらず送信７が反対方向に切り換わ
る場合、Ｃ_Ｔ＝Ｃ_１ｓ＋Ｃ_１２＋２＊Ｃ_１３である。

【００２５】他方、結合キャパシタンスの影響がない場
合と二倍の影響を有する場合との間の、他方のリードが
一定の電圧値にある場合には、結合キャパシタンスは、
その実際の値の影響を有することに特に留意されたい。
二つのリードの電圧が同じ方向に変化する場合、結合キ
ャパシタンスの影響は、実際の値よりも小さい。二つの
リードの電圧が反対方向に変化する場合、結合キャパシ
タンスの影響は、その実際の値よりも大きい。

【００２６】図４は、集積回路の内部の入力レジスタ
８、９、１０からの信号の論理組み合わせを行う基本回
路の例を示す図であり、その結果はレジスタ１７で得ら
れる。説明を簡単にするため、ここではレジスタは、一
つまたは複数のフリップフロップから成るあらゆる構成
を意味するものとする。ノード１１から１６は、各ノー
ド上の入力信号から生じるバイナリ信号をそのノード出
力で得るために、トランジスタで構成される。ノード１
１はレジスタ１０からの信号を入力で受信する。ノード
１２はレジスタ９からの信号を入力で受信する。ノード
１３はレジスタ８からの信号及びレジスタ９からの信号
を入力で受信する。ノード１４はノード１３の出力から
の信号を入力で受信する。ノード１５はノード１１の出
力からの信号及びノード１２の出力からの信号を入力で
受信する。ノード１６はノード１４の出力からの信号及
びノード１５の出力からの信号を入力で受信する。ノー
ド１６の出力信号はレジスタ１７の入力で受信される。

【００２７】図５は、図４の各要素１１から１７につい
て、これらの要素のそれぞれの入力における、図３を参
照して上で規定したような切り換えのしきい値の通過の
タイミングを示す、横軸に時間を取ったタイミングチャ
ートである。

【００２８】第一の線ＣＬＫは、例えばタイミングｔ_ｆ
における立ち下がりがレジスタ８から１０の出力におけ
るバイナリ信号の送信を決定するクロックの論理状態を
示す。

【００２９】線Ｎ１１上では、レジスタ１０から送信さ
れた信号は、タイミングｔ_１１においてノード１１の入
力で切り換えを発生させることができる。遅延ｔ_１１−
ｔ_ｆは、図２及び図３を参照して上で説明したような、
レジスタ１０の出力をノード１１の入力に接続するリー
ドの結合キャパシタンスにより生じる。

【００３０】線Ｎ１２上では、レジスタ９から送信され
た信号は、タイミングｔ_１２においてノード１２の入力
で切り換えを発生させることができる。遅延ｔ_１２−ｔ
_ｆは、図２及び図３を参照して上で説明したような、レ
ジスタ９の出力をノード１２の入力に接続するリードの
結合キャパシタンスにより生じるものである。

【００３１】線Ｎ１３上では、レジスタ８から送信され
た信号は、タイミングｔ_１３ｄにおいてノード１３の入
力で切り換えを発生させることができる。遅延ｔ_１３ｄ
−ｔ _ｆは、図２及び図３を参照して上で説明したよう
な、レジスタ８の出力をノード１３の入力に接続するリ
ードの結合キャパシタンスにより生じるものである。レ
ジスタ９から発信された信号は、タイミングｔ_１３ｆに
おいてノード１３の入力で切り換えを発生させることが
できる。遅延ｔ_１３ｆ−ｔ_ｆは、レジスタ９の出力をノ
ード１３の入力に接続するリードの結合キャパシタンス
により生じる。タイミングｔ_１３ｄとｔ_１３ｆとの間で
は、ノード１３の切り換えは不確定である。この不確定
性を細かな垂直ハッチングで示してある。

【００３２】線Ｎ１４上では、ｔ_１４ｄからｔ_１４ｆま
で、ノード１３の不確定性はノード１４の入力に運ばれ
る。遅延ｔ_１４ｄ−ｔ_１３ｄは、ノード１３の出力をノ
ード１４の入力に接続するリードの結合キャパシタン
ス、及びノード１３の固有切り換え時間により生じる。

【００３３】線Ｎ１５上では、ノード１１からから送信
された信号は、タイミングｔ_１５ｄにおいてノード１５
の入力で切り換えを発生させることができる。遅延ｔ
_１５ｄ−ｔ_１１は、ノード１１の出力をノード１５の入
力に接続するリードの結合キャパシタンス、及びノード
１１の固有切り換え時間により生じる。ノード１２から
から送信された信号は、タイミングｔ_１５ｆにおいてノ
ード１５の入力で切り換えを発生させることができる。
遅延ｔ_１５ｆ−ｔ_１２は、ノード１２の出力をノード１
５の入力に接続するリードの結合キャパシタンス、及び
ノード１２の固有切り換え時間により生じる。タイミン
グｔ_１５ｄとｔ_１５ｆとの間では、ノード１５の切り換
えは不確定である。この不確定性を細かな垂直ハッチン
グで示してある。

【００３４】線Ｎ１６上では、ｔ_１６ｄからｔ_１６ｆま
で、ノード１４の切り換えの不確定性、及びノード１５
の切り換えの不確定性は、ノード１６の入力に運ばれ
る。遅延ｔ_１６ｄ−ｔ_１４ｄは、ノード１４の出力をノ
ード１６の入力に接続するリードの結合キャパシタン
ス、及びノード１４の固有切り換え時間により生じる。
遅延ｔ_１６ｆ−ｔ_１５ｆは、ノード１５の出力をノード
１６の入力に接続するリードの結合キャパシタンス、及
びノード１５の固有切り換え時間により生じる。

【００３５】線Ｎ１７上では、ｔ_１７ｄからｔ_１７ｆま
で、ノード１６の切り換えの不確定性はレジスタ１７の
入力に運ばれる。遅延ｔ_１７ｄ−ｔ_１７ｆは、ノード１
６の出力をレジスタ１７の入力に接続するリードの結合
キャパシタンス、及びノード１６の固有切り換え時間に
より生じる。

【００３６】上の説明は、タイミングチャートの右側に
示されるクロック信号ＣＬＫの各立ち下がりに当てはま
る。

【００３７】図６は、電気回路の素子の切り換えのタイ
ミングを得るための方法を示す図である。

【００３８】ステップＥ０では、例えば、製造される回
路の忠実な像を構成する製造マスクから、回路の物理的
パラメータが抽出される。これらの物理的パラメータは
ネットリストにリストされる。回路の各電気リードＬ_ｉ
について、その抵抗Ｒ_ｉの値、ならびに、固定電位Ｖｓ
ｓのアースが一部を構成する他のリードＬ_ｊ及び固定電
位Ｖｄｄの電源供給リードとの実結合キャパシタンスＣ
_ｉｊの値を含むネットリストが既に存在する場合には、
マスクからの抽出は必要ではない。

【００３９】ステップＥ１では、回路の各リードＬ_ｉに
ついて、固定電位アースに対する等価結合キャパシタン
スＣ_Ｔｉの値が生成される。例えばコンピュータなどの
装置が回路のリードＬ_ｊと、リードＬ_ｉとの実結合キャ
パシタンスＣ_ｉｊの値の合計を計算する。各キャパシタ
ンスＣ_ｉｊには重み付け係数Ｋ_ｉｊが付加される。

【００４０】ステップＥ２がステップＥ１に続く。例え
ばステップＥ１で使用したコンピュータなどの装置は、
各リードＬ_ｉで切り換え時間間隔［ｔ_ｉｄ、ｔ_ｉｆ］を
生成する。生成された切り換え時間間隔［ｔ_ｉｄ、ｔ
_ｉｆ］は、例えば単なる結果の編集のような後処理のた
めに、データ構造内に格納される。装置は、切り換え時
間間隔を生成するために、ステップＥ１で生成した等価
キャパシタンスＣ_Ｔｉの関数である、リードＬ_ｉに固有
の時定数τ_ｉを計算する。知られている簡単な関数はτ
_ｉ＝Ｒ_ｉ×Ｃ_ｔｉである。切り換えのタイミングｔ_ｉｄ
は、時定数τ_ｉ、及びリードの上流側に位置する送信器
の出力における最初の送信の瞬間に基いて計算される。
切り換えのタイミングｔ_ｉｆは、時定数τ_ｉ、及びリー
ドの上流側に位置する送信器の出力における最後の送信
に基いて計算される。これらの最初及び最後の送信のタ
イミングがまだ上記のデータ構造内にない場合には、装
置はまず、送信器の上流側に位置するリードの切り換え
のタイミングに応じて、これらのタイミングを生成し、
以下、必要であれば、信号変化の源であるフリップフロ
ップに遡るまで同様のことを行う。各々の最初の送信は
クロックのエッジのタイミングｔ_ｆで行われる。厳密な
計算により得られるｔ_ｉｄ及びｔ_ｉｆの値は現実に必ず
しも厳密に対応しておらず、従って、計算値を若干下回
るｔ_ｉｄの値、及び計算値を若干上回るｔ_ｉｆの値を保
持して、間隔［ｔ_ｉｄ、ｔ_ｉｆ］を許容誤差範囲に含め
ることができる。

【００４１】回路の挙動に重み付け係数Ｋ_ｉｊをよりよ
く適合させるために、重み付け係数を生成するためのス
テップＥ３をステップＥ１の前に行う。数値処理手段を
具備する装置は、自身の手持ちのデータ構造内で各リー
ドＬ_ｉを走査する。次に装置は、データ構造内で、注目
リードＬ_ｉとの実結合キャパシタンスＣ_ｉｊを有する各
リードＬ_ｊを走査する。装置は、リードＬ_ｉ、Ｌ_ｊの各
対について、リードＬ _ｉの切り換え時間間隔［ｔ_ｉｄ、
ｔ_ｉｆ］が存在するか、また、共通部分を有するリード
Ｌ_ｊの切り換え時間間隔［ｔ_ｊｄ、ｔ_ｊｆ］が存在する
かどうかを検索する。

【００４２】装置は、共通部分の有無についての情報を
検出しなかった場合には、重み付け係数Ｋ_ｉｊに１の値
を付与する。この場合、リードＬ_ｊが、リードＬ_ｉの切
り換えの間、固定電位リード以外のリードとしての挙動
を示すという情報は存在しない。これは、固定電位Ｖｓ
ｓまたはＶｄｄのリードに、常にあてはまる。

【００４３】装置は、共通部分の有無についての情報を
検出した場合には、この共通部分内のリードＬ_ｉ及びＬ
_ｊについて、切り換えが同一の値に関して行われるかど
うかを検索する。たとえば、リードＬ_ｉ及びＬ_ｊが同じ
信号を運ぶ時には、この第二レベルの情報が利用可能で
ある。

【００４４】この第二レベルの情報が存在しない場合、
装置は、重み付け係数Ｋ_ｉｊに１より大きい値を付与す
る。この場合、リードＬ_ｊの負荷の変化がリードＬ_ｉの
負荷の変化に一致するとの情報は存在しない。しかし、
性能評価においては、最も不利な場合を想定することが
好ましい。図３を参照して示した教示を考慮すれば、係
数Ｋ_ｉｊの値についての簡単な選択は二倍の値である。

【００４５】この第二レベルの情報が存在する場合、装
置は、重み付け係数Ｋ_ｉｊに１より小さい値を付与す
る。実際、この場合、リードＬ_ｊの負荷の変化がリード
Ｌ_ｉの負荷の変化に一致しないばかりでなくそれに寄与
していないとの情報が存在する。しかし、性能評価にお
いては、この性能を不当に過小評価しないために好都合
な場合を想定することが好ましい。図３を参照して示し
た教示を考慮すれば、係数Ｋ_ｉｊの値についての簡単な
選択は０の値である。

【００４６】ステップＥ３は、切り換え時間間隔に有す
る情報量が多いほど、有効になる。ステップＥ２は、ス
テップＥ３において使用することが有利な切り換え時間
間隔を生成する。記載した方法の改良は、ステップＥ２
の出力をステップＥ３の入力にループさせることであ
る。このように、ステップＥ１からＥ３により構成され
るループから抜け出すことができるように、ステップＥ
２とステップＥ３との間にステップＥ４を挿入する。

【００４７】ステップＥ４は最終テストであり、ループ
中断の場合、これによりステップＥ’４に進み、ステッ
プＥ２で生成された切り換え時間間隔を編集する。ステ
ップＥ４では種々のテストを行うことができる。例え
ば、ステップＥ４を通過する毎にカウンタを増分し、こ
のカウンタの内容が、所定のしきい値を超えた時に終了
信号を発生させることができる。また、一つまたは複数
の切り換えタイミングを比較すること、例えばクロック
のエッジの後に、ステップＥ３への分岐の前に発生した
直前の信号を、ステップＥ２の出力で発生した信号と比
較し、二つのタイミングが所定量以上に異ならない場合
に信号を発生させることもできる。本発明の範囲から逸
脱することなく、想定し得るあらゆるテストが可能であ
る。

【００４８】各ステップＥ３、Ｅ１、Ｅ２において、回
路の全てのリードを系統的に走査した後に、ステップＥ
３からＥ２への連結が行われるようにすることができ
る。また、所与のリードとの結合キャパシタンスを有す
るリードを走査した後に、ステップＥ３からＥ２への連
結が行われるようにすることもできる。その場合、ステ
ップＥ４による再ループは、回路の全てのリードを走査
するまでステップバイステップで行われる。

【００４９】次に、図６を参照して記載したプロセス
が、図４を参照して記載した種類の回路でどのように動
作するかを述べる。

【００５０】ステップＥ０では、記号ｉ及びｊが、１か
ら回路のリードの合計数、図４で説明した例では１０、
まで変化する、各リードＬ_ｉ、Ｌ_ｊは、その物理的特徴
と共にデータ構造内にリストされる。

【００５１】ステップＥ０からステップＥ３への移行時
には、予め知られている切り換え時間間隔は存在しな
い。従ってステップＥ３では、重み付け係数は全て１に
初期化されている。

【００５２】次にステップＥ１では、所与のリードＬ_ｉ
が切り換わる時には、隣接する別のリードＬ_ｊは切り換
わらないとの仮定に基づく第一近似により、各リードの
結合キャパシタンスが計算される。図２及び図３を参照
して説明したように、基板に対する合計結合キャパシタ
ンスＣ_Ｔｉは基板との実結合キャパシタンスＣ_ｓｉと、
リードＬ_ｉとｎ個の隣接するリードＬ_ｊとの結合キャパ
シタンスＣ_ｉｊの和に等しい。 Ｃ_Ｔｉ＝Ｃ_Ｓｉ＋ΣＣ_ｉｊ（ｊ≠ｉ、ｊは１からｎ
ｎ≦１０） ステップＥ２では、ステップＥ１で計算されたキャパシ
タンスＣ_Ｔｉから、図３の説明によるモデルに基いて、
分析された回路の各ノードについて、クロックのエッジ
の所与のタイミングｔ_ｆに続くタイミング及び切り換え
時間間隔が計算される。このようにして、図５の結果と
同様の結果が得られる。

【００５３】ステップＥ４は、プロセスを重み付け係数
が計算されるステップＥ３に再度分岐する。

【００５４】ステップＥ３とＥ１を組み合わせることに
より、ステップＥ２の上記結果を使用して二つのノード
を結合する各リードについて、キャパシタンスＣ_Ｔｉが
再度生成される。図５の場合を例として取り上げる。

【００５５】リードＬ１のキャパシタンスＣ_Ｔ１を再計
算するために、リードＬ１が結合キャパシタンスＣ_１ｊ
を有する全てのリードＬ_ｊを考慮する。リードＬ１への
信号の送信間隔［ｔ_１１−ｔ_ｆ］内で、符号が未知の信
号がリードＬ２、Ｌ１０、及びＬ３に送られる。リード
Ｌ４からＬ９には信号は送られない。最大結合キャパシ
タンスＣ_Ｔ１は以下の式により与えられる。 Ｃ_Ｔ１＝Ｃ_Ｓ１＋２（Ｃ_１２＋Ｃ_１３＋Ｃ_１１０） リードＬ２のキャパシタンスＣ_Ｔ２を再計算するため
に、リードＬ２が結合キャパシタンスＣ_２ｊを有する全
てのリードＬ_ｊを考慮する。リードＬ２への信号の送信
間隔［ｔ_１２−ｔ_ｆ］内で、同一符号の信号がリードＬ
１０に送られ、符号が未知の信号がリードＬ１、Ｌ３、
Ｌ４及びＬ９に送られる。リードＬ５からＬ８には信号
は送られない。最大結合キャパシタンスＣ_Ｔ２は以下の
式により与えられる。 Ｃ_Ｔ２＝Ｃ_Ｓ２＋Ｃ_２１０＋２（Ｃ_２１＋Ｃ_２３＋Ｃ
_２４＋Ｃ_２９） リードＬ３のキャパシタンスＣ_Ｔ３を再計算するために
は、リードＬ３が結合キャパシタンスＣ_３ｊを有する全
てのリードＬ_ｊを考慮する。リードＬ３への信号の送信
間隔［ｔ_１３ｄ−ｔ_ｆ］内で、符号が未知の信号がリー
ドＬ１、Ｌ２、Ｌ１０及びＬ９に送られる。リードＬ４
からＬ８には信号は送られない。最大結合キャパシタン
スＣ_Ｔ３は以下の式により与えられる。 Ｃ_Ｔ３＝Ｃ_Ｓ３＋２（Ｃ_３１０＋Ｃ_３２＋Ｃ_３１＋Ｃ
_３９） 以下、リードＬ７まで同様である。

【００５６】図７は、ノード４４の種々の耐ノイズ性を
示す図である。ノード４４は、リードＬ_ｅの電圧を受け
ている入力ｅでは受信器として振る舞う。この電圧は、
ノード４１により送信され、場合によっては他のノード
４２、４３に送信される信号から生じる。この電圧は、
リードＬ_ｅを介して送られるノイズからも生じる。リー
ドに送られるノイズは、電源電圧の変動、クロストーク
など様々な発生源から生じる。ノード４４は、入力で電
圧を受けると、リードＬ_ｓを介して出力ｓにおいて送信
器として振る舞う。入力で受信されるノイズ４５は該ノ
イズから生じるノード４４の出力における電圧変動４６
が０の場合、完全にろ波されている。ノード４４の出力
においてノイズから生じる出力における電圧変動４７
が、該ノイズ４５の電圧変動よりも小さい場合、入力で
受信されるノイズ４５は減衰されている。出力における
電圧変動４８がノイズ４５の電圧変動よりも大きい場
合、ノイズ４５は増幅されている。これらの説明は回路
のあらゆる受信器４２、４３に当てはまる。ノード４１
は、ノード４１から４３の上流側送信器となる。

【００５７】図８は、この例ではインバータから成るノ
ード４４について、横軸に取った入力電圧ｅの関数とし
て、上に向かう縦軸で示した、出力電圧ｓの変化の可能
な種々の曲線４９、５０、５１を簡略的に示す図であ
る。各曲線４９、５０、５１の垂直部分はそれぞれ、そ
れを超えると出力電圧ｓが電圧Ｖｄｄから電圧Ｖｓｓに
切り換わる切り換え電圧しきい値Ｖｓ１、Ｖｓ２、Ｖｓ
３を規定する。ノード４４のイミュニティは、それを超
えると、出力ｓがノードの特性曲線上で安定状態の電圧
から離れる電圧値Ｉｍ１、Ｉｍ２、Ｉｍ３である。

【００５８】下に向かう縦軸には、入力ｅにおける種々
のノイズ電圧５２、５３、５４を時間ｔを軸として示し
た。ノードの特性曲線が曲線４９である場合、電圧値Ｉ
ｍ１より低いノイズ電圧５２のレベルにより、出力ｓは
安定状態のままであることがわかる。ノイズは完全にろ
波され、反対に、電圧値Ｉｍ１より高いノイズ電圧５３
のレベルにより、出力ｓはその安定状態から若干離れ
る。ノイズは減衰される。電圧値Ｖ_ｓ１より高いノイズ
電圧５４のレベルにより、電位Ｖｓｓ上で出力の切り換
えが生じる。ノイズは増幅される。ノード４４の特性曲
線が曲線５０になるようにノードを寸法調節することに
より、ノイズレベル５３は完全にろ波されるが、ノイズ
レベル５４は減衰されるだけである。ノード４４の特性
曲線が曲線５１になるようにノードを寸法調節すること
により、三つのノイズレベルは完全にろ波される。しか
しながら、ノード４４を寸法調節する際には、電圧しき
い値Ｖｓ３を高くし過ぎることにより、ノード４４にお
ける真の信号への切り換え時の感度を失わせることのな
いようにすることが望ましい。他の解決方法としては、
上流側送信ノード４１の出力を上げるか、リードＬ_ｅの
抵抗を下げるか、あるいはこのノイズの発生源を取り出
すことにより、ノイズレベルを下げることである。

【００５９】リードＬ_ｅの、外部を源とするノイズの発
生を防止する能力は関数ｆ（Ｐａｍ、ＲＬ）であり、こ
こでＰａｍは上流側ノード４１の送信出力であり、ＲＬ
はリードＬｅの抵抗である。上流側送信ノードの出力Ｐ
ａｍが大きくなり、リードの抵抗ＲＬが低くなればなる
ほど、上流側ノードは、リード内で外部を源とするノイ
ズにより生じる負荷をキャンセルするための電流を発生
する能力が向上する。

【００６０】以下に説明するクロストークを原因とする
ノイズＢｕは以下の式により計算される。

【００６１】Ｂｕ＝Ｖｄｄ（Ｃ_Ｄ／Ｃ_Ｔ） ここで、Ｃ_Ｄはクロストークキャパシタンスであり、Ｃ
_Ｔはリードの全キャパシタンスである。

【００６２】所与のタイムスロット内において、結合キ
ャパシタンスが存在する限り、クロストークキャパシタ
ンスＣ_Ｄは、切り換え中のリードＬ_ｊとリードＬ_ｅとの
結合キャパシタンスＣ_ｅｊの合計である。全キャパシタ
ンスＣ_Ｔは、結合キャパシタンスが存在する限り、回路
の全リードＬ_ｉとリードＬ_ｅとの結合キャパシタンスＣ
_ｅｉの合計である。

【００６３】受信ノード４４は、そのイミュニティＩｍ
が不等式 Ｉｍ＞Ｂｕ／ｆ（Ｐａｍ，ＲＬ） を満たす場合には、ノイズに耐えることができる。

【００６４】図９は、イミュニティがクロストークノイ
ズに耐えることを可能にしない電気回路の切り換えノー
ドを決定するためのプロセスを示す図である。

【００６５】このプロセスは、ネットリスト内で回路の
第一リードＬ_ｅが走査されるステップＥ５で初期化され
る。

【００６６】ステップＥ６では、クロックサイクル内
で、リードＬ_ｅとの結合キャパシタンスＣ_ｅｉを有す
る、より多くのリードＬ_ｉが切り換わるタイムスロット
が検索される。タイムスロットの幅はリードＬ_ｅの能力
ｆ（Ｐａｍ、ＲＬ）に反比例し、従って、上流側送信器
は、リードＬ_ｉの切り換えにより生じる負荷をキャンセ
ルする時間を持つ。リードの数は、タイムスロット内に
切り換えのタイミングを有するリードＬ_ｉを計数するこ
とにより決定される。これらの切り換えのタイミングは
例えばステップＥ２で生成されるタイミングである。

【００６７】ステップＥ７では、リードＬ_ｅのクロスト
ークキャパシタンスＣ_Ｄｅが、ステップＥ６において決
定されるタイムスロット内で切り換わるリードＬ_ｉの結
合キャパシタンスＣ_ｅｉの合計として計算される。リー
ドＬ_ｅの総キャパシタンスＣ _Ｔｅは、注目リードＬ_ｅと
の結合キャパシタンスを有する全てのリードＬ_ｋの結合
キャパシタンスＣ_ｅｋの合計として定義される。リード
Ｌ_ｅへのノイズＢｕは、回路の電源電圧Ｖｄｄと、注目
リードＬ_ｅの総キャパシタンスＣ_Ｔｅに対するクロスト
ークキャパシタンスＣ_Ｄｅの比との積から測定される。

【００６８】ステップＥ８は、ステップＥ６の前、ステ
ップＥ７の後、あるいはステップＥ６及びＥ７と並行し
て実行することができる。ネットリストは、各リードＬ
_ｅについて、このリードに接続された一つまたは複数の
受信ノード４２、４３、４４のリストを含み、各受信器
についてそのイミュニティＩｍの値が付されている。最
も小さいイミュニティＩｍの値を有する受信ノードが保
持される。

【００６９】ステップＥ９では、ステップＥ８で保持さ
れているイミュニティの値が、注目リードＬ_ｅの関数ｆ
（Ｐａｍ、ＲＬ）に対するノイズＢｕの比と比較され
る。イミュニティＩｍの方が比Ｂｕ／ｆ（Ｐａｍ、Ｒ
Ｌ）より大きい場合、ノイズＢｕは完全にろ波される。
反対の場合、ステップＥ８で保持されている切り換えノ
ードは、クロストークノイズに耐えることが不可能なイ
ミュニティを有する。その場合、このノードの記述がデ
ータ構造内に保存される。

【００７０】ステップＥ１０では、注目リードＬ_ｅがネ
ットリストの最後のリードである場合には、プロセスは
ステップＥ１２で終了する。そうでない場合には、プロ
セスは、ネットリストの次のリードを考慮するステップ
Ｅ１１に続く。ステップＥ１１はステップＥ６からＥ１
０に再ループする。

【００７１】ステップＥ１２では、イミュニティがクロ
ストークノイズに耐えることが不可能なノードを含むデ
ータ構造が編集される。データ構造が空であることは、
回路の全てのノードが、クロストークノイズに耐えるこ
とが可能なイミュニティを有することを意味する。

【００７２】図１０は、高速の大規模集積回路を製造す
るプロセスに本発明を用いる場合を示す図である。通
常、集積回路はマスク５５を使用して半リード材料内に
エッチングされる。従ってマスク５５は、回路の物理的
構造の忠実な像を表わす。抽出段階５６により、マスク
からネットリスト５７を得ることが可能であり、このリ
ストは、情報処理データ構造の形態の、回路の全てのリ
ード及びこれらのリードが相互に接続されるノードのリ
ストを含む。本リストはこれらのリード及びノードの物
理的特徴も含む。これらの物理的特徴により、例えば、
各リードの抵抗ＲＬ及び結合キャパシタンス、切り換え
のしきい値、各ノードのイミュニティ及び送信出力を決
定することが可能である。

【００７３】有利には、性能を評価する段階５８は、ネ
ットリスト５７を用いることにより、ステップＥ０から
Ｅ’４を使用する。ステップＥ’４で編集された切り換
え時間間隔のいずれもがクロックサイクルを超えない場
合には、回路は、速度の点で設定した目標に到達してい
ることは確かである。そうでない場合には、ステップ
Ｅ’４の結果を使用して、段階６０で再度回路の寸法調
節を行う。

【００７４】有利には、イミュニティを評価する段階５
９は、ネットリスト５７を用いるこちにより、ステップ
Ｅ５からＥ１２を使用する。イミュニティの評価とは、
イミュニティが低すぎてクロストークノイズに耐えるこ
とができない回路の一つまたは複数のノードを決定する
ことである。これらのノードの各々には、その入力に対
し上流側に置かれたリードが割り当てられる。ステップ
Ｅ１２で編集されたノードのいずれもが、クロストーク
ノイズに耐えることができないノードを含まない場合、
回路がクロストークノイズを伝播しないことは確かであ
る。そうでない場合には、ステップＥ１２の結果を使用
して、段階６０で再度回路の寸法調節を行う。段階５８
を段階５９の前に行うことが可能であり、その結果、ス
テップＥ２で発生した切り換えのタイミングを利用する
ことができる。

【００７５】段階５８及び／または５９において、回路
の動作速度あるいはクロストークノイズを伝播しない能
力について十分な結果が得られない場合には、寸法調節
段階６０により以下の補正が実行される。リードまたは
ノードなど問題の各構成要素について、以下のアクショ
ンのうちの一つまたはいくつかが提案される。

【００７６】第一のアクションは、抵抗を低くするよう
にリードを寸法調節することである。これは二つの利点
を有する。第一の利点はその時定数が短くなることであ
る。第二の利点は、万一クロストークノイズがあった場
合、それにより生じる寄生負荷をなくすための電流を供
給する性能を向上させることができることである。

【００７７】第二のアクションは、回路内の他のリード
との結合キャパシタンスを下げるように回路の設計を変
更することである。これは二つの利点を有する。第一の
利点はその時定数が短くなることである。第二の利点
は、クロストークを源とするノイズの原因が抑制される
ことである。

【００７８】第三のアクションは、リードの下流側に接
続された受信ノードを、そのイミュニティＩｍを増加さ
せるように寸法調節することである。

【００７９】第四のアクションは、リードの上流側に接
続された送信ノードを、その出力を増加させるように寸
法調節することである。

【００８０】段階６０に続く段階６１は、段階６０で行
ったあらゆる寸法調節を含む新しいマスク５５を生成す
る。このようにして生成された新たなマスク上で段階５
６から６１の全体または一部を、段階６０が不用になる
まで反復することが可能である。段階６１で生成される
最終のマスクにより、高速大規模集積回路を実現するこ
とが可能である。

【図面の簡単な説明】

【図１ａ】現在、通常に見られる大規模集積回路の略断
面図である。

【図１ｂ】現在の多層堆積技術により実施が可能な大規
模集積回路の略断面図である。

【図２】結合キャパシタンスを有する電気リードの例で
ある。

【図３】図２の電気状態に応じたリードの電位の種々の
変化を示す図である。

【図４】集積回路の内部の回路素子の例を示す図であ
る。

【図５】切り換えのしきい値の通過のタイミングを示す
ためのタイミングチャートである。

【図６】電気回路の素子の切り換えのタイミングを得る
ためのプロセスを示す図である。

【図７】回路のノードによるノイズのろ波についてのい
くつかの結果を示す図である。

【図８】回路のノードのイミュニティを示す図である。

【図９】イミュニティがクロストークノイズに耐えるこ
とを可能にしない電気回路の切り換えノードを決定する
ためのプロセスを示す図である。

【図１０】高速大規模集積回路を製造するプロセスにお
ける本発明の実施を示す図である。

【符号の説明】

１、２、３ リード ４ 受信器 ５、６、７ 送信器 ８、９、１０ 入力レジスタ １１〜１６ ノード １７ レジスタ １８ 金属層 １９、２１ 酸化物層 ２０ 金属層 ２２ 多結晶基板 ２３、２４ リード ２５、２６、２７ リード ２８ マイクロ素子 ３０、３１、３２、３３、３４、３５、３６、３７、３
８、３９、４０ 結合キャパシタンス ４１、４２、４３、４４ ノード ４５ ノイズ ４６、４７、４８ 電圧変動 ４９、５０、５１ 出力電圧の変化の可能な種々の曲線 ５２、５３、５４ ノイズ電圧 Ｃ_１ｓ、Ｃ_１２、Ｃ_１３ 結合キャパシタンス ＣＬＫ クロック Ｉｍ１、Ｉｍ２、Ｉｍ３ イミュニティ ｓ 出力電圧 ｔ、ｔ０、ｔａ、ｔｂ、ｔｃ タイミング Ｖｄｄ、Ｖｓｓ、Ｖｓ１、Ｖｓ２、Ｖｓ３ 電圧

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 H01L 21/66 G06F 17/50

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 超大規模集積回路の性能を評価する方法
   であって、該回路の各リード（Ｌ_ｉ）について、固定電
   位のアースに対する等価結合キャパシタンス（Ｃ_Ｔｉ）
   の値が、当該リード（Ｌ_ｉ）と該回路のリード（Ｌ_ｊ）
   との実結合キャパシタンス（Ｃ_ｉｊ）の値の合計として
   生成され、生成された各値に重み付け係数（Ｋ_ｉｊ）が
   割り当てられる第一ステップ（Ｅ１）と、 前記第一ステップ（Ｅ１）に続き、前記等価キャパシタ
   ンス（Ｃ_Ｔｉ）の関数として、各リード（Ｌ_ｉ）に切り
   換え時間間隔（［ｔ_ｉｄ、ｔ_ｉｆ］）が生成される第二
   ステップ（Ｅ２）と含むことを特徴とする超大規模集積
   回路の性能を評価する方法。
2. 【請求項２】 前記第一ステップ（Ｅ１）に先行する第
   三ステップ（Ｅ３）を含み、このステップにおいて、各
   係数（Ｋ_ｉｊ）が、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有する各リード（Ｌ_ｊ）の切り換え時間間隔
   （［ｔ_ｊｄ、ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え
   時間間隔［ｔ_ｉｄ、ｔ_ｉｆ］と共通部分を有するとの情
   報が存在しない場合、１の値に等しく、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有する各リード（Ｌ_ｊ）の切り換え時間間隔
   （［ｔ_ｊｄ、ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え
   時間間隔［ｔ_ｉｄ、ｔ_ｉｆ］と共通部分を有するとの情
   報が存在し、且つ、前記共通部分内のリード（Ｌ_ｉ）及
   び（Ｌ_ｊ）に関して同一の値で切り換えが行われるとの
   情報が存在しない場合、前記１の値よりも大きな値に等
   しく、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有する各リード（Ｌ_ｊ）の切り換え時間間隔
   （［ｔ_ｊｄ、ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え
   時間間隔（［ｔ_ｉｄ、ｔ_ｉｆ］）と共通部分を有すると
   の情報が存在し、かつ、前記共通部分内のリード
   （Ｌ_ｉ）及び（Ｌ_ｊ）に関して同一の値で切り換えが行
   われるとの情報が存在する場合は、前記１の値よりも小
   さな値に等しくなるように生成されることを特徴とする
   請求項１に記載の超大規模集積回路の性能を評価する方
   法。
3. 【請求項３】 前記大きな値が２に等しく、前記小さな
   値が０に等しいことを特徴とする請求項２に記載の超大
   規模集積回路の性能を評価する方法。
4. 【請求項４】 前記方法が終了したか否かをテストし、
   終了していない場合には、前記第二ステップ（Ｅ２）の
   出力を前記第三ステップ（Ｅ３）の入力にループバック
   させる第四ステップ（Ｅ４）を含むことを特徴とする請
   求項２または３に記載の超大規模集積回路の性能を評価
   する方法。
5. 【請求項５】 超大規模集積回路の性能を評価する装置
   であって、回路の各リード（Ｌ_ｉ）について固定電位の
   アースに対する等価結合キャパシタンス（Ｃ_Ｔｉ）の値
   を当該リード（Ｌ_ｉ）と回路のリード（Ｌ_ｊ）との実結
   合キャパシタンス（Ｃ_ｉｊ）の値の合計として計算し、
   計算された各値に重み付け係数（Ｋ_ｉｊ）を付加する第
   一手段と、 前記等価キャパシタンス（Ｃ_Ｔｉ）の関数として、各リ
   ード（Ｌ_ｉ）での切り換え時間間隔（［ｔ_ｉｄ、
   ｔ_ｉｆ］）を計算する第二手段と備えることを特徴とす
   る超大規模集積回路の性能を評価する装置。
6. 【請求項６】 各係数（Ｋ_ｉｊ）を、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有するリード（Ｌ_ｊ）の切り換え時間間隔（［ｔ_ｊｄ、
   ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え時間間隔
   （［ｔ_ｉｄ、ｔ_ｉｆ］）と共通部分を有するとの情報が
   存在しない場合、１の値に等しく、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有する各リード（Ｌ_ｊ）の切り換え時間間隔
   （［ｔ_ｊｄ、ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え
   時間間隔（［ｔ_ｉｄ、ｔ_ｉｆ］）と共通部分を有すると
   の情報が存在し、且つ、前記共通部分内のリード
   （Ｌ_ｉ）及び（Ｌ_ｊ）に関して同一の値で切り換えが行
   われるとの情報が存在しない場合、前記１の値よりも大
   きな値に等しく、 リード（Ｌ_ｉ）との実結合キャパシタンス（Ｃ_ｉｊ）を
   有する各リード（Ｌ_ｊ）の切り換え時間間隔
   （［ｔ_ｊｄ、ｔ_ｊｆ］）が、リード（Ｌ_ｉ）の切り換え
   時間間隔（［ｔ_ｉｄ、ｔ_ｉｆ］）と共通部分を有すると
   の情報が存在し、且つ、前記共通部分内のリード
   （Ｌ_ｉ）及び（Ｌ_ｊ）に関して同一の値で切り換えが行
   われるとの情報が存在する場合は、前記１の値よりも小
   さな値に等しくなるように計算するための第三手段を備
   えることを特徴とする請求項５に記載の超大規模集積回
   路の性能を評価する装置。
7. 【請求項７】 前記大きな値が２に等しく、前記小さな
   値が０に等しいことを特徴とする請求項６に記載の超大
   規模集積回路の性能を評価する装置。
8. 【請求項８】 前記第二手段を前記第三手段に結合する
   必要があるか否かをテストし、必要がある場合には、前
   記第二手段の出力を前記第三手段の入力にループバック
   させる第四手段を備えることを特徴とする請求項６また
   は７に記載の超大規模集積回路の性能を評価する装置。
9. 【請求項９】 超大規模集積回路の耐クロストークノイ
   ズ性能を評価する方法であって、より多くの切り換え時
   間間隔（［ｔ_ｉｄ、ｔ_ｉｆ］）が、注目リード（Ｌ_ｅ）
   との結合キャパシタンス（Ｃ_ｅｉ）を有するリード（Ｌ
   _ｅ）で生じるステップであって、回路の各リード
   （Ｌ_ｅ）についてクロックサイクルタイムスロットを検
   索するステップ（Ｅ６）と、 リード（Ｌ_ｉ）により前記タイムスロット内に注目リー
   ド（Ｌ_ｅ）に生じたクロストークノイズ（Ｂｕ）に対す
   る、上流側のリード（Ｌ_ｅ）から分岐した受信器（４
   ４）の耐久性能を決定するステップ（Ｅ９）とを含むこ
   とを特徴とする方法。
10. 【請求項１０】 タイムスロットの幅が、注目リード
    （Ｌ_ｅ）のノイズ発生防止関数（ｆ（Ｐａｍ、ＲＬ））
    に反比例することを特徴とする請求項９に記載の超大規
    模集積回路の耐クロストークノイズ性能を評価する方
    法。
11. 【請求項１１】 受信器（４４）が、複数の受信器（４
    ２、４３、４４）のうちで最も小さいイミュニティＩｍ
    を有する受信器であることを特徴とする請求項９または
    １０に記載の超大規模集積回路の耐クロストークノイズ
    性能を評価する方法。
12. 【請求項１２】 回路のリード（Ｌ_ｊ）との全ての実結
    合キャパシタンス（Ｃ_ｅｊ）の合計に対する、前記タイ
    ムスロット内の切り換え時間間隔（［ｔ_ｉｄ、
    ｔ_ｉｆ］）を有するリード（Ｌ_ｉ）の結合キャパシタン
    ス（Ｃ_ｅｉ）の合計の比に比例するノイズ（Ｂｕ）を測
    定するステップ（Ｅ７）を含むことを特徴とする請求項
    ９から１１のいずれか一項に記載の超大規模集積回路の
    耐クロストークノイズ性能を評価する方法。
13. 【請求項１３】 マスク（５５）を製造する段階（６
    １）を含む、電気回路の製造方法であって、 請求項１から４または９から１２のいずれか一項に記載
    の方法が実施される、マスクの構成要素を評価する段階
    （５８、５９）と、 評価段階（５８、５９）で問題があった構成要素の全体
    または一部を寸法調節するための寸法調節段階（６０）
    と、 段階（６０）で寸法調節された構成要素で段階（６１）
    を反復することとを含むことを特徴とする電気回路の製
    造方法。