DE69808611T2

DE69808611T2 - Frequenzverdoppler mit 50% Tastverhältnis am Ausgang

Info

Publication number: DE69808611T2
Application number: DE69808611T
Authority: DE
Inventors: Reiner Schwartz
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1998-07-30
Filing date: 1998-07-30
Publication date: 2003-02-06
Anticipated expiration: 2018-07-31
Also published as: US6348821B1; EP0977362A1; EP0977362B1; DE69808611D1

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf digitale Schaltungen und insbesondere auf eine Schaltung zum Verdoppeln der Frequenz eines digitalen Signals mit einem Tastgrad von 50%, typischerweise eines Taktsignals.

HINTERGRUND DER ERFINDUNG

In digitalen Verarbeitungsschaltungen ist es häufig erforderlich, die Frequenz eines Taktsignals oder allgemeiner eines digitalen Signals mit einem Tastgrad von 50% zu verdoppeln.
Es ist wichtig, sicherzustellen, daß das Ausgangssignal mit der doppelten Frequenz einen genauen Tastgrad von 50% behält. Tatsächlich wird das Ausgangssignal häufig verwendet, um eine interne Frequenz mit der vierfachen Frequenz des Eingangssignals abzuleiten, wobei jede Abweichung von einem genauen Tastgrad von 50% einen Fehler in den hieraus abgeleiteten höherfrequenten Signalen induzieren kann.
In Fig. 1 ist eine klassische Schaltung gezeigt, die für die Verdopplung der Frequenz eines Eingangssignals mit einem Tastgrad von 50% verwendet wird.
Grundsätzlich verwendet die Schaltung ein EXNOR-Gatter oder ein EXOR- Gatter, mit dessen ersten Eingang das digitale Eingangssignal CLK verbunden ist, während an dessen zweiten Eingang ein Duplikat des Eingangssignals CLK zugeführt wird, das um eine Viertelperiode verzögert worden ist unter Verwendung einer Verzögerungsleitung, die eine Kaskade von drei identischen Invertieren und einen Kondensator enthält, der zwischen dem Kopplungsknoten des Ausgangs des ersten Invertierers zum Eingang des zweiten Invertierers und Masse angeschlossen ist.
Die durch diese Leitung eingeführte Verzögerung muß genau gleich einem Viertel der Periodenzeit des Eingangssignals CLK sein.
In Fig. 2 sind die Signalformen der Signale gezeigt, wobei das Ausgangssignal des verwendeten EXNOR-Gatters auf Hochpegel liegt, wenn seine zwei Eingänge unterschiedliche Zustände aufweisen.
Die Erhöhung der Frequenzen der verarbeiteten digitalen Signal und strengere Voraussetzungen für die Genauigkeit der Abtastfrequenzen machen es schwierig, sicherzustellen, daß die Verzögerungszeiten der Komponenten der Verzögerungsleitung des klassischen Schemas der Fig. 1 genau passen, um die benötigte Verzögerung einer viertel Periodenzeit bereitzustellen.

AUFGABE UND ZUSAMMENFASSUNG DER ERFINDUNG

Diese Schwierigkeiten der bekannten Schaltung werden durch die Schaltung dieser Erfindung beseitigt, die sich als fähig erweist, eine deutlich verbesserte Genauigkeit des Tastgrades von 50% des Ausgangssignals sicherzustellen, als es mit bekannten Schaltungen für die gleiche Herstellungstechnik möglich war.
Grundsätzlich beruht die Schaltung dieser Erfindung darauf, unter Verwendung eines Komparators zu erfassen, wann die Spannung an einem Kondensator, der während einer Phase des Eingangssignals mit Tastgrad von 50% mit einem konstanten Strom aufgeladen wird, die Hälfte seines vollen Ladungshubes erreicht. Hinsichtlich der Tatsache, daß die Hälfte der Spannung des Ladeprozesses des Kondensators während einer Phase des Eingangssignals mit einem Tastgrad von 50% in der Hälfte des Zeitintervalls der Ladephase erreicht wird, schaltet der Komparatorausgang genau bei einem Viertel der Periode des Eingangssignals.
Statt der Verwendung eines Widerstandsspannungsteilers für die am Ladekondensator anliegende Spannung kann dieser selbstverständlich vorteilhaft aus zwei Kondensatoren mit identischem Wert bestehen, die in Reihe verbunden sind, wodurch der Komparator die an einem der zwei in Reihe geschalteten Kondensatoren anliegende Spannung erfassen kann.
Ein Konstantstromgeneratormittel und ein Schaltmittel, das durch das Eingangssignal und durch dessen inverses Signal oder durch funktional äquivalente Steuersignale gesteuert wird, sorgen operativ für eine lineare Aufladung des Kondensators oder der in Reihe geschalteten Kondensatoren während einer ersten Halbperiode des Eingangssignals, und für eine vollständige Entladung des Kondensators oder der in Reihe geschalteten Kondensatoren während der folgenden Halbperiode des Eingangssignals, oder irgendwie nach dem Umschalten des Halbhub-Erfassungskomparators.
Selbstverständlich kann das Ausgangsgatter, das verwendet werden kann, ein EXNOR-Gatter oder ein EXOR-Gatter sein, wie bei der Schaltung des Standes der Technik.
Die Kondensatorlade- und Entladeschaltung und der relative Komparator können gemäß einer gewöhnlichen dualen Architektur einer digitalen Schaltung "dupliziert" sein.

KURZBESCHREIBUNGEN DER ZEICHNUNGEN

Die unterschiedlichen Aspekte und Vorteile der Erfindung werden deutlicher anhand der folgenden Beschreibung und der Darstellung der Ausführungsformen derselben und durch Bezug auf die beigefügten Zeichnungen, in welchen:
Fig. 1 eine Frequenzverdopplerschaltung gemäß der obenerwähnten gewöhnlichen bekannten Technik zeigt;
Fig. 2 Skizzen der relevanten Signale der bekannten Schaltung der Fig. 1 zeigt;
Fig. 3 ein Grunddiagramm eines Frequenzverdopplers ist, der gemäß der vorliegenden Erfindung ausgeführt ist;
Fig. 4 ein genaues Schaltbild des Grundschemas der Fig. 3 ist; und
Fig. 5 die relevanten Signale der Schaltung der Fig. 4 zeigt.

BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

In den Fig. 3 bis 5 ist eine duale Implementierung der Grundschaltung der Erfindung der Vollständigkeit halber gezeigt, ohne ihre Implementierung auf eine duale Form beschränken zu wollen.
Wie im Grundschema der Fig. 3 gezeigt ist, ist der erste Eingang des EXNOR- Ausgangsgatter mit dem Eingangssignal CLK verbunden, während der zweite Eingang mit dem Ausgang des Komparators COMP 1 verbunden ist.
Der Komparator COMP 1 erfaßt die am Kondensator C1a anliegende Spannung, welcher den gleichen Kapazitätswert wie der Kondensator C1b aufweist und mit diesem in Reihe verbunden ist.
Die in Reihe geschalteten Kondensatoren C1a und C1b werden während einer Phase des Eingangssignals CLK mit einem konstanten Strom aufgeladen, der vom Stromgenerator I1 erzeugt wird, und werden während der nachfolgenden Phase des Eingangssignals CLK entladen.
Die Lade- und Entladeprozesse werden durch die Schalter S1, S1a und S1b gesteuert.
Eine duale Duplikation der Schaltung wird vom Stromgenerator 12, den in Reihe geschalteten Kondensatoren C2a und C2b, die den gleichen Kapazitätswert wie das Paar C1a und C1b aufweisen können, den Schaltern S2, S2a und S2b und dem Komparator COMP2 gebildet.
Wenn der Tastgrad des Eingangssignals CLK genau 50% ist und die Stromquellen 11 und 12 identisch sind, werden die dualen Signale mit entgegengesetzter Phase, die von den Komparatoren COMP 1 und COMP2 ausgegeben werden, genau um ein Viertel der Periodenzeit des Eingangssignals CLK bezüglich der entsprechenden Übergänge des Eingangssignals CLK verzögert.
Die von den zwei Komparatoren COMP 1 und COMP2 ausgegebenen Signale können bequem für die Steuerung der Schalter verwendet werden.
Eine Schaltungsimplementierung der Grundschaltung der Fig. 3 ist in Fig. 4 gezeigt, die ferner die Treiber zeigt, die die Schalter implementieren, welche die Lade- und Entladeprozesse der zwei Paare von in Reihe geschalteten Kondensatoren steuern.
Selbstverständlich kann anstelle des Paares von Kondensatoren mit gleichem Wert, die in Reihe verbunden sind, ein einzelner Kondensator verwendet werden, wobei die Hälfte der Spannung am selben mittels eines Widerstandsspannungsteilers erfaßt wird, der funktional parallel zum Kondensator angeschlossen ist, entsprechend einer herkömmlichen Anordnung.
Die relevanten Signale der Schaltung von Fig. 4 sind in den Diagrammen der Fig. 5 gezeigt.
Eine weitere mögliche alternative Ausführungsform der Schaltung der Erfindung kann einen einzelnen Komparator anstelle von zwei Komparatoren der dualen Implementierung der in den Fig. 3 und 4 gezeigten Schaltung verwenden, indem zusätzliche Schalter verwendet werden, um die Eingänge des einzelnen Komparators auf die eine oder die andere Erfassungsleitung umzuschalten, entsprechend herkömmlicher schaltbarer Konfigurationstechniken integrierter Schaltungen.

Claims

1. Frequenzverdoppler, der ein Ausgangssignal mit einem Tastgrad von 50% besitzt und ein Doppeleingangs-EXOR- oder EXNOR-Gatter verwendet, wovon ein Eingang mit einem digitalen Eingangssignal einer ersten Frequenz (CLK) gekoppelt ist und ein zweiter Eingang mit einer Kopie des Eingangssignals, die um eine Viertelperiode des Eingangssignals (CLK) verzögert ist, gekoppelt ist, gekennzeichnet durch

wenigstens einen ersten Kondensator (C1a, C1b), einen Konstantstromgenerator (11) zum Laden des Kondensators (C1a, C1b) während einer der beiden Halbperioden des Eingangssignals (CLK) und erste (51) und zweite (S1a, S1b) Schaltmittel, die mit entgegengesetzter Phase durch das Eingangssignal (CLK) und durch ein invertiertes Signal hiervon (CLKN) gesteuert werden, um den Kondensator (C1a, C1b) während jeder Periode des Eingangssignals zu laden und zu entladen;

Spannungsteilermittel, die die am Kondensator (C1a, C1b) vorhandene Spannung halbieren;

wenigstens einen Komparator (COMP 1), der die halbierte Spannung erfaßt und mit seinem Ausgang mit dem zweiten Eingang des Doppeleingangs-Gatters gekoppelt ist.

2. Frequenzverdoppler nach Anspruch 1, bei dem die Spannungsteilermittel durch Verwendung zweier in Reihe geschalteter Kondensatoren mit gleicher Kapazität (C1a, C1b), die durch den Konstantstromgenerator (I1) und die Schaltmittel (s1, S1a, S1b) geladen und entladen werden, verwirklicht sind, wobei der Komparator (COMP1) die Spannung an einem (1a) der beiden in Reihe geschalteten Kondensatoren erfaßt.

3. Frequenzverdoppler nach Anspruch 1, ferner gekennzeichnet durch

einen zweiten Kondensator (C2a, C2b), einen zweiten Konstantstromgenerator (12) zum Laden des zweiten Kondensators (2a, 2b) während einer der beiden Halbperioden des Eingangssignals (CLK) und dritte und vierte Schaltmittel (S2, S2a, S2b), die in entgegengesetzter Phase durch das digitale Eingangssignal (CLK) und durch ein invertiertes Signal hiervon (CLKN) gesteuert werden, um den zweiten Kondensator (C2a, C2b) während jeder Periode des Eingangssignals zu laden und zu entladen;

zweite Spannungsteilermittel, die die über den zweiten Kondensator (C2a, C2b) liegende Spannung halbieren;

wenigstens einen zweiten Komparator (COMP2), der die halbierte Spannung erfaßt und ein logisches Steuersignal für die Schaltmittel ausgibt.