DE2311530C2

DE2311530C2 - Sinusgenerator

Info

Publication number: DE2311530C2
Application number: DE2311530A
Authority: DE
Inventors: David Logan Fairview Pa. Lafuze
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1972-03-08
Filing date: 1973-03-08
Publication date: 1984-09-27
Also published as: JPS57115741U; JPS491162A; GB1425654A; DE2311530A1; FR2175178B1; IL41726A; FR2175178A1; US3873928A; IT981233B; IL41726A0

Description

Die Erfindung bezieht sich auf einen Sinusgenerator nach dem Oberbegriff des Patentanspruchs 1, wie er aus der DE-OS 19 47 381 bekannt ist.

Bei diesem bekannten Sinusgenerator werden die Ausgangssignale des Rechtecksignalgenerators jeweils in so einem Tiefpaßfilter praktisch von sämtlichen Oberwellen befreit und dann in einer Kombinationsschaltung abwechselnd abschnittweise aneinandergefügt

Um auf diese Weise ein möglichst sinusförmiges Ausgangsjignal zu erhalten, bedarf es eines erheblichen Aufwands in den Tiefpaßfiltern. Darüber hinaus bewirken die Filter bei unterschiedlichen Toleranzen ihrer Bauelemente nicht vorhersehbare Phasenverschiebungen, so daß das sinusförmige Ausgangssignal keine definierte Phasenlage in bezug auf das Taktsignal aufweist, was insbesondere bei einem Mehrphasen-Sinusgenerator n.-it N Phasen zu einer unerwünschten Abweichung von der idealen Phasenverschiebung von 360°//V zwischen den aufeinanderfolgenden Phasen führt.

Bei dem aus »Elektronik«, 1971, H. 12. S.413 bis 414 bekannten digitalen Sinusgenerator werden mehrere gleiche Rechteckwechselsignale mit über die gesamte Halbpcriode durchgehend konstanten und gleichen Amno plitudcn nach einer gegenseitigen Phasenverschiebung addiert, so daß sich ein treppenförmiges Rechteck-Wcchsclsignal ergibt bei dem sich entsprechend der gewählten Phasenverschiebung der zueinander addierten Reehteek-Wechselsignale bestimmte Oberwellen im Siimmensigmil aufheben. Auch hierbei ist immer noch ein erheblicher Filieraufwand zur Beseitigung restlicher Oberwellen erforderlich, insbesondere wenn nur zwei zweistufige Reehtcck-Wechselsignalc überlagert werden. t:m den bei Überlagerung mehrerer zweistufiger h') Rcchtcck-Wechselsignale erforderlichen /usiil/lichcn Aufwand zur Erzielung der gewünschten Phasenverschiebungen gering zu halten.

Die DK-AS 12 26 169 zeigt ebenfalls einen Sinusgenerator, bei dem iieppcnförmig Rechteck-Wcchsclsignalc durch Überlagerung von zweistufigen Kcchtcck-Wcehsclsignalcn erzeugt, jedoch zusätzlich noch zur besseren

Annäherung an die Sinusform durch einen Integrator aus Rechteck-Wcchselsignalen erzeugte sägezahnförmige Signale zu dem treppenförmigen Rechtcckwechselsignal addiert wurden. Auf diese Weise ergibt sich zwar eint sehr gute Annäherung an die Sinusform, jedoch mit entsprechenden höherem Steuerungsaufwand zur Erzeugung des treppenförmigen Rechteck-Wechselsignals und der Sägezahnsignale.

Der Erfindung liegt die Aufgabe zugrunde, einen Sinusgenerator der gattungsgemäßen Art anzugeben, bei ä dem mit geringerem Aufwand eine bessere Annäherung an die Sinusform erzielt wird.

Eine erste Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.

Bei dieser Lösung ergibt sieh auf einfache Weise ein dreieckförmiges Wechselsignal, das — bezogen auf den geringen Aafwand — bereits eine sehr gute Annäherung an die Sinusform darstellt. Gewünschtenfalls kann es mit geringerem Filteraufwand der idealen Sinusform noch weiter angenähert werden.

Eine zweite Lösung derselben Aufgabe ist im Patentanspruch 2 gekennzeichnet

Sei dieser Lösung wird ebenfalls mit vergleichsweise geringem Aufwand ein Ausgangssignal mit trapezförmigem Verlauf erzeugt, das eine noch bessere Annäherung an die Sinusform darstellt.

Weiterbildungen sind in den Unteransprüchen gekennzeichnet.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung beschrieben. Dabei zeigt F i g. 1 ein Blockschaltbild des Sinusgenerators,

F i g. 2,3 und 4 Eingangssignalverläufe, die dem Diskriminator der Schaltung nach Fig. 1 alternativ zugeführt werden,

F i g. 5 den Ausgangsbezugssignalverlauf, der sich bei Eingangssignalverläufen gemäß den F i g. 2. 3 und 4 ergibt,

Fig.6i und 6ΪΪ, wenn sie zu einer Fig.6 zusammengesetzt werden, eine schematische Darstellung einer Ausführungsform der Schaltung nach Fig. I und

F i g. 7 und 8 Signalverläufe, die für ein Verständnis der Arbeitsweise der Schaltung nach F i g. 6 nützlich sind.

Gemäß Fig. 1 ist eine Taktsignalquelle 1 vorgesehen, die ein Eingangssignal mit einer Frequenz f_r an Frequenzteiler 2,3,4 und 5 abgibt. Der Frequenzteiler 2 teilt die Frc tjuenz /,· durch einen ersten Teilfaktor N1, und die Frequenzteiler 3, 4 und 5 teilen die Frequenz f_c durch einen zweiten Teilfaktor N 2. Der Ausgang des Frequenzteilers 2 ist mit dem einen Eingang von Diskriminatoren 6, 7 und 8 verbunden; die Ausgänge der Frequenzteiler 3,4 und 5 sind jeweils mit den anderer. Eingängen der Diskriminatoren 6,7 und 8 verbunden. Die Diskriminatoren 6,7 und 8 weisen Ausgangsanschlußklemmen 9,10 bzw. 11 auf. Zur Verbindung mit Verbrauchern (nicht dargestellt) können Filter 12,13 und 14 vorgesehen sein, die entsprechend zwischen die Diskriminatoren 6,7 und 8 und die Ausgangsanschlußklemmen 9,10 bzw. 11 geschaltet sind.

Die Frequenzteiler 2, 3, 4 und 5 können auch als Frequenzquellen angeschen werden, die voneinander unabhängig, jedoch durch die Taktsignalquelle 1 synchronisiert sind. Die Frequenzteiler 2, 3, 4 und 5 und die Taktsignalquelle 1 arbeiten digital, d. h. sie weisen Sprungsingalverläufe auf. Die Frequenzteiler 4 und 5 arbeiten so, daß sie die Phase der ihnen zugeführten Eingangssignale so verschieben, daß die gewünschte Phasenbeziehung zwischen den Ausgangssignalen besteht, die an den Ausgangsanschlußklemmen 9,10 und 11 auftreten. Bei der Vorrichtung nach F i g. 1 sind die Ausgangssignale an den Ausgangsanschlußklemmen 9,10 und 11 gegeneinander um 120° verschoben. Die Diskriminatoren 6, 7 und 8 bilden die Differenz zwischen den »in Phase« liegenden und den »nicht in Phase« liegenden Komponenten ihrer Eingangssignale und enthalten einen Integrator, der die Differenz der Eingangssignal integriert. Den Fingängcn der Diskriminatoren 6, 7 oder 8 werden Rechtecksignale unterschiedlicher Frequenz zugeführt Die an den Ausgangsanschlußklemmen 9, 10 oder 11 auftretenden Ausgangssignale sind daher dreicckförmig, und ihre Frequenz ist gleich der Frequenzdifferenz der beiden rechteckförmigen Eingangssignale. Um die erwünschte Ausgangsfrequer.z zu erhalten, werden die Taktfrequenz /c, der erste Teilfaktor N 1 des Frequenzteilers 2 und der zweite Teilfaktor N 2 der Freqjenzteilcr 3,4 und 5 entsprechend gewählt. Wem man beispielsweise eine Ausgangsfrequenz f₀ von 400 Hz erreichen möchte. dann kann f_e = 6,125 MHz, /Vl = 176 und Λ/2 = 174 gewählt werden. Folglich läßt sich f_n folgendermaßen beschreiben:

/_c = 6,125 MHz(l/174 - 1/176) = (35201,1 - 34801.1) Hz

/0 = 400 Hz .

Wie oben bereits erwähnt wurde, ergibt sich bei rechteckförmigcn Eingangssignalen der Diskriminatoren 6,7 und 8 ein dreieckförmiger Ausgangssignalverlauf. Zur besseren Annäherung des Ausgangssignalverlaufs an die Sinusform wercien Rechtecksignale verwendet, wie sie in den F i g. 2 bis 5 dargestellt sind. Eine Schaltung, ini' der sich diese Rechtecksignale erzeugen lassen, ist in F i g. 6 dargestellt. Die F i g. 2a, 3a und 4a stellen tockende Rechteck-Wechselsignalgeber dar, die den einen Eingängen der Diskriminatoren 6,7 und 8 zugeführt werden.

Die F i g. 2b 3b und 4b stellen Rechteck-Wechselsignale dar, die den anderen Eingangssignalklemmen der Diskriminatoren 6,7 bzw. 8 zugeführt werden. Bevorzugt werden jedoch die Signalverläufe nach F i g. 4 verwendet. Die Signalverläufe der F i g. 2 und 3 stellen jedoch Teile der Signalverläufe der F i g. 4 dar und können bei einfacheren Ausführungsformen verwendet werden. to

Wenn man den Signalverlauf nach Fig. 2 einem Diskriminator zuführt, gibt dieser an seiner Ausgangsanschlußklemme einen trapezförmigen Ausgangssignalverlauf ab. wie er durch die ausgezogene Linie in Fig.5 dargestellt ist. Dieser Signalverlauf weist keine dritten Harmonischen auf, wenn die Lücke D 60° beträgt. Die Amplitude der anderen Harmonischen kann gleich dem (l//7)²-fachen der Am^-mdc der Grundwelle sein, wobei /7 die Zahl der Harmonischen ist. _b5

Der Signalverlauf nach F i g. 2a kann eine Lücke D von 60° aurweisen. Dieser Wen eignet sich besonders für Teilerschaltungen, die in den Frequenzteilern 3, 4 und 5 nach Fig. 1 vorgesehen sind, wenn ein dreiphasiges Ausgangssignal erzeugt werden soll.

Nach F i g. 3 weisen beide Eingangssignal der Diskriminatorcn einen rcchtcckförmigen Verlauf mit Lücken auf. Die Lücken betragen jeweils 20° bis 40", wie es in den F i g. 3a und 3b dargestellt ist. Es hat sich nun gezeigt, daß bei einer einer Lücke von 31" entsprechenden Zwischenzeit (bei einem Signalvcrlaiif nach Fig. 3a) die Amplitude aller erzeugten Harmonischen auf 1% der Amplitude der Grundschwingung vermindert wird. Der Ausgangssignalverlauf, den man erhält, wenn man einem Diskriminator Eingangssignale mit dem Verlauf nach Fig. 3a und 3b zuführt, ist als gestrichelte Kurve in Fig. 5 dargestellt. Dieser Kurvenverlauf ist dadurch gekennzeichnet, daß er gegenüber der durchgehenden Linie, die einen trapezförmigen Signalverlauf darstellt, an den Ecken abgesenkt ist. so daß sich die Steigung verändert.

Die Fig.4a und 4b stellen weitere mögliche Eingangssignalc für einen Diskriminator der Schaltung nach

lü Fig. 1 dar. Bei dem Kurvenverlauf nach Fig.4b treten zu beiden Seiten einer größeren Lücke positive und negative hochfrequente Impulse während bestimmter Zeitabschnitte auf.

Wie man anhand des punktierten Signalverlaufs der Fig.5 erkennen kann, sind die Ecken des gestrichelten Signalverlaufs abgerundet, und es entsteht ein im wesentlichen sinusförmiges Ausgangssignal. Dieses Ausgangssignal weist ungerade Harmonische auf. deren Amplitude geringer ist als 0,3% der Amplitude der Grundwelle des Ausgangssignals. Die hochfrequenten Impulse haben hierbei Taktfrequenz.

In Fig.6 ist eine bevorzugte Ausführiingsform des Bczugssignalgcncrators nach Fig. I schematisch dargestellt. Die F i g. 6 besteht aus den F i g. 6-1 und 6-11, die in der dargestellten Weise miteinander zu verbinden sind. In der Schaltung nach F i g. 6 werden die Eingangssignalverläufc der F i g. 4 durch logische Schaltungen gebildet. Urn dreiwertige Signalverläufe mcu Fig.4 durch eine logische Schaltung abzuleiten, werden die positiven und negativen Anteile der in den Fig.4a und 4b dargestellten Signalverläufe getrennt erzeugt und voneinander subtrahiert. Dieser Vorgang wird getrennt für die drei Ausgangsphasen A, /J und Cdurchgcführt.

In den F i g. I und 6 sind die gleichen Bezugs/eichen verwendet, um anzudeuten, welche Schaltungselemente sich entsprechen. In F i g. 6 ist ebenso wie in F i g. 1 die Taktsignalqucllc mil dem Frequenzteiler 2 verbunden; dieser Frequenzteiler bildet Eingangssignale für die Diskriminatorcn 6, 7 und 8. Die Taktsignalquelle 1 ist auch mit den Frequenzteilern 3, 4 und 5 verbunden. In der Schaltung nach Fi g. 6 werden Teile der Signale für die Phasen -4, B und Cgetrennt erzeugt und entsprechend in den Diskriminatoren 6,7 und 8 kombiniert.

Die wesentlichen Bauteile der Schaltung nach Fig.6 sind bistabile I-K-Kippschaltungen und NAND-Schaltungen, deren Wirkungsweise sich aus den Tabellen I und Il am SchluL der Beschreibung ergibt. Eine binäre »1« ist hier durch den Spannungswert Null und eine binäre »0« durch eine positive Spannung dargestellt. Soweit in

jo F i g. 6 an den J- und K-Eingängen keine Eingangsleitungen dargestellt sind, sind diese Eingänge durch eine »1« belegt.

Der Signalkanal, der den Teilungsfaktor /Vl = 176 bildet, enthält in Reihe geschaltete Frequenzteiler 31,32 und 33. die jeweils durch 8,11 und 2 teilen. Der Signalkanal, der den Teilungsfaktor A/2 = 174 bildet, enthält in Reihe geschaltete Frequenzteiler 36, 37 und 38. die jeweils durch 29, 3 und 2 teilen. Die Ausgänge dieser

jj Signalkanäle sind mit den Diskriminatorcn 6,7 und 8 verbunden. Der Diskriminator 6 bildet die Ausgangsphase A. der Diskriminator 7 die Ausgangsphase B und der Diskriminator 8 die Ausgangsphase C. Alle Diskriminatoren sind in der gleichen Weise ausgebildet, und die Zusatzzeichcn 4. Bode- C werden dazu verwendet. Teile der Diskriminatoren 6, 7 bzw. 8 zu kennzeichnen. Jeder Diskriminator weist NAND-Schaltungen 41, 42,43 und 44 auf. Die NAND-Schaltungcn41 und 42 gegen Ausgangssignalc ab, die gleich den in Phase liegenden Komponenten der Kurvenverläufe der Fig.4a und 4bsind. Die NAND-Schaltungen 43 und44geben Ausgangssignale ab, die gleich den nicht in Phase liegenden Komponenten der gleichen Kurvenverläufe sind. Die Ausgänge der NAND-Schaltungen 41, 42 sind mit dem einen und die Ausgänge der NAND-Schaltungen 43, 44 mit dem anderen der beiden Eingänge eines Operationsverstärkers 48 verbunden, wobei einer der Eingänge als invertierender Eingang ausgebildet ist. um eine Subtraktion auszuführen. Der Operationsverstärker 48 ist mitohmschen Widerständen und einem cingangsscitigcn Kondensator als subtrahierender Integrator geschaltet Aus diese Weise wird das weiter oben beschriebene Ausgangssignal erzeugt, das gleich dem Integral der Differenz zwischen den eingangsscitigen Rechteckspannungen ist. Die Ausgänge der Operationsverstärker 48 sind über die Filter 12, 13, 14 mit den Ausgangsanschlußklemmen 9, 10 bzw. Il verbunden. Die Kurvenverläufe gemäß F i g. 4 werden für jede Phase A. B und C. wie es weiter unten beschrieben ist. getrennt erzeugt In den F i g. 7 und 8 sind die Kurvenverläufe dargestellt, die dazu verwendet werden, die Kurvenverläufe der Fig.4a und 4b zu bilden. Die Kurvenverläufe in den F i g. 7 und 8 sind mit dem Bezugszeichen des Schaltungselements nach F i g. 6 versehen, das den entsprechenden Kurveriverlauf an seinem Ausgang aufweist. Ferner wird diesem Bezugszeichen gegebenenfalls die Bezeichnung der Figur vorangestellt, in der der betreffende Kurvenverlauf dargestellt ist. So wird durch den Ausdruck »F i g. 7-36« der Kurvenverlauf 36 in F i g. 7 bezeichnet Jeder Diskriminator 6,7 und 8 weist eine entsprechende Gleichstromquelle 17 auf, die einen geeigneten Mittelwert AL für die Signalveriäufe einstellt die an den AusgangsanschluSklemmen 9,10 und 11 auftreten.

Die Eingangssignalverläufe werden in der folgenden Weise gebildet Es werden Taktimpulse der Taktsignalquelle 1 dem durch 29 teilenden Frequenzteiler 36 zugeführt, so daß ein Ausgangssignal F i g. 7-36 entsteht Das Ausgangssignal des Frequenzteilers 36 wird dem durch drei teilenden Teiler 37 zugeführt Der Teiler 37 weist

μ erste und zweite bistabile J-K-Kippschaltungen 37a und 376 auf. Der Ausgang des Frequenzteilers 36 ist mit der Taktanschlußklemme C der bistabilen Kippschaltung 37a und mit der Taktanschlußklemme C der bistabilen Kippschaltung 376 verbunden. Die Ausgänge Q und 7} der bistabilen Kippschaltung 37a sind entsprechend mit den Eingängen / und K der bistabilen Kippschaltung 376 verbunden. Der Ausgang ~Q der bistabilen Kippschaltung 37b is: mit dem Eingang /der bistabilen Kippschaltung 37a verbunden. Die Eingänge K und die Rückstell-

g5 anschlußkiemmer, R der bistabilen Kippschaltungen 37a bzw. 37ö sind mit einem (nicht dargestellten; Signaigenerator verbunden, der einen Wert »1« abgibt. Bei Betrieb entsprechend der Wahrheitstabelle I ergibt sich der Ausgangssignaiverlauf Fig.7-^J-37a am Ausgang 7) der bistabilen Kippschaltung 37a und der Signalverlauf F i g. 7-(?-376 am Ausgang (?der bistabilen Kippschaltung 376. F i g. 7 ist so zu lesen, daß eine abfallende Ranke

den Beginn eines Impulses darstellt. Die Ausgangssignulvcrläufc ()-17;i und ζ)-37ί> können während eines Zählschrittes des Teilers 36 als »1« und während zweier Zählsehritlc des Teilers 36 als »0« angesehen werden. Das Ausgangssignal der bistabilen Kippschaltung 37b ist gegenüber dem Ausgangssignal der bistabilen Kippschaltung 37a um 120° phasenverschoben.

^-37a und (?-37£> in Fig. 7 sind die Signalvcrläufe, die zur Bildung der drei Phasen A. B und C verwendet i werden. Das Ausgangssignal 7) der bistabilen Kippschaltung 376 ist mit der Taktanschlußklemme Cdes durch z"'"i teilenden Teilers 38 verbunden, der auch eine bistabile 1-K-Kippsehaliung ist. Das Ausgangssignal (Y ig. 7-38) an der Anschlußklemme ^5der bistabilen Kippschaltung 38 hat einen rechteckförmigen Signalverlauf mit einer Frequenz, die halb so groß ist, wie die des Eingangssignal?) an der Takianschlußklemme C, d. h. 3,0625 MHz. Das Ausgangssignal an dir Anschlußklemme ζ)der bislabilen Kippschaltung 38 ist komplementär zu dem Signalverlauf F i g. 7-ζ)-38. Dieses Ausgangssignal wird dazu verwendet, die Erzeugung von Halbzyklen des Eingangssignalverlaufs nach F i g. 4a zu synchronisieren.

Damit ein .Signalverlauf gemäß Fig.4a dem Diskriminator 6 zugeführt wird, wird der Ausgang 7) der bistabilen Kippschaltung 37b (siehe Fig. 7) mit den ersten Eingängen der NAND-Schaltungen 50 und 51 verbunden. Die zweiten Eingänge der NAND-Schaltungen 50 und 51 sind entsprechend mit den Ausgängen Q und ~Q des Teilers 38 verbunden. Das Ausgangssignal der NAND-Schaltung 50 (Fig. 7-50) wird den ersten Eingängen der NAND-Schaltungen 4M und 43/4 zugeführt. Das Ausgangssignal der NAND-Schaltung 51 (Fig. 7-51) wird den ersten Eingängen rlrr NAND-Schaltungen 42.4 und 44.4 zugeführt Die Ausgangssignalc der NAND-Schaltungen 50 und 51 sind gegeneinander um 180" in der Phase verschoben, und sie haben den gleichen Signalverlauf wie die Ausgangssignale des durch drei teilenden Teilers 37 bei der halben Frequenz. Es werden also zwei Signalverläufe mit zwei Werten in der oben beschriebenen Weise gebildet, und dann wird der eine Signalverlauf von dem anderen abgezogen, um einen Ausgangssignalvcrlauf mit drei Werten für die Phase A zu bilden, wie er in Fig.4a dargestellt ist. Hierbei wird durch die NAND-Schaltungen 4M bis 44/4 ein Polaritätswechsel von Halbzyklus zu Halbzyklus bewirkt, so daß während des einen Halbzyklus des Ausgangssignal.': des Frequenzteilers 38 der Signalvcrlauf Fig.7-50 vom Signalvcrlauf Fig. 7-51 abgezogen wird und die umgekehrte Arbeitsweise im anderen Halbzyklus auftritt. Die Komponenten des Signalvcrlaufs nach Fig.4a, die zur Phase B gehören, werden dem Diskriminator 7 in ähnlicher Weise zugeführt. Der Ausgang T) der bistabilen Kippschaltung 37a (siehe Fig.7) ist mit den ersten Eingängen der NAND-Schaltungen 52 und 53 verbunden. Die zweiten Eingänge der NAND-Schallungen 52 und 53 sind mit den Ausgängen "Q und Q der Kippschaltung 38 verbunden. Die NAND-Schaltungen 52 und 53 erzeugen Signalverläufe Fig. 7-52 und Fig. 7-53, die gleich den Ausgangssignalen der NAND-Schaltungen 50 und 51, jedoch gegenüber diesen um 120° phasenverschoben sind.

Die Eingangssignale für die Phase C, die den Signalverläufen der Fig.4a entsprechen, werden von den NAND-Schaltungen 54 und 55 gebildet. Die NAND-Schaltung 54 hat einen ersten Eingang, der mit dem Ausgang der NAND-Schaltung 51 verbunden ist, und einen zweiten Eingang, der mit dem Ausgang der NAND-Schaltung 53 verbunden ist. Die NAND-Schaltung 55 hat einen ersten Eingang, der mit dem Ausgang der NAND-Schaltung 50 verbunden ist, sowie einen zweiten Eingang, der mit dem Ausgang der NAND-Schaltung 52 verbunden ist Das Ausgangssignal Fig. 7-54 der NAND-Schaltung 54, das den NAND-Schaltungen 41Cund 43Czugeführt wird, entspricht dem Ausgangssignal der NAND-Schaltung 50, ist jedoch gegenüber diesem um 240° phasenverschoben. In ähnlicher Weise entspricht das Ausgangssignal der NAND-Schaltung 55 (F i g. 7-55). das den NAND-Schaltungen 42Cund 44C zugeführt wird, dem Ausgangssignal der NAND-Schaltungen 51 (F i g. 7-51), ist jedoch gegenüber diesem um 240° phasenverschoben.

Die Signalverläufe für die Phasen A. B und C die dem Signalverlauf der F i g. 4b entsprechen, werden durch den Signalkanal gebildet, der die Frequenzteiler 31,32 und 33 enthält. Der Frequenzteiler 31 besteht aus in Reihe geschalteten bistabilen J-K-Kippschaltungcn 31a, 316 und 31c, von denen jede einen durch zwei teilenden Teiler bildet Der Frequenzteiler 31 gibt ein Ausgangssignal F i g. 8-Q-3icab. dessen Frequenz der durch acht geteilten Taktfrequenz entspricht Der Frequenzteiler 32 enthält in Reihe geschaltete bistabile J-K-Kippschaltungen 32a, 32b. 32c und 32c/, NAND-Schaltungen 32c und 32/und eine Verstärkcrstufe 32g. Diese Bauelemente sind in bekannter Weise so miteinander verbunden, daß sie als durch 11 teilender Frequenzteiler arbeiten. Das Ausgangssignal des Frequenzteilers 32 wird am Ausgang der NAND-Schaltung 32/"abgenommen und einer bistabilen J-K-Kippschaltung 33 zugeführt, die den durch zwei teilenden Teiler 33 bildet. Der Ausgang Qdes Frequenzteilers 33 kann den Wert »1« für 180° und den Wert »0« für minus 180° annehmen. Der Ausgang Q des Frequenzteilers 33 ist mit einer Verstärkerstufe 60 und der Ausgang Ό des Frequenzteilers 33 mit einer Verstärkerstufe 62 verbunden. Der Ausgang der Verstärkerstufe 60 ist mit einer Anschlußklemme 64 verbunden, die mit den NAND-Schaltungen 4M, 41B und 41C und den NAND-Schaltungen 44/4, 44B und 44C der Diskriminatoren 6, 7 und 8 verbunden ist. Auf diese Weise erhält man einen lückenden rechteckförmigen Signalverlauf. Um hochfrequente Impulse mit halber Taktfrequenz (3,0625 MHz) zu beiden Seiten der großen Lücke des lückenden rechteckförmigen Signalverlaufs der F i g. 4b zu erreichen, wird ein hochfrequenter Puls mit halber Taktfrequenz (3,0625 MHz) in den Eingangssignalverlauf eingefügt Zu diesem Zweck sind zwei NAND-Schaltungen 70 und 71 vorgesehen, deren Ausgänge in der dargestellten Weise mit einer UND-Schal- ω tung 72 verbunden sind. Der erste Eingang der NAND-Schaltung 70 ist mit dem Ausgang Q der bistabilen J-K-Kippschaltung 31a und der zweite Eingang der NAND-Schaltung 70 mit dem Ausgang Q der bistabilen J-K-Kippschaltung 32c/ verbunden. Durch die Verknüpfung der beiden Eingangssignale ergibt sich das Ausgangssignal F i g. 8-70, dessen Verlauf für einen halben Zyklus des Ausgangssignals der bistabilen Kippschaltung 32c/konstant ist und während der anderen Halbwellc aus einem Impulszug besteht der die halbe Taktfrequenz aufweist Der erste Eingang der NAND-Schaltung 71 ist mit dem Ausgang ζ) der bistabilen Kippschaltung 32a und ihr zweiter Eingang mit dem Ausgang Q der bistabilen Kippschaltung 32c/ verbunden- Folglich hat das Ausgangssignal der NAND-Schaltung 71 (F i g. 8-71) einen rechteckförmigen Verlauf, der komplementär zu dem

des Frequenzteilers 37n verläuft, wobei er für die Dauer einer Halbwolle der bistabilen Kippschaltung 37deinen Impuls in negativer Richtung aufweist. Die Ausgänge der NIAND-Schaltungoii 70 und 71 sind durch die UND-Schaltung 72 miteinander verbunden. Das Ausgangssignal der UND-Schaltung 72 (Fig.8-72) wird den oben erwähnten lückenden rechteckförmigen Eingangssignal der Diskriminatoren 6, 7 und 8 überlagert. Dadurch ergibt sich der hochfrequente Impulsverlauf an jedem Ende der großen Lücke im Signalvcrlauf nach F i g. 4b.

Damit nun der Signalverlauf F i g. 8-72 den Diskriminatoren 6, 7 und 8 zugeführt werden kann, wird der Ausgang der UND-Schaltung 72 über eine Verstärkerstufe 73 mit den Verstärkerstufen 61 und 63 verbunden. Die Ausgänge t'er Verstärkerstufen 60 und 61 sind mit der Anschlußklemme 64 verbunden, um den Signalverlauf Fig.8-64 zu biiden, und die Ausgänge der Verstärkerstufen 62 und 63 sind mit einer Anschlußklemme 65 verbunden, um den Signalverlauf F i g. 8-65 zu bilden.

Die Signalverläufe 64 und 65 in F i g. 8 können als zweiwertige Komponenten eines lückenden rechteckförmigen Signalverlanfs angesehen werden, der Hochfrequenzimpulsc beiderseits einer größeren Lücke aufweist. Wie bereits oben erwähnt worden ist, ist die Anschlußklemme 64 mit den Eingängen der NAND-Schaltung 4M, 41B, 41Cund 44 A, 44 ß und 44Cund die Anschlußklemme 65 mit Eingängen der NAND-Schaltungen 42A.42B.42C und 43/4,43ß und 43C verbunden. Auf diese Weise werden die Eingangssignale für die Phasen A, B und C, die dem Signalverlauf nach F i g. 4b entsprechen, den Diskriminatoren 6,7 und 8 zugeführt.

Die Dauer der größeren Lücke des Signalverlaufs nach F i g. 4b ist durch den Teilungsfaktor der Frequenzteiler 31, 32 und 33 bestimmt. Es hat sich herausgestellt, daß sich eine bedeutende Verminderung der Ausgangs-H:irmnni$chcn erreichen laß?, wenn diese Lücke zwischen 20" und 40" liegt. Der Teil der Eingurigssignsiveriäiifc, der den Diskriminatoren 6, 7 und 8 zugeführt wird, während die hochfrequenten Impulse mit der halben Taktfrequenz von 3,0625 MHz auftreten, und das Ausmaß, in dem die hochfrequenten Impulse einerseits die Lücke und andererseits den »0«- oder den »!«-Wert überlappen, wird durch die Synchronisation bestimmt, die durch den Frequenzteiler 32 gegeben ist. Wenn die N AND-Schaltungcn 70 und 71 mit verschiedenen Ausgängen der bistabilen J-K-Kippschaltungen verbunden werden, dann IaBt sich die Breite des hochfrequenten Impulsteils der Verläufe, entsprechend F i g. 4b, ändern.

Damit ergibt sich eine filterlose Vorrichtung, durch die ein sinusförmiger Ausgangssignalverlauf mit einem relativ geringen Oberwellengehalt erzeugt werden kann. Die Frequenz des sinusförmigen Ausgangssignals ist die Differenzfrequenz zwischen den beiden Rechlcckcingangssignalcn der Diskriminatoren. Eine logische Schaltung setzt diese Rcchtecksignale in zwei gegensinnige Signalverläufe um. Ein Integrator wirkt auf die Amplitudendifferenzen der beiden Signalverläufe ein und bildet am Ausgang den sinusförmigen Ausgangssignalverlauf. Um einen geringen Oberwellengehalt in dem sinusförmigen Verlauf zu erreichen, ist mindestens ein Eingangssignal ein lückendes Rechtecksignal. Vorzugsweise sind beide Eingangssignale lückende Rechtecksignale. Um den Oberwellengehalt noch weiter zu vermindern, sind an den Enden der Lücken eines der beiden lückenden rechteckförmigen Verläufe Impulse vorgesehen, deren Frequenz gegenüber der Grundwellenfrequenz des Sinussignals groß (etwa 88mal so groß) ist.

Tabelle I

Bistabile	1 — Kippschaltung	11	Q vor dem	Q nach dem	1	Hier/u 4 Blatt Zeichnungen
I	K	NAND-Schallung	Taklimpuls	Taktimpuls	1
		Erster Eingang	1	0	1
!	1	0	1	1	0
I	0	0	1	0
0	1	I	1	I
0	0	1	0	I
1	1		0	1
1	0		0	0
0	I		0	0
0	0
Tabelle
	Zweiter Eingang Ausgang
0
1
0
1

Claims

Patentansprüche:

1. Sinusgenerator mit einem Taktsignalgeber, dessen Taktsignal zwei Rechtecksignalgeber synchronisiert an deren Ausgängen die Amplituden der Rechtecksignale von Halbperiode zu Halbperiode abwechselnd

5 oberhalb oder unterhalb des Mittelwertes liegen, und mit einer Vercinigungs- und Oberwellenverringerungsschaltung, in der die beiden Rechtecksignale vereinigt und in ein weitgehend sinusförmiges Signal umgeformt werden, dadurch gekennzeichnet, daß die Vereinigungs- und Oberwellen Verringerungsschaltung einen Diskriminator (6; 7; 8) mit einem Integrator aufweist, daß wenigstens das eine der beiden Rechtecksignale (a. b) während einer sich in beide Halbperioden jeder Periode erstreckenden Zwischenzeit eine seinem

ίο Mittelwert (AL) entsprechende Amplitude beibehält, daß im Diskriminator (6; 7; 8) ein Differenzsignal aus den beiden ihm zugeführten Rechtecksignalcn gebildet und durch den Integrator integriert wird.

2. Sinusgenerator nach dem Oberbegriff des Anspruchs 1, dadurch gekennzeichnet, daß die Vereinigungsund Oberwellenverringerungsschaltung einen Diskriminator (6; 7; 8) mit einem Integrator aufweist, daß wenigstens das eine der beiden Rechtecksignale (a. b) während einer sich in beide Halbperioden jeder Periode erstreckenden Zwischenzeit eine seinem Mittelwvrt (AL) entsprechenden Amplitude beibehält, daß im Diskriminator (6; 7; 8) ein Signal erzeugt wird, das während der Dauer einer Koinzidenz der hohen Werte der ihm zugeführten Rechtecksignale einen Rechteckimpuls mit der einen Polarität, während der Dauer einer Koinzidenz der niedrigen Werte der ihm zugeführten Rechtecksignale einen Rechteckimpuls mit tier anderen Polarität und bei mangelnder Koinzidenz den Wert Null aufweist, und daß der Integrator dieses im Diskriminatc- erzeugte Signal integriert

3. Sinusgenerator nach Anspruch 1, dadurch gekennzeichnet daß die Rechiccksignaie (a, b) unterschiedliche Frequenz aufweisen und dasjenige mit der höheren Frequenz die Zwischenzeit aufweist

4. Sinusgenerator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zwischenzeit einem Phasenwinkel von 60° des einen Rechlecksignals entspricht

5. Sinusgenerator nach einem der Ansprüche t bis 3, dadurch gekennzeichnet, daß beide Rechtecksignale die Zwischenzeit aufweisen.

6. Sinusgenerator nach Anspruch 5, dadurch gekennzeichnet, daß die Zwischenzeit einem Phasenwinkel von 20° bis 40° des jeweiligen Rechtecksignals entspricht

7. Sinusgenerator nach Anspruch 5. dadurch gekennzeichnet, daß bei mindestens einem der Rechtecksignale die Zwischenzeit einem Phasenwinkel des betreffenden Rechtecksignals von 31° entspricht.

8. Sinusgenerator nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Rechtecksignalgeber (2 bis 5) das eine Rechtecksignal von einem vor und nach der Zwischenzeit an diese angrenzenden Zeitabschnitt zwischen seinen Extremwerten und seinem Mittelwert periodisch mit einer Frequenz umschaltet, die in der Größenordnung der Taktsircjalf requcnz liegt.

9. Sinusgenerator nach Anspruch 8, dadurch gekennzeichnet, daß der Zeitabschnitt und die Zwischenzeit etwa gleich lang sind.

Ί0. Sinusgenerator nach Anspruch 3 und einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß das Rechtecksignal mit der niedrigeren Frequenz die Umschaltung erfährt.

11. Sinusgenerator nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß für einet Mehrphasen-Sinusgenerator der Taktsignalgeber (1) und ein Rechtccksignalgcberleil (2) für nur ein Rechtecksignal allen Phasen (A, B. Q gemeinsam sind und für jede Phase ein eigener Rnchtecksignalgcberteil (3; 4,; 5) für nur ein Rechtecksignal und ein eigener Diskriminator (6; 7; 8) vorgesehen sind.