-
Die Erfindung bezieht sich auf das Gebiet der Mikroelektronik,
wobei hochschnelle, hochgenaue Paralleloperationen zeitlich
seriell unter Verwendung von Pulsmodulationssignalen durchgeführt
werden, um eine dem menschlichen Gehirn äquivalente
intelligente Verarbeitung durchzuführen.
-
Mit der Entwicklung der Mikroelektronik ist eine Vorrichtung
realisiert worden, welche ein große Informationsmenge
verarbeiten, d. h. intelligente Verarbeitung oder Bildsignalverarbeitung
durchführen kann. Bei einer solchen Vorrichtung wird eine
Multibit-Zahlenwertinformation verarbeitet, wobei im Allgemeinen
binäre digitale Signale benutzt werden. Da jedoch die in einer
digitalen Schaltung verbrauchte Energie proportional der Anzahl
der in ihr verarbeiteten Impulse ist, wird für eine Operation
viel Energie benötigt, wenn eine
Multibit-Zahlenwertinformation durch eine Vielzahl von Impulsen ausgedrückt
wird. Da Weiterhin die Signalverarbeitung sequenziell erfolgt,
benötigt man eine umfangreiche Schaltung zur parallelen
Verarbeitung einer Vielzahl von Signalen. Um dies zu vermeiden, wird
hiermit die Verarbeitung numerischer Information mit vielen
Bits unter Verwendung eines PWM(Impulsbreitenmodulation)-
Signals anstelle eines binären Digitalsignals vorgeschlagen.
-
Das PWM-Signal hat eine Spannungsamplitude, die durch einen
digitalen Wert dargestellt werden kann, und eine Impulsbreite,
welche eine analoge Information angibt. Mit der Entwicklung der
Mikroelektroniktechnik ist ein MOS-Transistor als Grundbaustein
einer integrierten Schaltung, welche das PWM Signal verarbeiten
kann, weiterentwickelt worden. Als Ergebnis ist eine CMOS-
Schaltung entstanden, die eine Impulsbreite mit einer
zeitlichen Auflösung von 1 ns verarbeitet. Eine parallele Produktsummenberechnung,
welche als Grundlage einer intelligenten
Verarbeitung betrachtet wird, kann unter Benutzung des PWM-
Signals in einer sehr umfangreichen, hochschnellen integrierten
Schaltung, wie der CMOS-Schaltung, erfolgen.
-
Eine arithmetische Operation mit jedem Impuls eines PWM-
Signals, das eine numerische Information aus vielen Bit
darstellt, erfordert einen Zeitraum, der im Wesentlichen gleich
der Impulsbreite ist. Nimmt man beispielsweise an, dass im Fall
von 16 Bit die Zeitauflösung 1 ns beträgt, dann liegt die für
die Bearbeitung einer maximalen Impulsbreite, die 16 Bit
bedeutet, erforderliche Zeit bei 216 ns, d. h. ungefähr 70 us, und
dies ist länger als das Tausendfache der für die Verarbeitung
eines üblichen digitalen Signals erforderliche Zeit. Aus diesem
Grund ist es unerlässlich, die Arbeitsgenauigkeit und
-geschwindigkeit einer Verarbeitungsschaltung für ein Vielbit-
PWM-Signal zu erhöhen.
-
Die hier beschriebene Erfindung ist unter den geschilderten
Umständen entstanden und hat die Schaffung einer arithmetischen
Verarbeitungsschaltung zum Ziel, welche unter Verwendung eines
PWM-Signals eine sehr umfängliche Parallelverarbeitung einer
größeren Anzahl von Bits mit höheren Geschwindigkeiten als
jemals zuvor durchführen kann und auf diese Weise eine
intelligente Verarbeitung realisiert, die der Verarbeitung durch das
menschliche Gehirn äquivalent ist.
-
Um dieses Ziel zu erreichen, ist eine mit
Impulsbreitenmodulation arbeitende Schaltung vorgesehen zur Verarbeitung eines m-
Bit-Impulsbreitenmodulationssignals, das durch eine Anzahl n
von Teil-Impulsbreitenmodulationssignalen dargestellt ist,
wobei n ein Divisor von m ist, und die Schaltung ist dadurch
gekennzeichnet, dass sie mindestens zwei äquivalente
Impulsmodulationsverarbeitungsschaltungen zur individuellen Verarbeitung
der Anzahl n von Teil-Impulsbreitenmodulationssignalen und Ausgabe
des Verarbeitungsergebnisses in Form binärer
Digitalsignale, sowie einen Addierer zur Addierung der binären
Digitalsignale von den Impulsmodulationsverarbeitungsschaltungen enthält.
-
Die Erfindung lässt sich besser verstehen aus der nachfolgenden
detaillierten Beschreibung in Verbindung mit den beiliegenden
Zeichnungen. Es zeigen
-
Fig. 1 eine Darstellung zur Erläuterung, wie ein Multibit-
PWM-Signal und ein Sub-PWM-Signal dargestellt
werden,
-
Fig. 2 eine Veranschaulichung einer
PWM-Signal-Distanzberechnungsschaltung gemäß einer Ausführungsform der
Erfindung,
-
Fig. 3 ein Schaltbild einer PWM-Signalspeicherschaltung,
die in der Schaltung nach Fig. 2 enthalten ist,
-
Fig. 4 ein Schaltbild einer in der Schaltung nach Fig. 2
enthaltenen Referenzladungszählerschaltung (CPC),
-
Fig. 5 ein Schaltbild einer
Ladungs-/Zeit-Konverterschaltung (CTC), wie sie in der Schaltung nach Fig.
2 enthalten ist, und
-
Fig. 6 die Veranschaulichung einer anderen Ausführungsform
der Erfindung.
-
Bei der Erfindung wird ein Informationen von vielen Bits
enthaltendes PWM-Signal in eine Mehrzahl von Teil-PWM-Signalen
unterteilt, um auf diese Weise seine Impulsbreite zu
komprimieren.
-
Als Beispiel sei der Fall einer Aufteilung eines 8Bit-PWM-
Signals in zwei 4Bit-PWM-Signale beschrieben. Wie Fig. 1
zeigt, werden Teil-PWM-Signale gebildet, welche den höheren
vier Bit bzw. den niedrigeren vier Bit der 8Bit-Information
entsprechen, die in dem PWM-Signal enthalten ist. Die Teil-PWM-
Signale werden durch unabhängige
4Bit-PWM-Signalverarbeitungsschaltungen verarbeitet und dann synthetisiert.
-
Die für die Verarbeitung eines 8Bit-PWM-Signals benötigte
maximale Zeit beträgt 2&sup8;Δt, während die für die Verarbeitung
eines 4Bit-PWM-Signals benötigte maximale Zeit 24Δt beträgt
(Δt ist die maximale Verarbeitungszeit für jedes Bit). Da
2&sup8;Δt : 2&sup4;Δt = 16 : 1 ist, kann die maximale Zeit für die
Verarbeitung von Information, welche durch zwei 4-Bit-PWM-
Signale dargestellt werden, auf etwa 1/16 der maximalen Zeit
reduziert werden, welche für die Verarbeitung der von einem
einzigen 8Bit-PWM-Signal dargestellten Information
erforderlich ist.
-
Danach wird das Operationsergebnis mittels einer digitalen
Schaltung gewichtet, um ein genaues 8Bit-Operationsergebnis zu
erhalten. Da in diesem Falle der erforderliche Schaltungsumfang
maximal 3mal so groß wie bei einer 8Bit-Verarbeitungsschaltung
ist, selbst wenn er die Digitalschaltung einschließt, kann das
Verhältnis der Verarbeitungseffizienz zur benötigten Fläche der
Gesamtschaltung erheblich vergrößert werden. Es seien nun
spezielle Ausführungsformen der Erfindung mit Bezug auf die
beiliegenden Zeichnungen erläutert.
[Erste Ausführungsform]
-
Fig. 2 zeigt eine bei der Erfindung verwendete PWM-Signal-
Distanz-Berechnungsschaltung. Bei dieser Ausführung erhält man
eine Manhattan-Distanz durch Berechnung der Summe der
absoluten Differenzen zwischen entsprechenden Komponenten von
k-dimensionalen PWM-Signalvektorpaaren, welche jeweils aus
einem Eingangsvektor und einem Referenzvektor bestehen. Jede
Komponente einer Zahl k der PWM-Signalvektoren wird durch ein
8Bit-PWM-Signal dargestellt, welches aus zwei 4Bit-Teil-PWM-
Signalen besteht, die für die Information der höheren vier Bit
bzw. die Information der niedrigeren 4 Bit steht. Das Ergebnis
der Distanzberechnung wird durch ein binäres Digitalsignal
dargestellt. Struktur und Betriebsweise dieser Schaltung seien
nun beschrieben.
-
Die Schaltung nach Fig. 2 führt für die Distanzberechnung eine
Addition von k-dimensionalen 8Bit-PWM-Signalen durch, die
jeweils aus einem Eingangsvektor und einem Referenzvektor
bestehen. In Fig. 2 besteht eine Zahl k von 8Bit-PWM-Signalen aus
einer Zahl k von Teil-PWM-Signalen für die höheren vier Bit und
einer Zahl k für Teil-PWM-Signale für die niedrigeren vier Bit
(jeweils mit H bzw. L angedeutet). Zur Unterteilung eines SEit-
PWM-Signals in zwei 4Bit-Teil-PWM-Signale kann eine (nicht
dargestellte) bei der allgemeinen Signalverarbeitung verwendete
Unterteilungsschaltung benutzt werden. Jedes Teil-PWM-Signal
wird über einen entsprechenden Eingangsanschluss 2 einer
zugehörigen Schaltstromquelle 1 als Eingang zugeführt.
-
Zur Durchführung der Distanzberechnung werden der
Referenzvektor und der Eingangsvektor, welche die Teil-PWM-Signale
darstellen, dem Eingang jeder Schaltstromquelle 1 über einen
entsprechenden Eingangsanschluss 2 zugeführt. Alle
Referenzvektoren sind zuvor in einer PWM-Signalspeicherschaltung 3
gespeichert worden. Ein Teil-PWM-Signal, welches den
Eingangsvektoreingang für die Quelle 1 angibt, und ein Teil-PWM-Signalimpuls,
welcher den aus dem PWM-Signalspeicher 3 ausgelesenen
Referenzvektor darstellt, werden gleichzeitig auf die Eingänge einer
exklusiven ODER-Schaltung 4 gegeben und bilden auf diese Weise
ein PWM-Signal, dessen Impulsbreite der absoluten Differenz
zwischen den Signalen entspricht. Dieses PWM-Signal steuert die
Schaltstromquelle an zur Erzeugung eines konstanten Stromes für
einen der Impulsbreite entsprechenden Zeitraum. Auf diese Weise
wird ein Stromimpuls erzeugt.
-
Die Ausgänge einer Anzahl k von Schaltstromquellen für die
Zuführung der Teil-PWM-Signale der höheren vier Bit sind an einen
gemeinsamen Strom-Bus S angeschlossen. Gleichermaßen sind die
Ausgänge einer Anzahl k von Schaltstromquellen für die
Zuführung der Teil-PWM-Signale der niedrigeren 4Bit an einen
gemeinsamen Strom-Bus 6 angeschlossen. Stromimpulse, welche von den k
Schaltstromquellen, denen die Teil-PWM-Signale für die höheren
4Bit zugeführt werden, werden auf dem gemeinsamen Strom-Bus 5
addiert, während Stromimpulse, die von den k Schaltstromquellen
erzeugt werden, denen die Teil-PWM-Signale der niedrigen 4Bit
zugeführt werden, werden auf dem gemeinsamen Strom-Bus 6
Zusammenaddiert.
-
Die addierten Stromimpulse werden durch Integration in einer
Kapazität in eine Gesamtladung Qtotal umgewandelt, die
proportional der Gesamtimpulsbreite der Stromimpulse ist, wobei
Referenzladungszählerschaltungen 7 und 8 verwendet werden. Jede der
Zählerschaltungen 7 und 8 hat daher eine Integrationsfunktion
und eine Digitalisierungsfunktion zum Digitalisieren der
Gesamtladung Qtotal in Realzeit in Einheiten einer Referenzladung.
Die Zählerschaltungen 7 und 8, welche den Teil-PWM-Signalen für
die höheren 4Bit bzw. den Teil-PWM-Signalen für die niedrigeren
4Bit entsprechen, sind einander äquivalent und haben einen
Aufbau, wie ihn Fig. 4 zeigt.
-
Weitere Extraladungen, die als Quantisierungsfehler in den
Referenzladungs-Zählerschaltungen 7 und 8 auftreten, werden
zeitseriell durch Ladungs-/Zeit-Konverterschaltungen 9 bzw. 10
digitalisiert, um die zeitliche Auflösung der Berechnung zu
verbessern. Die Ladungs-/Zeit-Konverterschaltungen 9 und 10,
die den Teil-PWM-Signalen für die höheren bzw. niedrigeren 4Bit
entsprechen, sind einander äquivalent und haben eine Struktur,
wie sie Fig. 5 zeigt.
-
Die digitalisierten Werte werden durch digitale
Zählerschaltungen 11 bis 14 zusammenaddiert und, in Form binärer
Digitalsignale als Additionsergebnis der PWM-Signale ausgegeben. Die
digitalen Zählerschaltungen 11 und 12, welche den Teil-PWM-Signalen
für die höheren 4Bit bzw. den Teil-PWM-Signalen für die
niedrigeren 4Bit entsprechen, sind einander gleichwertig. Auch sind
die digitalen Zählerschaltungen 13 und 14 einander
gleichwertig. Anschließend verschiebt die digitale Zählerschaltung 15
das Berechnungsergebnis der PWM-Signale für die höheren 4Bit um
4 Bit in Richtung der höchsten Wertigkeit (MSB-Richtung) und
addiert sie zu den Berechnungsergebnissen der Teil-PWM-Signale
für die niedrigeren 4Bit, und auf diese Weise erhält man einen
Distanzberechnungswert.
-
Fig. 3 zeigt ein Beispiel für einen Aufbau der PWM-
Signalspeicherschaltung 3. Der Speicher umfasst hauptsächlich
einen Mehrphasentaktgenerator 60 und eine SRAM-Schaltungs-Array
17. Der von der Schaltung 16 erzeugte Mehrphasentakt adressiert
sequentiell die in der SRAM-Schaltungs-Array 17 enthaltenen
SRAMs 1 - m. Beim Einschreiben wird das Eingangs-PWM-Signal
unter Anwendung der Verzögerungszeit D digitalisiert und in die
SRAM-Schaltungs-Array 17 in Form einer Folge von Einsen
eingeschrieben. Beim Lesen werden andererseits aufeinanderfolgende
Einsen, die in der SRAM-Schaltungs-Array 17 gespeichert sind,
in ein Einheiten der Verzögerungszeit D ausgelesen, und so wird
das PWM-Signal erzeugt. Diese Operationen werden durch
Aktivierung der Mehrphasentaktschaltung unter Verwendung des PWM-
Signals durchgeführt und damit außersynchron zueinander.
-
Fig. 4 zeigt ein Beispiel eines Schaltungsaufbaus der
Referenzladungs-Zählerschaltung 7 (oder 8). Die Referenzladungs-
Zählerschaltung digitalisiert Stromimpulse, welche mit Hilfe
des gemeinsamen Strom-Busses 5 (oder 6) addiert worden sind.
Speziell umfasst die Schaltung 7 (oder 8) hauptsächlich zwei
Integrationskondensatoren 18 und 19, zwei Chopper-Spannungsvergleichsschaltungen
21 und 22 zum Vergleichen der
integrierten Spannungen an den Kondensatoren mit einer externen
Referenzspannung Vref, eine Verriegelungsschaltung 22 zur Steuerung
der Integrations- und Entladungsvorgänge der
Integrationskondensatoren 18 und 19, und einen Impulsgenerator 23 zur
Erzeugung eines kurzen Impulses jedes Mal, wenn sich der Zustand der
Verriegelungsschaltung ändert.
-
Die beiden Integrationskondensatoren 18 und 19 haben dieselbe
Kapazität. Der andere Belag des Integrationskondensators 18,
welches nicht mit dem Kondensator 19 verbunden ist, liegt an
einem Schalter 24, mit dem der Kondensator an den gemeinsamen
Strom-Bus angeschaltet bzw. von ihm abgeschaltet werden kann,
sowie an einem Schalter 26, der zur Entladung mit einem
Masseanschluss 30 verbunden ist. Gleichermaßen ist der andere Belag
des Integrationskondensators 19 mit einem Schalter 25
verbunden, mit dem dieser Kondensator an den gemeinsamen Strom-Bus
angeschlossen bzw. von ihm abgetrennt werden kann, sowie an
einem Schalter 27, der zur Entladung am Masseanschluss 30 liegt.
Der Verbindungspunkt zwischen den Kondensatoren 18 und 19 liegt
an Masse. Diese Schalter sind jeweils mit den
Ausgangsanschlüssen 28 und 29 der Verriegelungsschaltung 22 verbunden und
arbeiten gegenphasig zueinander, so dass die
Integrationskondensatoren 18 und 19 ebenfalls gegenphasig arbeiten. Wenn also
einer der Kondensatoren Stromimpulse auf den Strom-Bus
integriert, wird der andere so gesteuert, dass er sich entlädt. Wenn
die integrierte Spannung auf den Integrationskondensator, der
nunmehr mit dem Strom-Bus 6 verbunden ist und nun die
Integration ausführt, gleich der externen Referenzspannung Vref wird,
dann wird das Ausgangssignal der entsprechenden der
Spannungsvergleichsschaltungen 20 und 21, die in einer späteren Stufe
liegen, invertiert, und damit ändert sich der Zustand der
Verriegelungsschaltung 22, und der jeweils an den gemeinsamen
Strom-Bus 6 angeschlossene der beiden Kondensatoren 18 und 19
wird gegen den anderen ausgetauscht. Gleichzeitig erzeugt der
Impulsgenerator 23 einen kurzen Impuls, welcher von einer nach
der Schaltung 15 liegenden asynchronen Zählerschaltung 31
gezählt wird. Die Zählerschaltung 31 entspricht den digitalen
Zählerschaltungen 11 und 12 der Fig. 2.
-
Obgleich diese Ausführungsform die Referenzladungs-
Zählerschaltung 7 gemäß Fig. 4 verwendet und die beiden
Integrationskondensatoren 18 und 19 enthält, ist diese
Ausführungsform nicht auf die Schaltung 7 beschränkt, sondern kann auch
abgewandelt werden, so dass nur ein einziger
Integrationskondensator zur Realisierung der gleichen Funktion benutzt wird.
-
Ist die Kapazität jedes der Integrationskondensatoren 18 und 19
Cint und die externe Referenzspannung Vref, dann wird die
Gesamtladung Qtotal in Einheiten von Qstd = Cint·Vref digitalisiert.
Nimmt man an, dass der digitale Wert A ist, dann gilt die
Gleichung Qtotal = AQstd + Qr, wobei Qr (< Qstd) den
Quantisierungsfehler darstellt.
-
Fig. 5 zeigt ein Beispiel für den Aufbau der Ladungs-/Zeit-
Konverterschaltung 9 (oder 10) sie enthält einen
Mehrphasentaktgenerator 33, der aus einer Anzahl m von in Reihe
geschalteten Verzögerungsschaltungen 32 besteht, und eine
Registerschaltung 35, die aus einer Anzahl m von in Reihe geschalteten
DFF-Schaltungen 34 besteht, welche den Verzögerungsschaltungen
32 entsprechen. Jede Verzögerungsschaltung 32 erzeugt einen
einzelnen Impuls von einer. Breite, die nicht größer als ihre
Zeitverzögerung ist, wenn der kurze Ausgangsimpuls auftritt.
Als Ergebnis erzeugt der Mehrphasentaktgenerator 33 eine Anzahl
m von unabhängigen, aufeinanderfolgenden Impulszügen. Wenn jede
der den DFF-Schaltungen 34 entsprechenden
Verzögerungsschaltungen 32 einen Impuls erzeugt, dann wird ein TorTransistor 39
oder 40 zur Verbindung eines der Ausgänge der
Verriegelungsschaltung mit einer Differenzial-Bitleitung 37 oder 38 eingeschaltet,
so dass der Zustand der Differenzial-Bitleitung in
das Register 35 eingeschrieben wird. Dadurch wird der Zustand
der Differenzial-Bitleitung im Register durch den
Mehrphasentaktgenerator 33 in Einheiten der Verzögerungsleitung D
eingeschrieben, und der gespeicherte Inhalt wird sequenziell in
Synchronismus mit externen Takten ausgelesen.
-
Die Differenzial-Bitleitungen 37 und 38 jeder der Ladungs-/
Zeit-Konverterschaltungen 9 und 10 der Fig. 5 sind mit der
Verriegelungsschaltung 22 der Referenzladungszählerschaltung 7
der Fig. 4 verbunden. Nachdem der digitalisierte Wert A der
Gesamtladung Qtotal gebildet ist, werden die in Frage kommende
Schaltstromquelle 1 und der Mehrphasentaktgenerator 33
gleichzeitig eingeschaltet und integrieren zusätzlich einen
Referenzstrom Iref und speichern den Zustand der Differenzial-Bitleitung
im Register. Der Zeitraum für die Durchführung der zusätzlichen
Integration bis zum Zustand der Änderung der
Verriegelungsschaltung 22 wird als Folge abwechselnder Einsen und Nullen im
Register gespeichert, und der Zustand der Schaltung 22 nach dem
Ende wird nach der Folge von Zahlen gespeichert. Eine
Synchronzählerschaltung 36, die auf das Register 35 folgt, zählt die
Ausgänge der Ladungs-/Zeit-Konverterschaltung 9 oder 10
synchron mit dem Lesetakt, und auf diese Weise erhält man vom
Ausgang des Registers eine Anzahl B von Ausgangssignalen, die in
den DFF-Schaltungen 34 als Einsen und Nullen gespeichert
werden. Die Synchronzählerschaltung 36 entspricht den digitalen
Zählerschaltungen 13 und 14 der Fig. 2.
-
Genügt der Referenzstrom Qstd = sDIref, dann stellt B den Wert
dar, der durch Digitalisierung der integrierten Ladung Qr in
Einheiten von DIref erhalten wird. In diesem Falle wird
Qr = BDIref + Q'r gebildet, und Q% (< DIref) stellt den
Quantisierungsfehler der Ladungs-/Zeit-Konverterschaltung 9 oder 10
dar.
-
Aus dem von der Referenzladungszählerschaltung 7 erhaltenen
digitalisierten Wert A und dem von der Ladungs-/Zeit-
Konverterschaltung 9 oder 10 erhaltenen digitalen Wert B lässt
sich bestimmen, dass das Additionsergebnis 2c A + B ist, wobei
s = 2c ist. Die binäre digitale Darstellung lässt sich
realisieren durch Verbinden der asynchronen Zählerschaltung 31 mit der
synchronen Zählerschaltung 36, wobei die niedrigerstelligen
Bits der Schaltung 31 als c Bits eingestellt werden.
-
Wie oben beschrieben, werden in der
PWM-Signaldistanzberechnungsschaltung der ersten Ausführungsform k-dimensionale
8Bit-PWM-Signale in eine Anzahl k von Teil-PWM-Signalen für die
höheren 4Bit und eine Anzahl k von Teil-PWM-Signalen für die
niedrigeren 4Bit unterteilt. Jedes PWM-Signal wird einer
entsprechenden Schaltstromquelle 1 der Distanzberechnungsschaltung
über einen Eingangsanschluss 2 als Eingangssignal zugeführt.
Diejenigen Schaltstromquelen 1, welche die Teil-PWM-Signale für
die höheren 4Bit erhalten und mit einem "H" bezeichnet sind,
sind mit dem Strom-Bus 5 verbunden, während die
Schaltstromquelle 1, der die Teil-PWM-Signale für die niedrigeren 4Bit
zugeführt werden und die mit "L" bezeichnet sind, an den Strom-
Bus 6 angeschlossen sind. Die den Strom-Bussen 5 und 6 als
Ausgangssignale zugeführten Stromimpulse werden abwechselnd von
den beiden Integrationskondensatoren 18 und 19 integriert, die
mit jeweils einem der Strom-Busse verbunden sind. Wie erwähnt,
werden die Kondensatoren 18 und 19 durch die
Verriegelungsschaltung so gesteuert, dass einer von ihnen Stromimpulse
integriert, während der andere den in ihm angesammelten Strom
entlädt, und dass die Arbeitsweise der Kondensatoren
miteinander vertauscht wird, wenn die den integrierten Stromimpulsen
entsprechende Integrationsspannung die Referenzspannung
erreicht hat. Die Anzahl der Zustandsänderungsvorgänge der
Verriegelungsschaltung 22 wird durch die asynchrone
Zählerschaltung 31 gezählt, um einen digitalisierten Wert der Gesamtintegrationsladung
zu erhalten. Darüber hinaus werden die
integrierten Ladungen, die in den Integrationskondensatoren 18 und 19
verbleiben, als ein Quantisierungsfehler betrachtet und duch
eine zusätzliche Integration des Referenzstroms in der Ladungs-
/Zeit-Konverterschaltung 9 oder 10 in einen Zeitraum
umgewandelt, der vom Beginn der Integration bis zu dem Zeitpunkt
benötigt wird, wo die Spannung die Referenzspannung erreicht hat.
Dies führt zu einer zehnfachen Erhöhung der Auflösung bei
diesem Betrieb.
-
Die so einzeln verarbeiteten Teil-PWM-Signale für die höheren
und die niedrigeren 4Bit werden von der in der letzten Stufe
enthaltenen digitalen Zählerschaltung 15 zusammenaddiert. Bei
dieser Addition verschiebt die digitale Zählerschaltung 15 das
Berechnungsergebnis der Teil-PWM-Signale für die höheren 4Bits
um 4 Bit in die höchstwertige Richtung und addiert sie zu den
Berechnungsergebnissen der Teil-PWM-Signale für die niedrigeren
4Bit.
[Zweite Ausführungsform]
-
Bei der Ausführungsform nach Fig. 2 werden die Teil-PWM-
Signale für die höheren und die niedrigeren 4Bit parallel
verarbeitet unter Verwendung der jeweiligen Schaltung 7, 9, 11, 13
und der Schaltung 18, 12 und 14, welche unabhängig voneinander
sind. Die Ausführungsform kann jedoch gemäß Fig. 6 modifiziert
werden, wobei die an einen gemeinsamen Strom-Bus 41
angeschlossenen Berechnungsschaltungen 42, 43 etc., durch zeitserielle
Verarbeitung die Berechnungsergebnisse der Signale für die
höheren und die niedrigeren Bits in Registern für höhere und
niedrigere Bit speichern können, welche in ihnen enthalten
sind. Die zeitserielle Verarbeitung erfordert keine besondere
Schaltung, sondern kann durch eine übliche elektronische
Schaltung und entsprechendes Verfahren durchgeführt werden. Bei der
zweiten Ausführungsform werden die Teil-PWM-Signale für die höheren
und die niedrigeren 4Bit als Eingangssignale zeitseriell
auf eine einzige Schaltstromquelle 44 gegeben. Jede
Schältstromquelle 44 ist an den gemeinsamen Strom-Bus 41
angeschlossen. Jede der mit dem gemeinsamen Strom-Bus 41 verbundenen
Referenzladungszählerschaltungen 42 und mit der Schaltung 42
verbundenen Ladungs-/Zeit-Konverterschaltungen 43 verarbeitet auch
zeitseriell die Teil-PWM-Signale für die höheren und
niedrigeren 4Bit und gibt auf diese Weise die verarbeiteten Teil-PWM-
Signale für die höheren 4Bit an die digitalen Zählerschaltungen
45 und 47 und die verarbeiteten Teil-PWM-Signale für die
niedrigeren Bit an die digitalen Zählerschaltungen 46 und 48 aus.
Die Ausgänge der Zählerschaltungen 47 und 48 werden einer
digitalen Zählerschaltung 49 zugeführt, wo die
Berechnungsergebnisse der Teil-PWM-Signale für die höheren 4Bit um 4 Bit in die
höchstwertige Richtung verschoben werden und zu den
Berechnungsergebnissen der Teil-PWM-Signale für die niedrigen 4Bit
addiert werden, so dass man einen Distanzberechnungswert
erhält. Die digitalen Zählerschaltungen 45 und 46 entsprechen den
digitalen Zählerschaltungen 11 und 12 in Fig. 2, die digitalen
Zählerschaltungen 47 und 48 entsprechen den digitalen
Zählerschaltungen 13 und 14 in Fig. 2, und die digitale
Zählerschaltung 49 entspricht der digitalen Zählerschaltung 15 in Fig. 2.
-
Wenn auch die beschriebenen Ausführungsformen jeweils auf eine
PWM-Signal-Distanzberechnungsschaltung gerichtet sind, welche
einer Anzahl k von 8Bit-PWM-Signalen in eine Anzahl k von Teil-
PWM-Signalen für die höheren und die niedrigeren 4Bit aufteilt,
versteht es sich, dass die Erfindung nicht auf diese
Ausführungsformen oder auf Schaltungen zur Berechnung von PWM-
Signaldistanzen beschränkt ist.
-
Wie gesagt hat die PWM-Verarbeitungsschaltung die folgenden
Vorteile:
-
Die für die Bearbeitung einer Impulsbreite erforderliche
maximale Bearbeitungszeit lässt sich reduzieren auf 2-m(1-1/n)
durch
Darstellung eines mBit PWM-Signals mit einer Anzahl n von Teil-
PWM-Signalen (wobei n ein Divisor von m ist). Weiterhin können
die Teil-PWM-Signale durch eine Impulsmodulationsschaltung
parallel verarbeitet werden, und die Genauigkeit der m-Bit-
Reihenfolge der Verarbeitungsergebnisse lässt sich erhalten,
wenn man sie digital synthetisiert.