DE69737431T2 - Trockenätzprozesskontrolle durch elektrisch polarisierte Stopübergänge - Google Patents

Trockenätzprozesskontrolle durch elektrisch polarisierte Stopübergänge Download PDF

Info

Publication number
DE69737431T2
DE69737431T2 DE69737431T DE69737431T DE69737431T2 DE 69737431 T2 DE69737431 T2 DE 69737431T2 DE 69737431 T DE69737431 T DE 69737431T DE 69737431 T DE69737431 T DE 69737431T DE 69737431 T2 DE69737431 T2 DE 69737431T2
Authority
DE
Germany
Prior art keywords
etching
semiconductor substrate
layer
junction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737431T
Other languages
English (en)
Other versions
DE69737431D1 (de
Inventor
Eric Mountain View Peeters
Joel A. Rochester Kubby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of DE69737431D1 publication Critical patent/DE69737431D1/de
Application granted granted Critical
Publication of DE69737431T2 publication Critical patent/DE69737431T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf Verfahren für das selektive Ätzen von Halbleitermaterialien. Insbesondere bezieht sich die vorliegende Erfindung auf einen Prozess zur Mikrobearbeitung eines Substrates, welches mit einem elektrisch polarisierten Stoppübergang zur Steuerung der Ätztiefe ausgestattet ist.
  • Mikroelektromechanische Systeme (Microelectromechanical systems: MEMS) sind Mikroeinrichtungen, welche verbreitet als fortschrittliche Sensoren, mikrofluidische Steuerungen oder Mikromaschinen verwendet werden. Fortschrittliche MEMS-Sensoren sind in Automobilen, medizinischen Geräten oder Prozess-Steueranwendungen zu finden und sie stellen genaue Bestimmungen von Druck, Temperatur, Beschleunigung, Gaskonzentration, und vielen anderen physikalischen oder chemischen Zuständen bereit. Mikrofluidische Steuerungen schließen Mikroventile für die Beeinflussung von Gasen oder Flüssigkeiten, Flussmesser und Tintenstrahldüsen ein, während Mikromaschinen, Mikroaktuatoren, bewegliche Mikrospiegelsysteme, taktile, sich bewegende Baugruppen und Einrichtungen wie Hebel für die Atomkraftmikroskopie einschließen. Üblicherweise werden Mikroeinrichtungen aus Halbleitermaterialsubstraten wie etwa kristallinem Silizium hergestellt, welches vielfach erhältlich ist in der Form einer Halbleiterscheibe, welche verwendet wird, um integrierte Schaltungen herzustellen.
  • Wegen der Gemeinsamkeit des Materials kann die Herstellung von Mikroeinrichtungen aus einem Halbleiterscheibensubstrat den Vorteil der außerordentlichen Erfahrung sowohl in Ätztechniken der Oberfläche als auch des Volumenmaterials nutzen, welche durch die Halbleiter verarbeitende Industrie für die Herstellung von integrierten Schaltungen (integrated circuit: IC) entwickelt hat. Das Oberflächenätzen, welches bei der IC-Herstellung für die Festlegung von dünnen Oberflächenmustern in einer Halbleiterscheibe verwendet wird, kann modifiziert werden, um die unterschneidende Opferätzung von dünnen Schichten der Halbleitermaterialien zu ermöglichen, um bewegliche Elemente zu schaffen. Die Volumenätzung, welche typischerweise bei der IC-Herstellung verwendet wird, wenn tiefe Gräben oder Kontaktlöcher in einer Scheibe unter Verwendung von anisotropen Ätzprozessen ausgebildet werden müssen, kann verwendet werden, um auf präzise Weise Kanten oder Gräben in Mikroeinrichtungen herzustellen. Sowohl das Oberflächen- als auch das Volumenätzen von Scheiben kann als „Nassprozess" unter Verwendung von Chemikalien wie etwa Kaliumhydroxid in Lösung ablaufen, um nicht maskiertes Material von der Scheibe zu entfernen. Für den Aufbau von Mikroeinrichtungen ist es sogar möglich, Techniken der anisotropen Nassprozesse anzuwenden, welche sich auf unterschiedliche kristallographische Orientierungen des Materials oder die Verwendung von elektrochemischen Ätzstoppern abstützen, um Komponenten von Mikroeinrichtungen festzulegen. US-A-5 242 533 bezieht sich auf ein Verfahren zur Strukturierung eines Halbleitersubstrats unter Verwendung einer Nassprozess-Ätztechnik. Das Verfahren verwendet pn-Übergänge, welche in der Verarmungsrichtung polarisiert sind, um als Ätzstopp für anisotrope Ätzmittel zu wirken. Unglücklicherweise werden die Freiheitsgrade bei der Auslegung von komplexen Mikroeinrichtungen stark eingeschränkt, wenn Techniken des Nassätzens verwendet werden. Die nasse Bearbeitung wird durch die Abhängigkeit von der Kristallorientierung im Halbleiter und die verwendeten Materialien und Ätzmittel stark eingeschränkt. Mehr noch sind Mikroeinrichtungen, welche dünne ausladende Strukturen enthalten, häufig empfindlich für Schäden aufgrund von hydrodynamischen Kräften, welche während der nassen Bearbeitung auftreten.
  • Eine alternative Ätzbearbeitungstechnik, welche größere Freiheiten bei der Auslegung von Mikroeinrichtungen ermöglicht, ist üblicherweise als „Trockenätzbearbeitung" bekannt. Diese Bearbeitungstechnik vermeidet viele der Probleme, welche mit nassen Ätzprozessen bei Mikroeinrichtungen verbunden sind und ist insbesondere für anisotropes Ätzen von feinen Strukturen geeignet. Die Trockenätzbearbeitung umfasst viele Techniken des Ätzens in der Gas- oder Plasmaphase, welche von stark anisotropen Zerstäubungsprozessen, welche eine Scheibe mit Atomen oder Ionen von hoher Energie bombardieren, um die Atome der Scheibe in die Dampfphase zu versetzen (z.B. Ionenstrahlfräsen) bis zu einigermaßen isotropen Techniken mit Plasma von niedriger Energie, welche einen Plasmastrom welcher chemisch reaktive Ionen enthält gegen die Scheibe richten, um die Bildung von flüchtigen Reaktionsprodukten einzuleiten. Zwischen den Zerstäubungstechniken mit hoher Energie und den Plasmatechniken mit niedriger Energie liegt ein besonders nützlicher Trockenätzprozess, welcher als reaktives Ionenätzen bekannt ist.
  • Reaktives Ionenätzen betrifft das Richten eines Ionen-enthaltenden Plasmastromes gegen eine Halbleiterscheibe für ein gleichzeitiges Zerstäuben und Plasmaätzen. Reaktives Ionenätzen bewahrt einige der Vorteile der Anisotropie, welche mit Zerstäuben verbunden sind, wenngleich es immer noch reaktive Plasmaionen zur Ausbildung von Reaktionsprodukten in der Dampfphase in Reaktion auf die Berührung der reaktiven Plasmaionen mit der Scheibe bereitstellt. In der Praxis wird die Rate des Scheibenmaterialabbaus stark verbessert verglichen mit entweder nur Zerstäubungstechniken oder nur Plasmatechniken mit niedriger Energie. Das reaktive Ionenätzen weist daher das Potential auf, ein überlegener Ätzprozess für die Herstellung von Mikroeinrichtungen zu sein, wobei relativ hohe, anisotrope Ätzraten aufrecht erhalten werden können.
  • Selbst wenn Trockenätztechniken wie etwa reaktives Ionenätzen ein anisotropes Ätzen einer Halbleiterscheibe mit einer hohen Geschwindigkeitsrate erlauben, ist unglücklicherweise für die Hersteller von Mikroeinrichtungen die Genauigkeit der Trockenätztechniken immer noch für viele Anwendungen bei Mikroeinrichtungen nicht ausreichend. Wenn beispielsweise Gräben einer bestimmten Tiefe in einer Scheibe festgelegt werden müssen, kann trockenes Ätzen durch reaktives Ionenätzen oder eine andere geeignete Technik für eine bestimmte, empirisch festgelegte Dauer stattfinden. Diese Technik, die als zeitbegrenztes Ätzen bekannt ist, nimmt an, dass alle Gräben über die Scheibe mit derselben Tiefe ausgenommen werden, wenn alle Ätzbedingungen konstant gehalten werden. Wenn der Plasmastrom nichtvariierend über die Scheibe hinweg ist, das Scheibenmaterial homogen und von konstanter Dicke ist, und die Reaktionsprodukte mit identischen Raten entfernt werden, sollten beispielsweise alle Gräben identischer Größe und Form über die Scheibe mit derselben Tiefe ausgenommen werden. Es ist jedoch zu würdigen, dass die vorstehenden Faktoren im Allgemeinen nicht konstant sind. Änderungen in dem Plasmastrom, Ungleichmäßigkeiten in der Scheibendicke (typischerweise in der Größenordnung von 300 nm über eine Scheibe), Unterschiede in den Materialien oder der Positionierung, und Unterschiede in der Reaktionsentfernungsrate werden alle die Genauigkeit der Ätzung ungünstig beeinflussen. Dies trifft insbesondere zu, wenn die Gräben hinsichtlich Form und Abmessungen variieren, wobei große Gräben im Allgemeinen viel schneller als kleine Gräben ausgenommen werden, insbesondere aufgrund der verminderten Entfernungsrate der Ionenreaktionsprodukte im dampfförmigen Zustand von den kleineren Gräben. Wenngleich verschiedene nützliche Schritte wie etwa die Beobachtung der Ätzraten in Realzeit ausprobiert wurden, ist es in der Praxis sehr schwierig, eine Genauigkeit der Ätztiefe bis zu weniger als 300 nm sogar für benachbarte Strukturen zu erreichen. Die Genauigkeit der Ätztiefe und Steuerung der Dicke während der Mikrobearbeitung von auf der Scheibe weit auseinanderliegenden Strukturen oder Mikrostrukturen auf unterschiedlichen Scheiben ist typischerweise sogar schlechter.
  • Da die derzeitigen Herstellungstechniken von Mikroeinrichtungen erheblichen Begrenzungen unterliegen, wird dementsprechend ein Prozess zum Aufbau und zur Herstellung von Mikroeinrichtungen benötigt, welcher durch kristallographische Orientierung eines Materials oder durch die Materialauswahl nicht begrenzt ist, und ferner nicht wesentlich begrenzt ist in der Dicke, eine hohe Reproduzierbarkeit aufweist, und mit bestehenden Herstellungsprozessen für integrierte Schaltkreise und den Ausrüstungen kompatibel ist. Der Prozess sollte die Herstellung einer Mikroeinrichtung mit Ätztiefengenauigkeit zu bis etwa 100 nm erlauben. Für höchste Produktionsausbeuten bei Mikroeinrichtungen muss diese Ätztiefengenauigkeit über ein Scheibensubstrat erhalten bleiben und sogar zwischen den Scheiben. Weiterhin sollte eine derartige Genauigkeit der Mikrobearbeitung erhalten bleiben unabhängig von der Größe der Merkmale, wobei die Tiefe von kleinen einzelnen Gräben in Mikrometerbreite genauso genau festgelegt ist wie große Gräben von 100 Mikrometer Breite.
  • Zusammenfassung der Erfindung
  • Es ist das Ziel der Erfindung, ein Verfahren zur Mikrobearbeitung eines Substrates bereitzustellen, welches ermöglicht, dass eine Mikroeinrichtung mit einer Ätztiefe von hoher Genauigkeit hergestellt wird, welche über das Scheibensubstrat und zwischen den Scheiben erhalten bleibt.
  • Die Erfindung erreicht dieses Ziel durch Bereitstellen eines Verfahrens zur Mikrobearbeitung, welches die Schritte gemäß Anspruch 1 umfasst.
  • Die vorliegende Erfindung legt einen Trockenätzprozess zur Mikrobearbeitung fest. Der Prozess erfordert ein Substrat, welches mindestens einen pn-Übergang zwischen zwei Materialien aufweist. Das Substrat kann Halbleiter (z.B. Silizium, Germanium oder Galliumarsenid) einschließen und die Materialien können verschiedene p- oder n-dotierte Halbleiter einschließen. Über den mindestens einen pn-Übergang des Substrates wird eine Vorspannung angelegt und es wird ein Ionen-enthaltendes Plasma gegen das Substrat gerichtet, um das Substrat zu ätzen. Wegen der angewandten Vorspannung wird das Ätzen erheblich verlangsamt oder im Wesentlichen abgestoppt, wenn die Ätztiefe den pn-Übergang erreicht.
  • Bei bestimmten Ausführungsformen wird der pn-Übergang in dem Substrat durch flächengleiches oder gemustertes Epitaxialwachstum einer Schicht vom n-Typ auf einer Halbleiterscheibe vom p-Typ ausgebildet, oder alternativ durch epitaxiales Wachstum einer Schicht vom p-Typ auf einer Scheibe vom n-Typ. In einer weiteren Ausführungsform kann ein pn-Übergang durch Scheibenverkleben einer Siliziumscheibe vom p-Typ und einer Siliziumscheibe vom n-Typ ausgebildet werden, um ein Siliziumsubstrat mit einer p-Schicht und einer n-Schicht auszubilden. Das Siliziumsubstrat wird in einer herkömmlichen Trockenätzeinrichtung angeordnet, wobei die n-Schicht einem Strom von negativen, chemisch reaktiven Ionen wie etwa Fluorionen in einem Fluorkohlenstoffplasma gegenüberliegt. Die aufrecht erhaltene Sperrvorspannung ist geringer als ungefähr die Durchschlagsspannung der pn-Übergänge in Silizium, typischerweise ungefähr 50 bis ungefähr 100 V, wenngleich dieselbe für bestimmte Konfigurationen bis zu 300 V betragen kann. Um das anisotrope Ätzen der Siliziumscheibe zu verstärken und die Zerstörung der Seitenwände zu vermindern, kann durchgehend in dem Ätzprozess ein Beschichtungszyklus aufrecht erhalten werden. Ein erodierbares Schutzmaterial (z.B. eine Polymerbeschichtung) wird periodisch auf das Siliziumsubstrat angewandt, um Schaden an den Seitenwänden an der n-Schicht zu begrenzen, während immer noch das tiefe Ätzen in das Substrat ermöglicht wird. Alternativ ist es in bestimmten Ausführungsformen möglich, diesen Beschichtungszyklus durch Vorsehen eines geeignet gekühlten Substrates (typischerweise weniger als 20 °C) und geeigneter Auswahl der Reaktionskomponenten wegzulassen, wobei die gewünschten anisotropen Ätzraten erreicht werden.
  • Der Aufbau von Mikroeinrichtungen in festgelegten Mustern wird durch Maskieren des Siliziumsubstrates mit einer gemusterten Schutzschicht ermöglicht. Diese gemusterte Schutzschicht (Maske) legt eine maskierte Oberfläche fest, welche im Allgemeinen während des Prozesses nicht wegerodiert wird, wodurch das darunter liegende Substrat von der Ätzung geschützt wird. Der Teil des Substrates, welcher nicht mit einer gemusterten Schutzschicht maskiert ist, stellt eine ätzbare Oberfläche dar. In bestimmten Ausführungsformen kann die Mustersteuerung durch selektive Diffusionen oder Implantieren von Dotierungen in eine Scheibe erweitert werden, um beispielsweise einen gemusterten p-Schicht-Heteroübergang herzustellen, welcher nicht mit der darüberliegenden n-Schicht flächengleich ist. Wenn der pn-Übergang nicht koextensiv und durchgehend in einer Scheibe ist, ist ein komplettes Durchätzen durch das Substrat in diesen gemusterten Gebieten möglich, welche einen darunter liegenden pn-Übergang nicht aufweisen.
  • In einer bevorzugten Ausführungsform kann das Verfahren der vorliegenden Erfindung durch die Verwendung einer neuartigen Kupplung zum Halten eines Substrates in einer ansonsten herkömmlichen Vorrichtung zum Trockenätzen ausgeführt werden. Die Trockenätzvorrichtung muss für die Mikrobearbeitung eines Substrates geeignet sein, welches eine erste und eine zweite Schicht von unterschiedlichen Materialien aufweist, welche an einem pn-Übergang zusammenkommen und kann irgendeine aus einer Vielzahl von im Handel erhältlichen Trockenätzeinheiten sein. In dieser Ausführungsform der Erfindung weist die Kupplung, welche das Substrat hält, einen ersten elektrischen Kontakt auf, welcher positionierbar ist, um die erste Schicht zu kontaktieren und einen zweiten elektrischen Kontakt auf, welcher positionierbar ist, um die zweite Schicht zu kontaktieren. Der erste und der zweite elektrische Kontakt werden in elektrischer Isolation voneinander gehalten und es wird eine Spannungsquelle an den ersten elektrischen Kontakt der Kupplung verbunden, um ein Spannungspotential über den pn-Übergang des Substrates anzuwenden. Wie der Fachmann würdigen wird, werden, wenngleich individuelle elektrische Kontakte angewendet werden können, typischerweise eine Vielzahl von elektrischen Kontakten verwendet, um die über den pn-Übergang des Substrates angewandte Spannung gleichmäßiger zu verteilen.
  • 1 ist eine Darstellung und verdeutlicht allgemein ein Substrat und eine Substrathaltende Kupplung, welche geeignet ist für die Ausführung der Erfindung, wobei die Kupplung elektrisch isolierte Kontakte aufweist, um eine Vorspannung über einen pn-Übergang in dem Substrat anzuwenden, um einen elektrischen Ätzstopp bereitzustellen;
  • 2 veranschaulicht schematisch ein zweischichtiges Substrat mit einem pn-Übergang und einer Maskenschicht;
  • 3 veranschaulicht schematisch das zweischichtige Substrat der 2 nach einem begrenzten Ätzen eines breiten und eines schmalen Grabens und die Anwendung einer Beschichtung von erodierbarem Material über dem Substrat;
  • 4 veranschaulicht schematisch das zweischichtige Substrat der 3, wobei das Substrat sowohl in dem weiten wie auch dem schmalen Graben nach unten geätzt wird, während die Seitenwände durch die Beschichtung des erodierbaren Materials von der Ätzung geschützt werden;
  • 5 veranschaulicht schematisch das zweischichtige Substrat der 4, wobei das Substrat durch die angewandte Vorspannung von der Ätzung in dem breiten Kanal geschützt wird, während das engkanalige nach unten Ätzen in dem engen Graben fortschreitet;
  • 6 veranschaulicht schematisch das zweischichtige Substrat der 5, wobei das nach unten Ätzen sowohl in dem breiten als auch in dem schmalen Graben etwa mit derselben Genauigkeit der Abmessungen abgeschlossen ist trotz der unterschiedlichen Ätzraten und unterschiedlicher lokaler Substratdicke;
  • 710 veranschaulichen die Herstellung einer Mikroeinrichtung mit Balkenstruktur, wobei die p-dotierten Gebiete nach dem selektiven Ätzen einer n-Schicht zurückbleibt, wobei dies nicht im Schutzumfang der Erfindung enthalten ist; und
  • 1112 sind jeweils schematische Darstellungen einer Unterseite einer nicht flächengleich gemusterten p-Schicht (aus Gründen der Veranschaulichung stark vergrößert) jeweils als Draufsicht und Querschnitt, mit Gebieten der n-Schicht, welche während des Trockenätzprozesses komplett wegerodiert werden können, wobei dies nicht im Schutzumfang der Erfindung enthalten ist.
  • 1 veranschaulicht schematisch eine bestimmte Ausführungsform einer Vorrichtung 10 zum Trockenätzen, welche für die Ausführung der vorliegenden Erfindung geeignet ist. Das Anwenden eines Spannungsunterschiedes zwischen der Elektrode 16 und der Elektrode 18 in einer teilweise evakuierten Reaktionskammer, welche reaktive Gase enthält, bewirkt einen Plasmastrom 12, welcher Ionen 14 enthält. Die Ionen 14 sind üblicherweise negative Ionen wie etwa Fluor (F), können aber auch positive Ionen bei bestimmten Ausführungsformen sein. Die Elektrode 16 ist mit einer ersten Spannungsquelle 20 verbunden (üblicherweise eine negative HF-Spannungsquelle), während die Elektrode 18 mit einer zweiten Spannungsquelle 22 verbunden ist, um einen Spannungsunterschied bereitzustellen. Es ist anzumerken, dass, wenn negative Ionen 14 verwendet werden, die zweite Spannungsquelle 22 bei einer höheren Spannung oder bei Masse gehalten werden muss, um den Ionenfluss von der Elektrode 16 (welche als eine Kathode wirkt) zu der Elektrode 18 (welche als Anode wirkt), zu bewirken. Selbstverständlich sind die Verhältnisse umgekehrt, wenn positive Ionen 14 verwendet werden, wobei die zweite Spannungsquelle 22 bei einer niedrigeren Spannung als die erste Spannungsquelle 20 gehalten wird. Die Elektrode 16 wirkt als eine Anode, während die Elektrode 18 als die Kathode wirkt.
  • Die Kombination von Plasma 12 und Ionen 14 wird gegen ein Substrat gerichtet wie etwa die Halbleiterscheibe 24. Die Scheibe 24 weist mindestens zwei Schichten auf, beispielsweise in 1 als n-Schicht 26 und p-Schicht 28 mit einem pn-Übergang 29. Die Scheibe 24 wird durch eine Scheibenkupplung 30, welche optionalerweise eine kryogene Quelle einschließen kann oder mit derselben verbunden sein kann, fest in Position gehalten. Die Scheibenkupplung 30 kann ebenso mit irgendeinem anderen passenden Kühlmechanismus ausgestattet sein, um die Kühlung der Scheibe 24 unter Raumtemperatur und vorzugsweise zwischen ungefähr 20 und –140 °C zu ermöglichen, um Prozessbedingungen zu modifizieren und anisotrope Reaktionen zu fördern. Um weiterhin die Scheibe 24 physisch festzuhalten und eine optionale Temperatursteuerung bereitzustellen, ermöglicht die Scheibenkupplung 30, dass die Scheibe 24 mit einem ersten elektrischen Kontakt 32 und einem zweiten elektrischen Kontakt 34 verbunden ist. Diese Kontakte 32 und 34 können physisch mit der Kupplung 30 verbunden sein, um die Scheibe 40 zu halten wie in 1 veranschaulicht. Alternativ kann die Kupplung so ausgelegt sein, dass dieselbe nur den Scheibenanschluss für die Kontakte 32 und 34 erlaubt. Die Kontakte 32 und 34 sind elektrisch voneinander isoliert, wobei der erste elektrische Kontakt 32 in elektrischer Verbindung mit der n-Schicht 26 und der zweite elektrische Kontakt 34 in elektrischer Verbindung mit der p-Schicht 28 steht.
  • Bei der veranschaulichten Ausführungsform ist der erste elektrische Kontakt mit der zweiten Spannungsquelle 22 verbunden, welche bei Masse oder irgendeiner anderen gewünschten Spannung gehalten wird. Der zweite elektrische Kontakt 34 ist mit einer dritten Spannungsquelle 36 verbunden. Die dritte Spannungsquelle 36 wird jeweils bei einer niedrigeren Spannung gehalten als die zweite Spannungsquelle 22, wenn Ionen 14 negativ sind, und bei einer höheren Spannung gehalten als die zweite Spannungsquelle 22, wenn die Ionen 14 positiv sind. Wenn der in Sperrschicht vorgespannte pn-Übergang 29 erhalten werden soll, kann die dritte Spannungsquelle 36 eine elektrische DC-Spannungsquelle von weniger als 100 V sein, wobei 25–50 V typisch im Betrieb sind.
  • Gemäß 1 wird ein breiter Graben 40 und ein schmaler Graben 42 durch eine Ätzmaske 45 festgelegt, welche die Scheibe 24 bedeckt. Eine Gasreagenzeinheit 52, welche in der Lage ist, verschiedene Gase auszustoßen, um Plasmazusammensetzung, Druck, oder Verteilung zu variieren, wird allgemein durch einen Kasten angezeigt, welcher benachbart zu den Elektroden 16 und 18 ist. Es ist anzumerken, dass das Ausgeben und Überwachen der Gasreaktionskomponenten, die das Plasma erzeugen, kritisch für den Betrieb von Trockenätzanlagen ist und verschiedene Gasabgabemechanismen im Handel erhältlich sind. Die Gasreagenzeinheit ist ebenso in der Lage, optional periodisch Agenzien zur Passivierung wie etwa Polymer-Materialien abzugeben, welche als eine Schutzbeschichtung während des Ätzprozesses dienen. Es ist anzumerken, dass variierende Plasmabedingungen und Zusammensetzungen nicht notwendigerweise eine Änderung in den Reaktionsgasen verlangt, welche durch die Einheit 52 abgegeben werden. In vielen Ausführungsformen der Erfindung kann die Plasmazusammensetzung durch Einstellen der elektrischen Bedingungen oder Drücke angepasst werden, beispielsweise um eine durch Plasma vermittelte Ablagerung einer schützenden Polymerbeschichtung oder Passivierungsschicht durch Erhöhen des Druckes in der Reaktionskammer oder Verminderung des Spannungsunterschiedes zwischen den Elektroden 16 und 18 zu erlauben.
  • Im Betrieb ätzen die in dem Plasma 12 enthaltenen Ionen 14 durch Abschnitte des Substrates, welche nicht durch die Maske 45 abgedeckt sind, nach unten. Bei Nichtvorhandensein einer Vorspannung über den pn-Übergang 29, würde sich die Ionenätzung nach unten durch das Substrat fortsetzen und schließlich komplett durch die Scheibe ätzen. In der vorliegenden Erfindung ist das nach unten Ätzen jedoch im Wesentlichen beendet, wenn der vorgespannte pn-Übergang 29 erreicht wird, vorausgesetzt, dass der pn-Übergang bei einer Vorspannung gehalten wird, welche geringer ist als für den Durchschlag des Übergangs erforderlich und vorausgesetzt, dass die Ionen keine Energiepegel aufweisen, welche erheblich größer sind als die angewandte Vorspannung. Im Falle einer pn-Siliziumscheibe beträgt die Durchbruchspannung ungefähr 50 bis 100 V, wobei pn-Übergänge, welche aus anderen Materialien aufgebaut sind, selbstverständlich unterschiedliche Durchbruchspannungen aufweisen, wie dem Fachmann wohlbekannt. Dementsprechend müssen für den Betrieb der vorliegenden Erfindung die Kupplung 30 und deren zugehöriger erster elektrischer Kontakt 32 und ein zweiter elektrischer Kontakt 34 eine Vorspannung anwenden, welche geringer ist als die Durchbruchspannung des pn-Übergangs des Substrats und der Energiepegel der Ionen 14 muss im Allgemeinen ebenso unterhalb diesem Energiepegel gehalten werden.
  • Im Handel erhältliche Anlagen für Trockenätzprozesse, welche in der Lage sind, die vorstehenden Bedingungen einzuhalten, können in der vorliegenden Erfindung angewandt werden. Geeignete Anlagen zum Trockenätzen werden im Allgemeinen eine oder mehrere Ätzkammern aufweisen, welche auf ein gewünschtes Druckniveau durch ein Vakuumpumpensystem evakuiert werden können. Weiterhin wird eine passende Anlage zum Trockenätzen in der Lage sein, einen Bereich der reaktiven Gase zu dosieren und zu steuern, und geeignete Plasmaquellen aufweisen, wie etwa eine in der Spannung anpassbare Elektrode, welche mit einer HF-Spannungsquelle verbunden ist, um ein Plasma mit Glühentladung zu erzeugen. Verschiedene optische, druckbezogene, elektrische, temperaturbezogene oder Flussratensensoren können verwendet werden, um aktiv die Bedingungen in der Ätzkammer zu beobachten. Eine besonders bevorzugte Anlage für einen Trockenätzprozess, welche für die Ausübung der vorliegenden Erfindung modifiziert werden kann, ist die Multiplex ICP, im Handel erhältlich durch Surface Technology Systems Ltd. (STS), welche teilweise entsprechend einem neuartigen Siliziumätzprozess (Advance Silicon Etching: ASE) betrieben wird, welcher in einer Abhandlung mit dem Titel „Advanced Silicon Etching Using High Density Plasmas", by J.K. Bhardwaj and H. Ashraf, 224 SPIE Vol. 2639 eingehend beschrieben wird. Eine weitere besonders bevorzugte Anlage für einen Trockenätzprozess, welche für die Ausübung der vorliegenden Erfindung modifiziert werden kann, ist die Alcatel Micromachining Etch Tool (A602E), welche im Handel erhältlich ist, durch Alcatel Corporation und zum Teil entsprechend einem Prozess betrieben wird, welcher in einer Abhandlung mit dem Titel „Etching Technology and Applications for „trough-the-wafer" Silicon Etching" und in einer Konferenzabhandlung mit dem Titel „Anisotropic High-Aspect Ratio Etching in a High-Density Plasma" by Craven et al., SPIE Conference on Micromachining and Microfabrication, October 1995 beschrieben wird. Bei dem Alcatelprozess wird ein induktiv gekoppeltes Plasma von hoher Dichte (1011–1013 Ionen/cm2) stromabwärts von einer Substratscheibe erzeugt und eine SF6-Reaktionskomponente verwendet, welche über die Scheibe bei einer Reaktionstemperatur im Bereich von 20 bis –140 °C fließt. Die Scheibe wird bei dieser niedrigen Temperatur durch eine kryogen gekühlte Kupplung gehalten, deren Temperatur gemäß den Anforderungen für die besten Reaktionsbedingungen optimiert werden kann, um stark anisotropes Ätzen des Substrates zu ermöglichen. Bei geeigneten Modifikationen können Anlagen für den Trockenätzprozess von anderen Herstellern ebenso verwendet werden.
  • Die Betriebsfaktoren, deren Modifikation für die Ausführung der vorliegenden Erfindung möglich sein sollte, schließen reagierende Gase, Art der Ionen, Drücke, Temperaturen und Ionenenergiebereiche ein. Die genaue Kombination der Betriebsfaktoren wird sich mit der Zeit ändern und hängt kritisch von den Eigenschaften der Anlage zum Trockenätzen, dem Substrat, den erforderlichen Ätzraten, der notwendigen Anisotropie und anderen dem Fachmann bekannten Faktoren ab. Es können Chlor, Brom oder fluorbasierende Plasmareaktionskomponenten verwendet werden, ebenso wie exotischere Reaktionschemien wenn erforderlich. Es ist beispielsweise für Substrate aus Silizium, amorphem Silizium und polykristallinem Silizium möglich, Fluorkohlenstoffe wie etwa Kohlenstofftetrafluorid CF4, Chlorkohlenstoffe wie etwa Kohlenstofftetrachlorid (CCl4), Kombinationen aus CF4 und zweiatomigen Sauerstoff (O2), CF3Cl, SF6, SF5/Cl, Cl2 + H2, C2ClF5/O2, NF3, BCl3 und viele andere reaktive Gase allein oder in Kombination zu verwenden. Die Konzentration der reaktiven Gase, Gasverteilung, Druckniveau, Energiepegel und sogar Thermodynamik des Substrates (z.B. durch kryogenes Kühlen des Substrats) können angepasst werden, um den Ätzprozess zu optimieren. Bei bestimmten Ausführungsformen können die Plasmareaktionskomponenten sogar passivierende Agenzien einschließen, um das Ätzen der Seitenwand zu vermindern und die Ätzanisotropie zu verbessern.
  • Die Mechanismen zur Plasmaerzeugung von reaktiven Gasen zum Betrieb der vorliegenden Erfindung sind vielfältig und können diejenigen einschließen, welche im Zusammenhang stehen mit herkömmlichen Ätzanlagen für reaktive Ionen (reactive ion etchers: RIE), magnetisch verbessertes RIE (magnetically enhanced RIE: MERIE), Elektron-Zyklotron-Resonanz (ECR), induktiv gekoppeltes Plasma (inductively coupled plasma: ICP), Zylinderätzsysteme, Stromabwärtsätzer, Magnetron-Ionenätzer (MIE), parallele oder gestapelte, parallele Plattenätzer, zylindrische Batchätzer (hexode-type etchers), oder jedes andere passende, Plasma-basierende Trockenätzverfahren, welches in der Lage ist, Ionen einer ausgewählten Art und innerhalb eines gewünschten Energiebereiches zu einem Zielsubstrat zu liefern. Wie vorstehend angemerkt, verwendet eine bevorzugte Ausführungsform der vorliegenden Erfindung eine Multiplex ICP (inductively couple plasma) Trockenätzeinheit, welche von Surface Technology Systems, Ltd. (STS) geliefert wird und gemäß einem Advance Silicon Etching (ASE) Prozess betrieben wird, wenngleich die andere vorstehend aufgeführte Ausführungsform, welche durch Alcatel geliefert wird, ebenso induktiv gekoppeltes Plasma verwendet, um ein Plasma von hoher Dichte für anisotropes Ätzen bereitzustellen.
  • Zusammensetzung und Struktur der Substrate, welche für die Verwendung in Verbindung mit der vorliegenden Erfindung geeignet sind, sind ebenso vielfältig. Halbleiterscheiben mit pn-Übergängen, welche mit gemusterten Diffusionsschichten ausgebildet sind, Ionen implantierte Abschnitte, oder Epitaxialbeschichtungen können ebenso verwendet werden. Halbleiterscheiben können als Scheiben zusammengeklebt werden, und Halbleiterscheiben mit vielfachen Epitaxialschichten von variierender Zusammensetzung können geätzt werden. Halbleitermaterialien geeignet zur Ausbildung von vorgespannten pn-Übergängen können reine Materialien oder geeignet dotierte Materialien (üblicheweise III-V-Dotierungen) einschließen wie etwa Silizium, Polysilizium, amorphes Silizium, Germanium, Kaliumarsenid, GaP, CdSe, CdS, ZnS, AlAs, ZnTe, GaP, GaSb, InP, InSb und verschiedene andere herkömmliche Materialien, die dem Fachmann bekannt sind.
  • Die Substrate können durch verschiedene Typen von Kupplungen gehalten werden. Für den Betrieb der vorliegenden Erfindung muss eine Kupplung in der Lage sein, ein Substrat, welches mindestens zwei Schichten aufweist, um einen pn-Übergang festzulegen, sicher zu halten. Es können Federn, Greifer, Klammern oder andere herkömmliche Hal temechanismen verwendet werden. Zusätzlich zur Einschränkung der Bewegung des Substrates muss eine passende Kupplung weiterhin elektrischen Kontakt mit Schichten auf jeder Seite des Heteroüberganges ermöglichen, und sicherstellen, dass dieser elektrische Kontakt durch die Kupplung nicht kurzgeschlossen wird. Bei bestimmten Ausführungsformen kann eine Kupplung aus zwei oder mehr getrennten Komponenten bestehen, wobei die Komponenten der Kupplung untereinander nicht verbunden sind oder nur durch isolierte Zwischenkomponenten miteinander verbunden sind, um elektrische Isolation zu gewährleisten. Der Fachmann wird erkennen, dass verschiedene, im Handel erhältliche Kupplungen (einschließlich kryogen gekühlter Kupplungen wie etwa die im Alcatel A620E Trockenätzer verwendete) modifiziert werden können, um die notwendigen elektrischen Kontakte zu ermöglichen oder es können kundenspezifisch ausgelegte Kupplungen mit den erforderlichen elektrischen Eigenschaften verwendet werden.
  • Der Betrieb der vorliegenden Erfindung wird in einer bestimmten Ausführungsform schematisch in den 2 bis 6 veranschaulicht. 2 veranschaulicht schematisch ein zweischichtiges Substrat 124 mit einem pn-Übergang 129 zwischen der n-Schicht 126 und der p-Schicht 128. Die p-Schicht 128 ist mit einer negativen Spannungsquelle 136 verbunden und die n-Schicht liegt an Masse, wodurch eine Sperrvorspannung über den pn-Übergang 129 bereitgestellt wird. Die Spannungsquelle 136 liefert einen Spannungspegel, welcher nicht genügt, einen Durchbruch des pn-Übergangs 129 zu bewirken. Das Substrat 124 weist eine herkömmliche positive Widerstandsmaskenschicht 145 auf, um einer Ätzung zu widerstehen, mit einem breiten Grabenzwischenraum 140 und einem schmalen Grabenzwischenraum 142, die darin festgelegt sind.
  • Im Betrieb wird ein Ionen-enthaltendes Plasma gegen das Substrat 124 der 2 gerichtet, wodurch eine nach unten gerichtete Ätzung durch die Grabenzwischenräume 140 und 142 beginnt. Wie aus der 3 ersichtlich, schreitet das nach unten gerichtete Ätzen durch den breiten Zwischenraum 140 allgemein schneller voran als das nach unten gerichtete Ätzen durch den engen Grabenzwischenraum 142, hauptsächlich aufgrund der Schwierigkeit, welche mit der Entfernung der Ionenreaktionsprodukte aus dem schmalen Grabenzwischenraum 142 verbunden ist. Nach einer bestimmten Zeit wird die nach unten gerichtete Ätzung zeitweise gestoppt und eine Schutzschicht 150 aus erodierbarem Material wie etwa Polymeren über dem Substrat 124 und der Maske 145 abgelegt.
  • 4 veranschaulicht schematisch das zweischichtige Substrat der 3, wobei das Substrat immer noch nach unten gerichtet sowohl in dem breiten als auch in dem schmalen Grabenzwischenraum 140 und 142 geätzt wird, während die Seitenwände 152 immer noch von der Ätzung durch die Schutzschicht 150 aus erodierbarem Material geschützt werden. Gemäß 4 kann das nach unten gerichtete Ätzen zur Festlegung eines Grabens für eine bestimmte Zeit andauern, ohne die Seitenwände 152 wesentlich zu Ätzen, wodurch ein stark anisotropes Ätzen bereitgestellt wird. Bevor die Schutzschicht 150 der Seitenwand vollständig wegerodiert ist, wird das Ätzen gestoppt und der Ätzprozess wird zyklisch wiederholt, um die Schutzschicht 150 gemäß 3 zu erneuern. Wenn die Ätztiefen sich auf mehrere hundert Mikrometer belaufen, wird dieser Ätz-/Wiederbeschichtungszyklus typischerweise hunderte von Malen wiederholt. Ein besonders bevorzugter Prozess der vorliegenden Erfindung ist der vorstehend erörterte STS ASE-Grabenprozess.
  • Gemäß 5 besteht ein Hauptvorteil der vorliegenden Erfindung in der Fähigkeit, den Ätzprozess in dem schmalen Zwischenraum 142 mit langsamerer Ätzung fortzuführen, selbst wenn das nach unten gerichtete Ätzen in dem breiten Grabenzwischenraum im Wesentlichen beendet ist, wegen der angewandten Sperrvorspannung über den pn-Übergang 129. Gemäß 6 kann der Ätzprozess fortlaufen, bis das nach unten gerichtete Ätzen sowohl in dem weiten als auch in dem schmalen Kanal mit ungefähr derselben Maßgenauigkeit abgeschlossen ist. Vorteilhafterweise kann die Grabentiefe sowohl für den breiten als auch für den schmalen Zwischenraum 140 und 142 im Wesentlichen identisch sein trotz der unterschiedlichen Ätzraten und selbst bei möglicher unterschiedlicher lokaler Substratdicke.
  • Die 710 verdeutlichen kurz den Aufbau eines anderen Beispieles einer Mikroeinrichtung mit Balkenstruktur, welche aufgebaut wird und welche nicht Bestandteil der vorliegenden Erfindung ist. In 7 wird ein Siliziumsubstrat 200 vom n-Typ in zwei senkrechten Querschnitten gezeigt, wobei dasselbe teilweise mit einer Widerstandsschicht 205 maskiert ist und ein p-dotiertes Gebiet 210 aufweist. Die P-Dotierung kann durch die Diffusion, Implantation oder jede andere passende Technik eingebracht werden. Es wird eine Sperrvorspannung an den ausgebildeten pn-Heteroübergang angelegt und das unmaskierte Silizium 200 vom n-Typ wird trocken weggeätzt wie in 8 ersichtlich, wobei die Vorspannung das Ätzen des p-dotierten Gebietes 210 stoppt. Nach dem Wegätzen der Maske 205 verbleibt, wie in 9 ersichtlich, eine komplexe Balkenstruktur, wie sie in der teilweisen Perspektivansicht in 10 ersichtlich ist.
  • 11 und 12 sind allgemeine Veranschaulichungen in Draufsicht und Querschnitt und zeigen andere mögliche Techniken zum Aufbau von Mikroeinrichtungen und sind nicht Teil der vorliegenden Erfindung. Es wird ein Siliziumsubstrat vom n-Typ gezeigt, welches eine Vielzahl von p-dotierten Gebieten 310 aufweist. Die Dotierung kann über die Diffusion, Implantation oder andere passende Techniken stattfinden. Der Fachmann wird erkennen, dass, nach Wegätzen der n-Schicht gemäß den Techniken der vorliegenden Erfindung eine komplexe stufenförmige Struktur 312 oder eine Spulenstruktur 316 jeweils ausgebildet werden kann aus den p-dotierten Gebieten in einem einstufigen Ätzprozess.

Claims (9)

  1. Ein Verfahren zur Mikrobearbeitung zum Ätzen eines Halbleitersubstrates (24, 124), welches einen vergrabenen pn-Übergang-Ätzstopp (29, 129) aufweist, welcher durch Berührung zwischen einer p-Schicht (28, 128) und einer n-Schicht (26, 126) ausgebildet wird, wobei das Verfahren die Schritte umfasst: Maskieren der n-Schicht (26, 126) mit einer herkömmlichen Schutzmaskenschicht, um eine maskierte Oberfläche und eine ätzbare Oberfläche bereitzustellen, um mindestens eine zu ätzende Grabenspalte festzulegen; Anwenden einer Sperrvorspannung geringer als die pn-Durchbruchspannung über den pn-Übergang (29, 129) des Halbleitersubstrates (24, 124); und Ätzen der nichtmaskierten Gebiete nach unten gerichtet in das Halbleitersubstrat durch die n-Schicht (26, 126), wobei das Ätzen bei dem vergrabenen, sperrvorgespannten pn-Übergang (29, 129) im Wesentlichen stoppt, wobei der Ätzschritt das Richten eines Plasmas (12), welches chemisch reaktive, negative Ionen (14) enthält, gegen die n-Schicht (26, 126) umfasst, wobei die Ionen (14) keine Energiepegel aufweisen, welche wesentlich größer als die angewandte Vorspannung sind.
  2. Das Verfahren zur Mikrobearbeitung gemäß Anspruch 1, weiterhin umfassend die Schritte: Beschichten des Halbleitersubstrats (24, 124) mit einem erodierbarem Schutzmaterial (150), um Beschädigung der Seitenwand (152) an der n-Schicht (26, 126) des Halbleitersubstrates zu begrenzen, während nach unten gerichtetes Ätzen in die n-Schicht (26, 126) des Halbleitersubstrats (24, 124) ermöglicht wird.
  3. Das Verfahren zur Mikrobearbeitung gemäß Anspruch 2, wobei der Schritt des Beschichtens des Halbleitersubstrats (24, 124) mit erodierbarem Schutzmaterial (150) weiterhin den Schritt der Anwendung einer Polymerschicht auf das Halbleitersubstrat (24, 124) umfasst.
  4. Das Verfahren zur Mikrobearbeitung gemäß Anspruch 2, weiterhin umfassend den Schritt Wiederholen der Beschichtungs- und Ätzschritte bis das nach unten gerichtete Ätzen der n-Schicht (26, 126) im Wesentlichen bei dem pn-Übergang (29, 129) stoppt, welcher bei einer Sperrvorspannung von weniger als der pn-Durchbruchspannung des Halbleitersubstrates (24, 124) gehalten wird.
  5. Das Verfahren zur Mikrobearbeitung gemäß Anspruch 1, weiterhin umfassen den Schritt Kühlen des Halbleitersubstrates (24, 124) auf eine Temperatur weniger als ungefähr 20 °C während des Schrittes des nach unten gerichteten Ätzens, um Beschädigung der Seitenwand (152) an dem Halbleitersubstrat (24, 124) zu begrenzen.
  6. Das Verfahren zur Mikrobearbeitung gemäß einem der Ansprüche 1 bis 5, wobei der Schritt des Anwendens der Sperrvorspannung über den pn-Übergang (29, 129) des Halbleitersubstrates (24, 124) weiterhin den Schritt umfasst, eine Spannung von weniger als ungefähr 100 V anzuwenden.
  7. Das Verfahren zur Mikrobearbeitung gemäß einem der Ansprüche 1 bis 6, wobei der Schritt des Anwendens einer Sperrvorspannung über den pn-Übergang (29, 129) des Halbleitersubstrates (24, 124) weiterhin den Schritt umfasst, eine Spannung zwischen ungefähr 25 V und ungefähr 50 V anzuwenden.
  8. Das Verfahren gemäß einem der Ansprüche 1 bis 7, wobei die p-Schichten (210) und des pn-Überganges (29, 129) in dem Halbleitersubstrat (24, 124) als ein Muster ausgebildet sind, um ein Ätzen durch das Halbleitersubstrat (24, 124) in gemusterten Gebieten zu ermöglichen, welche keine p-Schicht (28, 128) aufweisen.
  9. Das Verfahren gemäß einem der Ansprüche 1 bis 8, wobei das Halbleitersubstrat (24, 124) mindestens eines aus der Gruppe Silizium, Germanium und Galliumarsenid ist.
DE69737431T 1996-06-25 1997-06-24 Trockenätzprozesskontrolle durch elektrisch polarisierte Stopübergänge Expired - Lifetime DE69737431T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US670117 1991-03-15
US08/670,117 US5637189A (en) 1996-06-25 1996-06-25 Dry etch process control using electrically biased stop junctions

Publications (2)

Publication Number Publication Date
DE69737431D1 DE69737431D1 (de) 2007-04-19
DE69737431T2 true DE69737431T2 (de) 2007-06-14

Family

ID=24689070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737431T Expired - Lifetime DE69737431T2 (de) 1996-06-25 1997-06-24 Trockenätzprozesskontrolle durch elektrisch polarisierte Stopübergänge

Country Status (4)

Country Link
US (1) US5637189A (de)
EP (1) EP0817250B1 (de)
JP (1) JP4202443B2 (de)
DE (1) DE69737431T2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121552A (en) * 1997-06-13 2000-09-19 The Regents Of The University Of Caliofornia Microfabricated high aspect ratio device with an electrical isolation trench
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP2002509808A (ja) * 1998-01-15 2002-04-02 キオニックス・インコーポレイテッド 集積大面積ミクロ構造体およびミクロメカニカルデバイス
US6756247B1 (en) 1998-01-15 2004-06-29 Timothy J. Davis Integrated large area microstructures and micromechanical devices
US6025276A (en) * 1998-09-03 2000-02-15 Micron Technology, Inc. Semiconductor processing methods of forming substrate features, including contact openings
DE19841964B4 (de) * 1998-09-14 2004-08-05 Robert Bosch Gmbh Verfahren zur Einstellung der Ätzgeschwindigkeit beim anisotropen Plasmaätzen von lateralen Strukturen
US6383938B2 (en) * 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
KR100480772B1 (ko) * 2000-01-05 2005-04-06 삼성에스디아이 주식회사 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법
US20020071169A1 (en) 2000-02-01 2002-06-13 Bowers John Edward Micro-electro-mechanical-system (MEMS) mirror device
US6753638B2 (en) 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US6628041B2 (en) 2000-05-16 2003-09-30 Calient Networks, Inc. Micro-electro-mechanical-system (MEMS) mirror device having large angle out of plane motion using shaped combed finger actuators and method for fabricating the same
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US6825967B1 (en) 2000-09-29 2004-11-30 Calient Networks, Inc. Shaped electrodes for micro-electro-mechanical-system (MEMS) devices to improve actuator performance and methods for fabricating the same
US6803322B1 (en) * 2000-12-15 2004-10-12 Science Applications International Corporation Pin alloy-semiconductor, radiation detectors with rectifying junction contacts, methods and systems for forming pin alloy-semiconductor devices with rectifying junction contacts, and systems and methods for analyzing alloy-semiconductor properties
US6629756B2 (en) 2001-02-20 2003-10-07 Lexmark International, Inc. Ink jet printheads and methods therefor
US6511915B2 (en) * 2001-03-26 2003-01-28 Boston Microsystems, Inc. Electrochemical etching process
US6544863B1 (en) 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
WO2003025983A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. A method for fabricating a nozzle in silicon
US20030066816A1 (en) * 2001-09-17 2003-04-10 Schultz Gary A. Uniform patterning for deep reactive ion etching
DE10153187C1 (de) * 2001-10-27 2003-07-10 Infineon Technologies Ag Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
US6808953B2 (en) * 2002-12-31 2004-10-26 Robert Bosch Gmbh Gap tuning for surface micromachined structures in an epitaxial reactor
US6770504B2 (en) * 2003-01-06 2004-08-03 Honeywell International Inc. Methods and structure for improving wafer bow control
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US7494596B2 (en) * 2003-03-21 2009-02-24 Hewlett-Packard Development Company, L.P. Measurement of etching
DE102005040596B4 (de) * 2005-06-17 2009-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Entfernung einer dotierten Oberflächenschicht an Rückseiten von kristallinen Silizium-Solarwafern
TWI300593B (en) * 2006-02-07 2008-09-01 Touch Micro System Tech Method of segmenting wafer
US8232171B2 (en) * 2009-09-17 2012-07-31 International Business Machines Corporation Structure with isotropic silicon recess profile in nanoscale dimensions
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
DE102012106859B4 (de) * 2012-07-27 2019-01-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines mehrfarbigen LED-Displays
US9337082B2 (en) 2013-01-18 2016-05-10 Globalfoundries Inc. Metal lines having etch-bias independent height
JP6456049B2 (ja) * 2014-06-16 2019-01-23 キヤノン株式会社 貫通基板の形成方法
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758305A (en) * 1986-03-11 1988-07-19 Texas Instruments Incorporated Contact etch method
US4654118A (en) * 1986-03-17 1987-03-31 The United States Of America As Represented By The Secretary Of The Army Selectively etching microstructures in a glow discharge plasma
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
JPH03253029A (ja) * 1990-03-01 1991-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4971653A (en) * 1990-03-14 1990-11-20 Matrix Integrated Systems Temperature controlled chuck for elevated temperature etch processing
DE69012555T2 (de) * 1990-07-25 1995-04-06 Ibm Methode zur Herstellung von mikromechanischen Sensoren für AFM/STM/MFM-Profilometrie und mikromechanischer AFM/STM/MFM-Sensorkopf.
DE4035628C2 (de) * 1990-11-09 1999-06-02 Bosch Gmbh Robert Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern
DE4106933B4 (de) * 1991-03-05 2004-12-16 Robert Bosch Gmbh Strukturierungsverfahren
US5129981A (en) * 1991-03-14 1992-07-14 General Motors Corporation Method of selectively etching silicon
US5129982A (en) * 1991-03-15 1992-07-14 General Motors Corporation Selective electrochemical etching
US5474650A (en) * 1991-04-04 1995-12-12 Hitachi, Ltd. Method and apparatus for dry etching
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung

Also Published As

Publication number Publication date
DE69737431D1 (de) 2007-04-19
JPH1051048A (ja) 1998-02-20
US5637189A (en) 1997-06-10
EP0817250A1 (de) 1998-01-07
JP4202443B2 (ja) 2008-12-24
EP0817250B1 (de) 2007-03-07

Similar Documents

Publication Publication Date Title
DE69737431T2 (de) Trockenätzprozesskontrolle durch elektrisch polarisierte Stopübergänge
KR101755869B1 (ko) 건식 플라즈마 에칭 동안 선택도 강화를 위한 방법
EP0865664B1 (de) Verfahren zum anisotropen plasmaätzen verschiedener substrate
DE69938342T2 (de) Verfahren zur herstellung von gräben in einer siliziumschicht eines substrats in einem plasmasystem hoher plasmadichte
DE4317623C2 (de) Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
DE69725245T2 (de) Verfahren zur Ätzung von Substraten
EP1110235A1 (de) Ätzverfahren zur herstellung von unterschneidungsfreien silizium-auf-isolatorstrukturen
WO1994014187A1 (de) Verfahren zum anisotropen ätzen von silicium
DE3140890C2 (de) Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung
EP1062180A1 (de) Verfahren zur bearbeitung von silizium mittels ätzprozessen
DE19746425A1 (de) Heliconwellenerregung zum Erzeugen energiereicher Elektronen zur Herstellung von Halbleitern
US5865938A (en) Wafer chuck for inducing an electrical bias across wafer heterojunctions
DE10329389B4 (de) Verfahren zur Kompensierung von Ätzratenungleichförmigkeiten mittels Ionenimplantation
DE19913683C2 (de) Verfahren zur Herstellung großflächiger Membranmasken
DE102018222377A1 (de) Verfahren zum Ätzen einer Opferschicht für die Herstellung einer mikromechanischen Struktur und mikromechanische Vorrichtung
DE19841964A1 (de) Verfahren zur Einstellung der Ätzgeschwindigkeit beim anisotropen Plasmaätzen von lateralen Strukturen
DE102020103408A1 (de) Wafer-ätzprozess und verfahren davon
DE102014206357A1 (de) Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
DE19945140B4 (de) Verfahren zur Herstellung einer Maskenschicht mit Öffnungen verkleinerter Breite
DE102020101520B4 (de) Halbleitervorrichtung und verfahren
KR20110042069A (ko) 균일성을 개선한 마이크로 포스트 및 그 제조 방법
EP3526812B1 (de) Verfahren zum anisotropen drie-ätzen mit fluorgasmischung
DE102016114935A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10053780A1 (de) Verfahren zur Strukturierung einer Siliziumoxid-Schicht
Gunn et al. Comparison of etch processes for patterning high aspect ratio and nanoscale features in silicon

Legal Events

Date Code Title Description
8364 No opposition during term of opposition