KR20110042069A - 균일성을 개선한 마이크로 포스트 및 그 제조 방법 - Google Patents

균일성을 개선한 마이크로 포스트 및 그 제조 방법 Download PDF

Info

Publication number
KR20110042069A
KR20110042069A KR1020117002598A KR20117002598A KR20110042069A KR 20110042069 A KR20110042069 A KR 20110042069A KR 1020117002598 A KR1020117002598 A KR 1020117002598A KR 20117002598 A KR20117002598 A KR 20117002598A KR 20110042069 A KR20110042069 A KR 20110042069A
Authority
KR
South Korea
Prior art keywords
substrate
post
micro
base portion
etch
Prior art date
Application number
KR1020117002598A
Other languages
English (en)
Inventor
크리스티안 에이 볼레
플라비오 파르도
Original Assignee
알카텔-루센트 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알카텔-루센트 유에스에이 인코포레이티드 filed Critical 알카텔-루센트 유에스에이 인코포레이티드
Publication of KR20110042069A publication Critical patent/KR20110042069A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00039—Anchors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/04—Networks or arrays of similar microstructural devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0307—Anchors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0361—Tips, pillars
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0384—Static structures characterized by their profile sloped profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/056—Arrays of static structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 명세서에서 설명된 것처럼, 마이크로 포스트를 포함하는 장치가 제공된다. 이 장치는 평면 표면을 갖는 기판과, 이 평면 표면 상에 위치된 다수의 마이크로 포스트를 포함하고, 각각의 마이크로 포스트는 평면 표면 상에 위치된 베이스 부분과, 대응하는 베이스 부분의 최상부 표면상에 위치된 포스트 부분을 구비하며, 베이스 부분의 측부 표면은 평면 표면을 비스듬한 각도(oblique angles)로 교차한다.

Description

균일성을 개선한 마이크로 포스트 및 그 제조 방법{MICRO-POSTS HAVING IMPROVED UNIFORMITY AND A METHOD OF MANUFACTURE THEREOF}
본 발명은 전반적으로 장치와 제조 방법에 관한 것으로, 구체적으로는 마이크로 포스트(micro-posts)와 이 마이크로 포스트의 제조 방법에 관한 것이다.
미세전자머신시스템(MEMS;micro electro mechanical system)으로도 불리는 마이크로머신(micromachines)은 IC 산업을 위해 개발된 기술과 툴(tools)을 이용해 미세 머신들을 구축하는 이머징 테크놀로지(emerging technology)이다. 일반적으로 100nm∼100㎛ 크기인 이 머신들은 보통 표준 실리콘 웨이퍼들 상에 구축된다. 이 기술의 이점은 웨이퍼 표면상에 다수의 머신들이 동시에 구축된다는 점과, 이 디바이스를 만드는데 이용되는 프로세스들이 IC를 제조하는데 이용되는 리소그래피 프로세스들(lithographic processes)과 동일한 종류를 채용한다는 점이다. 이들 미세 머신들은 지금 도처에서 이용되고 있고, 다양한 상업적 및 국방 분야에서 빠른 속도로 응용되고 있다.
모든 종류의 제조 활동이 그러하듯, 특히 디바이스들이 제조되는 사이즈에 대해 그렇듯이 전체적인 제품 품질과 균일성 그리고 수율(yield)은 중요한 산업 목표이다.
본 명세서에는 일 실시예의 장치가 제공된다. 이 실시예에서, 장치는 평면 표면을 갖는 기판과, 이 평면 표면 상에 위치된 다수의 마이크로 포스트를 포함하되, 마이크로 포스트 각각은 전술한 평면 표면상의 베이스 부분(a base portion)과, 대응하는 베이스 부분의 최상부 표면상에 위치된 포스트 부분(a post portion)을 구비하며, 이때 베이스 부분의 측부 표면(side surfaces)은 평면 표면과 비스듬한 각도(oblique angles)로 교차한다.
다른 실시예로 장치 제조 방법도 제공된다. 이 실시예에 따르면, 기판 표면 상의 트렌치에 마이크로 포스트의 포스트 부분을 형성하기 위해 건식 에칭을 수행하는 단계와, 전술한 포스트 부분이 베이스 부분 상에 위치되고 이 베이스 부분은 상기 기판의 평면 표면상에 위치될 수 있게끔 상기 기판으로부터 층(layer)을 제거하기 위해 습식 에칭을 수행하는 단계를 포함하되, 이 때 베이스 부분은 최상부 평면 표면을 비스듬한 각도로 교차하는 측부 표면을 갖는다.
다양한 실시예들이 첨부도면과 함께 이후의 상세한 설명으로부터 이해될 수 있다. 여러 가지 특징들이 원래의 크기대로 그려지지 않을 수도 있고, 설명의 명확성을 위해 임의로 확대 또는 축소될 수도 있다. 이후의 설명은 다음의 첨부 도면과 연계하여 언급된다.
도 1은 제조 초기 단계에서 개시된 장치를 예시한다.
도 2는 기판에서 포스트를 규정하는 트렌치를 형성한 이후에 도 1의 장치를 예시한다.
도 3A 및 도 3B는 트렌치의 형성 이후에 에칭 마스크의 형성 및 패터닝을 예시한다.
도 4A 내지 도 4D는 베이스 부분을 포함하는 마이크로 포스트를 형성하는 데 이용될 수 있는 에칭 프로세스의 여러 단계들을 예시한다.
도 5A 및 도 5B는 장치로부터 구성될 수 있는 다른 디바이스의 예들을 예시한다.
본 명세서에 설명된 실시예들은 마이크로 포스트가 반도체 웨이퍼처럼 실질적으로 평면인 기판에 걸쳐 실질적으로 균일한 높이를 가질 때 이득이 있음을 알고 있다. 베이스 부분의 측부 표면(side surfaces)은 기판의 표면을 비스듬한 각도로 교차하고, 감소된 측면 프로파일(lateral profile)을 갖는다. 본 명세서에서 이용되는 바와 같이, 마이크로 포스트는 대략 100미크론 미만의 높이를 갖는 포스트이고, 다수의 기하학적 형상(예컨대, 직사각형, 다각형 혹은 원기둥 형상)을 가질 수도 있다. 이러한 마이크로 포스트들은 기판 전체에 걸친 균일한 높이가 전반적으로 개선된 디바이스 수율(yield)과 품질을 제공한다는 점에서 이전의 구조를 개선한다. 게다가, 감소된 베이스 폭은 컴포넌트 밀도(component density)를 개선한다. 또한, 적외선 검출기에 대한 애플리케이션과 같은 다른 애플리케이션에서는, 마이크로 포스트의 높이가 튜닝(tuning)시에 유연성을 제공하도록, 다시 말해 공동(cavities)의 적절한 크기조절(sizing)로 적외선 검출기와 관련해 원하는 파장을 달성하도록 제어할 수 있다. 본 명세서에서 역시 설명되는 방법 실시예는 개선된 장치를 얻기 위한 방법을 제공한다.
도 1은 제조 초기 단계에서 본 발명의 일 예의 장치(100)를 도시한다. 이 실시예는 기판(110)을 포함하는데, 이것은 내부 혹은 외부 공급원으로부터 입수될 수 있다. 기판(110)은, 반드시 한정짓는 것은 아니지만, 예컨대 실리콘, 실리콘 게르마늄(silicon-germanium), 갈륨 비소(gallium arsenide), 인듐인화물(indium phosphide), 혹은 이들 물질의 조합물 등과 같은 물질을 포함하는 반도체 기판을 포함할 수 있다. 몇몇 실시예에서, 기판(110)은 마이크로 포스트가 형성될 기판(110) 위에 놓인 물질층(도시 안됨)을 더 포함할 수도 있다. 이러한 실시예에서는 에칭 정지층(an etch stop layer)이 존재할 수 있다. 위 물질이 존재하는 경우, 위 물질은 기판(110)과 관련하여 전술한 것과 같은 물질을 포함할 수도 있고, 혹은 다른 물질을 포함할 수도 있을 것이다. 바람직한 일 실시예로, 기판(110)은 실리콘이다. 후술하는 바와 같이, 기판(110) 혹은 물질층이 실리콘인 실시예에서, 공개 표면(presenting face)(즉, 처음으로 에칭이 행해질 결정면(crystal plane))은 <100> 결정방위, <110> 결정방위 혹은 <111> 결정방위를 가질 수 있을 것이다. 종래의 프로세스들이 기판(110)을 형성하는데 이용될 수 있을 것이다.
기판(110)의 두께는 의도하는 애플리케이션에 따라 좌우될 것이다. 예를 들면, 장치(100)가 MEMS 디바이스의 틸팅 미러(a tilting mirror)인 애플리케이션의 경우, 기판(110)의 두께는 적어도 20미크론 이상일 것이다. 선택적으로, 장치(100)가 적외선 검출기인 애플리케이션의 경우, 기판(110)은 2미크론 이상의 두께를 가질 것이다. 이러한 값들은 단지 예시를 목적으로 제공된 것일 뿐이며, 장치의 의도된 애플리케이션에 따라 그 두께가 달라질 수 있음을 이해해야 할 것이다.
본 명세서에 제공된 것처럼, 개선된 높이 균일성과 높은 컴포넌트 밀도(component densification)의 이점들이 제공되면, 종래의 장치 및 제조 프로세스와 연관된 문제들을 피하면서 더 두꺼운 기판을 이용할 수 있다. 종래의 프로세스에서, 제조자가 기판으로부터 베이스 부분을 갖지 않는 독립형 포스트(stand-alone posts)를 형성하기 위해 건식 에칭을 하거나 혹은 단절형 지지구조(truncated support structures)를 형성하기 위해 습식 에칭을 이용하는 경우, 양자 모두 관련 문제들이 발생한다. 만약 종래 프로세스에 건식 에칭이 이용된다면, 웨이퍼 전체에 심각한 포스트 높이 불균일 문제가 종종 발생한다. 전형적으로 건식 에칭된 포스트들은 건식 에칭과 관련하여 정상적으로 웨이퍼에 걸쳐 10%~15%의 높이 변화를 갖는 높이 불균일성 문제를 가진다. 또한, 분리형 포스트들이 요구되는 경우라면, 포스트들 사이에 제거되어야 할 물질의 양이 웨이퍼 표면의 99%가 될 것이고, 에칭 화학 물질(etch chemistry)의 화학적 로딩(chemical loading)은 에칭 특성을 완전히 바꿔놓을 수도 있다.
한편, 이방성 습식 에칭(an anisotropic wet etch)은 기준(norm)인 포스트 높이에 대해 1% 미만의 변화를 갖는 높은 균일성을 가질 수 있더라도, 습식 에칭은 포스트라기 보다는 단절 각뿔형 구조(a truncated pyramidal-shaped structure)를 초래하고, 이것은 기판 웨이퍼 상에서 수용하기 힘들 정도로 많은 양의 표면 영역을 소비한다. 따라서, 종래의 프로세스는 기본적으로 두 가지 선택사항 중 하나로 제작하게 하는데, 기판 전체적으로 상당한 높이 불균일성을 용인하면서 물질층으로부터 독립형 포스트를 형성하기 위해 건식 에칭 프로세스를 이용하던지, 혹은 수용하기 힘들 정도로 많은 양의 표면 영역을 소비한 단절형 베이스(truncated bases)를 형성하기 위해 습식 에칭을 이용한다. 본 발명의 실시예는 이 문제들 모두를 다룬다.
본 명세서에서 설명되는 이 프로세스들과 그에 따른 장치 실시예들은 종래의 프로세스와 비교해 개선된 높이 균일성과 더 높은 컴포넌트 밀도를 갖는 마이크로 포스트를 생산하는 더 두꺼운 기판(110)을 이용할 수 있다는 이점을 제공한다. 예를 들면, 상업적으로 입수가능한 습식 에칭 툴(wet etching tools)이 이용될 때 최종 마이크로 포스트의 높이가 기판(110) 전반에 걸쳐 서로 5% 이내일 수도 있고, 바람직하게는 높이가 1% 이내이거나 그보다 더 좋을 수도 있다. 이것은 개선된 총 수율과 장치 품질의 이점을 제공한다.
게다가, 본 명세서에서 다루는 실시예는 훨씬 더 작은 베이스를 갖는 마이크로 포스트를 제공하는데, 이것은 더 큰 컴포넌트 밀도를 허락한다. 예를 들면, 높이 대 베이스 폭의 비율이 5:2 이상인 마이크로 포스트를 갖는 다른 실시예도 있지만, 본 명세서에 기재된 특정 실시예에서는, 마이크로 포스트 높이 대 베이스 폭의 비율이 2:1 이상일 수 있다.
도 2는 리소그래픽 마스크(205)의 증착(deposition) 및 패터닝 이후의 장치(100)를 예시한다. 리소그래픽 마스크(205)는 예컨대 유기 포토레지스트(an organic photoresist)같은 종래의 물질이나 예컨대 실리콘 옥사이드(silicon oxide)같은 하드마스크 물질(a hardmask material)로 이루어질 수 있다. 리소그래픽 마스크(205)는 개구부(openings)(210)을 정의하도록 패턴을 만들고, 이 개구부(210)를 통해 에칭(215)이 행해질 수 있다. 유리한 일 실시예에서, 에칭(215)은 건식 에칭인데, 예컨대 원하는 시간 동안 쉽게 실행될 수 있는 종래의 플라즈마 에칭(plasma etch), 스퍼터 에칭(a sputter etch), 이온 밀링 에칭(ion millong etch), 반응성 이온 에칭(a reactive ion etch), 깊은 반응성 이온 에칭(deep reactive ion etch), 혹은 집속 이온 빔 밀링 프로세스(focused ion beam millong process) 등이다. 에칭 시간은 이용되는 에칭 프로세싱, 에칭될 물질, 그리고 기판(110)속으로 침투할 에칭(215)의 목표 깊이에 좌우될 것이며, 이것은 당 업계의 통상적인 지식을 가진 사람에게는 결정이 쉬울 것이다. 에칭(215)이 플라즈마 프로세스를 이용하는 경우, 에칭 화학 물질과 플라즈마 상태는 툴, 기판의 구성 및 목표 깊이에 따를 것이다.
예를 들어, 일 실시예에서, 기판(110)은 실리콘으로 포함할 수 있다. 이 경우, 플라즈마 에칭은 임의의 공지된 염화(chloro) 혹은 불화(fluoro) 탄소 가스(예컨대, CCl4, CF4, C4F8)를 포함하거나 또는 불화황 가스(a sulfur-fluoro gas)(예컨대, SF6)를 포함할 수 있다. 마스크(205)에 의해 정의된 대로, 에칭(215)은 기판(110)에 트렌치(220)를 형성하고, 이것은 결국 포스트(225)를 정의한다. 트렌치의 깊이는 애플리케이션에 따라 변할 것이다. 예를 들어, 트렌치(220)의 깊이는 대략 2미크론~100미크론 범위이거나 혹은 그 이상일 수도 있다. 비록 도 2가 제조된 포스트의 단면을 도시할지라도 포스트 최상부 표면의 형상은 완전히 임의적인 것으로, 원기둥 형상으로 한정되는 것이 아님을 주의해야 하며, 예를 들어 이 포스트가 정다각형의 단면을 가질 수도 있음을 유의해야 한다.
도 3A는 트렌치(220)와 마이크로 포스트(225)를 형성하고 리소그래피 마스크(205)를 제거한 이후의 도 2의 장치(100)를 예시한다. 그 이후, 에칭 마스크 층(305)이 대략 예시된 것처럼 기판(110) 위와, 트렌치(220)의 벽, 그리고 포스트(225)의 최상부에 형성된다. 에칭 마스크 층(305)은 여러 방법으로 형성될 수 있을 것이다. 예를 들어, 에칭 마스크 층(305)은, 기판(110)을 습식 산화 프로세스(a wet oxidation process)로 처리하여 예컨대 균일 층(conformal layer)인 박막(예컨대 0.1미크론)의 실리콘 옥사이드 층을 성장시킴으로써 형성할 수도 있을 것이다. 선택적으로, 종래의 증착 프로세스들이 예컨대 실리콘 질화물같은 물질로 구성될 수 있는 에칭 마스크 층(305)을 증착하는데 이용될 수도 있다.
도 3B는 에칭 마스크(310)를 형성하기 위해 에칭 마스크 층(305)과 관련한 종래의 패터닝 이후의 도 3a의 장치(100)를 예시한다. 에칭 마스크(310)는 자신이 덮고 있는 표면을 이후의 에칭 프로세스로부터 보호한다. 특정의 실시예에서, 에칭 마스크(310)는 도시된 바와 같이 기판(110)의 표면 상의 에칭 마스크(310)의 돌출 부분을 남겨두도록 패터닝될 수 있을 것이다. 예를 들어, 이용되는 리소그래피 툴의 종류에 따라 돌출량은 약 0.25미크론~3.0미크론의 범위일 수 있다. 그러나, 다른 실시예에서는, 돌출이 존재하지 않도록 에칭 마스크(310)가 패터닝될 수도 있고, 마스크(310)는 트렌치(220)의 가장자리에서 종료될 것이다.
도 4A는 기판(110)의 공개 표면(410)이 습식 에칭(415) 처리되는 도 3B의 장치(100)를 예시한다. 유리한 실시예에서, 기판(110)은 실리콘이고, 습식 에칭(415)은 포타슘 하이드록사이드(KOH;potassium hydroxide) 혹은 테트라 메틸 암모니움 하이드록사이드(TMAH;Tetra methyl ammonium hydroxide)를 포함하는 이방성 에칭이다. 이 화학물질들 각각은 실리콘이나 실리콘 게르마늄의 다양한 공개 결정 표면(presenting crystalline faces)을 에칭하는데 이용될 수 있다. 그와 같이, 에칭이 실행되는 온도와, 물이 포함된 에칭 성분의 중량 %(weight percent)는 변할 것이다. 일 예로, 실리콘은 <100>의 결정 방위(crystal orientation)를 갖는 공개 표면(410)을 가질 수도 있다. 이러한 경우, 수용액의 중량 당 약 20%~ 약 45%로 구성된 KOH를 이용해 습식 에칭(415)이 실행되고, 이 에칭은 약 30℃~약 80℃ 범위의 온도로 실행될 수 있을 것이다.
다른 실시예에서, 실리콘은 <110>의 결정 방위를 갖는 공개 표면(410)을 가질 수도 있다. 이러한 실시예에서는, 수용액의 중량 당 약 30%~ 약 45%로 구성된 KOH를 이용해 습식 에칭(415)이 실행될 것이고, 이때 에칭은 약 20℃~약 120℃ 범위의 온도로 실행될 것이다. 또다른 실시예에서는, 수용액의 중량 당 약 20%~ 약 25%로 구성된 TMAH를 이용해 습식 에칭(415)이 실행되고, 에칭은 약 60℃~약 90℃ 범위의 온도로 실행될 수 있을 것이다.
전술한 바와 같이, 기판(110)은 많은 반도체 물질들, 예컨대 결정 반도체 물질들중 하나일 수 있으며, 다른 반도체 물질들, 예컨대 실리콘-게르마늄, 갈륨 비소, 인듐인화물 등과 같은 물질을 포함할 수도 있다. 이러한 경우 및 본 명세서에 설명된 실시예들과 관련하여, 해당 기술 분야에서 통상의 지식을 가진 사람이라면 이방성 에칭을 발생하는 적절한 에칭 화학물질을 선택할 수 있을 것이다. 예를 들어, 만약 기판(110)이 결정 갈륨 비소 기판이라면, 에칭 화학물질은 암모니움 하드로 옥사이드 수용액이거나 혹은 브롬화물-메탄올 용액(bromide in methanol)을 포함할 수도 있다.
기판(110)의 결정 구조로 인해, 에칭(415)은 공개 표면(410)을 측면보다 더 빨리 에칭한다. 따라서, 에칭(415)은 에칭 마스크(310)를 언더컷(undercut)하기 시작하여 도 4A에 도시된 것처럼 경사면(418)을 형성한다. 에칭 마스크(310)는 에칭(415)에 내성이 있으므로, 포스트(235)의 표면을 보호할 것이다. 도 4B는 계속되는 진행과정인 에칭(415)과, 에칭 마스크(310)의 언더컷과, 기판(115)으로부터의 기판(110)의 제거를 나타내고 있다.
에칭(415)의 결과, 베이스(420)가 도 4C에 도시된 바와 같이 형성된다. 도시된 바와 같이, 이 실시예에서 베이스 부분(420)의 측부 표면(420a)은 평면 표면(110a)을 비스듬한 각도로 교차한다. 프로세스의 이 시점에서, 에칭 마스크(310)은 액상 플루오르화 수소 에칭(an aqueous hydrofluoric etch)같은 종래의 에칭 프로세스를 이용해 제거될 수 있다.
도 4D는 에칭 마스크(310)의 제거 이후 도 4C의 장치(100)의 실시예를 도시한다. 이 실시예에서, 장치(100)는 마이크로 포스트(425)를 포함한다. 비록 하나의 마이크로 포스트(425)가 도시되었더라도, 본 명세서에서 설명되는 실시예들이 기판(110)상에 다수의 이런 마이크로 포스트를 형성하는 데 이용될 수 있음을 이해해야 할 것이다. 어떤 애플리케이션에서는 예를 들어 20개 이상의 마이크로 포스트(425)가 존재할 수도 있다. 마이크로 포스트(425)는 기판(110)의 평면 표면(110a)상에 위치된다. 표면이 서브마이크론(sub-micron) 크기로 미세하게 불규칙하거나 거칠더라도 이 표면은 평면일 수 있음을 유의해야 하나, 전체적으로 표면(110a)은 실질적으로 평면이다. 마이크로 포스트(425)는 전술한 바와 같이 에칭(415)에 의해 형성된 베이스 부분(420)과, 이 베이스 부분(420)의 최상부 표면(435) 상에 위치된 포스트 부분(430)을 포함한다.
다수의 마이크로 포스트(425)가 존재하는 실시예의 한 양상에서, 베이스 부분(420)의 각각의 가로 폭은 포스트 부분(430)의 각각의 직경보다 적어도 2배 크기이다. 다른 실시예에서, 베이스 부분(420) 하나의 최상부 표면(435)은 베이스 부분(420)에 의해 덮혀 있는 평면 표면(110a)의 면적의 절반 이하의 면적을 갖는다. 다른 실시예에서, 각각의 포스트 부분(430)의 높이 대 각각의 베이스 부분(420)의 폭(440)의 비는 적어도 대략 2 : 1이다. 비록 프로세스의 변화에 따라 마이크로 포스트(425)의 길이에 따른 직경이 달라지더라도 마이크로 포스트(425)는 포스트 부분을 갖는 것으로 간주될 수 있음을 유의해야 한다. 예를 들어, 일 실시예로, 포스트 부분(430)은 마이크로 포스트(425)의 길이를 따라 30% 미만으로 변하는 직경을 가질 수 있을 것이다.
다른 실시예에서, 장치(100)는 다수의 적어도 20개의 인접하는 마이크로 포스트(425)를 포함하고, 서로 다른 마이크로 포스트(420)의 높이(445)는 이 다수의 마이크로 포스트 전체적으로 5% 미만의 차이를 가지며, 또다른 실시예에서, 서로 다른 마이크로 포스트(420)의 높이(445)는 이 다수의 마이크로 포스트 전체적으로 1% 미만의 차이를 나타낸다.
도 5A 및 도 5B는 도 4D의 마이크로 포스트가 이용될 수 있는 서로 다른 장치(500) 및 장치(510)을 예시한다. 도 5A의 장치(500)는 적외선 검출기의 구성과 관련한 전반적인 개략도를 예시한다. 이 실시예에서 보는 바와 같이, 장치(500)는 웨이퍼 같은 기판(520) 전반에 걸쳐 위치된 다수의 마이크로 포스트(515)를 포함한다. 마이크로 포스트(515)는 공동(530)를 형성하는 서로 다른 멤브레인(membranes)(525)을 지지한다. 전술한 이점들의 관점에서, 마이크로 포스트(515)는 균일한 높이와 감소된 베이스 풋프린트(footprint)를 가지므로, 전체적으로 개선된 생산 수율과 생산 품질과 컴포넌트 밀도가 가능하다.
도 5B의 장치(510)는 MEMS 디바이스의 구성과 관련한 전반적인 개략도를 예시한다. 이 실시예에서 보는 바와 같이, 장치(510)는 웨이퍼 같은 기판(540) 전반에 걸쳐 위치된 다수의 마이크로 포스트(535)를 포함한다. 마이크로 포스트(535)는 서로 다른 틸팅 미러(545)를 지지한다. 전술한 이점들의 관점에서, 마이크로 포스트(535)는 높이 균일성을 개선하면서 개선된 높이와 감소된 베이스 공간을 가지도록 제작될 수 있으므로, 전체적으로 개선된 장치 동작성과 생산 수율과 생산 품질과 컴포넌트 밀도가 가능하다.
비록 본 발명이 상세히 설명되었더라도, 해당 기술 분야에서 통상의 지식을 가진 사람이라면, 본 발명의 사상과 범주를 벗어남이 없이 다양한 변화, 대체, 변경들이 가능함을 이해해야 한다.

Claims (10)

  1. 평면 표면을 갖는 기판과,
    상기 평면 표면 상에 위치된 다수의 마이크로 포스트(micro-posts)―각각의 상기 마이크로 포스트는 상기 평면 표면 상의 베이스 부분(a base portion)과, 대응하는 상기 베이스 부분의 최상부 표면 상에 위치되는 포스트 부분(a post portion)을 가짐―를 포함하되,
    상기 베이스 부분의 측부 표면이 상기 평면 표면을 비스듬한 각도(at oblique angles)로 교차하는
    장치.
  2. 제 1 항에 있어서,
    상기 평면 표면 상에서, 상기 베이스 부분의 측면 폭(lateral width)이 상기 포스트 부분의 직경보다 적어도 2배로 큰
    장치.
  3. 제 1 항에 있어서,
    상기 베이스 부분들 중 하나의 최상부 표면의 면적은, 상기 베이스 부분들 중 상기 하나가 덮는 상기 평면 표면의 면적의 절반 미만인
    장치.
  4. 제 1 항에 있어서,
    상기 다수의 마이크로 포스트는 적어도 20개의 인접한 마이크로 포스트들을 포함하고, 상기 마이크로 포스트들 중 서로 다른 마이크로 포스트들의 높이는 상기 다수의 마이크로 포스트에 걸쳐 5% 미만의 차이를 나타내는
    장치.
  5. 기판의 표면 상의 트렌치(a trench) 내에 마이크로 포스트의 포스트 부분을 형성하기 위해 건식 에칭(a dry etch)을 수행하는 단계와,
    상기 포스트 부분이 베이스 부분 상에 위치되고, 상기 베이스 부분은 상기 기판의 평면 표면 상에 위치―상기 베이스 부분은 상기 평면 표면의 최상부와 비스듬히(obliquely) 교차하는 측부 표면을 가짐―되도록, 상기 기판으로부터 층(layer)을 제거하기 위해 습식 에칭(a wet etch)을 수행하는 단계를 포함하는
    방법.

  6. 제 5 항에 있어서,
    상기 건식 에칭 수행 단계는, 상기 기판 내부의 소정 깊이까지 상기 기판에 트렌치를 형성하는 단계를 포함하고,
    상기 기판 위와 상기 포스트의 표면과 상기 트렌치의 표면에 마스크 층을 형성하는 단계와,
    상기 마스크의 일부분이 상기 트렌치에 인접한 상기 기판 위와 상기 트렌치의 표면 위와 상기 포스트의 표면 위에 잔류하도록, 상기 기판으로부터 상기 마스크를 제거하는 단계와,
    상기 기판을 제거하기 위해 이방성 에칭(an anisotropic etch)을 이용하는 단계―상기 이방성 에칭을 이용하는 단계는 상기 마스크의 하부에 위치된 상기 기판을 상기 트렌치의 상기 깊이까지 제거하는 단계를 포함함―를 포함하는
    방법.
  7. 제 5 항에 있어서,
    상기 건식 에칭 수행 단계는 플라즈마 에칭(a plasma etch)을 이용하는 단계를 포함하고, 상기 트렌치는 적어도 1 미크론의 깊이까지 형성되는
    방법.
  8. 제 5 항에 있어서,
    상기 습식 에칭 수행 단계는 포타슘 하이드록사이드(KOH;potassium hydroxide) 수용액 또는 테트라 메틸 암모니움 하이드록사이드(TMAH;Tetramethylammonium hydroxide) 수용액의 이방성 에칭을 이용하는 단계를 포함하는
    방법.
  9. 제 8 항에 있어서,
    상기 KOH는 상기 수용액의 약 20 중량 % ~ 약 45 중량 %이고, 상기 에칭은 약 30℃ ~ 약 80℃ 범위의 온도에서 수행되는
    방법.
  10. 제 5 항에 있어서,
    각각의 상기 마이크로 포스트의 높이 대 각각의 상기 베이스 부분의 폭의 비율(a ratio)이 적어도 2:1 인
    방법.
KR1020117002598A 2008-07-01 2009-06-30 균일성을 개선한 마이크로 포스트 및 그 제조 방법 KR20110042069A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/165,880 2008-07-01
US12/165,880 US8828520B2 (en) 2008-07-01 2008-07-01 Micro-posts having improved uniformity and a method of manufacture thereof

Publications (1)

Publication Number Publication Date
KR20110042069A true KR20110042069A (ko) 2011-04-22

Family

ID=41464604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117002598A KR20110042069A (ko) 2008-07-01 2009-06-30 균일성을 개선한 마이크로 포스트 및 그 제조 방법

Country Status (7)

Country Link
US (2) US8828520B2 (ko)
EP (1) EP2307307A4 (ko)
JP (1) JP2011526841A (ko)
KR (1) KR20110042069A (ko)
CN (1) CN102119117A (ko)
SG (1) SG192396A1 (ko)
WO (1) WO2010002445A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5856759B2 (ja) * 2011-06-03 2016-02-10 ピクストロニクス，インコーポレイテッド 表示装置
US10163974B2 (en) * 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817192B2 (ja) * 1988-05-30 1996-02-21 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッドの製造方法
EP0413040B1 (en) * 1989-08-16 1992-12-16 International Business Machines Corporation Method of producing ultrafine silicon tips for the afm/stm profilometry
US5399238A (en) * 1991-11-07 1995-03-21 Microelectronics And Computer Technology Corporation Method of making field emission tips using physical vapor deposition of random nuclei as etch mask
US5753130A (en) * 1992-05-15 1998-05-19 Micron Technology, Inc. Method for forming a substantially uniform array of sharp tips
KR100442982B1 (ko) * 1996-04-15 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 전계방출형전자원및그제조방법
JP4190089B2 (ja) * 1998-06-30 2008-12-03 シャープ株式会社 液晶表示装置およびその製造方法
US6406638B1 (en) * 2000-01-06 2002-06-18 The Regents Of The University Of California Method of forming vertical, hollow needles within a semiconductor substrate, and needles formed thereby
GB2369187A (en) * 2000-11-18 2002-05-22 Mitel Corp Inspecting etch in a microstructure
US6489857B2 (en) * 2000-11-30 2002-12-03 International Business Machines Corporation Multiposition micro electromechanical switch
JP2003107444A (ja) 2001-09-28 2003-04-09 Toshiba Corp 液晶表示装置
US6605339B1 (en) * 2001-12-19 2003-08-12 Sandia Corporation Micro heat barrier
KR100499029B1 (ko) * 2002-10-22 2005-07-01 한국전자통신연구원 광 정보 저장장치의 헤드에 적용 가능한 캔티레버형근접장 탐침 구조 및 그 제작 방법
JP2004237545A (ja) * 2003-02-05 2004-08-26 Komuratekku:Kk 層形成用凸版
US7030536B2 (en) * 2003-12-29 2006-04-18 General Electric Company Micromachined ultrasonic transducer cells having compliant support structure
CN100417983C (zh) 2004-06-03 2008-09-10 夏普株式会社 液晶显示装置、液晶显示装置用基板、及其制造方法
JP4043482B2 (ja) 2004-06-03 2008-02-06 シャープ株式会社 液晶表示装置および液晶表示装置に用いられる基板、並びにこれらの製造方法
JP4787557B2 (ja) * 2005-04-26 2011-10-05 セイコーインスツル株式会社 近視野光発生素子の製造方法
US7682956B2 (en) * 2005-06-02 2010-03-23 The Regents Of The University Of California Three-dimensional metal microfabrication process and devices produced thereby
JP2007027361A (ja) * 2005-07-15 2007-02-01 Toppan Printing Co Ltd インプリント用モールド
US8043950B2 (en) * 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2036586B1 (en) * 2006-07-04 2015-09-09 Toppan Printing Co., Ltd. Method for manufacturing microneedle
WO2008020631A1 (fr) * 2006-08-18 2008-02-21 Toppan Printing Co., Ltd. Procédé de production de plaque originale, procédé de production de timbre à micro-aiguilles, timbre à micro-aiguilles et appareils d'exposition

Also Published As

Publication number Publication date
EP2307307A2 (en) 2011-04-13
WO2010002445A3 (en) 2010-04-22
US20140322918A1 (en) 2014-10-30
SG192396A1 (en) 2013-08-30
CN102119117A (zh) 2011-07-06
EP2307307A4 (en) 2014-10-01
JP2011526841A (ja) 2011-10-20
US20100003460A1 (en) 2010-01-07
US8828520B2 (en) 2014-09-09
WO2010002445A2 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
JP5038581B2 (ja) エピタキシャルリアクタにおける表面マイクロマシニングされた構造のためのギャップチューニング
US9522821B2 (en) Method of fabricating nano-scale structures and nano-scale structures fabricated using the method
US9187320B2 (en) Method for etching a complex pattern
Kolari Deep plasma etching of glass with a silicon shadow mask
WO1996008036A1 (en) Process for producing micromechanical structures by means of reactive ion etching
KR20210061445A (ko) 깊이 변조된 각진 격자들을 갖는 광학적 컴포넌트 및 형성 방법
US7563720B2 (en) Boron doped shell for MEMS device
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
US7745308B2 (en) Method of fabricating micro-vertical structure
KR20110042069A (ko) 균일성을 개선한 마이크로 포스트 및 그 제조 방법
KR102491093B1 (ko) 패턴 형성 방법
US10207244B2 (en) Method of manufacturing a plurality of through-holes in a layer of first material
US11011601B2 (en) Narrow gap device with parallel releasing structure
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
JP2004531884A (ja) シリコンセンサの製造方法及びシリコンセンサ
JP4714889B2 (ja) シリコン角柱およびその製造法
JP2009269120A (ja) シリコン構造体の製造方法
CN102120561B (zh) 形成晶圆穿通孔的方法
O'Brien et al. Submicron high-aspect-ratio silicon beam etch
JP2008264951A (ja) 傾斜形状の加工方法
NL2016329B1 (en) A method of manufacturing a plurality of through-holes in a layer of first material.
Prather et al. Novel fabrication methods for 2D photonic crystals in silicon slab waveguides
KR101337568B1 (ko) 마이크로 그리드 구조체 제조방법
Lazerand MEMS and Sensors Whitepaper Series
Rattner et al. FABRICATION OF DEEP, LARGE ANGLE TAPERED TRENCHES FOR MICROELECTROMECHANICAL (MEMS) APPLICATIONS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application