-
VERWEIS AUF
EINE VERWANDTE ANMELDUNG
-
Die
vorliegende Erfindung bezieht sich auf einen ähnlichen Gegenstand, wie er
in dem US-Patent US-A-5 796 411 (angemeldet am 10. Juli 1995 von
Theodore F. Cyman et al und veröffentlicht
am 18.08.1998) beschrieben ist.
-
TECHNISCHES
GEBIET DER ERFINDUNG
-
Die
vorliegende Erfindung bezieht sich auf ein elektronisches intelligentes
Hochgeschwindigkeits-Bilderzeugungssystem hoher Auflösung, und
insbesondere bezieht sich die Erfindung auf einen elektronischen plattenlosen
Hochgeschwindigkeitsdruck. Speziell bezieht sich die vorliegende
Erfindung auf Rasterbildprozessoren ("RIPs")
zur schnellen Erzeugung von Bildern. Noch weiter im Einzelnen bezieht
sich die vorliegende Erfindung auf systemkonforme Hochgeschwindigkeits-Rasterbildprozessor-Systeme
mit verminderten Kosten zur Echtzeiterzeugung von Bildern hoher
Auflösung
einschließlich
verschiedener unterschiedlicher Typen von Bildobjekten.
-
HINTERGRUND
UND KURZE ZUSAMMENFASSUNG DER ERFINDUNG
-
Moderne
elektronische "plattenlose" Hochgeschwindigkeitsdrucker
besitzen Fähigkeiten,
von denen man noch vor wenigen Jahren nur träumen konnte. Beispielsweise
kann ein Drucker der gegenwärtigen
Serie MIDAX (Marke), der von Moore Business Forms, Inc., Lake Forest,
Illinois, verfügbar
ist, Hochgeschwindigkeitsbilder auf einem kontinuierlichen Papierband
ausdrucken, das sich mit einer Geschwindigkeit in der Größenordnung
von 500 Fuß pro
Minute bewegt. Es sind jetzt auch Hochgeschwindigkeits-Farbdrucker
hoher Auflösung verfügbar, die
mit einer sehr hohen Auflösung
(z.B. 600 dpi) Farbbilder auf einer kontinuierlichen Papierbahn
oder Papierblättern
mit einer Geschwindigkeit in der Größenordnung von 300 Fuß pro Minute
oder mehr ausdrucken können.
-
Um
eine maximale Bildflexibilität
zu erreichen, haben "intelligente" elektronische Hochleistungsdrucker
allgemein als Eingang Daten, die einen Digitalwert für jede druckbare
Stelle auf der Druckseite definieren. Derartige Stellen werden gewöhnlich als "Pixel" (Kurzwort für "Bildelemente") bezeichnet. Obgleich
auf Pixeln basierende intelligente elektronische Drucker virtuell
jedes willkürliche
Bild ausdrucken können
(mit einer Auflösung,
einer Farbe und anderen Eigenschaften des Druckers), erfordern diese
eine massive Menge von Eingangsdaten zum Druck mit hoher Auflösung. Um
beispielsweise eine Seite von 8-1/2 Zoll mal 11 Zoll mit 600 Punkten
pro Zoll ausdrucken zu können,
erfordert die Auflösung
5100 × 6600
= 33,66 Millionen individueller Pixelwerte. Hochgeschwindigkeitsdrucker
können
in der Größenordnung
von 300 bis 500 Seiten pro Minute drucken (d.h. eine Größenordnung
von 8 Seiten oder mehr pro Sekunde) – und erfordern daher mehr
als 300 Millionen Pixel (120.000 Zeichen) pro Sekunde. Der jedem
Pixel zugeordnete Digitalwert kann nominell nur ein digitales "Bit" sein (wenn das "Bit" eine "Eins" ist, dann sollte
der Drucker Tinte an die entsprechende Stelle überführen; wenn das "Bit" eine "Null" ist, dann sollte
der Drucker die Stelle nicht mit Tinte benetzen). Moderne elektronische
Drucker liefern jedoch mehrere (z.B. 4) Bits für jedes Pixel, um Grauskalenwerte
zu verbessern oder eine von verschiedenen unterschiedlichen Farben
auszudrucken. Dies erfordert ein Datenabgabesystem, das digitale
Bits in einer Größenordnung
von 1,2 Milliarden digitalen Bits pro Sekunde liefern kann.
-
Digitale
Allzweckcomputer mit angemessenen Kosten und angemessener Komplexität sind nicht
in der Lage, einen für
den Druck geeigneten Datenstrom mit diesen unglaublichen Geschwindigkeiten
zuzuführen.
Die Alternative zu einer in Echtzeit erfolgenden Verarbeitung und
Erzeugung von Druckbildern im Off-line-Betrieb und Speicherung zum späteren Aufruf
durch den Drucker ist nicht durchführbar, und zwar wenigstens
deshalb, weil die involvierte Datenmenge in einem durchschnittlichen
Druckdurchlauf zu massiv ist, um wirtschaftlich gespeichert werden
zu können
und um schnell unter Benutzung herkömmlicher Massenspeichertechniken
zugänglich
zu sein.
-
Um
den Daten-Geschwindigkeitsbedarf früherer Generationen intelligenter
elektronischer Drucker zu erfüllen,
wurden spezielle Systeme entwickelt, die allgemein als Rasterbildprozessoren
("RIPs") bekannt sind, um
Bilddaten zu erzeugen, die auf einer kompakten Eingangsrepräsentation
basieren, beispielsweise einem PostScript-File oder einem anderen
variablen Datenstrom. Einige derartige RIP-Ausbildungen konnten
die Bilddaten nicht in Echtzeit erzeugen. Daher litten diese früheren RIPs
unter dem Nachteil, dass die Daten, die von der Eingabeeinrichtung
ankamen, in komplexer Weise konvertiert werden mussten, bevor irgendwelche Ausgangsdaten
an die Ausgabedruckeinrichtung abgegeben werden konnten und der
Ausdruck zu laufen beginnen konnte. Diese Unmöglichkeit der Rasterbildung
in Echtzeit erforderte, dass jeder Ausdruck in zwei Phasen behandelt
werden musste: in einem Off-line-Konversationsprozess und einem
späteren
On-line-Druckprozess. Dies verursachte Verzögerungen und stellte ein schwerwiegendes
Problem in Verbindung mit "fälligkeitsnahen" Erfordernissen der
Ausgabe eines fertigen Drucks an den Kunden dar.
-
Einige
der bekannten RIP-Systeme waren jedoch in der Lage, Bilddaten "fliegend", d.h. ohne den Prozess
zu unterbrechen, zu erzeugen, während
der Ausdruck läuft.
Ein Beispiel eines bekannten Rasterbildprozessors, der in der Lage
ist, Bilddaten in Echtzeit synchron mit den Druckoperationen durchzuführen, ist
der "Hybrid RIP" ("H-RIP"), der von Moore
Business Forms Inc. hergestellt wird und beschrieben ist in Technical Reference
Manual unter dem Titel "H-RIP
Technical Manual" (Moore
Business Forms Inc., 1994). Das H-RIP-System benutzte eine spezielle
Hardware-Schaltung,
die durch einen auf einem Mikroprozessor basierenden Mastercontroller
gesteuert wurde, um gerasterte Druckbilddaten in Echtzeit zu erzeugen.
Kurz gesagt, akzeptierte das bekannte H-RIP-System als Eingang ein
standardisiertes File-Format, das auf einem Massenspeicher, beispielsweise
auf einem Magnetband, gespeichert wurde. Bei dieser bekannten Anordnung
liest ein dazwischen geschaltetes "XL Data System" den Eingangs-File vom Band aus und
liefert diesen an den H-RIP zur Verarbeitung. Der H-RIP wies ein
XL-Interface auf, das die Daten von dem XL-Datensystem pufferte
und die Daten einem auf einem Mikroprozessor basierenden Mastercontroller
zuführte.
Der Mastercontroller interpretierte die Eingangsdaten und erzeugte
eine Anzeigeliste, die die auf der nächsten Druckseite aufzubereitenden
Objekte spezifizierte. Der Mastercontroller schrieb Bit-Kartenbilder
der für
das Bild der Anzeigeliste-Repräsentation
erforderlichen Art in ein Front Image Memory ("FIM")
ein, um diese Gegenstände
zur Abgabe verfügbar
zu machen. Dann steuerte der Mastercontroller das FIM, um die Bit-Kartenbilder
in einen binären
Bildgenerator ("BIG") einzuschreiben,
der zwei Vollseiten-Bitkartenspeicher
aufweist – und
dadurch ein Speicherbild der gesamten zu druckenden Seite abgibt.
Während
eine Seite des Bildes in einem der Vollseiten-Bitkartenspeicher erzeugt wurde, konnte
eine spezielle Druckersteuerung und eine Interface-Steuerung auf
ein bereits komplettes Speicherbild in einem anderen Speicher zugreifen
und dessen Pixelwerte in einem Drucker in Echtzeit verarbeiten,
synchron mit der Papierbahn-Bewegung. Im typischen Fall konnte der
Drucker nicht auf einmal eine volle Seite akzeptieren, sondern es
war erforderlich, dass die Daten in kleineren Stücken präsentiert wurden (z.B. in Blöcken, die
eine oder mehrere Zeilen des Bildes enthalten). Der H-RIP speiste
diese Stücke
in den Drucker synchron mit den für den Drucker benötigten Daten
ein.
-
Das
bekannte H-RIP-System von Moore war im eigenen Sinne erfolgreich.
Jedoch waren weitere Verbesserungen möglich. Beispielsweise wies
das bekannte H-RIP-System
keine genügende
Geschwindigkeit und Bandbreite auf, um Schritt zu halten mit den
nunmehr verfügbaren
verbesserten Hochleistungsdruckern hoher Auflösung. Außerdem war der bekannte H-RIP
auf einen monochromen Druck beschränkt und hatte keine Fähigkeit,
Farben zu liefern. Außerdem
war der bekannte H-RIP auf nur ein Eingangsformat beschränkt und konnte
graphische Bilder nicht wirksam verarbeiten. Außerdem konnte der bekannte
H-RIP nur mit einer einzigen Type eines Druckers arbeiten (einem
intelligenten Drucker der Moore Business Forms MIDAX (Marke)) und
war nicht in der Lage, mit Druckern anderer Art zu arbeiten. Wie
weiter unten beschrieben, stellen diese Mängel für gewisse Anwendungen schwerwiegende
Nachteile dar.
-
Ein
Nachteil bekannter H-RIP-Ausbildungen bezieht sich auf die Möglichkeit,
nur mit einem einzigen Druckertyp arbeiten zu können. Der H-RIP wurde kundenspezifisch
ausgebildet, um Daten an einen intelligenten Drucker Moore MIDAX
(Marke) 300 zu liefern und er war nicht in der Lage, mit irgendeinem
anderen (nicht kompatiblen) Drucker zu arbeiten. Üblicherweise
hat der Käufer
jedoch eine Wahl unter mehreren verschiedenen Modellen intelligenter
Drucker, und größere Druckeranlagen
können
unterschiedliche Druckertypen in Benutzung haben, die unter verschiedenen
Druckverfahren laufen. Beispielsweise kann ein Drucker benutzt werden,
um lange Druckdurchläufe
zu erzielen, und ein anderer Drucker kann benutzt werden, um kurze
Durchläufe
zu erzeugen, die Graphiken hoher Qualität und Farbe erfordern, und
noch ein weiterer Drucker kann optimal für den Druck von Texten mit
vereinfachten Graphiken, wie Linien, Kästchen und Winkeln, sein. In
der Vergangenheit musste eine Druckerei unterschiedliche RIP-Systeme
für jeden
Drucker kaufen, da jeder RIP speziell kundenorientiert für einen
entsprechenden Drucker eingerichtet war.
-
Die
Forderung nach mehreren unterschiedlichen Typen von RIPs (von denen
jeder zehntausende von Dollar kosten kann, wenn sie überhaupt
kommerziell verfügbar
sind) führte
zu einer Kostenexplosion und Konfusion. Beispielsweise haben unterschiedliche
RIP-Systeme im typischen Fall vollständig unterschiedliche Verkabelungen,
Installationen, andere Wartungseigenschaften und andere Erfordernisse.
Techniker und Bedienungspersonen mussten mit jedem der unterschiedlichen
RIP-Systeme vertraut gemacht werden. Es mussten Ersatzteile für viele
unterschiedliche RIP-Systeme bereitgestellt werden. Eine Inkompatibilität von Software und
Eingangsdaten zwischen den verschiedenen RIP-Systemen erforderte
eine extensive logistische Koordination, um zu gewährleisten,
dass die Ausdrucke für
die richtige Kombination von RIP und den nur dafür anwendbaren Druckern vorbereitet
wurden. Diese Probleme können
wirksam die Zahl unterschiedlicher Druckertypen mit einer bestimmten
Druckmöglichkeit
begrenzt haben, so dass die Typen von Druckern, die dem Kunden angeboten
werden können,
beschränkt
sind.
-
Bekannte
RIPs, beispielsweise H-RIPs, leiden außerdem unter dem Nachteil,
dass sie keine Eingangsdaten in einem einzigen standardisierten
Format annehmen können.
Um Eingangsdaten unterschiedlichen Formats benutzen zu können, müsste eine
Bedienungsperson für
den Drucker die Daten auf das Standardformat konvertieren (oder
einen unterschiedlichen RIP benutzen, der dieses unterschiedliche
Datenformat akzeptiert). Immer dann, wenn die Bedienungsperson des
Druckers ein anderes Eingangsformat benutzen möchte, muss sie die Daten auf
ein Format konvertieren, das für
den RIP benutzbar ist, der dem Drucker zugeordnet ist, welcher für den Druckauftrag
bestimmt ist. Die Bedienungsperson des Druckers müsste kundenspezifisch
arbeiten oder ein RIP oder ein geeignetes Konversionssystem kaufen,
wenn kein bestehendes System das neue, nicht standardisierte Format
verarbeiten kann. Eine Konversierung off-line wäre zeitaufwändig und gelegentlich nicht
betriebssicher und es würde
die Gesamtarbeitszeit beträchtlich
erhöht,
die zur Durchführung
eines speziellen Druckauftrages erforderlich ist. Um beispielsweise
einen einzelnen Druckauftrag zu verarbeiten, der mehrere Teile umfasst,
die unterschiedliche Eingangsformate besitzen, müsste die Bedienungsperson des
Druckers erst den ersten Teil des Auftrages durchführen und
dann das System mit einem unterschiedlichen RIP zurücksetzen
(dies müsste
off-line geschehen), um die unterschiedlichen Eingangsformate interpretieren
zu können.
Sie müsste
dann den nächsten
Teil des Druckauftrages durchführen
und möglicherweise
danach das System zurücksetzen
und rekonfigurieren, um einen weiteren Teil des Druckauftrages unter
Benutzung eines noch anderen Eingangsformats durchführen zu
können.
Die Bedienungsperson müsste dann
auf diese Weise fortschreiten, bis der gesamte mehrteilige Druckauftrag
vollendet ist – und
dies ist ein relativ langer, mühsamer
und unwirksamer Prozess mit hohem Zeitaufwand.
-
Außerdem waren
bekannte RIP-Anordnungen, beispielsweise H-RIP-Anordnungen, nicht
in der Lage, mehr als 300 Millionen Pixel pro Sekunde zu liefern,
wie diese erforderlich sind, um elektronische Drucker hoher Geschwindigkeit
und hoher Auflösung
monochrom oder farbig zu liefern. Bekannte RIP-Systeme, die in der
Lage sind, graphische Farbbilder zu erzeugen, waren auf Konversionsgeschwindigkeiten
von etwa 100 Millionen Pixel pro Sekunde beschränkt – während die meisten gegenwärtig gebräuchlichen
Farbdrucker hoher Auflösung
Datengeschwindigkeiten erfordern können, die über dem Dreifachen hiervon
liegen. Durchsatz- und Bandbreitenprobleme werden durch die sich
ständig
erhöhende
Benutzung komplexer Graphiken bei intelligenten Bilddruckverfahren
vergrößert. Verarbeitungsoperationen,
die sich auf Graphiken beziehen und Abschnitte der Seite einstellen,
um die Graphiken anzupassen, können
sehr zeitaufwändige
Operationen sein und eine Graphik mit vollfarbiger Auflösung kann
einen großen
Teil des Speicherraums einnehmen. Die Verarbeitung von Graphikbildern
kann erfordern, dass die Eingangsdaten "geschirmt" werden, um annehmbare Farbabstufungen
zu erzielen, und dies führt
zu einer weiteren Verlängerung
der Verarbeitungszeit.
-
Daher
besteht seit langem der Bedarf für
einen Rasterbildprozessor, der Eingänge mit unterschiedlichen Formaten
verarbeiten kann (beispielsweise Fonts, Vollfarbgraphiken, Strichvorlagen,
Muster usw.), die von einer Vielzahl unterschiedlicher Eingangseinrichtungen
herrühren
und der in der Lage ist, Ausgänge
unterschiedlichen Formats zu erzeugen, die für unterschiedliche Druckverfahren
oder andere Ausgabeeinrichtungen geeignet sind. Außerdem besteht
ein Bedarf dafür,
einen Rasterbildprozessor zu schaffen, der einen hohen Durchsatz
besitzt und in der Lage ist, eine Schattierung von Graphiken und
eine Verarbeitung von Farbdaten durchzuführen. Es besteht außerdem ein
Bedarf für
einen Rasterbildprozessor, der modular und ausbaufähig ist,
um verschiedene Bedürfnisse
und Erfordernisse zu erfüllen.
Außerdem
wäre es
erwünscht,
einen Rasterbildprozessor zu schaffen, der hoch aufgelöste Graphikdaten "fliegend" erzeugen kann, um
einen Hochgeschwindigkeits-Drucker in Echtzeit zu speisen.
-
Die
Erfindung, die in dem US-Patent US-A-5 796 411 verkörpert ist,
schafft einen Rasterbildprozessor, der diese Aufgaben erfüllen kann.
Er schafft ein Rasterbild-Verarbeitungssystem
und ein Verfahren, das mit den schnellsten zur Zeit verfügbaren hoch
auflösenden
Druckern arbeiten kann. Es können
Bilder "fliegend" verarbeitet werden,
d.h. es können
Bilder aus kompakten Eingangsrepräsentationen so schnell erzeugt
werden, dass der Ausdruck im Wesentlichen zur selben Echtzeit erfolgen
kann, in der der RIP-Prozessor die Eingangsdaten verarbeitet. Dies
hat für
den Kunden einen wesentlichen Vorteil, weil Druckaufträge sehr
schnell verarbeitet werden können,
wobei die Erfordernisse der "zeitgerechten" Ausgabe befriedigt
werden können, was
unter Benutzung früherer,
auf RIP basierender Systeme, nicht möglich war.
-
Bei
dem System gemäß dem US-Patent
US-A-5 796 411 wird außerdem
die Möglichkeit,
Bilder in Echtzeit auszudrucken, durch die Benutzung eines Hochgeschwindigkeits-Cache-Datenspeichers
und durch den zugeordneten Diskettenantrieb verbessert, wodurch
ein Hochgeschwindigkeits-Durchsatz von Daten im System erreicht
wird. Die Diskettenanordnung kann beispielsweise eine Bibliothek
von hoch aufgelösten
Graphiken speichern, die "fliegend" zugänglich sind,
wenn sie benötigt
werden und gemäß dem Eingangsdatenstrom
abgerufen werden. Gemäß dem bevorzugten
Ausführungsbeispiel
liefert die Diskettenanordnung eine sehr hohe Speicherkapazität und einen
sehr hohen Durchsatz (d.h. einen Gesamtspeicher von 32 GB von Informationen,
die mit einer Geschwindigkeit von mehr als 50 Mb pro Sekunde zugänglich sind).
Dies ermöglicht dem
System einen Zugriff auf graphische Bilder, während der spezielle Druckauftrag
laufend nahezu gleichzeitig eine Konvertierung, eine Wiedergewinnung
und einen Ausdruck in Form von Graphiken und Bildern auslöst. Eine
Daten-Cache-Speicheranordnung, die mit der Diskettenanordnung gekoppelt ist,
bildet eine FIFO (first-in-first-out)-Speicher/Pufferanordnung,
um den Durchsatz zu maximieren und die Verarbeitungszeit zu verkürzen.
-
Um
weitere Graphikmöglichkeiten
zu verbessern, kann das System nach dem US-Patent 5 796 411 auch einen kundenspezifischen
Graphikbeschleuniger haben, der fliegend zahlreiche "primitive" oder einfache Graphiken
erzeugt (z.B. Winkel, Linien, Kästchen
usw.), und zwar gleichzeitig, während
das übrige
Druckbild erzeugt wird.
-
Ein
bevorzugtes Ausführungsbeispiel
des US-Patentes US-A-5 796 411 kann beispielsweise eine vollständig modulare
Architektur bilden, die ein XL-Interface-Modul umfasst, um eine Eingangsdatensynchronisation
durchzuführen
und die weiter ein Interface und ein Master-Steuermodul umfasst,
um eine Gesamtsteuerung und Koordinierung durchzuführen. Ein
RISC-Hochgeschwindigkeits-Verarbeitungsmodul
dient der Datenkonversion und Manipulation, und ein Font-Image-Memory
("FIM")-Modul speichert
Bit-Bilder von Fonts und ein binäres
Bildgenerator ("BIG")-Modul bewirkt eine
Doppelpufferspeicherung von Vollseitenbildern und ein Druckersteuermodul "ECM") steuert den Drucker
oder andere Ausgangseinrichtungen und bildet ein Interface hierzu.
-
Bei
der Verarbeitung und beim Druck von Dokumenten wird ein Druckblock
oder ein File errichtet, das eine Beschreibung des gesamten Druckauftrages
enthält,
der durchlaufen werden soll, einschließlich einer seitenweisen Auslegung
des Druckauftrages. Nachdem der Eingang empfangen wurde, sammelt
der RIP die Zeichen und andere Bild-"Objekte" in einem Vollseiten-Bitkarten-Speicher.
Die mit dem Druckauftrag gelieferte Information bestimmt die Größe und die
Positionierung von Text und Graphiken. Das System "erinnert" sich automatisch,
wo bestimmte Zeichen positioniert sind, so dass keine Duplizierung
oder eine Überdeckung
neuer Zeichen erfolgt.
-
Das
System gemäß dem US-Patent
5 796 411 war in der Lage, Geschwindigkeiten zu erreichen, die wesentlich über jenen
der bekannten, auf RIP basierenden, Systeme lagen, und es ist ein
Betrieb mit Geschwindigkeiten von über 300 Megapixel pro Sekunde
möglich.
Ein Teil des Erfolges des Systems und seiner Fähigkeit, mit derart hohen Geschwindigkeiten
zu arbeiten, besteht darin, dass das bevorzugte Ausführungsbeispiel
auch in der Lage ist, eine "fliegende
Schattierung" vorzunehmen.
Das heißt,
es können
automatisch Daten schattiert werden, die sich auf die Bilder beziehen,
so dass die verschiedenen Grautöne
oder Farbpegel für
einen Halbton-Druckprozess zutreffen. Eine Zahl weiterer Vorteile,
die durch dieses System geliefert werden, sind in der Beschreibung
des US-Patentes 5 796 411 erwähnt.
-
Die
Vorteile und Merkmale, die durch das System gemäß US-A-5 796 411 geliefert
werden, bedeuten einen beträchtlichen
Fortschritt gegenüber
dem Stande der Technik. Derartige Systeme können jedoch sehr kostspielig
sein und sie können
mehr Möglichkeiten
umfassen als notwendig ist, um einen speziellen Druckauftrag durchzuführen. Bei
gewissen Anwendungen können
eine Flexibilität
und ein Ausbau von geringerem Wert sein als eine Verminderung der
Kosten. Beispielsweise wird bei verschiedenen Anwendungen nur eine spezielle
Type von Druckern benutzt, und bei anderen Anwendungen braucht der
RIP nur innerhalb eines speziellen Pixelbereichs zu arbeiten. Demgemäß wäre es erwünscht, einen
hinsichtlich seiner Möglichkeiten
abgerüsteten
Rasterbildprozessor zu schaffen, der speziell in Verbindung mit
einem gegebenen Drucker benutzt wird, beispielsweise einem Tintenstrahldrucker.
Ein derart abgerüsteter
Rasterbildprozessor erfordert mehr als eine einfache Eliminierung
optionaler Möglichkeiten.
Die EP-A-0 470 782 beschreibt die Merkmale des Oberbegriffs des
Patentanspruchs 1.
-
Ein
so abgerüsteter
RIP kann derart ausgebildet sein, dass er einer Bilderzeugung in
einem speziellen Bereich angepasst ist, um wirksam Drucker mit verminderten
Ausrüstungskosten
zu betreiben. Das beschriebene Ausführungsbeispiel verarbeitet
den Eingangsstrom für
einen Tintenstrahldrucker der Bauart Moore Independent cartridge
array (MICA) und ist auch noch in der Lage, bei relativ hohen Geschwindigkeiten
zu arbeiten (z.B. von mehr als 300 Fuß pro Minute). Jedoch arbeitet
das bevorzugte Ausführungsbeispiel
innerhalb eines begrenzten Pixelbereichs von beispielsweise einer
Ausdehnung von 1024 Pixelbreite bis 2048 Pixelbreite. Bis zu sechzehn
(16) Tintenstrahlpatronen in einem Aufbau können bei dem bevorzugten Ausführungsbeispiel
betrieben werden. Natürlich
könnte
das System zum Einsatz für
weitere Patronen oder unterschiedliche Druckertypen ausgearbeitet
werden.
-
Die
Erfindung ist in den unabhängigen
Ansprüchen
1 und 17 gekennzeichnet.
-
Gemäß einem
Aspekt der vorliegenden Erfindung ist ein Personality-Modul vorgesehen.
Das Personality-Modul fordert Rasterdaten für ein RAM an und liest diese
aus. Das bevorzugte Ausführungsbeispiel
benutzt ein EEPROM-Paar zur Steuerung einer jeden Zeile, die gemäß der Position
und dem Abstand voneinander ausgelesen ist. Die Pixeldaten werden
dann der Servicestation längs
der Druckstangenadresse zugeführt. Das
Personality-Modul liefert vorzugsweise Ausgänge der Folge von Pixeldaten
nach der Servicestation zur Bilderzeugung, und es wird die Anzeigeinformation
und die Tasteninformation angepasst, und die verschiedenen Offsets
werden auf ein Steuer-ASIC übertragen,
um die Pixeldaten in dem Speicher-RAM erneut zu behandeln.
-
KURZBESCHREIBUNG
DER ZEICHNUNG
-
Diese
und weitere Merkmale und Vorteile der vorliegenden Erfindung werden
deutlicher und besser verständlich
unter Bezugnahme auf die folgende detaillierte Beschreibung von
gegenwärtig
bevorzugten Ausführungsbeispielen
der Erfindung in Verbindung mit der Zeichnung. In der Zeichnung
zeigen:
-
1 ist
ein Beispiel eines gesamten intelligenten Bildverarbeitungs-Systems;
-
2 zeigt
die gesamten Beispielsoperationen, die durch den Rasterbildprozessor
gemäß 1 durchgeführt werden;
-
3 zeigt
ein Beispiel einer Architektur des Rasterbildprozessors gemäß 1,
entsprechend der laufenden Patentanmeldung Ser. Nr. 08/500,011;
-
3A zeigt
den Rasterbildprozessor nach 3 in einer
Ausbildung, umfassend die Möglichkeit
einer Schattierung, einer Graphikerzeugung und einer Daten-Cache-Speichermöglichkeit;
-
4 ist
ein Ablaufdiagramm eines Beispiels von Gesamtsteueroperationen,
die durch das RISC-Steuermodul durchgeführt werden, um die Datenverarbeitung
durch den Rasterbildprozessor zu steuern;
-
5 zeigt
ein Beispiel einer Architektur für
das XL-Interface-Modul;
-
6 zeigt
ein Beispiel einer Architektur für
den XL-Interface-Registrier-Controller;
-
7 zeigt
ein Beispiel eines gesamten intelligenten Abbildungssystems gemäß der vorliegenden
Erfindung;
-
8A und 8B zeigen
eine Anordnung von MICA-Tintenstrahlpatronen, die in Verbindung
mit der vorliegenden Erfindung benutzbar sind;
-
9 zeigt
ein Beispiel einer Gesamtarchitektur eines abgerüsteten Rasterbildprozessors
gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung;
-
10 zeigt
ein Beispiel eines GPI-Interface-Teils eines abgerüsteten Steuerabschnitts
eines Rasterbildprozessors, der in Verbindung mit einem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung benutzbar ist;
-
11 zeigt
ein Beispiel eines VME-Interface und eines Font-Bildspeicher-Abschnitts (FIM)
eines abgerüsteten
Steuergerätes,
das in Verbindung mit dem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung benutzbar ist;
-
12 zeigt
ein Beispiel einer Hilfsstrukturarchitektur eines FIMVME ASIC, das
in Verbindung mit dem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung benutzbar ist;
-
13 veranschaulicht
schematisch eine Adressendekodierung, die durch ein FIMVME ASIC
gemäß dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung durchgeführt werden kann;
-
14 veranschaulicht
schematisch eine Registrieroperation, die durch ein FIMVME ASIC
gemäß dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung durchgeführt werden kann;
-
15 ist
ein Beispiel eines Zeitdiagramms, welches einen Schreibzyklus für eine Speicherinformation
in einem FIM gemäß einem
bevorzugten Ausführungsbeispiel
der vorliegenden Erfindung zeigt;
-
16 veranschaulicht
schematisch eine FIM-Prüfsummenoperation,
die durch ein FIMVME ASIC gemäß dem bevorzugten
Ausführungsbeispiel
der vorliegenden Erfindung durchgeführt werden kann;
-
17 veranschaulicht
ein Beispiel einer Hilfsstrukturarchitektur eines Hauptsteuergerätes gemäß dem bevorzugten
Ausführungsbeispiel
der Erfindung;
-
18 veranschaulicht
ein Beispiel einer Anzeigelisteninformation, die durch eine Gruppe
von zweiunddreißig
Bit-Langwörtern
erzeugt wird;
-
19 ist
ein Beispiel, welches nützlich
zur Veranschaulichung einer bevorzugten Art und Weise ist, wie ein
Zeichen von einem Font-Bildspeicher (FIM) im Bit-Bildspeicher (BIM)
platziert wird;
-
20 ist
ein Beispiel einer Schaltung, die zweckmäßig zur Veranschaulichung der
Arbeitsweise eines Hauptsteuergerätes gemäß der vorliegenden Erfindung
ist;
-
21 zeigt
ein Beispiel einer Hilfsstrukturarchitektur eines Personality-Moduls ASIC; und
-
22 veranschaulicht
eine Technik zum Vergleich der relativen Versetzungen von Druckpatronen
in Richtung der Bahnbewegung.
-
DETALLIERTE
BESCHREIBUNG DER ZEICHNUNGEN
-
Bei
der Beschreibung der Merkmale, der Charakteristiken und der Vorteile
der vorliegenden Erfindung wird zunächst auf einen aufgerüsteten Rasterbildprozessor
Bezug genommen, der in Verbindung mit der laufenden Patentanmeldung
Ser. Nr. 08/500,011 beschrieben ist. Unter Zugrundelegung jenes
Hintergrundes wird die vorliegende Erfindung unter primärer Bezugnahme
auf die 7 bis 22 beschrieben.
Es ist klar, dass die folgende Beschreibung auf eine bevorzugte
Ausführung
gerichtet ist und dass zahlreiche Modifikationen, Abwandlungen und
Veränderungen
gemäß speziellen
Notwendigkeiten getroffen werden können. Die vorliegende Erfindung
soll nicht auf das beschriebene Ausführungsbeispiel beschränkt sein.
Obgleich die vorliegende Erfindung beispielsweise in Verbindung
mit einem MICA-Tintenstrahldrucker beschrieben wird, so können auch
andere Drucker benutzt werden, und in diesem Fall können geeignete Änderungen
und Substitutionen gegenüber
der beschriebenen Ausführung
getroffen werden.
-
1 zeigt
ein intelligentes Bildverarbeitungssystem 50. Das System 50 führt die
allgemeine Lehre des Aufbaus digitaler Bild-"Objekte" durch, basierend auf den digitalen
Eingangsdaten, um ein sichtbares Bild zu erzeugen, das von einer
Person betrachtet werden kann. Bei diesem speziellen Ausführungsbeispiel
wird das sichtbare Bild auf einem Medium ausgedruckt, beispielsweise
bei Bewegung einer Papierbahn 72, um ein fertiges Druckstück 76 zu
erzeugen, das verteilt und gelesen oder betrachtet werden kann.
-
Gesamtes intelligentes
Bildverarbeitungssystem 50
-
Das
intelligente Bildverarbeitungssystem 50 kann verschiedene
Eingangsdatenquellen aufweisen, beispielsweise einen Magnetbandantrieb 52,
einen optischen Scanner 54, ein Netz 56 und ein
optisches Diskettenantriebssystem 58. Zusätzlich umfasst
das System 50 ein "Vorderenden"-Computersystem 60;
ein XL-Datensystem 62; und einen Rasterbildprozessor 64.
Die Komponenten 60, 62 und 64 sind elektronische Einrichtungen,
die digitale Daten erzeugen, speichern, manipulieren und verarbeiten,
um eine digitale Repräsentation
eines sichtbaren Bildes herzustellen. Bei diesem Beispiel umfasst
das System 50 außerdem
einen Drucker 68 und einen Papierverarbeitungsmechanismus 70.
Der Drucker 68 kann ein herkömmlicher monochromer Drucker
oder Farbdrucker hoher Auflösung
und hoher Druckgeschwindigkeit sein, beispielsweise kann er ein
Moore Business Forms MIDAX (Marke)-Drucker, ein Scitex-Druckkopf
oder ein Indigo-Hochgeschwindigkeits-Farbdrucker
sein.
-
Der
Drucker 68 gemäß 1 bedruckt
eine kontinuierliche Papierbahn 72, die beispielsweise
von einer großen
Papierrolle 74 mit hoher Geschwindigkeit zwischen 300 und
500 Fuß pro
Minute zugeführt
wird. Der Drucker umfasst elektronische Druckköpfe, die Bilder auf die Bahn 72 ausdrucken,
wenn die Bahn den Drucker durchläuft
(d.h. es findet ein plattenloser Druck statt). Die bedruckte Bahn 72 wird
weiter durch einen herkömmlichen
Papierverarbeitungsmechanismus 70 verarbeitet (beispielsweise
durch Schneiden, Heften, Kleben, Falten, durch Bearbeitung mittels
eines Mehrlagentrenners, einer Stapelvorrichtung usw.), um fertige gedruckte
Erzeugnisse 76 zu liefern.
-
Die "Rohmaterialien" für die durch
den Drucker 68 herzustellenden Bilder kommen aus Datenquellen 52-58.
Das System 50 nimmt diese Eingangsdaten in sehr verschiedenen
Formen auf, und zwar beispielsweise in Form von:
-
Bildern
-
- – Fonts,
beispielsweise konturierte Font-Formate (beispielsweise Adabe Type
1, PostScript, skalierbare Type und Bitstrom);
- – vorerzeugte
Moore XLF-Format-Fonts;
- Strichvorlagen in einem komprimierten oder unkomprimierten Format;
- graphische Halbtonbilder oder Vollfarbbilder;
-
Objekten
-
- – ein
dynamischer formatierter MCCS (Moore Command Code Stream)-Datenstrom
- – standardisierte
JIB-orientierte Objekte;
- graphische Schraffierungstabellen;
- Farbnachschlagtabellen;
- ausführbare
Software, um den Rasterbildprozessor 64 zu betreiben;
- Druckauftragsbeschreibung zur File-Instruktion einschließlich beispielsweise
Eingangstext.
-
Eine
von den verschiedenen Datenquellen 52, 54, 56 und 58 kann
diese verschiedenen Typen von Eingangsdaten eingeben, je nachdem,
wie dies zweckmäßig ist.
Beispielsweise kann der auszudruckende Text auf einem Magnetband 53 oder
einer Magnetdiskette 55 gespeichert sein. Es kann ein optischer
Scanner 54 benutzt werden, um Photographien oder andere
Bilder abzutasten und um diese auf der Diskette 55 zu speichern
und später
abzurufen. Ein optisches Antriebsgerät 58 verarbeitet optische
Disketten 59, die eine Vielzahl von Informationen speichern
können,
beispielsweise Strichvorlagen, Fonts, ausführbare Dateien usw.. Das Netz 56 kann
das System 50 mit anderen ähnlichen Systemen 50 und/oder
anderen Computern und/oder anderen Druckern verbinden, die örtlich oder
entfernt angeordnet sind.
-
Das "Vorderenden"-Bildverarbeitungssystem 60 ermöglicht es
dem Benutzer, vollfarbige Bilder sowie Strichvorlagen, Fonts und
PostScript-Files einzugeben. Das Vorderendensystem 60 kann
beispielsweise ein Digitalcomputer für allgemeine Zwecke, beispielsweise
ein hochleistungsfähiger
Personalcomputer, sein, der einen Bildschirm 60a und eine
Tastatur 60b aufweist. Das Vorderendensystem 60 braucht
nicht zusammen mit dem Rest des Systems 50 angeordnet zu
werden, sondern es könnte
auch fern von diesem liegen und es könnte beispielsweise mit einem
XL-Datensystem 62 und
einem Rasterbildprozessor 64 über ein Magnetband 53 und/oder
ein Netz 56 verbunden sein. So könnte beispielsweise gemäß einer
Anordnung das Vorderendensystem 60, der optische Scanner 54,
der optische Antrieb 58 und die Diskette 50 fern
von dem Rest des Systems 50 angeordnet werden und an seinem
Ausgang ein Druckauftragsbeschreibungsfile liefern, das auf dem Magnetband 53 gespeichert
ist. Das Magnetband 53 könnte dann auf mechanischem
Weg nach einer Produktionsstelle überführt und in ein anderes Magnetbandgerät 52 eingesetzt
werden, das mit dem XL-Datensystem 62, dem Rasterbildprozessor 64 und
dem Drucker 68 verbunden ist.
-
Der "menschliche" Druckauftragskoordinator
betätigt
das Vorderendensystem 60, um verschiedene Aufgaben durchzuführen. Beispielsweise
kann die menschliche Bedienungsperson unter Benutzung des Vorderendensystems 60 Bilder
aus verschiedenen Datenquellen auswählen und sammeln, z.B. als
Volltonbilder, die unter Benutzung eines optischen Scanners 54 abgetastet
wurden oder von Volltonbildern, die auf einer Photo-CD einer optischen
Diskette 59 oder PostScript-Files, die über das Magnetband 53 und/oder
die Diskette 55 zugeführt
wurden (oder die unter Benutzung des Vorderendensystems verfasst
wurden). Die menschliche Bedienungsperson benutzt auch das Vorderendensystem 60,
um alle Strichvorlagen, wie Graphiken oder Logos, zu sammeln, die
entweder abgetastete Strichvorlagen sind oder aus PostScript-Files
herrühren,
die die Graphiken definieren. Die menschliche Bedienungsperson benutzt
das Vorderendensystem 60 auch, um alle Fonts zu identifizieren,
die für
einen speziellen Druckauftrag notwendig sind und, falls erforderlich,
benutzt sie das Vorderendensystem 60, um die Font-Auslegung
auf ein annehmbares Format zu konvertieren. Der Druckauftragskoordinator
benutzt auch das Vorderendensystem 60, um eine Druckauftragsauslegung
und eine Konfiguration zu schaffen. Er wählt und lokalisiert alle Objekte,
die auf den fertigen Druckstücken 76 ausgedruckt werden.
Der Druckauftragskoordinator erzeugt unter Benutzung des Vorderendensystems 60 ein "Druckauftragsbeschreibungsfile" und liefert dieses
in Verbindung mit allen notwendigen Fonts an den Rasterbildprozessor 64 über das
XL-Datensystem 62 (beispielsweise kann das Druckauftragsbeschreibungsfile
auf dem Magnetband 53 gespeichert werden, um später abgerufen
zu werden).
-
Der
Rasterbildprozessor 64 ist eine elektronische Einrichtung,
die ein Bild im Computerspeicher erzeugt, basierend auf dem Druckauftragsbeschreibungsfile,
das durch das Vorderendensystem 60 geliefert wurde, und
er sendet das digitale Bild an den Drucker 68 zum Ausdrucken.
Im Einzelnen rastert der Rasterbildprozessor 64 verschiedene
Kombinationen von Text, Graphiken und Volltonbildern mit hoher Geschwindigkeit,
basierend auf einem eingebenen Druckauftragsbeschreibungsfile und
gibt das gerasterte Bild in digitaler Form an den Drucker 68 in
Echtzeit, synchronisiert mit der Arbeitsweise des Druckers, aus.
Der Rasterbildprozessor 64 überwacht den Durchlauf der
Bahn 72 durch den Drucker 68 und synchronisiert
seine Arbeitsweise mit dem Bahnverlauf. Der Rasterbildprozessor 64 steuert
auch den Drucker 68, um eine korrekte Bildregistrierung
der Bilder des Druckers auf der Bahn 72 zu gewährleisten.
Der Rasterbildprozessor 64 stellt somit eine Koordination
mit dem XL-Datensystem 62 her, um Teile des eingegebenen
Druckauftragsbeschreibungsfiles zu empfangen, falls diese benötigt werden,
und es werden elektronische Bilder (im Speicher) erzeugt, um auf der
Bahn 72 ausgedruckt zu werden, und es werden diese elektronischen
Bilder in digitaler Form mit der erforderlichen Geschwindigkeit,
Auflösung
und dem gewünschten
Format durch den Drucker 68 ausgegeben.
-
Der
Rasterbildprozessor 64 kann in der Lage sein, eine Anzahl
unterschiedlicher Drucker oder andere Ausgangseinrichtungen zu bedienen,
beispielsweise einen Moore MIDAX (Marke)-Drucker, Scitex-Druckköpfe oder
andere Abbildungsvorrichtungen. 1 zeigt
dies durch Angabe eines weiteren Druckers 68a, der auch an
den Ausgang des Rasterbildprozessors 64 angeschlossen werden
kann, statt an den Drucker 68 angeschlossen zu werden.
Gemäß dem bevorzugten
Ausführungsbeispiel
der laufenden Patentanmeldung Ser. Nr. 08/500,011 sind keine Konfigurationsänderungen
für den
Rasterbildprozessor 64 erforderlich, wenn der andere Drucker 68a mit
dem Drucker 68 kompatibel ist. Wenn jedoch der andere Drucker 68a nicht
kompatibel ist, dann ist nur ein einfacher Austausch eines einfachen
steckbaren elektronischen Steuermoduls im Rasterbildprozessor 64 erforderlich,
damit der Rasterbildprozessor mit dem anderen Drucker arbeiten kann.
-
Die
Bedienungsperson kann den Rasterbildprozessor 64 über ein
tragbares Datenanzeigeterminal 66 steuern, das eine Tastatur 66a,
eine Reihe von aufleuchtenden Anzeigelampen (z.B. Leuchtdioden) 66b und eine
LCD-Anzeige 66c aufweist. Die Tastatur 66a des
Terminals umfasst Modentasten, die Module innerhalb des Rasterbildprozessors 64 anwählen, um
durch das Terminal gesteuert zu werden. Die Bedienungsperson kann
das Terminal 66 benutzen, um eine Statusinformation und
Fehlerbedingungen auszulesen, um Betriebsparameter zu steuern (beispielsweise
Fuß pro
Minute, Versetzung, Registriermodus, Type der Registrierung usw.),
um Rücksetzung
und Herunterladen aufzurufen und um verschiedene andere Steueroperationen
durchzuführen.
-
Wirkungsweise
des Rasterbildprozessors
-
2 zeigt
die gesamte Arbeitsweise, die durch den aufgerüsteten Rasterbildprozessor 64 durchgeführt wird.
Das "Vorderendensystem" 60 liefert
ein Druckauftragsbeschreibungsfile 80 an den Rasterbildprozessor 64.
Das Druckauftragsbeschreibungsfile 80 enthält im typischen
Fall eine kompakte repräsentative
Beschreibung, wie jede der Seiten des fertig ausgedruckten Produktes 76 aussehen
wird. Das heißt:
für jede
verschiedene auszudruckende Seite wird ein Druckauftragsbeschreibungsfile
den gesamten Text angeben, der auf der Seite erscheint, es werden
die zu benutzenden Fonts identifiziert, es werden alle Graphiken
oder Strichvorlagen spezifiziert und es wird auch angegeben, welche
Farben benutzt werden sollen, wenn ein Farbausdruck vorgesehen ist.
Das Druckauftragsbeschreibungsfile 80 liefert im Wesentlichen
eine vollständige
Repräsentation
des gesamten Druckauftrags in digitaler Form, und dieser Auftrag
kann aus zahlreichen Seiten von Bildern bestehen.
-
Der
Rasterbildprozessor 64 konvertiert das Druckauftragsbeschreibungsfile 80 in
eine oder mehrere "Anzeigelisten" 82. Der
Rasterbildprozessor 64 erzeugt eine Anzeigeliste 82 für die nächste (und
jede) abzubildende Seite. Die Anzeigeliste 82 kennzeichnet
Objekte und ihre entsprechenden Positionen auf der Seite sowie eine Farb/Dichte-Information
und andere Charakteristiken. Beispielsweise spezifiziert die Anzeigeliste 82 im
typischen Fall die abzubildende Textinformation, die Position des
Textes auf der Seite und den Font, mit dem der Text abzubilden ist.
-
Der
Rasterbildprozessor 64 interpretiert die Anzeigeliste 82 als
eine Liste von Instruktionen, die die nächste auszudruckende Seite
spezifiziert. Der Rasterbildprozessor 64 konstruiert eine
digitale Repräsentation
eines vollständigen
Bildes im Speicher gemäß den Instruktionen,
die in der Anzeigeliste 82 vorhanden sind. Der Rasterbildprozessor 64 interpretiert
die Anzeigeliste 82, um alle "Fonts" (z.B. Typenstil) zu identifizieren, die
erforderlich sind, um die nächste
Seite abzubilden. Der Rasterbildprozessor schreibt dann Bitkartenbilder mit
den erforderlichen Fonts in einen "Font-Bildspeicher" ("FIM") 400, so
dass sie zur Abbildung verfügbar
sind. Der Rasterbildprozessor 64 analysiert auch die Anzeigeliste 82,
um alle Graphikbilder zu identifizieren, die zugeführt werden
müssen,
um die Seite abzubilden. Der Rasterbildprozessor kann einige vereinfachte
Graphiktypen "fliegend" erzeugen, wenn beispielsweise
eine spezielle Komponente, die als Modul 900-"Graphikbeschleuniger" bezeichnet wird,
vorhanden ist, dann kann der Rasterbildprozessor 64 gekrümmte Linien,
geometrische Formen usw. "fliegend" in Echtzeit erzeugen
und diese auf der benötigten
Basis gemäß den Instruktionen
innerhalb der Anzeigeliste 82 liefern.
-
Für eine farbige
Abbildung kann der Rasterbildprozessor 64 eine Farbinformation
der Font-Information hinzufügen,
die vom Font-Bildspeicher 400 geliefert wird (und ebenso
den Graphiken, die durch den Graphikbeschleuniger 900 erzeugt
werden) – und
zwar alles, wie durch die Anzeigeliste 82 instruiert.
-
Der
Rasterbildprozessor 64 kann auch auf vorher gespeicherte
Graphiken, beispielsweise Farbbilder, Strichvorlagen usw. aus einer
Graphik-Datenbibliothek zugreifen, die in einem "Daten-Cache"-Speicher 800 gespeichert sind.
Der Rasterbildprozessor 64 kann das "Daten-Cache"-Speicher-Modul 800 (falls
dieses vorhanden ist) steuern, um die entsprechenden Graphikbilder
wiederzugewinnen und sie zuzuführen,
wie dies durch die Anzeigeliste 82 spezifiziert ist.
-
Nachdem
die verschiedenen abzubildenden "Objekte" fertig für die Zuführung sind,
stellt der Rasterbildprozessor 64 diese zusammen, um eine
vollständige
digitale Repräsentation
des fertigen Bildes zu liefern. Diese digitale Repräsentation
wird in einem "Bit-Bildspeicher" 512 gespeichert.
Gemäß einem
bevorzugten Ausführungsbeispiel
des aufgerüsteten
Rasterbildprozessors hat der Bit-Bildspeicher 512 einen "Doppelpuffer", d.h. er besitzt
ein Paar von Duplizierungsspeichern 512a, 512b,
von denen jeder ein gesamtes Bild speichern kann. Hierdurch wird
es dem Rasterbildprozessor 64 möglich, ein vollständiges Bild
an die Ausgangseinrichtung gleichzeitig mit der Erzeugung des nächsten Bildes
im Bit-Bildspeicher 512 in Echtzeit auszugeben.
-
Bei
diesem Beispiel umfasst jeder Bit-Bildspeicher 512a, 512b eine
volle Seite "Bitkarten" mit einzelnen Speicherstellen,
die entsprechend jeder Position auf der Seite positioniert sind,
die mit einem Punkt gefüllt werden
kann. Dieses Bitkarten-Speicherbild
kann vier "Bitebenen" enthalten, um insgesamt
sechzehn (24) Farbwerte oder monochrome
Dichtewerte zu liefern. Die Graphiken und die Strichvorlagen, die
durch den Daten-Cache-Speicher 800 geliefert werden, können die
entsprechende Farbinformation direkt dem Bit-Bildspeicher 512 übermitteln.
-
Wenn
der Rasterbildprozessor 64 die Speicherung einer vollständigen Bildseite
in den Bit-Bildspeichern 512a, 512 vollendet hat,
hört der
Zugriff auf jenen Bit-Bildspeicher
auf und es beginnt die Bearbeitung eines neuen Bildes in dem anderen
Bit-Bildspeicher. Eine Ausgangsschaltung greift dann auf das vollständige Bild
zu und liefert die Daten in einer Folge und mit einer Geschwindigkeit,
wie sie von dem benutzten Drucker 68 gefordert wird. So
kann beispielsweise der Rasterbildprozessor 64 das vollständige Bitkarten-Bild
einer Zeile zu einem Zeitpunkt oder mehrere Zeilen zu einem Zeitpunkt
liefern, wie dies durch den Drucker 68 erforderlich ist,
und so erfolgt eine zeitliche Synchronisation mit der Bewegung der
Bahn 72 durch den Drucker 68. Während ein
Teil des Rasterbildprozessors 64 auf das vollständige Speicherbild
im Bit-Bildspeicher 512a zugreift, kann ein anderer Teil
des Rasterbildprozessors gleichzeitig die nächste Bildseite in dem Duplikat-Binär-Bildspeicher 512b aufbauen – und ein
weiterer Teil des Rasterbildprozessors kann einen anderen Teil des Druckauftragsbeschreibungsfiles 80 in
eine neue Anzeigeliste 62 für die übernächste folgende Seite konvertieren.
-
Architektur
eines aufgerüsteten
Rasterbildprozessors
-
3 zeigt
ein Beispiel modularer Architektur für aufgerüstete Rasterbildprozessoren 64.
Der Rasterbildprozessor 64 kann voll modular und auf einer
generalisierten Bus-Architektur und zugeordneter Rückwand konstruiert
sein, wodurch unterschiedliche Module (von denen vorzugsweise jedes
eine einzige gedruckte Schaltung aufweist) auswechselbar ein- und
ausgesteckt werden können.
Die modulare Architektur ermöglicht eine
einfache Erweiterung auf zusätzliche
Möglichkeiten
(vergleiche 3 und 3A), und
es können
außerdem
einige Module gegen andere Module ausgetauscht werden, um unterschiedliche
Erfordernisse zu erfüllen
(z.B. unterschiedliche Ausgangseinrichtungen, beispielsweise unterschiedliche
Drucker).
-
Bei
dem Beispiel gemäß 3 umfasst
der Rasterbildprozessor 64 ein XL-Interface-Modul 100, ein Mastercontroller-Modul 200,
einen RISC-Controller 300, ein Font-Bildspeicher ("FIM")-Modul 400,
ein Binär-Bildgenerator
("BIG")-Modul 500 und
ein Druckersteuer-Modul ("ECM") 600. Ein
VME-Bus 1000 bildet eine Verbindung zwischen dem XL-Interface-Modul 100,
dem Mastercontroller-Modul 200 und dem RISC-Controller-Modul 300.
Ein "R-BUS" 1002 ermöglicht eine
Verbindung (Bilder, Befehle) zwischen dem RISC-Controller-Modul 300,
dem FIM 400, dem BIG 500 und dem ECM 600.
Ein F-BUS 1004 ermöglicht
eine Übertragung von
Bilddaten (beispielsweise Fonts und Logos) zwischen dem FIM 400 und
dem BIG 500. Ein P-BUS 1006 überträgt die fertigen Formatbilddaten
vom BIG 500 nach dem ECM 600.
-
Wie
in 3A dargestellt, bildet der R-BUS 1002 auch
Verbindungen nach optischen Verbesserungsmodulen, beispielsweise
einem Grauwertmodul 700, einem Daten-Cache-Speichermodul 800 und
einem Graphikmodul 900. Der F-BUS 1004 ermöglicht eine Übertragung
von Bilddaten zwischen dem FIM 400 und/oder dem BIG 500 und
dem Graphikmodul 900. Außerdem kann bei dieser erweiterten
Konfiguration das Daten-Cache-Speichermodul 800 Daten auf
das Grauwertmodul 700 über
einen DC (Daten-Cache-Speicher)-Bus 1010 übertragen
und das Grauwertmodul 700 kann Daten nach dem BIG 700 über einen
SCR (Schirm)-Bus 1012 übertragen.
-
Kurz
gesagt, akzeptiert das Interface-Modul 100 das Druckauftragsbeschreibungsfile
80 vom XL-Datensystem 62 und überführt dies zur Bearbeitung nach
dem Mastercontroller-Modul 200. Das Mastercontroller-Modul 200 konvertiert
den Druckauftragsbeschreibungsfile 80 in Anzeigelisten 82 und
liefert die Anzeigelisten nach dem RISC-Controller-Modul 300 zur
Bildverarbeitung. Das RISC-Controller-Modul 300 koordiniert die
Arbeitsweise von FIM 400 und BIG 500, das die
Bit-Bildspeicher 512a, 512b enthält, um die
digitale Repräsentation
des Bildes zu erzeugen, basierend auf der Anzeigeliste 82 für die nächste abzubildende
Seite. Das ECM 600 bricht die vollständige digitale Repräsentation
in geeignet bemessene "Blöcke" auf und überführt diese
nach dem Drucker 68 genau zu der Zeit, in der der Drucker
diese zum Ausdrucken des nächsten Bildabschnitts
benötigt.
-
Das
(wahlweise) Graphikmodul 900 erzeugt "fliegend" Vektorgraphiken, basierend auf den
Instruktionen vom RISC-Controller-Modul 300 und ist außerdem in
der Lage, wirksam eine Dekompression und/oder eine Skalierung von
Bildfiles vorzunehmen. Das (wahlweise) Daten-Cache-Speichermodul 800 speichert
eine Graphikbibliothek und liefert die erforderliche vorgespeicherte
Graphikinformation an das Grauwertmodul 700 in Echtzeit.
Das Grauwertmodul 700 erzeugt Halbtonbildfiles und liefert
die resultierenden Pixeldatenwerte an das BIG 500.
-
Detaillierte
Beschreibung der Arbeitsweise von einem aufgerüsteten Rasterbildprozessor
-
4 ist
ein Beispiel einer Folge von Steuerschritten, die vom RISC-Controller-Modul 300 erzeugt wurden,
um die verschiedenen Aktivitäten,
die vom Rasterbildprozessor 64 durchgeführt wurden, zu koordinieren.
Der Rasterbildprozessor 64 und sein zugeordneter RISC-Controller 300 beginnen
ihre Arbeit durch Initialisierung (Block 84). Dann sucht
der RISC-Controller 300 aus einer Anzeigeliste 82 nach
einem Prozess (Block 86). Nachdem der RISC-Controller 300 eine
Anzeigeliste 82 empfangen hat, beginnt er, diese zu analysieren (z.B.
von oben nach unten), um die Type von Objekten zu bestimmen, die
hierdurch spezifiziert werden (Block 88). Wenn die "Instruktion" der Anzeigeliste 82 eine
Fabe spezifiziert, dann setzt der RISC-Controller 300 die vorgegebene
Farbe auf die spezifizierte Farbe zur Benutzung für eine weitere
Wiedergabe von Text und Graphiken (Block 90). Wenn eine "Instruktion" innerhalb der Anzeigeliste 82 einen
Text spezifiziert (Austrittsblock 91), sendet der RISC-Controller 300 einen
Befehl an das FIM 400 (Block 95) und spezifiziert
die Charakteristiken der abzubildenden Textzeichen. Wenn die "Instruktion" der Anzeigeliste 82 eine
Graphik spezifiziert (Austrittsblock 92), sendet der RISC-Controller 300 einen
Befehl an das Graphikmodul 900 und spezifiziert die Charakteristiken
der zu erzeugenden Graphik (Block 96). Wenn eine Instruktion
innerhalb der Anzeigeliste 82 ein Bild spezifiziert (Austrittsblock 93),
sendet der RISC-Controller 300 einen Befehl an das Grauwertmodul 97 (Block 97).
Der Analysierungsprozess setzt sich in einer interaktiven Weise
fort, bis der RISC-Controller 300 eine
Instruktion "Ende
der Seite" erhält (Block 94) – und zu
dieser Zeit wird der Hardware-Status überprüft (Block 99) und
es erfolgt eine "Rückkehr", um die Ankunft
der nächsten
Anzeigeliste 86 zur Verarbeitung abzuwarten. Inzwischen
schreibt jedes FIM 400, jedes Graphikmodul 900 und
das Grauwertmodul 700 den entsprechenden Ausgang in den
Bit-Bildspeicher 512 innerhalb des BIG 500.
-
Einzelbeschreibung
der aufgerüsteten
Rasterbildprozessor-Module
-
Die
allgemeine Arbeitsweise und Architektur des Rasterbildprozessors 64 sind
vorstehend beschrieben. Im Folgenden findet sich eine Einzelbeschreibung
eines jeden der verschiedenen Module innerhalb des aufgerüsteten Rasterbildprozessors 64.
-
XL-Interface-Modul 100
-
5 zeigt
ein Beispiel der Gesamtarchitektur des XL-Interface-Moduls 100.
Das XL-Interface-Modul 100 ist bei diesem Ausführungsbeispiel
eine auf einem Mikroprozessor basierende Interface-Einheit mit den folgenden
Funktionen:
- • es wird eine Verbindung zwischen
dem XL-Datensystem 62 über
den GPI-Bus 1007 hergestellt;
- • es
wird eine Bandsynchronisation und Registriersteuerung für den Rasterbildprozessor 64 durchgeführt;
- • es
werden Daten vom XL-Datensystem empfangen und in einem FIFO (bis
zu 16 Mb) gepuffert; und
- • es
wird das Bedienungssteuerterminal 86 gespeist.
-
Bei
diesem Ausführungsbeispiel
umfasst das XL-Interface-Modul 100 ein VME-Bus-Interface und einen
FIFO-Block 102, ein GPI-ßus-Interface 104,
eine Reihenverbindung und einen Bedienungs-Interface-Block 106,
einen Registrier-Controller-Block 108 und
einen Mikroprozessor und einen Unterbrechungs- Steuerblock 110. Ein innen
liegender Bus 112 ermöglicht
es den Blöcken 102 bis 110,
unter sich zu kommunizieren und außerdem ermöglicht ein weiterer Datenpfad 114 zwischen
dem VME-Interface und dem Daten-FIFO 102 und dem GPI-Interface 104 eine
schnelle Übertragung
von Informationen von dem GPI-Bus 1007 und dem VME-Bus 1000.
-
Der
Gesamtbetrieb des XL-Interface-Moduls 100 wird durch den
Mikroprozessor und die Unterbrechungssteuerung 110 gesteuert,
die einen Motorola-680180-Mikroprozessor
mit 64 Kilo-Byte EPROM, 256 Kilo-Byte RAM und ein Interface PASIC
aufweisen können.
Bei diesem Beispiel steuert der Mikroprozessor 110 alle
Funktionen des XL-Interface-Moduls 100 außer jenen
des Daten-FIFO 102.
-
Der
Registrier-Controller 108 synchronisiert die Bildverarbeitung
des Rasterbildprozessors 64 mit dem Lauf der Bahn 72.
Der Registrier-Controller akzeptiert Bandsynchronisationssignale
von verschiedenen Kodierern und Scannern, die am Drucker angeordnet
sind, um die Position und den Durchlauf der Bahn 72 zu überwachen.
In Abhängigkeit
hiervon erzeugt der Registrier-Controller 108 Druckregistrier-Steuersignale,
die er an das ECM 600 liefert. Das ECM 600 benutzt
diese Druckregistrier-Steuersignale, um sich und den Drucker 68 mit
der Bewegung und Position der Bahn 72 zu synchronisieren.
-
6 zeigt
ein Diagramm des Registrier-Controllers 108, welches detaillierte
Funktionen erkennen lässt.
Der Registrier-Controller 108 umfasst Signalkonditionierungs-Einrichtungen 116, 118 und 120,
um die Bandsynchronisationssignale, die er erhält, zu synchronisieren. Der
Registrier-Controller 108 umfasst
auch Registrierzähler 122, 124, 126 (die
bei diesem Beispiel durch einen oder mehrere programmierbare spezielle integrierte
PASIC-Schaltungen
gebildet werden), welche die Spur der Position der Bahn 72 relativ
zu der gegenwärtigen
(und der nächsten)
Seite nachführen.
Eine Gruppe von Multiplexern 128-134 wird benutzt,
um zwischen den verschiedenen Bandsynchronisationssignalen auszuwählen in
Abhängigkeit
von dem speziellen benutzten Registriermodus. Die folgende Tabelle
zeigt Beispiele, wie in jedem der fünf unterschiedlichen Registriermoden
ein oberer Formularrand erzeugt wird.
-
-
Basierend
auf dieser Verarbeitung erzeugt der Registrier-Controller 108 ein
Steuersignal (TOF) für
den oberen Formularrand, das an den Mikroprozessor und den Unterbrechungs-Controller 110 weitergegeben wird.
Dieses TOF-Signal wird als Primärsynchronisations-Steuersignal
benutzt, um den Synchronisations-Rasterbildprozessor 64 mit
der Bewegung der Bahn 72 zu synchronisieren.
-
Nunmehr
wird wiederum auf 5 Bezug genommen. Das GPI-Bus-Interface 104 umfasst
zwei Hauptfunktionsabschnitte. Der erste Abschnitt empfängt Daten
vom GPI-Bus 1007 und liefert diese über den Datenpfad 114 an
das Daten-FIFO 102. Der Mikroprozessor 110 kann
außerdem
Daten nach dem Daten-FIFO 102 überführen, wobei dieser Kanal während der
Alleinstellungsoperation benutzt wird. Ein zweiter Abschnitt des
GPI-Interface 104 wird benutzt, um Nachrichtendaten seriell
zurück
nach dem XL-Datensystem 62 zu leiten. Der GPI-Bus 1007 umfasst
bei dem bevorzugten Ausführungsbeispiel
einen Datenpfad 1007a und einen Nachrichtenausgangspfad 1007b für die jeweiligen
Zwecke.
-
Der
serielle Kommunikations- und Operator-Interface-Block 106 des
XL-Interface-Moduls 100 umfasst ein
serielles 8-Kanal-Controller-Chip und serielle Bus-Treiber und eine
Unterbrechungs-Steuerschaltung für den
Mikroprozessor 110. Diese Kanäle ermöglichen es, dass alle funktionellen
Teile des Rasterbildprozessors 64 mit dem XL-Interface-Modul 100 und
dem Anzeigeterminal 66 kommunizieren können.
-
Das
VME-Interface und der Daten-FIFO-Block 102 können bei
diesem Beispiel mit einem 4-, 8- oder 16-Mb-Speicher versehen sein.
Dieser Block 102 wird benutzt, um Daten vom XL-Datensystem 62 oder
einem anderen Hauptdatensystem zu puffern, damit diese durch den
Mastercontroller 200 über
den VME-Bus 1000 zugänglich
sind. Die Steuerlogik innerhalb des VME-Interface und das Daten-FIFO 102 können z.B.
aus einem Paar von PASICs bestehen. Eines dieser PASICs kann den
FIFO-Eingang steuern,
während
das andere die Auslesung des FIFOs in dem VME-Bus-Interface übersehen
und dekodieren kann. Eine Unterbrechungsverarbeitung für die drei
VME vorgesehenen Unterbrechungen (FIFO leer, TOF und Hauptsystem
zurückgesetzt) kann
bei diesem Beispiel ebenfalls durch diesen Block 102 bewirkt
werden.
-
Im
Einzelnen kann der FIFO-Controllerabschnitt des Blocks 102 aus
einem DRAM und einem zugeordneten DRAM-Controller bestehen, die
als 4-, 8- oder 16-Mb-FIFO
ausgebildet sind. Die Daten von einer Eingabeeinheit können ausgelesen
und in das Haupt-FIFO eingegeben werden, und sie können dann
in ein kleineres, platinenorientiertes 512-Byte-FIFO eingegeben
werden, da das kleinere über
den VME-Bus-Controller auf den VME-Bus 1000 geleert wurde.
Der DRAM-Controller erzeugt bei diesem Ausführungsbeispiel drei Hauptzyklen:
Lesen, Schreiben und Auffrischen. Der Controller sucht nach Daten,
die in seinem Eingang verfügbar
sind.
-
Wenn
Daten verfügbar
werden, führt
der Controller einen Schreibzyklus durch und schreibt die Bytes in
das DRAM ein. Wenn das FIFO nicht leer ist und das 512-Byte-FIFO nicht voll
ist, dann wird ein Lesezyklus durchgeführt, um die Bytes vom Haupt-DRAM-FIFO
nach dem 512-Byte-Ausgangs-FIFO zu überführen. Der DRAM-Controller erzeugt
außerdem
etwa alle 15 ms eine Auffrischung, um gültige Daten in den DRAMs aufrecht
zu erhalten.
-
Der
VEM-Bus-Interface-Abschnitt innerhalb des Blockes 102 enthält bei diesem
Beispiel ein PASIC und andere Schaltungen, die die VME-Bus-Dekodierung
und -Verarbeitung steuern und eine FIFO-Ausgangsdatenverschiebung
bewirken. Auf die FIFO-Daten kann entweder durch Bytes, durch ein
Wort oder ein langes Wort bei diesem Beispiel zugegriffen werden.
Die Daten werden von dem 512-Byte-FIFO ausgelesen, wenn dieses nicht
leer ist, und sie werden in einen Ausgangsschieber übertragen.
Der Ausgangsschieber ist ein 4-Byte-Schieberegister bei diesem Beispiel,
das jeweils ein Byte nach der niedrigstwertigen Bitstelle verschiebt.
Wenn die niedrigstwertige Bitstelle gefüllt ist, wird das nächste Byte
in die nächstniedrigwertige
Position überführt, bis
alle vier Bytes gefüllt
sind. Wenn ein byteweises VME-Auslesen auftritt, dann wird das erste Byte
in das Schieberegister verschoben. Als Nächstes werden die drei verbleibenden
Bytes und ein neues Byte vom 512-Byte-FIFO gleichzeitig verschoben,
um das Schieberegister wiederum zu füllen. Dies tritt auch beim
FIFO-Zugriff für
ein Wort und ein langes Wort auf. Der Block 102 betreibt
ein Statusregister, das durch das Hauptcontroller-Modul 200 über den
VME-Bus 1000 auslesbar ist, das den FIFO-Status und die
verfügbaren
Daten anzeigt. Der VME-Interface-Abschnitt des Blockes 102 umfasst
bei diesem Beispiel auch 2 kB des Dual-Port-RAM, auf das sowohl
durch den Mikroprozessor 110 als auch den Mastercontroller 200 und
den RISC-Controller 300 über den VME-Bus 1000 zugegriffen
werden kann. Dieses Gemeinschafts-RAM wird zur Steuerung und Kommunikation
zwischen dem XL-Interface-Modul und dem Mastercontroller-Modul 200 benutzt.
-
Mastercontroller-Modul 200
-
Das
Mastercontroller-Modul 200 enthält bei diesem Beispiel einen
Motorola-68040-Mikrocontroller
mit zugeordneten 4 Mb RAM. Das Mastercontroller-Modul 200 ist
der Mastercontroller des Rasterbildprozessors 64 und bewirkt
eine Kommunikation zwischen dem XL-Interface-Modul 100 und
dem RISC-Controller-Modul 300. Das Mastercontroller-Modul 200,
das auf der früheren
Mastercontroller-Konstruktion beruht, die bei dem früheren Hybrid-RIP-Produkt
Anwendung fand, führt
verschiedene Steuerungen und Verarbeitungsoperationen unter Software-Steuerung durch.
Beispielsweise erhält
das Mastercontroller-Modul 200 einen Auftragsinformations-Block
(JIB), der eine Information für
jede abzubildende Zeile enthält,
einschließlich
Startinformation, Font, Drehung, Platzierung und Zeilenlänge. Das
Mastercontroller-Modul 200 enthält auch einen Font-Adressenspeicher,
der die Startzeiger eines jeden Zeichens innerhalb des FIM 400 speichert.
Wenn das Mastercontroller-Modul 200 die ihm über das
XL-Interface-Modul 100 zugeführte Auftragsinformation verarbeitet,
dann wird die Information über
den VME-Bus 1000 dem Speicher innerhalb des RISC-Controller-Moduls 300 zugeführt.
-
Zusätzliche
Einzelheiten betreffend Struktur und Arbeitsweise von RISC-Controller 300,
Font-Bildspeicher 400, Binär-Bildgenerator 500,
Druckersteuer-Modul 600, Grauwertmodul 700, Daten-Cache-Speicher 800 und
Graphikmodul 900 finden sich in der laufenden Patentanmeldung
Ser. Nr. 08/500,011, die hiermit als Bezugnahme eingeführt wird.
Diese Einzelheiten werden hier nicht wiederholt.
-
Der abgerüstete Rasterbildprozessor
-
Das
oben erwähnte
Echtzeit-Rasterbildprozessor-System hoher Auflösung und das Verfahren ergeben
einen erheblichen Fortschritt gegenüber dem Stand der Technik.
Nichtsdestoweniger erfordern jedoch nicht alle Situationen die Geschwindigkeit,
Leistung und Flexibilität,
die durch die oben beschriebene Rasterbildverarbeitungstechnik erreicht
werden. Selbst wenn die optionalen Merkmale (vergleiche 3 und 3A)
eliminiert werden, verbleibt ein System, das eine Geschwindigkeit,
eine Leistung und eine Flexibilität besitzt, die oft nicht benötigt werden
oder für
eine spezielle Situation nicht erwünscht sind. Demgemäß ermöglicht die
Erfindung eine kostengünstige
Abrüstung
eines Hochgeschwindigkeits-Rasterbildprozessor-Systems, das in der
Lage ist, Bilder hoher Auflösung
in Echtzeit zu erzeugen.
-
In 7 ist
ein Beispiel eines insgesamt intelligenten Abbildungssystems gemäß einem
bevorzugten Ausführungsbeispiel
der Erfindung dargestellt. Das intelligente Abbildungssystem gemäß 7 ist ähnlich aufgebaut
wie jenes nach 1 und gleiche Merkmale sind
mit gleichen Bezugszeichen versehen. Bei dem System nach 7 umfasst
der abgerüstete
Rasterbildprozessor 2064 ein Personality-Modul (dies wird
weiter unten erläutert),
das die Arbeitsweise des Rasterbildprozessors 2064 für einen
bestimmten Drucker zubereitet. Es wird hier ein Beispiel in Verbindung
mit einem Moore (Marke) Intelligent Cartridge Array (MICATM)-Tintenstrahlsystem
beschrieben. Natürlich
können
auch andere Drucker benutzt werden.
-
Ein
MICA-Drucksystem ist schematisch in den 8A und 8B dargestellt. 8A ist
eine Vorderansicht, die mehrere einzelne Tintenstrahlpatronen C1-C16
zeigt, die auf speziell ausgebildeten Konsolen 2102a bis 2102f angeordnet
sind. Wie besser aus 8B ersichtlich, umfasst jede
Konsole 2102a bis 2102b zwei parallele Schienen.
Jede Konsole 2102a bis 2102b überspannt das Band 72 in
einer Richtung quer zur Richtung der Bandbewegung. Auf der Konsole 2102f sind
Tintenstrahlpatronen C1, C7 und C13 montiert; auf der Konsole 2102e sind
Tintenstrahlpatronen C2, C8 und C14 montiert; auf der Konsole 2102d sind
Tintenstrahlpatronen C3, C9 und C15 montiert; auf der Konsole 2102c sind
Tintenstrahlpatronen C4, C10 und C16 montiert; auf der Konsole 2102b sind
Tintenstrahlpatronen C5 und C11 montiert und auf der Konsole 2102a sind
Tintenstrahlpatronen C6 und C12 montiert.
-
Jede
der Tintenstrahlpatronen weist einen Druckkopf benachbart zu einer
Rolle auf. Insbesondere haben die Tintenstrahlpatronen, die auf
der Konsole 2102a montiert sind (d.h. die Patronen C6 und
C12), Druckköpfe
benachbart zur Rolle 2104a; die Tintenstrahlpatronen, die
auf der Konsole 2102b montiert sind (d.h. die Patronen
C5 und C11) besitzen Druckköpfe
benachbart zur Rolle 2104b usw.. Es sind Führungsrollen 2106 und 2108 zur
Führung
der Bahn vorgesehen. 8B zeigt, dass die Mittellinien
der entsprechenden Druckköpfe
durch die Mitte der zugeordneten Rollen 2104a bis 2104b hindurchlaufen.
-
Wie
aus 8A ersichtlich, ist jede Tintenstrahlpatrone dicht
benachbart zu anderen Patronen angeordnet, um über die Druckbreite PW eine
Bedeckung durch den Druck zu erhalten. Wenn sich demgemäß die Bahn 72 von
der Papierrolle 74 nach der Papierverarbeitungseinrichtung 70 bewegt,
drucken die Tintenstrahlpatronen C1 bis C16 sechzehn benachbarte
Balken aus. Wenn eine größere Druckbreite
PW erwünscht
ist, können
zusätzliche
Patronen vorgesehen werden.
-
Nunmehr
wird wiederum auf 7 Bezug genommen. Der abgerüstete Rasterbildprozessor 2064 kann
weniger Operationen durchführen
als der Rasterbildprozessor 64 gemäß 1 (vergleiche 2).
Beispielsweise bewirkt das bevorzugte Ausführungsbeispiel des abgerüsteten Rasterbildprozessors,
der zur Benutzung in Verbindung mit dem MICA-Drucksystem bestimmt
ist, keinen Farbdruck oder Grautondruck oder Musterdruck (beispielsweise
Schraffur) und er enthält
keine Graphikkarte, keinen Bild-Cache-Speicher und kein Grauwertmodul.
So ergeben sich beträchtliche
Kosteneinsparungen.
-
9 veranschaulicht
eine beispielsweise Architektur für einen abgerüsteten Rasterbildprozessor 2064.
Das bevorzugte Ausführungsbeispiel
des abgerüsteten
Rasterbildprozessors benutzt ein tragbares Kabinett mit einer generalisierten
Bus-Architektur
und einer zugeordneten Rückwandplatte,
die die Möglichkeit schafft,
verschiedene Module (z.B. Druckschaltungskarten) als Ersatz einzustecken
und herauszunehmen. Diese Architektur ermöglicht eine Flexibilität, da ein
bestimmtes Modul gegen ein anderes Modul ausgetauscht werden kann.
Beispielsweise könnte
ein Modul, das für
ein MICA-Drucksystem ausgebildet ist, durch ein anderes geeignetes
Modul ersetzt werden, wenn ein anderer Drucker benutzt wird.
-
Bei
dem Beispiel gemäß 9 umfasst
der abgerüstete
Rasterbildprozessor 2064 ein Mastercontroller-Modul 2110,
ein abgerüstetes
Controller-Modul 2112 und ein Personality-Modul 2114.
Das Mastercontroller-Modul 2110 dekodiert GPI-Daten, dreht
Font-Daten und überträgt Daten
nach dem FIM. Während
der Produktion werden Befehlscode, Font-Adressen, X- und Y-Positionen;
X- und Y-Größen, Kombination
logischer Steuersignale, Linienzeichen und Formgrößen gesendet.
Das Mastercontroller-Modul verarbeitet auch Fehler und die entsprechenden
Nachrichtenblöcke
und sendet diese dann zurück
an das GPI.
-
Der
abgerüstete
Controller 2112 speichert Font-Daten, dekodiert und führt Anzeigelisten,
baut BIM und überführt Pixeldaten
nach dem Druckersteuer-Modul (in diesem Fall nach dem Personality-Modul).
Der abgerüstete
Controller enthält
auch eine Folge von Rasterimpulsen und startet die genaue Druckposition.
-
Das
Personality-Modul 2114 empfängt die Pixeldaten und überführt diese
nach dem Aufbereitungs-RAM gemäß der Balkenposition
und der Balkenversetzung. Wie weiter unten beschrieben, kompensiert die
Balkenversetzung eine Versetzung der Tintenstrahlpatronen relativ
zueinander in Richtung der Bahnbewegung. Das Personality-Modul liefert
auch die Folge von Pixeldaten der Druckerservicestation zur Abbildung. Es
bildet ein Interface für
Anzeige und Tasteninformation und überträgt die Formularrand (TOF)-Versetzungen und
die Balkenversetzungen an ein Steuer-ASIC zur erneuten Verarbeitung
der Pixeldaten in dem Aufbereitungs-RAM. Das Personality-Modul 2114 kann
als Tochterkarte des abgerüsteten
Controllers 2112 angeordnet werden. Dies schafft die Möglichkeit,
dass das Personality-Modul erforderlichenfalls leicht ersetzt werden kann.
-
Das
Kabinett umfasst vorzugsweise eine Zahl von äußeren Verbindungen nach den
Modulen. Beispielsweise ist eine RS232-Verbindung vorgesehen, um
ein Interface und eine Datenverbindung mit dem Hand-Controller 66 herzustellen
(7). Der Hand-Controller ist vorzugsweise eine
QTERM-II-Einheit von QSI Corp., Salt Lake City, Utah. Zusätzlich ist
ein GPI-Bus 1007 vorgesehen. Der GPI-Bus ist vorzugsweise ein
abgeschirmtes elektrisches Kabel, das als Pfad für die Druckdaten dient, die
vom Rasterbildprozessor erzeugt werden und für die Steuersignale vom XL-Datensystem 62 und
für die
Statusnachrichten, die nach der Druckeinrichtung zurückgeführt werden.
-
Obgleich
das System in Verbindung mit einem handgeführten Controller 66 beschrieben
wird, ist es auch möglich,
z.B. eine eingebaute Tastatur und Anzeigeschirme vorzusehen. Die
bevorzugte Q-Term-Handeinheit 66 umfasst vierzig Membrantasten,
sechs Leuchtdioden und eine LCD-Anzeige mit vier Zeilen mal zwanzig
Zeichen. Die obere Tastenreihe kann "MODE"-Tasten
enthalten, die benutzt werden, um die Kartenfunktion zu wählen und
die mit dem Q-Term-Controller 66 kommunizieren.
-
Wenn
die MODEN-Taste gedrückt
wird, leuchtet eine entsprechende Leuchtdiode LED kontinuierlich auf,
um den gewählten
Arbeitsmodus anzuzeigen. Für
einen gegebenen Modus hat eine spezielle RIP-Karte die Anzeige zu
steuern und beim Pressen irgendeiner anderen "Nicht-Moden"-Taste wird ein Tastencode zurück an die
gewählte
Karte entsprechend der Taste gesendet. Wenn eine andere Modentaste
gewählt
wird, übergibt
die Karte, die gegenwärtig
eine Steuerung im Handterminal 66 durchführt, die
Steuerung an die neue Karte.
-
Beispiele
verschiedener Moden umfassen Registrierung, RIP und Setup. Der Registrier-Modus
und der Setup-Modus sind Primärmoden,
mit denen eine Bedienungsperson den MICA-Drucker steuert.
-
Im
Registrier-Modus kann der Benutzer am abgerüsteten RIP 2064 die Registriertype
spezifizieren, die für
einen speziellen Auftrag benutzt werden soll. Beispielsweise kann
die Bedienungsperson die Richtung des Bahndurchlaufs relativ zum
MICA-Registriersensor bestimmen. Die Bedienungsperson kann auch
die Formularrand-Versetzung (TOF) einstellen. Im Registrier-Modus
zeigt die Q-Term-Anzeige
vorzugsweise die Version der benutzten Software und die gegenwärtigen Daten;
die zweite Zeile kann die Größe der gedruckten Form
anzeigen (z.B. FS 27.00) und den gegenwärtigen Modus des abgerüsteten RIP 2064 (z.B.
NORMAL); die dritte Zeile kann die Auflösung des gegenwärtigen Druckauftrages
anzeigen, die beispielsweise von 72 dpi bis 360 dpi reichen kann;
und die vierte Zeile kann anzeigen, welche Versetzung, wenn überhaupt,
vorhanden ist und außerdem
Geschwindigkeitsparameter, beispielsweise maximal verfügbare Geschwindigkeit
und gegenwärtige
Geschwindigkeit. Gemäß dem bevorzugten
Ausführungsbeispiel
ist die maximale Versetzungszunahme ein Zoll und die minimale Zunahme
ist ein Pixel. Der maximale Versetzungswert ist die Formatgröße minus
einem Zoll.
-
Die
Bahndurchlaufrichtung wird vorzugsweise durch ein Kodierphasen-Änderungsmenü spezifiziert. Die Einstellung
wird gemäß der Bahndurchlaufrichtung
und der Position des Bahndurchlaufkodierers gewählt, um das System zu informieren,
ob der Kodierer im Uhrzeigersinn oder im Gegenuhrzeigersinn läuft. Ein TOF-Versetzungsmenü ermöglicht es
dem Benutzer, den oberen Formularrand einzustellen. Sowohl die Versetzungsbewegung
als auch die gesamte Versetzung können eingestellt werden.
-
Beim
Eingeben des Setup-Modus zeigt die Q-Term-Anzeige die Druckgeschwindigkeit
in Fuß pro
Minute an und zeigt den Status der Fehlerstatusanzeiger. Nachdem
der Setup-Modus eingegeben ist, kann die Bedienungsperson individuell
Patronenparameter einstellen. Beispielsweise könnte eine fehlerhafte Patrone ausgeschaltet
werden und die Grobversetzung und die Fünf-Balken-Versetzung (d.h.
die "Y"-Position der Daten
auf dem Format) können
eingestellt werden. Es ist vorzugsweise eine Option vorgesehen,
um alle Versetzungen auf die Vorgabewerte zurückzuführen.
-
Der
Mastercontroller 2110 ist vorzugsweise eine kommerziell
verfügbare
Motorola-MVME-162-Karte. Es
ist eine Anzahl von Bus-Strukturen auf den Modulen vorgesehen, um
mit dem Mastercontroller zusammenzuarbeiten. Beispielsweise weist
der abgerüstete
Controller 2112 eine VA (1-31)-Busleitung auf, die mit
einem VME-Adressenbus zusammenwirkt. VAO wird innen durch das MVME
162 DSO und DS1 definiert (untere bzw. obere Werte). Wie bereits
oben erwähnt,
wird die VA-Busadresse durch ein FIMVME ASIC 2122 des abgerüsteten Controllers
dekodiert, bevor andere Einrichtungsregister auf dem abgerüsteten Controller
oder dem Personality-Modul adressiert werden. Der abgerüstete Controller
weist außerdem
einen VMEDAT (0-31)-Bus, einen FDAT (0-15)-Bus, einen VDAT (0-7)-Bus, einen XA (0-5)-Bus,
einen XB (0-5)-Bus, einen Y (0-11)-Bus, einen BDAT (0-31)-Bus und einen
ENCBUS (0-9)-Bus auf. Der VMEDAT-Bus ist ein zweiunddreißig (32)-Bitbus für eine Befehlsdatenübertragung
und Font-Datenübertragung
nach den INPUT FIFOs über
das MVME 162. Der Ausgang des INPUT FIFO wird auf eine sechzehn
(16)-Bitübertragung
von FIM und Befehlsdaten herabgesetzt, um die 16-Bit-Registerarchitektur zu tragen. Der
FDAT-Bus ist vorzugsweise ein sechzehn (16)-Bitbus zur Überführung der
Ausgänge
der INPUT FIFOs. Der VDAT-Bus ist ein bidirektionaler Bus und liefert
Befehlsanweisungen, Statusanweisungen und Nachrichten. Die XA- und
XB-Busse führen
die untere Wortadresse bzw. die obere Wortadresse. Der Y-Bus liefert
die BIM-Länge
(z.B. die maximale Länge
von 27,3 Zoll). Der BDAT-Bus ist für die BIM/Pixeldaten vorgesehen.
Der BDAT-Bus geht in den PDAT-Bus an den OUTPUT FIFOs über und
geht zu dem MVME-162-Datenbus über, um
für Diagnosezwecke
benutzt zu werden. Der ENCBUS liefert eine Registrierinformation
sowie Daten auf die Bahnbewegung und Registriertype von FIMVME ASIC 2122 auf
dem abgerüsteten
Controller zur Abschätzung
und Berechnung.
-
Das
Personality-Modul umfasst vorzugsweise einen PDAT (0-31)-Bus, einen
CA (0-1)-Bus, einen
X (0-4)-Bus und einen X (0-11)-Bus, einen CDAT (0-15)-Bus, einen
ADDR (0-5)-Bus, einen PIC (0-7)-Bus und einen CB (0-6)-Bus. Der
PDAT-Bus ermöglicht
eine Ladung von Pixeldaten in das Aufbereitungs-RAM durch das Steuer-ASIC 2124 des
abgerüsteten
Controllers 2112. Der CA-Bus ergibt einen Datenpfad für eine Chipwahl,
ein Adressenregister, eine Rücksetzung
von Rastern und Synchronisiersignalen. Der X-Bus zeigt die BIM-Weite
an und der Y-Bus zeigt die BIM-Länge
an. Der CDAT-Bus überführt Druckerdaten
(z.B. MICA) zusammen mit groben und feinen Balkenversetzungen. Der
ADDR-Bus führt
die Balkennummern, der PIC-Bus führt
Balkenversetzungen (grob und fein) von den EEPROMs nach dem Steuer-ASIC
und Status, und der CB-Bus ermöglicht
einen Quittungsaustausch zwischen ASIC und PIC.
-
Der
abgerüstete
Controller 2112 umfasst eine Anzahl von fest verschalteten
Abschnitten. Diese fest verschalteten Abschnitte umfassen die folgenden
Teile: einen GPI-Interface-Abschnitt 2120, einen VME-Interface/FIM
(FIMVME)-Abschnitt 2122 und einen Controller-Abschnitt 2124.
Die Arbeitsweise des GPI-Interface-Abschnitts 2120 wird im Einzelnen
unter Bezugnahme auf 10 beschrieben. Dabei ist festzustellen, dass
in 10 nur jene Abschnitte des abgerüsteten Controllers
veranschaulicht sind, die auf dem GPI-Interface beruhen.
-
Das
GPI-Interface 2120 umfasst vorzugsweise drei Empfänger (U701-U703),
zwei Treiberstufen ((U704, U705) und einen GPI-Eingang FIFO 2126.
Die Empfänger
und die Treiberstufen konditionieren die eingehenden und ausgehenden
Signale nach und von dem GPI-Bus. Das GPI-Eingangs-FIFO 2126 puffert
die ankommenden Daten. Die Daten, die auf dem GPI-Bus von dem XL-Datensystem 62 erscheinen,
werden als Acht-Bit-Daten an den Empfängern U701 und U702 empfangen
und dann in FIFOs 2126 über
Stroboskopsignale (*GSTROBE) geladen, die über den Empfänger U703
empfangen wurden. Die Daten werden dann durch den Mastercontroller 2110 über den
VDAT-Bus ausgelesen. Dieser Datenübertragungszyklus wird durch
das *RDFIFO-Signal ausgelöst.
Wenn das FIFO ein volles (FIFULL) oder leeres (*FEMTY) Signal aussendet,
dann wird ein Fehlersignal an das XL-Datensystem 62 über den
Treiber U705 zurückgesandt.
Zusätzlich
zu dem Strobe-Signal, das Daten in die FIFOs 2126 einführt, durchlaufen
den Empfänger
U703 *CUE-Empfangsdaten verfügbar
(RDVAL) und *BUFRST- Signale.
Das RDAVL-Signal informiert das FIMVME-Signal darüber, dass das
XL-Datensystem bereit
ist, einen weiteren Nachrichtenblock zu empfangen. Das *CUE-Signal wird benutzt,
um dem abgerüsteten
Controller 2112 zu signalisieren, wann der Druck beginnt.
Das *BUFRST-Signal wird beim Herunterladen benutzt und setzt alle
GPI-Eingänge
und FIFOs 2126 zurück.
-
Der
Treiber U704 sendet einen Nachrichtenblock (einschließlich beispielsweise
ERRO-ERR2) an das XL-Datensystem 62 und aktiviert ein ERROR-Signal
bei jedem Hardware-Fehler oder Systemzusammenbruch. Ein ONLINE-Signal
kann über
den Treiber U705 ausgegeben werden, um dem XL-Datensystem 62 zu signalisieren,
dass das GPI-Interface 2120 zum Empfang von Daten bereit
ist.
-
Der
abgerüstete
Controller 2112 weist außerdem einen VME-Interface/FIM-Abschnitt (FIMVME) 2122 auf,
der im Einzelnen unter Bezugnahme auf 11 beschrieben
wird. 11 ist ein Blockschaltbild,
das benutzt wird, um die Arbeitsweise des FIMVME-Abschnitts des
abgerüsteten
Controllers 2112 zu veranschaulichen. Mehrere oktale Puffer/Leitungstreiber
(nicht dargestellt) können
vorgesehen werden, um eine Mehrfach-Datenübertragung nach verschiedenen
logischen Einrichtungen durchzuführen.
Es kann ein Transceiver vorgesehen werden, um eine bidirektionale
8-Bit-Befehls- und Statusübertragung
durchzuführen.
Ein einziger Endtreiber kann vorgesehen werden, um eine Verbindung
zwischen Unterbrechungsbestätigung
(IACK) und Daten-Übertragungskenntnis-Signalen
(DTACK) durchzuführen.
Vorzugsweise benutzt der FMVME-Abschnitt eine geeignete ASIC-Technologie,
z.B. eine ACTel A 1280 Field-programmierbare Gate Array (FPGA) anwenderspezifische
integrierte Schaltung (ASIC). Das ACTel A 1280 kennzeichnet achttausend
Gate-Array-Gates, zwanzigtausend äquivalente PLD-Gates, zweihundertzehn
TTL-Programmmodule, neunundsechzig 20-Pin-PAL-Programmmodule, zwölfhundertzweiunddreißig programmierbare
Logikmodule und fast eintausend Flip-Flops. Eine derartige ASIC-Technologie
ermöglicht
eine große
Integration von Mehrfach-Logikgruppen, die sonst den Überlagerungsbereich überdecken
würden.
-
12 repräsentiert
ein funktionelles Blockdiagramm der Basisstrukturarchitektur für das FIMVME ASIC 2122.
Wie dargestellt, realisiert das FIMVME ASIC 2122 einen
VME-Bus-Dekoderabschnitt 2124, einen Backup-Registrierabschnitt 2126,
einen GPI-Ausgangsabschnitt 2128, einen VME-Registrierabschnitt 2130 und
einen FIM-Steuersignalabschnitt 2132. Wenn der Mastercontroller 2110 in
das Eingangs-FIFO 2126 einschreibt,
dann adressiert er zuerst den FIMVME-Abschnitt 2122. Der
VME-Dekoder 2124 des FIMVME-Abschnitts 2122 dekodiert
die Adressenbits (VA 1-4), um ein Freigabesignal FDEN zu erzeugen,
das die Zeilentreiber U701 und U702 (10) freigibt,
um die Anzeigelisten und die Font-Daten mit einer Zweiunddreißig-Bit-Übertragung
an den Eingang des FIFO 2126 zu übertragen. Wenn der Mastercontroller 2110 Befehle einschreibt
oder GPI-Code/Status/Fehler/Unterbrechungen
von dem VDAT-Bus ausliest, adressiert er auch den FIMVME-Abschnitt 2122,
um die VME-Datenfreigabe (VDEN)-Leitung und die VME-Richtung (VDIR)
für den
Empfänger
U307 auszulösen.
Das BDEN-Signal wird benutzt, um eine Systemdiagnostik durchzuführen. Alle
Signale nach dem FIMVME 2122, außer den VDAT (0-7), IACK und
DTACK, werden vom Mastercontroller 2110 ausgesandt.
-
Der
VME-Abschnitt 2124 des FIMVME ASIC 2122 dekodiert
die Adresseninformation vom Mastercontroller 2110, wodurch
die Notwendigkeit für
alle zweiunddreißig
Adressenbits reduziert wird. So können weniger kostspielige 16-Bit-Register benutzt
werden. Die oberen Adressenbits vom Mastercontroller 2110 bestimmen,
welches ASIC (FIMVME 2122, Hauptcontroller 2124 oder
Personality-Modul 2114)
durch den Mastercontroller 2110 adressiert wird. Das FIMVME 2122 dekodiert
die Adressenbits VA 20-31 mit Bits VA 20-23, die das gewählte ASIC
spezifizieren. Nachdem einmal die Adressenbits dekodiert sind, gibt
das FIMVME 2122 Chipwählsignale
(Main CS) an den Hauptcontroller ASIC 2124 oder (OUTCS)
an das Personality-Modul 2114 ab. Die unteren Adressenbits
repräsentieren
die absolute Adresse bei dem gewählten
ASIC.
-
13 veranschaulicht
schematisch den Adressen-Dekodierungsverlauf durch den VME-Bus-Dekoder 2124.
Die Dekoder-Logikschaltung 2134, die Dekoder-Logikschaltung 2136 und
die Dekoder-Logikschaltung 2138 empfangen jeweils als Eingänge Adressenbits
VA20 bis VA23. Je nach der Digitaladresse, die auf den Leitungen
VA20 bis VA23 auftritt, werden ein FIMVME ASIC 2122, das
Hauptcontroller-ASIC 2124 oder das Personality-Modul-Control-ASIC
gewählt.
In anderen Worten ausgedrück
heißt
dies, dass die Inverter 2140 und 2142, die den
auf den Adressenleitungen VA20 bis VA23 erscheinenden Werten zugeordnet
sind, bewirken, dass die Logikschaltungen in einmaliger Weise eines
der Chipwählsignale
FIMVME, MainCS oder OUTCS auswählen.
Wie oben erwähnt,
wirken die Adressenbits VA1 bis VA4 niedriger Ordnung als Absolutadressen
für die
gewählte
Adresse. Wenn demgemäß das FIMVME
ASIC 2122 gewählt
wird, wirkt der Ausgang der Logikschaltung 2134 auf ein
Freigabesignal für
das Register 2140, damit die Daten von dem VDAT-Bus zur
Speicherung an der Speicherstelle ausgelesen werden können, die
durch die Adressenbits VA1 bis VA4 bestimmt ist.
-
Das
FIMVME ASIC 2122 ist außerdem verantwortlich für die Druckregistrierung,
wobei es die Bandbewegung und die Druckbewegung überwacht und kompensiert. Es
setzt außerdem
die Y-Zeilen in den Registriercontroller-Abschnitt und benutzt eine
Registerwahlschalterposition, um den Ausgabe-Registriermodus zu
bestimmen. Das System kann bei der Herstellung so aufgebaut werden,
das ein Richtungsbit benutzt wird, um die Richtung der Bandbewegung
zu kennzeichnen. So wird der Ausdruck richtig orientiert, wenn die
Rasterimpulse gemäß der Versetzung
von RASA oder RASB ausgelesen werden. Ein Gegenstück zur Richtungsinstallation
kann hinzugefügt
werden, um eine Information zu erhalten, falls der Drucker an einem
Anschlag zurückkriecht.
-
14 ist
ein Blockschaltbild, das nützlich
ist zur Veranschaulichung der Arbeitsweise des Registriermodus.
Es sind Multiplexer 2142 und 2144 vorgesehen,
und diese erzeugen Y1(CUE)- und Y2(RAS)-Ausgangssignale. Der Multiplexer 2142 empfängt als
Eingang Bandsynchronisiersignale CUE, PWZERO (Stiftrad Null), SENSMK
und EXCUE (äußere CUE).
Der Multiplexer 2144 empfängt einen Stiftrad-Kodier (PWENC)-Eingang
an einem Anschluss und einen Richtungseingang an den anderen drei
Eingangsanschlüssen.
Zwei Mode-Steuersignale SEL0 und SEL1 bestimmen den Arbeitsmodus.
Wenn beispielsweise SEL0 und SEL1 beide logisch 0 sind, dann arbeitet
der Registriercontroller im äußeren Modus
und der Multiplexer 2142 gibt das Signal EXCUE als das
Y1(CUE)-Signal aus. Der Multiplexer 2144 gibt das Richtungssignal
DIR als das Y2(RAS)-Signal in dem äußeren Modus aus.
-
Für den Lesemarkierungs-Arbeitsmodus
wird SEL0 auf logisch 1 gesetzt und SEL1 auf logisch 0. So ist der
Y1 (CUE) der SENSMK-Eingang für
den Multiplexer 2142 und Y2 (RAS) ist das DIR-Signal im
Stiftrad-Modus. SEL0 ist in diesem Fall logisch 0 und SEL1 ist logisch
1. In diesem Fall ist Y1 (CUE) das Stiftrad-Null-Signal PWZERO und
Y2 (RAS) ist der Stiftrad-Kodierausgang PWENC. Schließlich sind
im NORMAL-Modus SEL0 und SEL1 beide logisch 1. Y1 (CUE) ist das
CUE-Eingangssignal
vom XL-Datensystem nach dem Multiplexer 2142 und Y2 (RAS)
ist das DIR-Signal.
-
Das
FIMVME ASIC 2122 steuert den Lese/Schreibzugriff auf FIM.
Während
des Herunterladens eines Auftrags dreht der Mastercontroller 2110 den
Font gemäß den Auftragsparametern
und dann wird der Eingang der FIFOs 2126 (11)
geladen, wobei die Startadresse und die Zeichen eine Zweiunddreißig-Bit-Übertragungsrate
haben. Der Mastercontroller 2110 adressiert das Hauptcontroller
ASIC 2124 des abgerüsteten
Controllers 2112 über
den FIMVME ASIC-Dekoder (13), und
gleichzeitig wird ein Befehlsbyte [VDAT (0-7)] in den Hauptcontroller
ASIC 2124 eingeschrieben, was anzeigt, dass Adresse und
FIM-Daten in den Eingangs-FIFOs 2126 sind und in das FIM
DRAM 2146 (11) eingeschrieben werden. Das
FIM DRAM 2146 kann zwei SIMMs 4M × 8 Bit-Dynamik-RAMs aufweisen
mit einer Speicherkapazität
für 255
Fonts. Ein typischer Einschreibwert ist in 15 veranschaulicht.
Diese Erläuterung
eines Einschreibzyklus sollte zusammen mit dem Blockdiagramm nach 11 betrachtet
werden. Um den Einschreibzyklus einzuleiten, setzt zur Zeit tB der Hauptcontroller 2124 das FIMWR-Line
(FNCTRL0) auf logisch 0 und hält
es dort, bis ein neues Befehlswort vom Mastercontroller 2110 empfangen
wird.
-
Als
Nächstes
aktiviert zur Zeit tb der Hauptcontroller 2124 ein
höherwertiges
Wort, das gelesen wird, indem die FRDH-Signale nach den Eingangs-FIFOs 2126 auf
logisch 0 gesetzt werden. Dies bewirkt, dass die Eingangs-FIFOs
das niederwertige Adressenwort auf den FDAT-Bus schicken. Das niederwertige
Adressenwort wird in die FIMVME-Adressenzähler unter der Steuerung des
LATCHL (FNCTRL2)-Signals vom Hauptcontroller 2124 eingegeben.
Der Hauptcontroller 2124 bewirkt dann, dass das höherwertige
Adressenwort in die FIMVME-Zähler
eingeklinkt wird. Um dies zum Zeitpunkt tC zu
bewirken, schaltet der Hauptcontroller 2124 das ausgelesene
höherwertige
Wortsignal FRDH nach dem Eingang FIFO 2126 auf logisch
0, wodurch die FIFOs veranlasst werden, das höherwertige Adressenwort an
den FDAT-Bus abzugeben. Ein Einklinksignal LATCHH (FNCTRL1) wird
durch den Hauptcontroller 2124 erzeugt, um zu bewirken,
dass das höhenwertige Adressenwort
in die FIMVME-Zähler
eingegeben wird.
-
Wenn
die vollständige
FIM-Adresse in den Zählern
von FIMVME ASIC 2122 eingegeben ist, erfasst der Hauptcontroller 2124 die
FIM-Daten. Der Hauptcontroller 2124 schaltet wiederum das
ausgelesene Signal logisch 1 FRDH auf logisch 1, indem es zur Zeit
td auf logisch 0 geschaltet wird, um die
FIM-Daten vom Eingangs-FIFO 2126 aufzunehmen
und sie auf den FDAT-Bus zu platzieren. Gleichzeitig wird das Font-Daten-Forderungssignal
FDREQ aktiv (auf logisch 0), wodurch das innere Signal veranlasst
wird, die Daten zu verklinken, um im FIMVME ASIC 2122 registriert
zu werden. Zusätzlich
wird das FIMVME ASIC 2122 auf logisch 1 gesetzt und das
Fertigsignal FRDY als *RAS-, *CAS- und *WR-Signale werden freigeschaltet,
um die Spalten- und Zeilenadressen-Strobes für das FIM DRAM 2146 zu
erzeugen. Das FIM DRAM 2146 wird adressiert und mit Daten
beschickt. Für
jede Forderung wird das FIMVME-Fertigsignal FRDY auf logisch 1 gebracht, bis
das Schreiben auf FIM DRAM 2146 vollständig ist. Die Adressenzähler in
dem FIMVME ASIC 2122 werden dann für die nächstfolgende Adresse fortgeschaltet.
-
Dann
werden die Adressenzähler
im FIMVME ASIC 2122 für
die nächstfolgende
Adresse fortgeschaltet.
-
Zur
Zeit te werden die FIM-Daten wiederum von
den Eingangs-FIFOs 2126 nach dem FDAT-Bus übertragen,
indem das *FDRL-Signal aktiv (logisch 0) gesetzt wird und es in
das FIMVME mit dem Verklinkungssignal FDREQ eingegeben wird. Dann
wird ein weiteres Wort in das FIM DRAM 2146 eingeschrieben.
Diese Übertragungen
setzen sich fort, bis das Font vollständig das FIM DRAM 2146 geladen
hat oder bis der Hauptcontroller 2124 unterbrochen wird.
Für Diagnose- oder Prüfzwecke
kann eine Auslese-FIM-Funktion durchgeführt werden. Eine solche Ausleseoperation
würde eine ähnliche
Signal-Zeitgebung wie in 15 dargestellt haben,
außer
dass die FIM-Daten, die am FDAT-Bus auftreten, von dem FIMVME ASIC 2122 herkommen.
-
Das
FIMVME ASIC 2122 ist auch für die Berechnung der Prüfsumme verantwortlich.
Nunmehr wird auf 16 Bezug genommen. Hier ist
ein Blockschaltbild dargestellt, das zur Beschreibung der Prüfsummenoperation
zweckmäßig ist.
Die Prüfsummen
werden während
der Produktion berechnet, um zu gewährleisten, dass genaue Kommunikationen
auftreten. Dieser Prüfsummenrechner
weist eine Addierstufe 2148, ein Prüfsummenregister 2150,
FIM-Datenregister 2152 und Multiplexer 2154 auf.
Die Prüfsummenregister 2150 werden
anfänglich
geleert und durch das Signal CLRCS auf Null gesetzt. Die FIM-Daten, die vom FIM
DRAM 2146 (11) ausgelesen werden, werden
in die FIM-Datenregister 2152 eingegeben.
Die in die FIM-Datenregister 2152 eingegebenen Daten bewirken
einen Eingang zur Addierstufe 2148. Der andere Eingang
wird von den Prüfsummenregistern 2150 bedient.
-
Im
Betrieb wird durch die Addierstufe 2148 das erste Wort
der Zeicheninformation aus den FIM-Datenregistern 2152 dem
Wort hinzugefügt,
das im Prüfsummenregister 2150 gespeichert
ist. Da die Prüfsummenregister 2150 anfänglich geleert
sind, hat dies die Wirkung, Null zu dem ersten Wort der Zeicheninformation
hinzuzufügen.
Die Ergebnisse dieser ersten Addierstufe (d.h. das erste Wort der
Zeicheninformation) wird dann in den Prüfsummenregistern 2150 gespeichert.
Als Nächstes
wird ein folgendes Wort der Zeicheninformation in die FIM-Datenregister 2152 eingegeben
und der Addierstufe 2148 geliefert, wo es dem Inhalt der Prüfsummenregister 2150 hinzugefügt wird.
Dieses Verfahren wird fortgesetzt, bis das Zeichen vollendet ist.
-
Ein
Beispiel einer Prüfsummenberechnung
wird unter Bezugnahme auf die Tabelle I erläutert. Zum Zwecke dieser Diskussion
wird angenommen, dass das Zeichen durch eine Gesamtheit von vier
Worten repräsentiert
wird, und es ist festzustellen, dass alle A-Eingänge willkürlich zum Zwecke der Demonstration
gewählt
werden.
-
-
Bei
dem gewählten
Beispiel sind die vier Worte der Zeicheninformation (in hexadezimaler
Darstellung) 1111, AAAA, 1010 und 1105. Das erste Wort am Addiereingang
A (1111) wird dem Gehalt des Prüfsummenregisters
hinzugefügt,
das am Eingang B (0000) der Addierstufe auftritt, um die Summe C
(1111) zu erzeugen. Diese Summe C wird dann im Prüfsummenregister 2150 für den nächstfolgenden
Schritt gespeichert. Nach dem zweiten Additionsschritt (AAAA + 1111)
wird die Summe C (BBBB) im Prüfsummenregister 2150 gespeichert;
der dritte Additionsschritt (1010 + BBBB) bewirkt, dass die Summe
CBCB im Prüfsummenregister 2150 gespeichert
wird und der vierte Additionsschritt (1105 + CBCB) bewirkt, dass
die Summe CDC0 in den Prüfsummenregistern 2150 gespeichert
wird. An dieser Stelle ist der Prüfsummenwert (CDC0) für das Zeichen
vollständig.
-
Nachdem
der Prüfsummenwert
berechnet ist, wird ein Steuersignal dem Multiplexer 2154 zugeführt, um
das logisch-1-Bit oder das logisch-0-Bit des Wertes auszuwählen, das
an den Mastercontroller 2110 über den VDAT (0-7)-Bus zum
Vergleich zurückgeführt wird.
Die Prüfsumme
wird vorzugsweise für
jedes Zeichen berechnet, das aus dem FIM DRAM 2146 ausgelesen
wird. Die Prüfsummenregister 2150 werden
zum Start der Berechnungen für
jedes Zeichen geleert.
-
Nunmehr
wird der SDC-Hauptcontroller 2124 im Einzelnen beschrieben.
Der SDC-Hauptcontroller 2124 ist
vorzugsweise als ein ACTel A 1280 FPGA ASIC ausgeführt, wie
oben unter Bezugnahme auf das FIMVME ASIC 2122 beschrieben
wurde. Im Betrieb empfängt
der SDC-Hauptcontroller 2124 während der Produktion Befehle
vom Hauptcontroller 2110, um die Druckinformation in BIM
aufzubauen. Der SDC-Hauptcontroller 2124 benutzt dekodierte
Befehle und Steuerbefehle, um die Pixelkarte im BIM zu positionieren,
und zwar gemäß den genauen
X- und Y-Koordinaten.
Außerdem
steuert der SDC-Hauptcontroller 2124 während des Aufbaus von BIM die
Bedingungen, um BIM auszulesen und dann die BIM-Daten zu modifizieren
und auf diese BIM-Stellen für
alle verfügbaren
kombinatorischen Logikformate (z.B. normal, Überdruck usw.) zurückzuschreiben,
während
die Spur aufrecht erhalten bleibt, mit der BIM bei jedem gegebenen
Eingangs- und Ausgangszyklus adressiert wird.
-
Für jede Abfrage
vom Personality-Modul 2114 lädt der SDC-Hauptcontroller 2124 das
Ausgangs-FIFO 2188 mit einer Rasterzeile von Pixeldaten.
Zusätzlich
steuert der SDC-Hauptcontroller 2124 das Einschreiben in
FIM über
FIMVME ASIC 2122 während
des anfänglichen
Herunterladens vom Mastercontroller 2110. Wenn die Diagnosefähigkeiten
benutzt werden, steuert der Hauptcontroller 2124 die Moden
zum Auslesen vom FIM und Auslesen vom BIM.
-
Die
allgemeine Hilfsstrukturarchitektur vom SDC-Hauptcontroller 2124 ist
in 17 dargestellt. Die Architektur ist im Blockformat
als allgemeine Illustration der ASIC-Technologie und Struktur veranschaulicht.
Wie dargestellt, umfasst der Hauptcontroller ASIC 2124 einen
DECODE-Abschnitt 2126, einen DISCOM-Abschnitt (Anzeigeliste) 2158,
einen MEMCNTRL (Speichersteuer)-Abschnitt 2160, einen MEMOUT
(Speicher-Aus)-Abschnitt 2162, einen SIZE-Abschnitt 2164,
einen CROP-Abschnitt 2166, einen SHIFTER-Abschnitt 2168 und
einen MERGE-LOGIC-Abschnitt 2170.
-
Der
Dekodierungsabschnitt 2156 dekodiert die Arbeitsmoden,
wenn das SDC-Hauptcontroller-Chipwahlsignal
MainCS aktiv ist. Diese Moden definieren ausschließlich, welche
Operation durchgeführt
wird. Beispielsweise könnte
ein 00h, das vom Dekodierungsabschnitt 2156 am VA (1-3)-Eingang
empfangen wird, einen Anzeigenlistenmodus anzeigen; ein 03h könnte ein
Einschreiben auf den FIM-Modus
angeben; ein 04h könnte
einen diagnostischen FIM-Auslesemodus angeben und ein 05h könnte einen
Ausgang nach dem BIM-Modus angeben. Der Dekodierungsabschnitt 2156 liefert
den dekodierten Modus auf dem Zeilen-MODE (0-2). Außerdem bestimmt
der Dekodierungsabschnitt 2156, welches BIM in Benutzung
ist und gibt den Status an den Mastercontroller 2110 ab.
-
Während der
Produktion baut der DISCOM-Abschnitt eine Signalzeitgebung des Arbeitsmodus
für die Anzeigeliste
auf und synchronisiert diese. Die Anzeigeliste benutzt drei Langwort-
(d.h. zweiunddreißig
Bit) "Triplets", die die Font-Adresse,
die X-Größe, die
Y-Größe, die
Y-Position, eine Rechteck/Zeilen-Steuerung und die gewählte Type
der Kombinationslogik definieren (normal, Überdruck, umgekehrt oder Muster).
Beispielsweise können
unter Bezugnahme auf die Anzeigeliste nach 18 die
Bits 0-24 der ersten Langwort-Anzeigeliste die FIM-Adresse enthalten, die
Bits 25 und 26 können
angeben, welche der vier Kombinationslogik-Operationen gewählt wird,
das Bit 27 wird nicht benutzt, das Bit 28 ist ein Rechteck/Linien-Bit
(0 = FIM, 1 = Linie), das Bit 29 wird nicht benutzt, das Bit 30
ist eine NOP/IGNORE TRIPLET-Instruktion und das Bit 32 ist ein Worteinstell-Synchronisations-Bit
(SYNC1). Das zweite Langwort kann die X-Position mit Bits von 0
bis 15 und die X-Größe mit Bits
von 16 bis 31 angeben. Das dritte Langwort kann die Y-Position und
die Y-Größe mit Bits
0 bis 15 bzw. 16 bis 31 angeben.
-
Der
MEMCTRL (memory control)-Abschnitt 2160 des SDC-Hauptcontrollers 2112 setzt
die Zeit für
das Lesen, Modifizieren und Schreiben unter Benutzung des vollen
Taktzyklus. Dieser Abschnitt steuert logisch die BIM-Datenrichtung
und verarbeitet die Ausgabe-FIFO-Befehle, um die Rasterdaten für jede Datenanforderung vom
Personality-Modul 2114 zu laden.
-
Der
MEMOUT (memory out)-Abschnitt 2162 verarbeitet die BIM-Ausgabezyklen.
Die Anzeigelisten X- und Y-Adressenkoordinaten werden für die Bahnrichtung
(aufwärts
oder abwärts)
und die BIM-Daten synchronisiert. Der SIZE-Abschnitt 2164 benutzt
Operations-Mode-Signale vom DISCOM-Abschnitt 2158, um Schnittmarkenwerte
(d.h. Zeichenbreite) und X-Verschiebepositionen und X- und Y-Adressen, das Linien-
und das Rechteck-Bit und kombinatorische Logik-Bits zu entwickeln
und zu dekodieren. Die Schnittmarkenwerte von den X-Größen-Bits
der Anzeigeliste (Langwort 2 Bits 16 bis 31) werden dem Schnittmarkenabschnitt 2166 zugeführt, um
logisch eine Schnittmarkenmaske für die absolute Breite der Zeichen
im BIM zu organisieren. Die Schnittmarkenmaske bestimmt, wo das
Zeichen in BIM endet und hält
andere Zeichen gegen eine Überlappung
zurück.
Die Verschiebewerte können
als Anfangsposition des Zeichens betrachtet werden und die Schnittmarkenwerte
zeigen das Ende des Zeichens an. Die FIM-Daten und die Schnittmarkenwerte
werden dem MERGE LOGIC-Abschnitt 2170 zugeführt.
-
Der
SHIFTER-Abschnitt 2168 ist verantwortlich für die Platzierung
von FIM und Linedaten in das BIM unter Benutzung der X- und Y-Koordinaten,
die aus der Anzeigeliste erhalten wurden. Der SHIFTER-Abschnitt 2168 und
der Schnittmarkenabschnitt 2166 bilden eine Schnittstelle
mit dem MERGE LOGIC-Abschnitt 2170, um
die FIM/Pixeldaten an speziellen Stellen im BIM anzuordnen.
-
19 veranschaulicht
die Art und Weise, wie ein Zeichen aus dem FIM im BIM angeordnet
wird. Das Zeichen "B" erscheint im FIM
an einer Stelle, die durch die Adressenbits 0 bis 12 bestimmt wird
und ist acht Pixel breit. Die Verschiebewerte und die Schnittmarkenwerte
werden benutzt, um das Zeichen im BIM an einer Stelle anzuordnen,
die durch die X- und Y-Koordinaten bestimmt wird.
-
Der
MERGE LOGIC-Abschnitt 2170 ist die Endstufe für den SDC-Hauptcontroller
ASIC 2124 und ist verantwortlich für die Mischung von Schnittmarke,
Verschiebung, Kombinationslogik, Linie und Lesen/Modifizieren/Schreiben
für die
gesamte Anzeigelisten-Information, die im BIM aufgebaut ist. Die
Logik umfasst vorzugsweise zweiunddreißig Logikzellen, die gelesen,
modifiziert und geschrieben werden nach dem BIM, der diese Informationen
benutzt. Eine derartige Mischlogik erscheint graphisch als Teil
des Hauptcontrollers 2124 in 20. Es
soll darauf hingewiesen werden, dass dies nur ein beispielsweiser
Zweck ist und zusätzliche
Zellen umfasst werden könnten.
-
Bei
der beispielsweisen Schaltung gemäß 20 umfasst
die MERGE LOGIC einen Multiplexer 2172 mit vier Eingängen, der
unter der Steuerung der Kombinationslogik-Select-Bits von dem ersten
Langwort arbeitet (d.h. Bits 25 und 26). Die BIM-Daten auf dem BDAT
(0-32)-Bus und die FIM-Daten auf dem FDAT (0-15)-Bus werden in einen BIM-Daten-Adressenspeicher 2174 bzw.
einem FIM-Daten-Adressenspeicher 2176 eingegeben.
Die FIM-Daten werden dann an den Anschluss A des Multiplexers 2172 und
an die Eingänge
des UND-Gatters 2178, des ODER-Gatters 2180 und
des EXKLUSIV-ODER-Gatters 2182 angelegt. Die anderen Eingänge des
UND-Gatters 2178, des ODER-Gatters 2180 und des
EXKLUSIV-ODER-Gatters 2182 kommen vom BIM-Datenspeicher 2174 her.
Der Ausgang des UND-Gatters 2178 ist mit dem Eingang B
des Multiplexers 2172 verbunden; der Ausgang des ODER-Gatters 2180 ist
mit dem Eingang C des Multiplexers 2182 verbunden und der
Ausgang des EXKLUSIV-ODER-Gatters 2182 ist mit dem Eingang
D des Multiplexers 2172 verbunden.
-
Je
nach den speziellen Werten der Kombinationslogik-Bits wird eines
der Signale, das an den Eingängen
A-D des Multiplexers 2172 auftritt, nach dem Ausgang geführt. Der
Ausgang des Multiplexers 2172 wird dann über eine
Zeilentreiberschaltung auf dem BDAT-Bus zurückgesetzt.
-
Wie
aus 20 ersichtlich, kann das BIM als zwei unterschiedliche
BIMs, nämlich
BIM0 2184 und BIM1 2186, betrachtet werden. Während im
Betrieb das eine BIM durch den Hauptcontroller 2124 aufgebaut wird,
wird das andere BIM durch das Personality-Modul 2114 ausgelesen.
Jede BIM-Begrenzung ist XA (0-4) und XB (0-4) = 32 Bytes × 4 (1024 Pixel) breit und
Y (0-11) = 4096 × 2
(8192 Pixel) tief. In Ausdrücken
einer maximalen Bildfläche
kann ein Maximum von sechzehn Balken und einer Formatgröße von 27,3
Zoll in diesem beispielsweisen BIM plaziert werden. Es ist möglich, die
BIM-Speicherbereiche von einem großen Speicher in getrennte Bereiche
zu teilen oder mehrere Speicher-Chips zu benutzen. Vorzugsweise
besteht das BIM aus sechzehn 128k × 8 statischen RAM-Chips.
-
Der
Registriercontroller kann einen kommerziell verfügbaren Mikrocontroller 87C52
aufweisen. Der Mastercontroller 2110 schreibt VDAT (0-7)
in FIMVME ASIC 2122, der seinerseits RS232 in Serie verlaufende Daten
auf eine *WRREG (Schreibregister)-Zeile nach einem RXD-Eingang des
Mikrocontrollers eingibt (vergleiche VMEDEC-Abschnitt von FIMVME
ASIC 2122 in 12). Auf diese Weise werden
Formatgröße und Auflösung in
den Controller eingeschrieben.
-
Eine
detailliertere Erklärung
des Personality-Moduls 2114 wird nunmehr vorgenommen. Die
Beschreibung benutzt dabei ein Beispiel, basierend auf der Benutzung
eines MICA-Druckers. Es soll jedoch darauf hingewiesen werden, dass
andere Drucker benutzt werden könnten,
und in diesem Fall würde
das Personality- Modul
in geeigneter Weise modifiziert. Um einen abgerüsteten Rasterbildprozessor
an einen anderen Drucker anzuschließen, braucht man nur das Personality-Modul
zu ersetzen durch eines, das für
den anderen Drucker geeignet ist.
-
Das
Personality-Modul 2114 spricht an, um Rasterdaten anzufordern
und auszulesen, die von den Ausgangs-FIFOs 2188 (20)
des abgerüsteten
Controllers 2112 herrühren,
um das Aufbereitungs-RAM aufzubauen. Gemäß der bevorzugten Ausführungsform
des MICA-Personality-Moduls werden zwei EEPROMs mit einer groben
Balkenversetzung benutzt, um jede Balkenauslesung gemäß der Stellung
und Distanz voneinander zu steuern. Bei dem Ausführungsbeispiel nach 8A und 8B sind
sechs Lagerkonsole vorgesehen. Demgemäß werden fünf Balkenversetzungswerte benötigt, um
eine Anpassung an eine Relativversetzung der Druckerpatronen zu
ermöglichen.
-
Die
Pixeldaten werden dann der Servicestation über vier Sechzehn-Wort-Übertragungen zusammen mit der
Balkenadresse gesandt. Die fünf
Versetzungen wurden vorher von dem Q-Term-Daten-Anzeigeanschluss 66 gemäß der Balkenzahl
und dem Versetzungswert eingetastet und in dem Personality-Modul
EEPROM zum Zugriff im Versetzungsmodus gespeichert. Das Interface
zwischen der Q-Term-Tastatur 66a und den
Anzeigefunktionen wird durch einen RS232-Chip empfangen und durch
einen PIC 17C42-Mikrocontroller verarbeitet. Während der Produktion sendet
der Mastercontroller 2110 Q-Term-Anzeigenachrichten, während der
PIC-Mikrocontroller
nach dem Servicestations-Status und Modenänderung vom Q-Term-Anschluss abgefragt
wird. Für
das MICA-Personality-Modul bewirkt der PIC-Mikrocontroller eine Arbeitsweise und
sendet Moden und GPI-Nachrichten-Codes an den Mastercontroller 2110.
Der PIC-Mikrocontroller sendet auch die fünf Versetzungswerte nach einem
Personality-Modul-Controller ASIC, um die Positionierung der Druckdaten
einzustellen.
-
Wie
in 9 dargestellt, umfasst das Personality-Modul 2114 einen
SDC-Interface-Abschnitt 2189 und
ein PM-Steuer-ASIC 2190. Das SDC-Interface 2189 benutzt vorzugsweise
einen 96-Pin-DIN-Verbinder, um Bus, Steuerung und Datensignale zwischen
dem abgerüsteten
Controller 2112 und dem Personality-Modul 2114 zu
verbinden. Der CA (0-9)-Bus liefert die Dekodierungsadresse der
Personality-Modul-Steuerung
ASIC sowie die Steuersignale für
die Einleitung der Druckzyklen. Diese Signale werden vorzugsweise
durch zwei Transceiver gepuffert. Ein Datenanforderungssignal DREQ
ist aktiv, wenn der Mastercontroller 2110 einen Startdruckbefehl
an den VDAT (0-7)-Bus sendet und durch das PM-Steuer-ASIC 2190 dekodiert
wird. Das Datenanforderungssignal DREQ initialisiert den abgerüsteten Controller 2112,
damit er eine vollständige
Rasterlast an die Ausgangs-FIFOs 2188 (20)
liefert. Die OEMTY-Leitung wird durch den PM-Controller ASIC 2190 überprüft, um zu
bestimmen, wann dieser aktiv ist. Wenn er aktiv ist, dann sind Daten
verfügbar.
Dann gibt das PM-Steuer-ASIC 2190 ein PDATRD-Signal ab,
um den Inhalt der Ausgabe-FIFOs 2188 auzulesen, um ein
Aufbereitungs-RAM aufzubauen.
-
21 zeigt
eine beispielsweise Struktur eines Personality-Modul-Steuer-ASICs 2190,
das gemäß der vorliegenden
Erfindung benutzt werden kann. Wie ersichtlich, umfasst das PM-Steuer-Modul 2190 einen FIFO-Abschnitt 2192 und
einen Servicestations-Bearbeitungsabschnitt 2194. Das PM-Steuer-ASIC 2190 bewirkt
eine große
Komponentenintegration unter Benutzung der ASIC-Technologie, um
das Personality-Modul 2114 zu dekodieren und um das Protokoll
zwischen dem Mastercontroller 2110 und der Servicestation
zu steuern. Die Struktur des PM-Steuer-ASIC
bewirkt eine Datenübertragung,
eine Steuerung sowie Nachrichten- und Statusoperationen.
Das PM-Steuer-ASIC 2190 überwacht den Q-Term-Datenanschluss 66 und
die Servicestation, während
es Pixeldaten nach der Aufbereitungsstufe und von dieser nach der
Servicestation liefert.
-
Die
Pixeldaten vom PDAT werden in den Aufbereitungs-RAM in einer Weise
eingeschrieben, die ähnlich
ist jener, mit der eine Einschreibung im BIM erfolgte. Im Auslesezyklus
werden Versetzungen hinzugefügt und
die Daten werden nach der Servicestation jeweils wortweise überführt. Gemäß dem bevorzugten Ausführungsbeispiel
haben im typischen Fall dann, wenn die Balkenpixeldaten in das Aufbereitungs-RAM
geladen werden, alle Balken die gleiche Basisadresse.
-
Wie
aus 8 erkennbar, werden die gleichen
Druckbalken relativ zueinander in Richtung der Balkenbewegung (d.h.
in "Y"-Richtung) versetzt.
Wenn die Bahnbewegung in Richtung nach unten erfolgt, dann führt die
Druckstelle auf der Bahn an den Druckpatronen C1, C7 und C13 vorbei,
bevor diese die Druckpatronen C2, C8 und C14 usw. durchläuft. Da
bei dem bevorzugten Ausführungsbeispiel
alle Balken die gleiche Basisadresse im Aufbereitungs-RAM haben,
ist es notwendig, für
eine relative Versetzung zwischen den Balken zu sorgen. Eine Technik,
um dies durchzuführen,
ist in 22 dargestellt. Wenn der PIC-Mikrocontroller
die Versetzungswerte an das PM-Steuer-ASIC 2190 sendet,
wird die Adresse zu einem Versetzungswert für die jeweiligen Balken zugesetzt.
Als Ergebnis der Addition sind die Daten, die an die Servicestation übersandt
werden, entweder die Druckdaten oder, bis der Versetzungswert erreicht
ist, alles Nullen. Gemäß 22 sind
die Druckerpatronen, die auf einer gemeinsamen Konsole montiert
sind, (z.B. C2, C8, C14) oder (C3, C9, C15) dem gleichen Grobversetzungswert
zugeordnet. Auf diese Weise brauchen die Balkendaten nicht im Aufbereitungs-RAM
mit einer Versetzung gespeichert zu werden.
-
Das
PM-Steuer-ASIC 2190 prüft,
um zu gewährleisten,
dass die Übertragung
einer vollständigen
Rasterzeile vollendet ist, bevor ein Rastertakt beendet ist. Drei
Druckfehler werden überprüft: (1)
ob ein weiterer Rasterimpuls ankommt, bevor die Rasterübertragung
vollendet ist, es wird ein inneres "Raster-nicht-erfolgt-Fehlersignal" erzeugt; (2) es wird das OEMTY-Bit
von den Ausgangs-FIFOs überprüft, wenn
es aktiv wird, werden die FIFOs leer und es wird ein Fehler erzeugt;
und (3) wenn eine DATAVL-Leitung von der Servicestation nicht zwischen
zwei Rasterimpulsen umschaltet, wird ein Druckfehler erzeugt.
-
Sämtliche
Fehler vom PM-Steuer-ASIC 2190 werden zurück nach
dem Mastercontroller 2110 auf dem VDAT (0-7)-Bus gesandt.
Der Mastercontroller 2110 fragt das PM-Steuer-ASIC-2190-Statusregister
ab, um zu bestimmen, ob ein Fehlerbit gesetzt ist. Wenn dies der
Fall ist, prüft
der Mastercontroller 2110 den Fehler im Fehlerregister
und sendet ihn zurück
an das XL-Datensystem 62. Der Fehler wird auch am Datenterminal 66 angezeigt.
Der CA-Bus wurde durch das FIMVME ASIC 2122 dekodiert,
um das PM-Steuer-ASIC 2190 mit dem Chipwahlsignal OUTCS
und eine absolute innere Adresse VA (1-3) auszuwählen, während ein VWR-Signal drei Zustandspuffer
für den
VDAT (0-7)-Bus als Eingangs- oder
Ausgangszyklus freischaltet. Ein oberes Formatrand (TOF)-Signal
leert die inneren Register im PM-Steuer-ASIC 2190, bevor
ein Drucksignal startet, um einen ordnungsgemäßen Druckzyklus aufzubauen
und einzuleiten. Das RASTERS-Signal in 21 ist
gewöhnlich
das Drucktaktsignal.
-
Das
CB (0-6) überführt Statusbits
für den
PIC-Mikrocontroller. Der Mastercontroller 2110 fragt das
Statusregister im PM-Steuer-ASIC 2190 ab. Wenn irgendein
Statusbit gesetzt ist, liest der Mastercontroller den VDAT (0-7)-Bus
hinsichtlich des Status aus. Der ADDR (0-5)-Bus liefert Balkenwählzahlen
1-16 für
die Servicestation.
-
Die
Signale PRN, LATCH, OUT R/W und STROBE werden der Servicestation
durch das Servicestation-Interface des PM-Steuer-ASIC 2190 zugeführt. Die
innere Logik erzeugt diese Signale synchron mit den Start- und Auslesezyklen.
PRN initialisiert einen Druckzyklus an der Servicestation. STROBE
und OUT R/W schalten die Balkendaten-Ladungssequenz an der Servicestation.
Die LATCH-Zeile ist ein Quittungssignal, um den Druck fortzusetzen.
Das LATCH-Signal entwickelt das DATAVL-Signal bei jedem 16-Wort-Datentransfer.
-
Während eines
Schreibzyklus sendet das PM-Steuer-ASIC 2190 16 Bits von
Pixeldaten an die Servicestation über den CDAT (0-15)-Bus. Für einen
Auslesezyklus empfängt
das PM-Steuer-ASIC 2190 die unteren 8 Bits vom CDAT (0-15)-Bus
als Druckerstatus von der Servicestation und leitet diese auf dem
PIC-Bus nach dem
PIC-Mikrocontroller.
-
Der
X (0-4)-Bus trägt
die Adressenbreite des Aufbereitungs-RAMs. Der X (0-11)-Bus trägt die Adressenhöhe des Aufbereitungs-RAMs.
Das Aufbereitungs-RAM besteht vorzugsweise aus acht 128k × 8 statischen
RAM-Chips, die in einer ringförmigen
Anordnung liegen.
-
Das
Schreib-Freigabesignal WE, das Ausgabe-Freischaltesignal OE, das
BANK-Wählbit und
die Chipwahl-Wortsignale logisch 1 und logisch 0 CSH und CSL werden
benutzt, um auf den Aufbereitungs-RAM zuzugreifen. Die Chipwahlsignale
CSH und CSL können
ständig
freigeschaltet sein. Der Aufbereitungs-RAM ist kontinuierlich mit
dem BANK-Wählbit,
das immer zurückgesetzt
wird, wenn ein Abschnitt des RAM vollständig ausgelesen ist.
-
Das
PM-Steuer-ASIC 2190 empfängt die PIC BUS (0-7)-Balkenversetzungswerte,
um Informationen, die durch das Q-Term-Datenterminal 66 verschlüsselt sind
und PIC-Nachrichten an den Mastercontroller 2110 zu adressieren.
Der Mastercontroller 2110 schreibt Informationen betreffend
Bahnrichtung, Auflösung
und Anzeige in den PIC-Mikrocontroller auf dem PIC-Bus ein.
-
Die
Pixeldaten werden in den Aufbereitungs-RAM von den Ausgangs-FIFOs 2188 über eine
Zweiunddreißig-Bit-Übertragung
geladen. Das PM-Steuer-ASIC 2190 liest die zweiunddreißig Bits
aus und gibt das Wort logisch 0 der Balkendaten, gefolgt von dem
Wort logisch 1, an die Servicestation ab. Der Auslesezyklus besteht
aus sechzehn ungeraden Langwort-Auslesungen vom Aufbereitungs-RAM,
gefolgt von zweiunddreißig
Wortübertragungen
nach der Basisstation für
jeden Balken, und dann die sechzehn gleich langen Worte, gefolgt
von zweiunddreißig
Wortübertragungen,
um alle Balkendaten für
einen Rasterzyklus zu übertragen.
-
Das
Personality-Modul 2114 umfasst einen Q-Term-Datenterminal-Interface-Abschnitt, der den PIC-Mikrocontroller,
die beiden EEPROMs und ein RS232-Interface
für das
Q-Term-Datenterminal 66 mit Adress/Daten- und Steuerbussen
verbindet. Der PIC-Mikrocontroller sendet Versetzungen (grob und
fein), Nachrichten und Tasteneingaben vom Q-Term-Datenterminal 66 nach
dem Mastercontroller 2110 über das PM-Steuer-ASIC 2190 über den
PIC BUS. Der PIC-Mikrocontroller
empfängt
die Anzeigeinformation, die Bahnrichtung und die Auflösung vom
Mastercontroller 2110 über
das PM-Steuer-ASIC 2190 und gibt jene Information an das
Q-Term-Datenterminal 66 ab.
-
Der
Endabschnitt des Personality-Moduls ist ein I/O-Modul. Dieser Abschnitt
umfasst Signalzeilentreiber und Empfänger, die auf einen Achtundsechzig-Pin-SCSI-2-Verbinder
bezogen werden können.
Der SCSI-2-Verbinder bewirkt eine Kabelverbindung nach der Drucker-Servicestation.
-
Die
Erfindung wurde in Verbindung mit jenen Merkmalen beschrieben, die
gegenwärtig
als am zweckmäßigsten
und als bevorzugte Ausführungsbeispiele
betrachtet werden. Es ist jedoch klar, dass die Erfindung nicht
auf diese beschriebenen Ausführungsbeispiele
beschränkt
ist, sondern es ist im Gegenteil beabsichtigt, verschiedene Modifikationen
und äquivalente
Anordnungen mit zu umfassen, die im Rahmen der beiliegenden Ansprüche gekennzeichnet
sind.