DE69734488T2

DE69734488T2 - Analog-Digital-Wandler

Info

Publication number: DE69734488T2
Application number: DE69734488T
Authority: DE
Inventors: David Mark Ilkley Sugden; Andrew Martin Roberts
Original assignee: Switched Reluctance Drives Ltd
Current assignee: Nidec SR Drives Ltd
Priority date: 1996-04-04
Filing date: 1997-03-13
Publication date: 2006-08-03
Anticipated expiration: 2017-03-14
Also published as: GB9607229D0; EP0800277A3; US5883590A; DE69734488D1; EP0800277B1; EP0800277A2

Description

Diese Erfindung betrifft einen Analog/Digital-Wandler.
Es sind verschiedene Verfahren bekannt, um analoge Signale in digitale Signale zu überführen. Sie sind beispielsweise in "Intelligent Instrumentation – Microprocessor Applications in Measurement and Control" von Barney, erschienen bei Prentice/Hall International (UK) Ltd., erörtert.
Insbesondere für Massenprodukte ist es zudem wünschenswert, in der Lage zu sein, preiswerte Bauelemente zu verwenden, wo immer dies möglich ist, solange die Qualität des Wandlers für eine gegebene Anwendung akzeptabel bleibt.
Das Umwandlungsverfahren mittels Rückkopplung nimmt eine Abfrage eines analogen Eingangssignals, löst eine Zählung aus und vergleicht eine analoge Version des Zählwertes mit dem analogen Eingangssignal. Wenn eine Gleichheit erreicht ist, stoppt die Zählung, und es wird ein digitales Ausgangssignal erzeugt. Folglich startet die Zählung für jede Umsetzung bei dem gleichen Basiswert (üblicherweise null), was bedeutet, dass das digitale Ausgangssignal nur so schnell zur Verfügung steht, wie die Zählung den richtigen Wert erreichen kann. Dies bedeutet außerdem, dass das digitale Ausgangssignal nach unterschiedlichen Umsetzungsdauern, die von dem umzusetzenden Analogwert abhängen, zur Verfügung steht.
Es ist eine Form einer kontinuierlichen Analog/Digital-Wandlung möglich, die ein Simultanverfahren nutzt. Es ist jedoch nicht kostengünstig, da es 2ⁿ-1 Komparatoren erfordert, wobei n die Anzahl der Bits in dem digitalen Ausgangssignal ist.
EP 0 612 982 offenbart eine Signalverarbeitungsschaltung für einen widerstandsbehafteten analogen Messfühler, insbesondere für eine Kraftstoffvorratsanzeige.
JP 58 111 431 offenbart einen Analog/Digital-Wandler für die Umsetzung einer stationären Eingangsspannung.
JP 05 041 668 offenbart einen Analog/Digital-Wandler, der im Stande ist, die Auflösung des digitalen Wertes sicherzustellen.
FR 2 564 885 offenbart eine Vorrichtung zum Multiplexen mit einer elektronischen Steuervorrichtung, die einen Mikrocomputer enthält.
Eine Aufgabe der Erfindung ist die Schaffung eines Analog/Digital-Wandlers, der dem Analogwert nachfolgt und im Allgemeinen fähig ist, bei einer gegebenen Zählrate schneller als bekannte Wandler ein aktualisiertes Ausgangssignal zu erzeugen.
Außerdem ist es eine Aufgabe der vorliegenden Erfindung, einen kostengünstigen Analog/Digital-Wandler zu schaffen.
Die Erfindung ist im Anspruch 1 definiert. Einige bevorzugte Merkmale sind in den abhängigen Ansprüchen aufgezählt.
Die Erfindung ermöglicht, die Analog/Digital-Wandlung durchzuführen, wenn der umzusetzende Wert zunimmt oder abnimmt, wohingegen das Verfahren des Standes der Technik mit einer Rückkopplung eine Zählung vom Basiswert an erfordert.
Gemäß einer Ausführungsform der Erfindung wird ein Analog/Digital-Wandler geschaffen, der Folgendes aufweist: einen Komparator mit einem ersten Eingang für ein Analogsignal, das umzusetzen ist, und einem zweiten Eingang, einen Vor-Rückwärts-Zähler mit einem Zählerausgang, wobei der Zähler auf ein Ausgangssignal des Komparators reagiert und vorwärts zählt, wenn das Analogsignal an dem ersten Eingang höher als ein Rückführsignal an dem zweiten Eingangs ist, und rückwärts zählt, wenn das Analogsignal an dem ersten Eingang niedriger als ein Rückführsignal an dem zweiten Eingang ist, wobei der Wandler ferner einen Digital/Analog-Wandler aufweist, der so ausgebildet ist, dass er das Ausgangssignal des Zählers umwandelt und dieses umgewandelte Ausgangssignal als das Rückführsignal an den zweiten Eingang des Komparators anlegt, wobei das Zählerausgangssignal für das Analogsignal an dem ersten Eingang repräsentativ ist.
Die Erfindung ist im Stande, den Analogwert zu verfolgen, während er zunimmt und abnimmt. Dies kann genutzt werden, um mit einer verhältnismäßig einfachen Schaltungsanordnung ein im Wesentlichen ständig aktualisiertes digitales Ausgangssignal bereitzustellen.
Die Erfindung schafft einen vielseitig verwendbaren Analog/Digital-Wandler, der aus allgemein zur Verfügung stehenden Bauelementen herstellbar ist. Die Erfindung erfordert keine Abtast-Halte-Schaltung. Die Anstiegsrate des Wandlers ist zum größten Teil durch die Zählrate des Zählers bestimmt.
Zwar sind verschiedene Typen von Digital/Analog-Wandlern bekannt, doch weist jener der vorliegenden Erfindung vorzugsweise einen Pulsbreitenmodulator auf, der so ausgebildet ist, dass er das Ausgangssignal des Zählers entgegennimmt, und außerdem ein Tiefpassfilter zum Glätten des pulsbreitenmodulierten Ausgangssignals von dem Modulator, wobei das Ausgangssignal des Filters das Rückführsignal ist, das an den zweiten Eingang angelegt wird.
Das Zählerausgangssignal wird ein digitales Wort sein. Es ist festgestellt worden, dass es möglich ist, obwohl von dem Digital/Analog-Wandler das vollständige digitale Wort verarbeitet werden kann, für die Zwecke der Erfindung nur eine Anzahl von höchstwertigen Bits zu verarbeiten.
Der Zähler ist vorzugsweise so organisiert, dass er mit einer ersten Rate inkrementiert und dekrementiert, und der Modulatorausgang ist bei einer zweiten Rate betriebsfähig, die niedriger als die erste Rate ist.
Die Erfindung kann einen Taktgeber und einen Frequenzteiler, der so ausgebildet ist, dass er die Ausgabe des Taktgebers aufteilt, um die erste und die zweite Rate abzuleiten, beinhalten.
Die vorliegende Erfindung kann auf verschiedene Weisen in die Praxis überführt werden, wovon nun eine beispielhaft und mit Bezug auf die beigefügte Zeichnung beschrieben wird, worin:
1 eine Prinzipskizze eines Analog/Digital-Wandlers gemäß der Erfindung ist;
2(a), (b) und (c) Diagramme zur Veranschaulichung der Signalformen des Wandlers von 1 sind;
3 eine Prinzipskizze einer die Erfindung einbindenden dualen Pulsbreitenmodulations/Analog-Eingabevorrichtung ist;
4 eine Prinzipskizze eines die Eingabevorrichtung von 3 integrierenden geschalteten Reluktanzantriebs ist.
In 1 weist ein Analog/Digital-Wandler (ADC) einen Komparator 10 auf, der einen invertierenden Eingang hat, welcher das umzusetzende Analogsignal entgegennimmt. Das Ausgangssignal des Komparators 10 wird als eine Befehlseingabe an einen 10-Bit-Vor- Rückwärts-Zähler 12 (U/D) angeschlossen, der durch das Ausgangssignal eines 10 MHz-Systemtaktgebers 14, in einem Frequenzteiler 16 durch 64 geteilt, angesteuert wird. Das 10-Bit-Wort-Ausgangssignal des Zählers 12 ist das dem analogen Eingangssignal äquivalente digitale 10-Bit-Wort.
Die Rückführregelung des digitalen Ausgangssignals wird bewerkstelligt, indem die acht höchstwertigen Bits der digitalen Ausgabe von dem Zähler 12 an einen 8-Bit-Pulsbreitenmodulator 18 (PWM) geliefert werden, der ebenfalls durch den 10 MHz-Systemtakt angesteuert wird, welcher jedoch mittels eines weiteren Frequenzteilers 19 durch 256 geteilt wird, wodurch sich eine Pulsbreitenmodulationsfrequenz von 39,0625 kHz ergibt. Das Ausgangssignal des Pulsbreitenmodulators 18 wird an ein Tiefpassfilter 20 angelegt, das einen 1 kΩ-Widerstand 22 in Reihe mit einem zum Massepotential geschalteten 100 nF-Kondensator 24 aufweist. Zwischen dem Widerstand 22 und dem Kondensator 24 ist der nichtinvertierende Eingang des Komparators 10 angeschlossen.
Zum Zwecke der Veranschaulichung ist es günstig, die Ausgangssituation zu betrachten, wobei der Zähler 12 auf null gestellt ist und das Ausgangssignal des Modulators 18 logisch 0 ist. Ein positives analoges Eingangssignal, das an dem invertierenden Eingang des Komparators 10 anliegt, bewirkt, dass das Ausgangssignal des Komparators auf logisch 0 ist. Dies wird von dem Zähler 12 als ein Befehl zum Vorwärtszählen mit der durch 64 geteilten Taktrate interpretiert. Der zunehmende Betrag der Zählung hat eine zunehmende Modulation durch den Modulator 18 zur Folge, so dass sein Tastgrad immer größer wird. Das Impulsausgangssignal des Modulators 18 wird tiefpassgefiltert, um eine ansteigende Rampe zu erzeugen, die als Rückführsignal an den nichtinvertierenden Eingang des Komparators 10 angelegt wird. Wenn der Pegel des tiefpassgefilterten Signals ansteigt, wird er schließlich den Wert des analogen Eingangssignals übersteigen. An diesem Punkt wird sich das Ausgangssignal des Komparators in eine logische 1 ändern. Dies wird von dem Zähler als ein Befehl zum Rückwärtszählen interpretiert. Die Zählerausgabe wird dann dekrementiert, und die abnehmenden acht höchstwertigen Bits, die vorher die Ausgabe der ansteigenden Rampe durch das Tiefpassfilter verursacht hatten, bewirken dann eine fallende Rampe, bis das Tiefpassfiltersignal wieder unter das analoge Eingangssignal fällt. Das Zählerausgangssignal, das die digitalisierte Version des analogen Eingangssignals repräsentiert, schwingt um den gleich bleibenden Eingangswert.
In 2(a), (b) und (c) sind für eine stufenförmig analoge Eingangsgröße vereinfachte Signalformen für das tiefpassgefilterte Ausgangssignal V_LP, das Komparatorausgangssignal V_COMP bzw. das Vor-Rückwärts-Zähler-Ausgangssignal dargestellt. 2(a) zeigt das Eingangssignal, das zum Zeitpunkt 0 auf einen Wert ansteigt, der dann konstant bleibt. Dies hat zur Folge, dass V_COUNT ansteigt und gleichzeitig V_LP nach oben treibt. Wenn V_LP den Analogwert überschreitet, schaltet der Komparator um, woraufhin V_COUNT abnimmt. Es ist zu sehen, dass das 10-Bit-Ausgangssignal des Zählers V_COUNT, welches das in ein digitales Wort umgesetzte Analogsignal ist, eine Welligkeit aufweist, da es schwingt, wobei das Komparatorausgangssignal zwischen logisch 1 und logisch 0 wechselt. Die Erfindung ist fähig, ansteigende und fallende analoge Eingangssignale zu verfolgen und das digitale Ausgangssignal dementsprechend zu korrigieren.
Wie nahe der digitale Wert am Ausgang des Zählers dem analogen Eingangssignal, das er repräsentiert, ist, liegt größtenteils an der Geschwindigkeit des Zählers. Bei einem schnelleren Zähler wird eine bessere Korrelation zwischen beiden erzielt.
3 veranschaulicht eine Anwendung der Erfindung als Teil einer anwendungsspezifischen integrierten Schaltung (ASIC) zur Verwendung als Steuereinheit für einen Elektromotor in einem Waschmaschinenantrieb. Es ist offensichtlich, dass eine Waschmaschinenherstellung typisch für in Großserien produzierte, elektrisch angetriebene Produkte ist, bei denen eine kostengünstige Lösung für die Ausführung einer Steuereinheit von erheblichem wirtschaftlichem Vorteil sein kann. Bei dieser besonderen Anwendung ist die Anzahl der elektrischen Kontaktstifte, die an dem ASIC zur Verfügung stehen, begrenzt, und das Ausmaß, in dem ein Stift verschiedene Funktionen erfüllen kann, könnte die Umsetzung einer weiteren Funktion des ASIC ermöglichen oder Kontaktstifte für andere Verwendungen freisetzen.
In 3 wiederholt sich die Schaltung von 1, wobei gleiche Bezugszeichen verwendet worden sind, um gleiche Teile zu bezeichnen. An den Ausgang des Komparators 10 ist ein Puls-breitenmodulations-Eingabesystem 30 angeschlossen. Das Eingabesystem 30 stellt ein digitales Wort bereit, das proportional zur PWM-Eingangsimpulsbreite ist.
Das Ausgangssignal des ADC der Erfindung und das Ausgangssignal des Pulsbreitenmodulations-Eingabesystems 30 werden entsprechend einem Auswahlsignal auf der Leitung 34 von dem Eingabesystem 30 mittels eines Ausgangsmultiplexers 32 multiplexiert, so dass als Ausgabe an die nächste Stufe des ASIC entweder ein pulsbreitenmoduliertes Signal auf der Grundlage eines digitalen pulsbreitenmodulierten Eingangssignals, oder ein Signal auf der Grundlage eines digitalen 10-Bit-Wortes, das von einem analogen Eingangssignal abgeleitet ist, das gemäß der Erfindung umgesetzt wird, ausgewählt wird. Ein weiterer Multiplexer 36 wird außerdem mit den Ausgangssignalen des Zählers 12 und eines digitalen Registers 38 versorgt. Dieser weitere Multiplexer wird ebenfalls durch das Auswahlsignal auf der Leitung 34 angesteuert, eines der Ausgangssignale zu dem Pulsbreitenmodulator 18 durchschalten.
Die Ausgabe des Registers 38 ist ein digitales Wort, das einer 50 %-Modulation des Pulsbreitenmodulator-Ausgangssignals entspricht. In dem Fall des 8-Bit-Modulator-Ausgangssignals in dieser Ausführungsform ist der Wert des Wortes deshalb 128.
In einer besonderen Anwendung kann ein Elektromotor-Steuersignal ein pulsbreitenmoduliertes Signal oder ein Analogsignal sein, das in Abhängigkeit vom Typ des Waschmaschinenantriebs in einer besonderen Anwendung für einen digitalen Bedarf umzuwandeln ist. Der die Erfindung einbindende ASIC ist auf beide Situationen anwendbar. Deshalb kann der gleiche ASIC hergestellt werden, um den zwei Typen der Steuereingabe zu dienen. Das Pulsbreitenmodulations-Eingabesystem 30 erzeugt das Auswahlsignal, das Indikativ ist, dass am Ausgang des Komparators kein Pulsbreitenmodulationssignal vorliegt. Dieses Signal wird auf der Leitung 34 benutzt, um die Multiplexer 32 und 36 anzusteuern. Selbstverständlich könnte das Pulsbreitenmodulations-Eingabesystem genauso gut ein Auswahlsignal erzeugen, das für eine am Ausgang des Komparators vorhandene Pulsbreitenmodulation Indikativ wäre, um die Multiplexer ebenso wie bei einem Fehlen des Signals an sich anzusteuern. Im Falle des Multiplexers 32 wird das Ausgangssignal des Analog/Digital-Wandlers der Erfindung durchgeschaltet, wenn kein Pulsbreitenmodulationssignal erfasst wird. Im Falle des Multiplexers 38 bewirkt das Auswahlsignal, daß die acht höchstwertigen Bits von dem 10-Bit-Ausgangssignal des Zählers 12 bevorzugt gegenüber dem Wert 128 von dem Register 38 zu dem Pulsbreitenmodulator durchgeschaltet werden.
Andererseits, wenn das Eingangssignal in den invertierenden Eingang des Komparators ein pulsbreitenmoduliertes Signal ist, bewirkt das Ausgangssignal des Pulsbreitenmodulations-Eingabesystems 30, dass das Auswahlsignal auf der Leitung 34 den Multiplexer 32 so ansteuert, dass Signale direkt von dem Pulsbreitenmodulations-Eingabesystems 30 bevorzugt gegenüber der Ausgabe des Zählers 12 durchgeschaltet werden. Das gleiche Signal steuert den Multiplexer 36 an, um die Ausgabe 128 des Registers 38 bevorzugt gegenüber den acht höchstwertigen Bits der Ausgabe des Zählers 12 durchzuschalten. Ein Modulationsfaktor von 50 % lässt sich vorteilhaft als konstanter Schwellenwert verwenden, in dessen Nähe der Komparator entsprechend dem ankommenden Pulsbreitenmodulationssignal umschaltet. Dies sorgt für eine ausgeglichene Modulation um einen Mittelpunkt am Ausgang des Komparators 10. Selbstverständlich kann ein Vorspannen des Ausgangs des Komparators bewerkstelligt werden, indem der Modulationsfaktor nach Bedarf verändert wird. Bei Verwendung des 50 %-Modulationsfaktors wird das ankommende pulsbreitenmodulierte Signal mit einer im Wesentlichen konstanten Spannung der halben Maximalimpulsspannung an dem invertierenden Eingang verglichen, so dass das Ausgangssignal des Komparators einfach eine symmetrische Reproduktion der Eingangs-Pulsbreitenmodulationsimpulse ist.
Für den Fachmann ist offensichtlich, dass die in 3 gezeigte Ausführung der Erfindung fähig ist, automatisch ein ankommendes pulsbreitenmoduliertes Signal oder ein Analogsignal, das eine Analog/Digital-Umsetzung erforderlich macht, zu decodieren und die entsprechenden pulsbreitenmodulierten Signale zu übertragen oder zu erzeugen.
In 4 ist ein Antriebssystem für einen geschalteten Reluktanzmotor veranschaulicht, wobei der Wandler von 3 verwendet wird, wie durch das Bezugszeichen 39 angegeben ist. Ein geschalteter Reluktanzmotor 40 weist einen Rotorpositionsgeber 42 auf, der dafür ausgelegt ist, die Position der Rotorwelle zu erfassen. Eine Steuereinheit 44 nimmt die Rotorpositionsinformationen von dem Rotorpositionsgeber 42 entgegen, und es wird ein Drehzahl- oder Drehmoment-Anforderungssignal auf der Leitung 46 erzeugt, welches das Eingangssignal in den invertierenden Eingang des Komparators 10 ist. Auf bekannte Art und Weise berechnet die Steuereinheit die das Umschalten auslösenden Signale entsprechend der Phasenfolge und den Zeitsteuerungsinformationen von dem Rotorpositionsgeber 42. Das Ausgangssignal der Steuereinheit kann je nach der besonderen Anwendung ein pulsbreitenmoduliertes Signal, d.h. ein digitaler Befehl, oder ein Analogspannungspegel sein. In jedem Fall wird das Befehlssignal an den invertierenden Eingang des Komparators 10 angelegt, und auf der Leitung 34 wird das entsprechende Auswahlsignal erzeugt, je nachdem, ob eine Pulsbreitenmodulation erfasst worden ist oder nicht. Das Ausgangssignal des Wandlers 39 wird benutzt, um unter der Steuerung durch die Steuereinheit 44 für jede der Phasen des Motors 40 eine Schaltvorrichtung 48 zu aktivieren.
Obwohl die Erfindung anhand 3 im Zusammenhang mit einer ASIC-Implementierung beschrieben worden ist, könnten andere Formen und Kombinationen aus Hardware und Software mit der gleichen Wirkung verwendet werden. So ist die Erfindung im Zusammenhang mit den veranschaulichten Ausführungsformen wie weiter oben erörtert beschrieben worden. Der Fachmann wird jedoch erkennen, dass viele Änderungen vorgenommen werden können, ohne von der vorliegenden Erfindung abzukommen. Beispielsweise könnte der Zähler eine andere Anzahl von Bits haben, wobei er die gleiche Anzahl von Bits wie das Pulsbreitenmodulations-Ausgangssignal haben könnte. Der Digital/Analog-Wandler könnte eine andere bekannte Form annehmen. Außerdem könnten, obwohl die Erfindung mit Bezug auf einen Pulsbreitenmodulator beschrieben worden ist, andere Formen der Pulsmodulation, wie etwa eine Pulsamplitudenmodulation, tiefpassgefiltert werden, um ein äquivalentes Rückführsignal zu erzielen. Dementsprechend ist die obige Beschreibung von Ausführungsformen als Beispiel und nicht zum Zweck der Beschränkung gegeben. Die vorliegende Erfindung soll nur durch den Rahmen der folgenden Ansprüche beschränkt sein. DEUTSCHE FIGURENBESCHRIFTUNGEN Fig. 1
2

TIME

Zeit

I/P

Eingangssignal

V_LP

Tiefpassgefiltertes Ausgangssignal

V_COMP

Komparatorausgangssignal

V_COUNT

Vor-Rückwärts-Zähler-Ausgangssignal

Fig. 3
4

CONTROL

Steuerung

Claims

Analog/Digital-Wandler der Folgendes aufweist: einen Komparator (10) mit einem ersten Eingang (–) für ein Analogsignal (UP), das umzuwandeln ist, und einem zweiten Eingang (+), wobei der Komparator einen Komparatorausgang hat, einen Zähler (12) mit einem Zählerausgang (O/P) und einen Digital/Analog-Wandler, der so ausgebildet ist, dass er das Zählerausgangssignal in ein Wandler-Ausgangssignal überführt und das Wandlerausgangssignal als ein Rückführsignal an den zweiten Eingang des Komparators anlegt, wobei das Zählerausgangssignal für das Analogsignal an dem ersten Eingang im Wesentlichen repräsentativ ist; wobei der Zähler einen Vor-Rückwärts-Zähler aufweist, wobei der Vor-Rückwärts-Zähler auf das Komparator-Ausgangssignal reagiert und dem Analogsignal an dem ersten Eingang folgt; gekennzeichnet durch einen ersten Multiplexer (32), der so ausgelegt ist, dass er das Zählerausgangssignal und das Ausgangssignal des Komparators entgegennimmt und als Reaktion auf ein Steuersignal zwischen den Ausgangssignalen auswählt.
Analog/Digital-Wandler nach Anspruch 1, bei welchem der Zähler auf das Ausgangssignal des Komparators reagiert und vorwärts zählt, wenn das Analogsignal an dem ersten Eingang höher als ein Rückführsignal an dem zweiten Eingang ist, und rückwärts zählt, wenn das Analogsignal an dem ersten Eingang niedriger als das Rückführsignal an dem zweiten Eingang ist.
Analog/Digital-Wandler nach Anspruch 1 oder 2, wobei der Digital/Analog-Wandler einen Pulsmodulator (18), der so ausgelegt ist, dass er das Ausgangssignal des Zählers entgegennimmt, und ein Tiefpassfilter (20) zum Glätten des pulsbreitenmodulierten Ausgangssignals von dem Modulator aufweist, wobei das Ausgangssignal des Filters das Rückführsignal ist, das an den zweiten Eingang angelegt wird.
Analog/Digital-Wandler nach Anspruch 3, der Taktgebermittel (14) enthaltend, die so betriebsfähig sind, dass sie den Zähler mit einer ersten Taktrate treiben und den Modulator mit einer zweiten, niedrigeren Taktrate treiben.
Analog/Digital-Wandler nach einem der Ansprüche 1 bis 4, bei welchem der Zähler so betriebsfähig ist, dass er ein n-Bit-Wort erzeugt, und der Digital/Analog-Wandler so ausgelegt ist, dass er m höchstwertige Bits des n-Bit-Wortes entgegennimmt.
Analog/Digital-Wandler nach Anspruch 5, bei welchem n 10 und m 8 ist.
Analog/Digital-Wandler nach einem der vorhergehenden Ansprüche, der einen zweiten Multiplexer (36) enthält, der so ausgelegt ist, dass er das Zählerausgangssignal und ein vorbestimmtes digitales Wort entgegennimmt, um als Reaktion auf das Steuersignal zwischen dem Ausgangssignal und dem Wort auszuwählen und das ausgewählte Ausgangssignal oder Wort an den Digital/Analog-Wandler anzulegen.
Analog/Digital-Wandler nach einem der vorhergehenden Ansprüche, der eine Modulationserfassungsschaltung enthält, die so ausgelegt ist, dass sie eine Modulation an dem Eingangssignal des Komparators erfasst, und so betriebsfähig ist, dass sie ein Signal erzeugt, das für das Vorhandensein eines modulierten Signals an dem ersten Eingang in den Komparator Indikativ ist, wobei das Ausgangssignal der Erfassungsschaltung das genannte Steuersignal ist.