JPS58111431A - Ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、アナログ・ディジタル変換回路（以下、Ａ／
Ｄ：ｚｙパ−タとい５．ＪＫ係り、ＩｒｌＫ１逐次比較
形あるいは追従比較形勢の帰還比較方式のＡ／Ｄコンバ
ータに関する。

尭判のａｍ的背景 第１図に従来の帰還比較方式のＡ　／　ｌ）　：ＩＺバ
ー・りの例を示す、第１図において、ディジタル値に変
換すべき入力アナログ信号・ｘｌはコンパレータ１の第
１の入力端子に入力される。コンパレータ１の第２の入
力端子に＃ｉＤ／Ａコンバータ２の出力信号・ア、が入
力される。コンパレータ１は、入力アナログ入力信号・
８．とＤ／Ａコンバータ出カ出量信号ｌ　（帰還信号）
とを電圧比較する。その比較結果Ｃ□は制御論理回路３
に送られる。制御論理回路３は、比較結果Ｃ１に基づい
て、入力アナログ信号・８．とＤ／ムコンパータ出カ・
ｙｌとが一致するように制御データｃ２をレジスタ４に
格納する。レジスタ４はその格納内容データｃ８ヲム／
Ｄ変換出力データＣ１として出方する、一方、Ｄ／ムコ
ン／（−１２に送る。Ｄ／Ａコンバータ２はＡ／Ｄ変換
データＣｓを再びアナレグ信号に変換し、Ｄ／Ａコンバ
ータ出カ・ア、としてコンパレータｌの第２の入力端子
に帰還する。以下、同様の繰返しにより入カアナｐグ信
号・８、はディジタル信号データＤ、に変換されて出方
される。

以上の帰還比較方式のＡ　／　Ｄコンバータには、逐次
比較形のものと、追従比較形のものとがある。

ハードウェアの構成上、両者間Ｋｔｉ実質的な違いはな
く、異なる点は制御論理回路３による制御方式にある。

すなわち、第２図は逐次比較形のＡ　／　Ｄコンバータ
の動作説明図である。第２図からもわかるように、逐次
比較形では入力アナログ信号・ｘｉ　（直流）Ｋ対して
Ｄ　／　Ａコンバータ出力・ア、が大か小かを直接的に
最上位桁から最下位桁までを比較する。したがって、こ
の場合制御論理回路３がらレジスタ４へ転送されるデー
タｃ２は、例えば４ビツトのＡ／Ｄ変換であれば４ビツ
ト分のデータである。そのデータＣ３！がＤ／Ａコンバ
ータ２を介してコンパレータｌに帰還される。

これに対して、第３崗は追従比較形のＡ／Ｄコンバータ
の動作説明図である。この追従比較形は、第３図からも
わかるように、Ｄ／Ａコンバータ出力・ｙｌを所定レベ
ルで１ステツプずつ上昇させることにより電圧比較を行
なうものである。この場合、制御論理回路３からは、例
えば１ビツトずつのデータＣ２がレジスタ４に転送され
、順次比較動作が行われ、図示するＡ部分にて追従比較
が完了するようになっている。したがって、追従比穀形
は逐次比較形より変換速度は遅くなると云える。

以上は帰還比較方式Ａ／Ｄコンバータの一般的な例メあ
るが、中に使われるＤ／Ａコンバータ２としてパルス幅
変調器５とローパスフィルタ６により構成し九パルス幅
変調方式のものがある。その例をＭ４図に示す。

第４図において、パルス幅変調器５は入力される変換デ
ータＣｓの内容に従ってクロックＣＫに同期してパルス
幅変調出力データＣ４のデエーテイ比を変化させる。つ
まり、パルス幅変調出力データＣ４の時間平均値線パル
ス幅変調出力データＣ４のデエーティ比に依存する。こ
のパルス幅変調出力データＣ４は次のローパスフィルタ
６に与えられて平滑化され、Ｄ／Ａコンバータ出力・ｙ
２としてコンパレータ１の第２の入力端子に帰還される
。その他の動作は、第１図の場合と同様であり、ｔ＊逐
次比較形、追従比較形のいずれの場合も同様であるので
説明は省略する。

背景技術の問題点 かかるパルス幅変調方式を用い九Ａ／Ｄコンバータ（第
４図）の動作説明図を第５図に示す。第５図かられかる
ように１コンパレータ１に帰還されるＤ／Ａコンバータ
出力・ｙ２には本質的に交流分が残留する。つまり、こ
の交流分はＰＷＭ出力データＣ４をローパスフィルタ６
により平滑した後に残留するリップル分である。また、
・ｙ２０波形が丸みを帯びているのは四−パスフィルタ
ロによる位相遅れに原因するものである。

このようなＡ／Ｄコンバータにあって、必要精度を確保
するためＫは・ｙ２の残留交流成分がＡ／Ｄコンバータ
の分解能以下となるような低域ろ波特性を有するローパ
スフィルタが必要である。しかし、かかる特性のローパ
スフィルタを使用し九場合には、応答速度が遅延化し、
し九がってＡ／Ｄ変換時間が長くなり、また四−バスフ
ィルタの構成自体も横線化する等の問題が生じることと
なる。

発明の目的 そζで、本発明は上記従来の問題点の解決を図るととも
に、格別良好なローパスフィルタを用いる必要がなく、
かつ、比較的低い分解能のＤ／Ａコンバータであっても
、高分解能、高精度な特性を有するＡ　／　Ｄコンバー
タを提供することを目的とする。

発明の概要 上記目的を達成するために、本発明によるＡ／Ｄコンバ
ータは、 パルス幅変調器およびｍ−パスフィルタを用いて構成さ
れ九り／ムコンバータを帰還路に設は九帰遺北壁方式Ｏ
＾／Ｄコンバータにおいて、コンパレータから出力され
る２値の比較結果信号をパルス幅変調器の変調波の〈シ
返し周期ととにカウンタによりカウントして第２のレジ
スタに格納するとともに、そのカウント内容を入力アナ
ログ信号に対応するム／Ｄ変換データの小数部分のデー
タとして出力しく縞２のＡ／Ｄ変換デー力、かつ、前記
カウント内容の熾上位桁を含むデータに基づき入力アナ
ログ信号のレベルによシ近い値の制御データを制御論理
回路から出力させて第１のレジスタに格納するとともに
、その制御データを入力アナログ信号に対応するＡ／Ｄ
変換データの整数部分のデータとして出力しく第１のＡ
／Ｄ変換データ）、かつ、前記制御データを帰還データ
としてパルス幅変調器に入力してＤ／Ａ変換し、コンパ
レータに帰還させるようＫし死点に特徴を有する。

発明の効果 かかる本発明の構成によれば、次の如き効果を奏する。

第１に、第２レジスタからは入力アナログ信号が有する
整数部分の値に対応するディジタル値が得られ、かつ、
第２レジスタからは入力アナログ信号が有する小数点以
下の値に対応するディジタル値が得られ、したがって使
用するＤ／Ａコンバータの分解能よりもさらに小さな分
解能の特性を有するＡ／Ｄコンバータを得ることができ
る。

第２に、ローパスフィルタに格別優れた低域ろ波特性を
持たせなくても高分解能を得ることができるので、簡単
なローパスフィルタで済む。

第３に、分解能が向上する一方では、ローパスフィルタ
の構成が簡単でよく、シたがって位相遅れが少ないので
Ａ／Ｄ変換時間が短かくなる。

第４に、アナログ部分（フィルタ部）が簡単で済む一方
ではディジタル部分（カウンタ、レジスタ等）が増える
が、これはむしろＩＣによる集積化が容易となり、結果
的には小皺化しうる。

発明の実施例 以下、本発明を図示する実施例に基づいて説明する。そ
の実施例を第６＠に示す。

第６図において、ディジタル値に変換すべき入力アナロ
グ備考・８．は；ンパレータ１０１の第１の入力端子に
入力される。第２の入力端子にはＤ／Ａコンバータ１０
９からの帰還信号・ア、が入力される。そして、コンパ
レータ１０９は入力アナログ信号・８．と帰還信号・ア
、との大小比較を行ない２値（０，１）の比較結果信号
Ｃつを出力する。この比較結果信号Ｃ８゜はムＮＤゲー
ト１０卸第１の入力端子に送られる。

ＡＮＤゲート１０２は第１の入力端子に与えられる比較
結果信号Ｃ０゜と外部からのクロック信号ＣＫとの論理
積をとり、そのＡＮＤ出力信号をＣ２０カウンタ１０３
に送る。

カウンタ１０３は、後述するＤ／Ａコンノ（−タ１０９
におけるパルス幅変調器１０７の出力変調波Ｃ６のくり
返し周期Ｔごとにそのカウント終了時におけるカウント
内容Ｃ８゜を第２レジスタ１０４に並列信号でセットす
る。このセットされたカウント内容Ｃ３Ｇは入力アナロ
グ信号−８，のもつ小数点以下の値（例えば、２８．３
４であれば、０．３４）に対応するＤ／Ａｆ換値となる
第２のＡ／Ｄｆｆｉ換データＱとして出力される。また
、カウント内容Ｃ３の綾上位桁の値（を九は、最上位桁
を含む内容の値）ＭＯＢは制御論理回路１０５に入力さ
れる。

制御論理回路１０５は、入力アナログ信号・工、の値に
より近い値の帰還信号・ア、をコン７（レータ１に与え
るような制御デー−０４Ｇを第２レジスタ１０６に転送
する。ここで、比較形式は逐次形（第２図参照）でも追
従形（第３図参照）でもよいが、ここでは追従形とする
。し九がって、制御論理回路１０５からの制御データＣ
４゜は、例えば第３図における・ｙ２のステップ上昇と
同様なある一定レベルの単位ステップの値が転送される
。ちなみに、逐次形の場合はカウント内容Ｃ３Ｇの全部
に対応するデータが転送される。

第２レジスタ１０４にセットされた制御データＣ４は、
入力アナログ信号・工、のもつ整数部分の値（例えば、
２８．３４であれば、２８）Ｋ対応するＤ／Ａ変換値と
なる第１のＡ　／　Ｄ変換データＰとして出力される。

また、制御データＣ４゜は帰還データＣｓｏとしてＤ　
／　Ａコンバータ１０９のパルス幅変ｇ器１０７に送ら
れる。

パルス幅変調器１０７は、一定の周期Ｔで、帰還データ
Ｃ６゜の値に応じたデユーティ比りの変調波Ｃ６゜を出
力する。変調波Ｃ６゜は次のローパスフィルタ１０８に
送られる。なお、パルス幅変調器１０７は外部からのク
ロック信号ＣＫに同期して動作し、したがってＡＮＤゲ
ート１０２の論理演算動作と同期的に動作する。

ローパスフィルタ１０８は、変詞信号Ｃ６ｏを平滑化し
て帰還信号・ｙ３を作り、コンパレータ１０１の第２の
入力端子に帰還する。このローパスフィルタ１０８の低
域ろ波特性は、帰還信号ｅｙｌ中にＤ／Ａコンバータ１
０卸分要分解能ＩＬＳＢ　）の数倍の周波数の交流成分
が残留する程度のものでよい。ここに、Ｄ／Ａコンバー
タ１０９の分解能は、パルス幅変調器１０７におけるデ
ユーティ比Ｄｔ−歳小Ｉ２１′能変調幅としたときの変
調波Ｃ６ｏの時間平均値の差で表わされる。なお、説明
を簡単にするため、変調波Ｃ６ｏの値をデユーティ比Ｄ
−０のとき、Ｃ６ｏ＝０〔■〕、デユーティ比Ｄ＝１の
とき、Ｃ５ｏ＝”６［Ｖ］であるとする。

このようにして帰還された帰還信号・ア、と入力アナロ
グ信号・ｘ３とはコンパレータｌにおいて比較されるこ
ととなる。このような動作の繰返しにより、帰還信号・
ｙ３は順次入力アナログ信号”ｘ３に近すき（第３図、
・Ｘ□を参照）、やがて正確なディジタル値になり（第
３図Ａ部参照）、Ａ／Ｄ変換出力データＰ、Ｑとして出
方される。

次に作用全説明する。第７図は不発明にょるＡ／Ｄコン
バータの動作説明図で、追従比較が完了し九とき（つま
り、第３図Ａの部分）以後の様子を示している。

第７図において、帰還信号・ア、の波形はローパスフィ
ルタ１０８から出力される信号の交流残留成分を示して
いる。この波形は指数関数のくり返し波形であるが、変
調源Ｃ６゜の値Ｅ。Ｋ対して波高値Ｈは上述したようＫ
Ｄ／Ａコンバータ１０９の分解能（ＩＬＳＢ）の数倍で
あり、十分小さいので非対称３角波として近似すること
ができる。なお、札５は・ア、の平均値である。

したがって、この非対称３角波の波高値をＨとした場合
に１時間に対して帰還信号・ア、のとる値の確率密度関
数は、（Ｅｏ−Ｄ＋Ｈ／２）のレベルの間でほぼ一様で
ある。また、逆Ｋ　（Ｅｏ・Ｄｉｌ″Ｈ／２）の関にお
いて・ア、が（・ア、）と（・ｙ３Ｇ＋Δ５）との間に
存在する時間−Ｔは、（Ｅｏ・Ｄｆ：Ｈ／２　）でほぼ
一様となる。

したがって、コンパレータ１の比較結果信号Ｃ１のデユ
ーティ比は（・Ｘ３＝ＥＯ・Ｄ）のとき約０．５であり
（・ｙｌ−Ｅｏ・Ｄ）の値に従って増減変化する。

このことから、第７図に示すように、帰還信号ｅ　ｙ　
３の非対称三角波のくり返し期間Ｔ１およびＴ２の各区
間において、第ルジスタ１０５のセット値（第２Ａ／Ｄ
変換データ）はＴ１でＰ、Ｔ２ではＰ＋１（１は単位上
昇ステップ値）となる。また、第２レジスタ１０４のセ
ット値（第１　Ａ／Ｄ変換データ）はＴ１でＱ１≧０．
５、Ｔ２でＣ２≦０．５となる。これらの値Ｐ　ｅ　Ｊ
＊　Ｃ２から入力アナログ信号・８．の鍛も確からしい
値Ｘは ｘ　＝　Ｐ　”　［（Ｑｘ−（Ｌ　５　）／　（Ｑｌ−
Ｃ２）　］　・・・・・・（１）により求められる。こ
の値Ｘが本発明によるＡ／Ｄコンバータにより最終的に
末められる、人力アナログ備考・ｘ３の値に対応し九デ
ィジタル値である。喪だし、このディジタル値ＸはＡ／
Ｄコンバータから直接的には出力されない。第ルジスタ
１０５から出力される第１Ａ／Ｄ変換出力データＰと第
２レジスタ１０４から出力される第２Ａ／Ｄｉ換出力デ
ータＱにより、上記（１１式に基づきマイクロコンピュ
ータ等により算出する必要がある。このことは、−見手
間がかかるように思えるが、本来Ａ／Ｄ：！ンパータは
アナログ値をマイクロコンピュータ等の電算機によシデ
イジタル処理するために用いられる奄のである仁とを考
えれば、上記（１）式の計算をディジタル処理の１過程
として扱えば何ら問題は生じない。

上記（１）式において、右辺第１項のＰは、入力アナロ
グ信号・ｘ３が有す＄整数部分の値（例えば、先に示し
九例によれば２８．３４という値の２８）に対応し、右
辺第２項は・８．の小数部分（例えば、列。

あの０．３４７に対応する値であり、第２項は必ず１以
下の値である。仁のことは、本発明によるＡ／Ｄコンバ
ータが小数点以下の値までをＡ／Ｄ変換できることを示
しておシ、分解能が向上していることを意味するもので
ある。

し友がって、もし計算機を有さないシステムに用いる場
合であっても従来７般のＡ／Ｄコンバータと同様に整数
部分Ｐの変換は可能なわけであシ、しかもその変換は格
別なローパスフィルタあるいはＤ／ムコンバータを使用
しなくとも得られるのである。しかし、計算機を伴なわ
ないディジタル処理を想定することは非現冥的であり、
実際には小数点以下の値を含む高分解なデータが得られ
るといいつるのである。

また、本発明のＡ／ＤコンバータＬカウンタ１０３を用
いた構成となっているため、入力アナログ信号・工、が
完全な直流ではなく、少なくとも帰還信号Ｃｙ３の振幅
（Ｈ）よりも大きな振幅のリップルを含むか、あるいは
交流信号でめった場合にも正確なＡ／Ｄ変換が可能であ
る。

すなわち、交流成分を含む入力アナログイキ号ｅｘ３の
場合にはコンパレータ１０１において比較されたのちカ
ウンタ１０３でカウントされるが、その際交流値の平均
値を求めることができるので＠８゜と・ｙ３との比較に
ついて平均値的に大小関係を検出できることになる。こ
のことは、入力アナログ信号・工、が多少変動を伴うも
のであっても、真の値を誤ることがない。たとえば、１
０００回の比較のうちコンパレータ１０１での比較結果
ｃｔｏが数回にわたってレベル１１”となったとしても
その他が１０”であれば総体的に／Ｉｉ＠０”とみなせ
るというようＫである。

【図面の簡単な説明】

第１図は従来の一般的な逐次比較形（ｔたは追従比較形
）の帰還比較方式のＡ／Ｄコンバータの例を示すブロッ
ク図、 第２図は逐次比較形Ａ／Ｄコンバータの動作説明図、 第３図は追従比較形Ａ　／　Ｄコンバータの動作説明図
、 第４図はＤ／Ａコンバータにパルス幅変調器を用いた従
来のＡ／Ｄコンバータの例を示すブロック図、 第５図は第４図のＡ　／　Ｄコンバータの動作説明図、 ＃Ｉ６図は本発明によるＡ／Ｄコンバータの実施例を示
すブロック図５、 ａｇ７図はその動作説明図である。 １０１・・・コンパレータ、１０３・・・カウンタ、１
０４・・・第２レジスタ、１０５・・・制御論理回路、
１０６・・・第２レジスタ、１０７・・・パルス幅変調
器、１０８・・・ローパスフィルタ、 １０９・・・Ｄ／Ａコンバータ、 −８，・・・入力アナログ信号、 Ｃ１ｏ・・・比較結果信号、Ｃ２゜・・・ＡＮＤ出力信
号、Ｃ８゜・・・カウント内容、Ｃ４゜・・・制御デー
タ、Ｃｓｏ・・・帰還データ、Ｃ６゜・・・変調波、ｅ
　・・・帰還信号、　　ＣＫ　・・・クロック信号、３ Ｐ・・・第１Ａ／Ｄ変換出力データ、 Ｑ・・・＠２Ａ／Ｄ変換出力データ、 Ｔ１．　Ｔ、・・・くり返し周期。 出願人代理人　　　猪　　股　　　　清第１図 帛２図 馬３図 １１ 馬４図 第５図

Claims (1)

1. 【特許請求の範囲】 帰還データをＤ／ム変換するＤ／Ａコンバータがパルス
   幅変調器および四−パスフィルタを有して構成された帰
   還比較方式のＡ／Ｄ変換回路において、 入力アナログ信号と帰還信号とを比較して２値の比較結
   果信号を出力するコンパレータと、前記比較結果信号を
   計数し、前記パルス幅変調器の変調波のく〕返し周期と
   とに計数終了時におｆｆ、６カウント内容を出力するカ
   ウンタと、前記カウント内容の少なくとも最上位桁を含
   むデータに基づ龜−記入力アナログ信号のレベルによシ
   近い値の制御データを出力する制御鍮２１回路と、 前記制御データを記憶保持し、そのデータを前記入力ア
   ナキグ信号に対応するディジタル値の整数部分を示す第
   １のＡ／Ｄ変換データとして出力するとともに１前記パ
   ルス幅変調器ＫＮ還する第１のレジスタと、 前記カウンタのカウント内容を記憶保持し、そのデータ
   を入力アナ−ログ信号に対応するディジタル値の小数部
   分を示す第２０Ａ／Ｄ変換データとして出力する第２の
   レジスタと、 を備えたことを特徴とするＡ／Ｄ変換回路。