SU1275433A1

SU1275433A1 - Устройство дл вычислени элементарных функций

Info

Publication number: SU1275433A1
Application number: SU853882074A
Authority: SU
Inventors: Игорь Владимирович Герасимов; Александр Викторович Петров; Николай Михайлович Сафьянников; Валерий Геннадьевич Созинов
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1985-04-08
Filing date: 1985-04-08
Publication date: 1986-12-07

Abstract

Изобретение относитс к вычислительной технике и может найти применение в устройствах обработки информации , представленной в виде числа импульсов или интервалов времени. Цель изобретени - упрощение устрой- . ства при одновременном повьшении помехоустойчивости . Сущность изобретени состоит в создании простого и помехоустойчивого цифрового устройства дл вычислени элементарных функций, преобразующего число - импульсные сигналы периодически с использованием итерационного метода реализации оператора усреднени путем функционального обобщени двоичного умножител частоты за счет совмещени фазировани и модул ции импульсных последовательностей и создани благодар этому возможности аппроксимирующего вычислени элементарных функций. Цель i изобретени достигнута за счет исключени счетчика, двух формирователей (Л импульсов, группы элементов И, импульсного сумматора и введени новых св зей между оставшимис элементами прототипа. 1 ил. ю ел 4; .со 00

Description

Изобретение относится к вычислительной технике и может найти применение в устройствах обработки информации, представленной в виде числа импульсов либо интервалов времени.

Цель изобретения - упрощение устройства.

На чертеже представлена схема устройства.

Устройство содержит информационный вход 1, счетчик 2, формирователь 3 импульсов, счетчик 4, группу элементов И 5, три элемента ИЛИ 6-8, импульсный сумматор 9, три элемента И 10 - 12, вход 13 первой опорной частоты f_o1 , вход 14 второй опорной частоты .

Устройство работает следующим образом.

Пусть в начальный момент времени разряды счетчика 4 обнулены.' На входы 13 и 14 поступают импульсные последовательности с опорными частотами f . f> , меньшими f , сигналы которых синхронизированы импульсами фазы I и 2 соответственно, что позволяет производить суммирование этих частот элементом ИЛИ 8. Поступление сигналов с входа I с частотой синхронизирующих импульсов f_o в течение времени t каждого периода Т периодически повторяющихся последовательностей импульсов синхронизировано с фазой I. При этом передний фронт импульсов f_o ’’запаздывает” относительно переднего фронта импульсов опорной частоты f_o1 , а задний фронт ’’опережает задний фронт этих импульсов на минимальное время задержки логического элемента. За время t, удовлетворяющее условию t < Т, где Т - период повторения входной последовательности, поступающей на вход 1, на второй вход элемента ИЛИ 8 поступает Ν_χ импульсов.

Ν_χ = f_ot; Ν_χ < 2^М

Средняя частота периодически повторяющейся последовательности импульсов, поступающей с входа 1, определяется из выражения где = 2 определяется разрядностью счетчиков 2 и 4. Заменив нормиi рованное значение аргумента Ν_χ = .= , преобразуем, (l) У, = f_eN_x .

Импульсы с входа 1, стробируя сигналы входной последовательности, поступающих с входа I3 первой опорной частоты устройства по фазе 1, пропуск кают ее на выход элемента И 12 и далее на первый вход импульсного сумматора 9 в течение времени t каждого периода Т. Выражение для средней частоты, формируемой на выходе элемента И 12, определяется как

Таким образом, импульсы с выхода элемента И 12 проходят на выход импульсного сумматора 9 и далее на суммирующий вход счетчика 4, что приводит к росту кода последнего. Счетчик 2, формирователь 3 импульсов, группа 5 элементов И, Элемент ИЛИ 6 образуют двоичный умножитель частоты. Под воздействием суммарной частоты, образуемой опорными частотами f_o1.и f , на выходе элемента ИЛИ 8 и растущего кода счетчика 4 на выходе элемента ИЛИ 6 сформируется импульсная последовательность со средней частотой h ’ где N₄ - код счетчика 4;

η - разрядность счетчиков 4 и 2, Импульсы с входа 1, стробируя сигналы последовательности с выхода умножителя частоты по фазе 1, пропускают ее на вход элемента И 11I и далее на второй вход импульсного сумматора 9 в течение времени t каждого периода Т. Выражение для средней частоты Импульсной последовательности, формируемой на выходе элемента И 11, опреf_oi N«Nl деляется как -V-—

Импульсы с входа второй опорной частоты устройства 14 опорной частоты f , поступающие по фазе 2 на первый вход элемента И 10, позволяют выделить из выходной последовательности двоичного умножителя последовательность импульсов синхронных с фазой 2, следующих со средней частотой f_oa 2¾ и поступающих на вычитающий вход реверсивного счетчика 4,

В основу работы устройства положен принцип автоматической компенсации импульсных последовательностей ³ 1275433 с использованием частотно-импульсной следящей системы. При наличии импульсного потока, объединяемого и разделяемого в процессе формирования сигналов прямой и обратной связи, в результате чего воспроизводится дробно-рациональное выражение с частотным представлением выходной информации, причем перестройка вычисляемой элементарной функции осуществляется путем изменения значений частот опорных импульсных последовательностей, В качестве схемы сравнения, вырабатывающей сигнал рассогласования, используется реверсивный’ счетчик 4, Условием динамического равновесия устройства является равенство приращений кодов суммирующих и вычитающих цепей в реверсивном счетчике 4 в течение периода следования входной последовательности импульсов, поступающей с входа 1, т.е. равенство средних частот импульсных последовательностей, поступающих на суммирующий и вычитающий входы реверсивного счет-25 чика 4. С учетом функционирования всех элементов устройства условием динамического равновесия будет <·„ < ♦ отсюда

2*¹ f N'

N = -—isii.-к ..

f -f E7

Из выражения (3) непосредственно следует, что среднее значение часто-35 ты на выходе элемента И 10, поступающей на вычитающий вход счетчика 4 и первый вход элемента ИЛИ 7, определяется как

F =’ Wo* f~ Z? }j^r* 02. 01 1

Сумма частот последовательностей импульсов, поступающих по фазе I и 2 на входы элемента ИЛИ 7 и формируемая на выходе этого элемента, опреде-⁴^ ляет результат функционального преобразования (2) (3)

?. = р + р = г к + 5г.¹_£йЕ^тх_ ² ' ,в ² ° ^{х _f}oi n;

= k£abLx__Z_lZ-(4) ^f-^Nx 7 ^fo₂ , J . Обозначим X = N_x , где Ν_χ = f_ot/2 , тогда из выражения (4) получим

Pz _ f<Xx² - (ί·;, ---- τ·'-----;— 7-макс ~οι* __-°. _ f' F ’ οι

ZMOKC ί£ο<-Ζΐί-ΑΖΏ* ( 5^₅ * о* __£о1_ мак е =__£е.3._

F ' * макс максимальное значение часF ζ макс тоты выходной импульсной последовательности. Полученное выражение представляет собой дробно-рациональную аппроксимацию для воспроизведения различных функций. Например, при задании опорных частот в виде = = 0,9154; / = 0,0731; f’. = 0,0827, получаем рациональную дробь вида Fz _ _ 0,9154/-1, J186X

----_πτε___τ. ....

Ζ макс ’ которая аппроксимирует функцию arcsin х , х е [0; 0,7], 0,1%. Аналогично, задавая значения опорных частот f = 0,78854; f' = 0,18826; f_o2 = 0,36768, можно изменить воспроизводимую зависимость _iF---^z- = R(x)

0,78854х² -1,9О77х — — —— * x-l ,9530 которая аппроксимирует функцию Sh(X ) , ХС [0,1] , S'ί 0,2%, а при = 0,64026; f' = 0,34677; f' : = 0,62005, получаем рациональную дробь р---- = R(x) маке аппроксимирующую функцию X Б &£0,7%; хе[0,1].

I f 01

0,64026/ -I.7649X

-------х“т;7шт’·

Claims

Изобретение относитс к вычислительной технике и может найти применение в устройствах обработки информации , представленной в виде числа импульсов либо интервалов времени. Цель изобретени - упрощение устройства . На чертеже представлена схема уст ройства. Устройство содержит информационный вход 1, счетчик 2, формирователь 3 импульсов, счетчик 4, группу элементов И 5, три элемента ИЛИ 6-8, импульсный сумматор 9, три элемента И 10 - 12, вход 13 первой опорной частоты fp, , вход 14 второй опорной частоты fj . Устройство работает следующим образом. Пусть в начальный момент времени разр ды счетчика 4 обнулены. На вход 13 и 14 поступают импульсные последовательности с опорными частотами f 02 меньшими f , сигналы которых синхронизированы импульсами фазы 1 и 2 соответственно, что позвол ет производить суммирование этих частот элементом ИЛИ 8. Поступление сигнал с входа 1 с частотой синхронизирующи импульсов fg в течение времени t каж дого периода Т периодически повтор ющихс последовательностей импульсов синхронизировано с фазой 1. При этом передний фронт импульсов f запазды вает относительно переднего фронта импульсов опорной частоты f,, , а задний фронт опережает задний фрон этих импульсов на минимальное врем задержки логического элемента. За врем t, удовлетвор ющее условию t Т, где Т - период повторени входной последовательности, поступающей на вход 1, на второй вход элемента ИЛИ 8 поступает N импульсов. N. i 2 Njf fСредн частота периодически повтор ющейс последовательности импуль сов, поступающей с входа 1, опредед етс из вьфажени . -%„- . где N 2 определ етс разр дностью счетчиков 2 и 4. Заменив нормированное значение аргумента . «., преобразуем, (l) F, . N 33 Импульсы с входа 1, стробиру сигналы входной последовательности, поступающих с входа 13 первой опорной частоты устройства по фазе 1, пропусг кают ее на выход элемента И 12 и далее на первый вход импульсного сумматора 9 в течение времени t каждого периода Т. Выражение дл средней частоты, формируемой на выходе элемента И 12, определ етс как f fot « .,и Таким образом, импульсы с вькода элемента И 12 проход т на выход импульсного сумматора 9 и далее на суммирующий вход счетчика 4, что приводит к росту кода последнего. Счетчик 2, формирователь 3 импульсов, группа 5 элементов И, Элемент ИЛИ 6 образуют двоичный умножитель частоты. Под воздействием суммарной частоты, образуемой опорнь ми частотами Г„, и f , на выходе элемента ИЖ 8 и растущего кода счетчика 4 на выходе элемента ИЛИ 6 сформируетс импульсна последовательность со средней частотой ( foT « foa)N4 5 где N - ход счетчика 4; п - разр дность счетчиков 4 и
2. Импульсы с входа I, стробиру сигналы последовательности с выхода умножител частоты по фазе 1, пропускают ее на вход элемента И П и далее на второй вход импульсного сумматора 9 в течение времени t каждого периода Т. Выражение дл средней частоты Импульсной последовательности, формируемой на выходе элемента И 11, опре lL .. дел етс как 2 Импульсы с входа второй опорной частоты устройства i 4 опорной частоты Гд , поступающие по фазе 2 на первый вход элемента И 10, позвол ют вьщелить из выходной последовательности двоичного умножител последовательность импульсов синхронных с фазой 2, следующих со средней частоN и поступающих на вычитающий вход реверсивного счетчика 4. В основу работы устройства положен принцип автоматической компенсации импульсных последовательностей 3 с использованием частотно-импульсной след щей системы. При наличии импуль сного потока, объедин емого и раздел емого в процессе формировани сигналов пр мой и обратной св зи, в резулътате чего воспроизводитс дробно-рациональное выражение с частотным представлением выходной информации , причем перестройка вычисл емой элементарной функции осуществл етс путем изменени значений частот опор ных импульсных последовательностей. В качестве схемы сравнени , вырабаты Бающей сигнал рассогласовани , используетс реверсивный счетчик 4. Условием динамического равновеси устройства вл етс равенство приращений кодов суммирующих и вычитающих цепей в реверсивном счетчике 4 в течение периода следовани входной последовательности импульсов, поступающей с входа 1, т.е. равенство средних частот импульсных последовательиостей , поступающих на суммирующий и вычитающий входы реверсивного счет чика 4. С учетом функционировани всех элементов устройства условием динамического равновеси будет kbLxJa а. .Мд, отсюда 1| -Й7о 7 О1 Из вьфажени (3) непосредственно следует, что среднее значение частоты на выходе элемента И 10, поступающей на вычитаютций вход счетчика 4 и первый вход элемента ИЛИ 7, определ етс как F о.о.Х f. , Сумма частот последовательностей импульсов , поступающих по фазе 1 и 2 на входы элемента ИЛИ 7 и формируема на выходе этого : элемента, опреде л ет результат функционального преоб разовани foz -fo, t- f f ) - ., lo.La.illlx. ift-iuL f x f,t/2 Обозначим X N, ., , где тогда из выражени (4) получим -(С. ., .Го1., где Г„ F F 3 fo, макс г мак максимальное значение частоты выходной импульсной последовательности . Полученное выражение представл ет собой дробно-рациональную аппроксимацию дл воспроизведени различных функций. Например, при задании опорных частот в виде 0,9154; f;, 0,0731; г; 0°0827, получаем рациональную дробь вида п qi s 1 п RAif К(Х) -i---т-Т7ТГ--т --- х т:пт5 Z макс котора аппроксимирует функцию arcsin X , 0,7 S 0,1 А, Аналогично , задава значени опорных частот г; 0,78854; f 0,18826; f. 0,36768, можно изменить воспроизводимую зависимость 0,78854 х R(x) Х-1,9530 котора аппроксимирует функцию Sh(x),,n , В 0,2%, а при f 0,64026; f 0,34677; f 0,62005, получаем рациональную дробь . - т,/ - 0,64026х -1,7649Х RU)FTTTSBBT гмоко аппроксимирующую функцию X Vl -А « SiO,7%; ,1 . Формула изобретени Устройство дл вычислени элементарньпс функций, содержащее два счетчика , (Формирователь импульсов, импульсный сумматор, группу элементов И, три элемента ИЛИ, три элемента И, выход импульсного сумматора соединен с суммирующим входом первовьтход второго счетчика го счетчика, с входом формировател имсоединен пульсов, выход которого соединен с первыми входами элементов И группы, вторые входы которых соединены с выходами первого счетчика, выходы элементов И группы соединены с входами первого элемента ИЛИ, отличающеес тем, что, с целью упрощени устройства, вход первой опорной частоты устройства соединен с первыми входами второго элемента ИЛИ и первого элемента И, вход второй опорной частоты устройства соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента И, информа$ 1

цисжный вход устройства соединен с первым входом третьего элемента ИЛИ, с вторым входом первого элемента И и первым входом третьего элемента ;1, вторые входы второго и третьего элементов И соединены с выходом первого элемента ИЛИ, выход второго элемента ИЛИ соединен со счетным входом вто275433 ,6

рого счетчика, выходы первого и третьего элементов И соединены с первым и вторым входами импульсного сумматора соответственно, выход второго 5 элемента И соединен с вычитающим входом первого счетчика и вторым входом третьего элемента ИЛИ, выход которого вл етс выходом устройства.

/VO