SU884133A1 - Преобразователь частота-код - Google Patents

Description

Изобретение относится к импульсной технике, в частности к следящим цифровым преобразователям частота - код, работающим путем сравнения периодов входного сигнала и сигнала в цепи обратной ’ $ связи, и может найти применение в системах регулирования и контроля частоты вращения.

Известен следящий преобразователь частота - код, содержащий реверсивный' ¹⁰ счетчик, блок сравнения периодов и преобразователь код - частота в цепи обратной связи между реверсивным счетчиком и блоком сравнения периодов Μ ’ Недостатком указанного преобразователя является недостаточная точность.

Наиболее близким к изобретению по технической сущности является следящий преобразователь частота - код, содержа- 20 щий генератор опорной частоты, реверсивный счетчик, преобразователь код - частота со схемой (коррекции, соединенный • г с генератором опорной частоты и кодовым выходом реверсивного счетчика, и блок сравнения периодов, соединенный входами с входной шиной устройства и выходом преобразователя код - частота, а выходами - с суммирующим и вычитающим входами реверсивного счетчика £2].

Недостатком устройства является недостаточная точность, что вызвано совпадением моментов заполнения реверсивного счетчика импульсами коррекции периода и формирования частоты на преобразователе код-частота, соединенного непосредственно с выходами реверсивного счетчика.

Нель изобретения - повышение точности измерений.

Пель достигается тем, что в преобразователь частота — код, содержащий генератор опорной частоты, блок сравнения периодов, первый и второй выходы которого соединены с суммирующим и вычитающим входами реверсивного счетчика еоот— э . 884133 ветственно, преобразователь кода в частоту, выход которого совпадает с первым входом блока сравнения периодов, второй вход которого подключен к входной шине устройства, введей регистр памяти, кодо вые входы которого соединены с выходами разрядов реверсивного счетчика, вход записи регистра памяти подключен к третьему выходу блока сравнения периодов, первый и второй выходы которого соединены со счетным входом реверсивного счетчика и входом преобразователя кода в частоту, кодовые входы которого соединены с выходами разрядов регистра памяти и выходными шинами устройства, а кроме того, блок сравнения периодов содержит формирователь импульсов, элемент И-НЕ, два триггера и два элемента И, причем первым входом блока сравнения периодов является первый вход элемента И-НЕ, соединенный с первыми входами первого триггера и первого элемента И, выход которого является вторым выходом блока сравнения периодов, вторым входом которого является второй вход элемента ИНЕ, соединенный с первыми входами второго триггера и второго элемента И, выход которого подключен к первому выходу блока сравнения периодов, выход элемента И-НЕ соединен со вторыми входами элементов И и со входом формирователя импульсов, первый выход которого является третьим выходом блока сравнения периодов, а второй выход подключен к вторым входам триггеров, выход каждого из которых подключен к третьему входу соответствующего элемента И.

На фиг. 1 представлена блок-схема преобразователя; на фиг. 2 - временные диаграммы работы устройства.

Устройство содержит генератор I опорной частоты, реверсивный счетчик 2, соединенный счетным входом с выходом генератора, регистр 3 памяти, соединенный кодовыми входами с выходами разрядов счетчика 2, преобразователь 4 коде в частоту, соединенный с регистром 3 и выходными шинами устройства, а импульсным входом - с генератором 1, блок 5 сравнения периодов, включающий в себя формирователь 6 импульсов, RB-rpinreры 7 и 8 и грехвходовые элементы 9 и 10 И, соединенные входами с входной шиной устройства и выходом преобразо вателя 4 кода в частоту, а выходами с шинами сложения и вычитания счетчика 2, элемент 11 И-НЕ.

Работа устройства заключается в сле5 дующем.

Входная импульсная последовательность полупериодных импульсов частоты которую необходимо преобразовать в код, поступает на первые входы эле10 мента 11 и триггера 7 блока 5 сравнения периодов. На второй вход элемента 11 и триггера 8 поступают полупериодные импульсы Г _ос с преобразователя 4, Указанные импульсные последо¹⁵ вательности с частотами Ρχ и F_oc представлены на фиг. 2 б, в. На фиг. 2, г представлены импульсы, сформированные на выходе элемента 11. По переднему и заднему фронтам этих импульсов формирователем 6 формируется пара коротких импульсов (фиг. 2 Д, е). Импульсы, сформированные по переднему фронту на втором выходе формирователя устанавли2J вают триггеры 7 и 8 в исходное состояние, а сформированные по заднему фронту - производят перепись кода со счетчика 2 в регистр 3,

Состояния триггеров 7 и 8 показаны 30 на фиг. 2 ж, з. Исходные положения триггеров заштрихованы. Переключение трит— . геров 7 и 8 производится задними фронтами импульсов соответствующих последовательностей F* и ’F_oc.

3S На входах элементов 9 и 10, таким образом, присутствуют сигналы с выхода элемента II, входных сигналов Fq и Foe и сигналы с выходов триггеров 7 и 8.

⁴⁰ R о зависимости от соотношения частот F х и F _ос на входах счетчика 2 происходит периодическое суммирование и вычитание импульсов представленных на _4J фиг. 2 и, к.

При равенстве входных частот F χ и F ОС * соответствующих установлению кода частоты, количество импульсов накопленных по шинам суммирования и вы_м читания счетчика 2 равны между собой..

Код, зафиксированный в конце суммйрования регистром памяти 3, записан вторыми импульсами (фиг. 2 д, е) со счетчика 2 (фиг. 2л).

_ss . При равенстве частот код на выходе регистра памяти 3 изменяться не будет.

Нарушение равенства входных частот

Fx й Foc вызывает неравенство чис5

ла импульсов накапливаемых за период входной частоты на входах счетчика 2 (фиг. 2 л). При этом изменяется результирующий код на выходе регистра 3 (фиг. 2г). Код, неизменный в течение J периода входного сигнала, с выхода регистра 3 поступает на преобразователь 4 кода в частоту в цепи обратной связи и на выход устройства., »0

Таким образом, буфферное включение регистра памяти между реверсивным счетчиком и преобразователем код частота с управлением его записи с блока сравнения периодов в моменты отсутствия ¹⁵ накопления импульсов на реверсивном счетчике повышает точность формирования кода - частоты, такое выполнение блока сравнения позволяет устранить несимметричность характеристик устрой- ²⁰ ства при разном соотношении частот (при Fx*?F_ogh Fx < Fqc)· θτο позволяет повысить частоту формирования сигналов коррекции блоком сравнения периодов при превышении частоты входного сигнала Fy. по сравнению с частотой цепи обратной связи Foe и гем самым повысить динамическую точность устройства.

Claims (2)

1. Изобретение относитс  к импульсной , в частности к след щим цифровым преобразовател м частота - код, ра ботающим путем сравнени  периодов вход ного сигнала и сигнала в цепи обратной св зи, и может найти применение в системах регулировани  и контрол  частоты вращени . Известен след щий преобразователь частота - код, содержащий реверсивный счетчик, блок сравнени  периодов и преобразователь код - частота в цепи обрат ной св зи между реверсивным счетчиком и блоком сравнени  периодов Недостатком указанного преобразовате л   вл етс  недостаточна  точность. Наиболее близким к изобретению по технической сущности  вл етс  след щий преобразователь частота - код, содержащий генератор опорной частоты, реверсив ный счетчик, преобразователь код - частота со схемой коррекции, соединенный с генератором опорной частоты и кодовым выходом реверсивного счетчика, и блок сравнени  периодов, соединенный входами с входной шиной устройства и выходом преобразовател  код - частота, а выходами .- с суммирующим и вычитающим входами реверсивного счетчика 2. Недостатком устройства  вл етс  н достаточна  точность, что вызвано совпадением моментов заполнени  реверсивного счетчика импульсами коррекции периода и формировани  частоты на преобразователе код-частота, соединенного непосредственно с выходами реверсивного счетчика . Цель изобретени  - повышение точности измерений. Цель достигаетс  тем, что в преобразователь частота - код, содержащий генератор опорной частоты, блок сравнени  периодов, первый и второй выходы котороо соединены с суммирующим и вычитающим входами реверсивного счетчика соот3 . 8 ветственно, преобразователь кода в часгогу , выход которого совпадает с первьлм входом блока сравнени  периодов, второй вход которого подключен к входной шине устройства, введей регистр пам ти, кодовые входы которого соединены с выходами разр дов реверсивного счетчика, васод записи регистра пам ти подключен к третьему выходу блока сравнени  периодов, первый и второй выходы которого соединены со счетным входом реверсивного счетчика и входом преобразовател  кода в частоту, кодовые входы которого соединены с выходами разр дов регистра пам ти и выходными шинами устройства, а кроме того, блок сравнени  периодов содержит формирователь импульсов, элемент И-НЕ, два триг гера и два элемента И, причем первым входом блока сравнени  периодов  вл етс  первый вход элемента И-НЕ, соединенный с первыми входами первого триггера и первого элемента И, выхоц которого  вл етс  вторым выходом блока сравнени  периодов, вторым входом которого  вл етс  второй вход элемента ИНЕ , соединенный с первыми входами второго триггера и второго элемента И, выход которого подключен к первому выходу блока сравнени  периодов, выход элемента И-НЕ соединен со вторыми входами элементов И и со входом формировател  импульсов, первый выход которого  вл етс  третьим выходом блока сравнени  периодов, а второй выход подключен к вторым входам триггеров, выход каждого из которых подключен к третьему входу соответствукидего элеменга И. На фиг. I представлена блок-схема преофазовател ; на фиг. 2 - временные диаграммы работы устройства. Устройство содержит I опо ной частоты, реверсивный счетчик 2, сое диненный счетным входом с выходом генератора , регистр 3 пам ти, соединенный кодовыми входами с выходами разр дов счетчика 2, преобразователь 4 кода в частоту, соединенный с регистром 3 и выходными шинами устройства, а импуль ным входом - с генератором t, блок 5 срешнени  периодов, включающий в себ  формирователь 6 импульсов, RS-rpurre ры 7 и 8 и трехвходовые элементы 9 и Ю И, соединенные входами с входной шиной устройства и выходом преобразо3 вател  4 кода в частоту, а выходами с шинами сложени  и вычитани  счетчика 2, элемент 11 И-НЕ. Работа устройства заключаетс  в следующем . Входна  И1 а1ульсна  последовательность полупериоДных импульсов частоты FX/ которую необходимо преобразовать в код, поступает на первые входы элемента 11 и триггера 7 блока 5 сравнени  периодов. На второй вход элемента 11 и тригг а 8 поступают полупериодные импульсы Р QC с преобразовател  4, Указанные импульсные последовательности с частотами F)( и РОС представлены на фиг. 2 б, в. На фиг. 2, г представлены импульсы, сформированные на выходе зпемента 11. По переднему и заднему фронтам этих импульсов формирователем 6 формируетс  коротких импульсов (фиг. 2д, е). Импульсы, сформ1фованные по переднему фронту на втором выходе формировател  устанавливают триггеры 7 и 8 в исходное состо ние , а сформированные по заднему фронту - производ т перепись кода со счетчика 2 в регистр 3, Состо ни  триггеров 7 и 8 показаны на фиг. 2 ж, 3. Исходные положени  триг;геров заштрихованы. Переключение триггеров 7 и 8 производитс  задними фронтами импульсов соответствующих последовательностей Pj и РОС На входах элементов 9 и 10, таким образом, присутствуют сигналы с выхода элемента II, входных сигналов FC и FOC и сигналы с выходов триггеров 7 и 8. В зависимости от соотношени  частот Р X и Р Q на входах счетчика 2 происходит пфиодическое суммирование и вычитание импульсов представленных на фиг. 2 и, к. При равенстве входных частот F ;( и f Q(. , соответствующих установлению кода частоты, количество импульсов накопленных по шинам сумм1фовани  и вычитани  счетчика 2 равны между собой.. Код, зафикс1фованный в конце суммировани  регистром пам ти 3, записан вторыми импульсами (фиг. 2д, е) со счетчика 2 (фиг. 2л). При рав«1стве частот код на выходе регистра пам ти 3 измен тьс  не будет. Нарушение равенства входных частот РХ и FOC вызывает неравенство числа импульсов накапливаемых за период входной частхзты на входах счегчика 2 (фиг. 2 л). При этом измек егс  результирующий код на выходе регистра 3 (фиг. 2г). Код, неизменный в течение периода входного сигнала, с выхода регистра 3 поступает на преофазователь 4 кода в частоту в цепи обратной св зи и на выход устройства., Таким образом, буфферное включение регистра пам ти между реверсивным сче чиком и преофазоватепем код частота с управлении его записи с блока сравнени  периодов в моменты отсутстви  накоплени  импульсов на реверсивном счетчике повышает точность формировани  кода - частоты, такое выполнение блока сравнени  гюзвол ет устранить несимметричность характеристик устройства при разном соотношении частот ( при РОС)- fo позвол ет повысить частоту фо{Му«1ровашга сиг налов коррекшш блоком сравнени  периодов при превышении частоты входнохчз сигнала F-y по сравнению с частотой цепи обратной св зи FOC и тем самым повысить динамическую точность устройства . Формула изобретени  I. Преобразователь частота- код, содержащий г ератор опорной частоты, бло сравнени  периодов, первый и второй выходы которого соединены с суммирующим и вычитающим входами реверсивного сче чика соответственно, преобразовагет кода в частоту, выход которого соединен с первым входом блока сравнени  периодов , второй вход которого подключен к входной шине устройства, о т п и ч а юш и и с   . тем, что, с цепью повышени  точности измерений в него введен регистр пам ти, кодовые входы которого соединены с выходами разр дов реверсивного счетчика, вход записи регистра пам ти подключен к третьему выходу блока сравнени  периодов, первый и второй выходы которого соединены со счетным входом реверсивного счетчика и входом преобразовател  кода в частоту, кодовые входы которого соединены с выходами разр дов p mcipa пам ти и выходными шинами устройства, 2. Преобразователь частота - код по п. 1, отличающийс  тем, что блок сравнени  периодов содержит формирователь импульсов, эпемент И-НЕ, два триггера и два элемента И, фичем первым входом блока сравнени  периодов  вл етс  первый вход элемента И-НЕ, соединенный с первыми входами первого триггера и первого элемента И, выход которого  вл етс  вторым выходом блока сравнени  периодов, вторым входом которого  вл етс  второй вход элемента И-НЕ, соединенный с первыми входами второго триггера и второго элемента И, выход которого подключен к первому выходу блока сравнени  периодов, выход элемента И-НЕ соединен со вторыми входами элементов И и со входом формировател  импульсов, первый выход которого  вл етс  третьим выходом блока сравнени  периодов, а второй выход подключен к вторым входам тригг ов, выход KaifQioro из которых подключен к третьему входу соответствующего элемента И. Источ11вки инфсфмашш, пр1га тые во внимание при экспертизе . 1- Авторское свидетельство СССР № 443482, кл. Н ОЗ К 13/20, 1974.
2. 2. Авторское свидетельство СССР № 445148, кл. Н ОЗ К 13/2О, 1972 (прототип).

   Фаг.1

   4J %J « 14 -tj ,

   4 « e;

   H a X