RU1830524C - Устройство регулировани компенсатора реактивной мощности - Google Patents

Abstract

Сущность изобретени : в устройство регулировани  компенсатором реактивной мощности, содержащее трансформатор тока, трансформатор напр жени , три компаратора, аналоговый перемножитель , генератор импульсов и суммирующий счетчик дополнительно введены два канала, состо щих из аналого-цифровых преобразователей с шинными формировател ми , суммирующих счетчиков с выходными регистрами, которые через шины данных подключены к арифметическому устройству. Арифметическое устройство реализует алгоритм вычислени  реактивной мощности, который позвол ет повысить точность регулировани . 3 ил.

Description

сл

с

Насто щее изобретение относитс  к области электроэнергетики и может быть использовано в устройствах регулировани  компенсаторов реактивной мощности в электроэнергетических системах с искажающими нагрузками.

Цель изобретени  - увеличение точности регулировани  компенсатора реактивной мощности.

На фиг. 1 приведена блок-схема устройства регулировани  компенсатора реактивной мощности; на фиг. 2 и фиг. 3 - временные диаграммы работы устройства.

Устройство содержит трансформатор тока 1; трансформатор напр жени  2: аналоговый перемножитель 3: компараторы 4, 6, 19, одновибратор 5: интеграторы 7, 8: логические элементы 2И 9.10; генератор 11;

D-триггер 21; логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18; аналого-цифровые преобразователи (АЦП)14, 15; суммирующие счетчики 12,13, 20; шинные формирователи 22, 24; посто нно-запоминающее устройство (ПЗУ) 23; арифметический блок дл  вычислени  реактивной мощности 25; четыре регистра со встроенными шинными формировател ми 16, 17. 26, 27 и реверсивный счетчик 28,

Устройство работает следующим образом . Устройство реализует следующую формулу:

Q n(p{+).t(-)p(-).t(+))

Сигналы с трансформатора тока 1 и трансформатора напр жени  2 пропорциональные току нагрузки i(t) и напр жению

00 GJ О СЛ ГО Јь

сети U(t) поступают на перемножитель 3 на выходе которого формируютс  сигнал пропорциональный мгновенной мощности нагрузки Р(х)(фиг. 2). Сигнал с трансформатора 2 поступает на вход компаратора 4, который формирует импульс Уз (фиг. 2) длительно- стью 180 электрических градусов, передний фронт которого совпадает с началом положительной полуволны напр жени  питающей электрической сети. Импульс 1)з поступает на вход одновибратора 5, который вырабатывает короткий по длительно- сти импульс U4, формируемый по переднему фронту Уз. Короткий импульс Щ определ ет цикл измерени  реактивной мощности. Сигнал P(t) с выхода перемножител  3 поступает на вход компаратора 6 и на информационные Е-входы интеграторов 7 и 8. На инверсном выходе компаратора 6 формируетс  сигнал UL длительность которого равна длительности отрицательного участка мгновенной мощности Р(г)(фиг. 2). Этот сигнал поступает на Н-вход хранени  интегратора 8 и на второй вход логического элемента 2И 10. На пр мом выходе компа- ратора 6 формируетс  сигнал IJ2. длительность которого равна длительности положительного участка мгновенной мощности P(t). Сигнал U2 поступает на Н-вход хранени  интегратора 7 и на второй вход логического элемента 2И 9. При наличии на Н-входах интеграторов 7 и 8 логической единицы , интеграторы фиксируют напр жение на выходе (режим хранени ), а при наличии логического нул  интегрируют сигнал на Е- входэх (режим интегрировани ). R-входы интеграторов предназначены дл  сброса.

В течении интервала времени 0-ti (фиг. 2), соответствующего участку отрицательной мгновенной мощности P(t), разрешающий сигнал Ui обеспечивает прохождение импульсов с выхода генератора И на счетный вход счетчика 12 через логи- ческих элемент 2И 10. В момент времени ti в счетчик 12 запишетс  количество импульсов Ni tffo, где fo - частота генератора 11. В течении этого интервала времени происходит интегрирование сигнала мгновенной мощности в интеграторе 7, поскольку на его Н-входе хранени  присутствует низкий потенциал сигнала U2 в интеграторе 8 интегрировани  не происходит, т.к. на его Н-входе хранени  присутствует высокий потенциал Ш, запрещающий интегрирование.

В момент времени ti происходит изменение знака мгновенной мощности P(t) и соответственно изменение значени  импульсов Ui и U2, значению Ui соответствует низкий уровень, а значению U2 высокий уровень сигналов.

В течении интервала времени, соответствующему положительному значению участка кривой мгновенной мощности P(t) разрешающий сигнал U2 обеспечивает прохождение импульсов с выхода генератора 11 на счетчик 13 через логический элемент 2И 9. Кроме того, начинаетс  интегрирование сигнала мгновенной мощности нагрузки в интеграторе 8 и хранение результата интегрировани  за врем  0-ti в интеграторе 7. В момент времени t2 в счетчике 13 запишетс  количество импульсов равное N2 fo (t2-ti),

В течении интервала времени процесс интегрировани  и хранени  значени  мгновенной мощности нагрузки происходит аналогично интервалу 0-ti, при этом в момент времени тз в счетчик 12 запишетс . количество импульсов равное N3 fo(ti + +13-12).

За интервал времени соответствующий положительному участку мгновенной мощности работа интегратора 7 происходит аналогично интервалу ti-ta и в момент времени Т в счетчике 13 запишетс  количество импульсов равное N4 fo ( + Т-тз).

Таким образом, в момент времени t Т на выходе интегратора 7 установитс  напр жение равное:

и.э | / PH(t)dt,

I п

т.е. среднее за период значение отрицательной мгновенной мощности, а на выходе интегратора 8 напр жение:

()

U ю «4 J-Pw(t)dt,

п

с

5

0

т.е. среднее за период значение положительной мгновенной мощности, где t(+) и t(-) интервалы времени, на которых мгновенна  мощность нагрузки P(t) соответственно положительна Р(+) и отрицательна Р(-). В счетчиках 12 и 13 в момент времени t Т будут записаны коды, соответствующие времени существовани  отрицательной и положительной мгновенной мощности нагрузки за период питающего напр жени . В момент времени t Т сигнал Щ с выхода одновибратора 5 поступает на входы записи регистров со встроенными формировател ми 16 и 17, которые производ т запись цифровых кодов с выходов счетчиков 13 и 12 соответственно. Сигналы с выхода одновибратора 5 (момент времени t Т) поступают на входы запуска аналого-цифровых преобраэователей 14 и 15, которые преобразуют сигналы Ug и Uio соответственно в цифровой код. По окончании преобразовани  аналого-цифровые преобразователи 14 и 15 выдают через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 18 сигнал на сброс интеграторов 7 и 8, а также счетчиков 12 и 13.

Сигнал с выхода трансформатора тока 1 поступает на вход компаратора 19, выходной сигнал которого Us соответствует положительному или отрицательному интервалам времени тока нагрузки (логическа  единица - положительна , а логический ноль - отрицательна  полуволна).

Сигнал U4 с выхода одновибратора 5 (момент времени t Т) поступает на вход сброса счетчика 20 и устанавливает его в нулевое состо ние (фиг. 2, фиг. 3), а также на вход D-триггера 21, при этом, если ток на- грузки опережает напр жение питающей сети (т.е. характер нагрузки емкостной), то на пр мом выходе D-триггера 21 будет присутствовать логическа  единица, а на инверсном логический ноль. Если ток нагрузки отстает от напр жени  сети (т.е. характер нагрузки индуктивный), то на пр мом выходе D-триггера 21 будет присутствовать логический ноль, а на инверсном логическа  единица.

Выходное состо ние счетчика 20 определ ет шаги преобразовани  (умножение и вычитание) в арифметическом блоке дл  вычислени  реактивной мощности 25 и осуществл ет управление работой элементов 16, 17, 22. 24, 25, 26, 27 (фиг. 3) через шины управлени  и данных устройства регулировани .

Описание сигналов на шинах управлени  или данных зависит от конкретной элементной базы на которой выполнено устройство.

Шина управлени  представл ет собой дев ть линий, кажда  из которых имеет свое назначение и подключена к своему конкретному устройству. Активный уровень на ней обозначаетс  словами подключить и в зависимости от элементной базы обозначает либо низкий либо высокий логический уровень .

Шина данных представл ет собой три идентичных четырех проводных линии св зи предназначенные дл  передачи данных в зависимости от управл ющих сигналов на шине управлени .

Осуществл етс  8 шагов преобразовани  в соответствии с формулой:

Q

(PW(t)(-L

P(-),tW).

Изменение выходного состо ни  счетчика 20 определ етс  количеством импульсов с генератора 11.

Шаги преобразовани :

Шаг 1: Происходит поступление одного импульса (фиг. 3, Ueiuar 1) на С-вход счетчика 20, при этом он переходит из состо ни  0000 в состо ние 0001 (двоичный код, сигналы Un, Ui2, Ui3, Un). Этот код поступает на входы ПЗУ 23, выходные сигналы которого Uis через шину управлени  производ т выборку цифрового значени  Р(-) из элемента 14 через элемент 24 и цифрового значени  t(+) из регистра 17 через шины данных ШД2 и ШД1 (фиг. 1) на входы ДВ и ДА арифметического блока 25 соответственно. Выходные сигналы ПЗУ 23 также дают команду арифметический блок 25 на перемножение этих значений (P(-)t(+)) и результат перемножени  через выходную шину данных ШДЗ записывают в регистр 26 (фиг. 3, U7).

Шаг 2: Выходные состо ни  счетчика 20 (фиг. 3 Шаг 2) 0010. При этом состо нии выходные сигналы Uie с выхода ПЗУ 23 через шину управлени  производ т выборку цифрового значени  Р(+) через элемент 22 с аналого-цифрового преобразовател  15 и цифрового значени  t(-) из регистра 16. В арифметическом блоке 25 происходит перемножение этих значений (P(+) t(-)) и результат записываетс  через выходную шину данных ШДЗ в регистр 27 (фиг. 3 Ihe).

Шаг 3: Выходное состо ние счетчика 20 (фиг. 3 Шаг 3)0011. В этом состо нии выходные сигналы (Jig и U20 ПЗУ 23 через шину управлени  подключают регистры 26 и 27 на шины данных ШД2 и ШД1 при этом выходные сигналы с этих регистров через арифметический блок 25 вычитаютс  реализу  формулу:

1 рМ t(-LP(-) - tM)

Это значение записываетс  в регистр 26 (фиг. 3 U17).

Шаг 4: Выходное состо ние счетчика 20 (фиг. 3 Шаг 4) 0100. При этом состо нии выходной сигнал Uig с выхода ПЗУ 23 через шину управлени  подключает регистр 26 на ШД2 и в арифметическом блоке 25 происходит перемножение входного сигнала с регистра на цифровое значение посто нной П (значение Пзаписано в наборе посто нных арифметического блока) т.е. реализуетс  формула:

n(pM.t(-)p(-).tW)

Это значение записываетс  в регистр 26 (фиг. 3 Ц7).

Шаг 5: Выходное состо ние счетчика 20 {фиг, 3 Шаг 5) 0101. При этом состо нии выходные сигналы Uюс выхода ПЗУ 23 подключают регистр 26 на ШД2 и в арифметическом блоке 25 происходит сравнение цифрового значени  сигналов с выхода регистра 26 с цифровым значением напр жени , определ ющего зону нечувствительности (величина зоны нечувствительности пропорциональна ми нимэльному значению реактивной мощности компенсатора и записана в наборе посто нных арифметического блока). Предположим значение сигнала с выхода регистра 26 больше, чем зона нечувствительности, то на старшем разр де арифметического блока 25 по витс  сигнал U21 логической единицы, который поступает с С-выхода реверсивного счетчика 28. Тогда в зависимости от состо ни  D-триггера 21 изменитс  выходной код реверсивного счетчика 28. который определ ет состо ние компенсатора реактивной мощности.

Шаг 6 и 7: Выходное состо ние счетчика 20 измен етс  до значени  0111.

Шаг 8: Выходное состо ние счетчика 20 1000. Старшим разр дом происходит запирание счетчика.

Таким образом, работа устройства состоит из двух частей: перва  - измерение величин электрической сети за период (фиг. 2) питающего напр жени  сети и

втора  - преобразование измер емых величин за следующий период напр жени , равное восьми периодам напр жени  с генератора 11 (фиг. 3).

При изменении реактивной мощности в питающей сети работа устройства повторитс  и на выходах реверсивного счетчика 28 произойдет изменение кодовой комбинации , котора  определит новое состо ние компенсатора реактивной мощности.

Использование предлагаемого устройства позвол ет увеличить точность регулировани  компенсатором реактивной мощности за счет цифрового способа измерени  мощности и преобразовани  ее в цифровом виде.

Claims (1)

1. Формула изобретени 

   Устройство регулировани  компенсатора реактивной мощности, содержащее трансформатор тока и трансформатор напр жени , подключенные к выводам дл  подключени  к питающей сети, аналоговый перемножитель, первый вход которого подключен к выходу трансформатора тока, а второй вход - к выходу трансформатора напр жени , три компаратора, генератор импульсов , первый суммирующий счетчик, отличающеес  тем. что, с целью увеличени 

   точности регулировани , в него дополнительно введены D-триггер, одновибратор, два интегратора напр жени , два логических элемента 2И, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий суммирующие счетчики, два шинных формировател , два аналого-цифровых преобразовател , четыре регистра со встроенными шинными формировател ми, посто нное

   0 запоминающее устройство, реверсивный счетчик, арифметический блок дл  вычислени  реактивной мощности, при этом выход трансформатора тока соединен с входом первого компаратора, а выход трансформа5 тора напр жени  - с входом второго компаратора , выход первого компаратора соединен с D-входом D-триггера, пр мой выход которого соединен с входом +1, а. инверсный выход - с входом -1 реверсив0 ного счетчика. С-вход D-триггера соединен с выходом одновибратора, вход которого соединен с выходом второго компаратора, выход одновибратора соединен с R-входом первого суммирующего счетчика, а также с входами

   5 запуска первого и второго аналого-цифровых преобразователей и входами записи первого и второго регистров со встроенными шинными формировател ми, счетный вход первого суммирующего счетчика сое0 динен с выходом генератора импульсов и первыми входами первого и второго логических элементов 2И, при этом выход первого элемента 2И соединен со счетным входом второго суммирующего счетчика, а второй

   5 вход первого элементами соединен с входом хранени  первого интегратора и инверсным выходом третьего компаратора, вход которого соединен с выходом перемножител  и входами интегрировани  первого и вто0 рого интеграторов напр жени , пр мой выход третьего компаратора соединен с входом хранени  второго интегратора напр жени  и вторым входом второго логического элемента 2И, выход которого

   5 соединен со счетным входом третьего суммирующего счетчика, вход сброса второго интегратора соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входами сброса второго и третьего суммирующих счетчиков, а

   0 также с входом сброса первого интегратора, выход которого соединен с входом аналогового сигнала первого аналого-цифрового преобразовател , выход сигнала готовности которого соединен с первым входом эле5 мента ИСКЛЮЧАЮЩЕЕ ИЛИ. второй вход которого соединен с выходом сигнала готовности второго аналого-цифрового преобразовател , вход аналогового сигнала которого соединен с выходом второго интегратора , выходы второго аналого-цифрового

   преобразовател  соединены с входами второго шинного формировател , а вход включени  этого шинного формировател  соединен с шиной управлени , шина управлени  соединена с выходами посто нного запоминающего устройства, входы которого соединены с выходами первого суммирующего счетчика, с входами разрешени  включени  первого шинного формировател  и первого, второго, третьего и четвертого регистров со встроенными формировател ми , с входами записи третьего и четвертого регистров и трем  входами управлени  работой арифметического блока дл  вычислени  реактивной мощности, выходы третьего суммирующего счетчика соединены с входами второго регистра со встроенными формировател ми , выходы которого соединены с второй шиной данных, втора  шина данных соединена с выходами четвертого реги- стра со встроенными формировател ми, с

   u(t) r-i m

   выходами второго шинного формировател , а также с информационными В-входа- ми указанного арифметического блока , выходы первого аналого-цифрового преобразовател  соединены с входами первого шинного формировател , выходы которого соединены с первой шиной данных, перва  шина данных соединена с выходами третьего регистра со встроенными формировател ми , с выходами первого регистра, входы которого соединены с выходами второго суммирующего счетчика, и с информационными А-входами указанного арифметического блока, выход которого соединен через выходную шину данных с входами третьего и четвертого регистров, выход старшего разр да указанного арифметического блока соединен со счетным входом реверсивного счетчика, выходы которого  вл ютс  выходами устройства.

   птпппплпп шзпдппг: Innnnrj jnnnnq гппгк