-
Die
vorliegende Erfindung bezieht sich auf einen Zero-IF-Empfänger mit
einer örtlichen
Frequenzerzeugungsanordnung, die mit einem Paar quadratur-relatierter
Mischer zum Heruntermischen eines empfangenen Signals zu einem Paar
quadratur-relatierter
Signale gekoppelt ist, die in einer phasengleichen und in einer
Quadratur-Signalstrecke demoduliert
werden sollen, wobei jede Strecke eine Kaskadenschaltung aus wenigstens
einem Tiefpassfilter und wenigstens zwei Verstärkern, einer ersten DC-Offset-Korrekturschaltung
zwischen den Verstärkern
und wenigstens einer zweiten DC-Offset-Korrekturschaltung aufweist.
-
Eine
derartiger Zero-IF-Empfänger,
der ein Direktkonversionsempfänger,
ein Doppelkonversionsempfänger,
oder jeder beliebige andere geeignete Zero-IF-Empfänger sein
kann, kann ein digitaler Funkrufempfänger sein, der ein FSK ("Frequency Shift Keying") oder ein PSK ("Phase Shift Keying") Modulationssystem
anwendet, aber auch ein schnurloser oder zellularer Empfänger, oder
dergleichen.
-
Ein
Empfänger
der oben genannten Art ist aus dem US Patent US-A-5 5212 826 bekannt,
wobei ein Quadratur-Empfänger
beschrieben wird, der eine phasengleiche und eine Quadratur-Signalstrecke hat.
Jede der Quadratur-Signalstrecken umfasst eine Kaskadenschaltung
aus zwei DC-Offset-Korrekturschaltungen, die sequentiell betrieben
werden. Eine Zero-IF-Empfänger
kann ein Teil eines Nachrichten-Pagers sein. Derartige Pager sind
Schmalband-Empfänger
mit einer hohen Verstärkung
in den phasengleichen und Quadratur-Signalstrecken. Mit den neuen
Pager-Protokollen wie APOC, FLEX und ERMES können sehr lange Nachrichten
gesendet werden. Bei Empfang des Signals soll der DC-Trift ausreichend
gering sein (typischerweise < 3
iV an dem Ausgang des Mischers). Sonst werden Nullübergänge in dem
phasengleichen oder I-Signal und in dem Quadratur- oder Q-Signal verloren
gehen. Weiterhin kann bei Empfang relativ langer Nachrichten eine
DC-Offset-Korrektur nur bei Empfang eines Synchronisationswortes
durchgeführt
werden (etwa einmal in der Sekunde), ohne dass nützliche Information verloren
geht, d. h. ein Teil einer zu empfangenen Nachricht. Für solche
Empfänger
funktioniert die bekannte DC-Offset-Korrektur
nicht befriedigend. Weiterhin arbeiten Pager normalerweise in einer
Empfangsmode zum Empfangen von Nachrichten und in einer Schlafmode,
in der der Hauptteil der Empfangsschaltung abgeschaltet ist. Zum
Schonen der Batterie des Pagers soll die Periode, worin der Pager
sich in der Empfangsmode befindet, möglichst kurz sein.
-
Es
ist nun u. a. eine Aufgabe der vorliegenden Erfindung, eine genaue
DC-Offset-Korrektur
in einer Zero-IF-Signalstrecke mit hoher Verstärkung eines Zero-IF-Empfängers zu
schaffen. Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen Zero-IF-Empfänger
mit einem optimalen Schlafmode/Empfangsmode-Verhältnis zu schaffen.
-
Dazu
weist der Zero-IF-Empfänger
nach der vorliegenden Erfindung das Kennzeichen auf, dass die Strecke
Sperrmittel aufweist um zu vermeiden, dass ein Ausgangssignal einer
DC-Offset-Korrekturschaltung in der Stromaufwärtsrichtung in der Strecke
ein Tiefpassfilter in der Stromabwärtsrichtung in der Strecke
während
der DC-Offset-Korrektur
anregt. Der vorliegenden Erfindung liegt die Erkenntnis zugrunde,
dass ohne die Sperrmittel Filter in der Stromabwärtsrichtung in der Strecke
ein Rufsignal verursachen würden,
und zwar durch Anregung, verursacht durch eine DC-Offset-Korrekturschaltung
in der Stromaufwärtsrichtung
in der Strecke. Es würde
relativ lange Dauern, bevor die Amplitude des Rufsignals klein genug
ist um eine DC-Offset-Korrekturschaltung in der Stromabwärtsrichtung
in der Strecke zu starten. Die Sperrmittel erreichen, dass das Tiefpassfilter
nicht von der DC-Offset-Korrekturschaltung in der Stromaufwärtsrichtung
angeregt wird. Dadurch ist die Einschaltzeit des Empfängers wesentlich
kürzer,
so dass die Batterie geschont wird. Die Sperrmittel können eine
erste Klemmschaltung sein, die mit einem Eingang des ersten Tiefpassfilters
gekoppelt ist.
-
Die
veröffentlichte
Europäische
Patentanmeldung
EP
0 594 894 A1 beschreibt eine DC-Offset-Korrektur in einem
Zero-IF-TDMA-Empfänger oder
einem sog. Zero-IF-Empfänger.
Das empfangene Signal wird durch Mischung mit einem Ortsoszillator
in einem Quadraturmischer heruntergemischt. Ein DC-Offset in dem
herunter gemischten Signal wird durch Basisbandverarbeitung kompensiert.
Zur DC-Offset-Korrektur ist eine Steuerschleife in der phasengleichen
Strecke sowie in der Quadratursignalstrecke vorgesehen. Nebst einer
Gesamtkorrekturschleiche, in der DC-Offset über viele Zeitschlitze korrigiert
wird, umfasst der Empfänger
eine innere Steuerschleife zur Offset-Korrektur eines innerhalb eines
Zeitschlitzes empfangenen Signals. Diese zusätzliche Steuerschleife kann
eine Vergleichsstufe enthalten, die ein Differenzsignal in der Gesamtsteuerschleife
mit Null vergleicht und dadurch als ein Ein-Bit-Analog-Digital-Wandler
wirksam ist, kaskadenge schaltet mit einem nachfolgenden Annäherungs-Digital-Analog-Wandler,
der in aufeinander folgenden Schritten einen Offset-Korrekturwert
der Gesamtsteuerschleife bestimmt, so dass der Wert des Differenzsignals
im Wesentlichen Null ist.
-
In
einer Ausführungsform
eines Zero-IF-Empfängers
nach der vorliegenden Erfindung umfasst die Strecke einen ersten
Pufferverstärker zum
Isolieren der zweiten DC-Offset-Korrekturschaltung
gegenüber
der ersten Klemmschaltung. Dadurch ist die erste Klemmschaltung
auf effektive Weise gegenüber
der zweiten DC-Offsetkorrekturschaltung isoliert, so dass eine bessere
Leistung erreicht wird.
-
Bei
den Ausführungsformen,
bei denen durch die dynamischen Bereichsanforderungen die Filterfunktion
und die Verstärkungsfunktion über die Strecke
verteilt sind, wird die Klemmfunktionalität ebenfalls über die
Strecke verteilt.
-
Vorzugsweise
werden die Strecken auf eine sequentielle Weise DC-Offsetfrei gemacht,
wobei die zweite DC-Offset-Korrekturschaltung nach einer bestimmten
Einstellzeit der Empfängerschaltung
aktiviert werden kann und, nach einer vorbestimmten Einstellzeit
des Tiefpassfilters kann die erste DC-Korrekturschaltung aktiviert
werden.
-
Bei
dieser Ausführungsform
eines Zero-IF-Empfängers
nach der vorliegenden Erfindung ist ein zweites Tiefpassfilter des
wenigstens einen Tiefpassfilters mit einem Ausgang der ersten DC-Offset-Korrekturschaltung
gekoppelt, wobei das erste Tiefpassfilter eine niedrigere Selektivität hat als
das zweite Tiefpassfilter. Dadurch werden verschiedene dynamische
Anforderungen in der Strecke erfüllt.
An verschiedenen Stelle in der Strecke sind die Signalpegel verschieden
und dadurch die Linearitätsanforderungen.
Anfangs ist die Selektivität
niedrig und das Filter soll eine gute Linearität aufweisen. Das erste Filter
kann auf diese Weise ein einfaches aktives RC-Filter sein, wie ein
sog. "Sallen and
Key"-Filter, wie
dies in dem Handbuch "Active
and Passive Analog Filter Design",
Abschnitt 5.2, L. P. Huelsman, McGraw-Hill, Inc., 1993 beschrieben
ist. Weiter stromabwärts
in der Strecke, nach der Verstärkung,
sind die Signalpegel höher
und dadurch können
Filter mit einer höheren
Selektivität,
wie durchaus bekannte Gyratorfilter, verwendet werden.
-
Die
Vorspannungsschaltungen von relevanten Schaltungsanordnungen, wie
wenigstens die Verstärker
und die DC-Offset-Korrekturschaltungen werden abgeschaltet, wenn
der Empfänger
in die Energiesparmode geht.
-
Die
DC-Offset-Korrekturschaltungen können erschlaffungsfreie
Abtast-und-Halteschaltungen sein,
wie ein Analog-Digital-Wandler mit aufeinander folgender Annähe rung.
Zum Herausfiltern von Rauschanteilen an einem Ausgang eines Digital-Analog-Wandlers, der eine
Teil des Filters mit aufeinander folgender Annäherung ist, kann ein Tiefpassfilter zwischen
dem Ausgang des Digital-Analog-Wandlers und einem Subtrahiereingang
eines Subtrahierers in der DC-Offset-Korrekturschaltung vorgesehen
sein, wobei der Subtrahierer in der Strecke liegt und ein vorbestimmtes
DC-Offset-Korrektursignal von dem zu korrigierenden Streckensignal
subtrahiert.
-
Ausführungsbeispiele
der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden
Fall näher
beschrieben. Es zeigen:
-
1 eine
schematische Darstellung eines Zero-IF-Empfängers nach der vorliegenden
Erfindung,
-
2 eine
Darstellung einer DC-Offset-Korrekturschaltung nach der vorliegenden
Erfindung,
-
3 eine
Darstellung eines Zeitdiagramms zur Erläuterung der DC-Offset-Korrektur nach der vorliegenden
Erfindung,
-
4 eine
Darstellung von Sperrmitteln um zu vermeiden, dass ein Ausgangssignal
einer stromaufwärts
liegenden DC-Offset-Korrekturschaltung in der Strecke ein stromabwärts liegendes
Tiefpassfilter in der Strecke während
der DC-Offset-Korrektur anregt, und
-
5 eine
Darstellung einer Ausführungsform
der Sperrmittel.
-
In
den Figuren sind für
gleiche Elemente dieselben Bezugszeichen verwendet worden.
-
1 zeigt
schematisch einen Zero-IF-Empfänger 1 nach
der vorliegenden Erfindung mit einer örtlichen Frequenzerzeugungsanordnung 2,
die mit einem Paar quadratur-relatierter Mischer 3 und 4 zum
Heruntermischen eines empfangenen Signals rf gekoppelt ist, das
den Mischern 3 und 4 über einen rauscharmen Verstärker 5 zugeführt wird.
Ein von der örtlichen
Frequenzerzeugungsanordnung 2 erzeugtes Ortsoszillatorsignal
LO wird einem Eingang des Mischers 3 zugeführt, der
in einer phasengleichen Signalstrecke I vorgesehen ist und weiterhin
zu dem Mischer 4 über
einen 90° Phasenschieber 7.
Der Zero-IF-Empfänger 1 kann
auch ein Doppelkonversionsempfänger
mit einer weiteren (nicht detailliert dargestellten) IF-Stufe vor
den Mischern 3 und 4 sein zur ersten Umwandlung
des empfangenen Signals rf in eine relativ hohe Zwischenfrequenz.
Nach dem Heruntermischen des rf Signals oder der relativ hohen Zwischenfrequenz,
sind die Signale sog. Zero-IF- Signale.
Wenn der Empfänger 1 ein
Doppelkonversionsempfänger
ist, wird ein (nicht detailliert dargestellter) Halbierer verwendet
zum Bilden der Quadraturoszillatorsignale aus dem Ortsoszillatorsignal.
Die Strecke I umfasst eine Kaskadenschaltung aus einem Verstärker 8 hinter
dem Mischer, einer zweiten DC-Offset-Korrekturschaltung 9,
einem ersten Tiefpassfilter 10, einem ersten Verstärker 11,
einer ersten DC-Offset-Korrekturschaltung 12, einem zweiten Tiefpassfilter 13,
einem zweiten Verstärker 14,
einer dritten DC-Offset-Korrekturschaltung 15,
und einem Begrenzungsverstärker 16,
von dem ein Ausgang mit einem ersten Eingang 17 eines Demodulators 18 gekoppelt
ist, der ein FSK-Modulator sein kann zum Demodulieren von FSK-Signalen.
Derartige Demodulatoren sind durchaus bekannt. Auf gleiche Weise
umfasst die Strecke Q eine Kaskadenschaltung aus einem Verstärker 19 hinter
dem Mischer, einer DC-Offset-Korrekturschaltung 20, einem
Tiefpassfilter 21, einem Verstärker 22, einer DC-Offset-Korrekturschaltung 23,
einem Tiefpassfilter 24, einem Verstärker 25, einer DC-Offset-Korrekturschaltung 26,
und einem begrenzenden Verstärker 27,
von dem ein Ausgang mit einem zweiten Eingang 28 des Demodulators 18 gekoppelt
ist. In der Zeichnung bezeichnet ein * Fortsetzung der Strecke I
und zwei ** bezeichnen Fortsetzung der Strecke Q. Der Zero-IF-Empfänger 1 umfasst
weiterhin einen programmierten Mikrocontroller 29 zum Durchführen von Steuerfunktionen.
Ein derartiger Mikrocontroller enthält einen RAM- und einen ROM-Speicher
und analoge und digitale Schnittstellenschaltungen und ist leicht
auf dem Merkt erhältlich.
Der Zero-IF-Empfänger
kann ein Pager, ein schnurloses oder zellulares Telefon oder dergleichen
sein, oder er kann in anderen Anordnungen, wie einem PC, einem Fernseher, einer
Internet-Schnittstelle oder dergleichen einverleibt sein. In dem
gegebenen Beispiel ist der Zero-IF-Empfänger ein Pager, wobei ein derartiger
Pager weiterhin einen Verstärker 30 aufweist,
der mit dem Demodulator 18 und mit einer Sprachwiedergabeanordnung 31 gekoppelt
ist zum Liefern von Paging-Nachrichten in gesprochenem Format. Derartige
Paging-Nachrichten können
auch an einer Wiedergabeanordnung 32 wiedergegeben werden und/oder
sie können
mit Hilfe eines Decoders/Piepsers 33 zum Decodieren einer
bestimmten Nachricht und zum hörbar
Machen als eine vorbestimmte Tonfolge hörbar gemacht werden. Im Falle
eines sog. Zweiweg-Pagers umfasst der Pager auch Sendemittel 34,
die mit einer Sendeantenne 35 gekoppelt sind. An der Empfangsseite
ist der Zero-IF-Empfänger
mit einer Empfangsantenne 36 gekoppelt. Im Nachfolgenden
wird nur eine DC-Offset-Korrektur für die Strecke I beschrieben,
da die DC-Offset-Korrektur für die
Strecke Q die gleiche ist. Wegen der Tat sache, dass die DC-Offsets
in der Strecke I und in der Strecke Q unabhängig voneinander sind, können die DC-Offset-Korrekturen
in der Strecke I und Q gleichzeitig durchgeführt werden. Damit kann die
Einschaltzeit des Empfängers 1 reduziert
werden, so dass die Batteriespeisung noch weiter geschont wird.
-
2 zeigt
die zweite DC-Offset-Korrekturschaltung 9 nach der vorliegenden
Erfindung. Die anderen DC-Offset-Korrekturschaltungen 12, 15, 20, 23 und 26 haben
eine ähnliche
Konstruktion und eine ähnliche
Wirkung. Die zweite DC-Offset-Korrekturschaltung 9 umfasst
einen Subtrahierer 40 zum Subtrahieren eines bestimmten
DC-Korrektursignal DCO von einem nicht korrigierten Signal Informationssignal
in der Strecke I, zum Liefern eines DC-Offset-korrigierten Signals
CIS. Die zweite DC-Offset-Korrekturschaltung 9 umfasst
weiterhin eine Korrekturschleife mit einem Analog-Digital-Wandler von dem sog.
Aufeinander folgenden Annäherungstyp.
Ein derartiger Analog-Digital-Wandler
umfasst eine Kaskadenschaltung aus einem abtastenden Verstärker 41,
einem begrenzenden Verstärker 42,
einem aufeinander folgenden Annäherungsregister
oder SAR 43, und einem Digital-Analog-Wandler 44.
Zur Rauschfilterung eines Ausgangssignals des Digital-Analog-Wandlers 44 ist
ein Tiefpassfilter vorgesehen. Die Wirkungsweise des Analog-Digital-Wandlers
vom aufeinander folgenden Annäherungstyp
ist an sich bekannt. Eine detaillierte Beschreibung lässt sich
finden in dem Handbuch: "The
Art of Electronics",
Seite 416 und Seiten 420–423,
Horowitz und Hill, Cambridge United Press, 1980. Ein derartiger Analog-Digital-Wandler
arbeitet wie eine Abtast-und-Halteschaltung. Weiterhin kann mit
einem derartigen Analog-Digital-Wandlertyp DC-Offset-Korrektur innerhalb
einer relativ geringen Anzahl Taktzyklen erhalten werden und die
Komplexität
ist relativ gering, was vorteilhaft ist. Die DC-Offset-Korrektur wird
mit Vorteil in einer Anzahl grober Umwandlungszyklen und in einer
Anzahl feiner Umwandlungszyklen durchgeführt. Die DC-Offset-Korrekturschaltung 9 umfasst
weiterhin ein UND-Gatter 46, von dem ein Ausgang mit einer
Steuerleitung 47 des aufeinander folgenden Annäherungsregisters 43 gekoppelt
ist und wobei den betreffenden Eingängen desselben ein Taktsignal
cl und ein DC-Offset-Steuersignal octl1 zugeführt wird, wobei diese Signale
con dem programmierten Mikrocontroller 29 geliefert werden. Weiterhin
ist ein Freigabesteuersignal ena zum Einschalten oder Abschalten
mehrerer Schaltungsanordnungen dargestellt, wenn der Empfänger 1 sich
in der Empfangsmode bzw. in der Schlafmode befindet. Das Steuersignal
octl1 aktiviert die DC-Vorspannung des SAR 43, der Verstärker 41 und 42 und
eines Pufferver stärkers 48 und
einer Klemmschaltung 49, wobei der Pufferverstärker 48 vorgesehen
ist zum Isolieren der DC-Offset-Korrekturschaltung gegenüber dem
Tiefpassfilter 10 um Anregung desselben während der
DC-Offset-Korrektur zu vermeiden und wobei die Klemmschaltung 49 vorgesehen
ist zum Liefern einer definierten Bezugsspannung zu dem Tiefpassfilter 10 währen der
DC-Offset-Korrektur. Während
der DC-Offset-Korrektur betreibt das Taktsignal cl den SAR 43.
Die minimale Anzahl erforderlicher Taktzyklen entspricht der Anzahl
Bits des Digital-Analog-Wandlers 44. Bei Beendigung der
DC-Offset-Korrektur enthält
der SAR 43 eine digitale Version des Signals DCO, das von
dem Streckensignal Informationssignal subtrahiert werden soll. Danach
gehen die Verstärker 41 und 42 in
die "Ruhe"-Mode, die Klemmschaltung 49 wird
freigegeben und der Pufferverstärker 48 wird
aktiviert. Detailliert ist die Wirkungsweise wie folgt, wobei der
Einfachheit halber vorausgesetzt ist, dass der ADC ein aufeinander
folgender Annäherungs-ADC
ist. Die DC-Offset-Korrektur
startet mit einem Voreinstellimpuls, der das MSB ("Most Significant
Bit = signifikanteste Bit) in dem ersten Taktzyklus auf einen hohen
Bitwert setzt. In einem zweiten Taktzyklus wird ein erstes MSB hoch gesetzt
und wird hoch bleiben oder bekommt einen niedrigen Bitwert, je nach
dem Vorzeichen des Ausgangssignals des Subtrahierers 40.
In einem dritten Taktzyklus wird ein zweites MSB hoch gesetzt und das
erste MSB wird hoch bleiben oder wird einen niedrigen Bitwert erhalten,
je nach dem Vorzeichen des Ausgangssignal des Substrahierers 40.
Der DC-Offset-Korrekturprozess wird beendet nach dem Einstellen
des LSB ("Least
Significant Bit" des
am wenigsten signifikanten Bits). In einer praktischen Schaltungsanordnung
ist die Anzahl Bits größer als die
3 Bits, die in dem vereinfachten Beispiel gegeben sind. Typischerweise
wird eine 9 Bit ADC/DAC-Kombination befriedigende Ergebnisse liefern.
Das Filter 45 kann adaptiv gemacht werden, so dass während der
Beantragung des DC-Offsets die Bandbreite im Wesentlichen höher ist
als sonst. Dadurch werden ausreichend niedrige Verbleibsfehler erreicht.
Wenn das Tiefpassfilter 13 ebenfalls in der Strecke I vorhanden
ist, werden eine ähnliche
Klemmschaltung und ein Pufferverstärker (nicht detailliert dargestellt) mit
dem Eingang des Tiefpassfilters in der Strecke I gekoppelt.
-
3 zeigt
ein Zeitdiagramm zur Erläuterung
des DC-Offset-Korrektur nach der vorliegenden Erfindung als eine
Funktion der Zeit t. Dargestellt sind die Steuersignale ena, octl
zum Freigeben des Empfängers 1 und
zum Aktivieren der DC-Offsetbestimmung in der DC-Korrekturschaltung 9.
In der Stromabwärtsrichtung
der Strecke I wird eine betreffende DC-Offset-Korrektur durchgeführt, und
zwar dadurch, dass die zweite DC-Offset-Schaltungsanordnung 9,
die erste DC-Offset-Korrekturschaltung 12 und die dritte
DC-Offset-Korrekturschaltung 15 sequentiell aktiviert werden.
Dazu aktivieren weitere DC-Offset-Steuersignale octl2 und octl3
die erste bzw. dritte DC-Offset-Korrekturschaltung. Nach der Einschaltung
des Empfängers 1 wird
die erste DC-Offset-Korrektur in der Strecke I nach einer vorbestimmten
Verweilzeit Ts_1 des Empfängers 1 durchgeführt. Nach
der ersten DC-Offset-Korrektur wird die zweite DC-Offset-Korrektur
nach einer vorbestimmten Verweilzeit Ts_10 des ersten Tiefpassfilters 10 durchgeführt, und
nach der zweiten DC-Offset-Korrektur wird die dritte DC-Offset-Korrektur
nach einer vorbestimmten Verweilzeit Ts_13 des Tiefpassfilters 13 durchgeführt.
-
4 zeigt
Sperrmittel um zu vermeiden, dass ein Ausgangssignal einer stromaufwärts liegenden
DC-Offset-Korrekturschaltung in der Strecke ein stromabwärts liegendes
Tiefpassfilter in der Strecke während
der DC-Offset-Korrektur anregt. Die Sperrmittel sind im Grunde Schalter,
die mit Hilfe einer elektronischen Schaltungsanordnung implementiert werden
können.
Dargestellt ist eine Ausführungsform für Differentialsignale
und für
Gleichtaktsignale. Die Schalter können MOS-Durchführungsgatter
sein. In dem Schaltbild bildet ein durch Kontakte S1a und S1b gebildeter
Schalter die Puffermittel 48 zum Isolieren des Filters 10 gegenüber der
DC-Offset-Korrekturschaltung 9 während der DC-Offset-Korrektur, und
ein durch die Kontakte S2a und S2b gebildeter Schalter bildet die
Klemmschaltung 49. Beim Klemmen wird dem Filter 10 eine
Bezugsspannung Uref zugeführt, die
einer Gleichtakt-Eingangsspannung entspricht.
-
5 zeigt
eine Ausführungsform
der Sperrmittel in dem Pufferverstärker 48 und der Klemmschaltung 49.
Der Pufferverstärker 48 besteht
aus einem degenerierten differenziellen Paar, gebildet durch Transistoren
Q1 und Q2. Die Klemmschaltung 49 wird durch Transistoren
Q3 und Q4 gebildet. Den Klemmen J1 und J2 wird ein Puffer-Eingangssignal U1
zugeführt
und zwischen den Klemmen J3 und J4 wird ein Puffer-Ausgangssignal
U2 verfügbar.
Während
der DC-Offset-Korrektur wird eine durch einen Transistor Q5 gebildete
Stromquelle aktiviert und nach Beendigung der DC-Offset-Korrektur
wird ein Transistor Q6 aktiviert. Dazu werden den Transistoren Q5
und Q6 zusätzliche
Steuersignal sns und nicht-sns zugeführt. Weiterhin ist in 5 eine
Speiseschiene Vcc und eine Erdungsschiene
GND sowie Widerstände 60, 61, 62, 63 und 64 dargestellt,
von denen im Hinblick auf die oben stehende Beschreibung dem Fachmann
die Funktionen und Bedeutung einleuchten dürfte.
-
Während die
Prinzipien der vorliegenden Erfindung im Zusammenhang mit einem
bestimmten Empfänger
beschrieben worden sind, dürfte
es einleuchten, dass die Beschreibung nur als Beispiel gegeben worden
ist und nicht den Rahmen der vorliegenden Erfindung begrenzend gemeint
ist. Auf gleiche Weise dürfte
es, obschon die vorliegende Erfindung in Bezug auf eine optimale
Ausführungsform dargestellt
und beschrieben worden ist, einem Fachmann einleuchten, dass die
oben stehende und mehrere andere Änderungen, Unterlassungen und
Hinzufügungen
in der Form und in Einzelheiten davon im Rahmen der vorliegenden
Erfindung, wie beansprucht, durchgeführt werden können.