DE69731879T2 - Direktkonversionsempfänger - Google Patents

Direktkonversionsempfänger Download PDF

Info

Publication number
DE69731879T2
DE69731879T2 DE69731879T DE69731879T DE69731879T2 DE 69731879 T2 DE69731879 T2 DE 69731879T2 DE 69731879 T DE69731879 T DE 69731879T DE 69731879 T DE69731879 T DE 69731879T DE 69731879 T2 DE69731879 T2 DE 69731879T2
Authority
DE
Germany
Prior art keywords
receiver
offset correction
zero
pass filter
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69731879T
Other languages
English (en)
Other versions
DE69731879D1 (de
Inventor
Adrianus Van Bezooijen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69731879D1 publication Critical patent/DE69731879D1/de
Application granted granted Critical
Publication of DE69731879T2 publication Critical patent/DE69731879T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008Compensating DC offsets
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0084Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Analogue/Digital Conversion (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf einen Zero-IF-Empfänger mit einer örtlichen Frequenzerzeugungsanordnung, die mit einem Paar quadratur-relatierter Mischer zum Heruntermischen eines empfangenen Signals zu einem Paar quadratur-relatierter Signale gekoppelt ist, die in einer phasengleichen und in einer Quadratur-Signalstrecke demoduliert werden sollen, wobei jede Strecke eine Kaskadenschaltung aus wenigstens einem Tiefpassfilter und wenigstens zwei Verstärkern, einer ersten DC-Offset-Korrekturschaltung zwischen den Verstärkern und wenigstens einer zweiten DC-Offset-Korrekturschaltung aufweist.
  • Eine derartiger Zero-IF-Empfänger, der ein Direktkonversionsempfänger, ein Doppelkonversionsempfänger, oder jeder beliebige andere geeignete Zero-IF-Empfänger sein kann, kann ein digitaler Funkrufempfänger sein, der ein FSK ("Frequency Shift Keying") oder ein PSK ("Phase Shift Keying") Modulationssystem anwendet, aber auch ein schnurloser oder zellularer Empfänger, oder dergleichen.
  • Ein Empfänger der oben genannten Art ist aus dem US Patent US-A-5 5212 826 bekannt, wobei ein Quadratur-Empfänger beschrieben wird, der eine phasengleiche und eine Quadratur-Signalstrecke hat. Jede der Quadratur-Signalstrecken umfasst eine Kaskadenschaltung aus zwei DC-Offset-Korrekturschaltungen, die sequentiell betrieben werden. Eine Zero-IF-Empfänger kann ein Teil eines Nachrichten-Pagers sein. Derartige Pager sind Schmalband-Empfänger mit einer hohen Verstärkung in den phasengleichen und Quadratur-Signalstrecken. Mit den neuen Pager-Protokollen wie APOC, FLEX und ERMES können sehr lange Nachrichten gesendet werden. Bei Empfang des Signals soll der DC-Trift ausreichend gering sein (typischerweise < 3 iV an dem Ausgang des Mischers). Sonst werden Nullübergänge in dem phasengleichen oder I-Signal und in dem Quadratur- oder Q-Signal verloren gehen. Weiterhin kann bei Empfang relativ langer Nachrichten eine DC-Offset-Korrektur nur bei Empfang eines Synchronisationswortes durchgeführt werden (etwa einmal in der Sekunde), ohne dass nützliche Information verloren geht, d. h. ein Teil einer zu empfangenen Nachricht. Für solche Empfänger funktioniert die bekannte DC-Offset-Korrektur nicht befriedigend. Weiterhin arbeiten Pager normalerweise in einer Empfangsmode zum Empfangen von Nachrichten und in einer Schlafmode, in der der Hauptteil der Empfangsschaltung abgeschaltet ist. Zum Schonen der Batterie des Pagers soll die Periode, worin der Pager sich in der Empfangsmode befindet, möglichst kurz sein.
  • Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung, eine genaue DC-Offset-Korrektur in einer Zero-IF-Signalstrecke mit hoher Verstärkung eines Zero-IF-Empfängers zu schaffen. Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Zero-IF-Empfänger mit einem optimalen Schlafmode/Empfangsmode-Verhältnis zu schaffen.
  • Dazu weist der Zero-IF-Empfänger nach der vorliegenden Erfindung das Kennzeichen auf, dass die Strecke Sperrmittel aufweist um zu vermeiden, dass ein Ausgangssignal einer DC-Offset-Korrekturschaltung in der Stromaufwärtsrichtung in der Strecke ein Tiefpassfilter in der Stromabwärtsrichtung in der Strecke während der DC-Offset-Korrektur anregt. Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass ohne die Sperrmittel Filter in der Stromabwärtsrichtung in der Strecke ein Rufsignal verursachen würden, und zwar durch Anregung, verursacht durch eine DC-Offset-Korrekturschaltung in der Stromaufwärtsrichtung in der Strecke. Es würde relativ lange Dauern, bevor die Amplitude des Rufsignals klein genug ist um eine DC-Offset-Korrekturschaltung in der Stromabwärtsrichtung in der Strecke zu starten. Die Sperrmittel erreichen, dass das Tiefpassfilter nicht von der DC-Offset-Korrekturschaltung in der Stromaufwärtsrichtung angeregt wird. Dadurch ist die Einschaltzeit des Empfängers wesentlich kürzer, so dass die Batterie geschont wird. Die Sperrmittel können eine erste Klemmschaltung sein, die mit einem Eingang des ersten Tiefpassfilters gekoppelt ist.
  • Die veröffentlichte Europäische Patentanmeldung EP 0 594 894 A1 beschreibt eine DC-Offset-Korrektur in einem Zero-IF-TDMA-Empfänger oder einem sog. Zero-IF-Empfänger. Das empfangene Signal wird durch Mischung mit einem Ortsoszillator in einem Quadraturmischer heruntergemischt. Ein DC-Offset in dem herunter gemischten Signal wird durch Basisbandverarbeitung kompensiert. Zur DC-Offset-Korrektur ist eine Steuerschleife in der phasengleichen Strecke sowie in der Quadratursignalstrecke vorgesehen. Nebst einer Gesamtkorrekturschleiche, in der DC-Offset über viele Zeitschlitze korrigiert wird, umfasst der Empfänger eine innere Steuerschleife zur Offset-Korrektur eines innerhalb eines Zeitschlitzes empfangenen Signals. Diese zusätzliche Steuerschleife kann eine Vergleichsstufe enthalten, die ein Differenzsignal in der Gesamtsteuerschleife mit Null vergleicht und dadurch als ein Ein-Bit-Analog-Digital-Wandler wirksam ist, kaskadenge schaltet mit einem nachfolgenden Annäherungs-Digital-Analog-Wandler, der in aufeinander folgenden Schritten einen Offset-Korrekturwert der Gesamtsteuerschleife bestimmt, so dass der Wert des Differenzsignals im Wesentlichen Null ist.
  • In einer Ausführungsform eines Zero-IF-Empfängers nach der vorliegenden Erfindung umfasst die Strecke einen ersten Pufferverstärker zum Isolieren der zweiten DC-Offset-Korrekturschaltung gegenüber der ersten Klemmschaltung. Dadurch ist die erste Klemmschaltung auf effektive Weise gegenüber der zweiten DC-Offsetkorrekturschaltung isoliert, so dass eine bessere Leistung erreicht wird.
  • Bei den Ausführungsformen, bei denen durch die dynamischen Bereichsanforderungen die Filterfunktion und die Verstärkungsfunktion über die Strecke verteilt sind, wird die Klemmfunktionalität ebenfalls über die Strecke verteilt.
  • Vorzugsweise werden die Strecken auf eine sequentielle Weise DC-Offsetfrei gemacht, wobei die zweite DC-Offset-Korrekturschaltung nach einer bestimmten Einstellzeit der Empfängerschaltung aktiviert werden kann und, nach einer vorbestimmten Einstellzeit des Tiefpassfilters kann die erste DC-Korrekturschaltung aktiviert werden.
  • Bei dieser Ausführungsform eines Zero-IF-Empfängers nach der vorliegenden Erfindung ist ein zweites Tiefpassfilter des wenigstens einen Tiefpassfilters mit einem Ausgang der ersten DC-Offset-Korrekturschaltung gekoppelt, wobei das erste Tiefpassfilter eine niedrigere Selektivität hat als das zweite Tiefpassfilter. Dadurch werden verschiedene dynamische Anforderungen in der Strecke erfüllt. An verschiedenen Stelle in der Strecke sind die Signalpegel verschieden und dadurch die Linearitätsanforderungen. Anfangs ist die Selektivität niedrig und das Filter soll eine gute Linearität aufweisen. Das erste Filter kann auf diese Weise ein einfaches aktives RC-Filter sein, wie ein sog. "Sallen and Key"-Filter, wie dies in dem Handbuch "Active and Passive Analog Filter Design", Abschnitt 5.2, L. P. Huelsman, McGraw-Hill, Inc., 1993 beschrieben ist. Weiter stromabwärts in der Strecke, nach der Verstärkung, sind die Signalpegel höher und dadurch können Filter mit einer höheren Selektivität, wie durchaus bekannte Gyratorfilter, verwendet werden.
  • Die Vorspannungsschaltungen von relevanten Schaltungsanordnungen, wie wenigstens die Verstärker und die DC-Offset-Korrekturschaltungen werden abgeschaltet, wenn der Empfänger in die Energiesparmode geht.
  • Die DC-Offset-Korrekturschaltungen können erschlaffungsfreie Abtast-und-Halteschaltungen sein, wie ein Analog-Digital-Wandler mit aufeinander folgender Annähe rung. Zum Herausfiltern von Rauschanteilen an einem Ausgang eines Digital-Analog-Wandlers, der eine Teil des Filters mit aufeinander folgender Annäherung ist, kann ein Tiefpassfilter zwischen dem Ausgang des Digital-Analog-Wandlers und einem Subtrahiereingang eines Subtrahierers in der DC-Offset-Korrekturschaltung vorgesehen sein, wobei der Subtrahierer in der Strecke liegt und ein vorbestimmtes DC-Offset-Korrektursignal von dem zu korrigierenden Streckensignal subtrahiert.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
  • 1 eine schematische Darstellung eines Zero-IF-Empfängers nach der vorliegenden Erfindung,
  • 2 eine Darstellung einer DC-Offset-Korrekturschaltung nach der vorliegenden Erfindung,
  • 3 eine Darstellung eines Zeitdiagramms zur Erläuterung der DC-Offset-Korrektur nach der vorliegenden Erfindung,
  • 4 eine Darstellung von Sperrmitteln um zu vermeiden, dass ein Ausgangssignal einer stromaufwärts liegenden DC-Offset-Korrekturschaltung in der Strecke ein stromabwärts liegendes Tiefpassfilter in der Strecke während der DC-Offset-Korrektur anregt, und
  • 5 eine Darstellung einer Ausführungsform der Sperrmittel.
  • In den Figuren sind für gleiche Elemente dieselben Bezugszeichen verwendet worden.
  • 1 zeigt schematisch einen Zero-IF-Empfänger 1 nach der vorliegenden Erfindung mit einer örtlichen Frequenzerzeugungsanordnung 2, die mit einem Paar quadratur-relatierter Mischer 3 und 4 zum Heruntermischen eines empfangenen Signals rf gekoppelt ist, das den Mischern 3 und 4 über einen rauscharmen Verstärker 5 zugeführt wird. Ein von der örtlichen Frequenzerzeugungsanordnung 2 erzeugtes Ortsoszillatorsignal LO wird einem Eingang des Mischers 3 zugeführt, der in einer phasengleichen Signalstrecke I vorgesehen ist und weiterhin zu dem Mischer 4 über einen 90° Phasenschieber 7. Der Zero-IF-Empfänger 1 kann auch ein Doppelkonversionsempfänger mit einer weiteren (nicht detailliert dargestellten) IF-Stufe vor den Mischern 3 und 4 sein zur ersten Umwandlung des empfangenen Signals rf in eine relativ hohe Zwischenfrequenz. Nach dem Heruntermischen des rf Signals oder der relativ hohen Zwischenfrequenz, sind die Signale sog. Zero-IF- Signale. Wenn der Empfänger 1 ein Doppelkonversionsempfänger ist, wird ein (nicht detailliert dargestellter) Halbierer verwendet zum Bilden der Quadraturoszillatorsignale aus dem Ortsoszillatorsignal. Die Strecke I umfasst eine Kaskadenschaltung aus einem Verstärker 8 hinter dem Mischer, einer zweiten DC-Offset-Korrekturschaltung 9, einem ersten Tiefpassfilter 10, einem ersten Verstärker 11, einer ersten DC-Offset-Korrekturschaltung 12, einem zweiten Tiefpassfilter 13, einem zweiten Verstärker 14, einer dritten DC-Offset-Korrekturschaltung 15, und einem Begrenzungsverstärker 16, von dem ein Ausgang mit einem ersten Eingang 17 eines Demodulators 18 gekoppelt ist, der ein FSK-Modulator sein kann zum Demodulieren von FSK-Signalen. Derartige Demodulatoren sind durchaus bekannt. Auf gleiche Weise umfasst die Strecke Q eine Kaskadenschaltung aus einem Verstärker 19 hinter dem Mischer, einer DC-Offset-Korrekturschaltung 20, einem Tiefpassfilter 21, einem Verstärker 22, einer DC-Offset-Korrekturschaltung 23, einem Tiefpassfilter 24, einem Verstärker 25, einer DC-Offset-Korrekturschaltung 26, und einem begrenzenden Verstärker 27, von dem ein Ausgang mit einem zweiten Eingang 28 des Demodulators 18 gekoppelt ist. In der Zeichnung bezeichnet ein * Fortsetzung der Strecke I und zwei ** bezeichnen Fortsetzung der Strecke Q. Der Zero-IF-Empfänger 1 umfasst weiterhin einen programmierten Mikrocontroller 29 zum Durchführen von Steuerfunktionen. Ein derartiger Mikrocontroller enthält einen RAM- und einen ROM-Speicher und analoge und digitale Schnittstellenschaltungen und ist leicht auf dem Merkt erhältlich. Der Zero-IF-Empfänger kann ein Pager, ein schnurloses oder zellulares Telefon oder dergleichen sein, oder er kann in anderen Anordnungen, wie einem PC, einem Fernseher, einer Internet-Schnittstelle oder dergleichen einverleibt sein. In dem gegebenen Beispiel ist der Zero-IF-Empfänger ein Pager, wobei ein derartiger Pager weiterhin einen Verstärker 30 aufweist, der mit dem Demodulator 18 und mit einer Sprachwiedergabeanordnung 31 gekoppelt ist zum Liefern von Paging-Nachrichten in gesprochenem Format. Derartige Paging-Nachrichten können auch an einer Wiedergabeanordnung 32 wiedergegeben werden und/oder sie können mit Hilfe eines Decoders/Piepsers 33 zum Decodieren einer bestimmten Nachricht und zum hörbar Machen als eine vorbestimmte Tonfolge hörbar gemacht werden. Im Falle eines sog. Zweiweg-Pagers umfasst der Pager auch Sendemittel 34, die mit einer Sendeantenne 35 gekoppelt sind. An der Empfangsseite ist der Zero-IF-Empfänger mit einer Empfangsantenne 36 gekoppelt. Im Nachfolgenden wird nur eine DC-Offset-Korrektur für die Strecke I beschrieben, da die DC-Offset-Korrektur für die Strecke Q die gleiche ist. Wegen der Tat sache, dass die DC-Offsets in der Strecke I und in der Strecke Q unabhängig voneinander sind, können die DC-Offset-Korrekturen in der Strecke I und Q gleichzeitig durchgeführt werden. Damit kann die Einschaltzeit des Empfängers 1 reduziert werden, so dass die Batteriespeisung noch weiter geschont wird.
  • 2 zeigt die zweite DC-Offset-Korrekturschaltung 9 nach der vorliegenden Erfindung. Die anderen DC-Offset-Korrekturschaltungen 12, 15, 20, 23 und 26 haben eine ähnliche Konstruktion und eine ähnliche Wirkung. Die zweite DC-Offset-Korrekturschaltung 9 umfasst einen Subtrahierer 40 zum Subtrahieren eines bestimmten DC-Korrektursignal DCO von einem nicht korrigierten Signal Informationssignal in der Strecke I, zum Liefern eines DC-Offset-korrigierten Signals CIS. Die zweite DC-Offset-Korrekturschaltung 9 umfasst weiterhin eine Korrekturschleife mit einem Analog-Digital-Wandler von dem sog. Aufeinander folgenden Annäherungstyp. Ein derartiger Analog-Digital-Wandler umfasst eine Kaskadenschaltung aus einem abtastenden Verstärker 41, einem begrenzenden Verstärker 42, einem aufeinander folgenden Annäherungsregister oder SAR 43, und einem Digital-Analog-Wandler 44. Zur Rauschfilterung eines Ausgangssignals des Digital-Analog-Wandlers 44 ist ein Tiefpassfilter vorgesehen. Die Wirkungsweise des Analog-Digital-Wandlers vom aufeinander folgenden Annäherungstyp ist an sich bekannt. Eine detaillierte Beschreibung lässt sich finden in dem Handbuch: "The Art of Electronics", Seite 416 und Seiten 420–423, Horowitz und Hill, Cambridge United Press, 1980. Ein derartiger Analog-Digital-Wandler arbeitet wie eine Abtast-und-Halteschaltung. Weiterhin kann mit einem derartigen Analog-Digital-Wandlertyp DC-Offset-Korrektur innerhalb einer relativ geringen Anzahl Taktzyklen erhalten werden und die Komplexität ist relativ gering, was vorteilhaft ist. Die DC-Offset-Korrektur wird mit Vorteil in einer Anzahl grober Umwandlungszyklen und in einer Anzahl feiner Umwandlungszyklen durchgeführt. Die DC-Offset-Korrekturschaltung 9 umfasst weiterhin ein UND-Gatter 46, von dem ein Ausgang mit einer Steuerleitung 47 des aufeinander folgenden Annäherungsregisters 43 gekoppelt ist und wobei den betreffenden Eingängen desselben ein Taktsignal cl und ein DC-Offset-Steuersignal octl1 zugeführt wird, wobei diese Signale con dem programmierten Mikrocontroller 29 geliefert werden. Weiterhin ist ein Freigabesteuersignal ena zum Einschalten oder Abschalten mehrerer Schaltungsanordnungen dargestellt, wenn der Empfänger 1 sich in der Empfangsmode bzw. in der Schlafmode befindet. Das Steuersignal octl1 aktiviert die DC-Vorspannung des SAR 43, der Verstärker 41 und 42 und eines Pufferver stärkers 48 und einer Klemmschaltung 49, wobei der Pufferverstärker 48 vorgesehen ist zum Isolieren der DC-Offset-Korrekturschaltung gegenüber dem Tiefpassfilter 10 um Anregung desselben während der DC-Offset-Korrektur zu vermeiden und wobei die Klemmschaltung 49 vorgesehen ist zum Liefern einer definierten Bezugsspannung zu dem Tiefpassfilter 10 währen der DC-Offset-Korrektur. Während der DC-Offset-Korrektur betreibt das Taktsignal cl den SAR 43. Die minimale Anzahl erforderlicher Taktzyklen entspricht der Anzahl Bits des Digital-Analog-Wandlers 44. Bei Beendigung der DC-Offset-Korrektur enthält der SAR 43 eine digitale Version des Signals DCO, das von dem Streckensignal Informationssignal subtrahiert werden soll. Danach gehen die Verstärker 41 und 42 in die "Ruhe"-Mode, die Klemmschaltung 49 wird freigegeben und der Pufferverstärker 48 wird aktiviert. Detailliert ist die Wirkungsweise wie folgt, wobei der Einfachheit halber vorausgesetzt ist, dass der ADC ein aufeinander folgender Annäherungs-ADC ist. Die DC-Offset-Korrektur startet mit einem Voreinstellimpuls, der das MSB ("Most Significant Bit = signifikanteste Bit) in dem ersten Taktzyklus auf einen hohen Bitwert setzt. In einem zweiten Taktzyklus wird ein erstes MSB hoch gesetzt und wird hoch bleiben oder bekommt einen niedrigen Bitwert, je nach dem Vorzeichen des Ausgangssignals des Subtrahierers 40. In einem dritten Taktzyklus wird ein zweites MSB hoch gesetzt und das erste MSB wird hoch bleiben oder wird einen niedrigen Bitwert erhalten, je nach dem Vorzeichen des Ausgangssignal des Substrahierers 40. Der DC-Offset-Korrekturprozess wird beendet nach dem Einstellen des LSB ("Least Significant Bit" des am wenigsten signifikanten Bits). In einer praktischen Schaltungsanordnung ist die Anzahl Bits größer als die 3 Bits, die in dem vereinfachten Beispiel gegeben sind. Typischerweise wird eine 9 Bit ADC/DAC-Kombination befriedigende Ergebnisse liefern. Das Filter 45 kann adaptiv gemacht werden, so dass während der Beantragung des DC-Offsets die Bandbreite im Wesentlichen höher ist als sonst. Dadurch werden ausreichend niedrige Verbleibsfehler erreicht. Wenn das Tiefpassfilter 13 ebenfalls in der Strecke I vorhanden ist, werden eine ähnliche Klemmschaltung und ein Pufferverstärker (nicht detailliert dargestellt) mit dem Eingang des Tiefpassfilters in der Strecke I gekoppelt.
  • 3 zeigt ein Zeitdiagramm zur Erläuterung des DC-Offset-Korrektur nach der vorliegenden Erfindung als eine Funktion der Zeit t. Dargestellt sind die Steuersignale ena, octl zum Freigeben des Empfängers 1 und zum Aktivieren der DC-Offsetbestimmung in der DC-Korrekturschaltung 9. In der Stromabwärtsrichtung der Strecke I wird eine betreffende DC-Offset-Korrektur durchgeführt, und zwar dadurch, dass die zweite DC-Offset-Schaltungsanordnung 9, die erste DC-Offset-Korrekturschaltung 12 und die dritte DC-Offset-Korrekturschaltung 15 sequentiell aktiviert werden. Dazu aktivieren weitere DC-Offset-Steuersignale octl2 und octl3 die erste bzw. dritte DC-Offset-Korrekturschaltung. Nach der Einschaltung des Empfängers 1 wird die erste DC-Offset-Korrektur in der Strecke I nach einer vorbestimmten Verweilzeit Ts_1 des Empfängers 1 durchgeführt. Nach der ersten DC-Offset-Korrektur wird die zweite DC-Offset-Korrektur nach einer vorbestimmten Verweilzeit Ts_10 des ersten Tiefpassfilters 10 durchgeführt, und nach der zweiten DC-Offset-Korrektur wird die dritte DC-Offset-Korrektur nach einer vorbestimmten Verweilzeit Ts_13 des Tiefpassfilters 13 durchgeführt.
  • 4 zeigt Sperrmittel um zu vermeiden, dass ein Ausgangssignal einer stromaufwärts liegenden DC-Offset-Korrekturschaltung in der Strecke ein stromabwärts liegendes Tiefpassfilter in der Strecke während der DC-Offset-Korrektur anregt. Die Sperrmittel sind im Grunde Schalter, die mit Hilfe einer elektronischen Schaltungsanordnung implementiert werden können. Dargestellt ist eine Ausführungsform für Differentialsignale und für Gleichtaktsignale. Die Schalter können MOS-Durchführungsgatter sein. In dem Schaltbild bildet ein durch Kontakte S1a und S1b gebildeter Schalter die Puffermittel 48 zum Isolieren des Filters 10 gegenüber der DC-Offset-Korrekturschaltung 9 während der DC-Offset-Korrektur, und ein durch die Kontakte S2a und S2b gebildeter Schalter bildet die Klemmschaltung 49. Beim Klemmen wird dem Filter 10 eine Bezugsspannung Uref zugeführt, die einer Gleichtakt-Eingangsspannung entspricht.
  • 5 zeigt eine Ausführungsform der Sperrmittel in dem Pufferverstärker 48 und der Klemmschaltung 49. Der Pufferverstärker 48 besteht aus einem degenerierten differenziellen Paar, gebildet durch Transistoren Q1 und Q2. Die Klemmschaltung 49 wird durch Transistoren Q3 und Q4 gebildet. Den Klemmen J1 und J2 wird ein Puffer-Eingangssignal U1 zugeführt und zwischen den Klemmen J3 und J4 wird ein Puffer-Ausgangssignal U2 verfügbar. Während der DC-Offset-Korrektur wird eine durch einen Transistor Q5 gebildete Stromquelle aktiviert und nach Beendigung der DC-Offset-Korrektur wird ein Transistor Q6 aktiviert. Dazu werden den Transistoren Q5 und Q6 zusätzliche Steuersignal sns und nicht-sns zugeführt. Weiterhin ist in 5 eine Speiseschiene Vcc und eine Erdungsschiene GND sowie Widerstände 60, 61, 62, 63 und 64 dargestellt, von denen im Hinblick auf die oben stehende Beschreibung dem Fachmann die Funktionen und Bedeutung einleuchten dürfte.
  • Während die Prinzipien der vorliegenden Erfindung im Zusammenhang mit einem bestimmten Empfänger beschrieben worden sind, dürfte es einleuchten, dass die Beschreibung nur als Beispiel gegeben worden ist und nicht den Rahmen der vorliegenden Erfindung begrenzend gemeint ist. Auf gleiche Weise dürfte es, obschon die vorliegende Erfindung in Bezug auf eine optimale Ausführungsform dargestellt und beschrieben worden ist, einem Fachmann einleuchten, dass die oben stehende und mehrere andere Änderungen, Unterlassungen und Hinzufügungen in der Form und in Einzelheiten davon im Rahmen der vorliegenden Erfindung, wie beansprucht, durchgeführt werden können.

Claims (13)

  1. Zero-IF-Empfänger (1) mit einer örtlichen Frequenzerzeugungsanordnung (2), die mit einem Paar quadratur-relatierter Mischer (3, 4) zum Heruntermischen eines empfangenen Signals zu einem Paar quadratur-relatierter Signale gekoppelt ist, die in einer phasengleichen (I) und in einer Quadratur-Signalstrecke (Q) demoduliert werden sollen, wobei jede Strecke eine Kaskadenschaltung aus wenigstens einem Tiefpassfilter (10, 13, 21, 24) und wenigstens zwei Verstärkern (8, 11, 14, 19, 22, 25), einer ersten DC-Offset-Korrekturschaltung (12, 23) zwischen den Verstärkern (11, 14, 22, 25) und wenigstens einer zweiten DC-Offset-Korrekturschaltung (9, 20) aufweist, dadurch gekennzeichnet, dass jede Strecke Sperrmittel aufweist um zu vermeiden, dass ein Ausgangssignal der DC-Offset-Korrekturschaltung (9, 20) in der Stromaufwärtsrichtung in der Strecke ein Tiefpassfilter (10, 13, 21, 24) in der Stromabwärtsrichtung in der Strecke während der DC-Offset-Korrektur anregt.
  2. Zero-IF-Empfänger (1) nach Anspruch 1, wobei die Sperrmittel wenigstens eine erste Klemmschaltung (49) aufweisen, die mit einem Eingang des ersten Tiefpassfilters (10, 21) gekoppelt ist.
  3. Zero-IF-Empfänger (1) nach Anspruch 2, wobei die Strecke einen ersten Pufferverstärker (48) aufweist zum Isolieren der zweiten DC-Offset-Korrekturschaltung (12, 23) gegenüber der ersten Klemmschaltung (49).
  4. Zero-IF-Empfänger (1) nach Anspruch 1, wobei die Sperrmittel eine zweite Klemmschaltung aufweisen, die mit einem Eingang des zweiten Tiefpassfilters (13, 24) gekoppelt ist.
  5. Zero-IF-Empfänger (1) nach Anspruch 4, wobei die Strecke einen zweiten Pufferverstärker aufweist zum Isolieren der ersten DC-Offset-Korrekturschaltung (12, 23) gegenüber der zweiten Klemmschaltung.
  6. Zero-IF-Empfänger (1) nach Anspruch 1, wobei der Empfänger (1) vorgesehen ist zum sequentiellen Aktivieren der DC-Offset-Korrekturschaltungen (9, 12, 15, 20, 23, 26).
  7. Zero-IF-Empfänger (1) nach Anspruch 6, wobei die zweite DC-Offset-Korrekturschaltung (9, 20) in der Kaskadenschaltung vor einem ersten Tiefpassfilter (10, 21) des wenigstens einen Tiefpassfilters vorgesehen ist.
  8. Zero-IF-Empfänger (1) nach Anspruch 7, wobei ein zweites Tiefpassfilter (13, 24) des wenigstens einen Tiefpassfilters mit einem Ausgang der ersten DC-Offset-Korrekturschaltung (12, 23) gekoppelt ist, wobei das erste Tiefpassfilter (10, 21) eine geringere Selektivität hat als das zweite Tiefpassfilter (13, 24).
  9. Zero-IF-Empfänger (1) nach einem der vorstehenden Ansprüche, wobei der Empfänger (1) vorgesehen ist zum Arbeiten in einer Stromsparbetriebsart, wobei wenigstens Vorströme wenigstens der Verstärker (8, 1, 14, 19, 22, 25), Filter (10, 13, 21, 24) und DC-Offset-Korrekturschaltungen (9, 12, 15, 20, 23, 26) abgeschaltet werden, wenn der Empfänger (1) sich in der Stromsparbetriebsart befindet.
  10. Zero-IF-Empfänger (1) nach einem der vorstehenden Ansprüche, wobei die DC-Offset-Korrekturschaltungen (9, 12, 15, 20, 23, 26) triftlose Abtast-und-Halteschaltungen sind.
  11. Zero-IF-Empfänger (1) nach Anspruch 10, wobei die triftlose Abtast-und-Halteschaltungen durch einen Subtrahierer (40) in der Strecke und eine Kaskadenschaltung eines Analog-Digital-Wandlers, einer Halteschaltung und eines Digital-Analog-Wandlers (44) in einer Schleife mit dem Subtrahierer (44) gebildet wird, wobei ein Ausgang des Digital-Analog-Wandlers (44) mit einem Subtrahiereingang des Subtrahierers (40) gekoppelt ist.
  12. Zero-IF-Empfänger (1) nach Anspruch 11, wobei ein Tiefpassfilter (45) zwi schen dem Ausgang des Digital-Analog-Wandlers (44) und dem Subtrahiereingang des Subtrahierers (40) vorgesehen ist.
  13. Zero-IF-Empfänger (1) nach Anspruch 11 oder 12, wobei die Kaskadenschaltung ein Analog-Digital-Wandler von dem aufeinander folgenden Annäherungstyp ist.
DE69731879T 1996-09-06 1997-06-26 Direktkonversionsempfänger Expired - Fee Related DE69731879T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96202481 1996-09-06
EP96202481 1996-09-06
PCT/IB1997/000789 WO1998010523A1 (en) 1996-09-06 1997-06-26 A zero-if receiver

Publications (2)

Publication Number Publication Date
DE69731879D1 DE69731879D1 (de) 2005-01-13
DE69731879T2 true DE69731879T2 (de) 2005-11-24

Family

ID=8224357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69731879T Expired - Fee Related DE69731879T2 (de) 1996-09-06 1997-06-26 Direktkonversionsempfänger

Country Status (7)

Country Link
US (1) US6009126A (de)
EP (1) EP0865686B1 (de)
JP (1) JP3907703B2 (de)
KR (1) KR20000064336A (de)
CN (1) CN1101091C (de)
DE (1) DE69731879T2 (de)
WO (1) WO1998010523A1 (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106328B (fi) * 1996-02-08 2001-01-15 Nokia Mobile Phones Ltd Menetelmä ja piirijärjestely vastaanotetun signaalin käsittelemiseksi
JPH11284677A (ja) * 1998-03-27 1999-10-15 Nec Corp 復調器とこれを用いたディジタル無線通信システム
EP0948128B1 (de) * 1998-04-03 2004-12-01 Motorola Semiconducteurs S.A. Unterdrückung von Gleichspannungsverschiebungen in einem Quadraturempfänger
KR100268449B1 (ko) * 1998-06-25 2000-10-16 윤종용 향상된 베이스 밴드 아날로그 회로를 구비하는시스템
FI112741B (fi) * 1998-11-26 2003-12-31 Nokia Corp Menetelmä ja järjestely RF-signaalien lähettämiseksi ja vastaanottamiseksi tiedonsiirtojärjestelmien erilaisissa radiorajapinnoissa
US6377620B1 (en) * 1999-01-19 2002-04-23 Interdigital Technology Corporation Balancing amplitude and phase
US6370211B1 (en) * 1999-02-05 2002-04-09 Motorola, Inc. Method and apparatus for facilitating reception of a signal on one of a plurality of contiguous channels
GB2346777B (en) * 1999-02-12 2004-04-07 Nokia Mobile Phones Ltd DC offset correction in a direct conversion receiver
CA2296824A1 (en) * 1999-03-11 2000-09-11 Intersil Corporation Successive approximation correction of dc offset in filter-buffer baseband path of data radio
GB2349313A (en) * 1999-04-21 2000-10-25 Ericsson Telefon Ab L M Radio receiver
WO2000072441A1 (en) * 1999-05-24 2000-11-30 Level One Communications, Inc. Automatic gain control and offset correction
US6826388B1 (en) 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
US6856790B1 (en) * 2000-03-27 2005-02-15 Marvell International Ltd. Receiver with dual D.C. noise cancellation circuits
JP4179782B2 (ja) 2000-04-26 2008-11-12 富士通株式会社 無線受信装置及び無線通信システム
US6771945B1 (en) * 2000-05-24 2004-08-03 General Dynamics Decision Systems, Inc. Dynamic DC balancing of a direct conversion receiver and method
US6606359B1 (en) * 2000-07-26 2003-08-12 Motorola, Inc Area-optimum rapid acquisition cellular multi-protocol digital DC offset correction scheme
US7068987B2 (en) 2000-10-02 2006-06-27 Conexant, Inc. Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture
US6748200B1 (en) 2000-10-02 2004-06-08 Mark A. Webster Automatic gain control system and method for a ZIF architecture
US6735422B1 (en) * 2000-10-02 2004-05-11 Baldwin Keith R Calibrated DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture
US6697611B1 (en) * 2000-11-14 2004-02-24 Intel Corporation Method and apparatus for performing DC offset cancellation in a receiver
US6694129B2 (en) * 2001-01-12 2004-02-17 Qualcomm, Incorporated Direct conversion digital domain control
GB2371931B (en) * 2001-02-06 2004-10-20 Nokia Mobile Phones Ltd Processing received signals
US6694131B1 (en) 2001-02-21 2004-02-17 Mitsubishi Electric Corporation Method and apparatus for adaptive image rejection
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US6535725B2 (en) * 2001-03-30 2003-03-18 Skyworks Solutions, Inc. Interference reduction for direct conversion receivers
EP1271768A1 (de) * 2001-06-19 2003-01-02 u- blox-ag Analoge Basisbandeinheit für einen Hochfrequenzempfänger
DE10131676A1 (de) * 2001-06-29 2003-01-16 Infineon Technologies Ag Empfängeranordnung mit Wechselstrom-Kopplung
US7027791B2 (en) * 2001-09-28 2006-04-11 International Business Machines Corporation Analog baseband signal processing system and method
US7068745B2 (en) * 2001-11-16 2006-06-27 Northrop Gruman Corporation Feedforward amplitude cancellation topology for multi-carrier applications
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにrf信号の受信方法
US6700514B2 (en) * 2002-03-14 2004-03-02 Nec Corporation Feed-forward DC-offset canceller for direct conversion receiver
US6985711B2 (en) 2002-04-09 2006-01-10 Qualcomm, Incorporated Direct current offset cancellation for mobile station modems using direct conversion
US6753727B2 (en) * 2002-06-13 2004-06-22 Skyworks Solutions, Inc. Sequential DC offset correction for amplifier chain
US6999537B2 (en) * 2002-10-25 2006-02-14 Qualcomm Incorporated Method of removing DC offset for a ZIF-based GSM radio solution with digital frequency correlation
US7003274B1 (en) * 2003-03-05 2006-02-21 Cisco Systems Wireless Networking (Australia) Pty Limited Frequency synthesizer and synthesis method for generating a multiband local oscillator signal
US7215722B2 (en) * 2003-06-09 2007-05-08 Ali Corporation Device for WLAN baseband processing with DC offset reduction
US7231193B2 (en) * 2004-04-13 2007-06-12 Skyworks Solutions, Inc. Direct current offset correction systems and methods
US7453526B2 (en) 2004-04-30 2008-11-18 Telegent Systems, Inc. Integrated analog video receiver
US7508451B2 (en) 2004-04-30 2009-03-24 Telegent Systems, Inc. Phase-noise mitigation in an integrated analog video receiver
CN1707961B (zh) * 2004-06-09 2012-07-04 天津滨海鼎芯科技有限公司 零中频无线接收机二阶互调自动校准电路
US7288443B2 (en) * 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
KR100575985B1 (ko) 2004-08-20 2006-05-02 삼성전자주식회사 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어장치 및 방법
US7313376B1 (en) * 2004-11-12 2007-12-25 Rf Micro Devices, Inc. DC offset correction for a wireless communication system
GB2427091A (en) * 2005-06-08 2006-12-13 Zarlink Semiconductor Ltd Baseband quadrature frequency down-converter receiver having quadrature up-converter stage
US7477879B1 (en) * 2005-06-30 2009-01-13 Silicon Laboratories, Inc. Transceiver system with common receiver and transmitter oscillator
US7672657B2 (en) 2006-06-28 2010-03-02 Intel Corporation Tunable filter apparatus, systems, and methods
US20080049875A1 (en) * 2006-08-25 2008-02-28 Nick Cowley Integrated tuner apparatus, systems, and methods
WO2010019250A2 (en) * 2008-08-11 2010-02-18 Solarflare Communications, Inc. Method of synchronization for low power idle
US8461848B2 (en) 2008-12-10 2013-06-11 Marvell International Ltd. Cable diagnostics for Base-T systems
GB0914844D0 (en) * 2009-08-25 2009-09-30 Cambridge Silicon Radio Ltd Architecture to remove a bimodal dynamic dc offset in direct conversion receiver
US9024815B2 (en) 2011-05-27 2015-05-05 Brooks Engineering International, Llc Direct-to-digital software-defined radar
CN103427859B (zh) * 2012-05-17 2017-02-08 联芯科技有限公司 零中频接收机及其信号接收方法
WO2016142424A1 (en) * 2015-03-09 2016-09-15 Sony Corporation Device and method for determining a dc component
CN105187078B (zh) * 2015-08-05 2018-01-16 广州海格通信集团股份有限公司 一种低中频接收机镜像抑制的数字系统及其实现方法
KR102331472B1 (ko) * 2018-12-13 2021-11-29 광운대학교 산학협력단 고감도 임펄스 레이더 수신기 및 이를 이용한 신호 처리 방법
CN109687827A (zh) * 2018-12-14 2019-04-26 北京无线电测量研究所 一种带有直流校准的零中频滤波放大装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953805A (en) * 1974-11-07 1976-04-27 Texas Instruments Incorporated DC component suppression in zero CF IF systems
US4736390A (en) * 1986-10-15 1988-04-05 Itt Avionics, A Division Of Itt Corporation Zero IF radio receiver apparatus
US4944025A (en) * 1988-08-09 1990-07-24 At&E Corporation Direct conversion FM receiver with offset
US5212826A (en) * 1990-12-20 1993-05-18 Motorola, Inc. Apparatus and method of dc offset correction for a receiver
DE69228816T2 (de) * 1992-10-28 1999-08-19 Cit Alcatel Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger
KR100355684B1 (ko) * 1992-11-26 2002-12-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 직접변환수신기
TW225067B (de) * 1992-11-26 1994-06-11 Philips Electronics Nv
US5724653A (en) * 1994-12-20 1998-03-03 Lucent Technologies Inc. Radio receiver with DC offset correction circuit
GB9617423D0 (en) * 1995-10-11 1996-10-02 Philips Electronics Nv Receiver circuit
FI100286B (fi) * 1996-04-01 1997-10-31 Nokia Mobile Phones Ltd Lähetin/vastaanotin RF-signaalin lähettämiseksi ja vastaanottamiseksi kahdella taajuusalueella
US5918167A (en) * 1997-03-11 1999-06-29 Northern Telecom Limited Quadrature downconverter local oscillator leakage canceller

Also Published As

Publication number Publication date
CN1200209A (zh) 1998-11-25
JP3907703B2 (ja) 2007-04-18
WO1998010523A1 (en) 1998-03-12
DE69731879D1 (de) 2005-01-13
KR20000064336A (ko) 2000-11-06
CN1101091C (zh) 2003-02-05
EP0865686A1 (de) 1998-09-23
JP2000500317A (ja) 2000-01-11
US6009126A (en) 1999-12-28
EP0865686B1 (de) 2004-12-08

Similar Documents

Publication Publication Date Title
DE69731879T2 (de) Direktkonversionsempfänger
DE69818327T2 (de) Direktmischempfänger zur Unterdrückung von Offset-Gleichspannungen
DE19713101B4 (de) Mehrstufige Verstärkerschaltung mit variabler Verstärkung
DE69632298T2 (de) Satelliten-Rundfunkempfänger mit Decoder sowohl für QPSK-modulierte als auch für FM-Signale
DE60310569T2 (de) Mischeranordnung unter verwendung von einigen oszillatoren und darauf basierenden systemen
EP0708546B1 (de) Testfolgenübertragungsverfahren für Rundfunksender
DE2628581C3 (de) Schaltung zur Wiedergewinnung von Taktsignalen mit veränderlicher Frequenz für einen Digitaldatenempfänger
DE10245609B4 (de) Mischvorrichtung
DE69919281T2 (de) Radioempfänger und zugehöriger verstärker mit verstärkungsregelung
DE2551543A1 (de) Funkempfaenger
DE69822836T2 (de) I-Q Mischer mit niedrigem Rauschen
DE102007045102B4 (de) Verfahren und Systeme zur Bildübertragung
EP1481487A1 (de) Sendeanordnung
DE102007052803A1 (de) Rauscharmer Mischer
DE2259767B2 (de) Selektive Signalubertragungs einrichtung
EP0269758B1 (de) Stromumschalter
EP0221617B1 (de) Digitales Tiefpassfilter
DE3884828T2 (de) Digitale Empfangsfilterschaltung.
DE60004298T2 (de) Quadratur-oszillator-netzwerk für sender
DE2650165A1 (de) Selektiv ansprechende einrichtung mit einem signalansprechenden empfaenger
DE60110846T2 (de) Digital/analog-umsetzer und verfahren zur verringerung der harmonischen verzerrungen in einem digital/analog-umsetzer
DE69925360T2 (de) Zf-verstärker in einem mischer-oszillator mit symmetrischem und asymmetrischem ausgangsmodus
DE2710292C3 (de) SECAM-Adapter für zwischen PAL- und SECAM-Betrieb automatisch umschaltbare PAL-Farbfernsehempfänger zum Empfang von Sendungen nach dem SECAM-System
DE2642755A1 (de) Schaltungsanordnung zur unterdrueckung von stoerimpulsen in einem am-empfangsgeraet
DE19738363C2 (de) Empfänger für Mobilfunksysteme

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee