KR100575985B1

KR100575985B1 - 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어장치 및 방법

Info

Publication number: KR100575985B1
Application number: KR1020040065814A
Authority: KR
Inventors: 조재민; 박태홍
Original assignee: 삼성전자주식회사
Priority date: 2004-08-20
Filing date: 2004-08-20
Publication date: 2006-05-02
Also published as: KR20060017222A

Abstract

본 발명은 무선 통신 시스템에서 슬립 모드를 제어하는 방법에 관한 것으로 슬립 구간을 시작하는 클록과 상기 슬립 구간을 종료하는 신호에 의하여 슬립 구간 종료 클록을 발생하고 상기 슬립 모드 종료 후에 소정의 변화를 감지하여 주파수를 동작시키는 발진기를 동작시키는 클록을 발생한다. 그리고 상기 발진기의 동작 후에 소정의 안정화 시간 간격을 두고 위상 고정 루프의 동작 클록을 발생한 뒤에 상기 위상 고정 루프의 동작 후에 소정의 안정화 시간 간격을 두고 모듈들의 안정화 시간 간격을 두기 위한 클록을 발생한다. 또한 상기 안정화 시간 간격이 지난 후에 아날로그 신호를 디지털 변환하는 변환기를 동작 시키고 상기 변환기의 안정화 시간 후에 데이터 수신을 하는 시퀀스를 생성한다.

직접 변환, Sigma-Delta ADC, Baseband Chip, 슬립구간, FSM

Description

무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치 및 방법{APPARATUS AND METHOD FOR SLEEP MODE CONTROL OF DIRECTION CONVERSION IN A WIRELESS COMMUNICATION SYSTEM}

도 1은 일반적인 슈퍼헤테로다인 수신기의 구조를 개략적으로 도시한 도면

도 2는 일반적인 직접 변환 방식의 수신기의 구조를 개략적으로 도시한 도면

도 3은 본 발명의 실시예에 따른 직접 변환 방식에 적용되는 슬립 컨트롤러 시퀀스의 구조를 개략적으로 도시한 도면

도 4는 본 발명에 따른 FSM의 동작에 따른 장치들을 개략적으로 도시한 도면

도 5는 본 발명에 따른 FSM의 동작 스테이트를 개략적으로 도시한 도면

본 발명은 무선 통신 시스템에서 슬립 모드를 제어하는 장치 및 방법에 관한 것으로서, 특히 직접 변환 방식의 수신기에서 슬립 모드를 제어하는 장치 및 방법에 관한 것이다.

슈퍼헤테로다인(superheterodyne) 수신기는 수신 전파의 주파수를 상기 주파수 보다 낮은 중간 주파수로 변환하여 선택, 증폭, 검파를 한다. 중간 주파수로의 변환을 1회 하기도 하며, 2회 또는 3회 변환하는 방식의 수신기를 각각 2중 또는 3중 슈퍼헤테로다인 수신기라고 한다.

도 1은 일반적인 슈퍼헤테로다인 수신기의 구조를 개략적으로 도시한 도면이다.

상기 도 1을 참조하면, 상기 수신기에서 안테나(Antenna)(101)는 공기 중의 전자기파(electromagnetic wave)신호를 수신하여 도선을 통하여 전기적인 신호로 전달해준다. 상기 안테나(101)로 수신된 신호는 듀플렉서(103)로 출력한다. 상기 안테나(101)로부터 수신 신호를 입력한 상기 듀플렉서(103)는 상기 안테나를 통하여 신호를 송수신하며 상기 수신한 신호를 저잡음 증폭기(LNA: Low Noise Amplifier)(105)로 출력한다. 이때 상기 듀플렉서(103)는 대부분의 시스템에서는 송신 주파수와 수신 주파수가 비슷한 경우가 많기 때문에 두 개의 안테나를 쓰지 않아도 하나의 안테나로 신호의 송수신을 가능하게 한다. 여기서 상기 안테나를 통해서 듀플렉서(103)로 수신된 신호는 무선 채널 환경에서 잡음 및 다른 사용자 신호 등이 섞여 수신된 것이다. 그래서 상기 듀플렉서(103)는 원하는 주파수 대역만 증폭시켜 줄 수 있도록 대역 통과 필터링 등의 역할을 수행한다. 결국 상기 듀플렉서(103)는 원하는 주파수 대역의 신호를 저잡음 증폭기(LNA: Low Noise Amplifier)(105)로 출력한다. 상기 저잡음 증폭기(105)에서는 무선 채널 상의 잡음이 섞여 있는 신호를 잡음이 증폭되는 것을 억제하면서 신호가 증폭될 수 있도록 해준다. 또한 상기 RF 필터(107)에서는 상기 저잡음 증폭기(105)에서 출력한 신호를 입력받아 대역통과 필터링을 수행하여 제 1혼합기(down mixer)(109)로 출력한다.

제 1 국부 발진기(Local Oscillator)(111)에서는 상기 제 1 혼합기(109)에 주파수 합성을 위한 국부 발진 주파수를 공급해준다. 만약 채널 선택이 필요한 통신의 경우라면 국부 발진 주파수를 변화시켜 채널선택을 할 수 있다. 그래서 상기 제 1 혼합기(109)에서는 저잡음 증폭된 RF 신호를 국부 발진 주파수를 사용하여 주파수를 하향변환 하여 중간 주파수(Intermediate Frequency: 이하 'IF'라 칭하기로 한다) 증폭기(113)로 출력한다. 상기 IF 증폭기(113)에서는 저잡음 증폭기(105)만으로 미약한 수신신호를 충분히 증폭시킬 수 없으므로 상기 IF 증폭기(113)을 사용하여 상당량의 신호 증폭을 수행한다. 상기 IF 증폭기(113)에서는 상기 증폭된 신호를 IF 필터(115)로 출력한다. 상기 IF 필터(115)에서는 상기 증폭된 IF 신호를 입력 받아 대역 필터링을 수행하고 이를 자동 이득 조절기(AGC: Automatic Gain Control)(117)로 출력한다.

상기 자동 이득 조절기(117)에서는 입력 신호의 진폭 변동을 검출하여 출력 신호의 진폭이 항상 일정하게 유지 되도록 이득을 자동적으로 조절한다. 그래서 정교한 전력 조절이 필요할 경우 IF 증폭기(113)의 이득(gain)을 임의로 조절할 수 있다. 상기 자동 이득 조절기(117)에서 전력 조절된 신호는 제 2혼합기(119)로 출력한다. 상기 제 2혼합기(119)에서는 상기 자동 이득 조절기(117)가 출력한 신호를 입력 받아 원래 신호가 담긴 주파수 대역인 기저대역(Baseband)로 변환하기 위해 다시 하향 변환 혼합을 수행한다. 이때에도 제 2 국부 발진기(121)를 사용하여 상기 기저대역 제 2 혼합기(119)에 국부 발진 주파수를 공급한다. 상기 제 2혼합기(119)에서 하향 변환 혼합을 수행한 신호를 입력받은 저주파 통과 필터(LPF: Low Path Filter)(123)를 사용하여 원하는 대역의 신호를 검출하여 아날로그/디지털 변환기(Analog/Digital Converter, 이하 'ADC'라 칭하기로 한다)(125)로 출력한다. 상기 아날로그/디지털 변환기(125)를 사용하여 아날로그 신호를 디지털 변환하여 신호를 수신한다.

상기의 슈퍼헤테로다인 수신기는 공기중의 전자파로 송수신되는 고주파 대역의 신호인 고주파 반송파(RF Carrier)를 수신하여 음성, 화상등 실제 정보를 담은 저주파 대역, 즉, 저주파 기저대역(Baseband)으로 바로 변환하지 않는다. 그래서 중간에 고주파와 저주파의 중간 주파수 변환 단계가 존재하며 상기 중간에 다른 주파수로 한번 변환 한 후 다시 변환하는 구조를 사용하게 된다. 이때 그 중간의 주파수를 IF라 한다. 그리고 거의 대부분의 통신시스템은 이러한 IF단을 가지는 구조를 가진다.

그러나 상기 IF를 사용한다는 것은 주파수 변환을 여러 번 추가적으로 수행한다. 그렇기 때문에 상기와 같은 주파수 변환을 여러 차례 추가적으로 한다면 IF단만이 사용하는 각종 필터와 증폭기, 주변 회로 등으로 인해서 많은 비용이 들어가게 된다. 또한 성능적인 측면에서는 반복되는 주파수의 변환으로 불필요한 신호가 많이 발생하며 비선형적인 특성으로 인해 불필요한 주파수 성분으로 인한 스퓨리어스(spurious)나 원하지 않는 변조가 발생되는 내부 변조(intermodulation) 등 이 발생한다. 또한 상기와 같은 스퓨리어스나 내부 변조 문제를 해결하기 위해서는 여러 개의 대역 제한 필터(BPF: Band Path Filter)를 필요로 하며 이는 많은 비용과 시스템의 복잡도를 증가시킨다.

그래서 상기와 같은 비용의 문제 및 시스템의 복잡성 때문에 IF를 없애는 시도가 이루어지고 있다. 이것이 소위 직접 변환(Direct Conversion), 즉 Zero-IF라 불리는 것이다. 상기 Zero-IF 방식은 중간 단계 없이 고주파 반송파를 저주파 기저대역으로 중간 단계 없이 바로 주파수 변환을 수행한다. 이러한 직접 변환 방식을 사용하면 도 1에 나타난 IF단(127)이 생략되기 때문에 수신기의 구조가 간단해 진다.

상기 직접 변환 방식이 적용된 기저대역 칩(Baseband Chip)의 구조를 하기의 도 2에 나타내었다.

도 2는 일반적인 직접 변환 방식의 수신기의 구조를 개략적으로 도시한 도면이다.

상기 도 2를 참조하면, 상기 수신기의 구조는 도 1에 도시되어 있는 구조와 유사하며 유사한 기능을 수행한다. 안테나(201), 저잡음 증폭기(205), RF 필터(207)는 상기 도 1에 설명되어 있으므로 하기에 그 설명은 생략하기로 한다. 여기서 상기 RF 필터(207)에서는 상기 저잡음 증폭기(205)에서 출력한 신호를 입력받아 대역 통과 필터링을 수행하여 이를 자동 이득 조절기(AGC: Automatic Gain Control)(209)로 출력한다.

상기 자동 이득 조절기(209)에서는 입력 신호의 진폭 변동을 검출하여 출력 신호의 진폭이 항상 일정하게 유지 되도록 이득을 자동적으로 조절한다. 그래서 정교한 전력 조절이 필요할 경우 저잡음 증폭기(209)의 이득(gain)을 임의로 조절할 수 있다. 상기 자동 이득 조절기(209)에서 전력 조절된 신호는 혼합기(211)로 출력한다. 상기 혼합기(211)에서는 상기 자동 이득 조절기(209)가 출력한 신호를 입력 받아 원래 신호가 담긴 주파수 대역인 기저대역(Baseband)로 변환하기 위해 다시 하향 변환 혼합을 수행하게 된다. 이때에도 국부 발진기(213)를 사용하여 상기 기저대역 혼합기(211)에 국부 발진 주파수를 공급한다. 상기 혼합기(211)에서 하향 변환 혼합을 수행한 신호를 입력받은 저주파 통과 필터(LPF: Low Path Filter)(215)를 사용하여 원하는 대역의 신호를 검출하여 SD-아날로그/디지털 변환기(Sigma Delta-Analog/Digital Converter, 이하 'SD-ADC'라 칭하기로 한다)(217)로 출력한다. 상기 SD-ADC(217)에서는 아날로그 신호를 디지털 변환을 수행하여 수신데이터를 복원하게 된다.

여기서 상기 SD-ADC(217)는 음성 신호 처리, 유무선 통신 등에서 사용되며 고해상도, 오버샘플링(oversampling), 낮은 주파수에서 동작한다는 특징을 갖는다. 또한 상기 SD-ADC(217)에 수신되는 신호는 적분되고 잡음은 미분되어 신호 대역내의 잡음을 고 대역으로 밀어내는 효과를 이용하여 아날로그/디지털 변환을 수행한다. 상기 SD-ADC(217)는 일반적인 ADC의 샘플링 레이트(sampling rate)와 리솔루션(resoulation), 즉, 비트수의 관계를 이용하여 하드웨어의 구조를 간단하게 한다. 그 방법은 기존 방식에서 사용되는 속도와 비트 수보다 속도는 증가시키고 비트 수는 감소시켜서 디지털영역에서 근사화(decimation)는 방법을 사용한다. 상기 근사 화 방법으 사용하면 샘플링 레이트와 비트수를 원하는 값으로 만들 수 있다. 이때 상기 근사화 과정 동안에 디지털 신호 처리(digital signal processing)함으로서 양자화 에러를 감소시켜 잡음 변환(noise shaping)을 하는 효과를 얻을 수 있다. 결국 상기와 같이 비트수를 줄이는 방법을 사용하면 ADC의 구조가 간단해지므로 상기 SD-ADC(217)를 사용하여 구현한다.

상기 슈퍼헤테로다인 방식에서 고주파, 중간주파수, 저주파를 사용하여 데이터를 송수신하였으나 상기 직접 변환 방식은 중간 주파수를 사용하지 않고도 고주파에서 직접 저주파로의 변환을 한다. 결국 중간 주파수에서 사용되었던 각종 필터와 증폭기, 주변 회로 등의 모듈을 사용하지 않게 되었다. 이에 따라서 상기 모듈들의 감소하여 전류사용이 줄었으며 단말기 대기시간이 감소하였다. 하지만 종래의 슈퍼헤테로다인 방식에서 상기 고주파, 중간주파수, 저주파의 변환을 통해 상기 슈퍼헤테로다인 방식에 적용되어 있는 필터와 증폭을 수행하였다. 그래서 상기 필터를 통하여 채널 선택도(channel selection)와 감도가 확보된 형태로 기저대역 칩(Baseband chip)에 기저대역 아날로그(BaseBand Analog, 이하 'BBA'라 칭하기로 한다) 신호로 입력되어 아날로그/디지털 변환을 수행하는 것이 가능하였다. 이때 상기 슈퍼헤테로다인 방식의 ADC는 데이터 변환에 대략 6-8비트의 리솔루션을 필요로 하였으나 상기 직접 변환 방식은 상기 모듈들의 감소로 인하여 상기 BBA 신호를 처리하는 첫 번째의 ADC에서 추가적인 필터링(filtering), 즉 채널 선택을 수행해야 한다. 결과적으로 직접 변환 방식에서는 슈퍼헤테로다인 방식의 ADC보다 동작 영역(dynamic range)이 큰 상기 SD-ADC를 사용한다.

그러나 종래의 기저대역 칩(Baseband Chip)의 시퀀스(sequence) 생성은 슬립 모드를 제어하는 동작에 있어서 슈퍼헤테로다인 방식을 고려하였다. 그래서 현재 RF부의 모듈들은 슬립 모드(sleep mode) 시에는 동작을 오프하도록 설계되어 있다. 그러나 상기 시퀀스를 사용하면 상기 직접 변환, 즉, Zero-IF 환경에서 SD-ADC가 적용되어 있는 슬립 모드 온/오프 동작에 따른 RF 모듈들을 제어하는 상기 시퀀스는 적용되지 못한다는 문제점이 있었다.

따라서, 본 발명의 목적은 무선 통신 시스템에서 직접 변환 방식의 수신기에서 동작하는 시퀀스를 제공하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 무선 통신 시스템에서 직접 변환 방식에서 슬립 모드 시 온/오프 동작에 대한 새로운 시퀀스를 제공하는 장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 방법은,

무선 통신 시스템에서 슬립 모드를 제어하는 방법에 있어서, 슬립 구간을 시작하는 클록과 상기 슬립 구간을 종료하는 신호에 의하여 슬립 구간 종료 클록을 발생하는 과정과, 상기 슬립 모드 종료 후에 소정의 변화를 감지하여 주파수를 동작시키는 발진기를 동작시키는 클록을 발생하는 과정과, 상기 발진기의 동작 후에 소정의 안정화 시간 간격을 두고 위상 고정 루프의 동작 클록을 발생하는 과정과, 상기 위상 고정 루프의 동작 후에 소정의 안정화 시간 간격을 두고 모듈들의 안정화 시간 간격을 두기 위한 클록을 발생하는 과정과, 상기 안정화 시간 간격이 지난 후에 아날로그 신호를 디지털 변환하는 변환기를 동작 시키고 상기 변환기의 안정화 시간 후에 데이터 수신을 하는 시퀀스를 생성하는 과정을 포함함을 특징으로 한다.

상기한 목적을 달성하기 위한 본 발명의 장치는,

무선 통신 시스템에서 슬립 모드를 제어하는 장치에 있어서, 슬립 구간을 시작하는 클록과 상기 슬립 구간을 종료하는 신호에 의하여 슬립 구간 종료 클록을 발생하여 슬립 모드 동작을 수행하고 상기 슬립 모드 종료 후에 소정의 변화를 감지하여 주파수를 동작시키는 발진기를 동작시키는 클록을 발생하며 상기 발진기의 동작 후에 소정의 시간 간격을 두고 위상 고정 루프의 동작 클록을 발생하고 모듈들의 안정화 시간 간격을 두기 위한 클록을 발생하고 아날로그 신호를 디지털 변환하는 변환기를 동작 시키고 상기 변환기의 안정화 시간 후에 데이터 수신을 하는 시퀀스를 생성하는 슬립 컨트롤러와, 상기 슬립 컨트롤러의 제어를 받아 동작하는 발진기와, 위상 고정 루프, 아날로그 디지털 변환기를 포함함을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 3은 본 발명의 실시예에 따른 직접 변환 방식에 적용되는 슬립 컨트롤러 시퀀스의 구조를 개략적으로 도시한 도면이다.

상기 도 3을 참조하기 전에, 슬립 컨트롤러에 대하여 설명하기로 한다. 일반적으로 무선 통신 시스템에서 송수신기의 동작을 제어하는 기저대역 칩이 있다. 그리고 그 내부에는 슬립 컨트롤러(controller)가 존재한다. 여기서 상기 슬립 컨트롤러는 기저대역 칩 내부에 동작하는 모듈들로 입력되는 클록(clock)을 불능케(disable) 하여 전력 소모를 줄인다. 이에 따라 상기 슬립 컨트롤러는 코드 분할 다중 접속(Code Division Multiple Access, 이하 'CDMA'라 칭하기로 한다) 모뎀(Modem)의 대기 모드에서 소정의 시간마다 클록을 가능(enable) 및 불가능(disable)하는 신호를 생성하여 클록을 제어하는 모듈로 전달한다. 그리고 SD-ADC의 전력을 다운(down)하는 신호를 전송한다. 클록을 제어하는 모듈은 상기 제어 신호를 받아서 CDMA 모뎀 및 기타의 모듈들로 전달되는 클록을 게이팅(gating)하여 불필요한 전력 소모를 줄인다. 이를 위해서 상기 슬립 컨트롤러를 사용하여 슬립 모드시 온/오프 동작에 따른 시퀀스를 생성하며 상기 도 3에 상기 시퀀스가 도시되어 있다.

상기 도 3을 참조하면, 상기 시퀀스가 동작하는 구간에서는 PN Roll 클록이 발생하면 슬립 모드가 시작된다(315). 이때 상기 PN Roll 클록은 동기의 특성으로 인하여 기지국과 단말기와의 동기를 위해 소정의 시간 단위로 인터럽트가(interrupt)발생하는 신호이다.

또한 상기 슬립 모드라 함은 기저대역 칩 내부의 모듈들 및 외부 RF 부품들의 동작을 불능케 하여 전력 소모를 줄이는 구간이다. 여기서 상기 슬립 모드(315) 는 다수개의 Catnap들로 구성되어 있으며 상기 Catnap은 다시 두개의 구간으로 구분된다.

상기 Catnap의 내부에는 슬립 타임(sleep time) 구간과 Warm up 타임 구간이 존재하며 상기 슬립 타임 구간 동안에는 슬립 모드에 동작되는 클록인 Sleep xtal이 동작한다. 여기서 상기 Sleep xtal 클록은 전력 소모를 줄이기 위해서 동작하는 낮은 속도의 클록이다.

그리고 상기 Warm up 타임은 외부 인터럽트(interrupt)를 감지하는 구간이며 외부 인터럽트 발생시에는 두 가지 방식이 존재하며 외부 인터럽트가 존재하지 않으면 정해진 Catnap의 값에 의하여 슬립을 수행한다.

이때 상기 슬립 모드(315)에서 Normal 모드로 전환하는 방법은 Scheduled 방식과 Unscheduled 방식이 있다. 그 중 Scheduled 방식은 외부 인터럽트에 동작하지 않고 슬립 exit 클록에 상기 슬립 모드(315)에서 Normal 구간으로 전환하는 방식이다. 또한 다른 Unscheduled 방식은 외부 인터럽트에 동작하여 상기 슬립 모드(315)에서 Normal 구간으로 전환하는 방식이다.

그래서 상기 슬립 모드(315)에서 Wake up 인터럽트나 슬립 exit 클록이 동작하면 슬립구간을 빠져나오게 된다(303). 상기 슬립 모드를 빠져나온 후에는 온도 보상형 수정 발진기(Temperature Compensated Crystal Oscillator, 이하 'TCXO'라 칭하기로 한다)의 동작 클록을 발생 시킨다(305). 상기 온도 보상형 수정 발진기는 일반적으로 위상 고정 루프(PLL: Phase Locked Loop)회로에서 사용되는 기준 발진기로서, 수정(Crystal)과 온도 보상 회로를 통해 온도변화에 따라 일정한 주파수를 출력하는 발진기이다.

상기 TXCO를 동작시킨 후에 소정의 안정화 시간(317)이 지나면 일예로 850us 정도의 시간이 지난 후에 상기 SD-ADC의 메인 클록으로 동작하는 Chipx32 위상 고정 루프 동작 클록을 발생한다(307). 상기 Chipx32 위상 고정 루프는 수신기의 국부 발진 주파수를 변동시켜서 전파를 안정하게 수신하도록 한다.

상기 Chipx32 위상 고정 루프 동작 후에는 소정의 안정화 시간(319)이 지나면 일예로 150us 정도의 시간이 지나면 RF SLEEPB 클록을 발생한다(309). 이때 상기 RF SLEEPB 클록은 기저대역 아날로그 모듈들의 동작을 위한 안정화 구간(321)을 두기 위한 것이다.

안정화 구간이(321) 지난 후에는 SD-ADC를 동작 시켜서 상기 SD-ADC의 안정화 시간(323)을 두기 위한 클록을 발생한다(311).

상기 SD-ADC의 동작 이후에는 모뎀 시스템 클록으로 제공되어 모뎀 모듈을 구동하기 위한 Chipx8 클록을 발생시킨다(313).

결국 종래의 슬립 시작과 슬립 종료 클럭이 동작한 후에 ADC를 동작시키는 클록이 있었던 시퀀스를 헤테로다인 방식이 아닌 직접 변환 방식에서는 그 적용이 어려웠으나 본 발명에서는 상기 325구간에서의 동작을 추가로 제안하여 적용이 가능하다. 그리고 상기 325구간은 사용자나 시스템 특성에 의한 프로그램에 의해 제어가 가능하다. 또한 상기 시퀀스의 적용에 있어서 적용되는 소정의 시간 간격들은 일예로서 시스템의 특성에 따라서 설정되는 구간이며 변형 적용될 수 있다.

결국 직접 변환 방식에서 기저대역 칩 및 수신기의 제어가 가능한 시퀀스를 상기 도 3에 제안하였고, 상기 도 3을 참조하여 하기에 슬립컨트롤러를 설명하기로 하며 상기에서 서술한 설명은 생략하기로 한다.

상기 시퀀스를 생성하는 슬립 컨트롤러의 동작을 살펴보면 상기 슬립 컨트롤러는 SLEEP_ARM 레지스터의 비트를 토글(toggle)시킨다. 상기 SLEEP_ARM 레지스터가 토글이 되면 슬립 카운터 카운팅을 수행한다. 또한 PN Roll이 토글되면 상기와 같은 슬립 구간이 시작된다. 이때 슬립 컨트롤러는 INTERVAL_TIME을 로드(load)하여 카운팅을 시작한다.

다음으로 전력 소모를 줄이기 위한 상기 슬립 구간이 시작되면 RF 회로의 동작은 오프되며 상기 슬립 컨트롤러에서는 상기 클록 모듈로 클록의 동작을 불능케 하는 신호가 전송한다. 또한 CPU 및 다른 모듈들이 슬립 모드로 동작한다.

상기 INTERVAL_TIME의 카운팅이 끝나면 슬립 컨트롤러는 WARM_UP_TIME을 로드하여 카운팅을 시작한다. 이때 상기 CPU에서는 처리해야 할 프로세서(Processor)들이 있는지를 확인하고 만약 처리할 프로세서가 존재한다면 상기 프로세서를 처리하고 만약 처리할 프로세서가 존재하지 않는다면 다시 슬립 모드로 들어간다.

상기 WARM_UP_TIME의 카운팅이 끝나갈 때, 상기 슬립 컨트롤러는 SLEEP_MASK 비트를 확인하고 상기 SLEEP_MASK 비트가 1일 경우에는 다시 슬립모드로 돌아가 슬립 모드 동작을 한다. 하지만 상기 SLEEP_MASK 비트가 0일 경우에는 상기 클록 모듈로 클록 동작 가능 신호를 전송한다.

만약 상기 클록 동작 가능 신호를 클록 모듈로 전송하면 상기 클록 모듈에서는 TCXO, RF, CHIP32 회로를 동작시키는 클록을 전송하여 상기 TCXO, RF, CHIP32들 이 동작하게 된다. 그래서 상기 클록 모듈을 사용하여 순차적으로 필요한 각 모듈들이 동작하여 상기 기저대역 칩이 정상적으로 동작하게 된다. 또한 상기 CDMA 모뎀이 동작 할 때, PN Roll 이후 얼마동안 슬립이 되었는지를 알기 위해서 PN Roll 이후의 슬립 타입의 편차를 보상한다. 그 이유는 PN Roll이후에 얼마나 슬립이 되었는가를 알기 위해서이다.

도 4은 본 발명에 따른 FSM의 동작에 따른 장치들을 개략적으로 도시한 도면이다.

상기 도 4를 참조하면, 유한 시퀀스기(Finite Sequence Machine, FSM(401)에는 resetb 신호와 chipx8 클록이 입력된다. 그리하면 상기 FSM에서는 상기에서 제안된 시퀀스를 생성하기 위한 알고리즘을 수행하며 상기 알고리즘은 하기에 도 5를 참조하여 설명하기로 한다.

여기서 상기 FSM은 RF_SLEEPB 신호를 사용하여 BBA단(403)에 슬립모드임을 알릴 수 있다.

또한 상기 25us로 동작하는 카운터(405)는 cnt_25us_en 신호와 cnt_25us_clr 신호를 사용하여 제어하게 된다. 그리고 3ms로 동작하는 카운터(407)는 cnt_3ms_en 신호와 cnt_3ms_clr 신호를 사용하여 제어하게 된다.

그리고 SD-ADC(409)는 SDADC_HW_SLEEP 신호와 SDADC_pwdn_en을 사용하여 동작한다.

상기 모듈들을 참조하여 하기에 FSM에 따른 동작들을 설명하기로 한다.

도 5는 본 발명에 따른 FSM의 동작 스테이트를 개략적으로 도시한 도면이다.

도 5를 참조하면, 상기 4개의 동작 스테이트(state)를 가지는 FSM(Finite Sequence Machine, 이하 'FSM'이라 칭하기로 한다)은 상기 슬립 컨트롤러 내부에 위치한다. 슬립 모드의 동작에 따라서 상기 FSM은 상기 슬립 컨트롤러를 포함한 기저대역 칩의 동작을 제어한다.

그리고 상기 FSM의 동작은 2비트로 구성되어 일예로'00', '01', '10', '11'의 4개의 동작 스테이트들을 갖는다고 하기로 한다. 그리고 상기 도면에 1로 표시되어 있는 흐름은 다음 스테이트로 천이하는 것을 의미하며 2로 표시된 흐름은 스테이트 변환이 없는 것을 의미한다. 하기에 상기 동작 스테이트들에 대해 설명하기로 한다.

우선 첫 번째 스테이트인 상기 '00'스테이트는 초기 상태인 경우이며 SD-ADC 및 슬립 컨트롤러가 모두 동작하는 상태이다. 이때 상기 스테이트에서는 슬립 모드로 동작하는 때를 제외하고 상기 FSM은 동작하지 않는다. 그러나 상기 슬립 모드로 들어간다는 것을 알리는 신호가 RF_SLEEPB 신호이다. 여기서 상기 RF_SLEEPB는 상기 기저대역 칩이 전체 슬립 모드로 들어가면서, 상기 기저대역 칩 외부에 있는 RF 관련 부품들에게 슬립 모드임을 알리는 신호이다. 또한 상기 기저대역 칩이 슬립 모드로 동작하면 상기 SD-ADC의 데이터는 의미 없는 데이터가 되므로 상기 FSM이 동작을 시작하면서 sdadc_hw_sleep의 값을 1로 설정하고 상기 스테이트에서 다음 스테이트로 천이한다.

두 번째 스테이트인 상기 '01'스테이트는 상기 sdadc_hw_sleep=1로 설정되어 있으므로 상기 SD-ADC 또한 슬립 모드로 동작하도록 즉, 전력 다운으로 동작하도록 한다. 그리고 상기 슬립 모드에서 전환되어 상기 SD-ADC가 동작 모드로 작동할 경우 상기 SD-ADC를 동작할 시점을 결정하는 카운터가 오동작하지 않도록 필요한 카운터들을 모두 계속 초기화(clear)시킨 상태를 유지한다. 그래서 상기 FSM이 제어하는 25us 주기로 동작하는 카운터와 3ms로 동작하는 카운터를 초기화하며 초기화 상태를 유지한다. 그래서 cnt_25us_clr=1로 설정하고 cnt_3ms_clr=1로 설정한 후에 슬립 모드로 들어간 후에 모든 위상 고정 루프는 전력이 다운 상태로 된다.

이때 상기 FSM 및 관련 신호들을 생성하는 플리플롭(Flip Flop, 이하 'FF'라 칭하기로 한다)에 클록이 공급되지 않아서 상기 스테이트 및 신호들은 이미 설정되어 있는 상태를 유지하나 만일의 경우의 오동작을 고려하여 카운터 값은 항상 초기화 상태를 유지한다.

그리고 상기 스테이트에서 슬립 모드를 벗어나기 전에 위상 고정 루프를 동작 상태로 하고, 안정화 된 후에 RF_SLEEPB 신호가 High로 동작하도록 한다. 상기 위상 고정 루프가 동작하면 다시 FSM 및 제어 신호를 생성하는 FF들은 동작을 시작하고 RF_SLEEPB 신호가 High가 되면 다음 스테이트로 천이한다.

세 번째 스테이트인 상기 '10'스테이트는 상기 SD-ADC를 동작시킬 순간을 찾는 스테이트이다. RF단이 정상적인 동작을 하기 위해서는, 소정의 안정화 시간이 필요하다. 그래서 상기 RF_SLEEPB 신호가 high되어 RF단이 온 상태에 있다 하더라도 SD-ADC가 상기 시점에서 동작을 해야 하는 것은 아니기 때문에 상기 RF단의 안정화 시간을 고려하여 일정 시점 후에 동작되도록 한다. 이를 위해상기 스테이트에서는 미리 설정되어 있는 카운터를 동작시켜서 소정의 시간 이후에 상기 SD-ADC를 동작 시키며 상기 시간 동안에 전력을 저장하는 것을 목적으로 한다. 여기서 상기 카운터가 미리 설정되어진 값에 도달하면 sdadc_pwdn_en=1로 설정하고 상기 FSM은 다음 스테이트로 천이한다.

네 번째 스테이트인 상기 '11'스테이트는 사용한 카운터들을 초기화 하는 역할을 한다. 그래서 상기 cnt_25us_clr=1로 설정하고 cnt_3ms_clr=1로 설정한 후에 처음 스테이트로 천이한다.

상기에서 서술한 모듈이나 RF 부품들은 일예로서 설명된 것이며 그 적용에 있어서 변형 적용이 가능며 상기 모듈이나 RF 부품들만으로 한정하지 아니한다. 결과적으로 상기 슬립 컨트롤러 내부의 FSM을 사용하여 직접 변환 방식에 사용가능한 시퀀스를 생성하여 기저대역 칩 내부의 모듈들과 외부 RF 부품들의 제어를 안정적으로 하는 것이 가능하다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은, 직접 변환 방식을 사용하는 시스템에 새로운 시퀀스를 제공하는 장치 및 방법을 제안하였다. 그래서 상기 직접 변환 방식을 사 용하는 시스템에 적용함으로서 우선 전력 소모에 있어서 효율적인 성능을 가지며 상기 기저대역 칩이나 외부의 RF 부품들의 동작에 안정적인 시퀀스를 제공할 수 있다.

Claims

무선 통신 시스템에서 슬립 모드를 제어하는 방법에 있어서,

슬립 구간을 시작하는 클록과 상기 슬립 구간을 종료하는 신호에 의하여 슬립 구간 종료 클록을 발생하는 과정과,

상기 슬립 모드 종료 후에 소정의 변화를 감지하여 주파수를 동작시키는 발진기를 동작시키는 클록을 발생하는 과정과,

상기 발진기의 동작 후에 소정의 안정화 시간 간격을 두고 위상 고정 루프의 동작 클록을 발생하는 과정과,

상기 위상 고정 루프의 동작 후에 소정의 안정화 시간 간격을 두고 모듈들의 안정화 시간 간격을 두기 위한 클록을 발생하는 과정과,

상기 안정화 시간 간격이 지난 후에 아날로그 신호를 디지털 변환하는 변환기를 동작 시키고 상기 변환기의 안정화 시간 후에 데이터 수신을 하는 시퀀스를 생성하는 과정을 포함함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 방법.
제 1항에 있어서,

상기 시퀀스는 중간 주파수를 사용하지 않는 직접 변환 방식에 적용함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 방법.
제 1항에 있어서,

상기 각 모듈들을 동작하는 클록들 사이의 소정 시간 간격은 시스템 특성에 따라 적용됨을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 방법.
제 1항에 있어서,

상기 시퀀스를 생성하는 방법에 있어서,

상기 모듈들이 동작하고 슬립 모드 동작 시퀀스를 수신하여 다음 단계로 천이 하는 단계와,

상기 슬립 모드 동작을 수행하는 클록들을 제어하고 소정의 카운터들을 초기화 상태를 유지하도록 제어하며 위상 고정 루프의 동작 후에 소정의 안정화 시간이 지나면 상기 모듈들의 동작을 수행하는 신호를 생성하여 상기 모듈들이 동작하고 다음 단계로 천이하는 단계와,

아날로그신호를 디지털 신호로 변환하는 변환기를 동작 하는 시점을 결정하여 상기 변환기를 동작시키고 카운터들이 설정 값에 도달하면 다음 단계로 천이하는 단계와,

상기 카운터들을 초기화한 후에 상기 처음 단계로 천이하는 단계를 포함함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 방법.
무선 통신 시스템에서 슬립 모드를 제어하는 장치에 있어서,

슬립 구간을 시작하는 클록과 상기 슬립 구간을 종료하는 신호에 의하여 슬립 구간 종료 클록을 발생하여 슬립 모드 동작을 수행하고 상기 슬립 모드 종료 후에 소정의 변화를 감지하여 주파수를 동작시키는 발진기를 동작시키는 클록을 발생하며 상기 발진기의 동작 후에 소정의 시간 간격을 두고 위상 고정 루프의 동작 클록을 발생하고 모듈들의 안정화 시간 간격을 두기 위한 클록을 발생하고 아날로그 신호를 디지털 변환하는 변환기를 동작 시키고 상기 변환기의 안정화 시간 후에 데이터 수신을 하는 시퀀스를 생성하는 슬립 컨트롤러와,

상기 슬립 컨트롤러의 제어를 받아 동작하는 발진기와, 위상 고정 루프, 아날로그 디지털 변환기를 포함함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치.
제 5항에 있어서,

상기 시퀀스는 중간 주파수를 사용하지 않는 직접 변환 방식에 적용함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치.
제 5항에 있어서,

상기 각 모듈들을 동작하는 클록들 사이의 소정 시간 간격은 시스템 특성에 따라 적용됨을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치.
제 5항에 있어서,

상기 슬립 컨트롤러는 상기 슬립 컨트롤러 내부에 유한 시퀀스기를 포함함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치.
제 8항에 있어서,

데이터 수신을 위한 모듈들이 동작하고 슬립 모드 동작 시퀀스를 수신한 뒤에 상기 슬립 모드 동작을 수행하는 클록들을 제어하고 소정의 카운터들을 초기화 상태를 유지하도록 제어하며 위상 고정 루프의 동작 후에 소정의 안정화 시간이 지나면 상기 모듈들의 동작을 수행하는 신호를 생성하여 상기 모듈들이 동작하고 아날로그신호를 디지털 신호로 변환하는 변환기를 동작 하는 시점을 결정하여 상기 변환기를 동작시키고 카운터들이 설정 값에 도달하면 상기 카운터들을 초기화한 후에 상기 처음 단계로 천이하는 단계를 포함함을 특징으로 하는 무선 통신 시스템에서 직접 변환을 위한 슬립 모드 제어 장치.