DE69731307T2

DE69731307T2 - Verfahren und anordnung zur gemeinsamen verwendung von leseverstärkern zwischen speicherbänken

Info

Publication number: DE69731307T2
Application number: DE69731307T
Authority: DE
Inventors: M. Richard BARTH; C. Donald STARK; K. Ely TSERN
Original assignee: Rambus Inc
Current assignee: Rambus Inc
Priority date: 1996-12-26
Filing date: 1997-12-17
Publication date: 2006-03-09
Anticipated expiration: 2017-12-18
Also published as: DE69731307D1; AU5702898A; EP0948792B1; WO1998029874A1; EP0948792A1; TW359834B

Description

Die vorliegende Anmeldung beansprucht die Priorität der US provisional application (provisorische US-Anmeldung) mit der Seriennummer 60/033,889, die am 26. Dezember 1996 eingereicht wurde.
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf Datenspeichervorrichtungen. Genauer ausgedrückt schafft die Erfindung ein System, das mehreren Speicherbänken ermöglicht, sich einen oder mehrere Leseverstärker zu teilen.
Hintergrund der Erfindung
Eine Speichervorrichtung kann eine oder mehrere Speicherbänke umfassen. Eine Speicherbank umfasst typischerweise mehrere Subspeicherfelder und mehrere Leseverstärker. Zusätzlich umfasst eine Speicherbank Zeilendecoder und Spaltendecoder, um Zeilen- und Spaltenadressen zu dekodieren, um auf Daten zuzugreifen, die innerhalb der Subspeicherfelder gespeichert sind.
Um die Leistungsfähigkeit des Speichers zu verbessern oder Leistung zu reduzieren, sind Speichervorrichtungen entwickelt worden, die mehrfache Speicherbänke in einer einzigen Vorrichtung umfassen. Die Verwendung von mehrfachen Speicherbänken in einer einzigen Speichervorrichtung erhöht die Leistungsfähigkeit dadurch, dass simultaner Zugriff auf zwei oder mehr unterschiedliche Speicherbänke ermöglicht wird. Eine erhöhte Anzahl von Speicherbänken bedeutet weniger Leseverstärker pro Bank. Diese Reduzierung der Anzahl von Leseverstärkern jeder Bank führt dazu, dass weniger Leseverstärker aktiviert werden und weniger Bitleitungen benutzt werden während eines Speicherzugriffs, um dadurch die Leistung der Vorrichtung zu reduzieren. Bei bestehenden Speichervorrichtungen ist jede Speicherbank unabhängig; das heißt, jede Speicherbank ist von anderen Speicherbänken separat betätigbar und es kann separat auf sie zugegriffen werden.
In jedem gegebenen Speicherkern ermöglicht die Anordnung und Orientierung der Subspeicherfelder eine breite Vielfalt von Speicherbankorganisationen. Typischerweise kosten zusätzliche Speicherbänke Chipplatz. Dieser Chipplatznachteil wird verursacht durch die zusätzlichen Zeilendecoder und Steuerkreise, die zum Unterstützen jeder Speicherbank benötigt werden, und durch die zusätzlichen Leseverstärkerfelder für die Subspeicherfelder um vollständig unabhängigen Speicherbankbetrieb zu schaffen.
Hauptspeicherorganisationen können in zwei breite Kategorien klassifiziert werden: Konventionelle Organisationen, bei denen I/O-Leitungen quer zu den Bitleitungen angeordnet sind, und hierarchische Organisationen, bei denen die I/O-Leitungen parallel zu den Bitleitungen angeordnet sind.
1 veranschaulicht einen Chip für eine Speichervorrichtung mit einer konventionellen Kernarchitektur. Der Chip 10 umfasst vier unabhängige Speicherbänke 12, 14, 16 und 18, die wie gezeigt angeordnet sind. Jede Speicherbank 12–18 umfasst mehrfache Felder von Leseverstärkern 20, die zwischen mehrfachen Subspeicherfeldern 22 aufgeteilt sind. Subspeicherfelder 22 sind so angeordnet, dass ein Feld von Leseverstärkern 20 an gegenüberliegenden Seiten jedes Subspeicherfeldes 22 angeordnet ist. Leseverstärker 20 werden benutzt, um die Daten zu bestimmen, die in einem benachbarten Subspeicherfeld 22 gespeichert sind. Es ist zu beachten, dass keine Leseverstärker zwischen Speicherbänken aufgeteilt sind, obwohl Leseverstärker zwischen Subspeicherbänken innerhalb einer bestimmten Speicherbank aufgeteilt sind.
Zum „Öffnen" greift eine Speicherbank auf den Prozess des Zurückholens von Daten der Speicherzellen zu den Leseverstärkern zurück. Wenn die Daten von den Speicherzellen in die Leseverstärker zurückgeholt wurden, ist die Speicherbank „offen". Zum „Schließen" einer Speicherbank werden Daten in dem Leseverstärker in die Speicherzellen zurückgeschrieben und die Leseverstärker werden deaktiviert.
Jede Speicherbank 12–18 umfasst Zeilendecoder und Spaltensteuerkreise zum Dekodieren der Zeilenadressen um auf die Daten, die in den Subspeicherfeldern 22 gespeichert sind, zuzugreifen. Zusätzlich sind Spaltendecoder 21 zwischen jeder Speicherbank 12–18 und peripheren Kreisen 23 angeordnet. Der Zeilendecoder aktiviert eine bestimmte Wortleitung basierend auf der erhaltenden Adresse. Der Spaltendecoder wählt einen oder mehrere Leseverstärker aus, von dem Daten zurückgeholt werden basierend auf der erhaltenden Adresse.
Wie in 1 veranschaulicht ist jede Speicherbank 12–18 unabhängig von den anderen Speicherbänken; das heißt, jede Speicherbank kann separat von den anderen Speicherbänken betätigt werden und es kann separat auf sie zugegriffen werden. Die Felder von Leseverstärkern 20, Zeilendecodern und Spaltdecoderkreisen sind einer bestimmten Speicherbank zugeordnet. Weil die Speicherbänke 12–18 unabhängig voneinander sind, kann auf alle vier Speicherbänke 12–18 simultan zugegriffen werden.
Der Chip 10 umfasst auch ein Kanalinterface (Kanalschnittstelle) und Eingabe/Ausgabe- (I/O) Blöcke bzw. Anschlussflächen (pado) 24, die mit den Anschlüssen oder Leitungen der Speichervorrichtung verbunden sind. Zusätzlich sind periphere Schaltkreise 23 auf dem Chip 10 angeordnet. Periphere Schaltkreise 23 umfassen die Schaltkreise, die notwendig sind, die Speichervorrichtung zu betreiben, wie beispielsweise Spannungsregler und Mechanismen zum Leiten von Signalen wie beispielsweise Adressen, Speicherbanksteuersignale, Zeilenlesesignale und Speicherbank-Offen und -Geschlossen-Signale. Der in 1 gezeigte Chip 10 ist zum Zwecke der Erklärung bereitgestellt und nicht notwendigerweise maßstabsgerecht gezeichnet.
Wenn die Anzahl der Speicherbänke in einer Speichervorrichtung zunimmt, steigt die Menge der benötigten Unterstützungsschaltungen und die Chipgröße (oder der Chipbereich) nimmt zu. Bei bestehenden Speichervorrichtungen benötigt jede Speicherbank separate Zeilendecoder und andere Steuerschaltkreise zum Unterstützen der Speicherbank. Zusätzlich benötigt jede Speicherbank separate Leseverstärker, um einen unabhängigen Speicherbankbetrieb zu erreichen. Bestehende Speichervorrichtungen, die eine kleine Anzahl von Speicherbänken aufweisen (beispielsweise 2 oder 4 Bänke) benötigen keine signifikante Zunahme der Anzahl der Leseverstärker. Wenn die Anzahl der Speicherbänke jedenfalls zunimmt (beispielsweise 8 oder 16 Bänke) wird der zusätzliche durch die Leseverstärker benötigte Bereich signifikant und erhöht die Chipkosten.
In dem US-Patent 5,267,214 auf dem der Oberbegriff von Anspruch 1 beruht, ist ein dynamisches RAM (Speicher mit direktem Zugriff) offenbart, bei dem eine Verstärkeranordnung ein Leseverstärkerband umfasst, das zwischen zwei unterschiedlichen Speicherblöcken aufgeteilt ist. Bei diesem Speicher werden nur Leseverstärker aktiviert, die einem ausgewählten Speicherblock zugeordnet sind. Der Speicher weist einen Schaltkreis auf zum Treiben einer Steuersignalspannung zu einer Schalteinheit zum Verbinden des ausgewählten Speicherblocks mit dem Leseverstärker, bis zu einem Level, der größer ist als eine Versorgungsspannung Vcc, während der Aktivierung des Leseverstärkers, und einen Schaltkreis zum Trennen eines Speicherblocks, der mit dem ausgewählten Speicherblock verbunden ist, von dem aktivierten Leseverstärker während der Leseoperationen. Der Speicher umfasst weiter einen Schaltkreis zum Generieren eines Steuersignals aus der Versorgungsspannung Vcc und zum Verbinden all der Speicherblöcke mit den korrespondierenden Leseverstärkern in einem Stand-By-Zustand, indem ein Zeilenadressabtastimpulssignal inaktiv ist. Mit dieser Anordnung kann ein höchst verlässlicher Speicher erreicht werden, der weniger Energie verbraucht, was Daten schreiben und/oder zurückschreiben bei einem vollständigen Vcc-Level sichert.
Zusammenfassung und Aufgabe der Erfindung
Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Mechanismus zum Minimieren des Chipbereichs zu schaffen, der für eine Speichervorrichtung mit mehreren Speicherbänken benötigt wird, und einen Mechanismus zu schaffen zum Aufteilen von Leseverstärkern zwischen mehreren Speicherbänken.
Eine Ausführungsform der vorliegenden Erfindung stellt eine Speichervorrichtung bereit, die eine erste Speicherbank und eine zweite Speicherbank umfasst. Die Speichervorrichtung umfasst weiter ein Feld von Leseverstärkern, die sowohl mit der ersten Speicherbank als auch mit der zweiten Speicherbank verbunden sind.
Weiterhin umfasst die Erfindung einen Steuermechanismus, der konfiguriert ist, um gleichzeitigen Zugriff auf die erste Speicherbank und die zweite Speicherbank zu verhindern. Dieser Steuermechanismus kann ebenfalls eine benachbar te Speicherbank automatisch schließen, um Zugriff auf eine andere Speicherbank zu schaffen.
Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden gegenwärtig durch die beigefügten Zeichnungen und detaillierte Beschreibung, die unten folgt, beschrieben.
Kurze Beschreibung der Figuren
Die vorliegende Erfindung ist beispielhaft in den Figuren der beigefügten Zeichnungen veranschaulicht, in denen gleiche Bezugzeichen ähnliche Elemente bezeichnen und in den:
1 einen Chip für eine Speichervorrichtung mit einer konventionellen Kernarchitektur veranschaulicht.
2 eine Ausführungsform eines Paares von Subspeicherfeldern veranschaulicht, die Leseverstärker an gegenüberliegenden Seiten jedes Subspeicherfeldes aufweist.
3 eine detaillierte Illustration eines Abschnitts einer Speichervorrichtung mit benachbarten Speicherbänken ist.
4 eine Ausführungsform eines Chips für eine Speichervorrichtung veranschaulicht, die zwischen mehrfachen Speicherbänken aufgeteilte Leseverstärker verwendet.
5 eine Ausführungsform eines prozessorbasierten Systems veranschaulicht, das eine Speichersteuerung und mehrfache Speichervorrichtungen umfasst.
6 eine Flussdiagram ist, dass eine Ausführungsform einer Prozedur zum Zugreifen auf Speicherbänke mit aufgeteilten Leseverstärkern veranschaulicht.
Detaillierte Beschreibung
Ausführungsformen der vorliegenden Erfindung stellen eine Speichervorrichtung bereit, die mehrere Speicherbänke aufweist, die sich einen oder mehrere Leseverstärker teilen. Spezielle Ausführungsformen der Erfindung stellen einen Mechanismus zum Steuern des Zugriffs auf Speicherbänke bereit, die sich Leseverstärker teilen. Wie oben diskutiert umfasst eine Speicherbank typischerweise mehrere Subspeicherfelder und mehrere Leseverstärker. Zusätzlich umfasst eine Speicherbank Zeilendetektoren und Spaltendetektoren um Zeilen- und Spaltenadressen zu dekodieren, um auf die in den Subspeicherfeldern gespeicherten Daten zuzugreifen.
Obwohl sich in bestehenden Speichervorrichtungen Subspeicherfelder innerhalb einer bestimmten Speicherbank Leseverstärker teilen, teilen sich Ausführungsformen der vorliegenden Erfindung Leseverstärker innerhalb unterschiedlicher Speicherbänke. Auf dieses sich teilen von Leseverstärkern innerhalb unterschiedlicher Speicherbänke wird als abhängige Bankorganisation Bezug genommen. Durch das Teilen von Leseverstärkern zwischen Speicherbänken wird weniger Chipbereich benötigt als bei konventionellen Systemen, bei denen Leseverstärker zwischen Speicherbänken nicht geteilt werden. Dieser kleinere Chipbereich reduziert die Kosten der Speichervorrichtung. Die Verwendung geteilter Leseverstärker zwischen Speicherbänken ermöglicht ebenfalls mehr Speicherbänke in dem gleichen Chipbereich bereitzustellen und dadurch die Speicherleistungsfähigkeit zu erhöhen. Wenn jedenfalls Leseverstärker zwischen Speicherbänken geteilt werden, wird es notwendig, den Zugriff auf spezielle Speicherbänke in bestimmten Situationen zu beschränken.
Eine Ausführungsform der vorliegenden Erfindung bezieht sich auf einen Mechanismus, der mehreren Speicherbänken in einer Speichervorrichtung ermöglicht, sich einen oder mehrere Leseverstärker zu teilen. Dieses Teilen von Leseverstärkern zwischen Speicherbänken reduziert den Chipbereich der Speichervorrichtung durch Reduzieren der Anzahl von Leseverstärkern in der Vorrichtung im Vergleich zu einer Vorrichtung mit vollständig unabhängigen Bänken.
2 veranschaulicht eine Ausführungsform eines Paares von Subspeicherfeldern, die Lesespeicher an gegenüberliegenden Seiten jedes Subspeicherfeldes aufweisen. Mehrere Subspeicherfelder 28a, 28b, 28c, und 28d sind wie gezeigt mit mehreren Leseverstärkerfeldern 26a, 26b, 26c, 26d und 26e angeordnet. Subspeicherfelder 28a und 28b gehören zur Speicherbank A und Subspeicherfelder 28c und 28d gehören zur Speicherbank B. Bei dieser Anordnung benutzt Subspeicherfeld 28b die Leseverstärker 26b und 26c, um auf die Daten in dem Subspeicherfeld zuzugreifen. In gleicher Weise benutzt das Subspeicherfeld 28c die Leseverstärker 26c und 26d, um auf die Daten in dem Subspeicherfeld zuzugreifen. In diesem Beispiel teilen sich sowohl das Subspeicherfeld 28b als auch das Subspeicherfeld 28c den Leseverstärker 26c. Somit teilen sich die Speicherbank A und Speicherbank B die Leseverstärker 26c. Obwohl ein geteilter Leseverstärker (beispielsweise Leseverstärker 26c) durch die Speicherbank D in Benutzung ist, kann auf die Speicherbank A immer noch zugriffen werden (beispielsweise Subspeicherfeld 28a) aber nicht auf das Subspeicherfeld mit dem geteilten Leseverstärker.
Geteilte Leseverstärker 26c sind im Wesentlichen ähnlich den Leseverstärkern 26a, 26b, 26d und 26e und belegen im Wesentlichen den gleichen Chipbereich. In einer Ausführungsform der Erfindung sind die Leseverstärker 26c identisch mit den Leseverstärkern 26a, 26b, 26d und 26e. Wegen der Tatsache, dass sich die Speicherbank A und Speicherbank B die Leseverstärker 26c untereinander teilen, ist der Chipbereich gegenüber dem reduziert, der benötigt würde, wenn jede Speicherbank ein unabhängiges Feld von Leseverstärkern hätte (beispielsweise zwei Leseverstärkerfelder angeordnet zwischen Speicherbank A und Speicherbank B). Diese Reduzierung des Chipbereichs reduziert die Gesamtgröße des Chips für eine bestimmte Speicherkapazität.
3 ist eine detaillierte Veranschaulichung eines Abschnitts einer Speichervorrichtung mit benachbarten Speicherbänken (gekennzeichnet als Bank A und Bank B). Ein Paar Bitleitungen 30a und 30b ist mit einem Leseverstärker 34a verbunden. Ein weiteres Paar Bitleitungen 30c und 30d ist mit einem Leseverstärker 34b verbunden. Bitleitungen 30a, 30b, 30c und 30d gehören zu einem Subspeicherfeld in einer ersten Speicherbank (beispielsweise Speicherbank A in 2). Bitleitungen 32a und 32b sind mit dem Leseverstärker 34a verbunden und Bitleitungen 32c und 32d sind mit dem Leseverstärker 34b verbunden. Bitleitungen 32a, 32b, 32c und 32d gehören zu einem Subspeicherfeld in einer zweiten Speicherbank (beispielsweise Speicherbank B in 2). Obwohl die Bitleitungen 30a–30d und 32a–32d mit denselben Leseverstärkern 34a und 34b verbunden sind und sich diese teilen, kann nur auf einen Satz Bitleitung zu einer bestimmten Zeit zugegriffen werden.
Wortleitungen 36a und 36b sind senkrecht zu den Bitleitungen 30a–30d angeordnet. In gleicher Weise sind die Wortleitungen 38a und 38b senkrecht zu den Bitleitungen 32a–32d angeordnet. Jedes Subspeicherfeld ist in mehrere Zellen unterteilt, wobei jede Zelle ein einziges Bit an Informationen speichert. Beispielsweise speichern die Kondensatoren 42 und 46 jeweils ein einzelnes Bit Information. Jeder Kondensator in einem Subspeicherfeld ist mit einem Gatter, wie beispielsweise einem Transistor verbunden, was ermöglicht, Daten in den Kondensator einzuspeichern oder aus dem Kondensator zurückzuholen.
Wenn beispielsweise die Wortleitung 36a aktiviert wird, wird ein Transistor 40 ebenfalls so aktiviert, dass eine in dem Kondensator 42 gespeicherte Ladung zur Bitleitung 30a transferiert wird. Der Leseverstärker 34a identifiziert die Ladung auf den beiden Bitleitungen 30a und 30b. Basierend auf dem Ladungswert auf jeder der beiden Bitleitungen 30a und 30b bestimmt der Leseverstärker 34a den in der Zelle gespeicherten Wert (das ist die in dem Kondensator 42 gespeicherte Ladung). Eine ähnliche Operation kann verwendet werden, um den Transistor 44 zu aktivieren, um Daten in dem Kondensator 46 zu speichern oder von diesem zurückzuholen. Somit werden die in jeder bestimmten Zelle gespeicherten Daten bestimmt durch Aktivieren der Wortleitung, die zu den gewünschten Daten gehört und identifizieren der Ladungen auf einem Paar von Bitleitungen, die zu den gewünschten Daten gehören.
Nachdem die Daten durch den Leseverstärker identifiziert wurden, werden die Daten von dem Leseverstärker über I/O-Leitungen 48a und 48b übertragen. Die I/O-Leitungen 48a und 48b können mit Mehrfachfeldern von Leseverstärkern verbunden sein und sind in der Lage, Daten zu und von jedem der mit den I/O-Leitungen verbundenen Leseverstärkern zu übertragen. Eine Spaltenauswahlleitung (CSL) wird aktiviert, um einen bestimmten Leseverstärker dazu zubringen, Daten von den I/O-Leitungen zu lesen oder in diese zu schreiben. Beispielsweise aktiviert die CSL 49 den Leseverstärker 34a um von den I/O-Leitungen 48a und 48b zu lesen oder in diese zu schreiben. In gleicher Weise aktiviert die CSL 51 den Leseverstärker 34b um von den I/O-Leitungen 50a und 50b zu lesen oder in diese zu schreiben.
Es wird von einem gewöhnlichen Fachmann erkannt, dass 3 einen kleinen Abschnitt einer Speichervorrichtung veranschaulicht. Eine tatsächliche Vorrichtung kann Hunderte oder Tausende von Bitleitungen und Wortleitungen, und unzählige zugehörige Kondensatoren, Transistoren und Leseverstärker umfassen. Außerdem ist die Richtung der I/O-Leitungen und CSL-Leitungen in 3 entsprechend der Richtung der Bitleitungen und Wortleitungen veranschaulicht. Es wird verstanden werden, dass andere Anordnungen der I/O-Leitungen, CSL-Leitungen, Bitleitungen und Wortleitungen innerhalb des Rahmens der Erfindung möglich sind. Wie oben diskutiert, können Kernspeicherorganisationen in zwei breite Kategorien klassifiziert werden: Konventionelle Organisationen, bei denen die I/O-Leitungen quer zu den Bitleitungen sind und hierarchische Organisationen, bei denen die I/O-Leitungen parallel zu den Bitleitungen sind. Speziell in hierarchischen Organisationen ermöglicht die Anordnung der Subspeicherfelder und Leseverstärker Speicherbankorganisationen, die sich Leseverstärker zwischen Speicherbänken teilen können. Dies kann zu signifikanten Chipbereichseinsparungen führen, was besonders wichtig ist, wenn der Bedarf für die Anzahl von Speicherbänken in leistungsstarken Systemen je Speichervorrichtung ansteigt.
4 veranschaulicht eine Ausführungsform eines Chips für eine Speichervorrichtung, die geteilte Leseverstärker verwendet, die zwischen benachbarten Speicherbänken angeordnet sind. Der Chip 60 umfasst 16 Speicherbänke, die mit Bank 0–Bank 15 beschriftet sind. Jede Speicherbank umfasst 4 horizontal angeordnete Subspeicherfelder, wie in 4 gezeigt. Beispielsweise umfasst die Speicherbank 0 Subspeicherfelder 62a, 62b, 62c und 62d. Jedes Subspeicherfeld weist ein Feld von Leseverstärkern auf, die an gegenüberliegenden Seiten des Subspeicherfeldes angeordnet sind. Beispielsweise weist Subspeicherfeld 62a die Leseverstärker 68 und 70 auf, die an gegenüberliegenden Seiten des Subspeicherfeldes angeordnet sind. Gleichermaßen weist das Subspeicherfeld 62b die Leseverstärker 72 und 74 auf, die an gegenüberliegenden Seiten angeordnet sind.
In diesem Beispiel sind Zeilendecoder sowohl zwischen dem ersten und zweiten Subspeicherfeld als auch dem dritten und vierten Subspeicherfeld angeordnet. Beispielsweise ist in der Speicherbank 0 der Zeilendecoder 64 zwischen den Subspeicherfeldern 62a und 62b angeordnet. In gleicher Weise ist der Zeilendecoder 66 zwischen den Subspeicherfeldern 62c und 62d angeordnet. Die Zeilendecoder werden benutzt, um die in den benachbarten Subspeicherfeldern gespeicherten Daten auszuwählen.
In der Ausführungsform der 4 sind Zeilen- und Spaltensteuerkreise zwischen den ersten und zweiten Leseverstärkern und den dritten und vierten Leseverstärkern angeordnet. Beispielsweise ist der Zeilen- und Spaltensteuerkreis 76 zwischen den Leseverstärkerfeldern 68 und 72 angeordnet.
4 veranschaulicht auch Spalten-I/O-Multiplexer und Verstärker, die neben der Speicherbank 15 angeordnet sind. Beispielsweise werden die Spalten-I/O-Multiplexer und Verstärker 86a, 86b, 86c und 86d benutzt, um den Zugriff auf die vielfältigen Subspeicherfelder in dem Chip 60 zu steuern. Vordecoder 88a und 88b werden in Verbindung mit den Zeilendecodern und anderen Steuerkreisen verwendet, um auf die Informationen zuzugreifen, die in den Subspeicherfeldern gespeichert sind. Periphere Schaltkreise 84 umfassen die vielfältigen Komponenten und Schaltkreise, die zum korrekten Arbeiten des Chips notwendig sind. Kanalschnittstelle und Blöcke 90 werden verwendet, um die Information, die in den vielfältigen Subspeicherfeldern enthalten ist, mit den externen Anschlüssen oder Verbindungen der Speichervorrichtung zu koppeln, die den Chip 60 enthält.
Wie in 4 gezeigt, teilen sich die Subspeicherfelder benachbarter Speicherbänke Leseverstärker, die zwischen den Subspeicherfeldern angeordnet sind. Beispielsweise sind Leseverstärker 70 zwischen Subspeicherfeldern 62a (Bank 0) und Subspeicherfeldern 80 (Bank 1) angeordnet. Anstatt zwei separate Leseverstärker zwischen der Speicherbank 0 und der Speicherbank 1 bereitzustellen (ein Leseverstärker für Subspeicherfeld 62a und ein anderer Leseverstärker für Subspeicherfeld 80), teilen sich somit die beiden Subspeicherfelder 62a und 80 ein einzelnes Feld von Leseverstärkern 70. In gleicher Weise teilen sich die beiden Subspeicherfelder 80 und 81 die Leseverstärker 82, die zwischen Subspeicherfeld 80 (Bank 1) und Subspeicherfeld 81 (Bank 2) angeordnet sind. Dieses teilen der Leseverstärker durch benachbarte Speicherbänke wird über den gesamten Chip 60 wiederholt.
Wegen der Tatsache, dass den in 4 gezeigten Leserverstärker sich benachbarte Speicherbänke teilen, kann nur auf eine der benachbarten Speicherbänke zu einer bestimmten Zeit zugegriffen werden. Beispielsweise werden dann, wenn auf Speicherbank 0 zugegriffen wird, die Leseverstärker benutzt, die zu den Subspeicherfeldern 62a bis 62d gehören (das sind die Leseverstärker 68–75). In dieser Situation benutzt Speicherbank 1 die Leseverstärker 70, 71, 74 und 75 mit, die von der Speicherbank 0 benutzt werden. Deshalb kann auf die Speicherbank 1 nicht zugegriffen werden, wenn auf die Speicherbank 0 zugegriffen wird. In gleicher Weise kann dann, wenn auf die Speicherbank 1 zugegriffen wird, weder auf die Speicherbank 0 noch auf die Speicherbank 2 zugegriffen werden, wegen der geteilt genutzten Leserverstärkerfelder auf beiden Seiten der Speicherbank 1. Trotzdem sind die Speicherbänke 3–15 von dem Zugreifen auf die Speicherbank 1 nicht betroffen. Somit kann, wenn auf eine bestimmte Speicherbank zugegriffen wird, auf benachbarte Speicherbänke, die sich Leseverstärkerfelder teilen, nicht zugegriffen werden, aber auf solche Speicherbänke, die sich nicht Leseverstärker teilen, kann zugegriffen werden.
Die in der 4 veranschaulichte Kernspeicherkonfiguration repräsentiert eine Konfiguration, die in der Lage ist, die Lehre der vorliegenden Erfindung zu implementieren. In alternativen Ausführungsformen können vielfältige andere Kernkonfigurationen verwendet werden, um die vorliegende Ausführung anzuwenden. Alternative Konfigurationen können jede Anzahl von Speicherbänken vielfältiger Größe umfassen und jede Anzahl von Subspeicherfeldern enthalten. Beispielsweise kann jedes in 4 veranschaulichte Subspeicherfeld als eine separate Speicherbank behandelt werden. In dieser Ausführungsform weist der in 4 veranschaulichte Chip 64 Speicherbänke auf (16 Zeilen von Subspeicherfeldern multipliziert mit vier Zeilen von Subspeicherfeldern).
Um die Chipgröße für Vorrichtungen mit vielen Speicherbänken zu minimieren, können unterstützende Schaltkreise (zusammen mit den Leseverstärkern) von Speicherbänken geteilt genutzt werden. Diese unterstützenden Schaltkreise, die geteilt werden können, umfassen Zeilendecoder, Spaltendecoder, Zeilensteuerkreise und Spaltensteuerkreise. Ein Beispiel dieses Teilens von unterstützenden Schaltkreisen wird anhand des Beispiels diskutiert, in dem jedes Subspeicherfeld in 4 als eine separate Speicherbank behandelt wird. Die Ausgabe des Zeilendecoders 64 kann geleitet werden, um Speicherbänke 62a und 62b zu multiplizieren. In dieser Situation stellt eine separate Steuerlogik Steuersignale bereit, die die spezielle Speicherbank auswählen können, zu der die Zeilendecoderausgabe bereitgestellt wird. In ähnlicher Weise können die Ausgabe der Zeilen- und Spaltensteuerkreise 76 geleitet werden, um die Leseverstärker 86 und 72 zu multiplizieren. Eine separate Steuerlogik stellt Steuersignale bereit, die den speziellen Leseverstärker auswählen, zu dem die Ausgabe des Zeilen- und Spaltensteuerkreises bereitgestellt wird.
In einer anderen Ausführungsform der Erfindung wird Subseitenlesen verwendet, um die Anzahl der Speicherbänke zu reduzieren. Beispielsweise ist jedes in 4 gezeigte Subspeicherfeld in mehrere Abschnitte unterteilt, wobei Subwortleitungen verwendet werden. Zusätzlich sind die Leseverstärker in die gleichen mehrere Abschnitte unterteilt, um Subseitenlesen bereitzustellen. In dieser Ausführungsform bilden die ersten Abschnitte der Subspeicherfelder in einer speziellen Zeile eine einzelne Speicherbank. In gleicher Weise bilden die zweiten Abschnitte der Subspeicherfelder in einer speziellen Zeile eine andere Speicherbank. Es versteht sich, dass vielfältige andere Speicherkonfigurationen benutzt werden können, um das geteilte Benutzen der Leseverstärker unter Speicherbänken zu implementieren.
5 veranschaulicht eine Ausführungsform eines prozessorbasierten Systems, das eine Speichersteuerung und mehrere Speichervorrichtungen umfasst. Das System 100 umfasst einen Prozessor 102, der mit einer Speichersteuerung 104 unter Verwendung einer Kommunikationsverbindung 105 gekoppelt ist. Die Speichersteuerung 104 ist mit mehreren Speichervorrichtungen 106, 108 und 110 gekoppelt. Ein Datenbus 112 ist mit den Speichervorrichtungen 106–110 und der Speichersteuerung 104 gekoppelt. Ein Adress-/Steuerbus 114 ist mit den Speichervorrichtungen 106–110 und der Speichersteuerung 104 gekoppelt. Die Speichersteuerung 104 enthält Informationen betreffend die Konfiguration der Speichervorrichtungen 106–110 derart, dass die Speichersteuerung simultanen Zugriff auf benachbarte Speicherbänke verhindert, die sich einen oder mehrere Leseverstärker teilen. Die in 5 veranschaulichte Konfiguration ist als ein Beispiel eines Systems gegeben, dass eine Speichersteuerung zum Steuern des Zugriffs auf mehrere Speichervorrichtungen benutzt. In alternativen Ausführungsformen der Erfindung können vielfältige andere Konfigurationen verwendet werden, um eine oder mehrere Speichervorrichtungen zu steuern. Beispielsweise kann der Prozessor die Speichervorrichtung direkt steuern.
6 ist ein Flussdiagram, das eine Ausführungsform eines Verfahrens zum Zugreifen auf Speicherbänke mit geteilt genutzten Leseverstärkern veranschaulicht. Das in 6 veranschaulichte Verfahren kann durch eine Speichersteuerung oder eine ähnliche Vorrichtung implementiert werden. Bei Schritt 120 wird eine Adresse erhalten, die zu einer bestimmten Anfrage nach Speicheraktivität (beispielsweise Speicher lesen oder Speicher schreiben) gehört. Schritt 122 bestimmt die spezielle Speicherbank, die zu der erhaltenen Adresse gehört. Schritt 124 bestimmt dann, ob ein Leseverstärker, der zu der ausgewählten Speicherbank gehört, bereits in Benutzung ist (beispielsweise in Benutzung durch eine benachbarte Speicherbank). Wenn alle Leseverstärker, die zur ausgewählten Speicherbank gehören, zur Benutzung zur Verfügung stehen, verzweigt das Verfahren zu Schritt 129, indem auf die Daten, die zu der angefragten Adresse gehören, zugegriffen wird.
Falls Schritt 124 bestimmt, dass eine oder mehre Leseverstärker, die zu der ausgewählten Speicherbank gehören, bereits in Benutzung sind, so geht dann das Verfahren weiter zu Schritt 125, um zu bestimmen, ob benachbarte Speicherbänke gerade geöffnet werden. Wenn eine oder mehrere Speicherbänke sich gerade in dem Prozess des Geöffnetwerdens befinden, verzweigt das Verfahren zurück zu Schritt 125, um abzuwarten, bis das Öffnungsverfahren abgeschlossen ist. Wenn die benachbarten Speicherbänke bereits geöffnet sind, so setzt das Verfahren dann von Schritt 125 zu Schritt 126 fort.
Schritt 126 bestimmt, ob irgendeine der benachbarten Speicherbänke offen bleiben müssen (wenn beispielsweise gerade eine Anwendung auf Daten von der Speicherbank zugreift, sollte die Speicherbank offen bleiben). Wenn Schritt 126 bestimmt, dass die Speicherbank nicht aufbleiben muss, so verzweigt das Verfahren dann nach Schritt 127, indem eine oder mehrere benachbarte Speicherbänke geschlossen werden. Vielfältige Systeme sind erhältlich zum Schließen einer oder mehrerer benachbarter Speicherbänke. Beispielsweise können Speichersteuerschaltkreise (angeordnet innerhalb der Speichervorrichtung oder ein einer externen Vorrichtung) automatisch bestimmte Speicherbänke schließen, wenn Zugriff auf eine andere Speicherbank angefordert wird, die sich eine oder mehrere gemeinsame Leseverstärker teilt. Alternativ können Steuermechanismen in der Speichervorrichtung bereitgestellt werden, um automatisch eine bestimmte Speicherbank zu schließen, nachdem eine Speicherzugriffsoperation abgeschlossen ist. Nach dem Schließen einer oder mehrer benachbarter Speicherbänke geht das Verfahren von Schritt 127 weiter nach Schritt 129, um auf Daten zuzugreifen, die zu der angeforderten Adresse gehören.
Wenn Schritt 126 der 6 bestimmt, dass eine oder mehrere benachbarte Speicherbänke offen bleiben müssen, so verzweigt das Verfahren dann nach Schritt 128, um den Zugriff auf die Daten zu verzögern, die zu der angeforderten Adresse gehören. Das Verfahren kehrt dann zu Schritt 124 zurück, um zu bestimmen, ob die Leseverstärker, die zu der ausgewählten Speicherbank gehören, zur Benutzung zur Verfügung stehen. Die Leseverstärker können zur Benutzung verfügbar geworden sein, weil die Speicherzugriffsoperation in der benachbarten Speicherbank abgeschlossen ist, oder weil ein Speichersteuerkreis die benachbarte Speicherbank geschlossen hat. Das Verfahren zum Zugreifen auf Speicherbänke, die oben unter Bezugnahme auf die 6 beschrieben wurde, kann implementiert werden durch Steuerkreise innerhalb der Speichervorrichtung oder durch eine separate Speichersteuervorrichtung. Alternativ kann das Verfahren der 6 implementiert werden durch eine Kombination aus Steuerkreisen innerhalb der Speichervorrichtung und einer externen Speichersteuerung.
In der vorstehenden Beschreibung ist die Erfindung mit Bezugnahme auf spezifische exemplarische Ausführungsformen derselben beschrieben worden. Es wird trotzdem offensichtlich sein, dass vielfältige Modifikationen und Änderungen dazu gemacht werden können, ohne den Rahmen der Erfindung, wie in den anhängenden Ansprüchen dargelegt, zu verlassen. Die Beschreibung und Zeichnungen sind entsprechend in einem veranschaulichenden und nicht in einem beschränkenden Sinne zu verstehen.

Claims

Speichervorrichtung, umfassend: eine erste Speicherbank (BANK 0), beinhaltend zumindest ein Subspeicherfeld (62a) von Speicherzellen, wobei die erste Datenbank einen ersten Zeilendecoder (64) und einen ersten Spaltendecoder (76) aufweist; eine zweite Speicherbank (BANK 1), beinhaltend zumindest ein Subspeicherfeld (80) von Speicherzellen, wobei die zweite Datenbank einen zweiten Zeilendecoder und einen zweiten Spaltendecoder (78) aufweist; eine erste Mehrzahl von Leseverstärkern, die zumindest einen Leseverstärker (70) umfasst, der mit einem Speicher-Subspeicherfeld (62a) in der ersten Speicherbank und mit einem Speicher-Subspeicherfeld (80) in der zweiten Speicherbank gekoppelt ist, dadurch gekennzeichnet, dass ein Steuermechanismus konfiguriert ist, um zu bestimmen, ob der Leseverstärker (70) bereits in Benutzung ist und auf die Daten zuzugreifen, wenn der Leseverstärker (70) noch nicht in Benutzung ist, um simultanen Zugriff auf Speicher-Subspeicherfelder zu verhindern, die sich den Leseverstärker (70) teilen.
Speichervorrichtung nach Anspruch 1, wobei der Steuermechanismus konfiguriert ist, um simultanen Zugriff auf die erste Speicherbank und die zweite Speicherbank zu verhindern.
Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung eine Mehrzahl von Speicherbänken und eine Mehrzahl von Leseverstärker(70, 82)-Speicherfeldern beinhaltet, die zwischen benachbarten Speicherbänken angeordnet sind.
Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung Subpage-lesen einsetzt, um Speicherbänke zu identifizieren.
Speichervorrichtung nach Anspruch 1, wobei der Steuermechanismus konfiguriert ist, um alle geöffneten Speicherbänke zu schließen, die benachbart zu einer Speicherbank sind, auf die zugegriffen wird.
Speichervorrichtung nach Anspruch 1, wobei der Steuermechanismus konfiguriert ist, um alle Speicherbänke zu schließen, die benachbart zu einer Speicherbank sind, auf die zugegriffen wird.
Speichervorrichtung nach Anspruch 1, wobei der Steuermechanismus automatisch die zweite Speicherbank schließt, wenn eine Schließoperation auf der ersten Speicherbank ausgeführt wird und die zweite Speicherbank geöffnet ist.
Speichervorrichtung nach Anspruch 1, wobei der Steuermechanismus weiterhin konfiguriert ist, um zu bestimmen, ob ein einer Speicherbank zugeordneter Leseverstärker (70) bereits in Benutzung ist, und um auf Daten zuzugreifen, die in der Speicherbank gespeichert sind, wenn der der Speicherbank zugeordnete Leseverstärker (70) noch nicht in Benutzung ist.
Verfahren zum Zugreifen auf in einer Speichervorrichtung gespeicherte Daten, wobei die Speichervorrichtung zumindest zwei Speicherbänke beinhaltet, die sich zumindest einen Leseverstärker (70) teilen, das die folgenden Schritte umfasst: (a) Empfangen einer Anforderung, auf eine bestimmte Adresse zuzugreifen; und (b) Bestimmen einer der angeforderten Adresse zugeordneten Speicherbank; gekennzeichnet durch die Schritte (c) Feststellen, ob der der in Schritt (b) bestimmten Speicherbank zugeordnete Leseverstärker (70) bereits in Benutzung ist; und (d) Zugreifen auf die der angeforderten Adresse zugeordneten Daten, wenn der der in Schritt (b) bestimmten Speicherbank zugeordnete Leseverstärker (70) noch nicht in Benutzung ist.
Verfahren nach Anspruch 9, weiter umfassend den folgenden Schritt: Verzögern des Zugriffs auf die der angeforderten Adresse zugeordneten Daten, wenn ein gemeinsam genutzter Leseverstärker (70), der der in Schritt (b) bestimmten Speicherbank zugeordnet ist, bereits in Benutzung ist.
Verfahren nach Anspruch 9, weiter umfassend den folgenden Schritt: Verzögern des Zugriffs auf die der angeforderten Adresse zugeordneten Daten, wenn eine benachbarte Speicherbank geöffnet wurde.