-
Die Erfindung betrifft einen Generatorschaltkreis für eine
negative Spannung vom Ladungspumpentyp.
-
Man sieht zur Zeit, daß bei den integrierten Schaltkreisen
Generatorschaltkreise für hohe negative Spannungen vom
Ladungspumpentyp entwickelt werden. So beschreibt z.B. das
US-Patent 5 077 691 eine solche Pumpe und ihre Anwendung
zur Programmierung eines Flash-EEPROM-Speichers.
-
Figur 1 zeigt schematisch eine Struktur einer bekannten
Ladungspumpe, die in MOS-Technologie ausgehend von einem P-
Typ-Substrat hergestellt wurde. Sie umfaßt eine Gruppe von
n-Elementarzellen Cl bis Cn (n ganze Zahl), deren Struktur
in Figur 2 dargestellt ist. Diese Zellen werden in Serie
zwischen einen Eingang 1 und einen Ausgang 2 geschaltet.
Der Zweck eines solchen Schaltkreises ist es üblicherweise,
einen kapazitiven Schaltkreis, der in Figur 1 durch eine
Kapazität 3 schematisch dargestellt ist, mit einer
negativen Spannung VN zu versorgen, die aus einer positiven
Versorgungsspannung VCC und einer Referenz- oder
Massenspannung erzeugt wurde. Diese Zellen empfangen Pilotsignale
A, B, C, D (dargestellt in den Zeitdiagrammen 3a bis 3d),
die zyklisch zwischen 0 Volt (Masse) und VCC wechseln.
-
Eine Elementarzelle, dargestellt in Figur 2, umfaßt:
-
- einen Eingang 4, um eine Spannung IN zu
empfangen,
-
- einen Ausgang 5, um eine Spannung OUT auszugeben,
und
-
- zwei Eingänge 6 und 7, um Taktsignale CK1 und CK2
zu empfangen.
-
Die in Figur 2 dargestellte Zelle umfaßt:
-
- einen ersten Transistor 8 vom P-Typ, dessen
Source verbunden ist mit dem Eingang 4 und dessen Drain
verbunden ist mit dem Ausgang 5,
-
- einen zweiten Transistor 9 vom P-Typ, dessen
Drain verbunden ist mit dem Eingang 4, dessen Source
verbunden ist mit dem Steuergate des Transistors 8 und dessen
Steuergate verbunden ist mit dem Ausgang 5,
-
- einen dritten Transistor 10 vom P-Typ, der als
Diode geschaltet ist, dessen Source und Steuergate mit dem
Eingang 4 verbunden sind und dessen Drain verbunden ist mit
dem Ausgang 5,
-
- eine erste Kapazität 11, deren erster Pol
verbunden ist mit dem Steuergate des Transistors 8 und deren
zweiter Pol verbunden ist mit dem Eingang 6,
-
- eine zweite Kapazität 12, deren einer erster
Pol verbunden ist mit dem Ausgang 5 und deren zweiter Pol
verbunden ist mit dem Eingang 7.
-
In der Praxis werden die Kapazitäten 11 und 12 realisiert
mit Hilfe von Transistoren vom P-Typ, wobei der erste Pol
dieser Kapazitäten einem Steuergate entspricht und der
zweite Pol einem Drain und einer Source entspricht, die
miteinander verbunden sind.
-
Die Signale CK1 und CK2 werden entweder die Signale A und B
in den Figuren 3a und 3b sein oder die Signale C und D in
den Figuren 3d und 3c.
-
Unter der Annahme, daß die Signale A und C ursprünglich auf
0 liegen und die Signale B und D ursprünglich auf VCC
liegen, gilt für die Signale A, B, C und D:
-
- das Ansteigen auf VCC des Signals A führt zum
Abfallen des Signals B auf 0,
-
- das Abfallen auf 0 des Signals B führt zum
Ansteigen des Signals D auf VCC,
-
- das Ansteigen auf VCC des Signals D führt zum
Abfallen des Signals C auf 0, wobei dieses Signal C auf VCC
nach einer gewissen Verzögerung wieder ansteigt,
-
- das Wiederansteigen auf VCC des Signals C führt
zum Abfallen des Signals D auf 0,
-
- das Abfallen des Signals D führt zum Ansteigen
des Signals B auf VCC,
-
- das Ansteigen des Signals B auf VCC führt zum
Abfallen des Signals A auf 0, wobei dieses Signal A danach
wieder auf VCC ansteigt usw.
-
In einer Zelle werden die negativen Ladungen am Eingang 4
bei ansteigender Flanke des Signals CK1 (d.h. von A oder
von C) übertragen, wobei der Transistor 8 leitend ist. Bei
ansteigender Flanke des Signals CK1 sperrt der Transistor.
Bei abfallender Flanke des Signals CK2 (d.h. von B oder von
D) steigt die Ausgangsspannung OUT absolut um VCC.
-
Aufeinanderfolgende Zellen empfangen Signale mit
unterschiedlichen Polaritäten an ihren Eingängen 6 und 7, sie
sind sukzessive paarweise verbunden. Jede Zelle ist
alternativ verbunden mit derjenigen, die folgt und derjenigen
die vorhergeht. Der Eingang der ersten Zelle C1 ist mit dem
Eingang 1 verbunden, welcher auf Masse liegt. Man überträgt
nach und nach die negativen Ladungen einer Zelle an die
nächste, und die negative Ausgangsspannung Vn (Spannung am
Ausgang der letzten Zelle Cn) steigt nach und nach in ihrem
Absolutwert.
-
Wie gesagt wird die Pumpe auf einem P-Substrat realisiert.
Üblicherweise spannt man daher die Wannen der Transistoren
vom P-Typ vor, um sicherzustellen, daß sie leitend sein
können. Diese Vorspannung wird z.B. dadurch realisiert, daß
die Wannen verbunden werden zu einer leitenden Linie,
realisiert auf einer Metallisierungsschicht des
MOS-Schaltkreises.
-
Man begrenzt im allgemeinen das Potential der Wannen, das
mit VB bezeichnet wird. Dadurch ist es möglich, daß keine
allzugroßen Gate-Wannen-Felder entstehen und damit das
Risiko der Zerstörung der PMOS-Transistoren entfällt.
Andererseits ist es von Vorteil, das Potential der Wannen zu
begrenzen, wenn man große negative Spannungen erzeugt, z.B.
von -10 bis -15 Volt. Eine zu große Potentialdifferenz
zwischen Wannen und aktiven Zonen der Transistoren dieser
Pumpzellen kann dazu führen, daß es zu einer Zerstörung
dieser Transistoren kommt, wenn die Durchbruchspannung
dieser Transistoren erreicht wird. Schließlich erlaubt es
die Begrenzung des Potentials der Wannen, die Verluste in
den Transistoren aufgrund des Substrateffektes zu
begrenzen. Diese Begrenzung des Substrateffektes erlaubt es, eine
kompaktere Ladungspumpe zu realisieren, wobei die Zahl der
notwendigen Zellen zum Erzeugen einer Spannung eines
vorgegebenen Wertes um so viel geringer ausfällt, als die
Verluste in diesen Transistoren sinken. Im übrigen werden die
Wechsel in den Transistoren 8 der Pumpzellen durch die
Tatsache vorgegeben, daß die Versorgungsspannung größer als
die Verluste in diesen Transistoren im Absolutwert ist. Die
Begrenzung des Substrateffekts erlaubt es daher, eine Pumpe
zu realisieren, die bei geringen Versorgungsspannungen
arbeitet.
-
Die Begrenzung des Potentials VB stellt kein Problem dar,
solange der versorgte kapazitive Schaltkreis am Ausgang der
Pumpe nicht mit dieser Pumpe verbunden ist. Bei den
Schaltkreisen, wie sie z.B. in US-5 077 691 geschrieben wurden,
wird der fragliche kapazitive Schaltkreis gebildet mit
Gates von Speichertransistoren, die ebenso mit
Versorgungsschaltkreisen verbunden sein können, die positive
Spannungen erzeugen. Deswegen kann es sein, daß bei der Verbindung
des Ausgangs 2 der Pumpe mit den kapazitiven Schaltkreisen
3 dieser positiv auf eine Spannung VP aufgeladen wird.
Während einer Übergangsphase werden die positiven Ladungen
über die Zellen Cn bis C1 der Pumpe vom Ausgang 2 zum
Eingang 1 entladen. Wenn die Spannung VB größer als die
gewünschte Polarisationsspannung VB der Wannen der
Transistoren der Zellen der Pumpe ist, besteht das Risiko, daß
ein Verriegelungsphänomen (in englisch: latchup) durch
Erzeugung von parasitären PNP-Transistoren zwischen dem
Substrat und den aktiven Zonen der Transistoren vom P-Typ
der Zellen auftritt. Eine Lösung besteht darin, die Wannen
derart vorzuspannen, daß dieses Risiko des latchup
eliminiert wird, d.h. konkret VB so zu wählen, daß VB immer
größer als VP ist. In bezug auf eine Pumpe, die keinen
kapazitiven Schaltkreis versorgt, mit möglicher positiver
Aufladung besteht das Risiko, bei der Vermeidung des
latchup die Zahl der Zellen der Pumpe zu erhöhen (der
Substrateffekt ist größer bei den Transistoren der
Pumpzellen) oder den Wert der durch die Pumpe erzeugten
Spannung zu begrenzen (um das Risiko des Durchbruchs der
Transistoren zu vermeiden).
-
Um dieses latchup-Phänomen zu vermeiden, sind die folgenden
Lösungen bekannt:
-
In EP-A-0 217 065 wird ein Schaltkreis zur Vorspannung des
Substrats beschrieben, in welchem die Substratspannung
derart verriegelt wird, daß ein maximaler Wert nicht
überschritten wird.
-
In EP-A-0 222 472 wird ein Überwachungsschaltkreis für die
Spannung eines P-Substrats beschrieben, der einen
Spannungserzeugungsschaltkreis trennt, wenn die Spannung des
Substrats zu positiv wird.
-
Eine Aufgabe der Erfindung ist es, eine Pumpenstruktur
anzugeben, die es erlaubt, das Potential der Vorspannung von
Wannen zu begrenzen, so daß das Risiko des latchup nicht
gegeben ist.
-
So betrifft die Erfindung einen Generatorschaltkreis für
eine negative Spannung vom Ladungspumpentyp, der aufgebaut
ist auf einem p-Substrat und an einem Ausgang durch Pumpen
negativer Ladungen in n in Reihe geschalteten Pumpzellen
(C'1 bis C'n), wobei n eine ganze Zahl ist, eine negative
Spannung (VN) ausgibt, wobei die Pumpzellen p-Transistoren
umfassen, deren Wannen mit einem Knoten verbunden sind, so
daß sie positiv vorgespannt sind, dadurch gekennzeichnet,
daß er Umschaltevorrichtungen für das selektive Ausgeben
einer Spannung zur Vorspannung der Wannen auf den Knoten
umfaßt, die größer oder gleich dem Potential am Ausgang
ist, so lange das Potential größer als eine positive
Referenzspannung
ist, und um eine kleinere Vorspannung für die
Wannen auszugeben, während das am Ausgang anliegende
Potential kleiner als die Referenzspannung ist.
-
Weitere Einzelheiten und Vorteile ergeben sich aus der
folgenden Beschreibung, wobei Bezug genommen wird auf die
beigefügten Zeichnungen, von denen:
-
- Figur 1 schematisch eine negative Ladungspumpe
gemäß dem Stand der Technik zeigt,
-
- Figur 2 eine detaillierte Darstellung einer
Basiszelle der Pumpe nach Figur 1 angibt,
-
- die Figuren 3a bis 3d Zeitdiagramme von
Pilotsignalen der Pumpe nach Figur 1 zeigen,
-
- Figur 4 schematisch eine erfindungsgemäße Pumpe
darstellt.
-
Figur 1 zeigt schematisch eine Struktur der bekannten
Pumpe, die in MOS-Technologie ausgehend von einem
P-Substrat hergestellt wurde. Sie umfaßt eine Gruppe von n
Elementarzellen (n ganze Zahl) zum Pumpen C1 bis Cn, deren
Struktur in Figur 2 dargestellt ist. Diese Zellen sind in
Serie geschaltet zwischen einem Eingang 1 und einem Ausgang
2. Der Zweck eines solchen Schaltkreises ist es
üblicherweise, einen Schaltkreis vom kapazitiven Typ, der in Figur
1 durch eine Kapazität 3 schematisch dargestellt ist, mit
einer negativen Spannung VN zu versorgen, die aus einer
positiven Versorgungsspannung VCC und einer Referenz- oder
einer Massenspannung erzeugt wurde. Diese Zellen empfangen
die Pilotsignale A, B, C, D (dargestellt in den
Zeitdiagrammen 3a bis 3d), die zyklisch zwischen 0 Volt (Masse)
und VCC wechseln.
-
Eine Elementarzelle, dargestellt in Figur 2, umfaßt einen
Eingang 4, um eine Spannung IN zu empfangen, einen Ausgang
5, um eine Spannung OUT auszugeben, und zwei Eingänge 6 und
7, um Taktsignale CK1 und CK2 zu empfangen.
-
Die Zelle, die in Figur 2 dargestellt ist, umfaßt einen
ersten Transistor vom P-Typ 8, dessen Source verbunden
ist mit dem Eingang 4 und dessen Drain verbunden ist mit
dem Ausgang 5. Sie umfaßt einen zweiten Transistor 9 vom
P-Typ, dessen Drain verbunden ist mit dem Eingang 4,
dessen Source verbunden ist mit dem Steuergate des
Transistors 8 und dessen Steuergate verbunden ist mit dem
Ausgang 5. Die Zelle umfaßt außerdem einen dritten
Transistor 10 vom P-Typ, der als Diode geschaltet ist, dessen
Source und Steuergate mit dem Eingang 4 verbunden sind
und dessen Drain verbunden ist mit dem Ausgang 5. Sie
umfaßt auch eine erste Kapazität 11, deren erster Pol
verbunden ist mit dem Steuergate des Transistors 8 und deren
zweiter Pol verbunden ist mit dem Eingang 6, und eine
zweite Kapazität 12, deren einer erster Pol verbunden ist
mit dem Ausgang 5 und deren zweiter Pol verbunden ist mit
dem Eingang 7.
-
In der Praxis werden die Kapazitäten 11 und 12 realisiert
mit Hilfe von Transistoren vom P-Typ, wobei der erste Pol
dieser Kapazitäten einem Steuergate entspricht und der
zweite Pol einem Drain und einer Source entspricht, die
miteinander verbunden sind.
-
Die Signale CK1 und CK2 werden entweder die Signale A und B
in den Figuren 3a und 3b sein oder die Signale C und D in
den Figuren 3d und 3c.
-
Unter der Annahme, daß die Signale A und C ursprünglich auf
liegen und die Signale B und D ursprünglich auf VCC
liegen, gilt für die Signale A, B, C und D:
-
- das Ansteigen auf VCC des Signals A führt zum
Abfallen des Signals B auf 0,
-
- das Abfallen auf 0 des Signals B führt zum
Ansteigen des Signals D auf VCC,
-
- das Ansteigen auf VCC des Signals D führt zum
Abfallen des Signals C auf 0, wobei dieses Signal C auf VCC
nach einer gewissen Verzögerung wieder ansteigt,
-
- das Wiederansteigen auf VCC des Signals C führt
zum Abfallen des Signals D auf 0,
-
- das Abfallen des Signals D führt zum Ansteigen
des Signals B auf VCC,
-
- das Ansteigen des Signals B auf VCC führt zum
Abfallen des Signals A auf 0, wobei dieses Signal A danach
wieder auf VCC ansteigt usw.
-
In einer Zelle werden die negativen Ladungen am Eingang 4
bei ansteigender Flanke des Signals CK1 (d.h. von A oder
von C) übertragen, wobei der Transistor 8 leitend ist. Bei
ansteigender Flanke des Signals CKL1 sperrt der Transistor.
Bei abfallender Flanke des Signals CK2 (d.h. von B oder von
D) steigt die Ausgangsspannung OUT absolut um VCC.
-
Aufeinanderfolgende Zellen empfangen Signale mit
unterschiedlichen Polaritäten an ihren Eingängen 6 und 7, sie
sind sukzessive paarweise verbunden. Jede Zelle ist
alternativ verbunden mit derjenigen, die folgt und derjenigen
die vorhergeht. Der Eingang der ersten Zelle C1 ist mit dem
Eingang 1 verbunden, welcher auf Masse liegt. Man überträgt
nach und nach die negativen Ladungen einer Zelle an die
nächste, und die negative Ausgangsspannung Vn, ausgegeben
am Ausgang der letzten Zelle Cn, steigt nach und nach in
ihrem Absolutwert.
-
Figur 4 zeigt schematisch eine Ladungspumpe, die
erfindungsgemäß aufgebaut ist. Ihre Struktur ist identisch mit
der in Figur 1, aber sie umfaßt einen zusätzlichen
Schaltkreis 13. Die Ladungspumpe, dargestellt in Figur 4, umfaßt
eine Gruppe von n (n ganze Zahl) elementaren Pumpzellen C'1
bis C'n, deren Struktur in Figur 2 dargestellt ist. Diese
Zellen sind in Serie geschaltet zwischen einem Eingang 1'
und einem Ausgang 2'. Die Pumpe versorgt einen Schaltkreis
vom kapazitiven Typ, dargestellt in Figur 4 durch eine
Kapazität 3', mit einer negativen Spannung VN, die aus
einer positiven Versorgungsspannung VCC und einer
Referenz- oder Massenspannung erzeugt wurde. Diese Zellen empfangen
Pilotsignale A, B, C, D (dargestellt in den Zeitdiagrammen
3a bis 3d), die zyklisch zwischen 0 Volt (Masse) und VCC
wechseln.
-
Die Wannen der P-Transistoren der Zellen C'1 bis C'n sind
mit nicht dargestellten Leitervorrichtungen verbunden (z.B.
einer Leitung, die in einer metallischen Schicht des
Schaltkreises besteht) mit einem Knoten 15, um ein
positives Potential der Wanne VB zu empfangen. Der Knoten 15
entspricht einem Ausgang des Schaltkreises 13.
-
Vorzugsweise umfaßt der Schaltkreis 13 einen Komparator 16,
um eine Spannung V, die über einen Eingang 14 des
Schaltkreises 13 empfangen wurde, mit einer Referenzspannung REF
zu vergleichen. Diese Referenzspannung REF wird
vorzugsweise durch einen Schaltkreis 17 vom Bandgap-Typ erzeugt
(nicht im Detail beschrieben, da dieser Schaltkreistyp dem
Fachmann allgemein bekannt ist), der es ermöglicht, eine
temperaturstabile und von der Versorgungsspannung VCC
unabhängige Referenzspannung zu erzeugen (wobei die zu
erzeugende Spannung REF selbstverständlich kleiner als VCC ist).
-
Der Ausgang des Komparators 16 wird mit MOS-Unterbrechern
18 und 19 verbunden, um selektiv den Knoten 15 entweder mit
einem ersten Anschluß 20 oder einem zweiten Anschluß 21 zu
verbinden, wobei diese zwei Anschlüsse positive Spannungen
unterschiedlicher Werte ausgeben.
-
Es sei angenommen, daß der kapazitive Schaltkreis 3'
entweder die durch die Pumpe erzeugte Spannung VN oder eine
positive Spannung VP an einem Anschluß 22 empfangen kann.
Es kann sein, daß bei Verbindung des Ausgangs 2' der Pumpe
mit dem kapazitiven Schaltkreis 3' dieser positiv auf die
Spannung VP aufgeladen wird. Man hat daher VN = VP (unter
Berücksichtigung, daß VN die Spannung am Ausgang 2' ist).
Während einer Übergangsphase werden die positiven Ladungen
über die Zellen Cn bis C1 der Pumpe vom Ausgang 2 zum
Eingang 1 entladen. Wenn die Spannung VB größer als die
gewünschte Polarisationsspannung VB der Wannen der
Transistoren der Zellen der Pumpe ist, besteht das Risiko, daß ein
Verriegelungsphänomen (in englisch: latchup) durch
Erzeugung von parasitären PNP-Transistoren zwischen dem Substrat
und den aktiven Zonen der Transistoren vom P-Typ der Zellen
auftritt.
-
Um zu vermeiden, daß dieses Phänomen auftritt, verbindet
man daher den Knoten 15, mit dem die Wannen der
P-Transistoren der Zellen verbunden sind, mit dem Anschluß 20,
der eine höhere oder gleiche Spannung zu VP ausgibt. Der
Unterbrecher 18 wird daher geschlossen und der Unterbrecher
19 geöffnet. Wenn z.B. VP kleiner oder gleich VCC ist, gibt
der Anschluß 20 die Spannung VCC aus. Der Komparator 15
wird versorgt zwischen Masse und Spannung VCC. Die Spannung
VP kann sehr wohl größer als VCC sein. In diesem Fall wird
man folglich den Komparator 16 versorgen, und der Anschluß
20 wird eine Spannung ausgeben, die größer als VCC ist. Man
wird z.B. den Anschluß 20 mit dem Anschluß 22 verbinden.
-
Wie man gesehen hat, ist es von Vorteil, den Wert der
Spannung VB auf einen gegebenen positiven Wert zu begrenzen,
damit kein zu großes Gate-Wannen-Feld in den Transistoren
entsteht, was das Risiko bedeutete, diese zu zerstören,
wodurch die Pumpe ausfiele. Zum Beispiel wird man für VB =
Vread = 2,2 Volt wählen bei VCC = 5 Volt, wobei die
Spannung Vread die Spannung ist, die über den Anschluß 21
ausgegeben wird.
-
Sobald die Spannung V, die durch den Komparator 16
empfangen wird, größer als das Potential Vread ist, wird der
Knoten 15 mit dem Anschluß 20 verbunden. Wenn einmal die
Spannung V gleich oder kleiner Vread ist, verbindet man den
Knoten 15 mit dem Anschluß 21. Der Unterbrecher 19 wird
daher geschlossen und der Unterbrecher 18 geöffnet. Man
wird REF ≥ Vread wählen (z.B. REF = 1,8 Volt). Die
angehobene Spannung V wird vorzugsweise die Spannung sein, die
am Ausgang der ersten Zelle C'1 der Pumpe anliegt, damit
sichergestellt ist, daß kein Risiko eines latchup existiert
in irgendeiner der n-Zellen der Pumpe.