-
Die
vorliegende Erfindung bezieht sich auf eine ein-aus-gesteuerte Oszillatorschaltung,
welche zum Erlangen einer Energiesparfunktion und einer Taktstop-Standby-Funktion
für hochintegrierte
Schaltungen (LSI, "Large
Scale Integrated")
geeignet ist.
-
Gemeinhin
sind Oszillatorschaltungen bekannt, welche eine Kombination aus
einem Quarzoszillator und einer Verstärkerschaltung umfassen. In einigen
der Oszillatorschaltungen dieses Typs wird der Schwingungs- bzw.
Oszillationsbetrieb ein-aus-gesteuert durch das Steuern des Ausgangssignals
von der Verstärkerschaltung.
Beispielsweise ist aus der Japanischen Offenlegungsschrift Nummer HEI
6-29743 eine Oszillatorschaltung bekannt, welche folgendes umfasst:
ein NAND-Gatter (NICHT-ODER-Gatter) mit zwei Eingängen, einen Quarzoszillator
und einen Rückkopplungs-
bzw. Feedback-Widerstand,
welcher zwischen einem Eingangsanschluss und Ausgangsanschluss des NAND-Gatters
angebracht ist, und Resonanzkondensatoren, welche mit dem einen
Eingangsanschluss bzw. den Ausgangsanschlüssen des NAND-Gatters verbunden
sind, und wobei der andere Eingangsanschluss des NAND-Gatters wie
ein Steueranschluss funktioniert.
-
In
der obengenannten Oszillatorschaltung mit einem Steueranschluss
funktioniert das NAND-Gatter, wenn das an dem Steuer-Anschluss angelegte
Steuersignal auf einem hohen Pegel liegt, als ein Inverter, so dass
die Oszillatorschaltung als eine Spannungsverstärker-Schaltung arbeitet, um eine
Oszillationsausgabe bereitzustellen. Sobald das Steuersignal auf
einen niedrigen Pegel schaltet, wird die Ausgabe des NAND-Gatters
auf einem hohen Pegel fixiert, um den Schwingungs- bzw. Oszillationsbetrieb
auszuschalten oder zu deaktivieren. In Taktgebern mit sehr geringer
Spannung unter einer geringen Versorgungsspannung, wird eine beträchtliche Zeitdauer
benötigt,
bevor der Schwingungsbetrieb stabilisiert ist, nachdem das Steuersignal
auf den hohen Pegel geschaltet worden ist, um die Oszillatorschaltung
anzuschalten oder zu aktivieren. Die Offenbarung in der obengenannten
Japanischen Offenlegungs schrift ist darauf gerichtet, wie die zur
Stabilisierung des Oszillationsbetriebs nach einer Aktivierung der
Oszillatorschaltung notwendige Zeit reduziert werden kann.
-
US-A-4
864 255 ist als Grundlage für
den Oberbegriff des Anspruchs 1 verwendet worden und offenbart einen
Oszillator, welcher eine Oszillatorschaltung aufweist, einschließlich einer
NOT- bzw. NICHT-Schaltung mit ersten und zweiten Eingängen und
einem Ausgang, und welche in Reaktion auf ein an den ersten Eingang
der NICHT-Schaltung angelegtes Trigger- oder Auslösesignal
in einen Einsatzzustand versetzt wird. Eine Schaltung zur Frequenzbestimmung
ist zwischen dem zweiten Eingang und dem Ausgang der NICHT-Schaltung angelegt,
so dass die Ausgabe der NICHT-Schaltung ein Schwingungssignal mit
einer Frequenz ausgibt, welche durch die Schaltung zur Frequenzbestimmung
festgelegt ist. Ein Komparator weist einen Schwellwert-Pegel auf, welcher
von dem der NICHT-Schaltung unterschiedlich ist, und welcher mit
dem Ausgang der NICHT-Schaltung verbunden ist, um ein Steuersignal
zu erzeugen, wenn das Schwingungssignal den Schwellwert des Komparators überschreitet.
Weiterhin ist eine Ausgangsschaltung mit den Ausgängen der
Oszillatorschaltung und des Komparators verbunden, um das Triggersignal
zu erhalten, um das Oszillatorsignal auszugeben, nachdem das Triggersignal
erhalten und das Steuersignal erzeugt wurde.
-
Jedenfalls
haben die im Stand der Technik offenbarten ein-aus-gesteuerten Oszillatorschaltungen
verschiedene Nachteile, wie, dass ungewollte Störspitzen auftreten, wenn der
Schwingungsbetrieb ausgeschaltet wird und während einer Übergangsperiode,
bevor der Schwingungsbetrieb stabilisiert ist, nachdem er angeschaltet
worden ist, sowie ein nicht-balanciertes Lastverhältnis. Diese
Nachteile würden
zwangsläufig
dort zu einem unzuverlässigen Betrieb
führen,
wo eine Steuerung durchgeführt
wird, um die Oszillatorschaltung in einer bestimmten Betriebsumgebung
zu deaktivieren und dann die Oszillatorschaltung in dieser Umgebung
wieder zu aktivieren, um eine Leistungssteuerung bzw. -regelung
eines LSI durchzuführen
oder eine Überwachung
eines LSI durchzuführen.
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, eine Oszillatorschaltung
bereitzustellen, deren Schwingungsbetrieb ein-aus-gesteuert werden kann,
ohne eine der ungewollten Störspitzen
zu erzeugen, und welche eine Stabilisierung im Lastverhältnis und
im Ausgangs-Spannungspegel erreicht.
-
Zur
Lösung
der obengenannten Aufgabe stellt die vorliegende Erfindung eine
Oszillatorschaltung nach Anspruch 1 bereit. Vorteilhafte Ausgestaltungen
der vorliegenden Erfindung ergeben sich aus den abhängigen Ansprüchen.
-
Die
Oszillatorschaltung nach der vorliegenden Erfindung umfasst ein
Oszillatorschaltungshauptteil bzw. -körper, welches einen Oszillator,
eine steuerbare Verstärkerschaltung
und einen Steuerabschnitt zur Durchführung einer Ein/Aus-Steuerung des
Schwingungs- bzw. Oszillationsbetriebs des Oszillatorschaltungshauptteils
in Reaktion auf ein erstes Steuersignal einschließt, sowie
einen in einem Ausgabebereich des Oszillatorschaltungshauptteils
vorgesehenen Gatterbereich zum Maskieren bzw. Ausblenden einer daher
stammenden Oszillationsausgabe in Reaktion auf ein zweites Steuersignal.
-
Der
Gatterabschnitt ist im Ausgabeabschnitt des Oszillatorschaltungshauptteils
angeordnet, und zwar separat vom Steuerbereich zur Durchführung einer
Ein/Aus-Steuerung des Schaltungshauptteils, so dass die Oszillationsausgabe
maskiert und auf einen fixierten Pegel gesetzt ist in Reaktion auf
das zweite Steuersignal. Dieser Gatterbereich maskiert jede Störspitze,
welche, basierend auf dem ersten Steuersignal, zur Zeit des Ein-/Ausschaltens
des Schaltungshauptteils, auftritt, und verhindert daher zuverlässig das
Auftreten jeglicher Störspitzen
in der endgültigen
Oszillationsausgabe. Weiterhin ist eine stabile Oszillationsausgabe
gesichert, weil der Gatterabschnitt die Ausgabe maskiert, welche
nach dem Anschalten der Oszillatorschaltung erzeugt worden ist und
welche instabil im Lastverhältnis
und Pegel ist.
-
Solange
die ersten und zweiten Steuersignale synchron mit der Oszillationsausgabe
erzeugt werden, kann die obengenannte grundsätzliche Anordnung immer noch
Störspitzen
an den Flanken der ersten und zweiten Steuersignale in Abhängigkeit von
der Phasenbeziehung der Steuersignale zur Oszillationsausgabe erzeugen.
Um eine solche Möglichkeit
zu vermeiden, umfasst die Oszillatorschaltung weiterhin einen ersten
Synchronisationsschaltungsabschnitt zur Erzeugung des ersten Steuersignals
synchron mit der Oszillationsausgabe, wenn der Oszillationsbetrieb
des Oszillatorschaltungshauptteils ausgeschaltet wird, und einen
zweiten Synchronisationsschaltungsabschnitt zur Erzeugung des zweiten
Steuersignals synchron mit der Oszillatorausgabe, nachdem der Oszillationsbetrieb
des Oszillatorschaltungshauptteils angeschaltet worden ist.
-
Die
Oszillatorschaltung kann weiterhin umfassen: einen Zählabschnitt,
welcher angeordnet ist, um seinen Zählwert zurückzusetzen, wenn der Oszillationsbetrieb
des Oszillatorschaltungshauptteils ausgeschaltet wird, und um dann
die Oszillationsausgabe zu zählen,
nachdem der Oszillationsbetrieb des Oszillatorschaltungshauptteils
angeschaltet ist, um so eine Pulsausgabe beim Erreichen eines vorgegebenen
Zählwerts
zu erzeugen, und einen automatischen Erzeugungsabschnitt zum Erzeugen
des zweiten Steuersignals in einer solchen Weise, dass die Oszillationsausgabe
beim Ausschalten des Schaltungshauptteils maskiert ist und dann
nach dem Einschalten des Schaltungshauptteils maskiert bleibt, bis
der Zählabschnitt
die Pulsausgabe erzeugt. Verbesserte Steuerbarkeit ist daher durch
die interne automatische Erzeugung des zweiten Steuersignals mittels
des Zählers
und des Synchronisationsabschnitts, aufbauend auf dem ersten Steuersignal,
garantiert.
-
In
einer bevorzugten Ausführungsform
können
weiterhin die steuerbare Verstärkerschaltung, der
Gatterabschnitt und der erste und zweite Synchronisationsschaltungsabschnitt
auf einem LSI-Chip integriert sein, und das LSI kann einen Steuerausgabeanschluss
umfassen zur Bereitstellung entweder des ersten Steuersignals oder
eines durch Verarbeitung des ersten Steuersignals erzeugten Signals
außerhalb
des LSI, um eine verlängerte Zeitspanne
während
eines Steuerausgabesignals zu haben, sowie einen Steuerungseingangsanschluss zum
Einbringen – von
außerhalb
des LSI – eines Steuerungseingangssignals,
welches an den zweiten Synchronisationsschaltungsabschnitt geliefert
wird, um automatisch das zweite Steuersignal zu erzeugen. Mit dieser
Anordnung wird eine bevorzugte Oszillatorschaltung erreicht, welche
auf einem LSI-Chip vorhanden ist. Die in Form von LSI-Anschlüssen bereitgestellten
Steuerungsausgangs- und -eingangsanschlüsse können direkt miteinander verbunden sein.
Durch das im Bedarfsfalle Anschließen einer separaten Schaltung
mit zeitkonstanter Verzögerung an
das LSI, kann die Maskierungszeit während einer Übergangsperiode
der Oszillationsausgabe sehr einfach außerhalb des LSI angepasst werden.
-
Nun
werden die bevorzugten Ausführungsformen
der vorliegenden Erfindung weiter unten mit Bezug auf die zugehörigen Zeichnungen
im Detail beschrieben.
-
1 ist
ein Diagramm, welches eine Oszillatorschaltung in Übereinstimmung
mit einer ersten Ausführungsform
der vorliegenden Erfindung zeigt;
-
2 ist
eine Auftragung über
die Zeit, welche den allgemeinen Betrieb der ersten Ausführungsform
erklärt;
-
3 ist
ein Diagramm, welches eine Oszillatorschaltung in Übereinstimmung
mit einer zweiten Ausführungsform
der vorliegenden Erfindung zeigt;
-
4 ist
eine Auftragung über
die Zeit, welche den allgemeinen Betrieb der zweiten Ausführungsform
erklärt;
-
5 ist
ein Diagramm, welches eine Oszillationsschaltung in Übereinstimmung
mit einer dritten Ausführungsform
der vorliegenden Erfindung zeigt;
-
6 ist
eine Auftragung über
die Zeit, welche den allgemeinen Betrieb der dritten Ausführungsform
erklärt;
-
7 ist
ein Diagramm, welches eine Oszillatorschaltung in Übereinstimmung
mit einer vierten Ausführungsform
der vorliegenden Erfindung zeigt; und
-
8 ist
eine Auftragung über
die Zeit, welche den allgemeinen Betrieb der vierten Ausführungsform
erklärt.
-
In 1 ist
eine allgemeine Anordnung einer Oszillatorschaltung in Übereinstimmung
mit einer ersten Ausführungsform
der vorliegenden Erfindung gezeigt. Der Hauptteil oder -körper der
Oszillatorschaltung 10 umfasst ein erstes NAND-Gatter 11 mit zwei
Eingängen,
einen Rückkopplungs-Widerstand 12 und
einen Quarz- oder Keramikoszillator 13, verbunden zwischen
einem Eingangsanschluss N1 und Ausgabeanschluss N2 des NAND-Gatters 11,
Kondensatoren C1 bzw. C2, angebracht zwischen dem einen Eingangsanschluss
N1 des NAND-Gatters 11 und dem Bezugspotential und zwischen
dem Ausgabeanschluss N2 und dem Bezugspotential. Der andere Eingangsanschluss
N3 des ersten NAND-Gatters 11 wirkt als ein Steueranschluss 17,
durch den ein erstes Steuersignal CTR1 aufgenommen wird, um eine
Ein/Aus-Steuerung
des Oszillationsbetriebs der Schaltung durchzuführen.
-
Der
Ausgabeanschluss N2 des Schaltungshauptteils bzw. -körpers 10 ist
mit einem Eingangsanschluss eines zweiten Zwei-Eingangs-NAND-Gatters 16 über zwei
Inverter 15 und 16 verbunden. Der andere Eingangsanschluss
des zweiten NAND 16 ist mit einem Steueranschluss 18 verbunden,
durch den ein zweites Steuersignal CTR2 eingegeben wird. Dieses
zweite NAND-Gatter 16 ist vorgesehen, um die Oszillationsausgabe
als Reaktion auf das zweite Steuersignal CTR2 für eine vorbestimmte Zeitdauer zu
maskieren. Die resultierende maskierte Oszillationsausgabe wird
als eine endgültige
Takt-Ausgabe MCK
bereitgestellt.
-
Der
allgemeine Betrieb der Oszillatorschaltung in Übereinstimmung mit der ersten
Ausführungsform
wird weiter unten mit Bezug auf 2 erklärt werden.
Wenn das erste Steuersignal CTR1 auf einem hohen Pegel ist, fungiert
das erste NAND-Gatter 11 als ein Gegentaktverstärker, um
eine Schwingung zu erzeugen. 2 zeigt Änderungen
der Wellenform verschiedener Signale, die auftreten, wenn das erste
Steuersignal CTR1 zu einem Zeitpunkt t1 auf einen niedrigen Pegel
geschaltet wird, um die Schwingung auszuschalten oder zu deaktivieren, und
um dann den Oszillationsbetrieb zu einem Zeitpunkt t2 wieder anzuschalten
oder zu aktivieren. Wie gezeigt, sind der Takt XCK0, welcher aus
dem Invertieren der Ausgabe des Anschlusses N2 über den Inverter 14 resultiert,
und der Takt XCK1, der am Anschluss N1 abgegriffen wird, in Phase
zueinander, wenn die Oszillatorschaltung sich in einem stabilen Schwingungszustand
befindet.
-
Nachdem
das erste Steuersignal CTR1 zu einem Zeitpunkt t2 von einem niedrigen
Pegel zu einem hohen Pegel geändert
worden ist, um einen Wechsel von einem Schwingungs-Aus-Zustand zu einem
Schwingungs-Ein-Zustand zu bewirken, bedarf es einer Startperiode
von t2 bis t3 und einer folgenden Übergangsperiode von t3 bis
t4, bevor eine stabile Schwingungsausgabe erreicht wird. Die für die Stabilisierung
der Ausgabe nötige
Gesamtzeit, welches die Summe der Start- und der Übergangsperioden
ist, liegt zwischen 10 und 100 ms, wenn eine Quarzoszillator verwendet
wird, oder zwischen 1 und 5 ms, wenn ein Keramikschwinger verwendet
wird. Wie auch immer, ist es aus der Figur ersichtlich, dass stabile
Pegel und eine Synchronisation des Oszillator-Ausgabe-Takts XCK1 im Übergangszustand
nicht garantiert sind, so dass dazu geneigt wird, dass Störspitzen
im Oszillations-Ausgabe-Takt XCK0 auftreten sowie ein zufälliges Lastverhältnis.
-
Um
solche Nachteile zu vermeiden, ist das zweite Steuersignal CTR2
in dieser Ausführung
zum Zeitpunkt t1 auf einen niedrigen Pegel gesetzt, wenn das erste
Steuersignal CTR1 auf einen niedrigen Pegel umgeschaltet wird, um
den Oszillationsbetrieb auszuschalten, und wird für eine Oszillations-Aus-Periode
auf dem niedrigen Pegel gehalten sowie für die obengenannte Gesamt-Zeitperiode, welche
für die
Ausgabestabilisierung notwendig ist, und wird dann zu einem Zeitpunkt
t4 wieder auf den hohen Pegel gesetzt. Während dieser Perioden ist die
Ausgabe des zweiten NAND-Gatters 16 auf dem hohen Pegel
fixiert, was zu einer maskierten Schwingungsausgabe führt. Danach
ist ein stabilisierter endgültiger
Takt MCK erreicht.
-
Daher
können
Störspitzen,
welche zu dem Moment auftreten, wenn der Oszillationsbetrieb an- bzw.
ausgeschaltet wird, ebenfalls maskiert werden. Ein Ausgabesignal,
welches im Lastverhältnis
und im Pegel instabil ist, wird ebenso maskiert, und daher lässt sich
eine stabile Oszillationsausgabe erreichen.
-
In 3 ist
eine Oszillatorschaltung in Übereinstimmung
mit einer zweiten Ausführungsform
der vorliegenden Erfindung gezeigt. In 3 werden Elemente
und Signale, welche zu denen der ersten Ausführungsform in 1 korrespondieren,
durch die gleichen Bezugszeichen wie in 1 bezeichnet und
werden hier nicht im Detail beschrieben, um unnötige Wiederholungen zu vermeiden.
Die zweite Ausführungsform
ist durch die Bereitstellung eines ersten D- und eines zweiten D-Flip-Flops 31 und 34 als
Synchronisationsschaltungsmittel zur Synchronisation der ersten
und zweiten Steuersignale CTR1 bzw. CTR2 mit einem Schwingungsschaltungs-Ausgabe-Takt
XCK0, gekennzeichnet.
-
Das
erste D-Flip-Flop 31 hat einen Takt-Eingangs-Anschluss,
an den der Schwingungsschaltungs-Ausgabe-Takt XCK0 eingegeben wird,
und einen Dateneingangsanschluss, an den das Steuersignal I1 von
einem Steueranschluss 35 eingegeben wird. Dieses Steuersignal
I1 wird auch an einen Rücksetzanschluss
des ersten D-Flip-Flops 31 angelegt, nachdem es mittels
eines Inverters 42 invertiert worden ist. Daher ist das
Flip-Flop 31 als ein direkt gesetztes Flip-Flop konstruiert.
Das Ausgabesignal des Flip-Flops 31 wird, als das erste
Steuersignal CTR1, zu dem einen Eingangsanschluss des NAND-Gatters 11 im
Hauptteil der Oszillatorschaltung 10 geliefert.
-
Das
zweite D-Flip-Flop 34 hat einen Takt-Eingangs-Anschluss,
an den ein Ausgangssignal des NAND-Gatters 33 angelegt
wird, welches eine NICHT-ODER-Verknüpfung ist
zwischen einem Ausgabetakt, welcher sich aus dem Invertieren des Oszillatorschaltungs-Ausgabe-Takts
XCK0 über
einen Inverter 15 ergibt, und einem Steuersignal I2, welches
von einem Steueranschluss 36 ausgegeben wird. Der Dateneingabeanschluss
des Flip-Flops 34 ist auf einem hohen Pegel (Speisespannung)
fixiert, und das erste Steuersignal CTR1 wird an dem Rücksetzanschluss
des Flip-Flops 34 eingegeben. Daher ist das Flip-Flop 34 als
ein direktes Rücksetz-Flip-Flop
ausgelegt.
-
Der
allgemeine Betrieb der Oszillatorschaltung gemäß der zweiten Ausführungsform
wird weiter unten im Bezug auf die zeitliche Darstellung von 4 erklärt. Die
erste Ausführungsform
gemäß 1 synchronisiert
nicht die ersten und zweiten Steuersignale CR1 und CR2 mit dem Ausgabetakt und
kann daher die Möglichkeit
einer Erzeugung von Störspitzen
nicht komplett eliminieren. 4 zeigt, wie
ungewollte Störspitzen
im endgültigen
Oszillations-Ausgabe-Takt
MCK für
den Fall entstehen, dass die asynchronen Steuersignale I1 und I2
direkt als erste und zweite Steuersignale der ersten Ausführungsform
verwendet werden. Somit kann, falls das Steuersignal I2 auf einen
niedrigen Pegel schaltet, wenn der endgültige Ausgabetakt MCK an einem niedrigen
Pegel liegt, eine Störspitze
P1 in dem Moment auftreten, wenn der Oszillationsbetrieb – wie gezeigt – ausgeschaltet
wird. Eine zweite Störspitze P2
kann in dem Moment auftreten, wenn der Oszillationsbetrieb angeschaltet
wird.
-
Mit
Blick auf das vorher Gesagte ist die zweite Ausführungsform aus 4 dazu
ausgelegt, verlässlich
das Auftreten solcher Störspitzen
in der folgenden Art und Weise zu vermeiden. Dies bedeutet in Bezug
auf die zweite Ausführungsform,
dass dann, wenn das Steuersignal I1 auf einen niedrigen Pegel geschaltet
wird, um den Oszillationsbetrieb zu einem Zeitpunkt t1, wenn der
Ausgabetakt XCK0 auf einem niedrigen Pegel liegt, auszuschalten,
das Ausgabesignal des ersten Flip-Flops 31 während der
Anstiegszeit (t2) des Ausgabetakts XCK0 auf einen niedrigen Pegel
geschaltet wird. Dies bedeutet, dass, während der Oszillationsbetrieb
ausgeschaltet ist, das erste Steuersignal CTR1 auf einen niedrigen
Pegel synchron mit der Anstiegszeit des Ausgabetakts XCK0 schaltet.
Danach wird, als Reaktion darauf, dass das erste Steuersignal CTR1
auf den niedrigen Pegel geschaltet wird, der Schwingungsbetrieb
deaktiviert und der endgültige
Ausgabetaktpegel fixiert, so dass das Auftreten von Störspitzen
verhindert wird, wenn der Schwingungsbetrieb ausgeschaltet ist.
-
Als
Reaktion darauf, dass das erste Steuersignal CTR1 auf einen niedrigen
Pegel schaltet, wird der zweite Flip-Flop 34 direkt zurückgesetzt.
Entsprechend schaltet das zweite Steuersignal CTR2 auf einen niedrigen
Pegel, und zwar unabhängig
von dem Zeitpunkt, an dem das Steuersignal I2 auf den niedrigen
Pegel geschaltet wird, wie in 4 gezeigt.
-
Sobald
das Steuersignal I1 zum Zeitpunkt t3 auf den hohen Pegel geschaltet
wird, so dass das erste Steuersignal CTR1 auf den hohen Pegel schaltet,
um die Oszillatorschaltung wieder anzuschalten, erhält man eine
stabile Oszillationsausgabe nach einer Startperiode von t3 bis t4
und der folgenden Übergangsperiode
von t4 bis t5, wie vorher erwähnt. Nachdem
das Steuersignal I2 zu einem Zeitpunkt t6 auf den hohen Pegel schaltet,
bewirkt dann der niedrige Pegel des Ausgabetakts XCK0, dass das NAND-Gatter 33 einen
negativen Puls ausgibt, welcher als ein Takt für das zweite Flip-Flop 34 wirkt.
-
Falls
daher, wie in 4 gezeigt, der Zeitpunkt, an
dem das Steuersignal I2 auf den hohen Pegel schaltet, innerhalb
einer Niedrig-Pegel-Periode des Ausgabetakts XCK0 liegt, ist die
Ausgabe des zweiten Flip-Flops 34 dann zu einem Zeitpunkt
T7 auf den hohen Pegel geschaltet, wenn der Ausgabepegel des Takt
XCK0 ansteigt. Dies bedeutet, dass dann, wenn die Oszillatorschaltung
angeschaltet wird, das zweite Steuersignal CTR2 auf den hohen Pegel
ansteigt, und zwar synchron mit der Anstiegszeit des Ausgabetakts
XCK0. In Reaktion darauf, dass das zweite Steuersignal CTR2 auf
den hohen Pegel ansteigt, wird die Maskierung aufgehoben, und der
endgültige
Ausgabetakt MCK wird erreicht, so dass eine ungewollte Störspitze
auch dann zuverlässig
verhindert wird, wenn die Oszillatorschaltung angeschaltet ist.
-
In
den oben beschriebenen Ausführungsformen
ist es notwendig, dass das Steuersignal zur Ein/Aus-Steuerung des
Hauptteils 10 der Oszillatorschaltung (CTR1 im Beispiel
aus 1, oder I1 im Beispiel aus 3) und das
Steuersignal zum Maskieren der Oszillatorausgabe für eine vorbestimmte Periode,
um den endgültigen
Ausgabetakt MCK (CTR2 im Beispiel von 1, oder
I2 im Beispiel von 3) bereit zu stellen, in einer
weiteren oder externen Schaltung erzeugt werden. Dies ist so, weil
die extern generierten Steuersignale vorteilhaft in der Beziehung
sind, dass sie geeignet verwendet werden können, und zwar unabhängig von
der Art des verwendeten Oszillators oder der Kapazität des Kondensators.
-
Jedoch
muss in den oben beschriebenen Ausführungsbeispielen das Steuersignal
CTR2 oder I2 zum Maskieren der Oszillationsausgabe für eine Zeitspanne
generiert werden, die ausreichend ist, dass die Oszillationsausgabe
vollständig
stabilisiert ist. Wenn ein solches Mittel zur Erzeugung des Steuersignals
durch eine periphere Hardwareschaltung erzeugt werden muss, tendieren
die Schaltungen zu großen
Ausmaßen
und ergeben ein Sicherheitsproblem. Wenn das Mittel zur Erzeugung
des Steuersignals in einem Mikrocomputer oder einer Software, welche
mittels eines Mikroprozessors, welcher mit einem Hostcomputer verbunden
ist, implementiert werden muss, gibt es eine Tendenz hin zu höheren Lasten
auf das Programm, wie beispielsweise für die Timer-Steuerung.
-
5 zeigt
eine Oszillatorschaltung in Übereinstimmung
mit einer dritten Ausführungsform
der Erfindung, in der das maskierende Steuersignal automatisch intern
in der Schaltung generiert wird, um die gerade genannten Probleme
zu vermeiden. Diese Ausführungsform
ist durch die Bereitstellung eines Zählers 51, eines D-Flip-Flops 52 und
eines Decoders 53 gekennzeichnet, um intern ein zweites
oder maskierendes Steuersignal CTR2 auf der Basis des ersten Steuersignals
CTR1, welches zur Oszillations-Aus-Steuerung von extern zugeführt wird,
zu generieren.
-
Der
Zähler 51 wird
in Reaktion auf die abfallende Flanke des ersten Steuersignals CTR1
zurückgesetzt
und macht mit seinem Zählen
weiter unter Verwendung, als Takte der invertierten Signale der Ausgabetakte
XCK0, welche eine Instabilität
der Oszillatorschaltung, welche angeschaltet worden ist, enthalten.
Der Decoder 53 ist ausgestaltet, um bei Ankunft an einem
vorgegebenen Zählerstand
n des Zählers 51 einen
Puls auszugeben. In dieser Ausführungsform
kann der Decoder 53 so programmiert sein, dass er jedes
von verschiedenen decodierten Werten in Reaktion auf ein Auswahlsignal
SEL ausgibt, oder so, dass er bei Ankunft an einem vorgegebenen
Zählerstand
des Zählers 51 eine
Pulsausgabe erzeugt.
-
Das
Flip-Flop 52 korrespondiert mit dem zweiten Flip-Flop 34 in
der zweiten Ausführungsform von 3,
welcher einen auf einem hohen Pegel fixierten Dateneingang sowie
einen Rücksetzungsanschluss,
an den das erste Steuersignal CTR1 angelegt wird, aufweist. Das
Ausgabesignal des Decoders 43 wird als Takt in das Flip-Flop 52 eingespeist,
worauf in Reaktion darauf das Flip-Flop 52 das zweite Steuersignal
CTR2 erzeugt.
-
Daher
ergeben der Zähler 51 und
der Decoder 53 zusammen eine Art von Pulsbreiten-Vergrößerungsschaltung,
welche so funktioniert, dass sie die Anstiegszeit des zweiten Steuersignals
CTR2 verzögert,
welches vom Flip-Flop 52 auf der Basis des ersten Steuersignals
CTR1 erzeugt worden ist, und zwar um eine vorbestimmte Zeit relativ
zu der des ersten Steuersignals CTR1.
-
6 ist
eine Darstellung einer zeitlichen Abfolge, welche den allgemeinen
Betrieb der dritten Ausführungsform
erklärt.
Zum Zeitpunkt t1, wenn das erste Steuersignal CTR1 auf einen niedrigen
Pegel schaltet, wird die Oszillatorschaltung ausgeschaltet, so wie
in den anderen Ausführungsformen.
Zur gleichen Zeit wird der Flip-Flop 52 zurückgesetzt,
so dass das Ausgabesignal OP2 des Flip-Flops 52, d. h. das
zweite Steuersignal CTR2, auf den niedrigen Pegel absinkt, und der
Zähler 51 ebenfalls
zurückgesetzt
wird. Sobald dann das erste Steuersignal CTR1 zu einem Zeitpunkt
t2 auf den hohen Pegel angestiegen ist, um die Oszillatorschaltung
wieder anzuschalten, zählt
der Zähler 51 Takte
weiter, welche die Instabilität
der Oszillatorschaltung 10 enthalten.
-
Der
Decoder 53 ist zur Erzeugung eines Ausgabepulses OP1 voreingestellt,
wenn der Zähler 51 den
Zählerstand
n nach einer Startperiode von t2 bis t3 und einer folgenden Übergangsperiode
von t3 nach t4 erreicht hat. Der Ausgabepuls OP1, der vom Decoder 53 zum
Zeitpunkt t5 erzeugt worden ist, wird als ein Takt an das Flip-Flop 52 angelegt,
so dass das Flip-Flop 52 zurückgesetzt wird und seine Ausgabe OP2,
d. h. das zweite Steuersignal CTR2, auf einen hohen Pegel schaltet.
Daraus folgt, dass das Maskieren so aufgelöst wird, dass der endgültige Ausgabetakt
MCK im Folgenden zu einem Zeitpunkt t6 startend bereitgestellt wird.
-
Bezüglich der
dritten Ausführungsform
wie oben beschrieben, wird das zweite Steuersignal CTR2 zum Maskieren
der Oszillationsausgabe automatisch innerhalb der Oszillatorschaltung
dergestalt generiert, dass es auf den niedrigen Level synchron mit
dem Abfall des ersten Steuersignals CTR1 abfällt und dann wieder synchron
mit dem Ausgabetakt ansteigt, nachdem die Zahl der danach erzeugten
Ausgabetakte einen vorbestimmten Wert erreicht hat. Weiterhin ist
es, weil die Pulsbreiten-Vergrößerungsschaltung,
welche den Zähler 51 und
den Decoder 53 umfasst, variabel durch das Auswahlsignal
SEL kontrollierbar ist, möglich,
die Wiederherstellungsstartperiode optimal festzusetzen, und zwar
abhängig
von der Schwingungscharakteristik der Oszillatorschaltung. Falls
die Oszillatorschaltung eine besonders hervorragende Schwingungscharakteristik
zeigt, kann die notwendige Wiederherstellungsperiode bedeutend reduziert
werden, und zwar ohne eine unnötigerweise
lange Maskierungsperiode.
-
Es
ist vorteilhaft, wenn die Zahl der Bits im Zähler 51 und der Decodierwert
n des Decoders 53 optimal in Abhängigkeit von der Schwingungsfrequenz
und der Startcharakteristik (d. h. der zur Stabilisierung der Ausgabe
nach einer Aktivierung notwendigen Zeit) der Oszillatorschaltung,
festgesetzt werden. Im Allgemeinen gilt, dass, je höher die Schwingungsfrequenz
ist, desto kürzer
die Startperiode nach der An-Steuerung und der Übergangsperiode vor der Ausgabe-Stabilisierung
ist. Während
der Startperiode wird kein Ausgabetakt XCK0, der zur Betätigung des
Zählers 51 ausreichen
würde,
erzeugt, und daher ist es nicht notwendig, die Zahl der Stufen im
Zähler 51 proportional
zur Schwingungsfrequenz zu steigern. Gewünschte Ergebnisse können durch
Festsetzen der Zahl der Stufen im Zähler 51 und des Decodierwerts
dergestalt erreicht werden, dass eine Periode ausreichend abgedeckt
wird, wenn der Zähler 51 sich
im Übergangsbetrieb
in der Nachbarschaft eines vorbestimmten Spannungs-Schwellwert-Pegels
befindet.
-
7 zeigt
die allgemeine Ausgestaltung einer Oszillatorschaltung in Übereinstimmung
mit einer vierten Ausführungsform
der Erfindung, in dem ein durch eine strichpunktierte Linie umschlossener
Teil in einer LSI-internen Schaltung implementiert ist. In dieser
Ausführungsform
sind ein Rückkopplungs-Widerstand 12,
ein Oszillator 13 und Kondensatoren C1 und C2 mit den Anschlüssen 75 und 76 des
LSI verbunden. Alternativ können
der Rückkopplungs-Widerstand 12 und
die Kondensatoren C1 und C2 innerhalb des LSI bereitgestellt werden.
Innerhalb des LSI werden auch andere Elemente der Oszillatorschaltung
bereitgestellt, so wie eine erste Synchronisationsschaltung 71 zur
synchronen Erzeugung eines ersten Steuersignals CTR1, eine zweite
Synchronisationsschaltung 72 zur synchronen Erzeugung eines
zweiten Steuersignals CTR2 und eine Pulsbreiten-Vergrößerungsschaltung 73 zur
Verzögerung
der Anstiegszeit des ersten Steuersignals CTR1.
-
In
einer vierten Ausführungsform
korrespondiert die erste Synchronisationsschaltung 71 zum D-Flip-Flop 31 und
zum Inverter 32 in der zweiten Ausführungsform von 3,
und das Steuersignal I1 wird mittels eines externen Steueranschlusses 77 zu dieser
Schaltung 71 geliefert. Nachdem daher das Steuersignal
I2 auf dem niedrigen Pegel schaltet, erzeugt diese Synchronisationsschaltung 71 das
erste Steuersignal CTR1, das synchron mit der Anstiegszeit des Ausgabetakts
in seinem Pegel fällt,
wie vorher in Verbindung mit der zweiten Ausführungsform beschrieben. Die
zweite Synchronisationsschaltung 72 korrespondiert zu dem
Flip-Flop 34 aus 3 oder dem
Flip-Flop 52 in der dritten Ausführungsform in 5 und
erzeugt das zweite Steuersignal CTR2. Weiterhin korrespondiert die
Pulsbreiten-Vergrößerungsschaltung 73 mit
dem Zähler 51,
dem Decoder 53 und dem Flip-Flop 52 der dritten
Ausführungsform aus 5.
-
Das
Steuerungsausgabesignal OP2, welches von der Pulsbreiten-Vergrößerungsschaltung 73 erzeugt
wird, wird durch einen Steuerungsausgangs anschluss 79 des
LSI abgegriffen. Weiterhin wird das Steuerungseingabesignal OP3,
welches zur Synchronisationsschaltung 72 zur Erzeugung
des zweiten Steuersignals CTR2 (welches mit dem internen Steuersignal
I2 in der Ausführungsform
aus 3 korrespondiert) geliefert werden soll, durch
einen Steuerungseingangsanschluss 78 eingeführt. In 7 ist
eine Schaltung 74 mit konstanter Verzögerungszeit mit dem LSI zwischen
den Steuerungsausgangs- und
-eingangsanschlüssen 79 und 78 verbunden.
-
Die
Schaltung 74 mit konstanter Verzögerungszeit arbeitet so, dass
das Steuerungsausgabesignal OP2, welches von der Pulsbreiten-Vergrößerungsschaltung 73 genommen
wird, um eine vorbestimmte Zeit verzögert wird, und das so verzögerte Signal
an den Steuerungseingangsanschluss 78 als das Steuerungseingabesignal
OP3 einspeist. Die Schaltung 74 mit konstanter Verzögerungszeit
kann beispielsweise als eine aus einem Widerstand und einem Kondensator
aufgebaute Verzögerungsschaltung
vorliegen, oder als monostabile Kippschaltung.
-
In
einer alternativen Anordnung kann das erste Steuersignal CTR1 direkt
als das Steuerungsausgabesignal OP2 herausgeführt werden, ohne die Pulsbreiten-Vergrößerungsschaltung 73 innerhalb des
LSI vorzusehen.
-
Die
Schaltung 74 mit konstanter Verzögerungszeit mit dem LSI zu
verbinden, ist nur eine Form der Implementierung und das Steuerungseingabesignal
OP3, welches durch den Steuerungseingangsanschluss 78 eingeführt wird,
kann von einer anderen Schaltung als der in der Ausführungsform
von 3 generiert werden. Alternativ kann der Steuerungsausgangsanschluss 79 direkt
mit dem Steuerungseingangsanschluss 78 gekoppelt sein,
so dass das Steuerungsausgabesignal OP2 von der Pulsbreiten-Vergrößerungsschaltung 73 direkt
als das Steuerungseingabesignal OP3 an den Anschluss 78 geliefert
werden, um das zweite Steuersignal CTR2 zu erzeugen.
-
8 zeigt
eine zeitabhängige
Darstellung, welche den allgemeinen Betrieb der Ausführungsform
aus 7 erklärt,
wo die Schaltung 74 mit konstanter Verzögerungszeit mit dem LSI verbunden
ist. In gleicher Weise wie in den anderen Ausführungsformen wird das erste
Steuersignal CTR1 durch die erste Synchronisationsschaltung 71 auf
der Basis des internen Steuersignals I1 erzeugt, und die Pulsbreiten-Vergrößerungsschaltung 73 erzeugt
auf der Basis des ersten Steuersignals CTR1 das Steuerungsausgabesignal
OP2, dessen Pulsweite um einen Faktor Δt2 vergrößert worden ist. In dem Fall,
in dem die Schaltung 74 mit konstanter Verzögerungszeit
eine einfache Verzögerungsschaltung
ist, erhält man
ein Steuerungseingabesignal OP3-A, dessen ansteigende und fallende
Flanken – wie
in 8 gezeigt – flacher
gemacht wurden als Ergebnis, dass das Steuerungsausgabesignal OP2,
welches an dem Steuerungsausgabeanschluss 79 abgegriffen
wurde, die Schaltung 74 mit konstantem Zeitverzug passiert hat.
-
Falls
der Steuerungseingangsanschluss 78 eine Schmitt-Trigger-Funktion
aufweist, erhält
man das interne Steuersignal I2 vom Steuerungseingabesignal OP3-A,
dessen Anstiegs- und Abfallzeiten um einen Faktor Δt1 bzw. Δt2 bezüglich des
Steuerungsausgabesignals OP2 verzögert sind. Auf der Basis dieses
internen Steuersignals I2, erzeugt die zweite Synchronisationsschaltung 72 das
zweite Steuersignal CTR2, um die Ausgabe zu maskieren. Daher erhält man eine
stabile Oszillationsausgabe, falls die Niedrigpegel-Periode des
internen Steuersignals I2 lang genug ist, um eine Zeitzone abzudecken,
welche vom schwingungsabregenden Zeitpunkt t1 durch eine Startperiode
von t3 bis t4 nach einer Reaktivierung der Oszillatorschaltung bis
zu einer Ausgabestabilisierungsperiode von t4 bis t5 abzudecken.
In einem solchen Fall, in dem die Schaltung 74 mit konstanter
Zeitverzögerung
eine monostabile Kippschaltung enthält, in dem das erste Steuersignal
CTR1 abgegriffen und an die Schaltung 74 mit konstanter
Zeitverzögerung
angelegt wird, ist es möglich,
ein Steuerungseingangssignal OP3-B zu erhalten, welches eine Breite Δt4 aufweist,
das synchron mit der Abfallzeit des ersten Steuersignals CTR1 ist.
In diesem Fall erlaubt es die Auswahl der Zeitbreite Δt4, auch
eine stabile Ausgabe durch eine Maskierung der unstabilen Ausgabe
zu erreichen.
-
In
Bezug auf die vierte Ausführungsform,
wie sie oben beschrieben ist, kann das maskierende Steuersignal
CTR2 automatisch dadurch erzeugt werden, dass die Pulsbreiten-Vergrößerungsschaltung 73 intern
innerhalb des LSI vorgesehen ist und durch ein direktes Verbinden
des Steuernden Anschlusses 79 mit dem Steuerungseingangsanschluss 78.
Für den
Fall, dass eine ausreichende Zeit zum Maskieren der Oszillationsausgabe
nicht sichergestellt werden kann aufgrund eines Mangels an Zählschritten
in der Pulsbreiten-Vergrößerungsschaltung 73 oder ähnlichem
die notwendige Maskierungszeit durch Verbinden einer einfachen Schaltung 74 mit konstanter
Verzögerungszeit
mit dem LSI bereitgestellt werden.
-
Wo
weiterhin keine Pulsbreiten-Vergrößerungsschaltung 73 vorgesehen
ist, und das erste Steuersignal CTR1 direkt abgegriffen wird, ist
es manchmal wahrscheinlich, dass die notwendige Maskierungszeit
nicht durch bloßes
Verzögern
des Signals CTR1 und seine Einspeisung durch den Steuerungseingangsanschluss 78 bereitgestellt
wird. In einem solchen Falle ist es erlaubt, automatisch ein zweites
Steuersignal CTR2 zu erzeugen, welches die notwendige Pulsweite
durch die Verwendung einer monostabilen Kippschaltung als Schaltung 74 mit konstanter
Zeitverzögerung
aufweist.
-
Wie
bis hierhin beschrieben, ist die vorliegende Erfindung dadurch gekennzeichnet,
dass das Gatter-Mittel zum selektiven Steuern der Mitnahme der Oszillationsausgabe
im Ausgabebereich vorgesehen ist, und zwar separat von dem Steuerungsmittel
zur Durchführung
einer Ein-Aus-Steuerung der Oszillatorschwingung, und dass dieses
Merkmal verlässlich
verhindert, dass die endgültige
Ausgabe negativ durch Störspitzen
beeinträchtigt
wird, welche während
der Zeit einer Deaktivierung des Oszillatorschaltungshauptteils
und während
der instabilen Ausgabeperiode nach Aktivierung der Oszillatorschaltung
auftreten, wodurch eine endgültige,
im Pegel und Lastverhältnis
stabile, Oszillationsausgabe erreicht wird.