DE69525850T2 - System und verfahren zur verarbeitung von speicherdaten und kommunikationssystemen mit diesem system - Google Patents

System und verfahren zur verarbeitung von speicherdaten und kommunikationssystemen mit diesem system

Info

Publication number
DE69525850T2
DE69525850T2 DE69525850T DE69525850T DE69525850T2 DE 69525850 T2 DE69525850 T2 DE 69525850T2 DE 69525850 T DE69525850 T DE 69525850T DE 69525850 T DE69525850 T DE 69525850T DE 69525850 T2 DE69525850 T2 DE 69525850T2
Authority
DE
Germany
Prior art keywords
memory
data
address
variables
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69525850T
Other languages
English (en)
Other versions
DE69525850D1 (de
Inventor
Oleg Avsan
Klaus Wildling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE69525850D1 publication Critical patent/DE69525850D1/de
Application granted granted Critical
Publication of DE69525850T2 publication Critical patent/DE69525850T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/07—Glass compositions containing silica with less than 40% silica by weight containing lead
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/07—Glass compositions containing silica with less than 40% silica by weight containing lead
    • C03C3/072—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/07—Glass compositions containing silica with less than 40% silica by weight containing lead
    • C03C3/072—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron
    • C03C3/074—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron containing zinc
    • C03C3/0745—Glass compositions containing silica with less than 40% silica by weight containing lead containing boron containing zinc containing more than 50% lead oxide, by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/10—Frit compositions, i.e. in a powdered or comminuted form containing lead
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/10—Frit compositions, i.e. in a powdered or comminuted form containing lead
    • C03C8/12—Frit compositions, i.e. in a powdered or comminuted form containing lead containing titanium or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/22—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
    • G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/06553—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of a combination of metals and oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Non-Adjustable Resistors (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Conductive Materials (AREA)
  • Communication Control (AREA)
  • Advance Control (AREA)

Description

    TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein System und ein Verfahren, die jeweils in den Ansprüchen 1 und 15 aufgezeigt sind.
  • Die Erfindung betrifft auch ein Kommunikationssystem mit einem derartigen System zum Verarbeiten von Speicherdaten.
  • Eine Speicherkommunikation für gespeicherte Datenvariable innerhalb eines Datenverarbeitungssystems verbraucht oft einen großen Teil der Kapazität, die innerhalb der Datenkommunikationseinheit zur Kommunikation zwischen der Stelle zum Speichern der Variablen und der Einheit zur Datenverarbeitung verfügbar ist.
  • Es ist normal, dass eine Anzahl von Variablen den Speicherbereich eines Wortes gemeinsam nutzt. Unter einem Speicherpackungsgesichtspunkt ist es effizient, dass Variable den Speicherbereich eines Wortes gemeinsam nutzen. Unter anderem kann ein solches gemeinsames Nutzen zum Reduzieren der Anzahl von Speicherzugriffen beitragen. Dennoch wird jedoch die verfügbare Kapazität manchmal nicht auf effiziente Weise genutzt.
  • Beispielsweise ist es in großen Systemen, die Daten in Echtzeit verarbeiten, was sehr viel Speicher(platz) erfordert, insbesondere wichtig, eine derartige Organisation des Speichers zu haben, dass eine hohe Speicher- und Kommunikationskapazität zur Verfügung gestellt werden kann.
    • STAND DER TECHNIK
  • Viele unterschiedliche Alternativen sind dafür vorgeschlagen worden, wie die Kapazität für eine Speicherung und eine Kommunikation zwischen der Stelle zum Speichern von Variablen und derjenigen oder denjenigen Einheiten, die zum Verarbeiten von Daten dient oder dienen, auf effiziente Weise zu nutzen sind. Es ist ein Problem, dass unter einem internen Gesichtspunkt die Speicher verglichen mit den Datenverarbeitungseinheiten vergleichsweise langsam sind. Bei den bekannten Lösungen für diese Probleme ist beabsichtigt worden, eine effiziente Nutzung von Speicherzugriffen zu erreichen.
  • In US-A-4 354 231 wird eine Cache-Technik verwendet. Die Cache-Technik basiert auf einem Speichern von Speicherdaten, die oft adressiert werden, in einem schnellen Speicher, einem sogenannten Cache-Speicher, der durch verschiedene Algorithmen gesteuert wird. Dafür werden Speicheroperationen, die zu einem langsamen Speicher gerichtet sind, oft durch den Cache-Speicher behandelt, der eine Zugriffszeit hat, die merklich kürzer ist. Gemäß US-A-4 354 231 wird eine Adressenberechnung in einer guten Zeit initiiert, bevor die relevanten Programmbefehle auszuführen sind, um die Wartezeit zu reduzieren. Die Anordnung gemäß dem oben angegebenen US- Patent zum Reduzieren der Zeit für eine Befehlsausführung weist einen Pufferspeicher auf, in welchem aus dem Programmspeicher gelesene Befehle sequentiell und temporär in einem Ausführungspuffer gespeichert werden. Der Ausführungspuffer ist mit Befehlen unterschiedlicher Arten versehen, von welchen sich eine erste Art auf ein Schreiben oder Lesen im Datenspeicher bezieht und eine zweite Art von Befehlen Adressenparameter in einem Registerspeicher anordnet. Eine erste und eine zweite Aktivierungseinrichtung, die beabsichtigt sind für einen Initiierungstransfer von Adressenparametern vom Registerspeicher zur Adressenverarbeitungseinrichtung, zum Modifizieren der Adresse, wenn eine Anzeige in einer Registrierungseinrichtung vorhanden ist und der Befehl in Folge zu behandeln ist und von der oben angegebenen ersten Art ist, oder zum Entfernen der Anzeige von der Registrierungseinrichtung, nachdem die Übertragung bewirkt worden ist, und der zweiten Aktivierungseinrichtung, die jeweils mit der Adressenhandhabungseinrichtung verbunden sind, reagieren auf eine aus einem Referenzspeicher zur Adressenhandhabungseinrichtung ausgelesene Basisadresse zur Initiierung einer Berechnung der absoluten Adresse, wenn gleichzeitig keiner der zuvor gespeicherten Befehle von der zweiten Art ist, d.h. von der Art, die die Adressenparameter in dem Registerspeicher anordnet, etc. Somit wird dadurch eine sichere Zeiteinsparung durch eine effiziente Nutzung der Zeit zur Verfügung gestellt. Jedoch können, außer für die Zeiteinsparungen, die auch unbedeutender sein können, Speicherdaten eines Systems auf eine derartige Weise lokalisiert werden, dass die Anwendung der Cache-Technik tatsächlich nicht das gewünschte Ergebnis ergibt und in der Tat ineffizient sein kann.
  • Weiterhin ist die Cache-Technik zum zufälligen Auftretenlassen von Datenzugriffen nicht effizient.
  • EP-A-0 439 025 offenbart einen Datenprozessor mit einer verzögerten bzw. indirekten bzw. asynchronen Cache-Last, der eine Befehls-Hervorholeinheit, einen Speicher, einen Prozessorbus und eine Funktionseinheit aufweist, wobei die letztere logische Adressen umwandelt und für ein Speichern von vorangehenden Speicherzugriffen in einem Cache-Speicher und für eine Speicherung von ankommenden Speicheranfragen sorgt. Weiterhin wird ein Vergleich von Adressen durchgeführt, und wenn es eine Korrespondenz gibt, werden Speicherdaten einer vorangehenden Anfrage wieder verwendet.
  • Jedoch setzt das System gemäß EP-A-0 439 025 eine Vorpufferung oder ein Hervorholen voraus, was manchmal unbequem bzw. unangenehm ist. Weiterhin ist es eine Vorbedingung, dass eine Datenankunft regelmäßig erfolgt, d.h. dass Daten nicht ausgestreut sind. Weiterhin ist ein Zwischenpuffer erforderlich. Folglich ist das System kompliziert, und es kann nicht für ein zufälliges Auftretenlassen von Daten, etc. verwendet werden, was beides schwerwiegende Nachteile sind.
  • Andere bekannte Arten, durch welche beabsichtigt ist, eine effiziente Nutzung von Zugriffen zu erhalten und eine hohe Kapazität zur Verfügung zu stellen, basierend auf einer Interleaving- bzw. Verschachtelungsorganisation. Der Speicher ist in einer Anzahl von Speicherbanken organisiert und verhält sich in der Praxis wie ein schneller Speicher. Unter der Voraussetzung, dass aufeinander folgende Speicherzugriffe zu unterschiedlichen Speicherbanken gerichtet sind, kann eine Verschachtelungstechnik in einigen Fällen vergleichsweise gute Ergebnisse liefern.
  • Jedoch ist es in vielen Fällen wünschenswert, die Speicherzugriffe weiter zu reduzieren. Weiter ist die Verschachtelungstechnik nur unter der Bedingung effizient, dass aufeinander folgende Speicherzugriffe nicht zu derselben Speicherbank gerichtet sind. Für aufeinander folgende Speicherzugriffe, die ein und dasselbe Speicherwort adressieren, kann die Effizienz durch bekannte Verfahren nicht verbessert werden.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, jeweils ein System und ein Verfahren zum Verarbeiten von Speicherdaten zu schaffen, wobei die Datenverarbeitungskapazität so effizient wie möglich genutzt wird. Insbesondere ist es eine Aufgabe der Erfindung, ein System mit einer derartigen Speicherorganisation zu schaffen, dass ein effizientes Speichern und auch eine effiziente Kommunikation zwischen einer Speicherstelle und Datenverarbeitungseinheiten zur Verfügung gestellt werden können. Es ist insbesondere eine Aufgabe der Erfindung, ein System und ein Verfahren zu schaffen, wobei Speicherzugriffe so effizient wie möglich genutzt werden können. Weiterhin ist es eine Aufgabe der Erfindung, jeweils ein System und ein Verfahren zu schaffen, wobei die Anzahl von Speicherzugriffen reduziert werden kann. Weiterhin ist es eine besondere Aufgabe der Erfindung, ein System und ein Verfahren zu schaffen, welche die Anzahl von Zugriffen in Zusammenhang mit einem Verarbeiten von indizierten Variablen und/oder Teilvariablen und Unterdatenvariablen reduzieren.
  • Es ist eine besondere Aufgabe der Erfindung, jeweils ein System und ein Verfahren zu schaffen, durch welche eine beachtliche Erhöhung bezüglich der Kapazität zur Verfügung gestellt werden kann, und zwar insbesondere unabhängig davon, welche Speicherorganisation verwendet wird. Genauer gesagt ist es eine Aufgabe der Erfindung, ein System zu schaffen, das ein Verschachteln verwendet, und, genauer gesagt, eine (Vor-)Pufferung von Daten, welche unter einem Kapazitäts- Gesichtspunkt sehr effizient ist.
  • Es ist eine weitere Aufgabe der Erfindung, ein System zu schaffen, bei welchem mit einem Index adressierte Variable mit einer variierenden Formatgröße und die Anzahl von Speicherzugriffen in Bezug auf die tatsächliche Anzahl von Speicherzugriffen reduziert werden.
  • Es ist weiterhin eine besondere Aufgabe der Erfindung, jeweils ein System und ein Verfahren mit einer Anzahl von parallelen Anfragequellen zu schaffen, wobei eine effiziente Nutzung von Speicherzugriffen zur Verfügung gestellt wird.
  • Es ist eine weitere Aufgabe der Erfindung, ein Kommunikationssystem mit einem System zum Verarbeiten von Speicherdaten zu schaffen, wie es oben angegeben ist, welches die Kapazität effizient ausnutzt und welches Speicherzugriffe auf eine optimale Weise ausnutzt.
  • Es ist eine besondere Aufgabe, ein System (und ein Verfahren) zu schaffen, das dann verwendet werden kann, wenn Variable über den Speicher verstreut sind und Daten zufällig ankommen können. Genauer gesagt soll ein solches System zur Verfügung gestellt werden, wenn ein normaler Cache aufgrund der Unregelmäßigkeiten verwendet werden kann.
  • Darüber hinaus ist es eine besondere Aufgabe, ein System zu schaffen, das verwendet werden kann und das effizient ist, wenn die Variablen nicht regelmäßig zurückgebracht werden und wenn Variable über einem Adressenbereich angeordnet sind, der im Wesentlichen nicht begrenzt ist.
  • Diese sowie andere Aufgaben werden durch ein System und ein Verfahren erreicht, die jeweils in den Ansprüchen 4 und 15 aufgezeigt sind.
  • Gemäß einem vorteilhaften Ausführungsbeispiel der Erfindung wird unabhängig von der Variable, die im ausgelesenen Speicherwort sein soll, ein Adresseninformationsteil bei jeder Anfrage erhalten, wenn eine physikalische Speicheradresse in Bezug auf eine logische Adresse der Variablen auf eine bekannte Weise dargestellt wird.
  • Gemäß einem besonderen Ausführungsbeispiel zielt die Erfindung darauf ab, eine Reduzierung von aufeinander folgenden Lesezugriffen zu schaffen, die zur selben Wortadresse im Speicher gerichtet sind.
  • Genauer gesagt werden gemäß einem vorteilhaften Ausführungsbeispiel aufeinander folgende Schreibzugriffe auf Variable mit derselben physikalischen Wortadresse reduziert.
  • Gemäß einem vorteilhaften Ausführungsbeispiel werden für aufeinander folgende Schreibanfragen von Variablen mit derselben physikalischen Wortadresse die gelesenen Daten eines ersten Zugriffs im Wesentlichen auf dieselbe Weise wie bei einem herkömmlichen Lesezugriff entsprechend dem Speicherzugriff der Schreiboperation für ein Auslesen behandelt, wohingegen der zweite Speicherzugriff der Schreiboperation, die ein Schreiben in den Speicher aufweist, derart ist, dass eine aufeinander folgende Schreibanfrage die Schreibdaten des vorangehenden Zugriffs als seine eigenen Lesedaten empfängt. Gemäß einem Ausführungsbeispiel werden Speicheraktivitäten zum Schreiben für jede Variable ausgeführt. Gemäß einem alternativen Ausführungsbeispiel werden Speicheraktivitäten zum Schreiben dann ausgeführt, wenn ein vollständiges Variablenwort verarbeitet worden ist. Dann ist es ein Vorteil, wenn die aktuelle bzw. tatsächliche Speicheradresse gegenüber einer Interferenz geschützt wird, bis alle Variablen des Wortes verarbeitet sind und das Ergebnis im Speicher ausgeführt worden ist.
  • Gemäß einem vorteilhaften Ausführungsbeispiel werden mit einem Index adressierte Variable zum Variieren eines Formats im Datenverarbeitungssystem verwendet. Bei einem besonderen Ausführungsbeispiel gibt es eine Anzahl von parallelen Anfragequellen. Das System kann somit für mehr als eine Datenverarbeitungseinheit parallel eingesetzt werden. Es kann gesagt werden, dass dies Anlass zu einem Gewinn bezüglich der Kapazität auf eine indirekte Weise gibt, da die verschiedenen parallelen Anfragequellen oder die Datenverarbeitungseinheiten weniger Zugriffshindernissen ausgesetzt sind, wenn der gemeinsame Speicher angefragt wird.
  • Zusätzlich zu anderen Vorteilen, wie sie bei vorteilhaften Ausführungsbeispielen etc. angegeben sind, ist es ein Vorteil der Erfindung, dass es nicht nötig ist, mehrere Einrichtungen zu aktualisieren.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die beigefügten Zeichnungen weiter beschrieben, wobei:
  • Fig. 1 ein Beispiel eines Systems gemäß der Erfindung darstellt.
    • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Fig. 1 stellt ein Datenverarbeitungssystem 10 dar, das wenigstens eine Datenverarbeitungseinheit IPU 20 aufweist. Beim gezeigten Ausführungsbeispiel gibt es nur eine Datenverarbeitungseinheit, aber es könnte genauso gut zwei oder mehrere geben. Die Datenverarbeitungseinheit IPU weist interne Prozessregister und Arithmetik- und Logikeinheiten ALU, die zur Datenverarbeitung beabsichtigt sind, auf. Die Datenverarbeitungseinheit IPU weist weiterhin eine Programmspeicher-Handhabungseinheit PSH, einen Programmspeicher PS und einen Registerspeicher RM auf. Das Datenverarbeitungssystem 10 weist einen gemeinsamen Datenspeicher DS auf. Eine asynchrone Kooperation zwischen der Datenverarbeitungseinheit IPU und dem Speicher DS erfolgt gemäß einem vorteilhaften Ausführungsbeispiel durch ein Synchronisierungsbit gesteuert. Der gemeinsame Datenspeicher DS für gespeicherte Variable ist gemäß einem vorteilhaften Ausführungsbeispiel durch Speicherbänke durch die Verwendung der sogenannten Verschachtelungstechnik gebildet. Eine zentral gesteuerte Bus- und Zugriffs-Handhabungseinheit (ein zentraler Prozessbus) CPB führt die Speicheranfrage aus. Der zentrale Prozessorbus CPB steuert und hält Informationen darüber, welche Speicherbanken des Datenspeichers DS jeweils frei und besetzt sind. Weiterhin kennt der zentrale Prozessorbus die sequentielle Reihenfolge bei einer Aktivierung von verschiedenen Speicheroperationen. Das Datenverarbeitungssystem weist weiterhin eine Funktionseinheit 30 zum autonomen Handhaben von Variablen auf. In der Funktionseinheit 30 sind Referenztabellen und Adressenberechnungsschaltungen zur Umwandlung von logischen Adressen in physikalische Adressen. Weiterhin weist die Funktionseinheit 30 Logikschaltungen, Pufferregister, etc. auf. Ein Pufferregister 1 ist für die physikalischen Speicheradressen angeordnet, die mit der Hilfe von Referenztabellen und von Adressenberechnungsschaltungen berechnet werden. Für jeweilige angefragte Variableninformationen über eine Speicherwortadresse B&sub1;, B&sub2;, B&sub3;, wird eine Variablenadresse A&sub1;, A&sub2;, A&sub3; so wie das Format innerhalb des Speicherworts gespeichert. Weiterhin werden Informationen über den Operationstyp der angefragten Variable, d.h. normalerweise einen Lese- oder Schreibtyp gemäß S, L, L gespeichert, wobei S ein Schreiben und L ein Lesen bezeichnet. Weiterhin wird ein Zustandsbit im Pufferregister 1 gespeichert. Gemäß einem vorteilhaften Ausführungsbeispiel weist der Pufferspeicher 1 einen sogenannten FIFO-Speicher (First-In-First-Out) auf. Die zuletzt berechnete Adresse wird dann in einem Zwischenspeicher 2 als A4 gespeichert. Durch eine Vergleichseinrichtung mit einer Vergleichsschaltung JMF wird die neue, d.h. die letzte berechnete Adresse A4 im Zwischenspeicher, mit der vorangehenden Adresse A3 im Pufferregister 1 verglichen. Wenn die Adressen dieselben sind (A3 = A4), wird das Markierungsbit, das 0 oder 1 sein kann, gesetzt bzw. eingestellt.
  • Das System 10 weist weiterhin vorteilhafterweise ein zweites Pufferregister 3 auf, das auch vom FIFO-Typ sein kann. Dieses dient als Register für die Variablen, die ausgelesen worden sind, und kann die Funktion eines Operandenregisters für die Datenverarbeitungseinheit IPU annehmen. Für eine erweiterte parallele Operation kann das System vorteilhafterweise ein zweites Zwischenregister 3A zum Vorbereiten von Variablen, die sich beispielsweise auf das Verschieben und Maskieren der Variable innerhalb des Lesespeicherwortes beziehen, aufweisen.
  • Ein drittes Pufferregister 4 kann weiterhin angeordnet sein, das auch ein Register vom FIFO-Typ sein kann, und zwar für Variable, die im Datenspeicher DS zu speichern sind. Gemäß einem besonderen Ausführungsbeispiel kann weiterhin ein drittes Zwischenspeicherregister 4A angeordnet sein, das unter anderem für ein weiteres Erhöhen der Effizienz für bestimmte Operationen, etc., verwendet werden kann.
  • Gemäß einem vorteilhaften Ausführungsbeispiel arbeitet das System wie folgt. Die Programmspeicher-Handhabungseinheit PSH in der Datenverarbeitungseinheit IPU aktiviert vorteilhafterweise im Voraus mit einer (Vor-)Pufferung eine Variablenanfrage pro Programmschritt durch Zuteilen ihrer logischen Adresse. Diese wird durch einen Offset bzw. Versatz a, eine individuelle Nummer und einen Index und weiterhin die Art einer Operation, und zwar insbesondere ein Lesen oder ein Schreiben (L oder S), zugeteilt. Dann wird die Adressenberechnung über eine Steuerlogik aktiviert. Dies wandelt die logische Adresse der Variable in die entsprechende physikalische Adresse um, wobei eine Referenztabelle eingesetzt wird, die Informationen enthält, die zum Bereitstellen der Umwandlung nötig sind. Bevor eine auf diese Weise berechnete Variablenadresse im Pufferregister 1 zur Verarbeitung angeordnet wird, wird der Speicherwortadressenteil mit der Speicheradresse der vorangehenden Variablen im Pufferregister 1 verglichen. Dieser Vergleich wird in der Vergleichsanordnung JMF durchgeführt, die Vergleichsschaltungen aufweist. Wenn die letzte berechnete Variablenadresse A4 gleich der vorangehenden Variablenadresse A3 des Pufferregisters ist, wird ein Markierungsbit eingestellt bzw. gesetzt, das anzeigt, dass die neue Datenvariable dasselbe Speicherwort wie die vorangehende Variable betrifft. Wenn eine gepufferte Anfrage in Richtung zu einem Speicher über den zentralen Prozessorbus verarbeitet wird, führt das Flag-Bit die Anfrage zurück. Dies resultiert in einem Speicherzugriff, oder dann, wenn zwei aufeinander folgende Speicheradressen dieselben sind, resultiert dies in einer Wiederverwendung der gelesenen Daten für den vorangehenden Speicherzugriff. Wenn die gelesenen Daten des vorangehenden Speicherzugriffs wiederverwendet werden, sind die gelesenen Daten bereits im Eingangsdatenpuffer der Datenverarbeitungseinheit IPU vorhanden. Wenn es ein Zwischenregister 3A in der Funktionseinheit 30 gibt, werden Daten von diesem Zwischenregister zum Eingangsdatenpuffer 3 der Datenverarbeitungseinheit IPU transferiert.
  • Im Folgenden wird ein Fall in Bezug auf aufeinander folgende Schreibanfragen kurz diskutiert werden. Eine Schreiboperation als solches weist zwei Speicherzugriffe auf, und zwar einen zum Auslesen und einen zum Einschreiben. Im Fall von aufeinander folgenden Schreibanfragen zu Datenvariablen mit derselben physikalischen Wortadresse bedeutet ein Lesen, dass die gelesenen Daten der ersten Anfrage auf eine Weise behandelt werden, die derjenigen der Leseanfrage entspricht, wohingegen die folgende Schreibanfrage Daten vom vorangehenden Zugriff als ihre eigenen gelesenen Daten empfängt. Dies bedeutet, dass die Schreibdaten der vorangehenden Variable, die im Datenpuffer in der IPU ist, zum Eingangsdatenpuffer 3 der Datenverarbeitungseinheit IPU transferiert werden. Wenn Zwischenregister 3A, 4A verwendet werden, werden Daten gemäß einem Ausführungsbeispiel vom Zwischenregister zum Eingangsdatenpuffer 3 der Einheit IPU zur Verarbeitung transferiert. Folglich steuert das Markierungsbit in Kombination mit dem tatsächlichen Operationstyp, d.h. einem Lesen oder einem Schreiben, die Speicheraktivierung sowie interne Datentransfers zwischen Puffern sowie innerhalb des Pufferregisters 1. Die Teile des Pufferregisters 1, die für eine Variablenhandhabung erforderlich sind, werden zum Puffer der Datenverarbeitungseinheit IPU transferiert.
  • Die Erfindung soll natürlich nicht auf die hierin gezeigten Ausführungsbeispiele beschränkt sein, und vielmehr kann, wie es oben angegeben ist, eine Vielzahl von Datenverarbeitungseinheiten parallel arbeiten. Weiterhin müssen die Variablenanfragen nicht direkt aufeinander folgend sein, sondern es kann gemäß einer Alternative eine oder mehrere Variablenanfragen auf eine vorbestimmte Weise dazwischen geben.

Claims (16)

1. System (10) zur Verarbeitung von Speicherdaten in Form gespeicherter Datenvariablen, wobei vorgesehen sind:
- zumindest eine Datenverarbeitungseinheit (IPU),
- ein gemeinsamer Datenspeicher (DS), der Speicherbänke entsprechend einem Interleaving-Verfahren enthält, zum Speichern von Datenvariablen,
- ein Zentralprozessor (CPB), und
- eine Funktionseinheit (30) zur autonomen Handhabung von Variablen, wobei jede Datenvariable eine virtuelle Adresse aufweist, und die Funktionseinheit aufweist:
- eine Vorrichtung zur Umwandlung logischer Adressen oder Basisadressen für Variablen in physikalische Adressen oder absolute Adressen,
- eine erste Speichervorrichtung (1) zum Speichern physikalischer Speicheradressen sämtlicher angeforderten Variablen und eine zweite Speichervorrichtung (2) zum temporären und sequentiellen Speichern ankommender Speicheranforderungswortadressen,
- eine Vorrichtung (JMF) zum Vergleichen der physikalischen Wortadresse eines neu angeforderten Worts des Speichers (2), die eine zuletzt berechnete Adresse ist, mit der physikalischen Wortadresse einer vorherigen Wortanforderung in der ersten Speichervorrichtung (1),
- wobei Speicherdaten für eine vorher angeforderte Speicheradresse auch für die folgende Anforderung verwendet werden,
- das Speichersystem eine Daten(vor)pufferung einsetzt, durch welche Adressenberechnungen und Speicheranforderungen zum Auslesen von Variablen aus dem Datenspeicher (DS) vorher durchgeführt werden, und an die Datenprozessoreinheit (30) übertragen werden, bevor Daten von der Datenverarbeitungseinheit (20) angefordert werden,
dadurch gekennzeichnet, dass die erste Speichervorrichtung (1) einen FIFO-Speicher aufweist, bei dem mit einer physikalischen Speicheradresse einer Variablen weitere Information über den Operationstyp gespeichert wird, den Lese-Schreibtyp (SL), sowie ein Informationsteil in Form eines Markierungsbits, das System (10) weiterhin eine dritte Speichervorrichtung (3) aufweist, welche einen FIFO- Speicher enthält, der die Datenvariablen speichert, die ausgelesen wurden, und welcher als Operandenregister für die Datenverarbeitungseinheit (IPU) arbeiten kann, dass die zuletzt berechnet Adresse in der zweiten Speichervorrichtung (2) gespeichert wird, wodurch mit Hilfe der Vorrichtung zum Vergleichen die zuletzt berechnete Adresse in dem zweiten Speicher mit der vorherigen Adresse in der ersten Speichervorrichtung (1) verglichen wird, und falls die Adressen gleich sind, das Markierungsbit der vorherigen Adresse in dem ersten FIFO-Speicher eingestellt wird, was anzeigt, dass die neue Datenvariable dasselbe Speicherwort anordnet wie die vorherige Variable, und dass für aufeinander folgende Leseanforderungen in Bezug auf dieselbe Wortadresse in dem Speicher die Lesedaten des ersten empfangenen Speicherzugriffs verwendet werden, wobei die Lesedaten bereits in der dritten Speichervorrichtung vorhanden sind.
2. System nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung zur Umwandlung logischer Adressen oder Basisadressen von Variablen in physikalische Adressen oder absolute Adressen Bezugstabellen und Adressenberechnungsschaltungen umfasst.
3. System nach Anspruch 2, dadurch gekennzeichnet, dass die erste Speichervorrichtung der Funktionseinheit (30) ein erstes Pufferregister (1) aufweist, welches die physikalischen Speicherwortadressen umfasst.
4. System nach Anspruch 3, dadurch gekennzeichnet, dass in dem ersten Pufferregister (1) eine Speicherwortadresse (B&sub1;B&sub2;B&sub3;), eine Variablenadresse (A&sub1;A&sub2;A&sub3;), und ein Format innerhalb des Speicherworts für jede angeforderte Variable gespeichert sind.
5. System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die zweite Speichervorrichtung ein Zwischenregister (2) aufweist, welches die physikalische Adresse der letzten Speicheranforderung enthält.
6. System nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die Information durch Einstellung eines Markierungsbits oder ähnliches zur Verfügung gestellt wird.
7. System nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass es mehr als eine Datenverarbeitungseinheit (IPU) aufweist, die parallel innerhalb des Systems arbeiten kann.
8. System nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass die dritte Speichervorrichtung in Form eines zweiten Pufferregisters (3) ausgebildet ist.
9. System nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, dass die Funktionseinheit weiterhin ein zweites Zwischenregister (3A) aufweist, um Variablen für zumindest zwei parallele Datenverarbeitungseinheiten (IPU) vorzubereiten.
10. System nach einem der Ansprüche 8 und 9, dadurch gekennzeichnet, dass das zweite Pufferregister (3) einen FIFO-Speicher aufweist.
11. System nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass weiterhin vierte Speichervorrichtungen in Form eines dritten Pufferregisters (4) für Datenvariablen vorgesehen sind, die in dem gemeinsamen Datenspeicher (DS) gespeichert werden sollen.
12. System nach Anspruch 11, dadurch gekennzeichnet, dass es ein drittes Zwischenregister (4A) für Daten aufweist.
13. System nach Anspruch 1, dadurch gekennzeichnet, dass Lesedaten eines ersten Speicherzugriffs mehr als zweimal verwendet werden.
14. System nach einem der voranstehenden Ansprüche, dadurch gekennzeichnet, dass eine Schreibanforderung einen Speicherzugriff zum Auslesen und einen Speicherzugriff zum Schreiben umfasst, und dass für aufeinanderfolgende Schreibanforderungen zu Datenvariablen Schreibanforderungen, die auf einen ersten Zugriff folgen, die Schreibdaten des ersten Zugriffs als Lesedaten für den folgenden Zugriff verwenden.
15. Verfahren zur Verarbeitung von Speicherdaten in Form gespeicherter Datenvariablen in einem System, wobei vorgesehen sind:
- zumindest eine Datenverarbeitungseinheit (IPU),
- ein gemeinsamer Datenspeicher (DS), wobei der Datenspeicher (DS) Speicherbänke entsprechend einem Interleaving-Verfahren aufweist, zum Speichern von Datenvariablen,
- ein Zentralprozessorbus (CPB), und - eine Funktionseinheit (30) zum autonomen Handhaben von Variablen, wobei jede Datenvariable eine virtuelle Adresse aufweist, und die Funktionseinheit aufweist:
- eine Vorrichtung zur Umwandlung logischer Adressen oder Basisadressen für Variablen in physikalische Adressen oder absolute Adressen,
- eine erste Speichervorrichtung (1) zum Speichern physikalischer Speicheradressen sämtlicher angeforderter Variablen und eine zweite Speichervorrichtung (2) zum temporären und sequentiellen Speichern ankommender Speicheranforderungswortadressen,
- eine Vorrichtung (JMF) zum Vergleichen der physikalischen Wortadresse eines neu angeforderten Worts eines Speichers (2), die eine zuletzt berechnete Adresse ist, mit der physikalischen Wortadresse einer vorherigen Wortanforderung in der ersten Speichervorrichtung (1),
- wobei Speicherdaten für eine vorher angeforderte Speicheradresse auch für die folgende Anforderung verwendet werden,
- wobei das Verfahren die Schritte umfasst: in dem Speichersystem eine Daten(vor)pufferung einzusetzen, durch welche Adressenberechnungen und Speicheranforderungen zum Auslesen von Variablen aus dem Datenspeicher (DS) vorher durchgeführt werden, und an die Datenprozessoreinheit (30) übertragen werden, bevor Daten von der Datenverarbeitungseinheit (20) angefordert werden, gekennzeichnet durch:
- Ausbildung der erste Speichervorrichtung (1) als ein FIFO-Speicher, bei welchem mit einer ersten physikalischen Speicheradresse einer Variablen weiterhin Information über den Operationstyp, Lese- Schreibtyp (SL) und ein Informationsteil in Form eines Markierungsbits gespeichert wird,
- Ausbildung einer dritten Speichervorrichtung (3), welche einen FIFO-Speicher aufweist, der Datenvariablen speichert, die ausgelesen wurden, und welcher als Operandenregister für die Datenverarbeitungseinheit (IPU) arbeiten kann,
- Speichern der zuletzt berechneten Adresse in der zweiten Speichervorrichtung (2),
- Vergleichen, mit Hilfe der Vorrichtung zum Vergleichen, der letzten berechneten Adresse in dem zweiten Speicher mit der vorherigen Adresse in der ersten Speichervorrichtung (1), und wenn die Adressen gleich sind, Einstellung des Markierungsbits für die vorherige Adresse in dem ersten FIFO-Speicher, was angibt, dass die neue Datenvariable dasselbe Speicherwort anordnet wie die vorherige Variable, und dass für aufeinander folgende Leseanforderungen in Bezug auf dieselbe Wortadresse in dem Speicher, die Lesedaten des ersten empfangenen Speicherzugriffs verwendet werden, wobei die Lesedaten bereits in der dritten Speichervorrichtung vorhanden sind.
16. Kommunikationssystem, das zumindest ein System (10) nach einem der Ansprüche 1 bis 14 aufweist.
DE69525850T 1994-10-17 1995-10-17 System und verfahren zur verarbeitung von speicherdaten und kommunikationssystemen mit diesem system Expired - Lifetime DE69525850T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9403531A SE515718C2 (sv) 1994-10-17 1994-10-17 System och förfarande för behandling av minnesdata samt kommunikationssystem
PCT/SE1995/001215 WO1996012230A1 (en) 1994-10-17 1995-10-17 System and method for processing of memory data and communication system comprising such system

Publications (2)

Publication Number Publication Date
DE69525850D1 DE69525850D1 (de) 2002-04-18
DE69525850T2 true DE69525850T2 (de) 2002-09-26

Family

ID=20395633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69525850T Expired - Lifetime DE69525850T2 (de) 1994-10-17 1995-10-17 System und verfahren zur verarbeitung von speicherdaten und kommunikationssystemen mit diesem system

Country Status (9)

Country Link
US (1) US5933856A (de)
EP (1) EP0787326B1 (de)
JP (1) JPH10507550A (de)
KR (2) KR100284785B1 (de)
CN (1) CN1168729A (de)
CA (1) CA2202863A1 (de)
DE (1) DE69525850T2 (de)
SE (1) SE515718C2 (de)
WO (1) WO1996012230A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850648B1 (ko) * 2007-01-03 2008-08-07 한국과학기술원 산화물을 이용한 고효율 열발생 저항기, 액체 분사 헤드 및장치, 및 액체 분사 헤드용 기판
TWI574155B (zh) * 2010-03-29 2017-03-11 威盛電子股份有限公司 資料預取方法、電腦程式產品以及微處理器
CN106951374B (zh) * 2016-01-06 2022-06-10 北京忆芯科技有限公司 用于检查块页地址的方法及其装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8405491D0 (en) * 1984-03-02 1984-04-04 Hemdal G Computers
JPH0221342A (ja) * 1987-02-27 1990-01-24 Hitachi Ltd マルチプロセッサシステム及びマルチプロセッサシステムにおける論理キャッシュメモリのアクセス方法
US4920477A (en) * 1987-04-20 1990-04-24 Multiflow Computer, Inc. Virtual address table look aside buffer miss recovery method and apparatus
JPH02191301A (ja) * 1988-12-08 1990-07-27 Showa Denko Kk 抵抗ペースト
US5214777A (en) * 1989-03-27 1993-05-25 Ncr Corporation High speed read/modify/write memory system and method
GB2239724B (en) * 1990-01-05 1993-11-24 Sun Microsystems Inc Apparatus for maintaining consistency in a multi-processor computer system using virtual caching
US5170476A (en) * 1990-01-22 1992-12-08 Motorola, Inc. Data processor having a deferred cache load
JP3369580B2 (ja) * 1990-03-12 2003-01-20 ヒューレット・パッカード・カンパニー 直接メモリアクセスを行うためのインターフェース装置及び方法
US5247645A (en) * 1991-03-12 1993-09-21 International Business Machines Corporation Dynamic memory mapper which supports interleaving across 2N +1, 2.sup.NN -1 number of banks for reducing contention during nonunit stride accesses
JP3230898B2 (ja) * 1993-06-02 2001-11-19 シャープ株式会社 データ駆動型情報処理システム
US5680577A (en) * 1995-04-27 1997-10-21 International Business Machines Corporation Method and system for processing multiple requests for data residing at the same memory address

Also Published As

Publication number Publication date
WO1996012230A1 (en) 1996-04-25
DE69525850D1 (de) 2002-04-18
JPH10507550A (ja) 1998-07-21
KR930020500A (ko) 1993-10-20
US5933856A (en) 1999-08-03
SE9403531D0 (sv) 1994-10-17
KR100284785B1 (ko) 2001-03-15
EP0787326B1 (de) 2002-03-13
CA2202863A1 (en) 1996-04-25
EP0787326A1 (de) 1997-08-06
KR100284784B1 (ko) 2001-03-15
CN1168729A (zh) 1997-12-24
SE9403531L (sv) 1996-04-18
SE515718C2 (sv) 2001-10-01

Similar Documents

Publication Publication Date Title
DE60037174T2 (de) Puffersystem für externen speicherzugriff
DE69227664T2 (de) Hardwarekonfiguriertes Betriebssystemkern für einen Multitaskprozessor
DE3889578T2 (de) Vorrichtung zur Sicherung und Rückspeicherung einer Registerinformation.
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE3853529T2 (de) Dynamische Mehrbefehle-Mehrdaten-Mehrpipeline-Gleitpunkteinheit.
DE3851746T2 (de) Sprungvorhersage.
DE3151745C2 (de)
DE10048072A1 (de) Linklisten-DMA-Descriptor-Architektur
DE3689595T2 (de) Datenverarbeitungssystem.
DE3131341A1 (de) "pufferspeicherorganisation"
DE1956604A1 (de) Datenverarbeitungsanlage mit einem Speichersystem
DE2054830C3 (de) Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge
WO2005091131A2 (de) Computersystem zur elektronischen datenverarbeitung
DE602004010399T2 (de) Neuadressierbare virtuelle dma-steuer und statusregister
DE60008662T2 (de) FIFO-System mit Schnittstelle mit veränderlicher Breite zum Hostprozessor
DE69033416T2 (de) Hauptspeicherkarten mit Einzelbit-Setz- und Rücksetz-Funktion
EP1079307B1 (de) Verfahren zum Betrieb eines Speichersystems sowie Speichersystem
DE3688446T2 (de) Mikroprozessorunterstützte Speicher-zu-Speicher-Transfervorrichtung.
DE69525850T2 (de) System und verfahren zur verarbeitung von speicherdaten und kommunikationssystemen mit diesem system
DE3923872A1 (de) Schaltungsanordnung zum steuern des zugriffs auf einen speicher
DE2726679A1 (de) Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb
DE69030368T2 (de) Tandem-Cache-Speicher
DE60226024T2 (de) Verfahren und system um auf einen gemeinsamen speicher zuzugreifen
DE1499286B2 (de) Datenbearbeitungsanlage
DE60005157T2 (de) Verfahren und anordnung für blockdatenübertragung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition