DE3851746T2

DE3851746T2 - Sprungvorhersage.

Info

Publication number: DE3851746T2
Application number: DE3851746T
Authority: DE
Inventors: Steven Ernest Hodges
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1987-12-05
Filing date: 1988-10-17
Publication date: 1995-05-11
Anticipated expiration: 2008-10-18
Also published as: AU608921B2; EP0320098A2; ZA888749B; EP0320098B1; AU2654388A; US5121473A; DE3851746D1; GB8728493D0; EP0320098A3

Description

Die Erfindung bezieht sich auf eine Einrichtung zum Vorhersagen des Resultats von Sprung- (Zweig-) befehlen. Insbesondere, aber nicht ausschließlich betrifft die Erfindung die Sprungvorhersage in einem im Pipeline-Betrieb arbeitenden Datenverarbeitungssystem.
In einem Datenverarbeitungssystem werden Befehle normalerweise sequentiell ausgeführt. Ein Sprungbefehl jedoch kann festlegen, daß ein Sprung aus dieser normalen Folge heraus vorgenommen werden soll. Der Sprungbefehl kann entweder nicht bedingt sein, was bedeutet, daß ein Sprung durchgeführt wird, wenn der Befehl ausgeführt wird, oder aber der Sprungbefehl kann bedingt sein, was bedeutet, daß ein Sprung nur dann vorgenommen wird, wenn ein bestimmter Zustand (z. B. der Inhalt eines Akkumulatorregisters ist größer als 0) erfüllt ist. Ein Sprungbefehl kann absolut sein, was bedeutet, daß ein Sprung auf eine bestimmte absolute Adresse durchgeführt wird. Andererseits kann der Sprungbefehl relativ sein, was bedeutet, daß ein Sprung auf eine Adresse vorgenommen wird, die um einen bestimmten Betrag von dem jeweiligen Befehl versetzt ist.
Im Falle eines im Pipelinebetrieb arbeitenden Prozessors stellen bedingte Sprungbefehle ein spezielles Problem dar. Im allgemeinen ist die tatsächliche Bedingung, von der der Sprung abhängt, solange nicht verfügbar, bis der Befehl sich dem Ende der Pipeline nähert. Wenn die Bedingung angibt, daß ein Sprung durchgeführt werden soll, werden alle späteren Befehle, die in der Pipeline angelaufen sind, ungültig und müssen gestrichen werden. Damit arbeitet das System ganz eindeutig langsamer.
Eine Möglichkeit, um dieses Problem zu reduzieren, ist darin zu sehen, daß versucht wird, das wahrscheinliche Resultat (Sprung/kein Sprung) des bedingten Sprungbefehls vorherzusagen, und den nächsten Befehl in die Pipeline auf der Basis dieser Vorhersage vorab abzurufen. Wenn die Vorhersagen korrekt sind, ist es nicht erforderlich, nachfolgende Befehle zu streichen, und auf diese Weise kann der Betrieb der Pipeline ohne Verzögerungen fortgesetzt werden.
Um die Resultate von Sprungbefehlen vorherzusagen, wird z. B. eine Tabelle aufgestellt, die die Resultate vorausgehender, ausgeführter Sprungbefehle an gegebenen Speicherstellen aufzeichnet. Wenn ein Sprungbefehl an einer dieser gegebenen Speicherstellen vorliegt, wird die Tabelle zugegriffen, um eine Vorhersage unter der Annahme zu erreichen, daß das Resultat das gleiche ist wie das letzte Mal, als der Befehl ausgeführt wurde. Ein solcher Vorhersagemechanismus ist in der US-PS 4477 872 beschrieben.
In COMPUTER, Band 17, Nr. 1, Januar 1984, LONO BEACH, USA, Seiten 6-22 beschreibt JKF Lee unter dem Titel "Branch prediction strategies and branch target buffer design" eine Sprungvorhersagetechnik, die auf einer Sprunghistorie basiert. Dieser Aufsatz beschreibt ferner altemative Sprungvorhersagetechniken, die auf internen Attributen der Sprungbefehle basieren, z. B. Operationscode (s. S. 13, linke Spalte) oder Sprungrichtung (S. 17, linke Spalte). Diese Techniken, die auf internen Attributen basieren, arbeiten jedoch nicht zufriedenstellend, da sie nur eine schlechte Vorhersagequalität haben.
Aufgabe vorliegender Erfindung ist es, eine verbesserte Einrichtung zur Vorhersage des Resultats von bedingten Sprungbefehlen zu schaffen.

Zusammenfassung der Erfindung

Gemäß der Erfindung wird, wie in den Ansprüchen 1 und 2 angegeben, bei einer Datenverarbeitungseinrichtung mit einer Vorrichtung zum Abrufen einer Serie von Befehlen einschließlich bedingter Sprungbefehle, einer Vorrichtung zum Ausführen von Serien von Befehlen, und einer Vorhersagevorrichtung zum Vorhersagen der Ergebnisse der Ausführung der bedingten Sprungbefehle auf der Basis einer gespeicherten Historie der vorausgehenden Ausführungen dieser Befehle vorgeschlagen, daß, wenn eine gespeicherte Historie für einen bestimmten bedingten Sprungbefehl nicht verfügbar ist, die Vorhersagevorrichtung das Ergebnis dieses Befehls auf der Basis eines internen Attributs dieses Befehls vorhersagt.

Kurze Beschreibung der Zeichnung

Eine Ausführungsform der Erfindung wird nachstehend anhand eines Ausführungsbeispieles in Verbindung mit den Zeichnungen erläutert.
Fig. 1 zeigt eine Gesamtansicht eines im Pipelinebetrieb arbeitenden Datenverarbeitungssystems einschließlich eines Befehlsdisponenten,
Fig. 2 zeigt den Befehlsdisponenten in detaillierterer Darstellung,
Fig. 3 zeigt eine Sprungvorhersageschaltung, die einen Teil des Befehlssdisponenten bildet.

Beschreibung einer Ausführungsform der Erfindung

Fig. 1 zeigt ein Pipelineverarbeitungssystem mit vier Pipelineeinheiten, nämlich einen Befehlsdisponenten 10, eine obere Pipelineeinheit 11, einen Datenslave 12 und eine untere Pipelineeinheit 13. Jede dieser Pipelineeinheiten selbst weist eine Unterpipeline auf, die aus einer Anzahl von Pipelinestufen besteht, welche miteinander in Serie geschaltet sind.
Der Disponent 10 ruft vorab eine Serie von Befehlen ab und führt sie der unteren Pipeline 11 zu. Normalerweise werden die Befehle sequentiell aus aufeinanderfolgenden Speicherstellen abgerufen. Im Falle bestimmter, bedingter Sprungbefehle macht der Disponent eine Vorhersage des wahrscheinlichen Resultats des Befehls und ruft den nächsten Befehl auf dieser Basis ab, wie nachstehend beschrieben wird.
Die obere Pipeline 11 nimmt Befehle aus dem Disponenten 10 auf und verarbeitet sie so, daß Operandenadressen erzeugt werden. Die Adressen werden dem Datenslave 12 zugeführt.
Der Datenslave findet die Operanden erforderlichenfalls wieder auf, indem sie aus einem Hauptspeicher (nicht gezeigt) wiedergefunden werden. Die wiederaufgerundenen Operanden werden der unteren Pipeline 13 zugeführt.
Die untere Pipeline 13 führt arithmetische oder logische Vorgänge an dem Operanden aus, wie durch die Instruktion angegeben; das Resultat wird verwendet, um ein internes Register fortzuschalten oder wird in die Datenhilfsvorrichtung und/oder den Hauptspeicher zurückgeschrieben. Im Falle einer bedingten Sprunginstruktion zeigt die untere Pipeline an, ob eine spezielle Sprungbedingung erfüllt worden ist oder nicht, und entscheidet damit ob ein Sprung gemacht werden sollte oder nicht. Wenn der Disponent 10 eine falsche Voraussage für diese Instruktion getroffen hat, werden die nachfolgenden Instruktionen in der Pipeline gestrichen, und die untere Pipeline 13 speist einen korrigierten Programmzählerwert CPC in den Disponenten ein, damit dieser die nächste Instruktion abruft.
Die obere Pipeline, die Datenhilfsvorrichtung und die untere Pipeline können alle konventionelle Einheiten sein, so daß es nicht erforderlich ist, sie im einzelnen zu beschreiben. Nachstehend wird der Disponent jedoch näher beschrieben.

Instruktionsformat

Die Instruktionen können entweder in einem 16-Bit (Halbwort) oder 32-Bit (Ganzwort)- Format sein.
Die Instruktionen werden aus dem Speicher in Doppelwort-Blöcken (d. h. vier Halbwörtern) abgerufen. Jeder Block kann ein Gemisch von Instruktionen von 16 Bits und 32 Bits sein. Die Instruktionen sind alle mit Halbwort-Grenzen im Block ausgerichtet, die Instruktionen mit 32 Bit sind jedoch nicht notwendigerweise mit dem Vollwort-Grenzen ausgerichtet. Somit kann eine in 16-Bit-Instruktion, oder aber die erste Hälfte einer 32-Bit-Instruktion in einer beliebigen Halbwortstelle liegen.
Einzelheiten des Instruktionsformats können z. B. der Druckschrift "The ICL 2900 series" von J.K. Buckle, MacMillan Press Ltd., 1978 entnommen werden.
Jede Instruktion enthält einen Funktionscode F, der die Betriebsweise angibt, die von der Instruktion durchgeführt werden soll. Diese enthalten die drei relativen bedingten Sprungfuktionscode JCC (Sprung auf Konditionscode), JAT (Sprung aufarithmetische Kondition echt) und JAF (Sprung auf arithmetische Kondition falsch).
Jede Instruktion kann ferner einen Parameter N enthalten. Im Falle eines relativen literalen Sprunges wird dieser Parameter als ein Verschiebungswert interpretiert, der der jeweiligen Instruktionsadresse hinzuaddiert wird, um die Sprungbestimmungsadresse zu erzielen. Die Verschiebung kann entweder positiv oder negativ sein, so daß der Sprung entweder vorwärts oder rückwärts erfolgen kann.

Disponent

Fig. 2 zeigt den Instruktionsdisponenten 10 im einzelnen.
Der Disponent weist ein Programmzählerregister 20 auf, das eine Instruktions-Vorabruf- Adresse CVSA erzeugt, die die Adresse des nächsten, vorabzurufenden Blockes von Instruktionen angibt.
Die Inhalte des Registers 20 werden normalerweise in aufeinanderfolgenden Taktschlägen mit Hilfe einer Addierschaltung 21 weitergeschaltet und dann in das Register 20 zurückgeschrieben, so daß Blöcke von Instruktionen sequentiell vorabgerufen werden. Wenn ein Sprung vorausgesagt wird, wird ein Multiplexer 22 geschaltet, und dieser bewirkt, daß eine vorausgesagte Sprungbestimmungsadresse PCN in das Register 20 eingeführt wird. Im Falle eines falsch vorausgesagten Sprunges, der durch die untere Pipeline 13 angezeigt wird, wird alternativ ein Multiplexer 23 so geschaltet, daß er den korrigierten Programmzählerwert CPC in das Register 20 eingibt. In jedem Fall wird eine normale, sequentielle Adressierung fortgesetzt, nachdem das Register durch PCN oder CPC aktualisiert worden ist.
Die Instruktions-Vorabruf-Adresse CVSA wird einem Codehilfsspeicher 24 aufgegeben, damit ein 2-Wort-Block (64 Bits) von Instruktionsdaten aus dem Codehilfsspeicher wiedergefunden wird. Wenn der gewünschte Block im Codehilfsspeicher nicht vorhanden ist, wird er aus dem Hauptspeicher (nicht dargestellt) aufgefunden und in den Codehilfsspeicher 24 eingeführt.
Jeder Block von Instruktionen, der aus dem Codehilfsspeicher aufgefunden worden ist, wird in einen Instruktionspufferspeicher 25 eingeschrieben, der sechs Doppelwort-Blöcke hält. Instruktionen werden aus dem Instruktionspufferspeicher sequentiell über einen Multiplexer 26 ausgelesen und der oberen Pipelineeinheit 11 zugeführt. Wenn der Instruktionspufferspeicher leer ist, wird der Multiplexer 26 so geschaltet, daß die nächste Instruktion aus dem Codehilfsspeicher den Instruktionspufferspeicher im Bypaß umgehen kann.
Jeder Block von Instruktionen aus dem Codehilfsspeicher wird ferner in einen Sprungpufferspeicher 27 eingeschrieben, der drei Doppelwort-Block-Speicherplätze besitzt. Der Sprungpufferspeicher ist kleiner als der Instruktionspufferspeicher, weil die Information in ihm rascher verarbeitet wird, und weil es nicht notwendig ist, den Code in diesem Pufferspeicher zu halten. Die Doppelwort-Blöcke werden sequentiell aus dem Sprungpufferspeicher 27 über einen Multiplexer 29 ausgelesen und in eine Sprungvorhersageschaltung 28 eingeführt. Wenn der Sprungpufferspeicher 27 leer ist, wird der Multiplexer 29 so geschaltet, daß er bewirkt, daß der nächste Block direkt in die Vorhersageschaltung 28 eingeführt wird und den Pufferspeicher 27 im Bypaß umgeht. Die Sprungvorhersageschaltung 28 erzeugt die vorhergesagte Sprungbestimmungsadresse PCN.
Der Sprungpufferspeicher verarbeitet normalerweise Instruktionen vor dem Instruktionspufferspeicher. Dies ermöglicht, daß ein Sprung vorhergesagt und der Code abgerufen wird, bevor der Instruktionspufferspeicher aufgrund des Sprunges geleert wird, oder zumindest die Leerzeit auf ein Minimum reduziert.

Sprungvorhersageschaltung

Fig. 3 zeigt die Sprungvorhersageschaltung 28 im Detail.
Wie vorstehend erwähnt, nimmt die Sprungvorhersageschaltung einen Doppelwortblock von Instruktionen aus dem Sprungpufferspeicher oder aus dem Bypaß um den Pufferspeicher herum auf.
Der Doppelwort-Block wird einer logischen Sprunganzeigeschaltung 30 zugeführt, die den Inhalt des Blocks dekodiert, so daß die Position einer jeden relativen Sprunginstruktion (falls vorhanden) im Block bestimmt wird. Die Schaltung 30 erzeugt die folgenden Ausgangssignale.
(1) Ein Zwei-Bit-Signal LAPCSEL. Dieses gibt die Halbwort-Stelle des Staats der jeweils angezeigten relativen Sprunginstruktion an und wird in einem Register 38 gespeichert.
(2) Ein Zwei-Bit-Signal NSEL. Dieses gibt die Position des Parameters N der angezeigten relativen Sprunginstruktion an. NSEL wird zur Steuerung eines Multiplexers 35 verwendet, damit der spezifizierte Parameter N ausgewählt wird, der dann in ein Register 36 geladen wird. Das ausgewählte N wird einem lokalen Programmzählerwert LAPC zusammen mit LAPCSEL mit Hilfe einer Addierschaltung 31 hinzuaddiert, um die vorhergesagte Sprungbestimmungsadresse PCN zu erzeugen.
(3) Ein Zwei-Bit-Signal JTYPE. Dieses wird in einem Register 32 gespeichert und gibt die Art der angezeigten Sprunginstruktion wie folgt an:

YTYPE Type

00 Nicht bedingt und literal
01 Bedingt und literal
10 Nicht bedingt und nicht literal
11 Bedingt und nicht literal
(4) Ein Zwei-Bit-Signal JUMPID, das die Sprunginstruktion weiter wie folgt spezifiziert.

JUMPID TYPE

01 JAT
10 JAF
11 JCC
00 Andere
Das Signal JUMPID wird in einem Register 37 gespeichert.
Der Parameter N wird in einer Dekodierschaltung 39 dekodiert, um ein RATE-Signal zu erzeugen, das eine Vorhersage des Resultats der Sprunginstruktion auf der Basis eines internen Attributs der Sprunginstruktion darstellt. Bei diesem speziellen Beispiel ist RATEN echt, wenn N kleiner als 16 ist. Mit anderen Worten wird vorhergesagt, daß kurze Vorwärtssprünge und alle Rückwärtssprünge vorgenommen werden (umgekehrt werden längere Vorwärtssprünge mit N größer als oder gleich 16 nicht durchgeführt). Es wurde festgestellt, daß dies eine korrekte Vorhersage mit bedeutend mehr als 50% der Zeit ergibt. RATEN wird in einem Register 33 gespeichert.
Die Sprungvorhersageschaltung enthält auch einen Speicher 40 mit willkürlichem Zugriff (RAM) mit 1024 Speicherplätzen. Jeder Speicherplatz speichert 16 Bits wie folgt:

JUMPID TYPE

10-15 JINVERT (0-5)
2-9 GÜLTIG (0-7)
1 PUBLIC
0 PARITÄT
Die JINVERT-Bits (0-5) sind "Rateinvert"-Bits, die vorhersagen, ob das Rate-Signal, das für eine bestimmte Sprunginstruktion erzeugt worden ist, korrekt ist oder nicht. JINVERT (0-2) bezieht sich auf JAT-, JAF- und JCC-Instruktionen, die im Wort 0 eines Doppelwort-Blockes beginnen, während JINVERT-Bits (3-5) sich entsprechend auf JAT, JAF und JCC- Instruktionen beziehen, die im Wort 1 eines Doppelwort-Blockes beginnen. Wenn beispielsweise JINVERT (0) echt ist, gibt dies an, daß ein RATE-Signal, das für eine im Wort O beginnende JAT-Instruktion erzeugt wird, als unkorrekt vorhergesagt wird und somit invertiert werden muß.
Der RAM 40 wird durch eine 10-Bit-Hash-Adresse adressiert, die aus einer 29-Bit-Adresse von einem Multiplexer 41 gebildet wird. In diesem Beispiel wird die Hash-Adresse dadurch gebildet, daß eine vorbestimmte Auswahl von zehn aus den 29 Bits. Bei anderen Ausführungsformen der Erfindung kann diese Adresse beispielsweise durch Kombinieren von Paaren der Adressen-Bits in Exclusiv-ODER-Gattern gebildet werden.
Der Multiplexer 41 wählt normalerweise den Ausgang LAPC eines Registers 42. Dies stellt eine lokale Kopie des Programmzählers PC dar und gibt die Adresse des Blockes an, der gerade durch die Sprungvorhersageschaltung verarbeitet wird. Das Register 42 wird normal in einer Addierschaltung 43 jedesmal weitergeschaltet, wenn ein neuer Block durch die Vorhersageschaltung verarbeitet wird. Wenn der Programmzähler PC aktualisiert wird, um einen Sprung durchzuführen, wird ein Multiplexer 44 so geschaltet, daß er die Sprungbestimmungsadresse (Signal CVSA) in das Register 42 einschreibt.
Die Inhalte der adressierten Speicherstelle des RAM 40 werden ausgelesen und in folgender Weise verwendet.
Die sechs Rate-Invert-Bits JINVERT (0-5) werden in ein Register 45 eingeschrieben. Der Ausgang dieses Registers wird seinerseits dem Eingang eines Multiplexers 46 aufgegeben, der von dem Bit höchster Bedeutung des LAPCSEL, und den beiden Bits von JUMPID gesteuert wird. Der Multiplexer 46 wählt somit das eine der Rateinvertbits entsprechend der jeweiligen Instruktionstype und Position innerhalb des Zweiwort-Blockes aus. Wenn beispielsweise JUMPID eine JAT-Instruktion anzeigt, und das Bit höchster Bedeutung von LAPCSEL angibt, daß die Instruktion im Wort O beginnt, wählt der Multiplexer 46 JINVERT (0).
Die GÜLTIG-Bits aus der adressierten Speicherstelle des RAM 40 werden in einer Vergleichsschaltung 47 mit dem Inhalt eines Verarbeitungsmarkierregisters 48 verglichen.
Der Ausgang der Vergleichsvorrichtung 47 wird in einem ODER-Gatter 49 mit dem ÖFFENTLICH-Bit aus der adressierten Speicherstelle des RAM kombiniert, um ein Signal RAMHIT zu erzeugen, das in einem Register 50 gespeichert wird. Daraus ergibt sich, daß RAMHIT echt ist, wenn die GÜLTIG-Bits den Inhalten des Prozeßmarkierregisters 48 angepaßt sind, oder wenn das ÖFFENTLICH-Bit besetzt ist.
Das Prozeßmarkierregister 48 wird jedesmal dann weitergeschaltet, wenn eine Änderung des Prozesses (Programms) im System vorliegt, und dies macht alle Eingaben in den RAM 40, die sich auf andere Prozesse beziehen, ungültig, ausgenommen die Eingaben, die sich auf den anteiligen öffentlichen Code beziehen, der durch das Öffentlich-Bit angezeigt wird.
Das RAMHIT-Signal gibt an, ob die Rate-Invert-Signale JINVERT (0-5) als gültig angenommen werden sollen oder nicht.
RAMHIT steuert einen Multiplexer 51. Wenn RAMHIT echt ist, wählt der Multiplexer 51 den Ausgang eines Exclusiv-ODER-Gatters 52, das das RATE-Signal mit dem ausgewählten JINVERT-Bit aus dem Multiplexer 46 kombiniert. Wenn RAMHIT falsch ist, wählt der Multiplexer RATEN. Der Ausgang des Multiplexers 51 ist ein SPRUNGVORHERSAGE- Signal, das den vorhergesagten Ausgang der Sprunginstruktion anzeigt.
Daraus ergibt sich, daß dann, wenn RAMHIT angibt, daß JINVERT nicht gültig ist, das RATE-Signal direkt als die Endvorhersage ,,SPRUNGVORHERSAGE" verwendet wird. Wenn andererseits RAMHIT angibt, daß JINVERT gültig ist, wird die endgültige Vorhersage SPRUNGVORHERSAGE durch selektives Invertieren von RATEN, entsprechend dem Wert des geeigneten JINVERT-Bits gebildet.
JTYPE wird dann verwendet, um die endgültige Aktion wie folgt festzulegen:
(1) Wenn JTYPE = 00, erfolgt ein Sprung auf die vorhergesagte Bestimmung PCN.
(2) Wenn JTYPE = 01, erfolgt ein Sprung auf PCN, wenn SPRUNGVORHERSAGE echt ist.
(3) Wenn JTYPe = 10 oder 11, erfolgt kein Sprung.
Die Art und Weise, in der der RAM 40 aktualisiert wird, wird nachstehend beschrieben.
Wenn, wie vorstehend erläutert, die untere Pipeline 13 eine unrichtig vorhergesagte Sprunginstruktion anzeigt, sendet sie einen korrigierten Programmzählerwert CPC an den Disponenten, um eine Rückführung in die richtige Folge von Instruktionen zu erreichen. Gleichzeitig sendet die untere Pipeline die Adresse JSOURCEPC der in Frage kommenden Sprunginstruktion an die Sprungvorhersageschaltung. Diese Adresse wird in ein Register 53 eingeführt und dann verwendet, um den RAM 40 über einen Multiplexer 41 zu adressieren.
Das entsprechende Bit der JINVERT-Bits der jeweiligen adressierten RAM-Speicherstelle wird dann entsprechend der Art und Position der Sprunginstruktion invertiert. Wenn beispielsweise die nicht richtig vorhergesagte Sprunginstruktion ein JAT ist, das im Wort O beginnt, wird JINVERT (O) invertiert.
Wenn die GÜLTIG-Bits in der adressierten Speicherstelle der Prozeßmarkierung im Register 48 entsprechen, werden zur gleichen Zeit die verbleibenden JINVERT-Bits unverändert in den adressierten Speicherplatz des RAM zurückgeschrieben. Wenn andererseits die GÜLTIG-Bits der Prozeßmarkierung nicht entsprechen, werden alle diese übrigen JINVERT-Bits zurückgesetzt, der jeweilige Prozeßmarkierwert wird in die GÜLTIG-Bits eingeschrieben, und das PUBLIC-Bit wird aktualisiert.
Zusammenfassend ergibt sich, daß das System einen zweipegeligen Sprungvorhersagemechanismus verwendet. Der erste Pegel der Vorhersage ergibt das RATE-Signal und basiert auf einem internen Attribut des Sprungbefehls selbst. Der zweite Pegel der Vorhersage wird durch den RAM 40 erzielt und basiert auf der Historie des Resultats der Sprunginstruktion, während sie das letzte Mal durchgeführt worden ist. Speziell nimmt der zweite Pegel der Vorhersage die Form einer Anzeige darüber an, ob die anfängliche Vorhersage, die von dem RATE-Signal vorgenommen worden ist, korrekt war.
Wenn die durch den RAM 40 erzielte Vorhersage nicht gültig ist (RAMHIT falsch), z. B., weil diese spezielle Sprunginstruktion vorher nicht angetroffen worden ist, wird das anfängliche RATE-Signal direkt als eine endgültige Sprungvorhersage verwendet. Wenn jedoch die RAM-Vorhersage gültig ist, wird sie verwendet, um das anfängliche RATE-Signal zu korrigieren, damit die endgültige Vorhersage erzeugt wird.
Es wurde festgestellt, daß dieser zweipegelige Vorhersagemechanismus besonders vorteilhaft insoferne ist, als er die Durchführung einer Vorhersage ermöglicht, selbst wenn keine vorher aufgezeichnete Historie des Resultats einer bestimmten Instruktion vorhanden ist, während eine exaktere Vorhersage möglich ist, wenn die Historie verfügbar ist.
Die Verwendung der RAM-Inhalte zur Bezeichnung, ob das anfängliche RATE-Signal invertiert wird oder nicht, ermöglicht, daß verschiedene Vorhersagen in jeder Leitung des RAM gespeichert werden, anstatt daß einfach eine Vorhersage für das anfängliche RATE- Signal ersetzt wird.
Darüber hinaus verringert die Tatsache, daß in den RAM nur eingeschrieben wird, wenn ein Sprung unrichtig vorhergesagt worden ist, die Anzahl von Schreibzugriffen zum RAM erheblich, und macht damit eine effektivere Verwendung der Speicherkapazität des RAM möglich. Auch wird die Möglichkeit eines "thrashing" verringert, d. h. die Situation, bei der zwei unterschiedliche Instruktionen alternativ das gleiche JINVERT-Bit setzen und rücksetzen.
Desweiteren sei bemerkt, daß verschiedene unterschiedliche Instruktionen auf den gleichen Speicherplatz des RAM abbilden können, weil der RAM 40 Hash-adressiert ist. Als Ergebnis können einige der JINVERT-Ausgänge aus dem RAM insoferne fehlerhaft sein, als sie auf eine unterschiedliche Instruktion zu der bezogen sind, die gerade durch die Vorhersageschaltung verarbeitet wird. Die Möglichkeit, daß solche Streuausgänge verwendet werden, wird durch die Verwendung des GÜLTIG-Bits und der Prozeßmarkierungen reduziert, die Speicherplätze in dem RAM ungültig machen, die sich auf andere Prozesse als den gerade laufenden beziehen. Die Möglichkeit von Streuausgängen wird auch dadurch verringert, daß getrennt JINVERT-Bits für jede unterschiedliche Art von bedingten Sprunginstruktionen in unterschiedlichen Wortspeicherstellen eines Zweiwort-Blockes vorgesehen werden.

Claims

1. Datenverarbeitungseinrichtung mit

a) einer Vorrichtung (10) zum Abrufen einer Serie von Befehlen einschließlich bedingter Sprungbefehle,

b) einer Vorrichtung (11, 12, 13) zum Ausführen der Serien von Befehlen, und

c) einer Vorhersagevorrichtung (28) zum Vorhersagen der Ergebnisse der Ausführung der bedingten Sprungbefehle auf der Basis einer gespeicherten Historie der vorausgehenden Ausführungen dieser Befehle, dadurch gekennzeichnet, daß, wenn eine gespeicherte Historie für einen bestimmten

bedingten Sprungbefehl nicht verfügbar ist, die Vorhersagevorrichtung (28) das Ergebnis

dieses Befehls auf der Basis eines internen Attributs (N)dieses Befehls vorhersagt.

2. Datenverarbeitungseinrichtung mit

a) einer Vorrichtung zum Abrufen einer Serie von Befehlen einschließlich bedingter Sprungbefehle,

b) einer Vorrichtung zum Ausführen der Serien von Befehlen, und

c) einem Speicher (40) zum Speichern einer Historie der Ausführung der bedingten Sprungbefehle, gekennzeichnet durch

d) eine Vorhersagevorrichtung (39) zur Erzielung einer Vorhersage des Ergebnisses eines bedingten Sprungbefehls auf der Basis eines internen Attributs (N) dieser Instruktion, und

e) eine Vorhersagekorrekturvorrichtung (46, 52), die wirksam wird, wenn die Historie der Ausführung eines bestimmten Sprungbefehls im Speicher (40) verfügbar ist, um die Vorhersage in Abhängigkeit von der gespeicherten Historie der Ausführung dieses Befehls zu korrigieren.

3. Einrichtung nach Anspruch 2, bei der der Speicher (40) eine Vielzahl von Bits hält, deren jedes angibt, ob die Sprungvorhersage für einen bestimmten Sprungbefehl bei einem vorausgehenden Vorgang, als der Sprungbefehl ausgeführt wurde, korrekt war.

4. Einrichtung nach Anspruch 2 oder 3, bei der das interne Attribut (N) ein Sprungparameter ist.

5. Einrichtung nach Anspruch 4, bei der die Voraussagevorrichtung (39) einen erfolgreichen Sprung voraussagt, wenn der Sprungparameter (N) kleiner als ein vorbestimmter Wert ist.

6. Einrichtung nach einem der Ansprüche 2-5, bei dem der Speicher (40) durch eine Hash- Adresse adressiert ist, die aus der Adresse des Sprungbefehls abgeleitet wird, die gerade von der Voraussagevorrichtung verarbeitet wird.

7. Einrichtung nach einem der Ansprüche 2-6, bei der der Speicher (40) nur aktualisiert wird, wenn eine unrichtige Sprungvorhersage angezeigt wird.

8. Einrichtung nach einem der Ansprüche 2-7, bei der jeder Speicherplatz des Speichers (40) eine Vielzahl von Sprunghistorieanzeigen hält, und zwar eine für jede einer Vielzahl von unterschiedlichen Arten von Sprungbefehlen, und die eine Vorrichtung (47) zum Auswählen einer der Sprunghistorieanzeigen entsprechend der Art des laufenden Sprungbefehls aufweist.

9. Einrichtung nach einem der Ansprüche 2-8, bei der jeder Speicherplatz des Speichers ein Gültigkeitsfeld aufweist, das auf den Wert einer Prozeßmarkierung gesetzt ist, wenn der Speicherplatz fortgeschaltet ist, und bei der eine Vorrichtung zum Vergleichen des Gültigkeitsfeldes des jeweils adressierten Speicherplatzes mit der Prozeßmarkierung vorgesehen ist, um ein Gültigkeitssignal zu erzeugen, wenn eine Anpassung vorliegt, wobei die Gültigkeitssignale anzeigen, daß die gespeicherte Historie verfügbar ist.