DE69522034T2

DE69522034T2 - Rücksetzungsschaltung für elektronische Anordnung

Info

Publication number: DE69522034T2
Application number: DE69522034T
Authority: DE
Inventors: Takayuki Hirotani; Katsuyoshi Kaneko; Kouji Moriya; Takashi Orimoto; Kazuyoshi Watanabe
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1994-04-25
Filing date: 1995-04-24
Publication date: 2001-11-15
Anticipated expiration: 2015-04-25
Also published as: CN1127375A; IL113344A; KR100196045B1; EP0679981A2; JPH07295687A; EP0679981B1; EP0679981A3; CA2147568A1; CN1085857C; US5576650A; KR950029939A; CA2147568C; DE69522034D1; IL113344A0; JP3684590B2

Description

Die vorliegende Erfindung betrifft eine Rücksetzschaltung, die in einem elektronischen Gerät verwendet wird, und insbesondere eine Rücksetzschaltung für einen Prozessor wie etwa eine CPU (Central Processing Unit) oder eine MPU (Micro Processing Unit).
Eine Rücksetzoperation ist dadurch gekennzeichnet, dass zum Beispiel die Q Ausgaben aus allen Flip-Flops wie etwa Registern und Zählern auf einen Pegel "0" (d. h. "L") gesetzt werden. In einem arithmetisch/logischen Prozessor wie einer CPU oder einer MPU wird das System vorzugsweise beim Einschalten in einen vorbestimmten Status versetzt, weshalb häufig ein Rücksetzen beim Einschalten verwendet wird, das einen Anstieg der Versorgungsspannung als Signal verwendet.
Alternativ hierzu kann das System mittels eines extern angebrachten Rücksetzschalters in denselben Status versetzt werden, der nach einem Einschalten erhalten wird. Der arithmetische/logische Prozessor kann auf diese Weise auch initialisiert werden.
Aus diesem Grund weist der oben genannte arithmetisch/logische Prozessor einen Rücksetzanschluss oder einen Löschanschluss zum Initialisieren der internen Schaltungen auf. Wenn ein Rücksetzsignal an dem Rücksetzanschluss angelegt wird, werden interne Schaltungen wie etwa die Flip-Flops initialisiert.
Folglich ist bei einem arithmetisch/logischen Prozessor (im Folgenden einfach als Prozessor bezeichnet) wie etwa einer CPU oder einer MPU vorgesehen:
1. eine Rücksetzschaltung, um das Ausgeben eines Rücksetzsignals an den Rücksetzanschluss des Prozessors zu erzwingen, oder
2. eine Rücksetzschaltung, um ein Rücksetzsignal an den Rücksetzanschluss des Prozessors als Unterbrechungsprozess, wenn die verarbeitete Software vorübergehend unterbrochen wird, auf der Basis der Bedingungen der Softwareverarbeitung oder ähnlichem im Prozessor auszugeben.
Insbesondere wird in dem oben genannten ersten Fall ein Rücksetzsignal (insbesondere ein Rücksetzimpuls) in Übereinstimmung mit einer extern eingegebenen Rücksetzsignalanforderung erzeugt. Das erzeugte Rücksetzsignal wird dann an den Rücksetzanschluss des Prozessors ausgegeben, um die internen Einheiten des Prozessors zu initialisieren.
In dem oben genannten zweiten Fall führt der arithmetische Prozessor normalerweise verschiedene Prozesse auf der Basis von vorbestimmten Programmen aus. Wenn die Programmverarbeitung ausgeführt wird, wird vorbestimmte Statusinformation während eines normalen Betriebs ausgegeben. Wenn also die Verarbeitung der Programmausführung eine Instabilität verursacht und keine Statusinformation ausgegeben wird, wird bestimmt, dass eine Anormalität in der Verarbeitung der Programmausführung aufgetreten ist. Zu diesem Zeitpunkt wird ein Rücksetzsignal an den Rücksetzanschluss des Prozessors als Unterbrechungssignal ausgegeben, um die Initialisierung des Prozessors durchzuführen.
Wenn jedoch bei dem als Fall 1 genannten Rücksetzschema eine Rücksetzsignalanforderung während eines Zugriffs auf einen Speicher wie etwa einen eingebauten RAM (Random Access Memory) ausgegeben wird, wird ein Rücksetzsignal an den Rücksetzanschluss des Prozessors ausgegeben. Dabei tritt das folgende Problem auf.
Insbesondere wird in einem derartigen Speicherzugriffszustand die im Speicher gespeicherte Information durch eine Überschreibungsoperation oder ähnliches geändert und ist der Inhalt des Speichers noch nicht definiert. Wenn also der Prozessor in einem derartigen instabilen Zustand zurückgesetzt wird, besteht die Möglichkeit, dass der Inhalt des Speichers gelöscht wird.
Aus demselben Grund wird etwa ein Auswerfen einer Diskette während eines Zugriffs auf die Diskette in einem Diskettenlaufwerk verhindert. Wenn der Prozess mit dem Inhalt des gelöschten Speichers wieder aufgenommen wird, kann ein unerwarteter Fehler auftreten.
Wenn die Verarbeitung der Programmausführung in dem oben als Fall 2 genannten Rücksetzschema eine Instabilität verursacht und keine Statusinformation mehr ausgegeben wird, wird bestimmt, dass eine Anormalität in der Verarbeitung der Programmausführung aufgetreten ist, und es wird ein Rücksetzsignal als Unterbrechungssignal an den Rücksetzanschluss des Prozessors ausgegeben. Dabei tritt das folgende Problem auf.
Wenn insbesondere ein Warteanschluss oder ein Bushalteanschluss usw. aufgrund der Instabilität des Prozessors gesperrt sind, wird die Statusinformation so wie sie ist fixiert, während der Prozessor im instabilen Zustand ist. Deshalb kann der Prozessor nicht dauerhaft rückgesetzt werden.
EP-A-0370737 schlägt in Verbindung mit Fig. 1 einen Rücksetzschalter 23 zum Anlegen eines Rücksetzsignals an einem Mikroprozessor 10 über ein Gatter 22 vor, wenn eine Niedrigspannung-Sperrschaltung 14 einen Abfall einer Stromversorgung 12 feststellt. Ein durch einen manuellen Schalter 23 erzeugtes Rücksetzsignal geht durch das Gatter 22 und führt unweigerlich zu einem Rücksetzen des Mikroprozessors 10.
EDN Electrical Design News, Vol. 30, No. 21, September 1985, Newton, Massachusetts, US, Seite 246, Almazan L. M. "Perform a Z80 reset without memory loss" beschreibt eine Rücksetzschaltung, um den Z80-Mikroprozessor jederzeit manuell zurückzusetzen, ohne dass Daten aus dem dynamischen RAM des Z80 verloren gehen. Die Schaltung verzögert das manuelle Zurücksetzen, so dass es mit einem Opcode-Abruf zusammenfällt, um eine Störung des Aktualisierungszyklus zu vermeiden. Eine Gatterschaltung ist auch für das normale Rücksetzen beim Hochfahren verantwortlich.
Es ist eine Aufgabe der vorliegenden Erfindung, einen Prozessor in einem elektronischen Gerät sicher zurückzusetzen und dabei gleichzeitig den Inhalt der peripheren Schaltungen zu schützen.
Diese Aufgabe wird durch den Gegenstand von Anspruch 1 gelöst.
Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein elektronisches Gerät angegeben, welches umfasst: einen Speicher, einen Prozessor mit einem Rücksetzanschluss und einem Prozessstatusanschluss zum Ausgeben eines Prozessstatussignals, das wenigstens einen Datenschreibzustand für den Speicher angibt, einen Rücksetzschalter und eine Rücksetzschaltung mit einer Gatterschaltung zum Durchlassen eines Rücksetzsignals vom Rücksetzschalter zum Rücksetzanschluss des Prozessors, wobei die Rücksetzschaltung weiterhin eine Bedingungsspeicherschaltung umfasst, die auf den Prozessor reagiert, indem sie Rücksetzsperrdaten zum Sperren einer Rücksetzoperation vor dem Abschluss eines ausgeführten Programms speichert, wobei die Bedingungsspeicherschaltung und die Gatterschaltung das Rücksetzsignal von dem Rücksetzschalter zu dem Rücksetzanschluss des Prozessors durchlassen und wobei die Gatterschaltung durch den Prozessor so gesteuert wird, dass sie deaktiviert wird, um das Durchlassen des Rücksetzsignals zu verhindern, wenn das PS-Signal den Datenschreibzustand wiedergibt und wenn die Bedingungsspeicherschaltung die Rücksetzsperrdaten speichert.
Die vorliegende Erfindung wird durch die folgende ausführliche Beschreibung und die beigefügten Zeichnungen verdeutlich.
Fig. 1 ist ein Blockdiagramm, das die Gesamtanordnung einer Rücksetzschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Blockdiagramm, das die Anordnung der Hauptteile einer Zwangsrücksetzschaltung zeigt.
Fig. 3 ist ein Zeitdiagramm eines PS-Signals, das einen Speicherzugriffszustand einer CPU wiedergibt.
Fig. 4 ist ein Zeitdiagramm, das eine Prozessstatus-Rücksetzoperation der Rücksetzschaltung zeigt.
Fig. 5 ist ein Zeitdiagramm, das die Softwarebedingung-Rücksetzoperation der Rücksetzschaltung erläutert.
Fig. 6 ist ein Zeitdiagramm, das eine Zwangsrücksetzoperation der Rücksetzschaltung in einem instabilen Zustand erläutert.
Fig. 7 ist ein Blockdiagramm, das die Gesamtanordnung einer Rücksetzschaltung in Übereinstimmung mit der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.

Erste Ausführungsform

im Folgenden wird eine Rücksetzschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung mit Bezug auf Fig. 1 bis 6 beschrieben.
Fig. 1 ist ein Blockdiagramm, das die Gesamtanordnung eines elektronischen Geräts zeigt, das die Rücksetzschaltung der ersten Ausführungsform verwendet.
Wie in Fig. 1 gezeigt, umfasst die Rücksetzschaltung 1 dieser Ausführungsform einen Flip- Flop 2 zum Speichern eines Rücksetzimpulses aus einem externen Rücksetzschalter 4, einen Flip-Flop 3 zum Speichern eines Softwarebedingungssignals von einer CPU 6, ein UND-Gatter 8, ein ODER-Gatter 9 und eine Zwangsrücksetzschaltung 5. Das Bezugszeichen 7 gibt einen Speicher an, der als periphere Schaltung über einen Bus mit der CPU 6 verbunden ist.
Der Flip-Flop 2 speichert den beim Drücken des externen Rücksetzschalters 4 erzeugten Rücksetzimpuls zwischen und gibt den zwischengespeicherten Rücksetzimpuls an einen Eingabeanschluss des UND-Gatters 8 und der Zwangsrücksetzschaltung 5 weiter. Wenn das zum Rücksetzanschluss der CPU 6 auszugebende Rücksetzsignal zum Rücksetzanschluss des Flip-Flop 2 ausgegeben wird, wird der Flip-Flop 2 gleichzeitig mit der Rücksetzoperation der CPU 6 zurückgesetzt.
Der Flip-Flop 3 gibt normalerweise ein Signal mit dem Pegel "H" aus. Wenn der Flip-Flop 3 ein Rücksetzsperrbedingungssignal zwischenspeichert, das von der CPU 6 in einem spezifischen Softwareausführungsprozess ausgegeben wird, gibt er ein Signal des Pegels "L" an den Eingangsanschluss des UND-Gatters 8 aus. Insbesondere bei spezifischer Software wie etwa einem Zeichenersetzungsprogramm, bei dem in einen Speicher geschriebene Daten bei einer während der Ausführung vorgenommenen Rücksetzoperation gelöscht werden, wird ein Rücksetzsperrbedingungs-Setzbefehl vor der Ausführung einer Zeichenerkennung ausgeführt, um ein Rücksetzsperrbedingungssignal auszugeben. Nach Abschluss der Zeichenersetzung wird ein Sperrungsaufhebbefehl ausgeführt, um das in dem Flip-Flop 3 gespeicherte Rücksetzsperrbedingungssignal zu löschen, um eine Ausgabe aus dem Flip- Flop 3 wieder auf den Pegel "H" zu setzen. Ein Ausgabesignal aus dem Flip-Flop 3 wird im Folgenden als Softwarebedingungssignal bezeichnet.
Der Ausgangsanschluss des Flip-Flop 2, der Ausgangsanschluss des Flip-Flop 3 und der Ausgangsanschluss eines Signals (im Folgenden als PS-Signal bezeichnet), das einen Zugriffszustand (Prozessstatus) der CPU 6 wiedergibt, sind mit jeweils den Eingangsanschlüssen und dem UND-Gatter 8 verbunden. Der Ausgangsanschluss des UND-Gatters 8 ist mit einem Eingangsanschluss des ODER-Gatters 9 verbunden. Das PS-Signal (weiter unten ausführlicher beschrieben) ist ein Signal, das den Zustand wiedergibt, in dem die CPU 6 auf den Speicher 7 zugreift.
Der Ausgangsanschluss und das UND-Gatter 8 sind mit einem Eingangsanschluss des ODER-Gatters 9 verbunden. Der andere Eingangsanschluss des ODER-Gatters 9 ist mit dem Ausgangsanschluss der Zwangsrücksetzschaltung 5 verbunden.
Wenn bei dieser Schaltung sowohl eine PS-Signalausgabe aus der CPU 6 als auch ein Softwarebedingungssignal aus dem Flip-Flop 3 auf dem Pegel "H" sind und gleichzeitig ein Rücksetzimpuls von dem Flip-Flop 2 eingegeben wird oder ein Rücksetzimpuls aus der Zwangsrücksetzschaltung 5 ausgegeben wird, dann wird ein Rücksetzsignal vom ODER- Gatter 9 zu der CPU 6 ausgegeben.
Fig. 2 ist ein Blockdiagramm, das die Konfiguration der Zwangsrücksetzschaltung 5 zeigt. Die Zwangsrücksetzschaltung 5 umfasst einen Zähler 5a, der als Zählerschaltung dient, exklusive NICHT-ODER-Gatter 5b und 5c, ein UND-Gatter 5d, einen Umkehrer 10 und Register 11 bis 14. Die Zwangsrücksetzschaltung 5 ist derart ausgebildet, dass sie nach Ablauf einer vorbestimmten Zeit nach dem Empfangen eines Rücksetzimpulses vom Flip- Flop 2 ein Rücksetzsignal ausgibt.
Der Ausgangsanschluss des Flip-Flop 2 ist mit einem Startanschluss als Eingangsanschluss des Zählers 5a verbunden. Der Ausgangsanschluss des Flip-Flop 2 ist über den Umkehrer 10 mit dem Rücksetzanschluss verbunden. Die Register 11 und 12 speichert zweistellige zweite Werte auf der Basis des Zählwerts des Zählers 5a. Der Inhalt der Register 11 und 12 ist mit den entsprechenden Eingangsanschlüssen der exklusiven NICHT-ODER-Gatter 5b und 5c verbunden.
Die Register 13 und 14 sind jeweils mit den anderen Eingangsanschlüssen der exklusiven NICHT-ODER-Gatter 5b und 5c verbunden. Die Register 13 und 14 speichern aus der CPU 6 über einen Datenbus in Übereinstimmung mit einem Schreibsignal (im Folgenden als WR- Signal bezeichnet) ausgegebene Zwangsrücksetzzeitdaten. Der Inhalt der Register 13 und 14 wird durch die exklusiven NOR-Gatter 5b und 5c mit demjenigen der Register 11 und 12 verglichen. In diesem Fall wird die Zwangsrücksetzzeit als zweistellige zweite Werte definiert und kann frei innerhalb eines Bereichs von 1 bis 99 Sekunden festgelegt werden. Das heißt, dass eine beliebige Zeit in Sekunden gesetzt werden kann, wobei in der ersten Ausführungsform fünf Sekunden gesetzt sind.
Wenn insbesondere ein Rücksetzimpuls aus dem Flip-Flop 2 eingegeben wird, wird der Rücksetzimpuls direkt an dem Startanschluss des Zählers 5a angelegt, wobei der Rücksetzimpuls gleichzeitig über den Umkehrer 10 and dem Rücksetzanschluss angelegt wird, so dass eine Zähloperation des Zählers 5a gestartet wird.
Bei der Zähloperation des Zählers 5a werden abgelaufene Sekunden in den Registern 11 und 12 in Übereinstimmung mit dem Zählwert gespeichert. Die in den Registern 11 und 12 gespeicherten zweiten Werte werden durch die exklusiven NICHT-ODER-Gatter 5b und 5c mit einem als Zwangsrücksetzzeit gespeicherten Wert verglichen, der zuvor in Übereinstimmung mit einem WR-Signal aus der CPU 6 in den Registern 13 und 14 gespeichert wurde. Wenn diese Werte übereinstimmen, werden Signale mit dem Pegel "H" aus den exklusiven NICHT-ODER-Gattern 5b und 5c ausgegeben. Daraus resultiert, dass ein Zwangsrücksetzimpuls aus dem UND-Gatter 5d ausgegeben wird.
Fig. 3 ist ein Zeitdiagramm eines PS-Signals, das den Zugriffsstatus der CPU 6 auf den Speicher 7 wiedergibt. Die CPU 6 führt auf der Basis eines Bezugstakts eine Reihe von Prozessen wie etwa 1 das Abrufen eines Befehls, 2 das Decodieren eines Befehls, 3 das Ausführen eines Befehls und 4 das Übertragen von Daten zum (Speichern von Daten im) Speicher 7 durch.
In der ersten Ausführungsform wird ein PS-Signal aus der CPU 6 ausgegeben, wobei kein Zugriff auf den Speicher 7 über den Bus durchgeführt wird. Wenn also 1 ein Befehl abgerufen oder ® Daten gespeichert werden, was für einen Lese-/Schreibzugriff auf den Speicher 7 erforderlich ist, wird ein Signal des Pegels "L" als PS-Signal ausgegeben. Wenn 2 ein Befehl decodiert oder 3 ein Befehl ausgeführt wird, ist dies ein interner Prozess der CPU 6, der keinen Zugriff auf den Speicher 7 benötigt, so dass ein Signal des Pegels "H" als PS-Signal ausgegeben wird.
Die Operationen der in Fig. 1 gezeigten Rücksetzschaltung 1 werden im Folgenden mit Bezug auf Fig. 4 bis 6 beschrieben.

Rücksetzsteuerung nach Prozessstatus (Fig. 4)

Wenn die CPU 6 das Decodieren und Ausführen eines Befehls ausführt, während die Software die Rücksetzoperation nicht sperrt, weisen sowohl das Softwarebedingungssignal als auch das PS-Signal, die an dem UND-Gatter 8 angelegt werden, den Pegel "H" auf. Wenn zu diesem Zeitpunkt durch eine externe Operation ein Rücksetzimpuls zu dem Flip- Flop 2 ausgegeben wird, geht der Rücksetzimpuls von dem Flip-Flop 2 durch das UND- Gatter 8 hindurch und wird unmittelbar durch das ODER-Gatter 9 zu dem Rücksetzanschluss der CPU 6 ausgegeben. Die CPU 6 startet deshalb die Rücksetzoperation unmittelbar.
Wenn andererseits die CPU 6 das Abrufen eines Befehls oder das Speichern von Daten durchführt, während die Software die Rücksetzoperation nicht sperrt, wird ein Softwarebedingungssignal mit dem Pegel "H" und ein PS-Signal mit dem Pegel "L" aus dem Flip-Flop 3 zu dem UND-Gatter 8 ausgegeben. Wenn also zu diesem Zeitpunkt ein Rücksetzimpuls von dem Flip-Flop 2 empfangen wird, weist eine Ausgabe aus dem UND-Gatter 8 den Pegel "H" auf, so dass kein Rücksetzsignal von dem ODER-Gatter 9 ausgegeben wird. Wenn die CPU 6 ihre Operation fortsetzt und das PS-Signal zu "H" wechselt, wird ein Rücksetzsignal aus dem ODER-Gatter 9 ausgegeben. Zu diesem Zeitpunkt führt die Zwangsrücksetzschaltung 5 nach Empfang des Rücksetzimpulses eine Zähloperation durch. Weil jedoch das PS- Signal innerhalb einer kurzen Zeitdauer zu "H" wechselt, wird der Zähler 5a zurückgesetzt, bevor ein Zwangsrücksetzsignal ausgegeben wird.

Rücksetzsteuerung durch Software (Fig. 5)

Fig. 5 ist ein Zeitdiagramm, das eine Rücksetzoperation der Rücksetzschaltung 1 unter der Steuerung der Software erläutert.
Wenn ein Rücksetzimpuls durch die Betätigung eines externen Schalters zu dem Flip-Flop 2 ausgegeben wird, wird der Rücksetzimpuls durch den Flip-Flop 2 zwischengespeichert. Der zwischengespeicherte Rücksetzimpuls wird von dem Flip-Flop 2 zu dem UND-Gatter 8 und der Zwangsrücksetzschaltung 5 ausgegeben. Durch diese Operation wird eine Zähloperation des Zählers 5a in der Zwangsrücksetzschaltung 5 gestartet.
Weiterhin wird ein Softwarebedingungssignal aus dem Flip-Flop 3 zu dem UND-Gatter 8 ausgegeben. Das Softwarebedingungssignal wechselt zu "L", wenn eine Softwareverarbeitung mit einem Speicherzugriff durch die CPU 6 ausgeführt wird. Bevor beispielsweise der Zeichenersetzungsprozess durch die Dokumenterstellungssoftware eines Textverarbeitungsprogramms oder ähnlichem ausgeführt wird, gibt die CPU 6 das Rücksetzsperrbedingungssignal aus und setzt der Flip-Flop 3 das Softwarebedingungssignal auf den Pegel "L".
Wenn bei diesem Prozess ein Rücksetzimpuls während der Zeichenersetzungsverarbeitung der CPU 6 aus dem Flip-Flop 2 ausgegeben wird, wechselt das Softwarebedingungssignal zu "L". Also auch wenn das zum UND-Gatter 8 ausgegebene PS-Signal zu "H" wechselt, wird kein Rücksetzsignal aus dem ODER-Gatter 9 ausgegeben. Wenn die Softwarebedingung (Rücksetzsperrbedingung) bei Abschluss der Softwareverarbeitung aufgehoben wird (d. h. zu "H" wechselt) und das PS-Signal zu "H" wechselt, wird ein Rücksetzsignal ausgegeben, um zu veranlassen, dass die CPU 6 die Rücksetzoperation durchführt.

Zwangsrücksetzoperation (Fig. 6)

Fig. 6 ist ein Zeitdiagramm, das eine Zwangsrücksetzoperation in dem instabilen Zustand der CPU 6 erläutert.
Wenn der instabile Zustand der CPU 6 während der Ausführung der Softwareverarbeitung auftritt und die CPU 6 beispielsweise während eines Zugriffs auf den Speicher 7 gesperrt wird, weil der Zugriffszustand der CPU 6 auf den Speicher 7 aufrechterhalten wird, wird das PS-Signal auf dem Pegel "L" gehalten. Also auch wenn ein Rücksetzimpuls durch eine externe Betätigung zu dem Flip-Flop 2 ausgegeben wird und der Rücksetzimpuls aus dem Flip-Flop 2 ausgegeben wird, kann der Rücksetzimpuls in diesem Zustand nicht aus dem UND-Gatter 8 zu dem ODER-Gatter 9 ausgegeben werden, weil das PS-Signal den Pegel "L" aufweist.
Es wird jedoch eine Zähloperation durch den Zähler 5a in der Zwangsrücksetzschaltung 5 unmittelbar mit der Ausgabe des Rücksetzimpulses aus dem Flip-Flop 2 gestartet. Wenn ein vorbestimmter Zählerwert erreicht wird (der in diesem Fall fünf Sekunden beträgt), wird ein erzwungener Rücksetzimpuls zu dem ODER-Gatter 9 ausgegeben, um die CPU 6 zu einem Rücksetzen zu zwingen.
In der oben beschriebenen ersten Ausführungsform wechselt das aus der CPU 6 ausgegebene PS-Signal zu "H", weil während des 2 Decodierens eines Befehls oder des 3 Ausführens eines Befehls nicht auf den Speicher 7 zugegriffen wird. Die Anordnung ist jedoch nicht auf diese Konfiguration beschränkt. Weil beim 1 Abrufen eines Befehls nur das Lesen eines Befehls aus dem Speicher 7 durchgeführt wird, kann auch ein Signal mit dem Pegel "H" als PS-Signal ausgegeben werden.
In der oben beschriebenen Ausführungsform ist als Berechnungseinrichtung die CPU 6 genannt. Die Berechnungseinrichtung, die das Rücksetzsignal empfängt, kann jedoch auch eine andere Einrichtung als die CPU 6 sein.

Zweite Ausführungsform

Entsprechend ist die Anordnung der Zwangsrücksetzschaltung 5 nicht auf die oben beschriebene Anordnung beschränkt. Beispielsweise kann wie in Fig. 7 gezeigt eine andere Anordnung mit derselben Funktion vorgesehen werden.
Fig. 7 ist ein Blockdiagramm, das die Gesamtanordnung einer Rücksetzschaltung 20 gemäß der zweiten Ausführungsform zeigt. Gleiche Bezugszeichen wie in Fig. 1 geben in Fig. 7 identische Teile an.
Wie in Fig. 7 gezeigt, umfasst eine Zwangsrücksetzschaltung 30 in der Rücksetzschaltung 20 eine Umkehrfeststellungsschaltung 301, einen Zähler 302 und ein UND-Gatter 303.
Die Umkehrfeststellungsschaltung 301 gibt ein Rücksetzsignal an den Rücksetzanschluss des Zählers 302 aus, wenn der Prozessstatus (das PS-Signal) wechselt. Der Zähler 302 wird in Übereinstimmung mit dem aus der Umkehrfeststellungsschaltung 301 ausgegebenen Rücksetzsignal zurückgesetzt und zählt einen vom Eingangsanschluss eingegebenen Takt CK. Wenn der Zählwert einen vorbestimmten Wert (z. B. fünf Sekunden) erreicht, wird ein Signal mit dem Pegel "H" zu einem der Eingangsanschlüsse des UND-Gatters 303 ausgegeben.
Ein Eingangsanschluss des UND-Gatters 303 wird wie oben beschrieben mit dem Ausgangsanschluss des Zählers 302 verbunden. Der andere Eingangsanschluss des UND- Gatters 303 wird mit dem Ausgangsanschluss eines Flip-Flop 2 verbunden, und der Ausgangsanschluss wird mit einem Eingangsanschluss eines ODER-Gatters 9 verbunden.
Während des normalen Betriebs wird das von einer CPU 6 ausgegebene PS-Signal alternierend als "H" → "L" → "H" →... invertiert und ausgegeben. Wenn also das PS-Signal während einer vorbestimmten Zeitdauer nicht invertiert wird, gibt dies einen instabilen Zustand der CPU 6 an.
Insbesondere wird im normalen Zustand ein Rücksetzsignal von der Umkehrfeststellungsschaltung 301 ausgegeben, bevor der Zähler 302 nach oben zählt, und wird eine Rücksetzoperation durchgeführt. Wenn die CPU 6 jedoch in einem instabilen Zustand ist, wird kein Rücksetzsignal von der Umkehrfeststellungsschaltung 301 ausgegeben und wird ein Nach-oben-Zählsignal zu dem UND-Gatter 303 ausgegeben. Wenn zu diesem Zeitpunkt ein Rücksetzimpuls von dem Flip-Flop 2 zu dem UND-Gatter 303 ausgegeben wird, wird ein Zwangsrücksetzsignal von dem UND-Gatter 303 zu dem ODER-Gatter 9 ausgegeben und wird ein Rücksetzsignal von dem ODER-Gatter 9 zu dem Rücksetzanschluss der CPU 6 ausgegeben.
Deshalb wird wie in der zweiten Ausführungsform eine Zwangsrücksetzoperation durchgeführt.

Claims

1. Elektronisches Gerät mit:

einem Speicher (7),

einem Prozessor (6), der einen Rücksetzanschluss und einen Prozessstatus (PS)- Anschluss umfasst, an dem ein Prozessstatus (PS)-Signal, das wenigstens einen Datenschreibzustand wiedergibt, zu dem Speicher (7) ausgegeben wird,

einem Rücksetzschalter (4), und

einer Rücksetzschaltung (1, 20), die eine Gatterschaltung (8) zum Durchlassen eines Rücksetzsignals von dem Rücksetzschalter (4) zu dem Rücksetzanschluss des Prozessors (6) umfasst,

dadurch gekennzeichnet, dass

die Rücksetzschaltung (1, 20) weiterhin eine Bedingungsspeicherschaltung (3) umfasst, die auf den Prozessor (6) reagiert, indem sie Rücksetzsperrdaten zum Sperren einer Rücksetzoperation vor dem Abschluss eines ausgeführten Programms speichert,

wobei die Bedingungsspeicherschaltung (3) und die Gatterschaltung (8) das Durchlassen des Rücksetzsignals von dem Rücksetzschalter (4) zu dem Rücksetzanschluss des Prozessors (6) steuern, und

wobei die Gatterschaltung (8) durch den Prozessor (6) so gesteuert wird, dass er deaktiviert wird, um das Durchlassen des Rücksetz-Signals zu verhindern, wenn das PS- Signal den Datenschreibzustand wiedergibt und wenn die Bedingungsspeicherschaltung (3) die Rücksetzsperrdaten speichert.

2. Gerät nach Anspruch 1, dadurch gekennzeichnet, dass das PS-Signal aus dem Prozessor (6) ausgegeben wird, während ein Daten-Schreib-/Lesezugriff auf den Speicher über einen Bus ausgeführt wird.

3. Gerät nach Anspruch 2, dadurch gekennzeichnet, dass das Gerät weiterhin eine Zwangsrücksetzschaltung (5, 30) zum Ausgeben eines Verzögerungsrücksetzsignals umfasst, das sich von dem an dem Rücksetzanschluss des Prozessors (6) über die Gatterschaltung (8) angelegten Rücksetzsignal unterscheidet, wobei das verzögerte Rücksetzsignal ausgegeben wird, wenn eine vorbestimmte Zeitdauer ohne eine Ausgabe des PS-Signals nach dem Empfang des Rücksetzsignals, das von dem Rücksetzschalter über die Gatterschaltung eingegeben wird, abgelaufen ist.

4. Gerät nach Anspruch 3, dadurch gekennzeichnet, dass die Zwangsrücksetzschaltung (5) eine Zeitschaltung (5a, 13, 14) umfasst, die eine Verzögerungszeit des verzögerten Rücksetzsignals setzt.

5. Gerät nach Anspruch 1, wobei der Prozessor (6) veranlasst, dass die Bedingungsspeicherschaltung (3) Daten speichert, um eine Rücksetzoperation vor der Ausführung eines vorbestimmten Programms zu sperren, und wobei die Gatterschaltung (8) gesteuert wird, um ein Durchlassgatter in Übereinstimmung mit der Ausgabe der Rücksetzsperrdaten aus der Bedingungsspeichereinheit (3) zu schließen.

6. Gerät nach Anspruch 1, weiterhin gekennzeichnet durch eine Zwangsrücksetzschaltung (5, 30) zum Ausgeben eines Ersatzrücksetzsignals, das sich von dem am Rücksetzanschluss des Prozessors (6) über die Gatterschaltung (8) angelegten Rücksetzsignal unterscheidet, wenn eine vorbestimmte Zeitdauer ohne Ausgabe des Rücksetzsignals aus der Gatterschaltung (8) nach Empfang eines vom Rücksetzschalter eingegebenen Rücksetzsignals abgelaufen ist.

7. Gerät nach Anspruch 6, dadurch gekennzeichnet, dass die Zwangsrücksetzschaltung (5) eine Zeitschaltung (5a, 13, 14) aufweist, die eine Verzögerungszeit des Ersatzrücksetzsignals setzt.

8. Gerät nach wenigstens einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass

die Rücksetzschaltung (1, 20) zum Ausgeben eines Rücksetzsignals an den Prozessor (6) weiterhin umfasst:

eine Rücksetzsignalerzeugungseinrichtung (2) zum Erzeugen des Rücksetzsignals, und

eine Rücksetzsignalausgabe-Steuereinrichtung (9) zum Ausgeben des durch die Rücksetzsignalerzeugungseinrichtung (2) erzeugten Rücksetzsignals von der Gatterschaltung (8) zu dem Prozessor (6).

9. Gerät nach Anspruch 8, wobei die Rücksetzschaltung weiterhin dadurch gekennzeichnet ist, dass die Statusfeststellungseinrichtung (8) eine Einrichtung zum Feststellen des besonderen Status in Übereinstimmung mit einem Statussignal aufweist, das durch den Prozessor auf der Basis einer Verarbeitungsoperation des Prozessors (6) ausgegeben wird, wobei das Statussignal wiedergibt, ob ein Speicherzugriff durchgeführt wird.

10. Gerät nach Anspruch 9, wobei die Rücksetzschaltung weiterhin gekennzeichnet ist durch

eine Zähleinrichtung (5a) zum Starten einer Zähloperation bei Erzeugung des Rücksetzsignals durch die Rücksetzsignalerzeugungseinrichtung (2).

11. Gerät nach Anspruch 10, wobei die Rücksetzschaltung weiterhin eine Einrichtung zum Zurücksetzen der Zähloperation, wenn die Rücksetzsignalausgabe-Steuereinrichtung (8, 9) das Rücksetzsignal ausgibt, sowie eine Zwangsrücksetzeinrichtung (5, 30) zum Ausgeben eines Zwangsrücksetzsignals, wenn die Zähleinrichtung (5a) eine vorbestimmte Zeitdauer zählt, umfasst.

12. Gerät nach Anspruch 10, wobei die Rücksetzschaltung weiterhin eine Zwangsrücksetzeinrichtung (5, 30) umfasst, um ein Zwangsrücksetzsignal auszugeben, wenn eine vorbestimmte Zeitdauer durch die Zähleinrichtung (5a) ohne Ausgabe des Rücksetzsignals aus der Rücksetzsignalausgabe-Steuereinrichtung gezählt wird.

13. Gerät nach Anspruch 10, 11 oder 12, dadurch gekennzeichnet, dass in der Rücksetzschaltung die durch die Zähleinrichtung (5a) zu zählende Zeit frei gesetzt werden kann.