DE69520536T2 - Taktrückgewinnung für einen ATM-Empfänger - Google Patents

Taktrückgewinnung für einen ATM-Empfänger

Info

Publication number
DE69520536T2
DE69520536T2 DE69520536T DE69520536T DE69520536T2 DE 69520536 T2 DE69520536 T2 DE 69520536T2 DE 69520536 T DE69520536 T DE 69520536T DE 69520536 T DE69520536 T DE 69520536T DE 69520536 T2 DE69520536 T2 DE 69520536T2
Authority
DE
Germany
Prior art keywords
clock
cell
frequency
bit rate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69520536T
Other languages
English (en)
Other versions
DE69520536D1 (de
Inventor
Han Hiong Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke KPN NV
Original Assignee
Koninklijke KPN NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke KPN NV filed Critical Koninklijke KPN NV
Application granted granted Critical
Publication of DE69520536D1 publication Critical patent/DE69520536D1/de
Publication of DE69520536T2 publication Critical patent/DE69520536T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5614User Network Interface
    • H04L2012/5616Terminal equipment, e.g. codecs, synch.
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5672Multiplexing, e.g. coding, scrambling
    • H04L2012/5674Synchronisation, timing recovery or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

    A. Technischer Hintergrund der Erfindung
  • Die Erfindung betrifft einen ATM-Empfänger und insbesondere einen Schaltkreis zur Taktrückgewinnung.
  • Bei einem ATM-Uebertragungssystem ist es möglich, über verschiedene virtuelle Kanäle Quellsignale mit unterschiedlichen Bit- Raten zu übermitteln, wobei sich im Ergebnis die Anzahl der ATM- Zellen je Zeiteinheit, das heisst die Zellenrate, in einem virtuellen Kanal von der in einem anderen virtuellen Kanal unterscheiden kann. Wo die Zellen eines bestimmten Kanals an einem Empfänger ankommen - teilweise dem besagten Kanal zugeordnet - müssen diese Zellen, nachdem sie in einem Puffer eingelesen worden sind, aus diesem mit einer Taktfrequenz ausgelesen werden, die mit der Zellrate dieses Kanals und mit der Bit-Rate (und Taktfrequenz des Quellsignals) übereinstimmt.
  • Die Aufgabe der vorliegenden Erfindung ist ein Schaltkreis zur Ableitung der Taktfrequenz, bei welcher der besagte Puffer ausgelesen wird, aus den Zellankunftszeiten. Bei dem Verfahren ist es notwendig, verschiedene nominale Zellraten zuzulassen und Veränderungen innerhalb dieser nominalen Zellraten zu akzeptieren. Insofern ist das Ziel der Feststellung der Taktfrequenz aus den Ankunftszeiten der ATM-Zellen nicht in einer akzeptablen und vollständig automatischen Weise aus bereits bekannten Lösungen bekannt.
  • B. Zusammenfassung der Erfindung
  • Diese Erfindung betrifft einen Taktrückgewinnungschaltkreis für einen ATM-Empfänger, wobei die Taktfrequenz vollkommen automatisch aus den Zellankunftszeiten hergeleitet wird. Zu diesem Zweck umfasst der Schaltkreis gemäss der Erfindung erste Mittel zur Feststellung, auf der Basis der Zellrate der empfangenen Zellen, der nominalen Bit-Rate des Quellsignals und zur Erzeugung eines Taktsignals mit einer Frequenz, die damit übereinstimmend ist, und zweite Mittel zum Korrigieren der Frequenz des Taktsignals, welches vom ersten Mittel erzeugt wird, im Verhältnis zum Unterschied zwischen der nominalen Bit-Rate, die von den ersten Mitteln festgestellt ist, und der mittleren tatsächlichen Bit-Rate. Die Erfindung wird nun unter Bezugnahme auf eine Anzahl von Figuren beschrieben.
  • Es ist festzustellen, dass die vorliegende Anmeldung im Allgemeinen mit dem Rückgewinnen der Empfangsdiensttaktfrequenz befasst ist, wie in der Druckschrift D1 beschrieben. Dennoch löst die vorliegende Anmeldung ein viel weitergehendes Problem als die Druckschrift D1. In diesem Hinblick ist die D1 darauf ausgerichtet, die Empfangsdiensttaktrate für einen einzelnen einlaufenden Datenstrom, der vorgeblich mit derselben Rate, d. h. einer DS-3-Rate übertragen wird, obwohl einige Veränderungen auf der Empfangsseite von dieser Rate möglich sind. Die vorliegende Anmeldung löst das Problem des Rückgewinnens der Empfangstaktrate über einen weiten Bereich von vordefinierten Taktraten, nicht nur bei einer vordefinierten Rate, z. B. einer DS-3-Rate. Die vorliegende Erfindung benutzt einen vollkommen anderen Weg. Die vorliegende Erfindung verändert nicht - wie die D1 - die zurückgewonnene, d. h. Empfangs-Taktrate auf der Basis des Belegens eines Speichers. Die vorliegende Erfindung der Anmelderin setzt zuerst die Frequenz des wiedergewonnenen Taktes auf einen vordefinierten Wert ein, der auf dem nominalen Bit-Ratenmuster des einlaufenden Datenstroms basiert und implementiert somit eine "grobe" Einstellung. Danach wird diese Rate dynamisch variiert, um eine "feine" Einstellung zu erreichen, die auf der Differenz basiert, die dann zwischen einer nominalen Bit-Rate der einlaufenden Daten und einer mittleren tatsächlichen Bit-Rate dieser Daten besteht. Darüber hinaus ist ein System, wie es in der D2 beschrieben ist, dazu geeignet, eine Lehre darzustellen, die die Übertragungstaktrate basierend auf der Anzahl der Zellen, die an einer Empfangsstelle weggelassen werden, zu verändern, aber nicht die Empfangstaktrate.
  • C. Beispielhafte Ausführungsbeispiele
  • Fig. 1 zeigt ein beispielhaftes Ausführungsbeispiel der Erfindung. Fig. 2 zeigt eine Anzahl von Signalen. Fig. 3 zeigt ein beispielhaftes Ausführungsbeispiel von einer der in Fig. 1 dargestellten Einheiten.
  • Der in der Fig. 1 dargestellte Schaltkreis ist ausgestaltet worden zur automatischen Rückgewinnung des Quelltaktes für Quellsignale mit Bitraten von 64, 128, 144, 192, 256, 512, 1024 und 2048 kBit/s. ATM-Zellen werden einem Puffer 1 über einen Eingangschaltkreis zugeführt. Über ein UND-Gatter 2 wird ein Schreib-Signal für den Zellenpuffer 1 aus einem Netzwerktaktsignal von 155,520 MHz (derzeitiger Standard für ATM-Netzwerke) und einem "Zelleneinschalt"-Signal hergestellt, wodurch eine ATM-Zelle durch den Eingangsschaltkreis zu dem Puffer 1 zugelassen wird. Solch ein "Zelleneinschalt"-Signal wird beispielsweise durch eine Zugangsbeobachtungseinheit erzeugt, wie eines, das in dem Europäischen Patent EP 381 275 B1 im Namen der Anmelderin beschrieben worden ist. Das Schreiben-Signal weist einen "Burst"-Charakter auf (siehe auch Fig. 2). Der Rest des Schaltkreises dient dazu, ein Lesen-Taktsignal zu erzeugen, welches der Zellenrate der dem Puffer 1 vorgelegten Zellen entspricht und welches keinen "Burst"-Charakter aufweist (siehe auch Fig. 2). Die Frequenz von diesem Lesen-Signal ist gleich zur Bit-Rate des Quellsignals und daher gleich zur Frequenz des Quelltaktes.
  • Der Schaltkreis umfasst eine Grobeinstellung für diese Taktfrequenz, bei der der Puffer 1 ausgelesen wird, und umfasst eine Teilungsfaktor-Einstellung 3 und einen variablen Frequenzteiler 4. Der Schaltkreis umfasst weiterhin eine Feineinstellung mit monostabilen Multivibratoren 6 und 7, einem Verstärker 8, einem Tiefpassfilter 9, 10 und einem spannungsgesteuerten Oszillator (VCO für Voltage Controlled Oscillator).
  • Die Teilungsfaktoreinstellung 3 wird durch das "Zelleinschalt"- Signal angesteuert. Nachdem die Zeit zwischen zwei (oder mehr) aufeinanderfolgenden "Zelleinschalt"-Signalen gemessen worden ist und die gemessene Zeit in Übereinstimmung mit der einer der oben erwähnten Bit-Raten entsprechenden am nächsten kommenden Standardzeit kategorisiert worden ist, wird ein Teilungsfaktor N, der der am nächsten kommenden Standardzeit zugeordnet worden ist, dem Frequenzteiler 4 vorgelegt. Der Frequenzteiler 4 teilt die Frequenz des Taktsignals, welches durch den VCO 5 vorgelegt worden ist, durch den Faktor N.
  • Die Änderung in Zellankunftszeiten (siehe auch Fig. 3) muss hierfür durch eine Feineinstellung kompensiert werden. Zu diesem Zweck wird das Schreiben-Signal auch einem monostabilen Multivibrator 7 vorgelegt, der den vorgelegten Schreib-Pulsen eine definierte Breite gibt. Das Lesen-Signal wird einem monostabilen Multivibrator 6 vorgelegt, der gewährleistet, dass den Lese- Impulsen eine definierte Breite zugewiesen wird. Die zwei Signale passieren dann den "Plus"- bzw. den "Minus"-Eingang eines Verstärkers 8. Am Ausgang wird eine Kapazität 10, über einen Widerstand 9, durch die Lese-Pulse aufgeladen und über die Schreib-Pulse entladen. Im Falle eines Gleichgewichtes zwischen der Anzahl der Zellen, die in den Puffer geschrieben werden, und der Anzahl der Zellen, die ausgelesen werden, besteht ein Gleichgewicht zwischen dem Laden und Entladen dieser Kapazität 10. Falls die Anzahl der Lese-Pulse sich im Hinblick auf die Anzahl der Schreib-Pulse erhöht, fällt die Spannung Ucontrol über die Kapazität 9 ab, und die Frequenz des VCO 5 wird wieder neu eingestellt, wobei sich im Ergebnis die Lese-Taktfrequenz erhöht.
  • Die Fig. 3 zeigt ein spezielles Ausführungsbeispiel der obenerwähnten Einheit 3, die den Teilungsfaktor N berechnet. Die Einheit umfasst ein Nicht-UND-Gatter (NAND) 11, einen Taktgenerator 12 und einen Zähler 13. Der Zähler 13 empfängt Pulse vom Taktgenerator 12 während einer Periode, wenn kein "Zelleinschalt"- Signal besteht (siehe auch Fig. 2). Falls die Zellenrate gering ist, ist diese Periode relativ lang und der Zähler erreicht einen relativ hohen Wert. Bei einer hohen Zellrate erreicht der Zähler nur einen tiefen Wert. Der Zählerwert, der erreicht worden ist, wird einer Anzahl von digitalen Vergleichern 14 vorgelegt, die jeweils auf einen Zählerwert gesetzt werden, der einer spezifischen nominellen Bit-Rate entspricht. Der Vergleicher oder Comparator 14, welcher dem Zählerwert entspricht, der am nächsten dem Zählerwert kommt, den der Zähler 13 erreicht hat, gibt einen Hinweis auf den Prozessor 15. Der Prozessor 15 berechnet auf der Basis der Position des Komparators den Wert für N und übergibt diesen dem variablen Teiler 4. Im Falle einer tiefen Zellrate erreicht der Zähler 13 einen relativ hohen Wert und der Wert von N wird gleichfalls relativ hoch, womit im Ergebnis der Wert von f±Δ/N relativ klein ist.
  • D. Druckschriften
  • D1 Chao, HJ et al., "Asynchronous transfers mode packet video transmission system", im Opt. Eng. Band 28, Nr. 7, Juli 1989, Seiten 781-788.
  • D2 US 4,105, 946 A im Namen von SANSUI Electric Co. Ltd.
  • D3 EP 0 381 275 B1 im Namen der Koninklijke PTT Nederland N. V.

Claims (5)

1. Taktrückgewinnungschaltkreis für einen ATM-Empfänger, zum vollkommen automatischen Ableiten der Taktfrequenz des Quellsignals aus der Zellrate von empfangenen ATM-Zellen, wobei das Quellsignal durch die ATM-Zellen übertragen wird, gekennzeichnet durch erste Mittel zur Feststellung (3, 4, 5), auf der Basis der Zellrate der empfangenen Zellen, der nominalen Bit-Rate des Quellsignals und zur Erzeugung eines zurückgewonnenen Taktsignals mit einer Frequenz, die damit übereinstimmend ist, und durch zweite Mittel (6, 7, 8, 9, 10), die mit den ersten Mitteln verbunden sind, zum Korrigieren der Frequenz des zurückgewonnenen Taktsignals, welches vom ersten Mittel erzeugt wird, im Verhältnis zum Unterschied zwischen der nominalen Bit-Rate und der mittleren tatsächlichen Bit-Rate der empfangenen Zellen.
2. Taktrückgewinnungschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass das erste Mittel eine Teilungsfaktoreinheit (3) zur Feststellung der nominellen Bit-Rate des Quellsignals auf der Basis von zwei oder mehr nacheinander eintreffenden Zellankunftszeiten, welche durch die ATM-Zellen übertragen worden ist und einen Teilungsfaktor (N) erzeugt als Funktion dieser nominellen Bit-Rate, zusammen mit einem Frequenzteiler (4) zum Teilen der Frequenz (f) eines Taktsignals, welches von einem Taktgenerator (5) ausgegeben worden ist, durch diesen besagten Teilungsfaktor.
3. Taktrückgewinnungsschaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass zweite Mittel vorgesehen sind, die in Proportion zu, auf der einen Seite der Anzahl der über eine Periode von zwei oder mehr aufeinanderfolgenden Zellankunftszeiten der Anzahl der Zell-Bits und auf der anderen Seite der Anzahl der Takt-Pulse, die durch den Frequenzteiler (4) über dieselbe Periode ausgegeben werden, ein Frequenzsteuersignal (Ucontrol) für den besagten Taktgenerator (5) herausgeben.
4. Taktrückgewinnungsschaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass die Takt-Pulse in Proportion zu den empfangenen Zell-Bits einem monostabilen Zellvibrator (7) zugeführt werden und dass die Takt-Pulse, die von dem Frequenzteiler (4) ausgegeben werden, einem identischen monostabilen Multivibrator (6) vorgelegt werden, wobei der Ausgang von beiden besagten monostabilen Multivibratoren mit einem positiven und mit einem negativen Eingang eines Verstärkers (8) verbunden sind, dessen Ausgang über einen Integrationsschaltkreis (9, 10) einem Frequenzsteuerungsabschluss eines spannungsgesteuerten Oszilators (5) verbunden sind.
5. Taktrückgewinnungsschaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass die Zell-Bits einer ATM-Zelle, die an dem Empfänger ankommen, in einen Puffer (1) unter der Steuerung des Netzwerktaktsignals geschrieben werden, während der besagte Puffer unter der Steuerung des Taktsignals ausgelesen wird, das durch die ersten Mittel erzeugt wird.
DE69520536T 1994-09-21 1995-09-04 Taktrückgewinnung für einen ATM-Empfänger Expired - Lifetime DE69520536T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL9401525A NL9401525A (nl) 1994-09-21 1994-09-21 Clock recovery voor ATM ontvanger.

Publications (2)

Publication Number Publication Date
DE69520536D1 DE69520536D1 (de) 2001-05-10
DE69520536T2 true DE69520536T2 (de) 2001-08-30

Family

ID=19864672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69520536T Expired - Lifetime DE69520536T2 (de) 1994-09-21 1995-09-04 Taktrückgewinnung für einen ATM-Empfänger

Country Status (8)

Country Link
US (1) US5784379A (de)
EP (1) EP0705051B1 (de)
JP (1) JPH08111685A (de)
AT (1) ATE200380T1 (de)
CA (1) CA2158531C (de)
DE (1) DE69520536T2 (de)
ES (1) ES2155870T3 (de)
NL (1) NL9401525A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232988A1 (de) * 2002-07-19 2004-02-19 Infineon Technologies Ag Verfahren und Vorrichtung zur getakteten Ausgabe asynchron empfangener Digitalsignale
DE10357477B4 (de) * 2003-12-09 2008-11-06 Nokia Siemens Networks Gmbh & Co.Kg Schaltungsanordnung und Verfahren zur Taktsynchronisation

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2146801C (en) * 1994-05-27 1999-11-02 Barin Geoffry Haskell Timing recovery for variable bit-rate video on asynchronous transfer mode (atm) networks
NL9401696A (nl) 1994-10-14 1996-05-01 Nederland Ptt Bufferuitleesbesturing van ATM ontvanger.
SE9602823L (sv) * 1996-07-19 1998-01-20 Ericsson Telefon Ab L M En metod, en apparat och ett nätverk för att återhämta klockan
AU3864497A (en) * 1997-08-06 1999-03-01 Telefonaktiebolaget Lm Ericsson (Publ) A method and an apparatus for the clock recovery in the transport of constant bit rate services over asynchronous transfer mode
AU5763698A (en) * 1997-12-23 1999-07-19 Nokia Telecommunications Oy Clock generating method and apparatus for an asynchronous transmission
JP3444397B2 (ja) * 1998-02-06 2003-09-08 ヤマハ株式会社 ディジタル信号受信装置、方法、および該方法に係るプログラムを記憶した記憶媒体
US6990109B2 (en) * 2001-10-31 2006-01-24 Adtran, Inc. Method and apparatus for providing reliable voice and voice-band data transmission over asynchronous transfer mode (ATM) network
KR100606368B1 (ko) * 2004-11-30 2006-07-31 엘지노텔 주식회사 에이티엠 수신기에서의 클럭 복구 장치 및 그 방법
US20110032015A1 (en) * 2009-08-10 2011-02-10 Qualcomm Incorporated Systems and methods for clock correction
KR102472946B1 (ko) * 2016-02-26 2022-12-05 에스케이하이닉스 주식회사 신호 복원 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105946A (en) * 1977-07-06 1978-08-08 Sansui Electric Co., Ltd. Frequency synthesizer with phase locked loop and counter
NL8900269A (nl) 1989-02-03 1990-09-03 Nederland Ptt Methode voor het via een meervoud van asynchroon tijdverdeelde transmissiekanalen overdragen van een stroom van datacellen, waarbij per transmissiekanaal een tellerstand wordt bijgehouden, die afhankelijk is van het aantal datacellen per tijd.
JPH03114333A (ja) * 1989-09-28 1991-05-15 Toshiba Corp パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置
JP2865782B2 (ja) * 1990-03-16 1999-03-08 富士通株式会社 非同期伝送用codec装置
JPH04362827A (ja) * 1991-06-10 1992-12-15 Oki Electric Ind Co Ltd パケット通信方式
JPH04362830A (ja) * 1991-06-10 1992-12-15 Oki Electric Ind Co Ltd 音声パケット通信方式
JPH05244113A (ja) * 1992-02-27 1993-09-21 Nec Corp データ伝送装置
US5287182A (en) * 1992-07-02 1994-02-15 At&T Bell Laboratories Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks
JPH0630043A (ja) * 1992-07-13 1994-02-04 Nec Corp 音声パケット通信方式
JPH06152632A (ja) * 1992-11-11 1994-05-31 Oki Electric Ind Co Ltd データ流量監視方法及びその装置
JP3340162B2 (ja) * 1992-12-07 2002-11-05 富士通株式会社 ネットワーク間結合装置
CA2127521C (en) * 1994-07-06 2002-02-05 Kenneth M. Buckland Method and apparatus for recovering a variable bit rate service clock

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10232988A1 (de) * 2002-07-19 2004-02-19 Infineon Technologies Ag Verfahren und Vorrichtung zur getakteten Ausgabe asynchron empfangener Digitalsignale
DE10232988B4 (de) * 2002-07-19 2007-11-22 Infineon Technologies Ag Verfahren und Vorrichtung zur getakteten Ausgabe asynchron empfangener Digitalsignale
DE10357477B4 (de) * 2003-12-09 2008-11-06 Nokia Siemens Networks Gmbh & Co.Kg Schaltungsanordnung und Verfahren zur Taktsynchronisation

Also Published As

Publication number Publication date
ATE200380T1 (de) 2001-04-15
CA2158531C (en) 2000-04-11
CA2158531A1 (en) 1996-03-22
US5784379A (en) 1998-07-21
EP0705051B1 (de) 2001-04-04
NL9401525A (nl) 1996-05-01
EP0705051A1 (de) 1996-04-03
JPH08111685A (ja) 1996-04-30
ES2155870T3 (es) 2001-06-01
DE69520536D1 (de) 2001-05-10

Similar Documents

Publication Publication Date Title
DE69128035T2 (de) Verwaltungssystem von Zeitschlitzen
DE69520536T2 (de) Taktrückgewinnung für einen ATM-Empfänger
DE69131365T2 (de) ATM-Datenübertragungssystem mit variabler Datenübertragungsgeschwindigkeit
DE69217526T2 (de) Linearer In-line-Desynchronisierer
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE3687133T2 (de) Schaltung und verfahren zur geschwindigkeitsanpassung fuer asynchrone daten in digitalen netzwerken.
DE69132247T2 (de) Phasenverriegelte Schleifenanordnung
EP0475498B1 (de) Schaltungsanordnung zur Bitratenanpassung zweier digitaler Signale
DE3316192A1 (de) Horizontalablenkfrepuenzmultiplizierschaltung
DE2114250C3 (de) Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung
DE68909374T2 (de) Methode und Vorrichtung zur Wiederherstellung eines Datensignales.
DE69220267T2 (de) Pulsstopfanlage
DE2757462A1 (de) Elastischer speicher zur unterdrueckung einer phasenstoerung in einem system zur uebertragung von digitalsignalen
DE69225186T2 (de) Endstationssynchronisierungsanordnung in einem digitalen asynchronen Übertragungsnetz
DE68921706T2 (de) Synchrone Multiplexübertragungseinrichtung.
DE69433454T2 (de) Methode und Anlage für die Transmission von Sätzen von ATM-Zellen
DE1911431C3 (de) Übertragungsanordnung mit Impulsdeltamodulation
DE3340553A1 (de) Einrichtung zur erzeugung eines vertikalsynchronsignals in einem fernsehempfaenger
DE69317200T2 (de) Datenverarbeitungsschaltung
DE3101483A1 (de) Datenerkennungsdetektor bei einer zeitabhaengigen sprechinterpoliereinrichtung
DE2247190B2 (de) Verfahren zur Einstellung der Trägerphase bei der Übertragung von Signalen
DE4193255C2 (de) Verfahren zur Frequenzsynchronisation sowie mobiles Funktelefon zur Verwendung in einem TDMA-Typ zellularen Kommunikationssystem
DE69112494T2 (de) Mehrpunktkommunikationssystem.
EP0455963B2 (de) Anordnung und Verfahren zum Abbilden eines ersten Nutzsignals aus dem Rahmen eines ersten Digitalsignals mittels Impulsstopftechnik in den Rahmen eines zweiten Digitalsignals
EP0374537B1 (de) Demultiplexer mit Schaltung zur Verringerung des Wartezeitjitters

Legal Events

Date Code Title Description
8364 No opposition during term of opposition