DE69434816T2 - Datenlesesystem für optische Platten - Google Patents

Datenlesesystem für optische Platten Download PDF

Info

Publication number
DE69434816T2
DE69434816T2 DE69434816T DE69434816T DE69434816T2 DE 69434816 T2 DE69434816 T2 DE 69434816T2 DE 69434816 T DE69434816 T DE 69434816T DE 69434816 T DE69434816 T DE 69434816T DE 69434816 T2 DE69434816 T2 DE 69434816T2
Authority
DE
Germany
Prior art keywords
data
signal
value
merge
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69434816T
Other languages
English (en)
Other versions
DE69434816D1 (de
Inventor
c/o Fujitsu Limited Masakazu Kawasaki-shi Taguchi
c/o Fujitsu Limited Haruhiko Kawasaki-shi Izumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69434816D1 publication Critical patent/DE69434816D1/de
Publication of DE69434816T2 publication Critical patent/DE69434816T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10083—PR1 or PR(1,1,), i.e. partial response class 1, polynomial 1+D
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B11/00—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor
    • G11B11/10—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field
    • G11B11/105—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing
    • G11B11/10502—Recording on or reproducing from the same record carrier wherein for these two operations the methods are covered by different main groups of groups G11B3/00 - G11B7/00 or by different subgroups of group G11B9/00; Record carriers therefor using recording by magnetic means or other means for magnetisation or demagnetisation of a record carrier, e.g. light induced spin magnetisation; Demagnetisation by thermal or stress means in the presence or not of an orienting magnetic field using a beam of light or a magnetic field for recording by change of magnetisation and a beam of light for reproducing, i.e. magneto-optical, e.g. light-induced thermomagnetic recording, spin magnetisation recording, Kerr or Faraday effect reproducing characterised by the transducing operation to be executed
    • G11B11/10515—Reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B20/1258—Formatting, e.g. arrangement of data block or words on the record carriers on discs where blocks are arranged within multiple radial zones, e.g. Zone Bit Recording or Constant Density Recording discs, MCAV discs, MCLV discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • (1) Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf ein Datenauslesesystem, das bei optischen Platteneinheiten, wie magnetooptischen Platteneinheiten, angewendet wird, und insbesondere auf ein Datenauslesesystem zur Reproduktion, gemäß einem Maximum-Likelihood-Datendetektionsverfahren, von Daten von einer optischen Platte, in der Daten auf der Basis einer Partialantwortcharakteristik aufgezeichnet wurden.
  • (2) Beschreibung der verwandten Technik
  • Aufgrund der großen Kapazität, Austauschbarkeit, hohen Zuverlässigkeit und dgl. wird die Verbreitung magnetooptischer Platteneinheiten beschleunigt, so dass Einheiten, die Bilddaten aufzeichnen und reproduzieren können, und Einheiten, die Codes für Computer aufzeichnen können, vorgeschlagen wurden.
  • Ein Aufzeichnungssystem für eine herkömmliche optische Platteneinheit ist im Wesentlichen wie in 1 gezeigt gebildet. Mit Bezugnahme auf 1 sind eine optische Platte 1, ein optischer Kopf 2, eine Datenausgabeeinheit 3, ein Modulator 4 und eine Lasertreibeinheit 5 vorgesehen. Daten aus der Datenausgabeeinheit 3 werden vom Modulator 4 moduliert, und das modulierte Signal wird der Lasertreibeinheit 5 zugeführt. Die Lasertreibeinheit 5 treibt dann eine Laserdiode (LD) in dem optischen Kopf 2 auf der Basis des modulierten Signals an, so dass Daten in der optischen Platte 1 aufgezeichnet werden. In einem Aufzeichnungsprozess sind Daten, ein Lasertreibsignal und auf der optischen Platte gebildete Pits beispielsweise wie in 2 gezeigt. Das heißt, Pits werden an Positionen gebildet, an denen die Laserdiode in Übereinstimmung mit den Aufzeichnungsdaten eingeschaltet wird. Zusätzlich werden in einem Fall, wo eine magnetooptische Platte verwendet wird, Magnetisierungsdomänen als Pits auf der magnetooptischen Platte gebildet.
  • Ein Reproduktionssystem ist im Wesentlichen wie in 3 gezeigt gebildet. Mit Bezugnahme auf 3 sind die optische Platte 1, der optische Kopf 2, ein Verstärker 6, ein Filter/Entzerrer 7, ein Maximumdetektor 8, eine Phasenregelkreis (PLL)-Schaltung 9 und ein Demodulator 10 vorgesehen. Die Laserdiode in dem optischen Kopf 2 wird mit einer Energie Pr eingeschaltet, so dass ein Laserstrahl auf die optische Platte 1 eingestrahlt wird. Auf der Basis eines reflektierten Strahls, der von der optischen Platte 1 erhalten wird, wird ein wie in 4 gezeigtes Reproduktionssignal erhalten. Das Reproduktionssignal geht durch den Verstärker 6 hindurch, und durch einen automatischen Verstärkungscontroller (AGC), ein Tiefpassfilter (LPF) und einen Entzerrer (Eq) wird eine Wellenformung durchgeführt. Danach wird das Reproduktionssignal dem Maximumdetektor 8 zugeführt. Der Maximumdetektor 8 differenziert das Reproduktionssignal, und detektiert Nulldurchgang-Punkte des Differenzialsignals, um so Maximumpunkte des Reproduktionssignals zu detektieren. Der Maximumdetektor 8 gibt dann ein als Reihendaten bezeichnetes Impulssignal aus. Die Reihendaten werden der PLL-Schaltung 9 zugeführt, und getrennte Daten, synchronisiert mit einem Takt, werden aus der PLL-Schaltung 9 ausgegeben. Die getrennten Daten werden vom Demodulator 10 in die ursprünglichen Aufzeichnungsdaten demoduliert.
  • In einem Fall, wo Daten in einer niedrigen Aufzeichnungsdichte aufgezeichnet wurden, wird das wie in 5A gezeigte Reproduktionssignal erhalten. In einem Fall, wo Daten in einer hohen Aufzeichnungsdichte aufgezeichnet wurden, wird das wie in 5B gezeigte Reproduktionssignal erhalten. Ein Rauschen, das von der Laserdiode (LD) und der optischen Platte 1 verursacht wird, und ein Rauschen, das in Schaltungen generiert wird, werden auf der Wellenform des Reproduktionssignals übereinandergelegt. Je höher die Datenaufzeichnungsdichte auf der optischen Platte 1, desto kleiner die Amplitude des Reproduktionssignals aufgrund der Wärmeinterferenz in einem Aufzeichnungsprozess und der Wellenforminterferenz in einem Reproduktionsprozess. Als Ergebnis wird in dem herkömmlichen Detektionssystem ein Detektionsspielraum verringert, so dass Fehler leicht auftreten.
  • Eine Arbeit in SPIE Vol. 1663, Optical Data Storage (1992), pp. 166–173, von M. Tobita et al. mit dem Titel "Viterbi Detection of Partial Response on a Magneto-Optical Recording Channel", offenbart ein System, das einen PLL zur Verarbeitung eines HF-Signals von der Platte einsetzt, um ein Taktsignal abzuleiten. Der Kanal zeigt eine PR(I,I)-Partialantwort.
  • "Optimal Reception for Binary Partial Response Channels", M.J. Ferguson, The Bell System Technical Journal, Vol. 51, 1972, pp. 493–505, offenbart ein System zum Decodieren binärer Partialantwort-Signalformate mit der Form ak ± ak-l (für 1 ≥ 1 und ak = ± 1), d.h. eine PR(I,I)-Partialantwort, das den Maximum-Likelihood-Detektor der Sequenz ak implementiert, wobei ein additives weißes Gaußsches Rauschen als Kanalstörung angenommen wird.
  • R.T. Lynch, "Channels and Codes for Magnetooptical Recording", IEEE Journal on Selected Areas in Communications, Vol. 10, No. 1, Jan. 1992, pp. 57–72, XP462065, offenbart verschiedenste Formate, Codes und Datendetektionsverfahren zur Verwendung bei der magnetooptischen Aufzeichnung, einschließlich Partialantwortkanäle mit einer Viterbi-Detektion.
  • P.H. Siegel und J.K. Wolf, "Modulation and Coding for Informationen Storage, IEEE Communications Magazine, Vol. 29, No. 12, 1991, pp. 68–86, XP287983, offenbart Techniken ähnlich dem vorhergehenden Dokument, einschließlich einer Diskussion von Partialantwortsystemen und Verwendung eines Viterbi-Detektors.
  • R.C. Schneider, "Sequence (Viterbi-Equivalent) Decoding", IEEE Transactions on Magnetics, Vol. 24, No. 6, 1988, pp. 2539–2541, offenbart einen Decoder für eine Magnetaufzeichnung, der sowohl bei einem (0,3) Code, entzerrt auf einen Dicodekanal, als auch einem (1,7) Code, entzerrt auf einen Klasse-IV-Partialantwortkanal, anwendbar und zu einem Viterbi-Detektor funktional äquivalent ist.
  • T. Iwanaga und H. Inada, "High-Density Recording Using Mark Length Recording Method for Magnetooptical Disk", Japanese Journal of Applied Physics, Part 1, Vol. 31, No. 2b, Feb. 1992, pp. 580–583, XP323486, offenbart, dass ein (1,7) Code für eine magnetooptische Aufzeichnung einem (2,7) Code vorzuziehen ist, wenn Lese-Schreib-Kompensationsverfahren eingesetzt werden.
  • A.B. Marchant, "Optical Recording: a technical overview", Chapter 9, pp. 229–255, Addison-Wesley Publishing Company, 1990, enthält eine allgemeine Diskussion über optische Aufzeichnungskanäle, einschließlich verschiedenster RLL-Codes, wobei insbesondere eine NRZ- und MFM-Modulation eingesetzt werden.
  • Die US-5 233 589-A offenbart ein optisches Aufzeichnungssystem, bei dem ein Referenzmuster in einer bestimmten vorherbestimmter Domäne eines Aufzeichnungsmediums so aufgezeichnet wird, dass die Anstiegkante und Abfallkante eines bestimmten aufgezeichneten Abschnitts in einer vorherbestimmten Beziehung positioniert werden.
  • Die US-5 233 590-A offenbart ein magnetooptisches Aufzeichnungssystem, bei dem ein Hilfssynchronisiersignal an einer vorherbestimmten Position auf einem Aufzeichnungsmedium, das ein vorher aufgezeichnetes periodisches Synchronisiersignal trägt, von derselben Aufzeichnungseinrichtung aufgezeichnet wird, die zum Aufzeichnen von Daten verwendet wird, und bei dem die Phase eines Datenlese-Taktsignals unter Verwendung des Hilfssynchronisiersignals gesteuert wird.
  • Die EP-0 430 811-A offenbart ein magnetooptisches Aufzeichnungssystem, bei dem ein von einem optischen Aufnehmer gelesenes magnetooptisches Signal auf der Basis eines vorherbestimmten Referenzpegels pegeldiskriminiert wird, wobei der Referenzpegel in Abhängigkeit von einem Inphase-Signal vom optischen Aufnehmer gesteuert wird.
  • R.D. Cideciyan et al., "A PRML System for Digital Magnetic Recording", IEEE Journal on Selected Areas in Communications, Vol. 10, Jan. 1992, pp. 38–56, offenbart ein Magnetaufzeichnungssystem unter Verwendung einer Partialantwortsignalisierung und Maximum-Likelihood-Sequenzdetektion, das entscheidungsgerichtete Schemata zur Verstärkungssteuerung und Zeiteinstellungsrückgewinnung enthält, mit denen die Abtastphase angepasst wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist es eine allgemeine Aufgabe der vorliegenden Erfindung, ein neues und nützliches Datenreproduktionssystem vorzusehen, bei dem die Nachteile des oben angegebenen Standes der Technik entfallen.
  • Eine spezifische Aufgabe der vorliegenden Erfindung ist, ein Datenreproduktionssystem vorzusehen, bei dem ein Phasenfehler zwischen einem Synchronisiersignal, das zum Abtasten des reproduzierten Signals verwendet wird, und Punkten, an denen das reproduzierte Signal tatsächlich abzutasten ist, nicht auftritt.
  • Diese Aufgabe der vorliegenden Erfindung wird erfüllt durch ein System zur Reproduktion von Daten, die Anstiegkanten und Abfallkanten von Marken auf einer optischen Platte entsprechen, auf der ein codiertes Signal, das durch das Codieren von Aufzeichnungsdaten in Übereinstimmung mit einer Aufzeichnungsregel einer Partialantwortcharakteristik erhalten wird, aufgezeichnet wurde, welches System umfasst: Signalreproduktionseinrichtungen zum Reproduzieren eines Signals, welches dem codierten Signal entspricht, das durch das Codieren von Aufzeichnungsdaten in Übereinstimmung mit der Aufzeichnungsregel der Partialantwortcharakteristik erhalten wird, von der optischen Platte; Taktsignal-Generatoreinrichtungen zum Generieren eines Taktsignals; eine Abtasteinrichtung zum Abtasten eines reproduzierten Signals, das das Signal von den Signalreproduktionseinrichtungen ist, synchron mit dem Taktsignal von den Taktsignal-Generatoreinrichtungen (18, 17, 30), und zum Ausgeben von Abtastdaten der Anstieg- und Abfallkanten; eine Maximum-Likelihood-Datendetektionseinrichtung zum Entscheiden, auf der Basis der Abtastdaten von der Abtasteinrichtung und des Taktsignals von den Taktsignal-Generatoreinrichtungen, zu reproduzierender Maximum-Likelihood-Detektionsdaten; eine Mischdetektionseinrichtung zum Detektieren einer Änderung in einem Mischzustand der Abtastdaten und Berechnen von Anstiegkantendaten und Abfallkantendaten; eine Phasenfehler-Detektionseinrichtung zum Detektieren eines Phasenfehlers zwischen der Phase des Taktsignals und jedem in dem reproduzierten Signal abzutastenden Punkt; und eine Phasensteuereinrichtung zum Vornehmen einer Steueroperation zum Steuern des Taktsignals, das von der Taktgeneratoreinrichtung der Abtasteinrichtung und Maximum-Likelihood-Datendetektionseinrichtung zugeführt wird, auf der Basis des Phasenfehlers, der von der Phasenfehler-Detektionseinrichtung detektiert wird, so dass der Phasenfehler aufgehoben wird; wobei
    eine Mischbestimmungseinrichtung vorgesehen ist zum Bestimmen des Mischzustands Mk als einen der Zustände "+merge", "–merge" und "no merge", aus einer Differenz Zk, die zwischen den Abtastdaten yk und einem Referenzwert Δk berechnet wird, und zum Zuführen des Mischzustands Mk zur Mischdetektionseinrichtung;
    eine Mittenwert-Berechnungseinrichtung vorgesehen ist zum Berechnen eines gleitenden Mittelwerts Ckave von Mittenwerten, die zu aufeinanderfolgenden Zeiteinstellungen erhalten werden, welche Mittenwerte von der Mittenwert-Berechnungseinrichtung aus den Abtastdaten yk und der von der Mischbestimmungseinrichtung berechneten Differenz Zk berechnet werden; und
    die Mischdetektionseinrichtung die Anstiegkantendaten defk und die Abfallkantendaten derk in Übereinstimmung mit den folgenden Formeln berechnet:
    Figure 00070001
    wobei der Mischzustand Mk = (mk1, mk2) und eine Variable Ak = (ak1, ak2) in der Mischdetektionseinrichtung so eingestellt werden, dass Ak = Mk-1, wenn sich der Mischzustand zwischen "+merge" und "–merge" oder umgekehrt ändert, und Ak = Ak-1 in dem Fall des Zustands "no merge", oder wenn es keine Änderung zwischen den Zuständen "+merge" und "–merge" gibt; und wobei
    die Phasenfehler-Detektionseinrichtung den Phasenfehler dTk detektiert durch das Berechnen, jedesmal wenn neue Anstiegkantendaten defk und Abfallkantendaten derk von der Mischdetektionseinrichtung zu einer Taktzeiteinstellung k ausgegeben werden, von Anstiegkanten-Phasenfehlerdaten dTfk unter Verwendung des gleitenden Mittelwerts der Mittenwerte Ck-lave und der Abtastdaten yk-1, von denen beide zur vorherigen Zeiteinstellung k–l erhalten wurden, und der Anstiegkantendaten defk, in Übereinstimmung mit der folgenden Formel: dTfk = (Ck-lave – yk-1)·defk,und durch das Berechnen von Abfallkanten-Phasenfehlerdaten dTrk unter Verwendung der Mittenwerte Ck-lave und der Abtastdaten yk-1, von denen beide zur vorherigen Zeiteinstellung k-1 erhalten wurden, und der Abfallkantendaten derk, in Übereinstimmung mit der folgenden Formel: dTrk = (yk-1 – Ck-lave)·derk,wodurch die Anstiegkanten-Phasenfehlerdaten dTfk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Anstiegkantenpunkt entsprechen, und die Abfallkanten-Phasenfehlerdaten dTrk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Abfallkantenpunkt entsprechen, und die Phasendetektionseinrichtung den Phasenfehler dTk ermittelt, indem die Anstiegkanten-Phasenfehlerdaten dTfk und die Abfallkanten-Phasenfehlerdaten dTrk miteinander addiert werden.
  • Da gemäß der vorliegenden Erfindung die Phase des Synchronisiertaktsignals so gesteuert wird, dass der Phasenfehler zwischen der Phase des Synchronisiertaktsignals und Punkten, an denen das reproduzierte Signal (Reproduktionssignal) abgetastet werden sollte, aufgehoben wird, entspricht die Phase des Synchronisiertaktsignals immer den Punkten, an denen das reproduzierte Signal abzutasten ist. So können korrigierte und korrekte Daten reproduziert werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung gehen aus der folgenden detaillierten Beschreibung hervor, die in Verbindung mit den beigeschlossenen Zeichnungen zu lesen ist, in denen:
  • 1 ein Blockbild ist, das ein Aufzeichnungssystem einer herkömmlichen optischen Platteneinheit veranschaulicht;
  • 2 eine Darstellung ist, die eine Beziehung zwischen Aufzeichnungsdaten und auf einer optischen Platte gebildeten Pits veranschaulicht;
  • 3 ein Blockbild ist, das ein Reproduktionssystem einer herkömmlichen optischen Platteneinheit veranschaulicht;
  • 4 eine Darstellung ist, die eine Beziehung zwischen einer Wellenform eines Reproduktionssignals und demodulierten Daten veranschaulicht;
  • 5A ein Wellenformdiagramm ist, das ein Reproduktionssignal in einem Fall einer niedrigen Aufzeichnungsdichte veranschaulicht;
  • 5B ein Wellenformdiagramm ist, das ein Reproduktionssignal in einem Fall einer hohen Aufzeichnungsdichte veranschaulicht;
  • 6 ein Blockbild ist, das ein Aufzeichnungssystem einer optischen Platte gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 7 ein Blockbild ist, das eine Struktur eines Vorcodierers veranschaulicht;
  • 8 eine Tabelle ist, die eine Regel einer 1/7 Modulation veranschaulicht;
  • 9 ein Blockbild ist, das ein Reproduktionssystem einer optischen Platteneinheit gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 10 eine Darstellung ist, die einen Zustandsübergang in einer Partialantwort-Klasse-I-Charakteristik veranschaulicht;
  • 11 ein Trellis-Diagramm in einer Partialantwort-Klasse-I-Charakteristik ist;
  • 12A und 12B Zeitdiagramme sind, die Signale in dem Aufzeichnungssystem und Reproduktionssystem veranschaulichen;
  • 13 ein Blockbild ist, das ein Beispiel einer Struktur einer in 9 gezeigten Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 14 ein Flussdiagramm ist, das einen in der Maximum-Likelihood-Datendetektionsschaltung ausgeführten Prozess veranschaulicht;
  • 15 ein Blockbild ist, das ein weiteres Beispiel der Struktur der Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 16 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in der in 15 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 17 ein Blockbild ist, das noch ein weiteres Beispiel der Struktur der Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 18 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in der in 17 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 19 ein Wellenformdiagramm ist, das ein eine Hüllkurvenvariation enthaltendes Reproduktionssignal veranschaulicht;
  • 20 ein Blockbild ist, das ein weiteres Beispiel der Struktur der Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 21 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in einer Mischbestimmungseinheit der in 20 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 22 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in einer Mittenwert-Berechnungseinheit der in 20 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 23 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in einer Referenzwert-Berechnungseinheit der in 20 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 24 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in einer Mischdetektionseinheit der in 20 gezeigten Maximum-Likelihood-Datendetektionsschaltung ausgeführt wird;
  • 25 ein Blockbild ist, das eine Struktur der Mischbestimmungseinheit veranschaulicht;
  • 26 ein Blockbild ist, das eine Struktur der Referenzwert-Berechnungseinheit veranschaulicht;
  • 27 ein Blockbild ist, das die Mittenwert-Berechnungseinheit veranschaulicht;
  • 28 ein Blockbild ist, das die Mischdetektionseinheit veranschaulicht;
  • 29 ein Zeitdiagramm ist, das Signale in dem Aufzeichnungssystem und dem Reproduktionssystem veranschaulicht;
  • 30 eine grafische Darstellung ist, die Zustände einer Fehlerrate in Bezug auf eine Niederfrequenz-Rauschamplitude veranschaulicht;
  • 31 eine Darstellung ist, welche Daten veranschau licht, die Aufzeichnungspits entsprechen, welche unter einer Hochtemperaturbedingung gebildet wurden;
  • 32 eine Darstellung ist, welche Daten veranschaulicht, die Aufzeichnungspits entsprechen, welche unter einer Niedertemperaturbedingung gebildet wurden;
  • 33 ein Blockbild ist, das ein weiteres Beispiel der Struktur der Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 34 ein Zeitdiagramm ist, das Signale veranschaulicht, die Synchronisiersignale enthalten;
  • 35 ein Blockbild ist, das die Mischdetektionsschaltung der in 33 gezeigten Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 36 ein Flussdiagramm ist, das einen Prozess veranschaulicht, der in der in 35 gezeigten Mischdetektionsschaltung ausgeführt wird;
  • 37 ein Blockbild ist, das ein Reproduktionssystem einer magnetooptischen Platteneinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 38 ein Blockbild ist, das ein Beispiel einer Struktur eines Logikschaltungskreises des in 37 gezeigten Reproduktionssystems veranschaulicht;
  • 39 ein Zeitdiagramm ist, das Signale in dem Aufzeichnungssystem zum Aufzeichnen von Daten in Übereinstimmung mit dem sogenannten Markenpositionen-Aufzeichnungsverfahren und Signale in dem Reproduktionssystem veranschaulicht;
  • 40 ein Wellenformdiagramm ist, das ein ideales Reproduktionssignal und ein binärisiertes Signal (ein Synchronisiersignal), das aus dem idealen Reproduktionssignal erhalten wird, veranschaulicht;
  • 41 ein Wellenformdiagramm ist, das ein tatsächliches Reproduktionssignal und ein binärisiertes Signal zeigt, das durch Schneiden des tatsächlichen Reproduktionssignals auf einem Erdpegel erhalten wird;
  • 42 ein Wellenformdiagramm ist, das einen Schnittpegel veranschaulicht, der aus einem Reproduktionssignal mit einer Hüllkurvenvariation erhalten wird;
  • 43 ein Wellenformdiagramm ist, das einen weiteren Schnittpegel veranschaulicht, der aus einem Reproduktionssignal mit einer Hüllkurvenvariation erhalten wird;
  • 44 ein Blockbild ist, das ein Reproduktionssystem der magnetooptischen Platteneinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 45 ein Wellenformdiagramm ist, das einen Schnittpegel veranschaulicht, der in dem in 44 gezeigten Reproduktionssystem erhalten wird;
  • 46 ein Blockbild ist, das ein Reproduktionssystem der magnetooptischen Platteneinheit gemäß einer weiteren Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 47 ein Blockbild ist, das eine Struktur der Maximum-Likelihood-Datendetektionsschaltung des in 46 gezeigten Reproduktionssystems veranschaulicht;
  • 48 ein Flussdiagramm ist, das eine Prozedur veranschaulicht, gemäß der Phasenfehlerdaten erhalten werden;
  • 49 ein Blockbild ist, das eine Struktur der Phasenfehler-Detektionseinheit veranschaulicht;
  • 50 eine Darstellung ist, die einen positiven Phasenfehler veranschaulicht;
  • 51 eine Darstellung ist, die einen negativen Phasenfehler veranschaulicht;
  • 52 ein Blockbild ist, das eine Struktur einer PLL-Schaltung des in 46 gezeigten Reproduktionssystems veranschaulicht;
  • 53 ein Blockbild ist, das eine weitere Struktur der PLL-Schaltung veranschaulicht;
  • 54 ein Zeitdiagramm ist, das Signale in dem Aufzeichnungssystem und dem Reproduktionssystem veranschaulicht;
  • 55, 56, 57, 58, 59 und 60 Blockbilder sind, die Reproduktionssysteme der magnetooptischen Platteneinheit gemäß anderen Ausführungsformen der vorliegenden Erfindung veranschaulichen;
  • 61 eine Darstellung ist, die ein Beispiel eines Aufzeichnungsformats der optischen Platte (der magnetooptischen Platte) veranschaulicht;
  • 62 ein Wellenformdiagramm ist, das einen Zustand eines Reproduktionssignals in einer VFO-Region veranschaulicht;
  • 63 ein Blockbild ist, das ein weiteres Beispiel der Maximum-Likelihood-Datendetektionsschaltung veranschaulicht;
  • 64 ein Zeitdiagramm ist, das eine Prozesszeiteinstellung in jedem Sektor veranschaulicht;
  • 65 eine Darstellung ist, die das Prinzip der Berechnung zum Ermitteln eines anfänglichen Mittenwerts veranschaulicht;
  • 66 ein Flussdiagramm ist, das eine Prozedur zum Ermitteln eines anfänglichen Mittenwerts veranschaulicht;
  • 67 eine Darstellung ist, die das Prinzip der Berechnung zum Ermitteln komparativer Referenzwerte Δ1 und Δ2 veranschaulicht;
  • 68 ein Flussdiagramm ist, das eine Prozedur zum Ermitteln komparativer Referenzwerte Δ1 und Δ2 veranschaulicht;
  • 69 ein Flussdiagramm ist, das eine Prozedur zum Ermitteln eines Mittelwerts positiver Maximumwerte veranschaulicht;
  • 70 ein Flussdiagramm ist, das eine Prozedur zum Ermitteln eines Mittelwerts negativer Maximumwerte veranschaulicht;
  • 71 ein Flussdiagramm ist, das Prozesse in der Mischbestimmungseinheit und Referenzwert-Berechnungseinheit veranschaulicht, in denen der komparative Referenzwert Δ1 eingestellt wurde;
  • 72 ein Flussdiagramm ist, das einen Prozess in der Mittenwert-Berechnungseinheit veranschaulicht, in welcher der komparative Referenzwert Δ2 eingestellt wurde;
  • 73 ein Blockbild ist, das eine Struktur eines Transversalentzerrers veranschaulicht;
  • 74 ein Flussdiagramm ist, das eine Prozedur zum Berechnen des Mittelwerts der positiven Maximumwerte unter Verwendung des komparativen Referenzwerts Δ1 veranschaulicht;
  • 75 ein Flussdiagramm ist, das eine Prozedur zum Berechnen des Mittelwerts der negativen Maximumwerte unter Verwendung des komparativen Referenzwerts Δ1 veranschaulicht;
  • 76 ein Flussdiagramm ist, das eine Prozedur zum Steuern von Entzerrungskoeffizienten in dem Transversalentzerrer veranschaulicht; und
  • 77 ein Blockbild ist, das eine Struktur eines Vervielfachers des Transversalentzerrers veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es erfolgt eine Beschreibung einer Ausführungsform der vorliegenden Erfindung.
  • Ein Aufzeichnungssystem einer optischen Platteneinheit (einschließlich einer magnetooptischen Platteneinheit) gemäß einer Ausführungsform der vorliegenden Erfindung ist wie beispielsweise in 6 gezeigt gebildet. Mit Bezugnahme auf 6 sind die optische Platte 1, der optische Kopf 2, die Datenausgabeeinheit 3, die Lasertreibeinheit 5, ein Lauflängenbegrenzungsmodulator 11 und ein Partialantwort-Modulationsvorcodierer (ein PR-Vorcodierer) 12 vorgesehen. Der Lauflängenbegrenzungsmodulator 11 konvertiert Zwei-Bit-Daten in Drei-Bit-Daten in Übereinstimmung mit einer wie in 8 gezeigten Regel, so dass die 1/7 Modulation von Daten (einer Bitsequenz) von der Datenausgabeeinheit 3 durchgeführt wird. Die vom Lauflängenbegrenzungsmodulator 11 in Übereinstimmung mit der 1/7 Modulationsregel modulierten Daten werden durch den PR-Vorcodierer 12 in Übereinstimmung mit der Partialantwort-Klasse-I-Charakteristik weiter moduliert. Der PR-Vorcodierer 12 hat ein Verzögerungselement (D) 15, in dem eine Verzögerungszeit für ein Datenelement eingestellt ist, wie in 7 gezeigt, und Ausgabedaten vom Verzögerungselement (D) 15 werden zu Eingabedaten zurückgeführt. In diesem Fall führt der PR-Vorcodierer 12 die [1/1+D)]mod2 Modulation durch. Die durch die [1/1+D)]mod2 Modulation erhaltenen Daten werden der Lasertreibeinheit 5 zugeführt, so dass die Lasertreibeinheit 5 ein Lasertreibsignal ausgibt, das den Eingabedaten entspricht. Das Lasertreibsignal von der Lasertreibeinheit 5 wird einer Laserdiode (LD) des optischen Kopfs 2 zugeführt. Die Laserdiode (LD) wird von dem Lasertreibsignal angetrieben, so dass Daten auf der optischen Platte 1 aufgezeichnet werden. Der obige Prozess zum Konvertieren der Daten aus der Datenausgabeeinheit 3 in das Lasertreibsignal (ein Aufzeichnungssignal) ist beispielsweise in 12A (1), (2), (3) und (4) gezeigt.
  • Ein Reproduktionssystem zum Reproduzieren von Daten von der optischen Platte 1, in der die Daten durch das obige Aufzeichnungssystem aufgezeichnet werden, ist beispielsweise wie in 9 gezeigt gebildet. Mit Bezugnahme auf 9 sind die optische Platte 1, der optische Kopf 2, der Verstärker 6, das Filter/der Entzerrer 7, die PLL-Schaltung 9, der Demodulator 10, ein Analog-Digital-Wandler (ein A/D-Wandler) 13, eine Maximum-Likelihood-Datendetektionsschaltung 14 und eine Binärisierungsschaltung 17 vorgesehen. Ein den Aufzeichnungsdaten entsprechendes Reproduktionssignal wird von der optischen Platte 1 über den optischen Kopf 2 erhalten, und nachdem das Reproduktionssignal vom Verstärker 6 verstärkt wird, wird die Wellenformung des verstärkten Reproduktionssignals vom Filter/Entzerrer 7 durchgeführt. Das wellengeformte Signal wird vom A/D-Wandler 13 in ein Digitalsignal konvertiert, und das Digitalsignal wird von der Maximum-Likelihood-Datendetektionsschaltung 14 demoduliert. Die Binärisierungsschaltung 17 konvertiert das wellengeformte Signal vom Filter/Entzerrer 7 in ein Binärsignal unter Verwendung eines Schnittpegels. Die PLL-Schaltung 9 generiert ein Zeiteinstellungstaktsignal auf der Basis des Binärsignals. Der A/D-Wandler 13 und die Maximum-Likelihood-Datendetektionsschaltung 14 operieren synchron mit dem Zeiteinstellungstaktsignal von der PLL-Schaltung 9. Die Zustände von Signalen, die von einem Prozess zum Generieren des Reproduktionssignals für den Maximum-Likelihood-Datendetektionsprozess erhalten werden, sind beispielsweise in 12A (5), (6), (7) und (8) und 12B (9) und (18) gezeigt. (12A (8) und 12B (9) und (18) zeigen denselben Signalübergangszustand). Das in dem Maximum-Likelihood-Datendetektionsprozess erhaltene Signal wird auf letzte Daten weiter moduliert (1/7 Modulation).
  • Mit Bezugnahme auf 12A entspricht eine Charakteristik, in Übereinstimmung mit welcher das Aufzeichnungssignal (4) in das Reproduktionssignal (6) konvertiert wird, der Partialantwort-Klasse-I-Charakteristik. So entspricht das Reproduktionssignal (6) einem Signal, das durch die (1+D) Konvertierung des Aufzeichnungssignals (4) erhalten wird. Das durch die (1+D) Konvertierung des Aufzeichnungssignals erhaltene Signal kann drei Werte aufweisen, wie durch gestrichelte Linien in 12A (6) gezeigt. Die drei Werte sind ausgebildet, um –2, 0 bzw. +2 zu entsprechen. Die Maximum-Likelihood-Datendetektionsschaltung 14 demoduliert ein konvertiertes Signal, in welches das Reproduktionssignal (6) vom A/D-Wandler 13 konvertiert wird, um so das Aufzeichnungssignal zu erhalten. Wenn in der Maximum-Likelihood-Datendetektionsschaltung 14 Maximum-Likelihood-Daten detektiert werden, wird der Maximum-Likelihood-Datenübergangspfad, der zu den detektierten Daten führt, entschieden, und Daten auf dem Maximum-Likelihood-Datenübergangspfad werden als zu reproduzierende Aufzeichnungssignaldaten entschieden. Zwischen Aufzeichnungssignaldaten "+1" und "0" können die folgenden vier Datenübergangspfade vorliegen:
    ein Datenübergangspfad von "1" nach "1";
    ein Datenübergangspfad von "0" nach "0";
    ein Datenübergangspfad von "1" nach "0"; und
    ein Datenübergangspfad von "0" nach "1".
  • Diese Datenübergangspfade sind in einem Trellis-Diagramm von 11 gezeigt. Der Datentransmissionspfad von "1" nach "1" entspricht einem Wert "+2" des durch die (1+D) Konvertierung erhaltenen Signals (siehe 12A (6)). Dieser Datenübergangszustand wird als "+merge" definiert. Der Datenübergangspfad von "0" nach "0" entspricht einem wert "–2" des durch die (1+D) Konvertierung erhaltenen Signals. Dieser Datenübergangszustand wird als "–merge" definiert. Die Datenübergangspfade von "0" nach "1" und von "1" nach "0" entsprechen einem Wert "0" des durch die (1+D) Konvertierung erhaltenen Signals. Ein Zustand, wo weder der Datenübergangspfad von "0" nach "1" noch der Datenübergangspfad von "1" nach "0" ausgewählt wird, wird als "no merge" definiert.
  • Die Maximum-Likelihood-Datendetektionsschaltung 14 ist beispielsweise wie in 13 gezeigt gebildet. Mit Bezug nahme auf 13 hat die mit dem A/D-Wandler 13 verbundene Maximum-Likelihood-Datendetektionsschaltung 14 einen ersten Addierer 51, einem ersten Komparator 52, einen ersten Vorzeicheninverter 53, einen zweiten Addierer 54, einen Δ Speicher 55, einen zweiten Komparator 56, einen zweiten Vorzeicheninverter 57, einen Schaltungskreis SW1 und einen dritten Addierer 58. Die Maximum-Likelihood-Datendetektionsschaltung 14 hat auch einen Speichercontroller 59, einen Datenspeicher 60, einen Komparator 61, ein Register 62, einen (1+D)mod2 Konverter 63 und ein Ausgaberegister 64.
  • Der erste Addierer 51 addiert die Eingabedaten y (die dem Reproduktionssignal entsprechen, das ein Rauschen enthält) und einen Referenzwert Δ, der im Nachstehenden beschrieben wird, und gibt einen Additionswert Z (= y + Δ) aus. Der erste Komparator 52 bestimmt, ob der Additionswert Z größer ist als 1 (Z > 1), kleiner ist als –1 (Z < –1) oder in einem Bereich liegt zwischen –1 und +1 (–1 ≤ Z ≤ +1). Wenn der Additionswert Z größer ist als 1 (Z > 1), gibt der erste Komparator 52 "+1" aus. Wenn der Additionswert Z kleiner ist als –1 (Z < –1), gibt der erste Komparator 52 "–1" aus. Wenn der Additionswert Z innerhalb des Bereichs von –1 ≤ Z ≤ +1 liegt, gibt der erste Komparator 52 ferner "0" aus. Der erste Vorzeicheninverter 53 invertiert das Vorzeichen des Ausgabewerts aus dem ersten Komparator 52 und gibt Daten a aus. Das heißt, wenn der Ausgabewert aus dem ersten Komparator 52 "+1" ist, gibt der erste Vorzeicheninverter 53 die Daten a mit "–1" (a = –1) aus, und wenn der Ausgabewert aus dem ersten Komparator 52 "–1" ist, gibt der erste Vorzeicheninverter 53 die Daten a mit "+1" (a = +1) aus. Wenn der Ausgabewert aus dem ersten Komparator 52 "0" ist, gibt der erste Vorzeicheninverter 53 zusätzlich die Daten a mit "0" aus (a = 0). Der zweite Addierer 54 addiert die Eingabedaten y vom A/D-Wandler 13 und die obigen Daten a, und gibt einen Additionswert (y + a) aus. Der Schaltungskreis SW1 hat einen Anschluss (1), der mit dem zweiten Vorzeicheninverter 57 verbunden ist, und einen Anschluss (2), der mit dem zweiten Addierer 54 verbunden ist. Der Schaltungskreis SW1 wählt den Anschluss (1) oder (2) in Übereinstimmung mit dem Zustand der Daten a aus. Wenn die Daten a nicht "0" (a = +1 oder –1) sind, wird der Anschluss (2) ausgewählt, so dass der Additionswert (y + a) dem Δ Speicher 55 über den Schaltungskreis SW1 zugeführt wird. In diesem Fall wird der Additionswert (y + a) als Referenzwert Δ in dem Δ Speicher 55 (Δ = y + a) gespeichert. wenn die Daten a hingegen gleich "0" sind, wird der Anschluss (1) ausgewählt, so dass ein Ausgabewert –Δ aus dem zweiten Vorzeicheninverter 57, der das Vorzeichen des Referenzwerts Δ aus dem Δ Speicher 55 invertiert, dem Δ Speicher 55 über den Schaltungskreis SW1 zugeführt wird. In diesem Fall wird der Ausgabewert –Δ aus dem zweiten Vorzeicheninverter 57 als neuer Referenzwert Δ in dem Δ Speicher 55 (Δ = –Δ) gespeichert. Der zweite Komparator 56 bestimmt, ob das Vorzeichen SGN(Δ) des vom Δ Speicher 55 zugeführten Referenzwerts Δ positiv oder negativ ist. Wenn das Vorzeichen SGN(Δ) des Referenzwerts Δ positiv ist, gibt der zweite Komparator 56 ein Bestimmungssignal "+1" aus. Wenn das Vorzeichen SGN(Δ) des Referenzwerts Δ negativ ist, gibt der zweite Komparator 56 ein Bestimmungssignal "–1" aus. Der dritte Addierer 58 addiert das Bestimmungssignal (0, –1 oder +1) vom ersten Komparator 52 und das Bestimmungssignal (+1 oder –1) vom zweiten Komparator 56 und führt dem Speichercontroller 59 einen Additionswert (0, ±1 oder ±2) zu.
  • Das Bestimmungssignal (+1 oder –1) vom zweiten Komparator 56 wird in den Datenspeicher 60 geschrieben. Der Speichercontroller 59 empfängt den Additionswert (0, ±1 oder ±2) als Steuersignal und steuert den Datenspeicher 60 in Über einstimmung mit einem in Tabelle-1 angezeigten Algorithmus. Tabelle-1
    Figure 00210001
  • Die in den Datenspeicher 60 geschriebenen Daten (+1 oder –1) werden vom Komparator 61 mit einer Referenz "0" verglichen, so dass "+1" und "–1" jeweils in "1" und "0" konvertiert werden. Die vom Komparator 61 erhaltenen Binärdaten werden in dem Register 62 eingestellt, und die darin eingestellten Daten werden vom Register 62 dem (1+D)mod2 Konverter 63 zugeführt. Der (1+D)mod2 Konverter 63 nimmt die (1+D)mod2 Konvertierung der Eingabedaten vor, so dass ursprüngliche Daten, die in Übereinstimmung mit der 1/7 Codierregel moduliert wurden, erhalten werden. Die 1/7 codierten Daten werden in dem Ausgaberegister 64 eingestellt. Die in dem Ausgaberegister 64 eingestellten Daten werden dem Demodulator 10 zugeführt und in Übereinstimmung mit der 1/7 Lauf längenbegrenzung decodiert.
  • Die Maximum-Likelihood-Datendetektionsschaltung 14, die wie oben beschrieben gebildet ist, betreibt ein in 14 gezeigtes Flussdiagramm. Nun erfolgt eine Beschreibung, mit Bezugnahme auf ein in 12B (10)–(18) gezeigtes Beispiel, des Betriebs der Maximum-Likelihood-Datendetektionsschaltung 14.
  • Die Eingabedaten yk vom A/D-Wandler 13 werden beispielsweise wie folgt geändert (siehe 12B (10)).
  • Figure 00220001
  • Die Eingabedaten yk sind abgetastete Daten, die von dem in 12A (6) gezeigten Reproduktionssignal erhalten werden, und enthalten Rauschkomponenten.
  • Beispielsweise zu einer Zeiteinstellung k = 2, wenn die Eingabedaten yk = –2,05 der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt werden (in 14 gezeigter S100), addiert der erste Addierer 51 einen Referenzwert Δ = –0,98, der vom Δ Speicher 55 zu einer Zeiteinstellung k = 1 zugeführt wurde, und die Eingabedaten yk = –2,05, so dass ein Additionswert Z = –3,03 (= –0,98–2,05) aus dem ersten Addierer 51 ausgegeben wird (S101). Da in diesem Fall der Additionswert Z kleiner ist als "–1", wird bestimmt, dass der Zustand des Datenübergangs "–merge" ist (S102 und S103), so dass der erste Komparator 52 das Bestimmungsergebnis "–1" ausgibt. Als Ergebnis werden die Daten a mit "+1" vom Vorzeicheninverter 53 dem zweiten Addierer 54 zugeführt (S110). Da der Referenzwert Δ (= –0,98) negativ ist, gibt zusätzlich der zweite Komparator 56 das Bestimmungsergebnis "–1" aus (S111). Aufgrund der Daten a mit "+1" wählt der Schaltungskreis SW1 den Anschluss (2) aus, so dass der vom zweiten Addierer 54 berechnete Additionswert (y + a)(= –2,05 + 1 = –1,05) in dem Δ Speicher 55 gespeichert wird (S113). Der Speichercontroller 59 empfängt dann ein Steuersignal "–2", so dass ein Zeiger P des Datenspeichers 60 auf "0" zurückgesetzt wird (S114) (siehe Tabelle-1). Daten in dem Datenspeicher 60 werden verschoben (ai → ai-1), und das aus dem zweiten Komparator 56 ausgegebene Bestimmungsergebnis "–1" (SGN(Δ)) wird an einem Bit a0 (entspricht P = 0) des Datenspeichers 60 geschrieben (Schritt S105).
  • Als Nächstes, zu einer Zeiteinstellung k = 3, wenn die Eingabedaten yk = 0,1 der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt werden (S100), addiert der erste Addierer 51 den Referenzwert Δ = –0,95, der vom Δ Speicher 55 zur Zeiteinstellung k = 2 zugeführt wurde, und die Eingabedaten yk = 0,1, und gibt einen Additionswert Z = –0,95 (= –1,05 + 0,1) aus (S101). Da in diesem Fall der Additionswert Z in den Bereich von –1 ≤ Z ≤ +1 fällt, wird bestimmt, dass der Zustand des Datenübergangs "no merge" ist (S102 und S103), so dass der erste Komparator 52 das Bestimmungsergebnis "0" ausgibt. Als Ergebnis werden die Daten a mit "0" aus dem Vorzeicheninverter 53 ausgegeben. Aufgrund der Daten a mit "0" wird der Schaltungskreis SW1 vom Anschluss (2) zum Anschluss (1) geschaltet. Zu dieser Zeit gibt der zweite Komparator 56 das Bestimmungsergebnis "–1" (SGN(Δ)) auf der Basis des Referenzwerts Δ = –1,05 in dem Δ Speicher 55 aus. Somit empfängt der Speichercontroller 59 das Steuersignal "–1" vom dritten Addierer 58, so dass der Zeiger P des Datenspeichers 59 um Eins inkrementiert wird (S104) (siehe Tabelle-1). Das Vorzeichen des Referenzwerts Δ = –1,05, der in dem Δ Speicher 55 gespeichert wurde, wird vom zweiten Vorzeicheninverter 57 invertiert, und ein neuer Referenzwert Δ = 1,05 wird in dem Δ Speicher 55 gespeichert (S104). Der neue Referenzwert Δ = 1,05 wird vom Δ Speicher 55 dem zweiten Komparator 56 zugeführt, so dass der zweite Komparator 56 das Bestimmungsergebnis "+1" ausgibt. Danach werden Daten in dem Datenspeicher 60 verschoben (ai → ai-1), und das aus dem zweiten Komparator 56 ausgegebene Bestimmungsergebnis "+1" (SGN(Δ)) wird an dem Bit a0 des Datenspeichers 60 geschrieben (Schritt S105).
  • Zu einer Zeiteinstellung k = 4, wenn die Eingabedaten yk = +1,95 der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt werden, addiert ferner der erste Addierer 51 den Referenzwert Δ = 1,05, der vom Δ Speicher 55 zugeführt wurde, und die Eingabedaten yk = 1,95, und gibt einen Additionswert Z = 3,0 (= 1,05 + 1,95) aus (S101).
  • Da in diesem Fall der Additionswert Z größer ist als 1, wird bestimmt, dass der Zustand des Datenübergangs "+merge" ist (A102), so dass der erste Komparator 52 das Bestimmungsergebnis "+1" ausgibt. Als Ergebnis werden die Daten a mit "–1" vom Vorzeicheninverter 53 dem zweiten Addierer 54 zugeführt (S120). Da der Referenzwert Δ (= 1,05) positiv ist, gibt zusätzlich der zweite Komparator 56 das Bestimmungsergebnis "–1" (SGN(Δ)) aus (S121). Aufgrund der Daten a mit "–1" wird der Schaltungskreis SW1 vom Anschluss (1) zum Anschluss (2) geschaltet, und der Additionswert (y + a) (= +1,95 – 1 = 0,95) wird in dem Δ Speicher 55 gespeichert (S123). Der Speichercontroller 59 empfängt dann das Steuersignal "+2" vom dritten Addierer 58, so dass der Zeiger P (= 1) des Datenspeichers 60 auf "0" zurückgesetzt wird (S114) (siehe Tabelle-1). Die Daten in dem Datenspeicher 60 werden verschoben (ai → ai-1), und das Bestimmungsergebnis "+1" (SGN(Δ)) wird an dem Bit a0 (entspricht einem Zustand von P = 0) des Datenspeichers 60 geschrieben.
  • Der obige Prozess wird wiederholt. Während der Prozess wiederholt wird, werden, jedesmal wenn der Zeiger P auf "0" zurückgesetzt wird, die Inhalte des Datenspeichers 60 entschieden. In einem Fall, wie oben beschrieben wurde, wo der Zustand des Datenübergangs "no merge" ist, wird der Zeiger P um Eins inkrementiert, und "+1" oder "–1", entsprechend dem Vorzeichen des Referenzwerts Δ, wird in den Datenspeicher 60 geschrieben. Danach, wenn der Zustand des Datenübergangs auf "+merge" geändert wird, und der Referenzwert Δ positiv ist, oder wenn der Zustand des Datenübergangs auf "–merge" geändert wird, und der Referenzwert Δ negativ ist, werden Daten, die in dem Datenspeicher 60 unter einer Bedingung von "no merge" gespeichert wurden, und Daten, die anschließend in dem Datenspeicher 60 unter einer Bedingung von "+merge" oder "–merge" gespeichert wurden, entschieden. Wenn hingegen ein akzeptabler Fall (Nicht-Übereinstimmung) auftritt, wie ein Fall, wo der Referenzwert Δ im "+merge" nach "no merge" negativ ist, oder ein Fall, wo der Referenzwert Δ im "–merge" nach "no merge" positiv ist, werden Komplemente der Datenbits a0 – ap (p ist ein wert des Zeigers P) berechnet (S112 oder S122). Die Datenbits a0 – ap in dem Datenspeicher 60 werden auf die Komplemente davon geändert. Danach wird der Zeiger P auf "0" zurückgesetzt (S113 oder S123), und die Inhalte des Datenspeichers 60 werden entschieden.
  • Der obige Prozess basiert auf einem Konzept, durch das der Datenübergangspfad im "no merge" noch nicht entschieden wurde. Das heißt, der Datenübergangspfad im "no merge" wird in Übereinstimmung mit der Zustandsänderung von "no merge" auf "+merge" oder von "no merge" auf "–merge" als 0 → 1 oder 1 → 0 entschieden (siehe 10). Der Maximum-Likelihood- Übergangspfad wird wie oben beschrieben entschieden.
  • Der Datenspeicher 60, wie oben beschrieben wurde, wird mit den Daten "+1" oder "–1" versehen. Die Daten ("+1" oder "–1") werden vom Komparator 61 mit der Referenz "0" verglichen, so dass die Daten ("+1" oder "–1") in "1" oder "0" konvertiert werden. Der Ausgang ("1" oder "0") aus dem Komparator 61 wird in dem Register 62 gespeichert (siehe 12B (17)). Die in dem Register 62 eingestellte Bitsequenz entspricht einem in 12B (8) gezeigten Datenübergangspfad. Danach werden die in dem Register 62 eingestellten Daten in Übereinstimmung mit der (1+D)mod2 Regel vom (1+D)mod2 Konverter 63 konvertiert. Die konvertierten Daten werden in dem Ausgaberegister 64 gespeichert (siehe 12B (18)). Die durch den (1+D)mod2 Konverter 63 erhaltenen Daten entsprechen den ursprünglichen 1/7 codierten Daten (siehe 12A (2)). Die in dem Ausgaberegister 64 eingestellten Daten werden dem Demodulator 10 zugeführt, und der Demodulator 10 führt die 1/7 Lauflängenbegrenzungsdecodierung durch, so dass die ursprünglichen Daten erhalten werden (siehe 12A (1)).
  • Nun erfolgt eine Beschreibung, mit Bezugnahme auf 15 und 16, einer Ausführungsform der Maximum-Likelihood-Datendetektionsschaltung, welche die Maximum-Likelihood-Datendetektion unter Berücksichtigung der 1/7 Lauflängenbegrenzungsregel durchführt.
  • In einer Bitsequenz, in der Bits in Übereinstimmung mit der 1/7 Lauflängenbegrenzungsregel angeordnet sind, existiert bzw. existieren immer ein oder mehrere Bits "0" zwischen einem Bit "1" und einem Bit "1", und acht oder mehrere Bits "0" sind nicht kontinuierlich angeordnet. Gemäß dieser Regel ist das nächste Bit eines Bits "1" immer "0", und das nächste Bit von sieben Bits "0", die kontinuierlich angeordnet sind, ist immer "1". Die Eingabedaten werden in diese 1/7 Lauflängenbegrenzungsdaten (hier im Nachstehenden als 1/7 Daten bezeichnet) decodiert.
  • Die Maximum-Likelihood-Datendetektionsschaltung gemäß dieser Ausführungsform ist beispielsweise wie in 15 gezeigt gebildet. Mit Bezugnahme auf 15, in der gleichen Weise wie der in 13 gezeigten, sind vorgesehen: der erste Addierer 51, der erste Komparator 52, der erste Vorzeicheninverter 53, der zweite Addierer 54, der Δ Speicher 55, der zweite Komparator 56, der zweite Vorzeicheninverter 57, der Schalter SW1, der dritte Addierer 58, der Speichercontroller 59, der Datenspeicher 60, der Komparator 61, das Register 62, der (1+D)mod2 Konverter 63 und das Augaberegister 64. Die Maximum-Likelihood-Datendetektionsschaltung hat auch einen vierten Addierer 70, einen dritten Komparator 71, einen fünften Addierer 72, einen vierten Komparator 73, einen Schaltercontroller 74 und einen Schalter SW2.
  • Der vierte Addierer 70 addiert das niedrigste Bit a0 und das nächste Bit ai miteinander, und führt dem dritten Komparator 71 ein Additionsergebnis Σ2 (ap + a1) zu. Der dritte Komparator 71 gibt "1" aus, wenn das Additionsergebnis Σ2 gleich "0" ist (Σ2 = 0), und gibt "0" aus, wenn das Additionsergebnis Σ2 ungleich "0" ist (Σ2 ≠ 0). Die Bits a0 und a1 und entsprechende Additionsergebnisse können die folgenden Werte aufweisen.
  • Figure 00270001
  • Wenn a0 = +1, und a1 = –1, und wenn a0 = –1, und a1 = +1, gibt somit der dritte Komparator 71 "1" aus. Wenn a0 = +1, und a1 = +1, und wenn a0 = –1, und a1 = –1, gibt der dritte Komparator 71 "0" aus. Ein Bit d0 wird durch die (1+D)mod2 Konvertierung unter Verwendung der Bits c0 und c1 des Registers 62 erhalten, die den Bits a0 und a1 entsprechen. Wenn der Ausgang des dritten Komparators 71 "1" ist, ist in diesem Fall das Bit d0 gleich "1" (d0 = 1), und wenn der Ausgang des dritten Komparators 71 "0" ist, ist das Bit d0 gleich "0" (d0 = 0). Um die obige Regel zu erfüllen, gemäß der das nächste Bit eines Bits "1" "0" sein muss, muss, wenn der Ausgang des dritten Komparators 71 "1" ist, ein Wert in dem Bit a0 durch die nächsten Eingabedaten y so eingestellt werden, dass das Bit d0 "0" wird (d0 = 0).
  • Der fünfte Addierer 72 addiert alle Bits a0 bis a7 (8 Bits) des Datenspeichers 60, und führt dem vierten Komparator 73 ein Additionsergebnis Σ8 (a0 + a1 + a2 + ... + a7) zu. Der vierte Komparator 73 gibt "1" aus, wenn das vom fünften Addierer 72 erhaltene Additionsergebnis Σ8 +8 oder –8 ist (Σ8 = ± 8), und gibt "0" aus, wenn das Additionsergebnis Σ8 weder +8 noch –8 ist (Σ8 ≠ ± 8). Das heißt, wenn alle Bits a0 bis a7 des Datenspeichers 60 "+1" oder "–1" sind, gibt der vierte Komparator 73 "1" aus. In anderen Fällen gibt der vierte Komparator 73 "0" aus. Wenn alle Bits a0 bis a7 des Datenspeichers 60 "+1" oder "–1" sind, sind alle Bits d0 bis d6 der 1/7 Daten "0". Um die Regel zu erfüllen, gemäß der das nächste Bit von sieben Bits "0", die kontinuierlich angeordnet sind, "1" sein muss, muss somit, wenn der Ausgang des vierten Komparators "1" ist, ein wert in dem Bit a0 des Datenspeichers 60 durch die nächsten Eingabedaten y so eingestellt werden, dass das Bit d0 "1" wird (d0 = 1).
  • Die Eingabedaten y vom A/D-Wandler 13 werden einem Anschluss a des Schalters SW2 zugeführt. Der Schalter SW2 hat auch einen Anschluss b, der mit einem Ausgangsanschluss des Schalters SW3 verbunden ist. Ein Ausgangsanschluss des Schalters SW2 ist mit dem ersten Addierer 51 und dem zweiten Addierer 54 verbunden. Die durch den Schalter SW2 eingegebenen Eingabedaten y werden ferner dem dritten Vorzeicheninverter 75 zugeführt, und der Ausgang des dritten Vorzeicheninverters 75 ist mit einem Anschluss b des Schalters SW3 verbunden. Der Schaltercontroller 74 empfängt Ausgangssignale von dem dritten Komparator 71 und dem vierten Komparator 73, und führt eine Schaltsteuerung der Schalter SW2 und SW3 in Übereinstimmung mit diesen Ausgangssignalen durch, so dass die obigen Bedingungen erfüllt werden. Das heißt, der Schaltercontroller 74 führt die Schaltsteuerung der Schalter SW2 und SW3 in Übereinstimmung mit in Tabelle-2 angezeigten Regeln durch. Tabelle-2
    Figure 00290001
  • Die wie oben beschrieben gebildete Maximum-Likelihood-Datendetektionsschaltung operiert in Übereinstimmung mit einem in 16 gezeigten Flussdiagramm.
  • Wenn, mit Bezugnahme auf 16, neue Eingabedaten y der Maximum-Likelihood-Datendetektionsschaltung zugeführt werden (S200), werden beim letzten Mal zugeführte Eingabedaten y0 als vorherige Daten y1 definiert, und die neuen Daten y werden als aktuelle Daten y0 definiert (S201). Wenn die Gesamtsumme Σ8 aller Bits a0 bis a7 des Datenspeichers 60 weder +8 noch –8 ist, und die Summe Σ2 der Bits a0 und a1 nicht "0" ist (der Ausgang des dritten Komparators 71 ist "0", und der Ausgang des vierten Komparators 72 ist "0") (S202 und S203), werden die aktuellen Daten y0 als zu verarbeitende Daten y2 definiert. Das heißt, der Schalter SW2 wählt den Anschluss a aus (siehe Tabelle-2), so dass aktuelle Daten y0 als zu verarbeitende Daten y2 dem ersten Addierer 51 und dem zweiten Addierer 54 zugeführt werden (S207, S223 und S233). In diesem Fall werden die Daten y2 auf die gleiche Weise verarbeitet wie in dem in 13 und 14 beschriebenen Fall. Das heißt, wenn bestimmt wird, dass der Zustand des Datenübergangs "+merge" ist (S208), wird der Prozess in Übereinstimmung mit den Schritten S230, S231, S233, S224 und S211 auf die gleiche Weise vorgenommen wie in den in 14 gezeigten Schritten S120, S121, S123, S114 und S105. In diesem Fall werden die jeweiligen Bits a0 bis a7 des Datenspeichers 60 um ein Bit verschoben, und die Vorzeichendaten SGN(Δ) des Referenzwerts Δ (= y2 – 1), die in dem Δ Speicher 55 gespeichert sind, werden in dem niedrigstwertigen Bit a0 des Datenspeichers 60 eingestellt. Der dritte und der vierte Addierer 71 und 73 geben jeweils die Additionsergebnisse Σ2 und Σ8 unter Verwendung der aktualisierten Bits a0–a7 aus (S212). Wenn bestimmt wird, dass der Zustand des Datenübergangs "–merge" ist (S208 und S209), wird der Prozess in Übereinstimmung mit den Schritten S220, S221, S223, S224 und S211 auf die gleiche Weise wie in den in 14 gezeigten Schritten S110, S111, S113, S114 und S105 vorgenommen. In diesem Fall werden die jeweiligen Bits a0–a7 verschoben, und die Vorzeichendaten SGN(Δ) des Referenzwerts Δ (= y2 + 1), die in Schritt S223 in dem Δ Speicher 55 gespeichert werden, werden in dem niedrigstwertigen Bit a0 des Datenspeichers 60 eingestellt. Wenn bestimmt wird, dass der Zustand des Datenübergangs "no merge" ist (S208 und S209), wird der Prozess ferner in Übereinstimmung mit S210, S211 und S212 auf die gleiche Weise wie in den in 14 gezeigten Schritten S104 und S105 vorgenommen. Das heißt, der Zeiger P wird um Eins inkrementiert, und der Referenzwert Δ, dessen Vorzeichen von dem zweiten Vorzeicheninverter 57 invertiert wird, wird in dem Δ Speicher 55 gespeichert. Die jeweiligen Bits a0–a7 werden dann verschoben, und die Vorzeichendaten SGN(Δ) des Referenzwerts Δ (= –Δ), die in Schritt S210 in dem Δ Speicher 55 gespeichert werden, werden in dem niedrigstwertigen Bit a0 des Datenspeichers 60 eingestellt.
  • Wenn hingegen die Summe Σ2 der Bits a0 und a1 des Datenspeichers 60 "0" ist (S202 und S204), das heißt, wenn der Ausgang des dritten Komparators 71 "1" ist, und der Ausgang des vierten Komparators 73 "0" ist, wird der Schalter SW2 vom Anschluss a zum Anschluss b geschaltet, und der Schalter SW3 wählt den Anschluss a aus (siehe Tabelle-2). Als Ergebnis werden die das letzte Mal zugeführten Eingabedaten y erneut dem ersten Addierer 51 über die Schalter SW3 und SW2 zugeführt. Das heißt, die vorherigen Daten y1 werden als zu verarbeitende Daten y2 definiert (S205). Wenn die Σ2 der Bits a0 und a1 "0" ist, bedeutet das, dass die das letzte Mal erhaltenen Bits a0 und a1 voneinander verschieden sind (+1 und –1). In diesem Fall ist das niedrigstwertige Bit d0 der 1/7 Daten gleich "1". In einem Fall, wie oben beschrieben, wo die vorherigen Daten y1 als zu verarbeitende Daten y2 definiert werden, ist der Wert des dieses Mal erhaltenen Bits a0 gleich dem Wert des Bits a0, welches das letzte Mal erhalten wurde (das heißt der Wert des dieses Mal erhaltenen Bits a1). Da in diesem Fall die entsprechenden Bits c0 und c1 des Komparators 61 gleich sind, ist das niedrigstwertige Bit d0 der neuen 1/7 Daten gleich "0". Das heißt, die 1/7 Lauflängenbegrenzungsregel, dass ein oder mehrere Bits "0" zwischen Bits "1" existiert bzw. existieren, ist erfüllt.
  • In dem Fall, wie oben beschrieben wurde, wo die Summe Σ2 der Bits a0 und a1 "0" ist, werden die vorherigen Daten y1 als zu verarbeitende Daten y2 definiert, auch wenn beliebige Daten y zugeführt werden, so dass die 1/7 Lauflängenbegrenzungsregel erfüllt ist.
  • Wenn die Gesamtsumme Σ8 aller Bits a0–a7 des Datenspeichers 60 "+8" oder "–8" ist (S202), das heißt, wenn der Ausgang des dritten Komparators 71 "0" ist, und der Ausgang des vierten Komparators 73 "1" ist, hält zusätzlich der Schalter SW2 einen Zustand aufrecht, wo der Anschluss b ausgewählt ist, und der Schalter SW3 schaltet vom Anschluss a zum Anschluss b (siehe Tabelle-2). Als Ergebnis werden die Eingabedaten y dem ersten Addierer 51 über den dritten Vorzeicheninverter 75, den Schalter SW3 und den Schalter SW2 zugeführt. Das heißt, Daten –y1, die das Vorzeichen aufweisen, auf das die vorherigen Daten y1 invertiert werden, werden als zu verarbeitende Daten y2 definiert (S203). Wenn die Gesamtsumme Σ8 aller Bits a0–a7 des Datenspeichers 60 "+8" oder "–8" ist, bedeutet dies, dass die Werte aller Bits a0–a7 gleich sind. In diesem Fall sind alle sieben Bits d0 bis d6 der 1/7 Daten gleich "0". In dem Fall, wo die Daten –y1, die das Vorzeichen aufweisen, auf das die vorherigen Daten y1 invertiert werden, als zu verarbeitende Daten y2 definiert werden, wie oben beschrieben wurde, unterscheidet sich der Wert des dieses Mal erhaltenen Bits a0 von dem Wert des das letzte Mal erhaltenen Bits a0 (das heißt, der Wert des dieses Mal erhaltenen Bits a1). Da in diesem Fall die entsprechenden Bits c0 und c1 voneinander verschieden sind ("1" und "0" oder "0" und "1"), ist das niedrigstwertige Bit d0 der neuen 1/7 Daten "1". Das heißt, die 1/7 Lauflängenbegrenzungsregel, dass acht oder mehrere Bits "0" nicht kontinuierlich angeordnet sind, ist erfüllt.
  • In dem Fall, wie oben beschrieben wurde, wo die Gesamt summe Σ8 aller Bits a0–a7 des Datenspeichers 60 gleich "+8" oder "–8" ist, werden die Daten –y1, die das Vorzeichen aufweisen, auf das die vorherigen Daten y1 invertiert werden, als zu verarbeitende Daten y2 definiert, auch wenn beliebige Daten y zugeführt werden, so dass die 1/7 Lauflängenbegrenzungsregel erfüllt ist.
  • Wenn das vom zweiten Komparator 56 erhaltene Vergleichsergebnis SGN(Δ) (die Vorzeichendaten) von dem Wert verschieden ist, der in Fällen geeignet erhalten werden sollte, wo der Datenübergangszustand "+merge" und "–merge" ist, werden die Werte der vom Zeiger P identifizierten Bits a0 bis ap auf die Komplemente davon geändert, auf die gleiche Weise wie in dem in 13 und 14 gezeigten Fall.
  • Da gemäß der obigen Ausführungsform die Maximum-Likelihood-Datendetektion unter Berücksichtigung der 1/7 Lauflängenbegrenzungsregel durchgeführt wird, können ferner genaue Daten von der optischen Platte reproduziert werden.
  • In der obigen Ausführungsform wird auf der Basis der Summe der Bits a0 und a1 des Datenspeichers 60 bestimmt, ob das niedrigstwertige Bit d0 der 1/7 Daten gleich "0" ist oder nicht. Ferner kann auf der Basis des Werts der Ausgabebits c0 und c1 des Komparators 61 auch bestimmt werden, ob das Bit d0 "0" ist oder nicht. Die EXKLUSIV-ODER-Verknüpfung der Ausgabebits c0 und c1 (c0 EOR c1) des Komparators 61 hat die folgenden Werte.
  • Figure 00330001
  • Wenn die EXKLUSIV-ODER-Verknüpfung (c0 EOR c1) "0" ist, ist das niedrigstwertige Bit d0 der 1/7 Daten "0". Somit kann auf der Basis der EXKLUSIV-ODER-Verknüpfung (c0 EOR c1) der Ausgabebits c0 und c1 des Komparators 61 bestimmt werden, ob das niedrigstwertige Bit d0 der 1/7 Daten "0" ist oder nicht.
  • Darüber hinaus können die Schalter SW2 und SW3 auf der Basis des Werts des niedrigstwertige Bits d0 der 1/7 Daten, die in dem Ausgaberegister 64 gespeichert sind, direkt gesteuert werden.
  • Nun erfolgt eine Beschreibung, mit Bezugnahme auf 17 und 18, einer Ausführungsform der Maximum-Likelihood-Datendetektionsschaltung, bei der die Maximum-Likelihood-Datendetektion unter Berücksichtigung einer 2/7 Lauflängenbegrenzungsregel vorgenommen wird. In diesem Fall wurden die Daten vom Aufzeichnungssystem in Übereinstimmung mit der 2/7 Lauflängenbegrenzungsregel in die optische Platte geschrieben.
  • In einer Bitsequenz mit Bits, die in Übereinstimmung mit der 2/7 Lauflängenbegrenzungsregel angeordnet sind, existieren zwei oder mehrere Bits "0" zwischen Bits "1", und acht oder mehrere Bits "0" sind nicht kontinuierlich zwischen den Bits "1" angeordnet. Gemäß dieser Regel ist das nächste Bit eines Bits "1" immer "0", das nächste Bit einer Bitsequenz "1, 0" ist immer "0", und das nächste Bit von sieben Bits "0", die kontinuierlich angeordnet sind, ist immer "1". Aus den Eingabedaten werden die Daten decodiert, in denen Bits in Übereinstimmung mit dieser 2/7 Lauflängenbegrenzungsregel angeordnet sind (hier im Nachstehenden als 2/7 Daten bezeichnet).
  • Die Maximum-Likelihood-Datendetektionsschaltung gemäß dieser Ausführungsform ist beispielsweise wie in 17 gezeigt gebildet. In 17 erhalten jene Teile, die gleich sind wie die in 15 gezeigten, diesen Bezugszahlen. In dieser Ausführungsform wird der in 15 gezeigte vierte Addierer 70 durch einen Addierer 70' ersetzt. Dieser Addierer 70' addiert das niedrigstwertige Bit a0 des Datenspeichers 60 und das dritte Bit a2 davon miteinander. Ein vom Addierer 70' erhaltenes Additionsergebnis Σ3 (a0 + a2) wird dem dritten Komparator 71 zugeführt. Auf die gleiche Weise wie in dem in 15 gezeigten Fall gibt der dritte Komparator 71 "1" aus, wenn das Additionsergebnis Σ3 gleich "0" ist (Σ3 = 0), und gibt "0" aus, wenn das Additionsergebnis Σ3 ungleich "0" ist (Σ3 ≠ 0). Die Bits a0, a1 und a2 und die entsprechenden Additionsergebnisse Σ3 haben die folgenden Werte.
  • Figure 00350001
  • Somit gibt der dritte Komparator 71 "1" aus, wenn (a0, a1, a2) = (+1, +1, –1), (–1, +1, +1), (+1, –1, –1) oder (–1, –1, +1), und gibt "0" aus, wenn (a0, a1, a2) = (+1, +1, +1), (+1, –1, +1), (–1, +1, –1) oder (–1, –1, –1). Die Ausgabebits c0, c1 und c2 des Komparators 61, die den obigen Bits a0, a1 und a2 entsprechen, und entsprechende Bits d0 und d1 der 2/7 Daten haben die folgenden Werte.
  • Figure 00360001
  • Um die obige Regel zu erfüllen, gemäß der das nächste Bit eines Bits "1" immer "0" ist, und das nächste Bit der Bitsequenz "1, 0" immer "0" ist, muss, wenn der Ausgang des dritten Komparators 71 "1" ist, ein Wert, der das niedrigstwertige Bit d0 der 2/7 Daten gleich "0" setzt, in dem Bit a0 des Datenspeichers 60 zu einer Zeit eingestellt werden, wenn die nächsten Daten y eingegeben werden.
  • Der fünfte Addierer 72 und der vierte Komparator 73 bestimmen, auf die gleiche Weise wie die in 15 gezeigte, ob es sieben Bits "0", die kontinuierlich angeordnet sind, in den reproduzierten 2/7 Daten (d0 bis d6) gibt oder nicht.
  • Um die Maximum-Likelihood-Datendetektion unter Berücksichtigung der oben beschriebenen 2/7 Lauflängenbegrenzungsregel durchzuführen, empfängt der Schaltercontroller 74, auf die gleiche Weise wie der in 15 gezeigte, Ausgangssignale aus dem dritten Komparator 71 und dem vierten Komparator 73, und steuert die Schalter SW2 und SW3 in Übereinstimmung mit der in Tabelle-2 angezeigten Regel.
  • Die wie oben beschrieben gebildete Maximum-Likelihood-Datendetektionsschaltung operiert gemäß einem in 18 gezeigten Flussdiagramm.
  • Der Betrieb ist nahezu gleich wie der in 16 gezeigte. Das heißt, wenn die Ausgänge des dritten Komparators 71 und des vierten Komparators 73 "0" sind (S202 und S204'), wird die normale Maximum-Likelihood-Datendetektion vorgenommen. In einem Fall, der einem unrealisierten Fall von (d0, d1) = (1, 1) entspricht, wobei (a0, a1, a2) = (+1, –1, +1) oder (–1, +1, –1), ist der Ausgang des dritten Komparators 71 auch "0". Wenn dieser Fall auftritt, akzeptiert in dieser Ausführungsform das System diesen Zustand (ohne Korrektur) und führt die normale Maximum-Likelihood-Datendetektion durch.
  • Wenn hingegen der Ausgang des dritten Komparators 71 "1" ist, und der Ausgang des vierten Komparators "0" ist, werden die vorherigen Daten y1 als die zu verarbeitenden Daten y2 definiert, so dass das niedrigstwertige Bit d0 der 2/7 Daten "0" ist. Wenn der Ausgang des dritten Komparators 71 "0" ist, und der Ausgang des vierten Komparators 73 "1" ist, werden zusätzlich Daten –y1 mit dem Vorzeichen, auf welches das Vorzeichen der vorherigen Daten y1 invertiert wird, als die zu verarbeitenden Daten y2 definiert, so dass das niedrigstwertige Bit d0 der 2/7 Daten "1" ist.
  • In der obigen Ausführungsform kann auf der Basis der EXKLUSIV-ODER-Verknüpfung der Ausgabebits c0 und c1 (c0 EOR c1) oder der EXKLUSIV-ODER-Verknüpfung des niedrigstwertigen Bits d0 und des zweiten Bits d1 der 2/7 Daten (d0 EOR d1) bestimmt werden, ob das niedrigstwertige Bit d0 der 2/7 Daten auf "0" gesetzt werden sollte ((d0, d1) = (0,1) oder (1, 0)).
  • Da gemäß dieser Ausführungsform die Maximum-Likelihood-Demodulation unter Berücksichtigung der 2/7 Lauflängenbegrenzungsregel durchgeführt wird, können ferner genaue Daten von der optischen Platte reproduziert werden.
  • Nun hat das Reproduktionssignal der optischen Platte ein Frequenzband, das eine GS-Komponente enthält. Eine tatsächliche Schaltung zur Verarbeitung des Reproduktionssi gnals begrenzt, um einen Einfluss der GS-Versetzung zu eliminieren, das Frequenzband auf jenes, aus dem niedrige Frequenzen eliminiert werden, die das GS-Band enthalten. Als Ergebnis variiert die Wellenform des von der Schaltung verarbeiteten Signals in einem niedrigen Frequenzband gemäß dem Aufzeichnungsmuster. Da ein Polycarbonatsubstrat mit einer großen Variation von reflektiertem Licht auf der Basis der Doppelbrechung geeignet ist, als optische Platte verwendet zu werden, variiert zusätzlich die Hüllkurve des Reproduktionssignals, so dass der Spielraum des detektierten Signals (die Schnittdetektion) verringert wird. Das heißt, wie in 19 gezeigt, das dem Aufzeichnungssignal (dem LD-Treibsignal) entsprechende Reproduktionssignal variiert nicht in einem Nullpegel als festgelegter Mittenpegel, sondern der Mittenpegel Ck davon variiert langsam. Wenn das Reproduktionssignal in einer Richtung der Amplitude davon zu einer Zeit einer A/D-Wandlung aufgrund der Niederfrequenzkomponentenvariation und der Hüllkurvenvariation auf der Basis der GS-Komponente des Reproduktionssignals variiert, betont der Additionswert Z des Referenzwerts Δ und des Abtastwerts y, der in der in 14 gezeigten Maximum-Likelihood-Datendetektion erhalten wird, die GS-Komponente. Da die detektierten Daten den Vorzeichendaten SGN(Δ) entsprechen, die das Vorzeichen des Referenzwerts Δ repräsentieren, beeinträchtigt zusätzlich die GS-Komponente des Reproduktionssignals die Vorzeichendaten SGN(Δ). Als Ergebnis versagt das System bei der Detektion genauer Daten, so dass sich die Fehlerrate verschlechtert.
  • Ferner müssen in der oben beschriebenen Maximum-Likelihood-Datendetektionsschaltung 14, zur Modulation der detektierten Daten in Daten, auf die, vor der Vorcodierung, die Lauflängenbegrenzungsregel angewendet wurde, die detektierten Daten durch den (1+D)mod2 Konvertierungsprozess konver tiert werden. Die (1+D)mod2 Konvertierung wird unter Verwendung von zwei Datenelementen durchgeführt, die zu kontinuierlichen Zeiteinstellungen detektiert werden (siehe 12B (18)). Wenn ein detektiertes Datenelement fehlerhaft ist, sind somit zwei modulierte Datenelemente fehlerhaft.
  • In der folgenden Ausführungsform werden die obigen Nachteile eliminiert.
  • Die Maximum-Likelihood-Datendetektionsschaltung 14 gemäß dieser Ausführungsform ist wie in 20 gezeigt gebildet. Mit Bezugnahme auf 20 hat die Maximum-Likelihood-Datendetektionsschaltung 14 eine Mischbestimmungseinheit 141, eine Mittenwert-Berechnungseinheit 142, eine Referenzwert-Berechnungseinheit 143 und eine Mischdetektionseinheit 144. Die Mischbestimmungseinheit 141 führt eine Mischbestimmung von Eingabedaten yk unter Verwendung der Eingabedaten yk vom A/D-Wandler 13 und eines Referenzwerts Δk von der Referenzwert-Berechnungseinheit 143 durch, die im Nachstehenden beschrieben wird, und gibt einen Bestimmungswert Mk aus.
  • Die Mischbestimmungseinheit 141 führt einen Prozess in Übereinstimmung mit einem in 21 gezeigten Fluss durch. Das heißt, Zk (= yk – Δk) wird unter Verwendung neuer Eingabedaten yk und des Referenzwerts Δk berechnet, es wird bestimmt, in Übereinstimmung mit dem Wert, welcher Zustand der Eingabedaten im "+merge", "–merge" oder "no merge" ist. Im "+merge" (Zk > 1) wird ein Bestimmungswert Mk = (mk1, mk2) 01 ausgegeben, und im "–merge" (Zk < 1) wird ein Bestimmungswert Mk = 10 ausgegeben. Ferner wird im "no merge" (–1 ≤ Zk ≤ 1) ein Bestimmungswert Mk = 00 ausgegeben. Der Prozess in der Mischbestimmungseinheit 141 entspricht den in 14 gezeigten Schritten S100–S103. Um den obigen Prozess durchzuführen, hat die Mischbestimmungseinheit 141 bei spielsweise einen Subtrahierer 1411 (Zk = yk – Δk), einen ersten Komparator 1412 (Zk < –1) und einen zweiten Komparator 1413 (Zk > 1), wie in 25 gezeigt.
  • Die Mittenwert-Berechnungseinheit 142 führt einen Prozess in Übereinstimmung mit einem in 22 gezeigten Fluss durch. Das heißt, wenn neue Eingabedaten yk vom A/D-Wandler 13 zugeführt werden, werden Mittenwertdaten Ckd in Abhängigkeit von dem in der Mischbestimmungseinheit 141 erhaltenen Wert Zk berechnet. In einem Fall von Zk > 2 werden die Mittenwertdaten Ckd durch eine Gleichung berechnet: Ckd = yk – 2.
  • In einem Fall von –2 ≤ Zk ≤ 2 werden die Mittenwertdaten Ckd durch eine Gleichung berechnet: Ckd = Ck-lave.
  • Ferner werden in einem Fall von Zk < –2 die Mittenwertdaten Ckd durch eine Gleichung berechnet: Ckd = yk + 2.
  • Der Fall von Zk < 2 bedeutet, dass die Eingabedaten yk sicherlich in dem Zustand "+merge" sind. Somit werden in diesem Fall, durch das Subtrahieren des idealen Amplitudenwerts "2" des Reproduktionssignals von den Eingabedaten yk, die Mittenwertdaten Ckd erhalten (siehe 12A (6)). Der Fall von Zk < –2 bedeutet, dass die Eingabedaten yk sicherlich in dem Zustand "–merge" sind. Somit werden in diesem Fall, durch das Subtrahieren des negativen idealen Amplitudenwerts "–2" von den Eingabedaten yk, die Mittenwertdaten Ck erhalten. Der Fall von –2 ≤ Zk ≤ 2 bedeutet, dass nicht bestimmt ist, ob die Eingabedaten in dem Zustand "+merge" oder dem Zustand "–merge" sind (einschließlich des Zustands "no merge"). Somit wird der Mittenwert Ck-lave, der das letzte Mal berechnet wurde, wie im Nachstehenden beschrieben wird, als Mittenwertdaten Ckd verwendet. Der Mittenwert Ckave wird durch die folgende Gleichung berechnet, wobei die wie oben beschrieben berechneten Mittenwertdaten Ckd und der Mittenwert Ck-lave verwendet werden, der das letzte Mal erhalten wurde: Ckave = [(in-1)Ck-lave + Ckd]/n
  • Der wie oben beschrieben berechnete Mittenwert Ckave entspricht einem Mittelwert von n Mittenwert-Datenelementen Ckd. Eine die Mittenwert-Datenelemente Ckd verbindende Kurve repräsentiert den Mittenpegel Ck des in 19 gezeigten Reproduktionssignals.
  • Um den obigen Prozess durchzuführen, ist die Mittenwert-Berechnungseinheit 142 beispielsweise wie in 27 gezeigt gebildet. Mit Bezugnahme auf 27 hat die Mittenwert-Berechnungseinheit 142 einen ersten Komparator 1421 zum Bestimmen, ob Zk kleiner ist als "–2" (Zk < –2) oder nicht, einen zweiten Komparator 1422 zum Bestimmen, ob Zk größer ist als "2" (Zk > 2) oder nicht, eine Konstantenausgabeschaltung 1433 (Rk), einen Addierer 1424, einen Multiplexer 1425, einen Subtrahierer 1426, einen Teiler 1427, einen Addierer 1428, einen Vervielfacher 1429 und ein Register 1430, in dem ein Zählwert n einzustellen ist. Die Konstantenausgabeschaltung 1433 gibt eine Konstante Rk (acht Bits) in Abhängigkeit von dem Bestimmungsergebnis 11 von dem ersten Komparator 1421 und dem Bestimmungsergebnis 12 von dem zweiten Komparator 1422 aus. Diese Konstante Rk ist "–2" (11 = 0 und 12 = 1) oder "+2" (11 = 1 und 12 = 0). Der Addierer 1424 addiert die Eingabedaten yk und die Konstante Rk (–2 oder 2) miteinander. Der Vervielfacher 1425 wählt, als Mittenwertdaten Ckd, das Additionsergebnis (yk + Rk) vom Addierer 1424 oder den Mittenwert Ck-lave, der das letzte Mal vom Addierer 1428 berechnet wurde, in Übereinstimmung mit dem Bestimmungsergebnis Lk = (11, 12) von dem ersten Komparator 1421 und dem zweiten Komparator 1422 aus. Wenn das Bestimmungsergebnis Lk = (11, 12) gleich (0, 0) ist (was dem Zustand "no merge" entspricht), wird der Mittenwert Ck-lave ausgewählt, der das letzte Mal berechnet wurde. Dann subtrahiert der Subtrahierer 1426 den Mittenwert Ck-lave von den Mittenwertdaten Ckd, die vom Multiplexer 1425 zugeführt werden. Der Teiler 1427 teilt das Berechnungsergebnis (Ckd – Ck-lave) vom Subtrahierer 1426 durch den in dem Register 1430 eingestellten Zählwert n, und gibt einen Berechnungswert aus ([Ckd – Ck-lave]/n). Der Addierer 1428 addiert den Berechnungswert ([Ckd – Ck-lave])n) und den Mittenwert Ck-lave, der das letzte Mal berechnet wurde, und gibt einen aktuellen Mittenwert Ckave aus, der durch die folgende Formel repräsentiert wird: Ckave = Ck-lave + [Ckd – Ck-lave]/n.
  • Der Vervielfacher 1429 verdoppelt den Mittenwert Ckave vom Addierer 1428 und gibt einen Wert 2Ckave aus. Der Wert 2Ckave welcher der verdoppelte Mittenwert Ckave ist, wird in der Referenzwert-Berechnungseinheit 143 verwendet.
  • Die Referenzwert-Berechnungseinheit 143 führt einen Prozess in Übereinstimmung mit dem in 23 gezeigten Fluss durch. Das heißt, die Referenzwert-Berechnungseinheit 143 gibt den Referenzwert Δk+l in Abhängigkeit von dem Bestimmungswert Mk von der Mischbestimmungseinheit 141 aus. In einem Fall von Mk = 01 (Zk > 1: "+merge") wird der Referenzwert Δk+1 = 2Ckave – yk +1 aus der Referenzwert-Berechnungseinheit 143 ausgegeben. In einem Fall von Mk = 10 (Zk < –1: "–merge") wird der Referenzwert Δk+1 = 2Ckave – yk –1 aus der Referenzwert-Berechnungseinheit 143 ausgegeben. Ferner wird in einem Fall von Mk = 00 (–1 < Zk < 1: "no merge") der Referenzwert Δk+1 = 2Ckave – Δk aus der Referenzwert-Berechnungseinheit 143 ausgegeben. Die Referenzwerte (Δk+1 yk – 1), (Δk+1 = yk + 1) und (Δk+1 = Δk), die durch den in 14 gezeigten Prozess erhalten werden, werden jeweils unter Verwendung des Mittenwerts Ckave korrigiert, so dass die obigen Referenzwerte Δk+1 erhalten werden.
  • Um den obigen Prozess durchzuführen, ist die Referenzwert-Berechnungseinheit 143 beispielsweise wie in 26 gezeigt gebildet. Das heißt, die Referenzwert-Berechnungseinheit 143 hat eine Konstantenausgabeschaltung 1431, einen Addierer 1432, einen Multiplexer 1433 und einen Subtrahierer 1434. Die Konstantenausgabeschaltung 1431 gibt eine Konstante Qk (acht Bits) in Abhängigkeit von dem Bestimmungswert Mk aus. In einem Fall von Mk = 01 ("+merge") wird eine Konstante Qk = –1 aus der Konstantenausgabeschaltung 1431 ausgegeben. In einem Fall von Mk = 10 ("–merge") wird eine Konstante Qk = 1 aus der Konstantenausgabeschaltung 1431 ausgegeben. Ferner wird in einem Fall von Mk = 00 ("no merge") eine Konstante Qk = 0 aus der Konstantenausgabeschaltung 1431 ausgegeben. Der Addierer 1432 addiert die Eingabedaten yk und die Konstante Qk von der Konstantenausgabeschaltung 1431 und gibt einen Additionswert (yk + Qk) aus. Der Multiplexer 1433 wählt, in Übereinstimmung mit dem Bestimmungswert Mk von der Mischbestimmungseinheit 141, den Additionswert (yk + Qk) vom Addierer 1432 oder den Referenzwert Δk vom Subtrahierer 1434 aus, der das letzte Mal berechnet wurde. Das heißt, in den Fällen von Mk = 01 und Mk = 10 wird der Additionswert (yk + Qk) ausgewählt, und in dem Fall von Mk = 00 wird der Referenzwert Δk ausgewählt, der das letzte Mal berechnet wurde. Der Subtrahierer 1434 subtrahiert einen Wert Wk (yk + Qk oder Δk), der von dem Multiplexer 1433 ausgewählt wird, von dem Wert 2Ckave, der von der Mittenwert-Berechnungseinheit 142 zugeführt wird, und gibt den nächsten Referenzwert Δk+1 aus.
  • Die Mischdetektionseinheit 144 detektiert, auf der Basis des Bestimmungswerts Mk von der Mischbestimmungseinheit 141, dass der Zustand der Eingabedaten yk von "–merge" auf "+merge" und von "+merge" auf "–merge" geändert wird.
  • Die Mischdetektionseinheit 144 für einen Prozess in Übereinstimmung mit einem in 24 gezeigten Fluss durch. In dem Prozess wird eine Variable Ak = (ak1, ak2) ≠ (0, 0) und (1, 1) definiert. In Fällen von Mk = 00 ("no merge") und Mk = Ak (keine Änderung in "+merge" oder "–merge") wird die vorherige Variable Ak nicht geändert (Ak = Ak+1). In einem Fall von Mk ≠ Ak (Änderung von "+merge" auf "–merge" oder von "–merge" auf "+merge") wird die Variable Ak+1 auf einen Wert des vorherigen Bestimmungswerts Mk (Ak+1 = Mk) eingestellt. Dann werden die Daten dk in Übereinstimmung mit der folgenden Gleichung berechnet.
  • Figure 00440001
  • In einem Fall von "no merge" oder einem Fall, wo keine Änderung von Eingabedaten in dem Zustand "+merge" oder dem Zustand "–merge" auftritt, sind die Daten dk gleich "0" (dk = 0). In einem Fall, wo der Zustand der Eingabedaten yk von dem Zustand "+merge" auf den Zustand "–merge" oder von dem "–merge" auf "+merge" geändert wird, sind die Daten dk gleich "1" (dk = 1) (siehe 29). Die Ausgabedaten dk aus der Mischdetektionseinheit 144 werden gemäß der 1/7 Decodierungsregel decodiert, und die 1/7 decodierten Daten werden als Ausgabedaten der Maximum-Likelihood-Datendetektionsschaltung 14 ausgegeben.
  • Um den obigen Prozess durchzuführen, ist die Mischdetektionseinheit 144 beispielsweise wie in 28 gezeigt gebildet. Das heißt, die Mischdetektionseinheit 144 hat einen ersten Rechner 1441, einen zweiten Rechner 1442 und einen dritten Rechner 1443. Der erste Rechner 1441 berechnet einen Wert ak+11 unter Verwendung des Bestimmungswerts Mk und der Variable Ak wie folgt.
  • Figure 00440002
  • Der zweite Rechner 1442 berechnet einen Wert ak+12 wie folgt.
  • Figure 00450001
  • Der dritte Rechner 1443 berechnet die Daten dk unter Verwendung des Bestimmungswerts Mk und der obigen Werte ak+11 und ak+12 wie folgt.
  • Figure 00450002
  • Da gemäß der obigen Maximum-Likelihood-Datendetektionsschaltung 14 der zur Bestimmung des Mischzustands verwendete Referenzwert Δk langsam variiert, wobei er dem Mittenwert Ck der Eingabedaten yk folgt, können die Maximum-Likelihood-Daten unter Verwendung des Referenzwerts Δk detektiert werden, auch wenn die Hüllkurvenvariation in dem Reproduktionssignal auftritt. Zusätzlich können das Steigen der Eingabedaten (Änderung von "–merge" auf "+merge") und das Fallen der Eingabedaten (Änderung von "+merge" auf "–merge") auf der Basis des Bestimmungswerts Mk ohne die (1+D)mod2 Konvertierung direkt detektiert werden. Auch wenn ein Eingabedatenelement fehlerhaft ist, beeinträchtigt so der Fehler nur einen modulierten Datenwert. Als Ergebnis kann die Fehlerrate verbessert werden.
  • 30 zeigt Beziehungen zwischen der Niederfrequenz-Rauschamplitude (%) und der Fehlerrate an. Eine Charakteristik Q2 der Maximum-Likelihood-Datendetektion gemäß der Ausführungsform war einer Charakteristik Q1 davon in Übereinstimmung mit dem in 14 gezeigten Prozess überlegen. In 30 ist die Niederfrequenz-Rauschamplitude durch einen Relativwert in Bezug auf die Amplitude (100 %) des Reproduktionssignals repräsentiert.
  • Aufgrund einer Ungleichmäßigkeit der Empfindlichkeit der optischen Platte, einer Variation der Umgebungstemperatur in dem Datenaufzeichnungsprozess und einer Variation der Lichtflecksteuerung wird die Größe (die Länge in einer Rich tung, in der jede Spur verläuft) einer auf der optischen Platte gebildeten Marke variiert. Wenn die Größe der Marke variiert wird, wird die von der optischen Platte erhaltene Reproduktionssignalwellenform variiert. Da spezifisch die Maximum-Likelihood-Datendetektionsschaltung 14 ein Datensignal reproduziert, das der Kante der Marke entspricht, unterscheiden sich in dem Reproduktionssignal, das der Anstiegkante der Marke entspricht, und dem Reproduktionssignal, das der Abfallkante der Marke entspricht, Richtungen voneinander, in denen Phasen variiert werden, auf der Basis der Variation der Größe der Marke. Das heißt, die Distanz zwischen der Anstiegkante jedes Aufzeichnungspits (jeder Marke) und der Abfallkante davon in einem Fall, wo jeder Aufzeichnungspit unter einer Hochtemperaturbedingung vergrößert wird, wie in 31 gezeigt, unterscheidet sich von der Distanz zwischen der Abfallkante jedes Aufzeichnungspits und der Abfallkante davon in einem Fall, wo jeder Aufzeichnungspit unter einer Niedertemperaturbedingung verkürzt wird, wie in 32 gezeigt. So können keine Daten erhalten werden, die den jeweiligen Kanten jedes Pits entsprechen, indem nur ein Synchronisiersignal verwendet wird. Auch wenn die Größe jedes Pits auf der Basis der Variation der Umgebungstemperatur variiert wird, sind jedoch die Distanz zwischen den Anstiegkanten benachbarter Aufzeichnungspits und die Distanz zwischen den Abfallkanten der benachbarten Aufzeichnungspits jeweils ungefähr konstant, wie in 31 und 32 gezeigt. Wenn eine Datenabtastung des Reproduktionssignals unter Verwendung eines Synchronisiersignals, das mit den Anstiegkanten der Aufzeichnungspits synchronisiert ist (entsprechend dem Steigen des Reproduktionssignals), und eines Synchronisiersignals, das mit den Abfallkanten der Aufzeichnungspits synchronisiert ist (entsprechend dem Fallen des Reproduktionssignals) durchgeführt wird, können so genaue Daten demoduliert werden. In diesem Fall ist die Struktur des Signalreproduktionssystems wie in 33 gezeigt gebildet.
  • Mit Bezugnahme auf 33 hat das Signalreproduktionssystem eine Mittenpegel-Binärisierungsschaltung 21, eine Kantendetektionsschaltung 22, eine erste PLL-Schaltung 23 und eine zweite PLL-Schaltung 24. Die Mittenpegel-Binärisierungsschaltung 21 binärisiert die Reproduktionssignalwellenform (1) unter Verwendung eines Referenzpegels (Lc), der der Mitte der Amplitude der Reproduktionssignalwellenform entspricht. Die Kantendetektionsschaltung 22 detektiert steigende und fallende Punkte des Binärsignals (2) von der Mittenpegel-Binärisierungsschaltung 21, und gibt ein Anstiegkanten-Detektionssignal (3) entsprechend den steigenden Punkten und ein Abfallkanten-Detektionssignal (4) entsprechend den fallenden Punkten aus. Die erste PLL-Schaltung 23 generiert einen Anstiegkanten-Synchronisiertakt (5) auf der Basis des Anstiegkanten-Detektionssignals (3). Die zweite PLL-Schaltung 24 generiert einen Abfallkanten-Synchronisiertakt (6) auf der Basis des Abfallkanten-Detektionssignals (4).
  • Die Zustände der jeweiligen Signale sind in 34 gezeigt.
  • Das Signalreproduktionssystem hat auch eine erste Maximum-Likelihood-Datendetektionsschaltung 25a, eine zweite Maximum-Likelihood-Datendetektionsschaltung 25b und eine ODER-Schaltung 26. Die erste Maximum-Likelihood-Datendetektionsschaltung 25a operiert synchron mit dem Anstiegkanten-Synchronisiertakt (5), und die zweite Maximum-Likelihood-Datendetektionsschaltung 25b operiert synchron mit dem Abfallkanten-Synchronisiertakt (6). Jede von der ersten und der zweiten Maximum-Likelihood-Datendetektionsschaltung 25a und 25b hat die gleiche Struktur wie die in 20 gezeigte.
  • Die Mischdetektionseinheit 144 jeder von der ersten und der zweiten Maximum-Likelihood-Datendetektionsschaltung 25a und 25b ist wie in 35 gezeigt gebildet, und sie führt einen Prozess in Übereinstimmung mit einem in 36 gezeigten Fluss durch. Das heißt, auf die gleiche Weise wie in der vorherigen Ausführungsform, hat die Mischdetektionseinheit 144 den ersten Rechner 1441 zum Berechnen des Werts ak+11 und den zweiten Rechner 1442 zum Berechnen des Werts ak+12. Die Mischdetektionseinheit 144 hat auch einen dritten Rechner 1444 zum Berechnen der Anstiegkantendaten defk in Übereinstimmung mit der folgenden Formel:
    Figure 00480001
    einen vierten Rechner 1445 zum Berechnen der Abfallkantendaten derk in Übereinstimmung mit der folgenden Formel:
    Figure 00480002
  • In der ersten Maximum-Likelihood-Datendetektionsschaltung 25a, die synchron mit dem Anstiegkanten-Synchronisiertakt (5) arbeitet, sind die Anstiegkantendaten defk gleich "1" (defk = 1) an jedem Punkt, der einem steigenden Punkt der Eingabedaten yk entspricht, an dem der Zustand von "–merge" auf "+merge" geändert wird. In der zweiten Maximum-Likelihood-Datendetektionsschaltung 25b, die synchron mit dem Abfallkanten-Synchronisiertakt (6) arbeitet, sind die Abfallkantendaten derk gleich "1" (derk = 1) an jedem Punkt, der einem fallenden Punkt der Eingabedaten yk entspricht, an dem der Zustand von "+merge" auf "–merge" geändert wird. Die Anstiegkantendaten defk von der ersten Maximum-Likelihood-Datendetektionsschaltung 25a und die Abfallkantendaten derk von der zweiten Maximum-Likelihood-Datendetektionsschaltung 25b werden durch die ODER-Schaltung 26 miteinander kombiniert, so dass decodierte Daten erhalten werden.
  • Gemäß der obigen Ausführungsform kann die Maximum-Likelihood-Datendetektionsschaltung zum Detektieren von An stiegkanten, die steigenden Punkten des Reproduktionssignals entsprechen, und Abfallkanten, die fallenden Punkten des Reproduktionssignals entsprechen, vorgesehen werden. Auch wenn die Größe jedes Aufzeichnungspits (einer Aufzeichnungsmarke) auf der Basis der Variation der Umgebungstemperatur variiert wird, können so genau Daten in Übereinstimmung mit der Maximum-Likelihood-Datendetektion erhalten werden.
  • In den obigen jeweiligen Ausführungsformen werden Daten auf der optischen Platte (der magnetooptischen Platte) in Übereinstimmung mit dem sogenannten Markenlängen-Aufzeichnungsverfahren so aufgezeichnet, dass Kanten des Reproduktionssignals Bedeutungen als Daten haben. So können in den obigen jeweiligen Ausführungsform Daten nicht direkt von der optischen Platte reproduziert werden, in der Daten in Übereinstimmung mit dem sogenannten Markenpositionen-Aufzeichnungsverfahren aufgezeichnet wurden, so dass jeder Aufzeichnungspit Daten "1" entspricht. So erfolgt nun eine Beschreibung eines Systems, das Daten in Übereinstimmung mit dem Maximum-Likelihood-Datendetektionsprozess von einer optischen Platte reproduzieren kann, auf der Daten in Übereinstimmung mit dem Markenlängen-Aufzeichnungsverfahren und dem Markenpositionen-Aufzeichnungsverfahren aufgezeichnet wurden.
  • 37 zeigt ein Reproduktionssystem einer magnetooptischen Platteneinheit gemäß der Ausführungsform der vorliegenden Erfindung. Mit Bezugnahme auf 37 hat das Reproduktionssystem, auf die gleiche Weise wie das in 9 gezeigte, die optische Platte 1, den optischen Kopf 2, den Verstärker 6, das Filter/den Entzerrer 7, die erste und die zweite PLL-Schaltung 9a und 9b, den Demodulator 10, den ersten und den zweiten A/D-Wandler 13a und 13b, die Maximum-Likelihood-Datendetektionsschaltung 14, die Binärisierungsschaltung 21 und die Kantendetektionsschaltung 22. Dieses Reproduktionssystem hat auch einen Logikschaltungskreis 15 und einen Aufzeichnungsverfahrensdetektor 16. Die Maximum-Likelihood-Datendetektionsschaltung 14 ist aus der ersten und zweiten Schaltung gebildet, auf die gleiche Weise wie die in 33 gezeigte. Jede von der ersten und der zweiten Schaltung ist wie in 20 gezeigt gebildet, und die Mischdetektionseinheit 144 ist wie in 35 gezeigt gebildet. Die erste Schaltung detektiert die Anstiegkantendaten defk, und die zweite Schaltung detektiert die Abfallkantendaten derk. Der Aufzeichnungsverfahrensdetektor 16 gibt ein Auswahlsignal (sel) mit einem Pegel "1" in einem Fall aus, wo Daten in Übereinstimmung mit dem Markenlängenverfahren aufgezeichnet wurden, und gibt das Auswahlsignal (sel) mit einem Pegel "0" in einem Fall aus, wo Daten in Übereinstimmung mit dem Markenpositionenverfahren aufgezeichnet wurden. Der Logikschaltungskreis 15 ist beispielsweise wie in 38 gezeigt gebildet. Das heißt, der Logikschaltungskreis 15 hat eine UND-Schaltung 151, welche die Anstiegkantendaten defk von der Maximum-Likelihood-Datendetektionsschaltung 14 und das Auswahlsignal (sel) vom Aufzeichnungsverfahrensdetektor 16 empfängt, und eine ODER-Schaltung 152, die das Ausgangssignal der UND-Schaltung 151 und die Abfallkantendaten derk von der Maximum-Likelihood-Datendetektionsschaltung 14 empfängt.
  • Wenn in der magnetooptischen Platteneinheit mit der obigen Struktur der Aufzeichnungsverfahrensdetektor 16 detektiert, dass die Daten in Übereinstimmung mit dem Markenlängenverfahren in der optischen Platte 1 aufgezeichnet wurden, gibt der Aufzeichnungsverfahrensdetektor 16 das Auswahlsignal (sel) mit dem Pegel "1" (einem Hochpegel) aus. Als Ergebnis gelangt die UND-Schaltung 151 in einen zulässigen Zustand, so dass die Anstiegkantendaten defk und die Abfallkantendaten derk, von denen beide aus der Maximum- Likelihood-Datendetektionsschaltung 14 ausgegeben werden, dem Demodulator 10 über den Logikschaltungskreis 15 zugeführt werden. Wenn der Aufzeichnungsverfahrensdetektor 16 hingegen detektiert, dass die Daten in Übereinstimmung mit dem Markenpositionenverfahren in der optischen Platte 1 aufgezeichnet wurden, gibt der Aufzeichnungsverfahrensdetektor 16 das Auswahlsignal (sel) mit dem Pegel "0" (einem Niederpegel) aus. Als Ergebnis gelangt die UND-Schaltung 151 in einen Sperrzustand, so dass nur die Abfallkantendaten derk dem Demodulator 10 über den Logikschaltungskreis 15 zugeführt werden.
  • 39 zeigt ein Beispiel einer Signalverarbeitung in dem Fall der Maximum-Likelihood-Datendetektion der in Übereinstimmung mit dem Markenpositionenverfahren aufgezeichneten Daten. In diesem Fall unterscheiden sich das Lasertreibsignal und das Reproduktionssignal von jenen in einem Fall der Maximum-Likelihood-Datendetektion der in Übereinstimmung mit dem Markenlängenverfahren aufgezeichneten Daten, wie in 12A und 12B gezeigt. Nur die Abfallkantendaten derk werden in die 1/7 Daten decodiert.
  • Gemäß der obigen Ausführungsform können die Daten in Übereinstimmung mit dem Maximum-Likelihood-Datendetektionsprozess von der optischen Platte reproduziert werden, in der die Daten in Übereinstimmung mit dem Markenkanten-Aufzeichnungsverfahren und dem Markenpositionen-Aufzeichnungsverfahren aufgezeichnet wurden.
  • In den obigen Ausführungsform sind die Daten aus acht Bits gebildet. Die Anzahl von Bits der Daten kann jedoch gleich oder größer als sieben sein.
  • Um ein Konzept, in dem die Anstiegkantendaten und die Abfallkantendaten einzeln in Übereinstimmung mit dem Maximum-Likelihood-Detektionsprozess detektiert werden, und ein Konzept, in dem die Maximum-Likelihood-Detektion der Daten durchgeführt wird, die in Übereinstimmung mit einem von dem Markenkantenverfahren und dem Markenpositionenverfahren aufgezeichnet wurden, zu mischen, kann die in 33 gezeigte ODER-Schaltung 26 durch den in 38 gezeigten Logikschaltungskreis 15 ersetzt werden.
  • In dem Reproduktionssystem der optischen Platteneinheit unter Verwendung der Maximum-Likelihood-Datendetektionsschaltung 14, wie in 33 und 37 gezeigt, wird das Reproduktionssignal, in dem die Wellenformung durch das Filter/den Entzerrer 7 durchgeführt wird, unter Verwendung eines Schnittpegels in ein Binärsignal konvertiert, und die PLL-Schaltung 9 (9a und 9b) generiert ein Taktsignal unter Verwendung des Binärsignals als Synchronisiersignal.
  • Das Reproduktionssignal hat Frequenzbänder, die das GS-Band enthalten. Wenn tatsächliche Schaltungen des Reproduktionssystems Frequenzcharakteristiken aufweisen, die die GS-Komponente enthalten, schwingt das durch die tatsächlichen Schaltungen reproduzierte Signal so genau zwischen einer positiven Region und einer negativen Region in Bezug auf den Erdpegel (GND), wie in 40 (a) gezeigt. Wenn in diesem Fall die Schnittdetektion des Reproduktionssignals unter Verwendung des Erdpegels durchgeführt wird, wird ein genaues Binärsignal erhalten, wie in 40 (b) gezeigt. So wird das auf der Basis des Binärsignals generierte Taktsignal mit dem Reproduktionssignal synchronisiert. Die tatsächlichen Schaltungen des Reproduktionssystems haben jedoch Frequenzcharakteristiken, in denen die die GS-Komponente enthaltenden Niederfrequenzkomponenten eliminiert sind. So wird in dem Reproduktionssystem ein von einer Sinuswelle verschiedenes Reproduktionssignal, bei dem die EIN-Zeit und die AUS-Zeit voneinander verschieden sind, in einer positiven Richtung oder negativen Richtung verschoben, wie in 41 (a) gezeigt. Wenn dieses Reproduktionssignal unter Verwendung des Erdpegels als Schnittpegel in ein Binärsignal konvertiert wird, wird das Binärsignal mit dem Reproduktionssignal nicht genau synchronisiert, wie in 41 (b) gezeigt. Der Pegel des Reproduktionssignals wird in Übereinstimmung mit der Variation der Aufzeichnungsmuster verschoben, so dass die Hüllkurve des Reproduktionssignals variiert wird, wie oben beschrieben wurde. Ferner, wie oben beschrieben wurde, tritt aufgrund der Ungleichmäßigkeit der Doppelbrechung in dem Substrat (hergestellt aus Polycarbonat) der optischen Platte die Hüllkurvenvariation des Reproduktionssignals auf. So muss der Schnittpegel, der verwendet wird, um das Binärsignal zu erhalten, variieren, um so der Hüllkurvenvariation des Reproduktionssignals zu folgen.
  • Obwohl die Hüllkurve des Reproduktionssignals in Übereinstimmung mit der Variation des Aufzeichnungsmusters langsam variiert, variiert jedoch die Hüllkurve des Reproduktionssignals rasch in Übereinstimmung mit der Ungleichmäßigkeit der Doppelbrechung in dem Substrat der optischen Platte, wie in 42 gezeigt. wenn die Schnittpegeldetektion so vorgenommen wird, dass der Schnittpegel der Hüllkurvenvariation des Reproduktionssignals folgt, die durch die Variation des Aufzeichnungsmusters verursacht wird (z.B. eine integrale Schnittdetektion), kann so der Schnittpegel der Hüllkurvenvariation des Reproduktionssignals nicht folgen, die durch die Ungleichmäßigkeit der Doppelbrechung in dem Substrat der optischen Platte verursacht wird, wie in 42 gezeigt. Wenn hingegen die Schnittpegeldetektion so vorgenommen wird, dass der Schnittpegel der Hüllkurvenvariation des Reproduktionssignals folgt, die durch die Doppelbrechung in dem Substrat der optischen Platte verursacht wird (z.B. die integrale Schnittdetektion), folgt der detektierte Schnittpegel feinen Variationen des Reproduktionssignals, wie in 43 gezeigt. In diesem Fall kann kein stabiler Schnittpegel erhalten werden.
  • So erfolgt nun eine Beschreibung einer Ausführungsform, in der, auch wenn die Hüllkurve des Reproduktionssignals langsam und schnell variiert, ein stabiles Binärsignal, das verwendet wird, um das Synchronisiersignal in der PLL-Schaltung zu generieren, aus dem Reproduktionssignal extrahiert werden kann.
  • 44 zeigt ein Reproduktionssystem einer magnetooptischen Platteneinheit gemäß der Ausführungsform.
  • Mit Bezugnahme auf 44 hat das Reproduktionssystem, auf die gleiche Weise wie das in 9 gezeigte, die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b, die PLL-Schaltung 9, den Demodulator 10, den A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14 und die Binärisierungsschaltung 17. Dieses Reproduktionssystem hat auch einen Digital-Analog-Wandler (einen D/A-Wandler) 18. die Maximum-Likelihood-Datendetektionsschaltung 14 hat, auf die gleiche weise wie jene in den vorherigen Ausführungsformen, die Mischbestimmungseinheit 141, die Mittenwert-Berechnungseinheit 142, die Referenzwert-Berechnungseinheit 143 und die Mischdetektionseinheit 144. Die jeweiligen Einheiten 141, 142, 143 und 144 der Maximum-Likelihood-Datendetektionsschaltung 14 arbeiten synchron mit dem Taktsignal von der PLL-Schaltung 9. Die Mittenwert-Berechnungseinheit 142 berechnet die Mittenwertdaten Ckd des Pegels des Reproduktionssignals. Die Mittenwertdaten Ckd werden als digitaler wert in der Mittenwert-Berechnungseinheit 142 erhalten, und die Mittenwertdaten Ckd werden von dem D/A-Wandler 18 in ein Analogsignal konvertiert. Der aus dem D/A-Wandler 18 ausgegebene Signalpegel repräsentiert immer den Mittenwert des Reproduktionssignals, dieses Signal (als Mittenwertsignal bezeichnet) wird, als einen Schnittpegel repräsentierendes Signal, der Binärisierungsschaltung 17 zugeführt. Die Binärisierungsschaltung 17 konvertiert das Reproduktionssignal in ein Binärsignal unter Verwendung des Mittenwertsignals vom D/A-Wandler 18 als Schnittpegel.
  • Das Binärsignal von der Binärisierungsschaltung 17 wird der PLL-Schaltung 9 zugeführt, und die PLL-Schaltung 9 generiert ein Synchronisiertaktsignal auf der Basis des Binärsignals. Der A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14 und der D/A-Wandler 18 arbeiten synchron mit dem von der PLL-Schaltung 9 generierten Synchronisiertaktsignal.
  • Der Mittenwert-Signalpegel, der den von der Mittenwert-Berechnungseinheit 141 der Maximum-Likelihood-Datendetektionsschaltung 14 berechneten Mittenwertdaten Ckd entspricht, wird als Schnittpegel für das Reproduktionssignal verwendet. Auch wenn die Hüllkurve des Reproduktionssignals langsam und schnell variiert, variiert so der Schnittpegel und folgt der Hüllkurvenvariation des Reproduktionssignals, um so auf dem Mittenpegel des Reproduktionssignals gehalten zu werden, wie in 45. Das Reproduktionssignal wird unter Verwendung dieses Schnittpegels in das Binärsignal konvertiert, und die PLL-Schaltung 9 generiert das Taktsignal auf der Basis des Binärsignals. So kann die PLL-Schaltung 9 das Taktsignal stabil synchronisiert mit dem Reproduktionssignal generieren, so dass eine stabile Synchronisationsoperation in der Maximum-Likelihood-Datendetektionsschaltung 14 vorgenommen werden kann.
  • Das obige von der PLL-Schaltung 9 generierte Taktsignal wird mit den steigenden Punkten des Reproduktionssignals (den Anstiegkantenpunkten) und den fallenden Punkten davon (den Abfallkantenpunkten) synchronisiert. In einem Fall, wo Daten von der optischen Platte reproduziert werden, in der Daten mit einer höheren Dichte aufgezeichnet wurden, unter scheidet sich jedoch die Phase des Taktsignals geringfügig von der Phase der Anstiegkanten und der Abfallkanten des Reproduktionssignals in dem A/D-Wandler 13 aufgrund der Verarbeitungsverzögerung in einer Schaltung (einschließlich der Binärschaltung 17 und der PLL-Schaltung 9) zum Generieren des Taktsignals aus dem Reproduktionssignal. Wenn sich die Phase des Taktsignals von der Phase der Anstiegkanten und der Abfallkanten des Reproduktionssignals in dem A/D-Wandler 13 unterscheidet, wird das Reproduktionssignal vom A/D-Wandler 13 nicht zu einer geeigneten Zeiteinstellung konvertiert, so dass nicht garantiert werden kann, dass genaue Daten reproduziert werden. So wird in der folgenden Ausführungsform die Differenz zwischen der Phase des Taktsignals und der Phase der Anstiegkanten und Abfallkanten des Reproduktionssignals kompensiert.
  • Ein Reproduktionssystem gemäß der Ausführungsform ist beispielsweise wie in 46 gezeigt gebildet. Mit Bezugnahme auf 46 hat das Reproduktionssystem, auf die gleiche weise wie das in 44 gezeigte, die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b, den Demodulator 10, den A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14, die Binärisierungsschaltung 17 und den D/A-Wandler 18. Dieses Reproduktionssystem hat auch eine PLL-Schaltung 30 mit einer neuen Struktur und einen Digital-Analog-Wandler (einen D/A-Wandler) 35.
  • Die Maximum-Likelihood-Datendetektionsschaltung 14 ist beispielsweise wie in 47 gezeigt gebildet. Mit Bezugnahme auf 47 hat die Maximum-Likelihood-Datendetektionsschaltung 14, auf die gleiche Weise wie jene in den vorherigen Ausführungsformen, die Mischbestimmungseinheit 141, die Mittenwert-Berechnungseinheit 142, die Referenzwert-Berechnungseinheit 143 und die Mischdetektionseinheit 144. Die Maximum-Likelihood-Datendetektionsschaltung 14 hat auch eine Phasenfehler-Detektionseinheit 145. Die Phasenfehler-Detektionseinheit 145 berechnet Phasenfehlerdaten dTk auf der Basis des Mittenwerts Ckave von der Mittenwert-Berechnungseinheit 142, der Abtastdaten yk vom A/D-Wandler 13 und der Anstiegkantendaten defk und der Abfallkantendaten derk von der Mischdetektionseinheit 144. Die Berechnung der Phasenfehlerdaten dk wird in Übereinstimmung mit einer in 48 gezeigten Prozedur vorgenommen. Das heißt, jedesmal wenn neue Anstiegkantendaten defk ("1" oder "0") und die Abfallkantendaten derk ("1" oder "0") zu einer Taktzeiteinstellung k ausgegeben werden (S1), werden die Anstiegkanten-Phasenfehlerdaten dTfk unter Verwendung des Mittenwerts Ck-lave und der Abtastdaten yk-1, von denen beide zur vorherigen Zeiteinstellung k-1 erhalten wurden, und der Anstiegkantendaten defk gemäß der folgenden Formel berechnet: dTfk = (Ck-lave – yk-1)·defk.
  • Zusätzlich werden die Abfallkanten-Phasenfehlerdaten dTrk unter Verwendung des Mittenwerts Ck-lave und der Abtastdaten yk-1, von denen beide zur vorherigen Zeiteinstellung k-1 erhalten wurden, und der Abfallkantendaten derk gemäß der folgenden Formel berechnet: dTrk = (yk-1 – Ck-lave)·derk.
  • Die Anstiegkantendaten defk haben einen Wert "1" nur an den Anstiegkantenpunkten des Reproduktionssignals. So entsprechen die Anstiegkanten-Phasenfehlerdaten dTfk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Anstiegkantenpunkt. Zusätzlich entsprechen die Abfallkanten-Phasenfehlerdaten dTrk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Abfallkantenpunkt. Die Phasenfehlerdaten dTk werden durch das Addieren der Anstiegkanten-Phasenfehlerdaten dTfk und der Abfallkanten-Phasenfehlerda ten dTrk miteinander erhalten (S3). Die erhaltenen Phasenfehlerdaten dTk werden dem D/A-Wandler 35 zugeführt (S4).
  • Die Anstiegkantendaten defk und die Abfallkantendaten derk sollten idealerweise zu einer Taktzeiteinstellung erhalten werden, die den Anstiegkantenpunkten und den Abfallkantenpunkten des Reproduktionssignals entspricht. Das heißt, die Phasenfehlerdaten dTk repräsentieren quantitativ eine Differenz zwischen der Phase des Synchronisiertaktsignals (dem A/D-Wandler 13 und der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt) und der Phase der Anstiegkantenpunkte und der Abfallkantenpunkte des Reproduktionssignals.
  • Die Phasenfehler-Detektionseinheit 145, welche die Phasenfehlerdaten dTk in Übereinstimmung mit der obigen Prozedur berechnet, ist beispielsweise wie in 49 gezeigt gebildet.
  • Mit Bezugnahme auf 49 hat die Phasenfehler-Detektionseinheit 145 ein erste Schieberegister 1451, ein zweites Schieberegister 1452, eine Konstanteneinstelleinheit 1453, einen ersten Subtrahierer 1454, einen zweiten Subtrahierer 1455 und einen Selektor 1456. Der Mittenwert Ck-lave von der Mittenwert-Berechnungseinheit 142 wird in dem ersten Schieberegister 1451 zu einer Taktzeiteinstellung k-1 eingestellt, und wird bis zur nächsten Taktzeiteinstellung k darin gehalten. Die Abtastdaten yk-1 vom A/D-Wandler 13 werden in dem zweiten Schieberegister 1452 zu einer Taktzeiteinstellung k-1 eingestellt, und werden bis zur nächsten Taktzeiteinstellung k darin gehalten. Der erste Subtrahierer 1454 subtrahiert die in dem zweiten Schieberegister 1452 eingestellten Abtastdaten yk-1 von dem in dem ersten Schieberegister 1451 eingestellten Mittenwert Ck-lave. Der Wert, der aus dem ersten Subtrahierer 1454 zu einer einem Anstiegkantenpunkt entsprechenden Taktzeiteinstellung ausgegeben wird, sind die Anstiegkanten-Phasenfehlerdaten dTfk, die in dem in 48 gezeigten Schritt S2 berechnet werden (die Anstiegkantendaten defk sind gleich "1"). Der zweite Subtrahierer 1455 subtrahiert den in dem ersten Schieberegister 1451 eingestellten Mittenwert Ck-lave von den in dem zweiten Schieberegister 1452 eingestellten Abtastdaten yk-1. Der Wert, der aus dem zweiten Subtrahierer 1455 zu einer einem Abfallkantenpunkt entsprechenden Taktzeiteinstellung ausgegeben wird, sind die Abfallkanten-Phasenfehlerdaten dTrk, die in dem in 48 gezeigten Schritt S2 berechnet werden (die Abfallkantendaten derk sind gleich "1"). Eine Konstante "0" wurde beispielsweise vorher in der Konstanteneinstelleinheit 1453 eingestellt. Der Selektor 1456 hat drei Eingangsanschlüsse A, B und C. Der in der Konstanteneinstelleinheit 1453 eingestellte Konstantenwert "0", der Ausgabewert des ersten Subtrahierers 1454 und der Ausgabewert des zweiten Subtrahierers 1455 werden jeweils dem Eingangsanschluss A, B und C des Selektors 1456 zugeführt. Der Selektor 1456 wählt einen Eingangsanschluss, der einem Paar der Anstiegkantendaten defk und der Abfallkantendaten derk entspricht, unter den Eingangsanschlüssen A, B und C in Übereinstimmung mit einer in Tabelle-3 angezeigten Regel aus. Tabelle-3
    Figure 00590001
  • Das heißt, zu der Taktzeiteinstellung, die dem Anstieg kantenpunkt des Reproduktionssignals entspricht (defk = "1" und derk = "0"), werden die dem Eingangsanschluss B zugeführten Anstiegkanten-Phasenfehlerdaten (Ck-lave – yk-1) aus dem Selektor 1456 ausgegeben. Zu der Taktzeiteinstellung, die dem Abfallkantenpunkt des Reproduktionssignals entspricht (defk = "0" und derk = "1"), werden die dem Eingangsanschluss C zugeführten Abfallkanten-Phasenfehlerdaten (yk-l – Ck-lave) aus dem Selektor 1456 ausgegeben. Zusätzlich wird zu einer anderen Zeiteinstellung als jener, die dem Anstiegkantenpunkt und dem Abfallkantenpunkt des Reproduktionssignals entspricht, der dem Eingangsanschluss A zugeführte Konstantenwert "0" aus dem Selektor 1456 ausgegeben. Obwohl ein Fall, wo sowohl die Anstiegkantendaten defk als auch die Abfallkantendaten derk gleichzeitig gleich "1" sind, theoretisch nicht auftritt, wird, wenn dieser Fall als Fehler auftritt, der dem Eingangsanschluss A zugeführte Konstantenwert "0" aus dem Selektor 1456 ausgegeben.
  • Die Phasenfehlerdaten dTk, wie oben beschrieben wurde, werden aus der Phasenfehler-Detektionseinheit 145 der Maximum-Likelihood-Datendetektionsschaltung 14 zu jeder Taktzeiteinstellung ausgegeben, die dem Anstiegkantenpunkt und dem Abfallkantenpunkt entspricht. Die Phasenfehlerdaten dTk werden dem D/A-Wandler 35 zugeführt, und der D/A-Wandler 35 gibt ein rechteckig geformtes Signal (ein Phasenfehlersignal) mit der Amplitude aus, die den Phasenfehlerdaten dTk entspricht, wie in 50 und 51 gezeigt. 50 zeigt einen Fall, wo die Phasendifferenz dτ zwischen der Phase des tatsächlichen Taktsignals (•) und der Phase idealer Abtastpunkte des Reproduktionssignals (O) (einschließlich der Anstiegkantenpunkte und der Abfallkantenpunkte) positive (+) ist. In diesem Fall wird das Phasenfehlersignal mit einer positiven Amplitude (+), das den Phasenfehlerdaten dTk entspricht, aus dem D/A-Wandler 35 zu jeder Zeiteinstellung ausgegeben, die den Anstiegkantenpunkten und den Abfallkantenpunkten entspricht. 51 zeigt einen Fall, wo die Phasendifferenz dτ zwischen der Phase des tatsächlichen Taktsignals (•) und der Phase idealer Abtastpunkte des Reproduktionssignals (O) negativ (–) ist. In diesem Fall wird das Phasenfehlersignal mit einer negativen Amplitude (-), das den Phasenfehlerdaten dTk entspricht, aus dem D/A-Wandler 35 zu jeder Zeiteinstellung ausgegeben, die den Anstiegkantenpunkten und den Abfallkantenpunkten entspricht.
  • Zusätzlich ist die in 46 gezeigte PLL-Schaltung 30 beispielsweise wie in 52 gezeigt gebildet. Mit Bezugnahme auf 52 hat die PLL-Schaltung 30 einen Phasenkomparator 31, Tiefpassfilter (LPF) 32-1 und 32-2 und einen spannungsgesteuerten Oszillator (VCO) 33. Die Binärisierungsschaltung 17 gibt ein Kantendetektionssignal aus (das den Anstiegkanten und den Abfallkanten des Reproduktionssignals entspricht). Das Kantendetektionssignal repräsentiert steigende Punkte eines Binärsignals, das unter Verwendung des Mittenwerts des Reproduktionssignals und fallender Punkte des Binärsignals als Schnittpegel erhalten wird. Der Phasenkomparator 31 vergleicht die Phase des aus der PLL-Schaltung 30 ausgegebenen Taktsignals mit der Phase des Kantendetektionssignals (EINGANG 1) von der Binärisierungsschaltung 17, und gibt ein Signal aus, das einer Differenz zwischen den Phasen entspricht. Das Signal vom Phasenkomparator 31 wird durch das Tiefpassfilter 32-1 in einen Spannungspegel konvertiert, welcher der Differenz zwischen den Phasen entspricht. Das Phasenfehlersignal vom D/A-Wandler 35 wird durch das Tiefpassfilter 32-2 in einen Spannungspegel konvertiert, der dem Phasenfehlersignal entspricht. In einem Fall, wo die Phasendifferenz positiv (+) ist, ist der aus dem Tiefpassfilter 32-2 ausgegebene Spannungspegel positiv (+), wie in 50 gezeigt. In einem Fall, wo die Phasen differenz negativ (–) ist, ist der aus dem Tiefpassfilter 32-2 ausgegebene Spannungspegel negativ (–), wie in 51 gezeigt. Die aus den jeweiligen Tiefpassfiltern 32-1 und 32-2 ausgegebenen Spannungspegel werden addiert, und der addierte Spannungspegel wird dem spannungsgesteuerten Oszillator 33 zugeführt. Der spannungsgesteuerte Oszillator 33 steuert die Phase eines Taktsignals mit derselben Frequenz wie das Referenztaktsignal, das für die Datenaufzeichnung verwendet wird, in Übereinstimmung mit dem Eingangsspannungspegel, und gibt das Taktsignal aus, in dem die Phase gesteuert ist. Das Taktsignal vom spannungsgesteuerten Oszillator 33 wird, als Ausgangstaktsignal der PLL-Schaltung 30, dem A/D-Wandler 13 und der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt. Die PLL-Schaltung 30 arbeitet unter einer Bedingung, bei der das Phasendifferenzsignal durch den Phasenfehler versetzt wird, so dass die Phase des aus der PLL-Schaltung 30 ausgegebenen Taktsignals so verriegelt wird, dass der Phasenfehler aufgehoben wird. Das heißt, die Phase des dem A/D-Wandler 13 und der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführten Synchronisiertaktsignals konvergiert an den idealen Abtastpunkten des Reproduktionssignals.
  • Zusätzlich kann die PLL-Schaltung 30 wie in 53 gezeigt gebildet sein. In dieser PLL-Schaltung 30 wird zuerst der Spannungspegel vom Tiefpassfilter 32-1 dem spannungsgesteuerten Oszillator 33 zugeführt, so dass die Ziehoperation der PLL-Schaltung 30 vorgenommen wird. Danach schaltet ein Schalter 100 das Tiefpassfilter 32-1 zum Tiefpassfilter 32-2, so dass der Spannungspegel von dem Tiefpassfilter 32-2 dem spannungsgesteuerten Oszillator 33 zugeführt wird. In diesem Zustand wird die Phase des Taktsignals so verriegelt, dass der Phasenfehler aufgehoben wird. Als Ergebnis konvergiert die Phase des Taktsignals an idealen Abtastpunkten des Reproduktionssignals.
  • Der A/D-Wandler 13 und die Maximum-Likelihood-Datendetektionsschaltung 14 arbeiten synchron mit dem Taktsignal auf die gleiche Weise wie die in 44 gezeigten. Das Reproduktionssignal wird beispielsweise wie in 54 gezeigt synchron mit dem Taktsignal abgetastet, wobei die Phase des Taktsignals gesteuert wird auf der Basis der Phasenfehlerdaten (C3 – y3, C8,...), die zu jeder den Anstiegkantenpunkten entsprechenden Taktzeiteinstellung (k = 4, 9,...) berechnet werden, und der Phasenfehlerdaten (y6 – C6, y12 – C12,...), die zu jeder den Abfallkantenpunkten entsprechenden Zeiteinstellung (k = 7, 13,...) berechnet werden. Dann werden der Mittenwert Ck, der Bestimmungswert Mk und die Variable Ak auf der Basis der Abtastwerte berechnet. Die Anstiegkantendaten defk und die Abfallkantendaten derk auf der Basis des Bestimmungswerts Mk und der Variable Ak werden aus der Maximum-Likelihood-Datendetektionsschaltung 14 synchron mit dem Taktsignal ausgegeben, in dem die Phase davon gesteuert ist. Eine Datensequenz, in der die Anstiegkantendaten defk und die Abfallkantendaten derk abwechselnd angeordnet sind, wird vom Demodulator 10 demoduliert.
  • 55 zeigt eine Ausführungsform des Reproduktionssystems, bei dem die Anstiegkantendaten und die Abfallkantendaten jeweils berechnet werden, wobei das Anstiegkanten-Synchronisiertaktsignal synchronisiert mit den steigenden Punkten des Reproduktionssignals und das Abfallkanten-Synchronisiertaktsignal synchronisiert mit den fallenden Punkten des Reproduktionssignals verwendet werden. In diesem Reproduktionssystem werden das Anstiegkanten-Synchronisiertaktsignal und das Abfallkanten-Synchronisiertaktsignal, wobei in beiden von diesen die Phase gesteuert ist, wie oben beschrieben wurde, erhalten.
  • Mit Bezugnahme auf 55 hat das Reproduktionssystem die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b, den D/A-Wandler 18 und die Binärisierungsschaltung 17. Das Reproduktionssystem hat ferner, als System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal, einen ersten A/D-Wandler 13-1, eine erste Maximum-Likelihood-Datendetektionsschaltung 14-1, eine erste PLL-Schaltung 30-1 und einen ersten D/A-Wandler 35-1. Das Reproduktionssystem hat darüber hinaus, als System in Bezug auf das Abfallkanten-Synchronisiertaktsignal, einen zweiten A/D-Wandler 13-2, eine zweite Maximum-Likelihood-Datendetektionsschaltung 14-2, eine zweite PLL-Schaltung 30-2 und einen zweiten D/A-Wandler 35-2.
  • Die erste und die zweite Maximum-Likelihood-Datendetektionsschaltung 14-1 und 14-2 sind im Wesentlichen auf die gleiche Weise wie die in 47 gezeigte gebildet. Die Mischdetektionseinheit 144 jeder von der ersten und der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-1 und 14-2 ist wie in 35 gezeigt gebildet. Die Mischdetektionseinheit 144 der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 gibt nur die Anstiegkantendaten defk aus. Die Mischdetektionseinheit 144 der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 gibt nur die Abfallkantendaten derk aus. Die Phasenfehler-Detektionseinheit 145 der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 hat die gleiche Struktur wie die in 49 gezeigte. Der Selektor 1456 der Phasenfehler-Detektionseinheit 145 wählt, in Übereinstimmung mit der in Tabelle-4 angezeigten Regel, einen Eingangsanschluss, der einem Paar der Anstiegkantendaten defk und der Abfallkantendaten derk entspricht, unter den drei Eingangsanschlüssen A, B und C aus. Tabelle-4
    Figure 00650001
  • Das heißt, nur zu der Taktzeiteinstellung, die den Anstiegkantenpunkten des Reproduktionssignals entspricht (defk = 1 und derk = 0), werden die dem Anschluss B zugeführten Anstiegkanten-Phasenfehlerdaten (Ck-lave – yk-1) aus dem Selektor 1456 ausgegeben. Zu anderen Taktzeiteinstellungen wird immer der Konstantenwert "0" aus dem Selektor 1456 ausgegeben.
  • Der Mittenwert Ck von der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 wird durch den D/A-Wandler 18 in einen Signalpegel konvertiert. Die Binärisierungsschaltung 17 generiert ein Binärsignal unter Verwendung des Signalpegels vom D/A-Wandler 18 als Schnittpegel. Die Binärisierungsschaltung 17 gibt das Anstiegkanten-Detektionssignal, das den steigenden Punkten des Binärsignals entspricht, und das Abfallkanten-Detektionssignal, das den fallenden Punkten des Binärsignals entspricht, aus. Die Anstiegkanten-Phasenfehlerdaten dTfk von der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 werden durch den ersten D/A-Wandler 35-1 in das Phasenfehlersignal konvertiert. Das obige Anstiegkanten-Detektionssignal und das Phasenfehlersignal werden der ersten PLL-Schaltung 30-1 zugeführt, die wie in 52 gezeigt gebildet ist. In der ersten PLL-Schaltung 30-1 wird die Phase eines darin generierten Taktsignals auf der Basis des Phasenfehlersignals und des Anstiegkanten-Detektionssignals auf die gleiche Weise wie im obigen Fall gesteuert, so dass ein Phasenfehler an jedem Anstiegkantenpunkt aufgehoben wird. Das Taktsignal, dessen Phase gesteuert ist, wird als Anstiegkanten-Synchronisiertaktsignal aus der ersten PLL-Schaltung 30-1 ausgegeben.
  • Die Phasenfehler-Detektionseinheit 145 der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 ist wie in 49 gezeigt gebildet. Der Selektor 1456 der Phasenfehler-Detektionseinheit 145 wählt, in Übereinstimmung mit einer in Tabelle-5 angezeigten Regel, einen Eingangsanschluss, der einem Paar der Anstiegkantendaten defk und der Abfallkantendaten derk entspricht, unter den drei Eingangsanschlüssen A, B und C aus. Tabelle-5
    Figure 00660001
  • Das heißt, nur zu der Taktzeiteinstellung, die der Abfallkante des Reproduktionssignals entspricht (defk = 0 und derk = 1), werden die dem Anschluss C zugeführten Abfallkanten-Phasenfehlerdaten (yk-1 – Ck-lave) aus dem Selektor 1456 ausgegeben. Zu anderen Taktzeiteinstellungen wird der dem Eingangsanschluss A zugeführte Konstantenwert "0" aus dem Selektor 1456 ausgegeben. Ein System, das die zweite PLL-Schaltung 30-2 und den zweiten D/A-Wandler 35-2 enthält, steuert die Phase eines Taktsignals auf der Basis des Anstiegkanten-Detektionssignals von der Binärisierungsschaltung 17 und der Abfallkanten-Phasenfehlerdaten von der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2.
  • Als Ergebnis gibt die zweite PLL-Schaltung 30-2 das Abfallkanten-Synchronisiertaktsignal aus, in dem die Phase davon gesteuert ist, so dass ein Phasenfehler an jedem Abfallkantenpunkt aufgehoben wird.
  • Die aus der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 ausgegebenen Anstiegkantendaten defk und die aus der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 ausgegebenen Abfallkantendaten derk werden durch die Zusammenführungsschaltung 36 mit einer ODER-Schaltung miteinander kombiniert. Die zusammengeführten Daten von der Zusammenführungsschaltung 36 werden vom Demodulator 10 demoduliert.
  • 56 zeigt eine Ausführungsform des Reproduktionssystems, in dem das Synchronisiersignal ohne die Verwendung des aus dem Reproduktionssignals generierten Binärsignals generiert wird. Mit Bezugnahme auf 56 hat das Reproduktionssystem die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b, den A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14 und den Demodulator 10. Das Reproduktionssystem hat auch den D/A-Wandler 35, ein Tiefpassfilter 32 und einen spannungsgesteuerten Oszillator 33 (VCO). Die Maximum-Likelihood-Datendetektionsschaltung ist wie in 47 gezeigt gebildet und gibt die Phasenfehlerdaten auf die gleiche Weise wie jene in der vorherigen Ausführungsform aus. Die Phasenfehlerdaten werden vom D/A-Wandler 35 in das Phasenfehlersignal (das rechteckig geformte Signal) konvertiert. Das Phasenfehlersignal wird vom Tiefpassfilter 32 in einen Spannungspegel konvertiert. Der spannungsgesteuerte Oszillator 33 steuert die Phase eines Ausgangstaktsignals auf der Basis des vom Tiefpassfilter 32 zugeführten Spannungspegels. Der spannungsgesteuerte Oszillator 33 generiert ein Referenztaktsignal, das gleich ist wie ein zum Aufzeichnen von Daten verwendetes Synchronisiertaktsignal. In dem spannungsgesteuerten Oszillator 33 wird die Phase des Referenztaktsignals auf der Basis des Spannungspegels gesteuert, der den obigen Phasenfehlerdaten entspricht. Das Taktsignal vom spannungsgesteuerten Oszillator 33 wird dem A/D-Wandler 13 und der Maximum-Likelihood-Datendetektionsschaltung 14 zugeführt, so dass der A/D-Wandler und die Maximum-Likelihood-Datendetektionsschaltung 14 synchron mit dem Taktsignal arbeiten.
  • In dem in 56 gezeigten Reproduktionssystem bilden die Phasenfehler-Detektionseinheit 145 der Maximum-Likelihood-Datendetektionsschaltung 14, der D/A-Wandler 35, das Tiefpassfilter 32 und der spannungsgesteuerte Oszillator 33 eine sogenannte PLL-Schaltung. In einem Fall, wo die Phase des Reproduktionssignals nicht stark variiert wird, kann das genau mit dem Reproduktionssignal synchronisierte Taktsignal durch dieses System mit der einfachen Struktur erhalten werden.
  • In einer in 57 gezeigten Ausführungsform wird die mit Bezugnahme auf 56 beschriebene Technik der Phasensteuerung bei dem Reproduktionssystem angewendet, in dem die Anstiegkantendaten und die Abfallkantendaten getrennt detektiert werden. Mit Bezugnahme auf 57 hat das Reproduktionssystem die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a und das Tiefpassfilter 7b. Das Reproduktionssystem hat ferner, als System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal, den ersten A/D-Wandler 13-1, die erste Maximum-Likelihood-Datendetektionsschaltung 14-1, den ersten D/A-Wandler 35-1, ein erstes Tiefpassfilter 32-1 und einen ersten spannungsgesteuerten Oszillator 33-1. Das Reproduktionssystem hat darüber hinaus, als System in Bezug auf das Abfallkanten-Synchronisiertaktsignal, den zweiten A/D-Wandler 13-2, die zweite Maximum-Likelihood-Datendetektionsschaltung 14-2, den zweiten D/A- Wandler 35-2, ein zweites Tiefpassfilter 32-2 und einen zweiten spannungsgesteuerten Oszillator 33-2. Die erste und die zweite Maximum-Likelihood-Datendetektionsschaltung 14-1 und 14-2 haben die gleiche Struktur wie jene in der Ausführungsform, die mit Bezugnahme auf 55 beschrieben wurde. Das System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal und das System in Bezug auf das Abfallkanten-Synchronisiertaktsignal haben jeweils die gleiche Struktur wie ein System, das den A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14, den D/A-Wandler 35, das Tiefpassfilter 32 und den spannungsgesteuerten Oszillator 33 enthält, wie in 56 gezeigt. Die Anstiegkantendaten werden aus der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 synchron mit dem Anstiegkanten-Synchronisiertaktsignal ausgegeben, in dem die Phase davon gesteuert ist. Die Abfallkantendaten werden aus der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 synchron mit dem Abfallkanten-Synchronisiertaktsignal ausgegeben, in dem die Phase davon gesteuert ist. Die Anstiegkantendaten und die Abfallkantendaten, die jeweils aus der ersten und der zweiten Maximum-Likelihood-Datendetektionsschaltung ausgegeben werden, werden von der Zusammenführungsschaltung 36 miteinander kombiniert. Die Zusammenführungsschaltung 36 ist beispielsweise unter Verwendung eine FIFO (First-In First-Out)-Speichers gebildet. Die Anstiegkantendaten werden in dem FIFO-Speicher synchron mit dem Anstiegkanten-Synchronisiertaktsignal gespeichert, und die Abfallkantendaten werden in dem FIFO synchron mit dem Abfallkanten-Synchronisiertaktsignal gespeichert. Die in dem FIFO gespeicherten Anstiegkantendaten und Abfallkantendaten werden abwechselnd aus dem FIFO-Speicher synchron mit einem von dem Anstiegkanten-Synchronisiertaktsignal und dem Abfallkanten-Synchronisiertaktsignal ausgelesen. Als Ergebnis werden die Anstiegkantendaten und die Ab fallkantendaten miteinander kombiniert. Die aus der Zusammenführungsschaltung 36 ausgegebene zusammengeführte Datensequenz wird vom Demodulator 10 demoduliert.
  • 58 zeigt eine Ausführungsform des Reproduktionssystems mit dem System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal und dem System in Bezug auf das Abfallkanten-Synchronisiertaktsignal. In jedem der Systeme wird der Schnittpegel, der zum Generieren des Binärsignals aus dem Reproduktionssignal verwendet wird, so korrigiert, dass der Phasenfehler aufgehoben wird. Als Ergebnis werden das Anstiegkanten-Synchronisiertaktsignal und das Abfallkanten-Synchronisiertaktsignal jeweils mit den Anstiegkantenpunkten und den Abfallkantenpunkten des Reproduktionssignals genau synchronisiert.
  • Mit Bezugnahme auf 58 hat das Reproduktionssystem die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a und das Tiefpassfilter 7b. Das Reproduktionssystem hat ferner, als System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal, den ersten A/D-Wandler 13-1, die erste Maximum-Likelihood-Datendetektionsschaltung 14-1, einen ersten Mittenwert-D/A-Wandler 18-1, eine erste Binärisierungsschaltung 17-1, einen ersten Phasenfehler-D/A-Wandler 35-1 und eine erste PLL-Schaltung 9-1. Das Reproduktionssystem hat darüber hinaus, als System in Bezug auf das Abfallkanten-Synchronisiertaktsignal, den zweiten A/D-Wandler 13-2, die zweite Maximum-Likelihood-Datendetektionsschaltung 14-2, einen zweiten Mittenwert-D/A-Wandler 18-2, eine zweite Binärisierungsschaltung 17-2, einen zweiten Phasenfehler-D/A-Wandler 35-2 und eine zweite PLL-Schaltung 9-2.
  • In dem System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal sind der erste A/D-Wandler 13-1, die erste Maximum-Likelihood-Datendetektionsschaltung 14-1 und der erste Phasenfehler-D/A-Wandler 35-1 gleich wie die in 55 gezeigten. Das Anstiegkanten-Phasenfehlersignal wird aus dem ersten Phasenfehler-D/A-Wandler 35-1 ausgegeben. Der Mittenwert Ck von der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 wird von dem ersten Mittenwert-D/A-Wandler 18-1 in einen Spannungspegel konvertiert. Der Pegel des Anstiegkanten-Phasenfehlersignals vom ersten Phasenfehler-D/A-Wandler 35-1 wird mit dem Spannungspegel von dem Mittenwert-D/A-Wandler 18-1 addiert. Der addierte Spannungspegel wird als Schnittpegel der ersten Binärisierungsschaltung 17-1 zugeführt. Das heißt, dieser Schnittpegel wird von dem Mittenwert des Reproduktionssignals um einen Pegel verschoben, der dem Anstiegkanten-Phasenfehler entspricht. Die erste Binärisierungsschaltung 17-1 generiert ein Binärsignal aus dem Reproduktionssignal unter Verwendung des dieser zugeführten Schnittpegels, und gibt das Anstiegkanten-Detektionssignal aus, das den Anstiegpunkten des Binärsignals entspricht. Die erste PLL-Schaltung 9-1 steuert die Phase eines internen Taktsignals so, dass das interne Taktsignal mit dem Anstiegkanten-Detektionssignal von der ersten Binärisierungsschaltung 17-1 synchronisiert wird. Das phasengesteuerte Taktsignal, das aus der ersten PLL-Schaltung 9-1 ausgegeben wird, wird, als Anstiegkanten-Synchronisiertaktsignal, dem ersten A/D-Wandler 13-1 und der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 zugeführt.
  • Idealerweise werden die Anstiegkantendaten erhalten, wenn die Reproduktion einen Wert gleich dem Mittenwert davon aufweist (was dem Zustand "no merge" entspricht), wie in 50 und 51 gezeigt. wenn sich an einem Anstiegkantenpunkt des Reproduktionssignals erhaltene Abtastdaten yk von dem Mittenwert Ck des Reproduktionssignals unterscheiden, wird der Mittenwert so korrigiert (verschoben), dass der Anstiegkanten-Phasenfehler aufgehoben wird, welcher der Diffe renz zwischen den Abtastdaten yk und dem Mittenwert Ck entspricht. Der korrigierte Mittenwert wird als Schnittpegel verwendet, um das Binärsignal zu generieren. Das Anstiegkanten-Synchronisiersignal, welches auf der Basis des Anstiegkanten-Detektionssignals generiert wird, das den steigenden Punkten dieses Binärsignals entspricht, wird genau mit den Anstiegkantenpunkten des Reproduktionssignals synchronisiert.
  • Auch in dem System in Bezug auf das Abfallkanten-Synchronisiertaktsignal sind der zweite A/D-Wandler 13-2, die zweite Maximum-Likelihood-Datendetektionsschaltung 14-2 und der zweite Phasenfehler-D/A-Wandler 35-2 gleich wie die in 55 gezeigten. Ferner sind der zweite Mittenwert-D/A-Wandler 18-1, die zweite Binärisierungsschaltung 17-2 und die zweite PLL-Schaltung 9-2 so gebildet, dass sie jenen in dem System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal entsprechen, wie oben beschrieben. In diesem System wird ein Spannungspegel, der dem Mittenwert des Reproduktionssignals entspricht, um einen Pegel korrigiert, der dem Abfallkanten-Phasenfehler entspricht, und die Binärisierungsschaltung 17-2 generiert ein Binärsignal aus dem Reproduktionssignal unter Verwendung dieses korrigierten Spannungspegels als Schnittpegel. Die zweite PLL-Schaltung 9-2 steuert die Phase eines internen Taktsignals so, dass die Phase des internen Taktsignals mit dem Abfallkanten-Detektionssignal synchronisiert wird, das den fallenden Punkten des Binärsignals von der zweiten Binärisierungsschaltung 17-2 entspricht. Das phasengesteuerte Taktsignal wird, als Abfallkanten-Synchronisiertaktsignal, von der zweiten PLL-Schaltung 9-2 dem zweiten A/D-Wandler 13-2 und der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 zugeführt. In diesem System in Bezug auf das Abfallkanten-Synchronisiertaktsignal wird in einem Fall, wo sich Abtastdaten yk an einem Abfallkantenpunkt des Reproduktionssignals von dem Mittenwert Ck des Reproduktionssignals unterscheiden, der Mittenwert so korrigiert (verschoben), dass der durch die Differenz zwischen den Abtastdaten und dem Mittenwert repräsentierte Abfallkanten-Phasenfehler aufgehoben wird. Das Binärsignal wird aus dem Reproduktionssignal unter Verwendung des korrigierten Mittenwerts als Schnittpegel generiert. Das Abfallkanten-Synchronisiertaktsignal, welches auf der Basis des Abfallkanten-Detektionssignals erhalten wird, das fallenden Punkten des Binärsignals entspricht, wird mit den Abfallkantenpunkten des Reproduktionssignals genau synchronisiert.
  • 59 zeigt eine Ausführungsform des Reproduktionssystems, in dem die Phase des Taktsignals unter Verwendung einer Phasensteueranordnung gesteuert wird. Mit Bezugnahme auf 59 hat das Reproduktionssystem, auf die gleiche weise wie das in 44 gezeigte, die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b, den A/D-Wandler 13, die Maximum-Likelihood-Datendetektionsschaltung 14, den D/A-Wandler 18, die Binärisierungsschaltung 17, die PLL-Schaltung 9 und den Demodulator 10. Die Maximum-Likelihood-Datendetektionsschaltung 14 hat die Phasenfehler-Detektionseinheit 145, wie in 47 gezeigt. Das Reproduktionssystem hat auch eine Phasensteueranordnung 40. Die Phasensteueranordnung 40 steuert die Phase des von der PLL-Schaltung 9 zugeführten Taktsignals auf der Basis der Phasenfehlerdaten von der Phasenfehler-Detektionseinheit 145 der Maximum-Likelihood-Datendetektionsschaltung 14, so dass der Phasenfehler aufgehoben wird. Die Phasensteueranordnung 40 ist beispielsweise aus einer variablen Verzögerungsschaltung gebildet, in der eine Vielzahl von Verzögerungsleitungen in Übereinstimmung mit dem Phasenfehlersignal umgeschaltet wird.
  • Da gemäß diesem Reproduktionssystem die Phase des aus der PLL-Schaltung 9 ausgegebenen Taktsignals von der Phasensteueranordnung 40 so gesteuert wird, dass der Phasenfehler aufgehoben wird, kann die Phase des Taktsignals nahe zu Punkten gebracht werden, die idealerweise aus dem Reproduktionssignal abgetastet werden sollten.
  • Die Phasenfehlerdaten von der Phasenfehler-Detektionseinheit 145 werden von einem D/A-Wandler in das Phasenfehlersignal konvertiert, das ein Analogsignal ist, und die Phasensteueranordnung 40 kann so gebildet sein, dass die Phase des Taktsignals auf der Basis des analogen Phasenfehlersignals gesteuert wird.
  • 60 zeigt eine Ausführungsform des Reproduktionssystems, das getrennt die Anstiegkantendaten und die Abfallkantendaten detektiert, bei welchem System die oben mit Bezugnahme auf 59 beschriebene Phasensteuertechnik angewendet wird. Mit Bezugnahme auf 60 hat das Reproduktionssystem die optische Platte 1, den optischen Kopf 2, den Verstärker 6, den Entzerrer 7a, das Tiefpassfilter 7b und den Demodulator 10. Das Reproduktionssystem hat ferner, als System in Bezug auf das Anstiegkanten-Synchronisiertaktsignal, den ersten A/D-Wandler 13-1, die erste Maximum-Likelihood-Datendetektionsschaltung 14-1, den ersten D/A-Wandler 18-1, die erste Binärisierungsschaltung 17-1, die erste PLL-Schaltung 9-1 und eine erste Phasensteueranordnung 40-1. Das Reproduktionssystem hat darüber hinaus, als System in Bezug auf das Abfallkanten-Synchronisiertaktsignal, den zweiten A/D-Wandler 13-2, die zweite Maximum-Likelihood-Datendetektionsschaltung 14-2, den zweiten D/A-Wandler 18-2, die zweite Binärisierungsschaltung 17-2, die zweite PLL-Schaltung 9-2 und eine zweite Phasensteueranordnung 40-2.
  • Die Phasenfehler-Detektionseinheit 145 der ersten Maximum-Likelihood-Datendetektionsschaltung 14 gibt das Anstieg kanten-Phasenfehlersignal aus, und die erste Binärisierungsschaltung 17-1 gibt das Anstiegkanten-Detektionssignal aus. Die Phase des aus der ersten PLL-Schaltung 9-1 ausgegebenen Taktsignals, welches Taktsignal mit dem Anstiegkanten-Detektionssignal synchronisiert ist, wird in Übereinstimmung mit den Anstiegkanten-Phasenfehlerdaten von der ersten Phasensteueranordnung 40-1 gesteuert. Das Taktsignal, in dem die Phase davon von der ersten Phasensteueranordnung 40-1 gesteuert wird, wird, als Anstiegkanten-Synchronisiertaktsignal, dem ersten A/D-Wandler 13-1 und der ersten Maximum-Likelihood-Datendetektionsschaltung 14-1 zugeführt.
  • Die Phasenfehler-Detektionseinheit 145 der zweiten Maximum-Likelihood-Datendetektionsschaltung 14 gibt die Abfallkanten-Phasenfehlerdaten aus. Die zweite Binärisierungsschaltung 17-2 gibt das Abfallkanten-Detektionssignal aus. Die Phase des aus der zweiten PLL-Schaltung 9-2 ausgegebenen Taktsignals, welches Taktsignal mit dem Abfallkanten-Detektionssignal synchronisiert ist, wird in Übereinstimmung mit den Abfallkanten-Phasenfehlerdaten von der zweiten Steueranordnung 40-2 gesteuert. Das Taktsignal, in dem die Phase davon von der zweiten Phasensteueranordnung 40-2 gesteuert wird, wird, als Abfallkanten-Synchronisiertaktsignal, dem zweiten A/D-Wandler 13-2 und der zweiten Maximum-Likelihood-Datendetektionsschaltung 14-2 zugeführt.
  • Normalerweise werden in der optischen Platte 1, die als Aufzeichnungsmedium der magnetooptischen Platteneinheit verwendet wird, Informationen in Sektoren aufgezeichnet, die auf der Spur angeordnet sind. Das Aufzeichnungsformat ist beispielsweise in 61 angezeigt. Mit Bezugnahme auf 61 hat jeder Sektor eine VFO-Region, eine SYNC-Region und eine Datenregion (DATA). In der VFO-Region wird ein kontinuierliches Wiederholungsmuster mit der höchsten Dichte aufgezeichnet, und die Phase eines von einer PLL-Schaltung generierten Synchronisiersignals wird an der Phase eines Taktsignals verriegelt, das dem Wiederholungsmuster entspricht. Auch wenn die Rotationsrate der optischen Platte nicht gleichmäßig ist, kann so das der Rotation der optischen Platte folgende Synchronisiersignal erhalten werden. Als Ergebnis können genaue Daten unter Verwendung dieses Synchronisiersignals abgetastet werden. In der SYNC-Region wird ein spezifisches Muster aufgezeichnet, das einen Startpunkt der Datenregion anzeigt. In der Datenregion (DATA) wird ein Signal aufgezeichnet, das durch das Decodieren von Daten in Übereinstimmung mit der Partialantwortcharakteristik erhalten wird, wie oben beschrieben wurde. In diesem Fall wird das kontinuierliche Wiederholungsmustersignal in Übereinstimmung mit einer Aufzeichnungsregel einer vorherbestimmten Partialantwortcharakteristik aufgezeichnet.
  • In der Datenregion (DATA) jedes Sektors, in der Zufallsdatensignale aufgezeichnet wurden, wird die oben beschriebene Maximum-Likelihood-Datendetektionsoperation durchgeführt. Da Daten nicht gleichzeitig in den jeweiligen Sektoren aufgezeichnet werden, unterscheiden sich Optimalwerte von in der Maximum-Likelihood-Datendetektionsoperation verwendeten Konstanten in jeweiligen Sektoren auf der Basis von Aufzeichnungsbedingungen voneinander. So werden in der folgenden Ausführungsform verschiedenste in der Maximum-Likelihood-Datendetektionsoperation verwendete Konstanten auf der Basis eines Reproduktionssignals (das dem kontinuierlichen Wiederholungsmuster mit der höchsten Dichte entspricht) von der VFO-Region jedes Sektors entschieden.
  • Zusätzlich muss in einem Fall, wo von der Maximum-Likelihood-Datendetektionsschaltung erhaltene Informationen verwendet werden, um, auf der Basis des Reproduktionssignals von der VFO-Region, die verschiedensten in der Maximum-Likelihood-Datendetektionsoperation verwendeten Konstanten zu entscheiden, ein optimaler Initialwert einer Konstante der Maximum-Likelihood-Datendetektionsschaltung zugeführt werden.
  • In dem Reproduktionssystem der magnetooptischen Platteneinheit mit einer WS-gekoppelten Schaltung tritt ein transienter Zustand in dem Reproduktionssignal mit dem Wiederholungsmuster auf, beginnend an einem Anstiegabschnitt der VFO-Region, wie in 62 gezeigt. Das heißt das dem A/D-Wandler 13 zugeführte Reproduktionssignal variiert stark in dem Anstiegabschnitt der VFO-Region. Wenn unter dieser Bedingung die Maximum-Likelihood-Datendetektionsschaltung 14, welche die Maximum-Likelihood-Datendetektionsoperation unter Verwendung des Mittenwerts Ckave des Reproduktionssignals durchführt, einen festgelegten Initialwert des Mittenwerts verwendet, kann die genaue Maximum-Likelihood-Datendetektionsoperation, die dem transienten Zustand des Reproduktionssignals folgt, nicht vorgenommen werden. Wenn in der folgenden Ausführungsform verschiedenste in der Maximum-Likelihood-Datendetektionsoperation verwendete Konstanten auf der Basis des Reproduktionssignals von der VFO-Region jedes Sektors entschieden werden, wird so ein Initialwert des genauen Mittenwerts Ckave welcher der Variation des Reproduktionssignals folgt, der Maximum-Likelihood-Datendetektionsschaltung zugeführt.
  • In dem Reproduktionssystem wird, wie oben beschrieben wurde, ferner die Wellenform des Reproduktionssignals vom Entzerrer 7a entzerrt. Der Entzerrer 7a ist beispielsweise aus einem analogen Transversalentzerrer gebildet. In einem Fall, wo Daten in einer hohen Dichte beispielsweise in Übereinstimmung mit einem MCAV (Modified-Constant-Angular-Velocity)-Verfahren aufgezeichnet wurden, muss jedoch die Verzögerungszeit in dem Entzerrer an einer Außenposition und einer Innenposition der optischen Platte 1 (in Übereinstim mung mit einer Position eines Sektors in einer radialen Richtung der optischen Platte 1) geändert werden. So ist es für den analogen Transversalentzerrer schwierig, die Verzögerungszeit anzupassen. Zusätzlich ist es für einen digitalen Entzerrer schwierig, einen Entzerrungszielwert fein einzustellen. So wird ferner in der folgenden Ausführungsform ein Entzerrer vorgesehen, bei dem eine Charakteristik in Übereinstimmung mit einer Position eines Sektors so geändert wird, dass ein Reproduktionssignal adaptiv entzerrt wird.
  • Die Maximum-Likelihood-Datendetektionsschaltung 14 gemäß der Ausführungsform ist beispielsweise wie in 63 gezeigt gebildet.
  • Mit Bezugnahme auf 63 hat die Maximum-Likelihood-Datendetektionsschaltung 14, auf die gleiche Weise wie die in 47 gezeigte, die Mischbestimmungseinheit 141, die Mittenwert-Berechnungseinheit 142, die Referenzwert-Berechnungseinheit 143, die Mischdetektionseinheit 144 und die Phasenfehler-Detektionseinheit 145. Die Maximum-Likelihood-Datendetektionsschaltung hat auch eine Initialmittenwert-Einstelleinheit 146, eine Berechnungseinheit 147, eine Vergleichsreferenzwert-Einstelleinheit 148, eine Zeiteinstellungseinheit 149 und einen Komparator 151. Die Maximum-Likelihood-Datendetektionsschaltung 14 enthält ferner einen digitalen Transversalentzerrer 150, durch den der analoge Entzerrer 7a ersetzt wird.
  • In dieser Maximum-Likelihood-Datendetektionsschaltung 14 werden verschiedenste Prozesse in der VFO-Region jedes Sektors in Übereinstimmung mit einem in 64 gezeigten Zeitdiagramm vorgenommen. Das heißt, zu einer Zeit, wenn ein Einschalt-Rücksetzsignal aufgrund einer Einschalt-Operation oder einer erzwungenen Rücksetzoperation steigt, ist die Maximum-Likelihood-Datendetektionsschaltung 14 in einem Rücksetzzustand. Dann, wenn ein MO-Lesegatesignal (RDGT) in der Nähe des Anstiegabschnitts der VFO-Region steigt, wird ein Taktzähler in der Zeiteinstellungseinheit 149 aktiviert, und die Initialmittenwert-Einstelleinheit 146 startet einen Prozess zum Berechnen eines Initialwerts des Mittenwerts auf der Basis des Reproduktionssignals von der VFO-Region. In diesem Fall werden Abtastwerte yk vom A/D-Wandler, der synchron mit einem Taktsignal CLK von der PLL-Schaltung arbeitet, der Initialmittenwert-Einstelleinheit 146 über den Transversalentzerrer 150 zugeführt. Konstanten in dem Transversalentzerrer wurden auf Vorgabewerte eingestellt. Ein Mittenwert, der erhalten wird, wenn der Wert des Taktzählers in der Zeiteinstellungseinheit 149 j1 erreicht, wird als Initialwert in der Initialmittenwert-Einstelleinheit 146 verriegelt.
  • Wenn der Initialwert des Mittenwerts in der Initialmittenwert-Einstelleinheit 146 verriegelt wird (der Wert des Taktzählers erreicht j1), und ein Gatesignal INITGT, wird der Taktzähler auf "0" zurückgesetzt. Die Berechnung zum Ermitteln verschiedenster Konstanten, die in der Maximum-Likelihood-Datendetektionsschaltung 14 verwendet werden, wird dann gestartet. Das Gatesignal INITGT zeigt an, dass die PLL-Schaltung in einem verriegelten Zustand ist. In dieser Ausführungsform werden im Nachstehenden Vergleichsreferenzwerte Δ1 und Δ2 beschrieben, und ein adaptives Entzerrungsziel, das in dem Transversalentzerrer 150 verwendet wird, wird berechnet. Die Vergleichsreferenzwerte Δ1 und Δ2 werden von der Vergleichsreferenzwert-Einstelleinheit 148 berechnet, und das adaptive Entzerrungsziel wird von der Berechnungseinheit 147 berechnet. Zu einer Zeit, wenn der Wert des Taktzählers j2 erreicht, werden die Vergleichsreferenzwerte Δ1 und Δ2 in der Vergleichsreferenzwert-Einstelleinheit 148 verriegelt, und das adaptive Entzerrungsziel wird von der Berechnungseinheit 147 dem Komparator 151 zugeführt.
  • Dann wird das adaptive Entzerrungsziel in dem Komparator 151 verriegelt.
  • Nun erfolgt eine Beschreibung der Vergleichsreferenzwerte Δ1 und Δ2.
  • In der Mischbestimmungseinheit 141 der Maximum-Likelihood-Datendetektionsschaltung 14 wird bestimmt, in Übereinstimmung mit der in 21 gezeigten Prozedur, was der Mischzustand (der Zustand des Datenübergangs) ist, der jedem Abtastwert entspricht. Wenn in diesem Fall wie in 29 gezeigt angenommen wird, dass der positive Maximumwert des Reproduktionssignals "2" ist, und der negative Maximumwert des Reproduktionssignals "–2" ist, sind Konstantenwerte "1" und "–1", die als Referenzen der Bestimmung des Mischzustands ("+merge" (Mk = 01), "–merge" (Mk = 10) oder "no merge" (Mk = 00)) verwendet werden, Optimalwerte (Zk > 1, Zk < –1, –1 ≤ Zk ≤ 1). Diese Konstantenwerte "1" und "–1" werden auch in der Referenzwert-Berechnungseinheit 143 verwendet, wie in 23 gezeigt (Δk+1 2Ckave – yk – 1, Δk+1k = 2Ckavek – yk + 1). Die in dem Mischbestimmungsprozess verwendete Konstante, wie die Konstante "1", wird allgemein als Vergleichsreferenzwert Δ1 definiert. Der Absolutwert der obigen Konstante ("1" und "–1") ist ein Viertel der Amplitude "4" (= 2 – (–2)) des idealen Reproduktionssignals. So wird der Vergleichsreferenzwert Δ1 als Wert definiert, der ein Viertel der Amplitude des Reproduktionssignals beträgt.
  • In der Mittenwert-Berechnungseinheit 142 der Maximum-Likelihood-Datendetektionsschaltung 14 werden die Mittenwertdaten Ckd in Übereinstimmung mit der in 22 gezeigten Prozedur berechnet. In diesem Fall sind die Konstantenwerte "2" und "–2", die als Referenzen verwendet werden, um eine Berechnungsformel zur Berechnung der Mittenwertdaten Ckd auszuwählen (Zk > 2, Zk < –2, –2 ≤ Zk ≤ 2), Optimalwer te, wenn davon ausgegangen wird, dass der positive und der negative Maximumwert des Reproduktionssignals jeweils "2" und "–2" sind. Der als Referenzen verwendete Konstantenwert, wie "2", wird allgemein als Vergleichsreferenzwert Δ2 definiert. Der Absolutwert des Konstantenwerts ("2" oder "–2") beträgt die Hälfte der Amplitude "4" des idealen Reproduktionssignals. So wird dieser Vergleichsreferenzwert Δ2 als Wert definiert, der die Hälfte der Amplitude des Reproduktionssignals beträgt.
  • Das Prinzip der Berechnung zum Ermitteln eines Initialwerts des Mittenwerts Ckave, der für den Maximum-Likelihood-Datendetektionsprozess verwendet wird, ist in 65 gezeigt. Das heißt, wenn die Differenz zwischen dem maximalen Abtastwert ymax und dem minimalen Abtastwert ymin gleich dem oder größer als ein vorherbestimmter Wert ycom ist, wird bestimmt, dass das dem Wiederholungsmuster der VFO-Region entsprechende Reproduktionssignal aktiviert ist. Danach wird ein Mittelwert von j1 Abtastwerten berechnet. Dieser Mittelwert wird als Initialwert des Mittenwerts eingestellt. Die Gesamtanzahl j1, welche die Anzahl von Abtastwerten ist, beträgt ein ganzzahliges Vielfaches der Anzahl von Werten, die in einem Zyklus des Reproduktionssignals abgetastet werden. In einem Fall, wo die Gesamtanzahl j1 von Abtastwerten ein ganzzahliges Vielfaches der Anzahl von Werten ist, die in einem Zyklus des Reproduktionssignals abgetastet werden, auch wenn die Abtastwerte synchron mit dem Taktsignal von der PLL-Schaltung erhalten werden, welches Taktsignal nicht mit dem Reproduktionssignal synchronisiert ist, entspricht der Mittelwert der Abtastwerte immer dem Mittenwert des Reproduktionssignals.
  • Die Initialmittenwert-Einstelleinheit 146 zum Berechnen des Initialwerts des Mittenwerts in Übereinstimmung mit dem obigen Prinzip führt beispielsweise eine in 66 gezeigte Prozedur aus.
  • Wenn ein neuer Abtastwert yk erhalten wird, wird bestimmt, ob der neue Abtastwert yk größer ist als der maximale Abtastwert ymax, der vorher erhalten wurde, oder nicht. Wenn der neue Abtastwert yk größer ist als der vorherige maximale Abtastwert ymax, wird der maximale Abtastwert ymax auf den neuen Abtastwert yk aktualisiert (ymax = yk). Wenn der neue Abtastwert yk kleiner ist als der minimale Abtastwert, der vorher erhalten wurde, wird der minimale Abtastwert ymin auf den neuen Abtastwert yk aktualisiert (ymin yk). Wenn der maximale Abtastwert ymax aktualisiert wird, oder wenn der minimale Abtastwert ymin aktualisiert wird, wird die Differenz yd zwischen dem maximalen Abtastwert ymax und dem minimalen Abtastwert ymin berechnet (yd = ymax – ymin). Bis die Differenz yd größer wird als der vorherbestimmte Wert ycom, wird der Prozess zum Aktualisieren des maximalen Abtastwerts ymax und des minimalen Abtastwerts ymin vorgenommen. Wenn die Differenz yd zwischen dem maximalen Abtastwert ymax und dem minimalen Abtastwert ymin den vorherbestimmten Wert ycom überschreitet, wird bestimmt, dass das Reproduktionssignal, das dem Wiederholungsmuster in der VFO-Region entspricht, aktiviert ist. Die Berechnung des Mittenwerts beginnt. Bei der Berechnung des Mittenwerts wird der Zählwert i auf "0" initialisiert. Danach wird, jedesmal wenn ein neuer Abtastwert yk zugeführt wird, ein wert Ciinit in Übereinstimmung mit der folgenden Formel berechnet. Ciinit = {(j1-1)·Ci-1init + y}/j1
  • Der Zählwert (i) wird um Eins inkrementiert (i = i + 1). Bis die Gesamtanzahl von Abtastwerten j1 erreicht (i = j1), wird die obige Berechnung wiederholt. Ein Berechnungswert Cj1init, der erhalten wird, wenn der Zählwert j1 erreicht, ist ein Mittelwert von j1 Abtastwerten. Das heißt, dieser Berechnungswert Cj1init repräsentiert den Mittenwert des Re produktionssignals. So wird der Berechnungswert Cj1init, der erhalten wird, wenn der Zählwert j1 erreicht, als Initialwert des Mittenwerts Ckave in der Initialmittenwert-Einstelleinheit 146 verriegelt (Ckave = Cj1init).
  • Wenn der Initialwert des Mittenwerts in der Initialmittenwert-Einstelleinheit 146 verriegelt wird, wie oben beschrieben, wird der Initialwert der Mittenwert-Berechnungseinheit 142 zugeführt, und die Referenzwert-Berechnungseinheit 143 führt die Berechnung unter Verwendung des Initialwerts des Mittenwerts durch (siehe 23). Danach aktualisiert die Mittenwert-Berechnungseinheit 142 aufeinanderfolgend den Mittenwert, beginnend mit dem Initialwert, auf der Basis von Abtastwerten (siehe 22). Nachdem der Initialwert des Mittenwerts entschieden wird, und bis die Vergleichsreferenzwerte Δ1 und Δ2, wie im Nachstehenden beschrieben wird, entschieden sind, wird in der Mischbestimmungseinheit 141 und der Referenzwert-Berechnungseinheit 143 die Konstante "1" als Vergleichsreferenzwert Δ1 verwendet. Ferner wird während dieser Periode in der Mittenwert-Berechnungseinheit 142 die Konstante "2" als Vergleichsreferenzwert Δ2 verwendet.
  • Die Vergleichsreferenzwerte Δ1 und Δ2 werden von der Berechnungseinheit 147 und der Vergleichsreferenzwert-Einstelleinheit 148 wie folgt berechnet.
  • Zuerst ist das Prinzip der Berechnung zum Erhalten der Amplitude des Reproduktionssignals, das dem Wiederholungsmuster der VFO-Region entspricht, in 67 gezeigt. In einem Zustand, wo die PLL-Schaltung verriegelt ist (das Gatesignal INTIGT hat einen Hochpegel), werden im Wesentlichen positive und negative Maximumwerte aus dem Reproduktionssignal synchron mit dem Taktsignal von der PLL-Schaltung abgetastet. Wenn der positive Maximumwert abgetastet wird, gibt die Mischbestimmungseinheit 141 das Bestimmungs ergebnis Mk = 01 ("+merge") aus. Wenn der negative Maximumwert abgetastet wird, gibt die Mischbestimmungseinheit 141 das Bestimmungsergebnis Mk = 10 ("–merge") aus. So berechnet die Vergleichsreferenzwert-Einstelleinheit 148, als Amplitude des Reproduktionssignals, eine Differenz dypm zwischen einem Mittelwert von Abtastwerten yp, die erhalten werden, wenn das Bestimmungsergebnis "+merge" ist (Mk = 01), und einem Mittelwert von Abtastwerten ym, die erhalten werden, wenn das Bestimmungsergebnis "–merge" ist (Mk = 10) (dypm = yp – ym).
  • Die Berechnungseinheit 147 und die Vergleichsreferenzwert-Einstelleinheit 148 führen Prozess in Übereinstimmung mit der in 68 gezeigten Prozedur aus. Zuerst werden in der Berechnungseinheit 147, nachdem der Wert i des Taktzählers auf "0" zurückgesetzt wird, ein Mittelwert von positiven Maximumwerten yp der Abtastwerte und ein Mittelwert von negativen Maximumwerten ym der Abtastwerte in Übereinstimmung mit den Bestimmungsergebnissen ("+merge" und "–merge") von der Mischbestimmungseinheit 141 berechnet. Die Differenz dypm zwischen dem Mittelwert der positiven Maximumwerte yp und dem Mittelwert der negativen Maximumwerte ym wird dann berechnet (dypm = yp – ym). Danach nimmt die Vergleichsreferenzwert-Einstelleinheit 148 eine Berechnung vor, bei der die Differenz dypm durch vier geteilt wird, um den Vergleichsreferenzwert Δ1 zu erhalten (Δ1 = dypm/4). Die Vergleichsreferenzwert-Einstelleinheit 148 nimmt weiter eine Berechnung vor, bei der die Differenz dypm durch zwei geteilt wird, um den Vergleichsreferenzwert Δ2 zu erhalten (Δ2 = dypm/2). Die obigen Berechnungen in der Berechnungseinheit 147 und der Vergleichsreferenzwert-Einstelleinheit 148 werden wiederholt, bis der Taktzählwert i (gleich der Anzahl von Abtastwerten) j2 erreicht. Die Berechnungseinheit 147 gibt, als Amplitude des Reproduktionssignals, die Dif ferenz dypm aus, die erhalten wird, wenn der Taktzählwert j2 erreicht. Die zu dieser Zeit erhaltenen Vergleichsreferenzwerte Δ1 und Δ2 werden in der Vergleichsreferenzwert-Einstelleinheit 148 verriegelt.
  • Die Berechnungseinheit 147 führt die Berechnung zum Ermitteln des Mittelwerts der positiven Maximumwerte yp und die Berechnung zum Ermitteln des Mittelwerts der negativen Maximumwerte ym in Übereinstimmung mit in 69 bzw. 70 gezeigten Prozeduren durch.
  • Das heißt, wenn die Mischbestimmungseinheit 141 das Bestimmungsergebnis "+merge" ausgibt (Zk > 1), wird der Abtastwert yk als Variable ykpd verwendet (ykpd = yk), und ein Mittelwert ykp von positiven Maximumwerten wird in Übereinstimmung mit der folgenden Formel berechnet (siehe 69): ykp = {(i-1)·yk-1p + ykpd}/i.
  • In diesem Fall ("+merge") wird der Mittelwert ykp der positiven Maximumwerte unter Verwendung eines neuen Abtastwerts yk aktualisiert. Wenn die Mischbestimmungseinheit 141 das Bestimmungsergebnis "+merge" ausgibt (Zk > 1), wird zusätzlich der Mittelwert yk-1m der negativen Maximumwerte, welcher Mittelwert die vorherige Zeiteinstellung k-1 war, als Variable ykmd verwendet (ykmd = yk-lm), und ein Mittelwert ykm negativer Maximumwerte wird in Übereinstimmung mit der folgenden Formel berechnet (siehe 70). ykm = {(i-1)·yk-1m + ykmd}/i.
  • In diesem Fall ("+merge") ist der Mittelwert ykm zu dieser Zeiteinstellung (i = k) gleich dem Mittelwert yk-1m, der zur vorherigen Zeiteinstellung (i = k – 1) erhalten wurde. Das heißt, ein neuer Abtastwert yk wird im Wesentlichen nicht verwendet, um den Mittelwert der negativen Maximumwerte zu aktualisieren.
  • Wenn die Mischbestimmungseinheit 141 das Bestimmungsergebnis "–merge" (Zk < –1) ausgibt, wird der Mittelwert yk-1p der positiven Maximumwerte, der zur vorherigen Zeiteinstellung (i = k – 1) berechnet wurde, als Variable ykpd (ykpd = yk-1p) verwendet, und der Mittelwert ykp der positiven Maximumwerte wird in Übereinstimmung mit der obigen Formel berechnet (siehe 69). In diesem Fall ("–merge") ist der Mittelwert ykp der positiven Maximumwerte, der zu dieser Zeiteinstellung (i = k) berechnet wird, gleich dem Mittelwert yk-1p der positiven Maximumwerte, der zur vorherigen Zeiteinstellung (i = k – 1) berechnet wurde. Das heißt, ein neuer Abtastwert yk wird im Wesentlichen nicht verwendet, um den Mittelwert der positiven Maximumwerte zu aktualisieren. Wenn die Mischbestimmungseinheit 141 das Bestimmungsergebnis "–merge" (Zk < –1) ausgibt, wird zusätzlich der Abtastwert yk als Variable ykmd (ykmd = yk) verwendet, und der Mittelwert ykm der negativen Maximumwerte wird in Übereinstimmung mit der obigen Formel berechnet (siehe 70). In diesem Fall ("–merge") wird der Mittelwert ykm der negativen Maximumwerte unter Verwendung des neuen Abtastwerts yk aktualisiert.
  • Wenn die Mischbestimmungseinheit 141 das Bestimmungsergebnis "no merge" (–1 ≤ Zk ≤ 1) ausgibt, werden, in den jeweiligen Berechnungen zur Aktualisierung des Mittelwerts ykp der positiven Maximumwerte und zur Aktualisierung des Mittelwerts ykm der negativen Maximumwerte, der Mittelwert yk-1p der positiven Maximumwerte und der Mittelwert yk-1m der negativen Maximumwerte, von denen beide zur vorherigen Zeiteinstellung (i = k – 1) berechnet wurden, jeweils als Variablen ykpd und ykmd (ykpd = yk-1p und ykmd = yk-1m) verwendet. Der Mittelwert ykp der positiven Maximumwerte und der Mittelwert ykm der negativen Maximumwerte werden jeweils in Übereinstimmung mit den obigen Formeln berechnet (siehe 69 und 70). In diesem Fall ("no merge") sind der Mittelwert ykp der positiven Maximumwerte und der Mittelwert ykm der negativen Maximumwerte, die zu dieser Zeiteinstellung (i = k) berechnet werden, jeweils gleich den Mittelwerten yk-1p und yk-1m, die zur vorherigen Zeiteinstellung (i = k – 1) berechnet wurden. So wird der Abtastwert yk im Wesentlichen nicht verwendet, um den Mittelwert ykp der positiven Maximumwerte zu aktualisieren, und um den Mittelwert ykm der negativen Maximumwerte zu aktualisieren.
  • Wenn der Taktzählwert j2 erreicht, und die Vergleichsreferenzwerte Δ1 und Δ2 verriegelt werden, wird der Vergleichsreferenzwert Δ1 der Mischbestimmungseinheit 141 und der Referenzwert-Berechnungseinheit 143 zugeführt. Als Ergebnis führen danach die Mischbestimmungseinheit und die Referenzwert-Berechnungseinheit 143 Prozesse in Übereinstimmung mit in 71 gezeigten Prozeduren durch, durch die die in 21 und 23 gezeigten Prozeduren ersetzt werden. Zusätzlich wird der Vergleichsreferenzwert Δ2 der Mittenwert-Berechnungseinheit 142 zugeführt. Danach führt die Mittenwert-Berechnungseinheit 142 einen Prozess in Übereinstimmung mit einer in 72 gezeigten Prozedur durch, durch die die in 22 gezeigte ersetzt wird.
  • Nachdem der Initialwert des Mittenwerts berechnet wird, wird in der VFO-Region, wie oben beschrieben wurde, die Berechnung zum Erhalten der Vergleichsreferenzwerte Δ1 und Δ2 durchgeführt. Die Differenz dypm (die der Amplitude des Impulssignals in der VFO-Region entspricht) zwischen dem Mittelwert ykp der positiven Maximumwerte und dem Mittelwert ykm der negativen Maximumwerte, die erhalten wird, wenn der Taktzählwert j2 in dem Prozess zum Berechnen der Vergleichsreferenzwerte Δ1 und Δ2 erreicht, wird als Entzerrungsziel dylat in dem Komparator 151 verriegelt.
  • Der Transversalentzerrer 150 hat, wie in 73 gezeigt, Verzögerungselemente 1501 und 1502, Vervielfacher 1503 und 1504, einen Addierer 1505 und einen Verstärkungs controller 1510. Der Vervielfacher 1503 multipliziert einen über die Verzögerungselemente 1501 und 1502 zugeführten Abtastwert mit einem Entzerrungskoeffizienten (einer Verstärkung) k. Der Vervielfacher 1504 multipliziert einen direkt vom A/D-Wandler 13 zugeführten Abtastwert mit einem Entzerrungskoeffizienten (einer Verstärkung) k. Der Addierer 1505 addiert einen über das Verzögerungselement 1501 zugeführten Abtastwert, einen invertierten Wert eines Ausgabewerts vom Vervielfacher 1503 und einen invertierten Wert eines Ausgabewerts vom Vervielfacher 1504. Der Verstärkungscontroller 1510 steuert, auf der Basis eines Verstärkungssteuersignals (eines k Steuersignals), das vom Komparator 151 zugeführt wird, Verstärkungen (Entzerrungskoeffizienten) k, die von den Vervielfachern 1503 und 1504 verwendet werden.
  • In der VFO-Region wird der Transversalentzerrer 150 so gesteuert, dass die Verstärkungen k auf Vorgabewerte eingestellt werden. In anderen Regionen als der VFO-Region jedes Sektors werden die Entzerrungskoeffizienten (die Verstärkungen) des Transversalentzerrers 150 auf der Basis des Entzerrungsziels dylat und des Bestimmungsergebnisses von der Mischbestimmungseinheit 141 gesteuert.
  • Die Mischbestimmungseinheit 141 führt die Bestimmungsoperation unter Verwendung des wie oben beschrieben erhaltenen Vergleichsreferenzwerts Δ1 durch. Die Berechnungseinheit 147 berechnet den Mittelwert ykp der positiven Maximumwerte des Reproduktionssignals auf der Basis des Bestimmungsergebnisses in Übereinstimmung mit einer in 74 gezeigten Prozedur (die der in 69 gezeigten Prozedur entspricht). Die Berechnungseinheit 147 berechnet ferner den Mittelwert ykm der negativen Maximumwerte des Reproduktionssignals auf der Basis des Bestimmungsergebnisses von der Mischbestimmungseinheit 141 in Übereinstimmung mit einer in 75 gezeigten Prozedur (die der in 70 gezeigten Prozedur entspricht). Die Differenz dypm zwischen dem Mittelwert ykp der positiven Maximumwerte und dem Mittelwert ykm der negativen Maximumwerte wird dann berechnet. Die Differenz dypm wird, synchron mit dem Taktsignal, dem Komparator 151 zugeführt, in dem das Entzerrungsziel dylat verriegelt wurde.
  • Der Komparator 151 und der Verstärkungscontroller 1510 des Transversalentzerrers 150 führen Prozesse in Übereinstimmung mit einer in 76 gezeigten Prozedur durch.
  • Zuerst berechnet, jedesmal wenn die Berechnungseinheit 147 dem Komparator 151 die Differenz dypm zwischen dem Mittelwert ykp der positiven Maximumwerte und dem Mittelwert ykm der negativen Maximumwerte zuführt, der Komparator 151 eine Differenz, die als Amplitudendifferenz dydiff bezeichnet wird, zwischen der Differenz dypm und dem Entzerrungsziel dylat. Der Komparator 151 führt, als Verstärkungssteuersignal, die Amplitudendifferenz dydiff dem Transversalentzerrer 150 zu. Als Nächstes entscheidet der Verstärkungscontroller 1510 in Übereinstimmung mit der folgenden Gleichung unter Verwendung eines Referenzentzerrungskoeffizienten k0: k = k0 + dydiff/m.
  • Der Verstärkungscontroller 1510 steuert die Entzerrungskoeffizienten (die Verstärkungen), die in den Vervielfachern 1503 und 1504 verwendet werden, so dass die Entzerrungskoeffizienten auf den oben entschiedenen Wert eingestellt werden. In der obigen Formel ist m eine Konstante zum Anpassen der Amplitudendifferenz dydiff an einen Wert des Entzerrungskoeffizienten, der zu korrigieren ist. Jeder der Vervielfacher 1503 und 1504 multipliziert einen Abtastwert vom A/D-Wandler 13 mit dem wie oben beschrieben gesteuerten Entzerrungskoeffizienten und führt das Multiplikationsergebnis dem Addierer 1505 zu.
  • Gemäß dem obigen Transversalentzerrer 150, in dem die Entzerrungskoeffizienten gesteuert werden, werden die Entzerrungskoeffizienten, auch wenn die Signalamplitude dypm variiert und sich vom Entzerrungsziel dylat unterscheidet, in Übereinstimmung mit der obigen Formel so gesteuert, dass die Differenz dydiff korrigiert wird. So können stabile entzerrte Ausgänge erhalten werden.
  • Zusätzlich kann das obige Entzerrungsziel auf der Basis der Amplitude dypm des Reproduktionssignals in der VFO-Region jedes Sektors leicht entschieden werden. Das heißt, das Entzerrungsziel kann in Übereinstimmung mit einer Position des Sektors leicht geändert werden.
  • Da der obige Entzerrer die Entzerrungsausgänge in einem digitalen Prozess ermittelt, ist es ferner leicht, die Verzögerungszeit an einer Außenposition und an einer Innenposition der optischen Platte 1 zu ändern, indem die Frequenz des Taktsignals geändert wird.
  • Die jeweiligen Vervielfacher 1503 und 1504 können aus normalen Schaltungen zum Multiplizieren von zwei Zahlen gebildet sein. Um einen Abtastwert und den Entzerrungskoeffizienten mit einer hohen Geschwindigkeit zu multiplizieren, können die Vervielfacher 1503 und 1504 ferner wie in 77 gezeigt gebildet sein.
  • Mit Bezugnahme auf 77 hat der Vervielfacher Register Rg1, Rg2, Rg3, Rg4, Rg5, Rg6 und Rg7, Selektoren Sel1 und Sel2, und einen Addierer ADD. Eingabedaten X(t) (sieben Bits), die vom A/D-Wandler 13 zugeführt werden, oder Daten X(t-2τ) (sieben Bits), die über die Verzögerungselemente 1501 und 1502 zugeführt werden, werden anfänglich in dem Register Rg1 eingestellt, und Bit für Bit verschobene Daten werden in den jeweiligen Registern Rg2, Rg3, Rg4, Rg5, Rg6 und Rg7 eingestellt. Das heißt, die Eingabedaten werden direkt in dem Register Rg1 eingestellt, ein Datenwert, der durch das Verschieben der Eingabedaten um ein Bit die Hälfte der Eingabedaten beträgt, wird in dem Register Rg2 eingestellt, ein Datenwert, der durch das Verschieben der Eingabedaten um zwei Bits ein Viertel der Eingabedaten beträgt, wird in dem Register Rg3 eingestellt, ein Datenwert, der durch das Verschieben der Eingabedaten um drei Bits ein Achtel der Eingabedaten beträgt, wird in dem Register Rg4 eingestellt, ein Datenwert, der durch das Verschieben der Eingabedaten um vier Bits ein Sechzehntel der Eingabedaten beträgt, wird in dem Register Rg5 eingestellt, ein Datenwert, der durch das Verschieben der Eingabedaten um fünf Bits ein Zweiunddreißigstel der Eingabedaten beträgt, wird in dem Register Rg6 eingestellt, und ein Datenwert, der durch das Verschieben der Eingabedaten um sechs Bits ein Vierundsechzigstel der Eingabedaten beträgt, wird in dem Register Rg7 eingestellt. Jeweilige Selektoren Sel1 und Sel2 wählen einen Datenwert unter den in den jeweiligen Registern Rg3, Rg4, Rg5, Rg6 und Rg7 eingestellten Datenwerten aus, die 1/4, 1/8, 1/16, 1/32 und 1/64 des Eingabedatenwerts betragen. Der Addierer ADD addiert einen von dem Selektor Sel2 ausgewählten Datenwert oder invertierten Wert davon mit einem vom Selektor Sel1 ausgewählten Datenwert und gibt den Additionswert als Multiplikationswert aus (k·X(t) oder k·(t – 2τ)).
  • Gemäß den jeweiligen Vervielfachern 1502 und 1503, die wie oben beschrieben gebildet sind, kann die Multiplikationsoperation durch nur fünf Schiebeoperationen und die Addieroperation ausgeführt werden. So kann die Multiplikationsoperation leicht mit einer hohen Geschwindigkeit durchgeführt werden.
  • Die vorliegende Erfindung ist nicht auf die oben angegebenen Ausführungsformen beschränkt, und Variationen und Modifikationen können vorgenommen werden, ohne vom Umfang der beanspruchten Erfindung abzuweichen.

Claims (3)

  1. System zur Reproduktion von Daten, die Anstiegkanten und Abfallkanten von Marken auf einer optischen Platte (1) entsprechen, auf der ein codiertes Signal, das durch das Codieren von Aufzeichnungsdaten in Übereinstimmung mit einer Aufzeichnungsregel einer Partialantwortcharakteristik erhalten wird, aufgezeichnet wurde, welches System umfasst: Signalreproduktionseinrichtungen (2, 6, 7) zum Reproduzieren eines Signals, welches dem codierten Signal entspricht, das durch das Codieren von Aufzeichnungsdaten in Übereinstimmung mit der Aufzeichnungsregel der Partialantwortcharakteristik erhalten wird, von der optischen Platte (1); Taktsignal-Generatoreinrichtungen (18, 17, 30) zum Generieren eines Taktsignals; eine Abtasteinrichtung (13) zum Abtasten eines reproduzierten Signals, das das Signal von den Signalreproduktionseinrichtungen (2, 6, 7) ist, synchron mit dem Taktsignal von den Taktsignal-Generatoreinrichtungen (18, 17, 30), und zum Ausgeben von Abtastdaten yk der Anstieg- und Abfallkanten; und eine Maximum-Likelihood-Datendetektionseinrichtung (14) zum Entscheiden, auf der Basis der Abtastdaten yk von der Abtasteinrichtung (13) und des Taktsignals von den Taktsignal-Generatoreinrichtungen (18, 17, 30), zu reproduzierender Maximum-Likelihood-Detektionsdaten; und eine Mischdetektionseinrichtung (144) zum Detektieren einer Änderung in einem Mischzustand Mk der Abtastdaten yk und Berechnen von Anstiegkantendaten defk und Abfallkantendaten derk; eine Phasenfehler-Detektionseinrichtung (145) zum Detektieren eines Phasenfehlers dTk zwischen der Phase des Taktsignals und jedem in dem reproduzierten Signal abzutastenden Punkt; und eine Phasensteuereinrichtung (35) zum Vornehmen einer Steueroperation zum Steuern des Taktsignals, das von der Taktgeneratoreinrichtung (30) der Abtasteinrichtung (13) und Maximum-Likelihood-Datendetektionseinrichtung (14) zugeführt wird, auf der Basis des Phasenfehlers dTk, der von der Phasenfehler-Detektionseinrichtung (145) detektiert wird, so dass der Phasenfehler aufgehoben wird; wobei eine Mischbestimmungseinrichtung (141) vorgesehen ist zum Bestimmen des Mischzustands Mk mit einem der folgenden Werte: 0,1 genannt "+merge", 1,0 genannt "–merge", und 0,0 genannt "no merge", aus einer Differenz Zk = yk – Δk, worin Δk ein Referenzwert ist, und zum Zuführen des Mischzustands Mk zur Mischdetektionseinrichtung (144); eine Mittenwert-Berechnungseinrichtung (142) vorgesehen ist zum Berechnen eines gleitenden Mittelwerts Ckave von Mittenwerten, die zu aufeinanderfolgenden Zeiteinstellungen erhalten werden, welche Mittenwerte von der Mittenwert-Berechnungseinrichtung aus den Abtastdaten yk und der von der Mischbestimmungseinrichtung (141) berechneten Differenz Zk berechnet werden; eine Referenzwert-Berechnungseinrichtung (143) vorgesehen ist zum Berechnen des Referenzwerts zur nächsten Zeiteinstellung als einen von: Δk+1 = 2Ckave – yk – 1 in dem Fall von "–merge" Δk+1 = 2Ckave – Δk in dem Fall von "no merge" Δk+1 = 2Ckave – yk + 1 in dem Fall von "+merge";welche Mischdetektionseinrichtung (144) die Anstiegkantendaten defk und die Abfallkantendaten derk in Übereinstimmung mit den folgenden Formeln berechnet:
    Figure 00930001
    wobei der Mischzustand Mk = (mk1, mk2) und eine Variable Ak = (ak1, ak2) in Bezug auf den Mischzustand zur vorhergehenden Zeiteinstellung in der Mischdetektionseinrichtung (144) so eingestellt werden, dass Ak = Mk-1, wenn sich der Mischzustand zwischen "+merge" und "–merge" oder umgekehrt ändert, und Ak = Ak-1 in dem Fall des Zustands "no merge", oder wenn es keine Änderung zwischen den Zuständen "+merge" und "–merge" gibt; und wobei die Phasenfehler-Detektionseinrichtung (145) den Phasenfehler dTk detektiert durch das Berechnen, jedesmal wenn neue Anstiegkantendaten defk und Abfallkantendaten derk von der Mischdetektionseinrichtung (144) zu einer Taktzeiteinstellung k ausgegeben werden, von Anstiegkanten-Phasenfehlerdaten dTfk in Übereinstimmung mit der folgenden Formel: dTfk = (Ck-lave – yk-1)·defk,und durch das Berechnen von Abfallkanten-Phasenfehlerdaten dTrk in Übereinstimmung mit der folgenden Formel: dTrk = (yk-1 – Ck-lave)·derk,wodurch die Anstiegkanten-Phasenfehlerdaten dTfk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Anstiegkantenpunkt entsprechen, und die Abfallkanten-Phasenfehlerdaten dTrk einer Differenz zwischen dem Mittenwert des Reproduktionssignals und den Abtastdaten an jedem Abfallkantenpunkt entsprechen, und die Phasendetektionseinrichtung den Phasenfehler dTk = dTfk + dTrk ermittelt.
  2. System nach Anspruch 1, bei welchem die Phasenfehler-Detektionseinrichtung (145) Fehlerberechnungseinrichtungen (1454, 1455) zum Berechnen der Anstiegkanten-Phasenfehlerdaten dTfk und der Abfallkanten-Phasenfehlerdaten dTrk aufweist.
  3. System nach Anspruch 1, bei welchem die Taktsignal-Generatoreinrichtungen (18, 17, 30) Einrichtungen zum Generieren des Taktsignals auf der Basis des reproduzierten Signals von den Signalreproduktionseinrichtungen (2, 6, 7) aufweisen.
DE69434816T 1993-11-09 1994-09-26 Datenlesesystem für optische Platten Expired - Lifetime DE69434816T2 (de)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP27994393 1993-11-09
JP27994393 1993-11-09
JP33335593 1993-12-27
JP33335593 1993-12-27
JP4754394 1994-03-17
JP4754394 1994-03-17
JP16720694 1994-07-19
JP16720694 1994-07-19
JP22543394 1994-09-20
JP22543394A JP3224181B2 (ja) 1993-11-09 1994-09-20 光ディスクからのデータ再生システム

Publications (2)

Publication Number Publication Date
DE69434816D1 DE69434816D1 (de) 2006-09-21
DE69434816T2 true DE69434816T2 (de) 2006-12-28

Family

ID=27522636

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69434816T Expired - Lifetime DE69434816T2 (de) 1993-11-09 1994-09-26 Datenlesesystem für optische Platten

Country Status (4)

Country Link
US (3) US5680380A (de)
EP (2) EP1686582A3 (de)
JP (1) JP3224181B2 (de)
DE (1) DE69434816T2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748593A (en) * 1995-06-02 1998-05-05 Nikon Corporation Data reproduction apparatus
EP0750306B1 (de) * 1995-06-22 2002-06-05 Matsushita Electric Industrial Co., Ltd. Verfahren zur Maximalwahrscheinlichkeitsdekodierung und Gerät zur Wiedergabe von Digitalinformationen
JP2853650B2 (ja) * 1996-04-19 1999-02-03 日本電気株式会社 信号処理装置
US5841750A (en) * 1996-04-19 1998-11-24 Asahi Kasei Microsystems Co., Ltd. Information playback apparatus
JP3674160B2 (ja) * 1996-07-04 2005-07-20 ソニー株式会社 情報記録再生装置の余裕度検出装置
JP2853671B2 (ja) * 1996-09-06 1999-02-03 日本電気株式会社 情報検出装置
KR100230545B1 (ko) * 1996-09-10 1999-11-15 구자홍 광디스크 재생기용 디지탈 비트 재생장치
JPH10112030A (ja) * 1996-10-03 1998-04-28 Fujitsu Ltd データ再生装置
JP3698836B2 (ja) * 1996-10-11 2005-09-21 パイオニア株式会社 ディジタル信号再生装置
JP3360553B2 (ja) * 1996-11-29 2002-12-24 株式会社日立製作所 情報記録再生装置
JPH10172251A (ja) * 1996-12-06 1998-06-26 Sony Corp 光学式情報再生方法及び再生装置
US6198711B1 (en) 1996-12-24 2001-03-06 Sony Corporation Equalizer for optical reproducing apparatus, using partial response method
DE19715274A1 (de) * 1997-04-12 1998-10-15 Thomson Brandt Gmbh Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger
JP3855361B2 (ja) * 1997-05-08 2006-12-06 ソニー株式会社 情報再生装置および再生方法
JP3428376B2 (ja) * 1997-05-26 2003-07-22 日本ビクター株式会社 自動等化システム
US6243425B1 (en) * 1997-07-22 2001-06-05 Globespan Technologies, Inc. Adaptive precoding system and method for equalizing communication signal
US6185174B1 (en) * 1998-01-31 2001-02-06 Seagate Technology Llc Disk drive system having hybrid analog/digital pulse peak instance/amplitude data detection channels
US6529460B1 (en) 1998-01-31 2003-03-04 Seagate Technology Llc Detection of pulse peak instance and amplitude in a storage drive
JP3776582B2 (ja) * 1998-02-17 2006-05-17 富士通株式会社 記録再生装置
US6157604A (en) * 1998-05-18 2000-12-05 Cirrus Logic, Inc. Sampled amplitude read channel employing a baud rate estimator for digital timing recovery in an optical disk storage device
US6246733B1 (en) 1998-05-20 2001-06-12 International Business Machines Corporation Synchronous interface for asynchronous data detection channels
US6807228B2 (en) 1998-11-13 2004-10-19 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6363129B1 (en) * 1998-11-09 2002-03-26 Broadcom Corporation Timing recovery system for a multi-pair gigabit transceiver
US6928106B1 (en) * 1998-08-28 2005-08-09 Broadcom Corporation Phy control module for a multi-pair gigabit transceiver
JP3638093B2 (ja) * 1998-12-04 2005-04-13 日本ビクター株式会社 光ディスクの復号装置
JP3781911B2 (ja) * 1999-01-07 2006-06-07 株式会社日立製作所 情報再生方法及び装置
JP3611472B2 (ja) * 1999-02-02 2005-01-19 松下電器産業株式会社 適応等化回路
JP3883090B2 (ja) * 1999-02-17 2007-02-21 富士通株式会社 データ再生システムにおけるクロック調整装置
DE60035679T2 (de) * 1999-04-22 2008-06-05 Broadcom Corp., Irvine Gigabit-ethernt mit zeitverschiebungen zwischen verdrillten leitungspaaren
US6549351B1 (en) 1999-06-22 2003-04-15 Cirrus Logic, Inc. Auxiliary data encoding in a disk drive system
US6594217B1 (en) 1999-06-22 2003-07-15 Cirrus Logic, Inc. Servo synch mark processing in a disk drive system
US6396788B1 (en) 1999-07-13 2002-05-28 Cirrus Logic, Inc. Re-timing and up-sampling a sub-sampled user data signal from in an optical disk
US6418101B1 (en) 1999-09-03 2002-07-09 Zen Research (Ireland), Ltd. Digital read channel for optical disk reader
DE19961440A1 (de) * 1999-12-20 2001-06-21 Thomson Brandt Gmbh Gerät zum Lesen und/oder Schreiben optischer Aufzeichnungsträger
US7116370B1 (en) 2000-03-31 2006-10-03 Sharp Laboratories Of Ameria, Inc. Image processing system optical shifting mechanism
JP3786343B2 (ja) * 2000-05-12 2006-06-14 日本ビクター株式会社 光ディスク再生装置
JP4199907B2 (ja) * 2000-06-08 2008-12-24 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置および信号処理回路
JP4324316B2 (ja) * 2000-10-23 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 垂直磁気記録再生装置
SG102605A1 (en) * 2000-12-07 2004-03-26 Inst Data Storage A data processing apparatus and method for d=2 optical channels
US20040028076A1 (en) * 2001-06-30 2004-02-12 Strolle Christopher H Robust data extension for 8vsb signaling
JP3580292B2 (ja) * 2002-03-20 2004-10-20 船井電機株式会社 ディスク再生装置
JP3762356B2 (ja) * 2002-10-31 2006-04-05 株式会社東芝 光ディスク装置
US7035187B2 (en) * 2002-12-13 2006-04-25 Via Technologies, Inc. Apparatus and method for generating RFZC signal for optical systems
JP2004327013A (ja) 2003-04-11 2004-11-18 Nec Corp 光ディスク媒体および光ディスク装置
JP3953008B2 (ja) * 2003-09-11 2007-08-01 ソニー株式会社 情報記録処理装置、情報再生処理装置、情報記録媒体、および方法、並びにコンピュータ・プログラム
JP4407461B2 (ja) * 2004-10-21 2010-02-03 株式会社日立製作所 光ディスク装置
US20070097825A1 (en) * 2005-10-31 2007-05-03 Plasmon Lms, Inc. Waveform reconstructor for optical disk read channel
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
US20110213532A1 (en) * 2010-03-01 2011-09-01 Blair Ricky E Method and system for controlling a two-speed transfer case
US8873182B2 (en) * 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
WO2013150716A1 (ja) * 2012-04-03 2013-10-10 パナソニック株式会社 可視光受信装置および可視光受信方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575193A (en) * 1984-04-06 1986-03-11 Eastman Kodak Company Optical spatial frequency filter
US5233590A (en) * 1987-03-31 1993-08-03 Sony Corporation Optical recording/reproducing apparatus including means for synchronizing the phase of a data read clock signal with data recorded on an optical recording medium
JP2845915B2 (ja) * 1989-01-06 1999-01-13 株式会社日立製作所 情報再生方法および情報再生装置
JPH02210667A (ja) * 1989-02-10 1990-08-22 Sony Corp 光ディスクの再生データ復調方式
JPH0648589B2 (ja) * 1989-02-16 1994-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報記憶サブシステム用の非同期データ・チャネル
JPH088498B2 (ja) * 1989-06-13 1996-01-29 ティアツク株式会社 変調信号再生回路
JPH03171453A (ja) * 1989-11-29 1991-07-24 Sony Corp 光磁気信号再生方法
JPH0469864A (ja) * 1990-07-11 1992-03-05 Hitachi Ltd 自動波形等化回路
JPH04116521A (ja) * 1990-09-06 1992-04-17 Seiko Epson Corp プリズム光学素子及び偏光光学素子
JPH04121822A (ja) * 1990-09-12 1992-04-22 Sony Corp 光ディスク記録再生装置
JPH0589476A (ja) * 1991-09-30 1993-04-09 Hitachi Ltd 情報再生装置
JP3305344B2 (ja) * 1992-01-21 2002-07-22 パイオニア株式会社 光学式記録媒体を用いた情報記録再生装置
JPH05225638A (ja) * 1992-02-10 1993-09-03 Sony Corp 光磁気ディスク再生装置
JP3088844B2 (ja) * 1992-06-03 2000-09-18 パイオニア株式会社 ディジタル信号再生装置
JPH05342584A (ja) * 1992-06-15 1993-12-24 Matsushita Electric Ind Co Ltd 光ディスク記録再生装置及び記録フォーマット
JP3558168B2 (ja) * 1992-10-30 2004-08-25 ソニー株式会社 光学式情報再生装置

Also Published As

Publication number Publication date
EP1686582A2 (de) 2006-08-02
EP1686582A3 (de) 2009-09-09
EP0652559B1 (de) 2006-08-09
US5680380A (en) 1997-10-21
US5850377A (en) 1998-12-15
JP3224181B2 (ja) 2001-10-29
DE69434816D1 (de) 2006-09-21
US5986987A (en) 1999-11-16
JPH0887828A (ja) 1996-04-02
EP0652559A3 (de) 1998-04-22
EP0652559A2 (de) 1995-05-10

Similar Documents

Publication Publication Date Title
DE69434816T2 (de) Datenlesesystem für optische Platten
EP0750306B1 (de) Verfahren zur Maximalwahrscheinlichkeitsdekodierung und Gerät zur Wiedergabe von Digitalinformationen
US5359631A (en) Timing recovery circuit for synchronous waveform sampling
DE69222335T2 (de) Wiedergabegerät zur Wiedergabe von Information aus einer magnetooptischen Scheibe
US5841602A (en) PRML regenerating apparatus
DE69322601T2 (de) Gerät zur optischen Aufzeichnung und Wiedergabe von Informationen
US6320834B1 (en) Data demodulating method and optical disk device using the method
EP0479491B1 (de) Wiedergaberät zur Bearbeitung eines Lesesignals aufgezeichneter Daten zur Vermeidung von Fehlern
DE69224872T2 (de) Entscheidungsgeführte Phasenverriegelte Schleife
EP1735937A1 (de) Adaptiver viterbi-detektor
US5838738A (en) Coding to improve timing recovery in a sampled amplitude read channel
KR100419598B1 (ko) 적응 등화 회로
US6157604A (en) Sampled amplitude read channel employing a baud rate estimator for digital timing recovery in an optical disk storage device
DE69928641T2 (de) Erzeugung von amplitudenstufen für einen bitdetektor mit partieller wiedergabe und höchster wahrscheinlichkeit (prml)
US5786950A (en) PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter
DE69326664T2 (de) Plattenlaufwerk mit Erfassung von &#34;PRML class IV&#34;-kodierten Daten und digitaler selbstanpassender Entzerrung
EP1738364A1 (de) Gleichstromgesteuerte codierung für optische speichersysteme
US5086421A (en) Disk playing apparatus having a compensation characteristic variable with velocity information
US5291500A (en) Eight-sample look-ahead for coded signal processing channels
US4787094A (en) Apparatus for transmitting digital signal
DE69523102T2 (de) Bearbeitungsvorrichtung für digitales Signal
DE69228638T2 (de) Taktwiedergewinnungsvorrichtung
EP0700042A1 (de) Signalverarbeitungsvorrichtung
US6000052A (en) Signal conditioning system for controlling data retrieval channel characteristics in which errors in samples are segregated by association with intended sample values to control selected characteristics
Yuan et al. Timing recovery method for multilevel run-length-limited read-only disc

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE