DE69314282T2

DE69314282T2 - Dünnfilmtransistor und Verfahren zur seiner Herstellung

Info

Publication number: DE69314282T2
Application number: DE69314282T
Authority: DE
Inventors: Kazunori Komori; Mamoru Takeda; Yoneharu Takubo
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 1992-11-12
Filing date: 1993-11-05
Publication date: 1998-02-12
Anticipated expiration: 2013-11-06
Also published as: JP3002064B2; US5528055A; EP0597641B1; JPH06151856A; DE69314282D1; EP0597641A3; EP0597641A2

Description

Die Erfindung bezieht sich auf einen Dünnschicht-Transistor (DST). Die Erfindung bezieht sich auch auf ein Verfahren zur Herstellung eines Dünnschicht-Transistors (DST).
In Flüssigkristallanzeigevorrichtungen ist ein Flüssigkristall enthalten, und weiterhin sind sie mit einem Feld aus transparenten Bildelement-Elektroden zum Betreiben von Bildelementen entsprechenden Bereichen des Flüssigkristalls ausgestattet. Die transparenten Bildelement-Elektroden werden durch ein Feld von im allgemeinen aus Dünnschicht-Transistoren (DST's) bestehenden Schaltelementen gesteuert.
Ein Öffnungsverhältnis einer Anzeigevorrichtung ist ein Bewertungsfaktor, welcher vom Verhältnis der Gesamtfläche der effektiven Bereiche eines Anzeigebildschirms zur Gesamtfläche des Anzeigebildschirms abhängig ist. Ein höheres Öffnungsverhältnis ist erwünscht.
In der Flüssigkristallanzeigevorrichtung kann jeder der Schalt-DSTs zwischen einen Ein-Zustand (einem leitenden Zustand) und einem Aus-Zustand (einem nichtleitenden Zustand) geändert werden. Ein größerer Innenwiderstand des DST ist erwünscht, wenn der DST den Aus-Zustand annimmt.
In ITEJ Technical Report, Band 12, Nr. 50, S. 7-12, November 1988, ist ein DST-Feld für eine Flüssigkristallanzeigevorrichtung offenbart. Wie später erläutert wird, ist es im allgemeinen schwierig, daß das DST-Feld in den ITEJ-Dokumenten gleichzeitig sowohl ein großes Öffnungsverhältnis als auch eine gute DST-Eigenschaft im ausgeschalteten Zustand besitzt. In JP-A-1-217 422 ist ein DST beschrieben, welcher der Anordnung der im ITEJ Technical Report beschrieben Isolationsschicht entspricht.
In JP-A-1-125 867 ist ein DST mit einer rechteckigen Isolationsschicht beschrieben, von der keine Ecke die Drain-Elektrode überlappt
Es ist eine Aufgabe der vorliegenden Erfindung, einen verbesserten Dünnschicht-Transistor (DST) bereitzustellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines verbesserten Dünnschicht- Transistors (DST) bereitzustellen.
Erfindungsgemäß wird ein Dünnschicht-Transistor mit umgekehrt gestaffelter Struktur bereitgestellt, umfassend:
eine Halbleiterschicht mit einem Kanalabschnitt;
eine isolierende Schutzschicht, welche sich über den Kanalabschnitt der Halbleiterschicht erstreckt;
eine Source-Elektrode; und
eine Drain-Elektrode, welche an eine transparente Bildelementanzeigeelektrode angeschlossen ist;
wobei die isolierende Schutzschicht eine rechteckige Form mit nur vier Ecken hat, dadurch gekennzeichnet, daß die Drain-Elektrode von mindestens einer der Ecken überlappt wird.
Gegebenenfalls kann die Source-Elektrode von einer der anderen Ecken überlappt werden, während weder die Source-Elektrode noch die Drain-Elektrode von den zwei verbliebenen anderen Ecken überlappt werden.
Wahlweise kann die Drain-Elektrode nur von einer der Ecken überlappt werden, während weder die Source-Elektrode noch die Drain-Elektrode von den drei anderen Ecken überlappt werden.
Gegebenenfalls kann die isolierende Schutzschicht auch nicht miteinander verbundene erste und zweite Kantenabschnitte aufweisen, von denen die Source- und Drain-Elektrode nicht überlappt werden, welche sich von der Source-Elektrode zur Drain- Elektrode erstrecken und wobei der erste Kantenabschnitt mit der dritten der vier Ecken bereitgestellt ist, während der zweite Kantenabschnitt mit der vierten der vier Ecken bereitgestellt ist.
Erfindungsgemäß wird weiterhin ein Verfahren zur Herstellung eines vorstehend beschriebenen Dünnschicht-Transistors bereitgestellt, umfassend die Schritte der Bildung einer Halbleiterschicht auf einem Substrat, wobei die Halbleiterschicht einen Kanalabschnitt besitzt; der Bildung einer isolierenden Schutzschicht auf dem Kanalabschnitt der Halbleiterschicht; der Bildung einer Metallschicht auf den Substrat mit der Halbleiterschicht und der isolierenden Schutzschicht, wobei die Metallschicht die Halbleiterschicht und die isolierende Schutzschicht bedeckt; und der Wegätzung vorgegebener Abschnitte der Metallschicht, wodurch die Metallschicht in eine Source-Elektrode und eine Drain-Elektrode überführt wird.
Die Erfindung wird weiterhin anhand eines nicht einschränkenden Beispiels unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
Es zeigen:
Fig. 1 eine Draufsicht eines Abschnitts einer Flüssigkristallanzeigevorrichtung, in welche ein Dünnschicht-Transistor (DST) aus dem Stand der Technik eingeschlossen ist.
Fig. 2 eine Schnittansicht des DST aus dem Stand der Technik von Fig. 1.
Fig. 3 eine Draufsicht eines Dünnschicht-Transistors (DST) gemäß einer ersten erfindungsgemäßen Ausführungsform.
Fig. 4 eine entlang der Linie IV-IV in Fig. 3 entnommene Schnittansicht des DST.
Fig. 5 eine Draufsicht eines DST aus dem Stand der Technik.
Fig. 6 eine Draufsicht eines Dünnschicht-Transistors (DST) gemäß einer zweiten erfindungsgemäßen Ausführungsform.
Fig. 7 eine Draufsicht eines Dünnschicht-Transistors (DST) gemäß einer dritten erfindungsgemäßen Ausführungsform.
Fig. 8 eine Draufsicht eines Dünnschicht-Transistors (DST) gemäß einer vierten erfindungsgemäßen Ausführungsform.
Fig. 9 eine Draufsicht eines Dünnschicht-Transistors (DST) gemäß einer fünften erfindungsgemäßen Ausführungsform
Vor der Beschreibung der erfindungsgemäßen Ausführungsformen wird zum besseren Verständnis der vorliegenden Erfindung ein Dünnschicht-Transistor (DST) aus dem Stand der Technik erläutert.
In den Fig. 1 und 2 ist ein DST aus dem Stand der Technik für eine Flüssigkristallanzeigevorrichtung gezeigt, welcher in ITEJ Technical Report, Band 12, Nr. 50, 5. 7 bis 12, November 1988 offenbart ist. Der DST aus dem Stand der Technik der Figuren 1 und 2 hat eine umgekehrt gestaffelte Struktur. Wie in Fig. 2 gezeigt, ist im DST aus dem Stand der Technik eine aus Cr gefertigte Gate-Elektrode 20 eingeschlossen, welche sich über ein Glassubstrat 21 erstreckt. Eine Gate-Isolationsschicht erstreckt sich über die Gate-Elektrode 20 und das Substrat 21. Die Gate-Isolationsschicht hat eine Doppelschichtstruktur mit einer TaOx-Schicht 22 und einer SiNx- Schicht 23. Eine aus amorphen Silicium (a-Si) gefertigte Halbleiterschicht 24 erstreckt sich über die SiNx-Schicht 23. Eine mit Verunreinigungen dotierte Halbleiterschicht 25, welche aus amorphem Silicium (a-Si) gefertigt ist, erstreckt sich über die Halbleiterschicht 24. Die mit Verunreinigungen dotierte Halbleiterschicht 25 ist vom n&spplus;-Leitungstyp. Die mit Verunreinigungen dotierte Halbleiterschicht 25 hat eine Öffnung, die senkrecht in einer Flucht mit der Gate-Elektrode 20 liegt. Die MoSi-Schichten 26 und 27 erstrecken sich über der mit Verunreinigungen dotierten Halbleiterschicht 25. Die Mo-Si-Schichten 26 und 27 sind voneinander durch eine vorgegebene Lücke getrennt, weiche senkrecht in einer Flucht mit der Gate-Elektrode 20 liegt. Die Al-Schichten 28 und 29 sind jeweils über den MoSi-Schichten 26 und 27 angeordnet. Die Al- Schichten 28 und 29 sind voneinander durch eine vorgegebene Lücke getrennt, welche senkrecht in einer Flucht mit der Gate-Elektrode 20 liegt. Durch die MoSi-Schicht 26 und die Al- Schicht 28 wird eine DST-Source-Elektrode gebildet. Durch die MoSi-Schicht 27 und die Al-Schicht 29 wird eine DST-Drain- Elektrode gebildet. Eine aus SiNx gefertigte Isolierschicht dient zum Schutz des Kanalabschnitts des DST. Die isolierende Schutzschicht 30 erstreckt sich über die Halbleiterschicht 24. Die isolierende Schutzschicht 30 erstreckt sich in der mit Verunreinigungen dotierten Halbleiterschicht 25. Die isolierende Schutzschicht 30 liegt senkrecht in einer Flucht mit der Gate-Elektrode 20. Eine transparente Bildelementanzeigeelektrode 31 erstreckt sich über den Abschnitt des Substrats 21, welcher sich außerhalb der Gate-Elektrode 20 erstreckt. Die transparente Bildelementanzeigeelektrode 31 ist mit der Drain-Elektrode elektrisch verbunden. Die transparente Bildelementanzeigeelektrode 31 ist aus Indiumzinnoxid (ITO) gefertigt.
Wie in Fig. 1 gezeigt, hat die isolierende Schutzschicht 30 eine rechteckige Form mit vier Ecken, welche an Stellen außerhalb der Drain-Elektrode 36 und der Source-Elektrode 38 vorhanden sind.
In der Flüssigkristallanzeigevorrichtung ist die vom DST besetzte Fläche ein ineffektiver Bereich des Anzeigebildschirms. Somit sinkt das Öffnungsverhältnis der Anzeigevorrichtung mit der Vergrößerung der durch den DST besetzten Fläche.
Im Aufbau aus dem Stand der Technik von Fig. 1 sind alle vier Ecken der isolierenden Schutzschicht 30 an Stellen außerhalb der Drain-Elektrode 36 und der Source-Elektrode 38 vorhanden, und die Summe der Flächen, wo die Drain-Elektrode 36 und die Source-Elektrode 38 von der isolierenden Schutzschicht 30 überlappt werden, ist relativ klein. Da die vom DST besetzte Fläche entsprechend dem Ansteigen der Summe der Flächen, wo sich die Drain-Elektrode 36 und die Source-Elektrode 38 mit der isolierenden Schutzschicht 30 überlappen, kleiner wird, führt der DST-Aufbau aus dem Stand der Technik von Fig. 2 leicht zu einem schlechten Anzeigeöffnungsverhältnis.
In den Fig. 3 und 4 ist ein Dünnschicht-Transistor (DST) für eine Flüssigkristallanzeigevorrichtung gemäß einer ersten erfindungsgemäßen Ausführungsform gezeigt. Der DST der Fig. 3 und 4 hat eine umgekehrt gestaffelte Struktur. Wie in Fig. 4 gezeigt, ist im DST eine sich über dem isolierenden Substrat 1 erstreckende Gate-Elektrode 2 eingeschlossen. Die Gate- Elektrode 2 ist aus einem leitenden Material oder Metall wie beispielsweise Cr gefertigt. Das isolierende Substrat 1 ist beispielsweise aus Glas gefertigt. Eine Gate-Isolationsschicht 3 erstreckt sich über der Gate-Elektrode 2 und dem Substrat 1. Die Gate-Isolationsschicht 3 besteht aus Siliciumnitrid, Siliciumdioxid oder einem anderen isolierenden Material. Eine aus amorphen Silicium (a-Si) oder polykristallinem Silicium gefertigte Halbleiterschicht 4 erstreckt sich über der Gate-Isolationsschicht 3. Die Halbleiterschicht 4 hat einen Abschnitt, welcher einem DST-Kanalabschnitt entspricht. Die Halbleiterschicht 4 liegt senkrecht in einer Flucht mit der Gate-Elektrode 2. Eine mit Verunreinigungen dotierte Halbleiterschicht 6 ist über der Halbleiterschicht 4 ahgeordnet. Die mit Verunreinigungen dotierte Halbleiterschicht 6 ist vom n&spplus;-Leitungstyp. Die mit Verunreinigungen dotierte Halbleiterschicht 6 hat eine Öffnung, welche senkrecht in einer Flucht mit der Gate-Elektrode 2 liegt. Die mit Verunreinigungen dotierte Halbleiterschicht 6 ist aus einem mit Phosphor dotierten amorphen Silicium, mit Bor dotierten amorphen Silicium, mit Phosphor dotierten mikrokristallinen Silicium, mit Bor dotierten mikrokristallinen Silicium, mit Phosphor dotierten polykristallinen Silicium oder mit Bor dotierten polykristallinen Silicium gefertigt. Eine DST-Source- Elektrode 7 erstreckt sich über die Hälfte der mit Verunreinigungen dotierten Halbleiterschicht 6 sowie einen außerhalb der mit Verunreinigungen dotierten Halbleiterschicht 6 liegenden Abschnitt der Gate-Isolationsschicht 3. Eine DST- Drain-Elektrode 8 erstreckt sich über die andere Hälfte der mit Verunreinigungen dotierten Halbleiterschicht 6 sowie einen außerhalb der mit Verunreinigungen dotierten Halbleiterschicht 6 liegenden Abschnitt der Gate-Isolationsschicht 3. Wie in den Fig. 3 und 4 gezeigt, sind die Source-Elektrode 7 und die Drain-Elektrode 8 voneinander durch eine vorgegebene Lücke "c" getrennt, welche senkrecht in einer Flucht mit der Gate-Elektrode 2 liegt. Die Source-Elektrode 7 und die Drain- Elektrode 8 bestehen aus Ti, Al, Mo oder Cr. Eine isolierende Schicht 9 dient zum Schutz des Kanalabschnitts des DST. Die isolierende Schutzschicht 9 erstreckt sich über den Abschnitt der Halbleiterschicht 4, welcher dem DST-Kanalabschnitt entspricht. Die isolierende Schutzschicht 9 erstreckt sich in der mit Verunreinigungen dotierten Halbleiterschicht 6. Die isolierende Schutzschicht 9 liegt senkrecht in einer Flucht mit der Gate-Elektrode 2. Die isolierende Schutzschicht 9 ist aus Siliciumnitrid, Siliciumdioxid oder einen anderen isolierenden Material gefertigt. Eine transparente Bildelementan zeigeelektrode 5 erstreckt sich über einen sich außerhalb der Halbleiterschicht 4 erstreckenden Abschnitt der Gate-Isolationsschicht 3. Die transparente Bildelementanzeigeelektrode 5 berührt die Drain-Elektrode 8. Daher ist die transparente Bildelementanzeigeelektrode 5 mit der Drain-Elektrode 8 elektrisch verbunden. Die transparente Bildelementanzeigeelektrode 5 besteht aus beispielsweise Indiumzinnoxid (ITO).
Wie in Fig. 3 gezeigt, hat die isolierende Schutzschicht 9 eine rechteckige Form mit vier Ecken. Eine der Ecken der iso lierenden Schutzschicht 9 ist an einer Position direkt unterhalb der Drain-Elektrode 8 vorhanden, wohingegen die drei anderen Ecken an Positionen außerhalb der Source-Elektrode 7 und der Drain-Elektrode 8 vorhanden sind. Mit anderen Worten, wie beim DST von oben erkennbar, wird die Drain-Elektrode 8 von einer der Ecken der isolierenden Schutzschicht 9 überlappt, wohingegen die Source-Elektrode 7 und die Drain-Elektrode 8 von keiner der drei anderen Ecken überlappt werden. Zwei der Ecken sind an einem ersten Kantenabschnitt der isolierenden Schutzschicht 9 bereitgestellt, welcher sich außerhalb der Source-Elektrode 7 und der Drain-Elektrode 8 sowie zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 erstreckt. Eine der Ecken ist an einem zweiten Kantenabschnitt der isolierenden Schutzschicht 9 bereitgestellt, welcher sich außerhalb der Source-Elektrode 7 und der Drain-Elektrode 8 sowie zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 erstreckt.
Wie in Fig. 3 gezeigt, hat jede der Ecken der isolierenden Schutzschicht 9 eine scharfe Kante mit einem rechten Winkel. Es sollte bemerkt werden, daß die scharfen Kanten der isolierenden Schutzschicht 9 durch abgerundete Ecken oder abgeschrägte Ecken ersetzt werden können.
Wie in Fig. 3 gezeigt, hat die Source-Elektrode 7 eine Breite W1, welche um die zweifache Strecke "b" kleiner als die Breite W2+b der Drain-Elektrode 8 ist. Die isolierende Schutzschicht 9 hat eine Breite L, welche größer die Lücke "c" zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 ist. Die Fläche, in der sich die isolierende Schutzschicht 9 und die Drain-Elektrode 8 gegenseitig überlappen, hat die Breite "a". Die Fläche, in der sich die isolierende Schutzschicht 9 und die Source-Elektrode 7 gegenseitig überlappen, hat ebenfalls die Breite "a". Die Breite L der isolierenden Schutzschicht 9 ist gleich der Summe der Strecken "a", "c" und "a". In Richtung entlang der Breite W1 der Source-Elektrode 7 ragen entgegengesetzte Enden der isolierenden Schutzschicht 9 aus der Source-Elektrode 7 um gleiche Strecken "b" heraus.
Im allgemeinen ist die von einem DST besetzte Fläche ungefähr proportional zur Fläche einer isolierenden Schutzschicht. In Fällen, bei denen eine Source-Elektrode und eine Drain-Elektrode gleiche Breiten haben, ist die Fähigkeit (der größte von der Source-Elektrode zur Drain-Elektrode überführbare Strom) eines DST proportional zu einem Wert W/L, wobei W die Breite der Source-Elektrode und der Drain-Elektrode und L die Breite einer isolierenden Schutzschicht bezeichnet. Die minimale Fläche der isolierenden Schutzschicht wird durch Eigenschaften eines Geräts zur Herstellung des DST und einer gewünschten Fähigkeit des DST bestimmt.
Im Aufbau des DST von Fig. 3 ist die Fläche der isolierenden Schutzschicht 9 gleich dem Wert {W+(3/2)b} L, wobei W einen Durchschnitt zwischen den Längen W1 und W2 bezeichnet. Andererseits ist in dem Aufbau des DST aus dem Stand der Technik von Fig. 5, welcher dem Aufbau des DST aus dem Stand der Technik von Fig. 1 entspricht, die Fläche der isolierenden Schutzschicht 30 gleich den Wert (W+2b) L, wobei W die Breite der Drain-Elektrode 36 und der Source-Elektrode 38 und L die Breite der isolierenden Schutzschicht 30 bezeichnet. Zusätzlich bezeichnet "b" eine Strecke, um welche jede der entgegengesetzten Enden der isolierenden Schutzschicht 30 aus der Drain-Elektrode 36 und der Source-Elektrode 38 herausragen. Entsprechend kann für eine vorgegebene gewünschte DST-Fähigkeit die Fläche der isolierenden Schutzschicht 9 im Aufbau des DST von Fig. 3 kleiner als die Fläche der isolierendem Schutzschicht 30 im Aufbau der DST aus dem Stand der Technik von Fig. 5 sein. Im allgemeinen führt eine kleinere Fläche einer isolierenden Schutzschicht zu einer kleineren vom DST besetzten Fläche. Zusätzlich wird durch eine kleinere vom DST besetzte Fläche ein größeres Öffnungsverhältnis einer Anzeigevorrichtung ermöglicht. Somit weist der DST-Aufbau von Fig. 3 gegenüber dem DST-Aufbau aus dem Stand der Technik von Fig. 5 hinsichtlich des Anzeigeöffnungsverhältnisses Vorteile auf.
Der DST der Fig. 3 und 4 wurde wie folgt hergestellt. Zuerst wurde ein isolierendes Substrat 1 hergestellt. Das isolierende Substrat 1 wurde beispielsweise aus Glas hergestellt. Eine Gate-Elektrode 2 wurde auf dem isolierenden Substrat 1 gebildet. Die Gate-Elektrode 2 wurde aus einem leitenden Material oder Metall wie Cr gemacht. Eine Gate-Isolationsschicht 3, eine erste Halbleiterschicht sowie eine isolierende Schicht wurden nacheinander auf dem isolierenden Substrat 1 mit der Gate-Elektrode 2 durch ein geeignetes Verfahren wie beispielsweise Plasma-Chemische Dampfabscheidung (P-CVD) gebildet. Die oberste Schicht, das heißt die isolierende Schicht, wurde durch ein Musterverfahren in eine isolierende Schutzschicht 9 von gewünschter Form überführt. Durch dieses Musterverfahren wurden Abschnitte der ersten Halbleiterschicht aufgedeckt, welche sich außerhalb des Bereichs der isolieren den Schutzschicht 9 erstrecken. Die Gate-Isolationsschicht 3 wurde aus Siliciumnitrid, Siliciumdioxid oder einem anderen isolierenden Material gefertigt. Die erste Halbleiterschicht wurde aus anorphem Silicium (a-Si) oder polykristallinem Silicium gefertigt. Die isolierende Schutzschicht 9 wurde aus Siliciumnitrid, Siliciumdioxid oder einem anderen isolierenden Material gefertigt. Eine mit Verunreinigungen dotierte Halbleiterschicht oder eine zweite Halbleiterschicht wurden auf der isolierenden Schutzschicht 9 und den freigelegten Abschnitten der ersten Halbleiterschicht durch ein geeignetes Verfahren wie Plasma-Chemische Dampfabscheidung (P-CVD) angeordnet. Die zweite Halbleiterschicht war vom n&spplus;-Leitungstyp. Die zweite Halbleiterschicht wurde aus mit Phosphor dotiertem amorphen Silicium, mit Bor dotiertem amorphen Silicium, mit Phosphor dotiertem mikrokristallinen Silicium, mit Bor dotierten mikrokristallinen Silicium, mit Phosphor dotiertem polykristallinen Silicium oder mit Bor dotiertem polykristallinen Silicium gefertigt. Die erste Halbleiterschicht und die zweite Halbleiterschicht wurden durch ein jeweils selektives Ätzverfahren in eine Halbleiterschicht 4 und eine mit Verunreinigungen dotierte Halbleiterschicht 6 von gewünschter Form überführt. Während des selektiven Ätzverfahrens waren vorgegebene Abschnitte der isolierenden Schutzschicht 9 freigelegt, widerstanden jedoch dem Ätzen, so daß eine Beschädigung der Halbleiterschicht 4 verhindert wurde. Durch das selektive Ätzverfahren wurden Abschnitte der Gate-Isolationsschicht 3 aufgedeckt, welche sich außerhalb des Bereichs der Halbleiterschicht 4 erstreckten. Eine transparente Schicht wurde auf der Gate-Isolationsschicht 3 gebildet und durch ein Musterverfahren in eine transparente Bildelementanzeigeelektrode 5 von gewünschter Form überführt. Die transparente Bildelementanzeigeelektrode 5 wurde beispielsweise aus Indiumzinnoxid (ITO) gefertigt. Eine Metallschicht wurde auf der mit Verunreinigungen dotierten Halbleiterschicht 6, der transparenten Bildelementelektrode 5 sowie auf freigelegten Abschnitten der Gate-Isolationsschicht 3 gebildet. Die Metallschicht wurde durch ein Musterverfahren einschließlich einem Ätzverfahren in eine Source-Elektrode 7 und eine Drain- Elektrode 8 überführt. Die Source-Elektrode 7 und die Drain- Elektrode 8 wurden aus Ti, Al, Mo oder Cr gefertigt.
Wie in Fig. 3 gezeigt wurden zwei Ecken an einem sich außerhalb der Source-Elektrode 7 und der Drain-Elektrode 8 und zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 erstreckenden ersten Kantenabschnitt der isolierenden Schutzschicht 9 bereitgestellt. Eine Ecke wurde an einem sich außerhalb der Source-Elektrode 7 und der Drain-Elektrode 8 und zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 erstreckenden zweiten Kantenabschnitt der isolierenden Schutzschicht 9 bereitgestellt. Während des Ätzverfahrens zur Überführung der Metallschicht in die Source-Elektrode 7 und die Drain-Elektrode 8 wurden an die Ecken der isolierenden Schutzschicht 9 angrenzende Abschnitte leichter als andere Abschnitte (an gerade oder eckenlose Kanten der isolierenden Schutzschicht angrenzende Abschnitte) weggeätzt. So wurden die an die Ecken der isolierenden Schutzschicht 9 angrenzenden Abschnitte zuverlässig weggeätzt und die mit Verunreinigungen dotierte Halbleiterschicht daran gehindert, elektrisch leitende Überbrückungen zur Verbindung der Source-Elektrode 7 und der Drain-Elektrode 8 entlang der vorstehend genannten ersten und zweiten Kantenabschnitte der isolierenden Schutzschicht 9 auszubilden. Derartige Überbrückungen würden die Eigenschaft eines Aus-Zustands des DST verschlechtern. Folglich hatte der erhaltene DST eine gute Eigenschaft für den Aus-Zustand.
In Fig. 6 ist eine zweite erfindungsgemäße Ausführungsform gezeigt, welche mit Ausnahme der nachstehend angegebenen Änderungen der Ausgestaltung gleich der Ausführungsformen der Figuren 3 und 4 ist.
Wie in Fig. 6 gezeigt, hat eine isolierende Schutzschicht 9B eine rechteckige Form mit vier Ecken. Zwei der Ecken der isolierenden Schutzschicht 9B sind an Positionen direkt unterhalb einer Drain-Elektrode 8B vorhanden, wohingegen die zwei anderen Ecken an Positionen außerhalb der Source-Elektrode 7B und der Drain-Elektrode 8B vorhanden sind. Mit anderen Worten wird, wie beim DST von oben erkennbar, die Drain-Elektrode 8B von zwei der Ecken der isolierendem Schutzschicht 9B überlappt, wohingegen weder die Source-Elektrode 7B noch die Drain-Elektrode 8B von den anderen zwei Ecken überlappt werden. Eine der Ecken ist an einem ersten Kantenabschnitt der isolierenden Schutzschicht 9b bereitgestellt, welcher sich außerhalb der Source-Elektrode 7B und der Drain-Elektrode 8B sowie zwischen der Source-Elektrode 7B und der Drain-Elektrode 8B erstreckt. Eine der Ecken ist an einem zweiten Kamtenabschnitt der isolierenden Schutzschicht 9B bereitgestellt, welcher sich außerhalb der Source-Elektrode 7B und der Drain-Elektrode 8B sowie zwischen der Source-Elektrode 7B und der Drain-Elektrode 8B erstreckt.
Wie in Fig. 6 gezeigt, hat die Source-Elektrode 7B eine um die vierfache Strecke "b" geringere Breite W1 als die Breite W2+2b der Drain-Elektrode 8b. Die isolierende Schutzschicht 9B hat eine Breite L, welche größer als die Lücke "c" zwischen der Source-Elektrode 7B und der Drain-Elektrode 8B ist. Die Fläche, in der sich die isolierende Schutzschicht 9B und die Drain-Elektrode 8B gegenseitig überlappen, hat die Breite "a". Auch die Fläche, in der sich die isolierende Schutzschicht 9B und die Source-Elektrode 7B gegenseitig überlappen, hat eine Breite "a". Die Breite L der isolierenden Schutzschicht 9B ist gleich der Summe der Strecken "a", "c" und "a". In Richtung entlang der Breite W1 der Source- Elektrode 7B ragen entgegengesetzte Enden der isolierenden Schutzschicht 9B um gleiche Strecken "b" aus der Source Elektrode 7B heraus.
Im Aufbau des DST von Fig. 6 ist die Fläche der isolierenden Schutzschicht 9B gleich einem Wert (W+b) L, wobei W einen Durchschnitt zwischen den Längen W1 und W2 bezeichnet. Entsprechend kann die Fläche der isolierenden Schutzschicht 9B im Aufbau der DST von Fig. 6 für eine gewünschte vorgegebene Fähigkeit kleiner als die Fläche der isolierenden Schutzschicht 30 im DST aus dem Stand der Technik von Fig. 5 sein. Somit weist der Aufbau der DST von Fig. 6 hinsichtlich des Anzeigeöffnungsverhältnises Vorteile gegenüber dem Aufbau der DST aus dem Stand der Technik von Fig. 5 auf.
In Fig. 7 ist eine dritte erfindungsgemäße Ausführungsform gezeigt, welche mit Ausnahme der nachstehend angegebenen Änderungen der Ausgestaltung gleich der Ausführungsformen der Figuren 3 und 4 ist.
Wie in Fig. 7 gezeigt, hat eine isolierende Schutzschicht 9D eine rechteckige Form mit vier Ecken. Zwei der Ecken der isolierenden Schutzschicht 9D sind an Positionen jeweils direkt unterhalb einer Source-Elektrode 7D und einer Drain-Elektrode 8D vorhanden, wohingegen die zwei anderen Ecken an Positionen außerhalb der Source-Elektrode 7D und der Drain-Elektrode 8D vorhanden sind. Mit anderen Worten werden, wie beim DST von oben erkennbar, die Source-Elektrode 7D und die Drain- Elektrode 8D jeweils von zwei der Ecken der isolierenden Schutzschicht 9D überlappt, wohingegen weder die Source- Elektrode 7D noch die Drain-Elektrode 8D von den anderen zwei Ecken überlappt werden. Eine der Ecken ist an einem ersten Kantenabschnitt der isolierenden Schutzschicht 9D bereitgestellt, welcher sich außerhalb der Source-Elektrode 7D und der Drain-Elektrode 8D sowie zwischen der Source-Elektrode 7D und der Drain-Elektrode 8D erstreckt. Eine der Ecken ist an einem zweiten Kantenabschnitt der isolierenden Schutzschicht 9D bereitgestellt, welcher sich außerhalb der Source-Elektrode 7D und der Drain-Elektrode 8D sowie zwischen der Source-Elektrode 7D und der Drain-Elektrode 8D erstreckt.
Wie in Fig. 7 gezeigt, hat die Source-Elektrode 7D eine Breite W+b, die gleich der Breite W+b der Drain-Elektrode 8D ist. Die isolierende Schutzschicht 9D hat eine Breite L, welche größer als die Lücke "c" zwischen der Source-Elektrode 7D und der Drain-Elektrode 8D ist. Die Fläche, in der sich die isolierende Schutzschicht 9D und die Drain-Elektrode 8D gegenseitig überlappen, hat die Breite "a". Auch die Fläche, in der sich die isolierende Schutzschicht 9D und die Source- Elektrode 7D gegenseitig überlappen, hat eine Breite "a". Die Breite L der isolierehden Schutzschicht 9D ist gleich der Summe der Strecken "a", "c" und "a". In Richtung entlang der Breite W+b der Source-Elektrode 7D ragt ein Ende der isolierenden Schutzschicht 9D um die Strecke "b" aus der Source- Elektrode 7D heraus. In Richtung entlang der Breite W+b der Drain-Elektrode 8D ragt ein Ende der isolierenden Schutzschicht 9D um die gleiche Strecke "b" aus der Drain-Elektrode 8D heraus.
Im Aufbau des DST von Fig. 7 ist die Fläche der isolierenden Schutzschicht 9D gleich einem Wert (W+b) L. Entsprechend kann die Fläche der isolierenden Schutzschicht 9D im Aufbau der DST von Fig. 7 für eine gewünschte vorgegebene Fähigkeit kleiner als die Fläche der isolierenden Schutzschicht 30 im DST aus dem Stand der Technik von Fig. 5 sein. Somit weist der Aufbau der DST von Fig. 7 hinsichtlich des Anzeigeoffnungsverhältnises Vorteile gegenüber dem Aufbau der DST aus dem Stand der Technik von Fig. 5 auf.
In Fig. 8 ist eine vierte erfindungsgemäße Ausführungsform gezeigt, welche mit Ausnahme der nachstehend angegebenen Änderungen der Ausgestaltung gleich der Ausführungsformen der Figuren 3 und 4 ist.
Wie in Fig. 8 gezeigt, hat eine isolierende Schutzschicht 9E eine rechteckige Form mit vier Ecken. Zwei der Ecken der isolierenden Schutzschicht 9E sind an Positionen jeweils direkt unterhalb einer Source-Elektrode 7E und einer Drain-Elektrode 8E vorhanden, wohingegen die zwei anderen Ecken an Positionen außerhalb der Source-Elektrode 7E und der Drain-Elektrode 8E vorhanden sind. Mit anderen Worten werden, wie beim DST von oben erkennbar, die Source-Elektrode 7E und die Drain-Elektrode 8E jeweils von zwei der Ecken der isolierenden Schutzschicht 9E überlappt, wohingegen weder die Source-Elektrode 7E noch die Drain-Elektrode 8E von den anderen zwei Ecken überlappt werden. Eine der Ecken ist an einem ersten Kantenabschnitt der isolierenden Schutzschicht 9E bereitgestellt, welcher sich außerhalb der Source-Elektrode 7E und der Drain- Elektrode 8E sowie zwischen der Source-Elektrode 7E und der Drain-Elektrode 8E erstreckt. Eine der Ecken ist an einem zweiten Kantenabschnitt der isolierenden Schutzschicht 9E bereitgestellt, welcher sich außerhalb der Source-Elektrode 7E und der Drain-Elektrode 8E sowie zwischen der Source-Elektrode 7E und der Drain-Elektrode 8E erstreckt.
Wie in Fig. 8 gezeigt, hat die Source-Elektrode 7E eine Breite W+b, die gleich der Breite W+b der Drain-Elektrode 8E ist. Die isolierende Schutzschicht 9E hat eine Breite L, welche größer als die Lücke "c" zwischen der Source-Elektrode 7E und der Drain-Elektrode 8E ist. Die Fläche, in der sich die isolierende Schutzschicht 9E und die Drain-Elektrode 8E gegenseitig überlappen, hat die Breite "a". Auch die Fläche, in der sich die isolierende Schutzschicht 9E und die Source- Elektrode 7E gegenseitig überlappen, hat eine Breite "a". Die Breite L der isolierenden Schutzschicht 9E ist gleich der Summe der Strecken "a", "c" und "a". In Richtung entlang der Breite W+b der Source-Elektrode 7E ragt ein Ende der isolierenden Schutzschicht 9E um die Strecke "b" aus der Source- Elektrode 7E heraus. In Richtung entlang der Breite W+b der Drain-Elektrode 8E ragt ein Ende der isolierenden Schutzschicht 9E um die gleiche Strecke "b" aus der Drain-Elektrode 8E heraus.
Im Aufbau des DST von Fig. 8 ist die Fläche der isolierenden Schutzschicht 9E gleich einem Wert (W+b) L. Entsprechend kann die Fläche der isolierenden Schutzschicht 9E im Aufbau der DST von Fig. 8 für eine gewünschte vorgegebene Fähigkeit kleiner als die Fläche der isolierenden Schutzschicht 30 im DST aus dem Stand der Technik von Fig. 5 sein. Somit weist der Aufbau der DST von Fig. 8 hinsichtlich des Anzeigeöffnungsverhältnises Vorteile gegenüber dem Aufbau der DST aus dem Stand der Technik von Fig. 5 auf.
In Fig. 9 ist eine fünfte erfindungsgemäße Ausführungsform gezeigt, welche mit Ausnahme der nachstehend angegebenen Änderungen der Ausgestaltung gleich der Ausführungsformen der Figuren 3 und 4 ist.
Wie in Fig. 9 gezeigt, hat eine isolierende Schutzschicht 9F eine rechteckige Form mit vier Ecken. Zwei der Ecken der isolierenden Schutzschicht 9F sind an Positionen jeweils direkt unterhalb einer Source-Elektrode 7F und einer Drain-Elektrode 8F vorhanden, wohingegen die zwei anderen Ecken an Positionen außerhalb der Source-Elektrode 7F und der Drain-Elektrode 8F vorhanden sind. Mit anderen Worten werden, wie beim DST von oben erkennbar, die Source-Elektrode 7F und die Drain-Elektrode 8F jeweils von zwei der Ecken der isolierenden Schutzschicht 9F überlappt, wohingegen weder die Source-Elektrode 7F noch die Drain-Elektrode 8F von den anderen zwei Ecken überlappt werden. Zwei der Ecken sind an einem ersten Kantenabschnitt der isolierenden Schutzschicht 9F bereitgestellt, welcher sich außerhalb der Source-Elektrode 7F und der Drain- Elektrode 8F sowie zwischen der Source-Elektrode 7F und der Drain-Elektrode 8F erstreckt. Keine der Ecken ist an einem zweiten Kantenabschnitt der isolierenden Schutzschicht 9F bereitgestellt, welcher sich außerhalb der Source-Elektrode 7F und der Drain-Elektrode 8F sowie zwischen der Source-Elektrode 7F und der Drain-Elektrode 8F erstreckt.

Claims

1. Dünnschicht-Transistor mit umgekehrt gestaffelter Struktur, umfassend

eine Halbleiterschicht (4, 6) mit einem Kanalabschnitt;

eine isolierende Schutzschicht (9), welche sich über den Kanalabschnitt der Halbleiterschicht (4, 6) erstreckt;

eine Source-Elektrode (7); und

eine Drain-Elektrode (8), welche an eine transparente Bildelementanzeigeelektrode angeschlossen ist;

wobei die isolierende Schutzschicht (9) eine rechteckige Form mit vier Ecken hat,

dadurch gekennzeichnet, daß die Drain-Elektrode (8) von mindestens einer der Ecken überlappt wird.

2. Transistor nach Anspruch 1, wobei die Drain-Elektrode (8) von einer ersten Ecke überlappt wird, die Source- Elektrode (7) von einer zweiten Ecke überlappt wird, und weder die Source- noch die Drain-Elektrode von den anderen zwei Ecken überlappt werden.

3. Transistor nach Anspruch 1, wobei die Drain-Elektrode (8) von einer der Ecken überlappt wird und weder die Source- Elektrode (7) noch die Drain-Elektrode (8) von den drei anderen Ecken überlappt werden.

4. Transistor nach Anspruch 2, wobei die isolierende Schutzschicht nicht miteinander verbundene erste und zweite Kantenabschnitte aufweist, von denen die Source- und Drain- Elektrode nicht überlappt werden, welche sich von der Source- Elektrode (7) zur Drain-Elektrode (8) erstrecken und wobei der erste Kantenabschnitt mit der dritten der vier Ecken bereit-gestellt ist, während der zweite Kantenabschnitt mit der vierten der vier Ecken bereitgestellt ist.

5. Verfahren zur Herstellung eines Dünnschicht-Transistors gemäß einem der vorhergehenden Ansprüche, umfassend die Schritte der:

Bildung einer Halbleiterschicht (4) auf einem Substrat (1), wobei die Halbleiterschicht (4) einen Kanalabschnitt besitzt;

Bildung einer isolierenden Schutzschicht (9) auf dem Kanalabschnitt der Halbleiterschicht (4);

Bildung einer Metallschicht (7, 8) auf dem Substrat mit der Halbleiterschicht und der isolierenden Schutzschicht, wobei die Metallschicht die Halbleiterschicht und die isolierende Schutzschicht bedeckt; und

Wegätzung vorgegebener Abschnitte der Metallschicht (7, 8), wodurch die Metallschicht in eine Source-Elektrode (7) und eine Drain-Elektrode (8) überführt wird.