DE69229992T2

DE69229992T2 - Ein-/Ausgabe Zusatzprozessor für einen Drucker

Info

Publication number: DE69229992T2
Application number: DE69229992T
Authority: DE
Inventors: Joseph A. Freiburg; Isaak Rivshin
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1991-12-23
Filing date: 1992-12-22
Publication date: 2000-03-16
Anticipated expiration: 2012-12-23
Also published as: US5349647A; JPH0670118A; EP0552565B1; DE69229992D1; US5307458A; EP0552565A2; JP3422505B2; EP0552565A3

Description

Die vorliegende Erfindung betrifft allgemein ein Druckgerät und insbesondere eine für die Verwendung in einem Druckgerät ausgebildete Koprozessoreinrichtung.
Es ist allgemein anerkannt, daß elektronische Reprographiesysteme wie das digitale Kopiergerät NP-9030 von Canon bestimmte Vorteile gegenüber herkömmlichen Licht-Linsen- Systemen aufweisen. Das Gerät NP-9030 ist eines der ersten elektronischen Reprographiesysteme auf dem Markt, das in der Lage ist, ein optisches Bild von einem gescannten Original zu Bildintensitätssignalen umzuwandeln und die Signale mittels eines Druckmechanismus mit einem gepulsten Diodenlaser zu rekonstruieren. Wegen der vielfältigen Bildverarbeitungsmöglichkeiten der elektronischen Reprographiesysteme, die unter anderem Operationen für das Ausschneiden und Einfügen erlauben, gewinnen diese eine große Popularität. Das Gerät NP-9030 war bei seiner Einführung ein revolutionäres Produkt, das jedoch bereits jetzt nicht mehr mit den Fortschritten auf diesem Gebiet der Technik standhalten kann, von denen viele durch Fortschritte in verwandten technischen Gebieten angespornt werden.
Fortschritte auf dem Gebiet des digitalen Technik haben einen großen Einfluß auf die elektronischen Reprographiesysteme. Im Jahre 1990 hat Xerox ein elektronisches Reprographiesystem mit dem Namen Docutech entwickelt, das für viele kommende Jahre als Maßstab auf dem Gebiet der elektronischen Reprographie dient. In Systemen wie Docutech werden durch einen automatischen Dokumentscanner (auch als Bildeingabeterminal (IIT = Image Input Terminal)) gescannte Dokumente durch eine Elektronik-Subsystem-(ESS)- Controller verarbeitet und in einem permanenten Speicher gespeichert, wo sie für das Drucken, Editieren oder die spätere Verwendung verfügbar sind. Das EES des Docutech- Systems stellt einen großen Fortschritt auf diesem technischen Gebiet dar, wobei das ESS von Docutech einen relativ teueren Aufbau aufweist. Folglich besteht weiterhin ein Bedarf bei Benutzern, die einige der Vorteile der elektronischen Reprographie nutzen wollen, ohne den hohen Preis von Docutech zahlen zu wollen, nach einem kostengünstigen System mit einem ESS mit relativ hoher Geschwindigkeit.
Ein relativ kostengünstiges elektronisches Reprographiegerät ist in RESEARCH DISCLOSURE, No. 32388 March 1991 angegeben. Diese Gerät umfaßt einen Scanner, der über eine CPU mit einem Speicherbereich und einem Bildprozessor (VP = Video Processor) kommuniziert. In einer Betriebsform können Bilddaten zu Adressen übertragen werden, die durch die CPU im Speicher konfiguriert werden. Außerdem können die Bilddaten aus dem Speicher abgerufen und mit dem VP verarbeitet werden.
Die folgenden Patente beziehen sich auf die Bilddatenübertragung in Bildverarbeitungseinrichtungen und können für die vorliegende Anmeldung relevant sein.
US-A-4-580-171 gibt ein Bildsystem an, in dem eine Leseeinrichtung mit einer CPU und einem Bildspeicher verbunden ist. Der Speicher umfaßt einen Adreßzähler zum sequentiellen Zuweisen von Adressen, zu denen entsprechende Bytes der durch die Leseeinrichtung erzeugten Bilddaten übertragen werden. Wenn eine Adresse durch den Zähler angegeben wird, wird ein Steuersignal von der CPU zum Speicher übertragen, so daß das Byte zu oder von dem Speicher übertragen werden kann. Eine Anordnung aus einem Bytezähler und einem Vergleicher wird verwendet, um zu bestimmen, wann eine vorbestimmte Anzahl von Bytes zum oder vom Speicher übertragen wurde. Die vorbestimmte Anzahl der in den Speicher geschriebenen Bytes wird zu einem Paar von Zeilenpuffern für die darauffolgende Ausgabe übertragen.
US-A-4,800,431 gibt einen Bildpuffercontroller in einer Bildsignal-Verarbeitungseinrichtung zum Speichern eines Bildes in dessen Ursprungs-, Zwischen- oder Endform in einem Bildpuffer an. Der Bildpuffercontroller umfaßt eine Bildeingabe-Schnittstelle, eine Bildausgabe- Schnittstelle, eine Mikroprozessor-Schnittstelle und eine Speicher-Schnittstelle. Eingabedaten weisen ein Acht-Bit-Format auf, wobei zwei aufeinanderfolgende Acht-Bit-Blöcke in einem Eingangspuffer gespeichert werden, damit ein Sechzehn-Bit-Format über einen Speichercontroller zum Speicher übertragen werden kann. Entsprechend werden in der Ausgabeschnittstelle sechzehn Bit des Speichers in einem Puffer gespeichert und in Blöcken von jeweils acht Bit übertragen. Dies erlaubt das interne Alternieren von Eingabe- und Ausgabekanälen, wobei diese extern simultan zu arbeiten scheinen. Offensichtlich werden Daten von einem Systemcontroller, nämlich von einem Mikroprozessor über den Eingabepuffer zum Speichercontroller übertragen. Daraus folgt, daß der Systemcontroller nicht auf den Speichercontroller zugreifen kann, während Bilddaten in den Eingangspuffer eingegeben werden.
US-A-4,920,427 gibt eine Faksimileeinrichtung mit mehreren Busleitungen an. Ein erstes Paar von Busleitungen zum Übertragen von Bilddaten ist mit einer DMA, einem RAM, einem Plattencontroller, einem Datenkompressor, einem Datendekompressor und einer CPU verbunden. Die CPU ist auch mit einem dritten Bus verbunden, wobei der dritte Bus mit einer Vielzahl von Einrichtungen verbunden ist, die einen Arbeitsspeicher (einen RAM) für die CPU und einen ROM zum Speichern von in der CPU verwendeten Programmen umfaßt.
Eine Aufgabe der Erfindung wird dadurch gelöst, daß wenigstens eine Rufoperation während des Intervalls verhindert wird, in dem ein Rufsignal unterbrochen wird, um eine "Kollision" einer Empfangsoperation mit der Rufoperation zu verhindern.
US-A-4,931,984 gibt eine Systemarchitektur zum Abrufen von Dateidaten an, welche umfaßt: einen Hauptbus mit einer CPU, einen Speicher und eine Vielzahl von damit verbundenen Schnittstellen, einen Bildbus, ein Paar von Datenverarbeitungseinheiten zum Durchführen einer Kompression und Reproduktion der Daten, wobei jede Datenverarbeitungseinheit sowohl mit dem Hauptbus wie mit dem Bildbus verbunden ist, zwei Anzeigespeicher, wobei jeder Anzeigespeicher Datenspeicherkapazität aufweist, die wenigstens einer Seite eines Dokuments mit maximaler Größe entspricht, und wobei jeder Anzeigespeicher mit sowohl dem Hauptbus wie dem Bildbus verbunden ist. Die oben beschriebene Architektur ermöglicht eine Reduktion der Belastung des Hauptbusses aufgrund einer Kippverarbeitung der Daten, wobei die Bilddaten nur auf dem Bilddatenbus übertragen werden.
US-A-4,987,529 gibt ein Buszuweisungs-Steuersystem für ein Computersystem mit einem Mikroprozessor, einem Systemspeicher, einer Speicher-Auffrischschaltung, einem DMA- Controller, einer Vielzahl von Peripheriegeräte-Busmastern sowie einem gemeinsamen Bus an. Das Zuweisungs-Steuersystem gibt die höchste Priorität an ein Buszuweisungs-Anforderungssignal aus der Speicher-Auffrischschaltung. Der DMA-Controller bekommt die zweithöchste Priorität für einen Zugriff auf einen gemeinsamen Bus zugewiesen, und die Peripheriegeräte-Busmaster bekommen die nächsthöchste Priorität zugewiesen. Die Prioritätsrangordnung der Peripheriegeräte-Busmaster rotiert jedesmal, wenn einem Busmaster der Zugriff auf den Bus gewährt wird. Dem Mikroprozessor wird die niedrigste Buszugriffspriorität zugewiesen, außer wenn ein Unterbrechungssignal bedient werden muß.
US-A-5,016,114 gibt eine digitale Kopiervorrichtung mit einem externen Laserkartenspeicher und einer Bildkompression an. In einer Ausführungsform der vorliegenden Erfindung ist ein Prozessorbus mit einem Hauptbus und einem Lokalbus verbunden. Ein IIT/IOT-Modul, eine MPU, ein Hauptspeicherbereich und ein I/O-Steuerblock sind mit dem Prozessorbus verbunden. Außerdem sind ein Bitmapspeicher, ein Compander, ein DMAC, ein Pufferspeicher und ein Laserkartenmodul mit dem Hauptbus verbunden. Schließlich sind der Bitmapspeicher, der Compander und der DMAC auch mit dem Lokalbus verbunden. In einem Beispiel kann der Pufferspeicher weggelassen werden und kann der Compander mit einem FIFO-Puffer integriert sein. Wenn der Compander und der FIFO integriert sind, kann der Pufferspeicher weggelassen werden und können die Bilddaten kontinuierlich zu dem Laserkartenmodul gegeben werden.
US-A-5,021,892 gibt eine Bildverarbeitungseinrichtung zum Steuern der Datenübertragung an, die einen Bildscanner, einen Bilddrucker, eine Faksimile-Steuereinheit, einen Vielzweckbus, eine bidirektionale parallele Schnittstelleneinheit und eine Haupt-CPU umfaßt. Daten können über die Haupt-CPU zwischen verschiedenen Eingabe/Ausgabe-Einheiten der Einrichtung bewegt werden. Die I/O-Codes können verwendet werden, um vorbestimmte Kombinationen der Eingabe/Ausgabe-Einrichtungen auszudrücken, zwischen denen Daten übertragen werden können.
US-A-5,027,221 gibt ein digitales Bildaufzeichnungssystem mit einem IIT, einem IOT, einer Kompressor/Dekompressor-Anordnung, einem Controller und einer Speichereinheit an. Das IIT und das IOT sind über einen ersten Bus mit dem Controller verbunden, so daß die Scan- und Druckraten des Aufzeichnungssystems durch den Controller gesteuert werden können, während der Kompressor und der Dekompressor über einen zweiten Bus mit dem Controller verbunden sind, so daß die Kompression-/Dekompressionsraten durch den Controller gesteuert werden können. Die Speichereinheit kommuniziert mit dem IIT und dem Kompressor, um das vorübergehende oder langzeitliche Speichern durch die IIT erzeugten Daten zu erlauben.
US-A-5,038-218 gibt eine digitale Kopiereinrichtung an, die einen Bildprozessor umfaßt, der mit einer Vielzahl von Eingabeeinrichtungen und mit einer Vielzahl von Ausgabeeinrichtungen verbunden ist. Jede Eingabeeinrichtung wird selektiv über einen Eingabeselektor mit dem Bildprozessor verbunden, während jede Ausgabeeinrichtung selektiv über einen Ausgabeselektor mit dem Bildprozessor verbunden wird. Der Bildprozessor umfaßt eine Hauptsteuerschaltung, wobei die Hauptsteuerschaltung mit dem Eingabeselektor und dem Ausgabeselektor sowie mit einem DMAC, einem Speicherbereich, einer Vielzahl von Bildmanipulationseinrichtungen und einer Vielzahl von Eingabe-/Ausgabeeinrichtungen kommuniziert.
Die folgenden Patente betreffen allgemein elektronische Reprographiesysteme und können für die vorliegenden Erläuterungen relevant sein.
US-A-4,169,275 und US-A-4,205,350 geben jeweils ein Reproduktions-Scansystem mit einem Zwischenspeicher zwischen der Eingabe- und der Ausgabe-Scanstation an, wobei ein Dokument in einer ersten und in einer zweiten Richtung gescannt wird, wobei die erste Richtung orthogonal zu der zweiten Richtung ist und wobei die elektrischen Signale Information zu dem gescannten Dokument wiedergeben, das in einem Zwischenspeicher gespeichert ist. Die im Zwischenspeicher gespeicherte Information kann ausgelesen und auf einem Reproduktionsmedium reproduziert werden.
US-A-4,672,186 gibt ein Dokument-Scansystem an, das gedruckte Dokumente für das folgende Speichern, Abrufen und Manipulieren scannt. Ein Computer stellt eine Schnittstelle mit einem Computer-I/O-Bus und mit einer Druckerschnittstelle her. Der Computer steuert auch den Betrieb eines Bildterminal-Subsystems über eine Pufferschnittstelle und einen synchronen Datenverbindungs-Steuermaster. Ein Transportsystem mit Hochgeschwindigkeit wird verwendet, um einzelne Dokumente durch die Bilderfassungsstationen, die Maschinen- Leseeinrichtungen, die Codierer und Sortierer zu leiten.
Mit der Einführung von elektronischen Reprographiesystemen, steigt der Bedarf nach Multifunktionaltität ständig an. Zum Beispiel gibt die bereits oben genannte US-A-5,038,218 einen Personalcomputer, eine Faxeinrichtung und eine Bildleseeinrichtung an, die selektiv über einen Eingangsselektor mit einem einzigen Bus eines Bildprozessors verbunden sind. US-A- 4,897,735 (Oneda, 30. Januar 1990) gibt auch ein elektronisches Reprographiegerät an, in dem mehrere Eingabe-/Ausgabegeräte wie ein Diskettenlaufwerk, ein Scanner und ein Drucker mit einem einzigen Bus verbunden sind. In einer Anordnung wie der in diesen zwei Patenten beschriebenen, kann die Datenbewegung verbessert werden, indem unter anderem Daten miteinander verschachtelt werden oder die Busgröße erhöht wird. Beide Ansätze sind unvorteilhaft. Wenn eine Verschachtelung verwendet wird, kann ein Datenverlust auftreten, wenn die Datenmenge so groß wird, daß der Bus sie nicht mehr verarbeiten kann. Bei Verwendung eines Busses mit einer relativ großen Breite können mehr Daten gehandhabt werden, wobei derartige Busse jedoch teuer und rauschend sein können. Die oben genannte US-A-5,016,114 gibt eine Anordnung an, in der eine Vielzahl von Eingabe- /Ausgabeeinrichtungen mit einer Vielzahl von Bussen verbunden ist. Diese Anordnung funktioniert jedoch ähnlich wie ein System mit einem einzigen Bus, weil die Busse mit ihren entsprechenden Komponenten nicht unabhängig voneinander zu arbeiten scheinen.
Um eine größere Kosteneffizienz zu erreichen, wurde vorgeschlagen, eine Architektur zu verwenden, die einen Hauptprozessor und einen Koprozessor verwendet. Die folgenden Patente betreffen allgemein Computer und insbesondere Koprozessoren, die für die Verwendung zusammen mit Hauptprozessoren ausgebildet sind.
US-A-4,833,596 gibt ein System und ein Verfahren zum Steuern der Anzeige von Daten in einem Datenverarbeitungssystem an. Das System umfaßt einen Hauptprozessor, ein Speichersubsystem und ein Eingabe-/Ausgabesubsystem. Das Eingabe-/Ausgabesubsystem umfaßt einen I/O-Kanalcontroller zum Handhaben des Verkehrs auf einem I/O-Bus mit einem damit verbundenen Koprozessor und einer Vielzahl von I/O-Geräten, einschließlich von Anzeigegeräten mit einem verschieden reservierten I/O-Adreßraum. Das System und das Verfahren erlauben es, daß die durch den Hauptprozessor des Systems verarbeiteten Daten und die durch den Koprozessor des Systems verarbeiteten Daten individuell oder gemeinsam auf den Anzeigeeinrichtungen angezeigt werden.
US-A-4,920,481 gibt ein System mit einer Architektur an, die derjenigen des Xerox-Gerätes 6085 ähnlich ist. Das System umfaßt einen Hauptprozessor, eine Anzeige-/Speichersubsystem und ein Eingabe-/Ausgabeprozessor-(IOP = Input/Output Processor)-Subsystem. Das IOP-Subsystem umfaßt einen Bus, mit dem eine Vielzahl von Eingabe-/Ausgabeeinrichtungen über entsprechende Controller verbunden sind. Einer der Controller ist ein starrer Plattencontroller, der über einen DMA-Controller mit dem Bus verbunden ist, um die Datenbewegung zu vereinfachen. Die Controller werden durch einen IOP bedient, der Zugriff auf lokale Speicherbereiche hat. Außerdem ist ein PC-Emulator mit dem Bus verbunden und ist eine Buszuteilungseinrichtung mit dem IOP verbunden. Vorzugsweise ist die Buszuteilungseinrichtung dafür ausgebildet, Anforderungen von unter anderem dem DMA-Controller, dem IOP und dem PC-Emulator zu gewähren.
Dem in US-A-5,016,114 angegebenen System scheint es an Flexibilität zu mangeln, da es nur einen Prozessor verwendet, um viele verschiedene Aufgaben zu erfüllen. Zum Beispiel muß der Prozessor des '114-Patentes eine Zeitauslösung nehmen, um den DMAC für jede Datenübertragung zwischen dem Bitmapspeicher und dem Pufferspeicher zu programmieren. Während dieser Zeit kann die MPU keine Bilddaten verarbeiten, so daß die Bildverarbeitung temporär angehalten werden muß.
Während das System US-A-4,920,481 einen hohen Grad an Flexibilität gewährt und gut für seinen vorgesehenen Zweck geeignet ist, ist es nicht dafür ausgebildet, größere Datenmengen in dem IOP-Subsystem zu speichern, während gleichzeitig Daten im Hauptprozessor verarbeitet werden. Insbesondere sind die lokalen Speicherbereiche des IOP-Subsystems dem IOP zugewiesen und können keine größeren Bildmengen speichern. Wenn also der Hauptprozessor beschäftigt ist, müssen alle I/O-Geräte, die auf das Speichersubsystem zugreifen wollen, in einem Wartezustand warten. Ein derartiges Warten kann un praktisch für einen Benutzer sein, der auf den IOP-Bus zugreifen möchte. Außerdem ist die entsprechende Datenübertragung für ein bestimmtes Eingabe-/Ausgabegerät auf dem IOP- Bus in seiner Geschwindigkeit auf die Datenübertragungsrate des bestimmten Eingabe- /Ausgabegerätes begrenzt.
Unsere gleichzeitig anhängige europäische Patentanmeldung 92 308 882.7 (EP-A-540 176) beschreibt ein erweiterbares elektronisches Subsystem für ein Druckgerät und ist mit der vorliegenden Anmeldung verwandt.
Es wäre vorteilhaft, ein System vorzusehen, bei dem der Benutzer im wesentlichen gleichzeitig zu der Verarbeitung von Daten in einem Bildprozessor Daten in einen Koprozessor eingeben kann. Es wäre weiterhin vorteilhaft, den Koprozessor mit der Fähigkeit zu versehen, Daten effektiv und schnell zu dem Bildprozessor zu übertragen und Daten von demselben zu empfangen.
In Übereinstimmung mit der vorliegenden Erfindung ist ein verbessertes Druckgerät zum gleichzeitigen Verarbeiten eines ersten und eines zweiten Satzes von Bilddaten vorgesehen. Das Druckgerät umfaßt vorzugsweise einen Bildprozessor, der den ersten Satz von Daten verarbeiten kann, einen Systemspeicher, der dazu ausgebildet ist, den zweiten Satz von Daten zu speichern, sowie eine Einrichtung zum Übertragen von Bilddaten, Adressen und Steuerdaten. Sowohl der Bildprozessor wie der Systemspeicher sind mit der Übertragungseinrichtung verbunden. Außerdem ist eine Einrichtung angegeben, die den zweiten Satz von Bilddaten zwischen der Eingabe-/Ausgabeeinrichtung und dem Systemspeicher überträgt, während im wesentlichen gleichzeitig der erste Satz von Bilddaten im Bildprozessor verarbeitet wird. Die Übertragungseinrichtung überträgt den zweiten Satz von Bilddaten vorzugsweise in Antwort auf ein Signal von der Eingabe-/Ausgabeeinrichtung.
In Übereinstimmung mit einem Aspekt der angegebenen Ausführungsform der vorliegenden Erfindung sind eine Vielzahl von Eingabe-/Ausgabeeinrichtungen, von denen jede ein diskretes intelligentes Modul umfassen kann, mit der Übertragungseinrichtung verbunden. Außerdem kann der Systemspeicher dazu ausgebildet sein, wenigstens 2 MB von Bilddaten zu speichern.
In Übereinstimmung mit einem anderen Aspekt der angegebenen Ausführungsform der vorliegenden Erfindung umfaßt der Bildprozessor einen ersten Mikroprozessor, der dafür ausgebildet ist, die Bewegung des ersten Satzes von Daten im Bildprozessor selektiv zu steu ern, während die Übertragungseinrichtung einen zweiten Mikroprozessor umfaßt, der dafür ausgebildet ist, die Bewegung des zweiten Satzes von Bilddaten zwischen dem zweiten Mikroprozessor, dem Eingabe-/Ausgabegerät und dem Systemspeicher selektiv zu steuern. Außerdem umfaßt die Übertragungseinrichtung in einer bevorzugten Ausführungsform weiterhin eine Vorrichtung für den direkten Speicherzugriff, um Datenübertragungen zwischen dem Eingabe-/Ausgabegerät und dem Systemspeicher unabhängig von dem zweiten Mikroprozessor auszuführen.
In Übereinstimmung mit einem weiteren Aspekt der angegebenen Ausführungsform der vorliegenden Erfindung umfaßt das Druckgerät weiterhin eine jeweils mit dem Bildprozessor, dem zweiten Mikroprozessor und der Direktspeicherzugriffseinrichtung verbundene Zuteilungseinrichtung, die dem Bildprozessor, dem zweiten Mikroprozessor oder der Direktspeicherzugriffseinrichtung den Zugriff auf die Übertragungseinrichtung zuteilt, wenn die Zuteilungseinrichtung im wesentlichen gleichzeitig Anforderungssignale vom Bildprozessor, dem zweiten Mikroprozessor und/oder der Direktspeicherzugriffseinrichtung empfängt. In einem Beispiel kann die Zuteilungseinrichtung programmiert werden, um die Zuteilungs-Zeitintervalle zu optimieren, und/oder ist mit dem Systemspeicher synchronisiert, um Ein-Zyklus- Datenübertragungen zu erlauben.
In Übereinstimmung mit einem weiteren Aspekt der angegebenen Ausführungsform der vorliegenden Erfindung umfaßt der Bildprozessor einen Vielzweckbus, wobei der Vielzweckbus mit der Übertragungseinrichtung verbunden ist und dafür ausgebildet ist, den ersten Satz von Bilddaten über dieselbe zu übertragen. Außerdem ist eine Eingabeeinrichtung mit dem Vielzweckbus verbunden, um den ersten Satz von Daten zu übertragen, und ist ein zweiter Systemspeicher mit dem Vielzweckbus verbunden, um den ersten Satz von Bilddaten von der Eingabeeinrichtung zu empfangen. Schließlich umfaßt der Bildprozessor eine mit der Eingabeeinrichtung und dem zweiten Systemspeicher verbundene Einrichtung zum Puffern des ersten Satzes von Bilddaten, wenn dieser von der Eingabeeinrichtung zum zweiten Systemspeicher übertragen wird. Vorzugsweise kommuniziert der erste Systemspeicher mit dem zweiten Systemspeicher, so daß der zweite Satz von Bilddaten zwischen dem ersten Systemspeicher und dem zweiten Systemspeicher übertragen werden kann, während im wesentlichen gleichzeitig der erste Satz von Bilddaten aus der Eingabeeinrichtung in der Puffereinrichtung gepuffert wird.
Ein Koprozessor und ein Verfahren in Übereinstimmung mit der vorliegenden Erfindung sind jeweils in den Ansprüchen 1 und 10 angegeben.
Dem Fachmann sollten die zahlreichen Vorteile der vorliegenden Erfindung deutlich sein.
Ein Vorteil der vorliegenden Erfindung besteht darin, daß die Effizienz des Bildprozessors maximiert wird. Insbesondere puffert der Koprozessor Eingabe-/Ausgabekarten mit langsamen Datenübertragungsraten, so daß Daten von derartigen Einrichtungen in einem Blockmodus zwischen dem Koprozessor und dem Bildprozessor übertragen werden können. Dementsprechend braucht der Bildprozessor keine Zeit für das Übertragen von Daten zu oder das Empfangen von Daten von den Eingabe-/Ausgabekarten zu verschwenden. Weiterhin wird ein hoher Grad von Parallelität zwischen dem Bildprozessor, dem Koprozessor und den Eingabe-/Ausgabekarten erreicht. Wenn schließlich der Bildprozessor und der Koprozessor jeweils einen ersten und einen zweiten Prozessor umfassen, dann muß der Bildprozessor jedesmal für den Koprozessor "babysitten", wenn der Koprozessor Daten unabhängig vom Bildprozessor verarbeiten will.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß der Koprozessor einen effizienten Aufbau aufweist. Wenn er zu dem Bildprozessor hinzugefügt wird, ermöglicht der Koprozessor einen modularen Aufbau, der die Grundmerkmale des Druckgerätes erweitert, um ein breites Band von Anforderungen in einer einfach zu konfigurierenden Weise zu erlauben. Zum Beispiel können viele verschiedene Eingabe-/Ausgabekarten mit dem Koprozessor verbunden werden, wobei deren Betrieb für den Bildprozessor transparent ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß der Koprozessor multifunktional ist. In einem Beispiel weist der Koprozessor einen Prozessor auf, der interne Aufgaben unabhängig von den Datenübertragungen im Koprozessor erfüllen kann. In einem anderen Beispiel umfaßt jede Eingabe/Ausgabekarte (IOC = Input/Output Card) im Koprozessor ein diskretes intelligentes Modul, so daß jede IOC in der Lage ist, einen Großteil ihres "Haushalts" zu erledigen. In einem weiteren Beispiel kann eine Bildmanipulation im Koprozessor vorgenommen werden, während Daten zwischen einer beliebigen Eingabe-/Ausgabekarte und dem Systemspeicher des Koprozessors übertragen werden.
Diese und andere Aspekte der vorliegenden Erfindung werden durch die folgende Beschreibung verdeutlicht, die mit Bezug auf die beigefügten Zeichnungen eine bevorzugte Ausführungsform der vorliegenden Erfindung darstellt. Es zeigen:
Fig. 1 ein schematisches Blockdiagramm eines Druckgerätes mit einem Bildprozessor und einem Koprozessor,
Fig. 2 eine schematische Teilschnittansicht des Druckgerätes,
Fig. 3A und 3B zusammen ein schematisches Blockdiagramm des Druckgerätes,
Fig. 4 eine Teilansicht von Fig. 3A und 3B,
Fig. 5 ein schematisches Blockdiagramm eines in Fig. 3A und 4 gezeigten Speicherzugriffregisters (MAR),
Fig. 6 eine Teilansicht der Darstellung von Fig. 3A-3B und 13,
Fig. 7 ein Zustandsdiagramm einer in Fig. 3A, 4 und 6 gezeigten Bildbuszuteilungseinrichtung,
Fig. 8 ein Zeitdiagramm, das einen beispielhaften Fall des Betriebs der Buszuteilungseinrichtung zeigt,
Fig. 9 ein Zeitdiagramm, das einen beispielhaften Fall des Betriebs des Bildprozessors und des Koprozessors zeigt,
Fig. 10 ein Zeitdiagramm, das die Verwendung eines Adreßzählers zum Erzeugen von Adressen für einen Seitenpuffer darstellt,
Fig. 11 eine schematische Darstellung, die zeigt, wie zwei Adreßzähler als eine Zweizeigereinrichtung für den Seitenpuffer verwendet werden kann, und
Fig. 12 ein Zeitdiagramm, das die Verwendung der Zweizeigereinrichtung von Fig. 11 darstellt,
Fig. 13 ein schematisches Blockdiagramm des Koprozessors des Druckgerätes,
Fig. 14 ein schematisches Blockdiagramm einer Lokalnetz-Anordnung, die in Verbindung mit dem Koprozessor verwendet wird,
Fig. 15A-15B ein Zustandsdiagramm einer in Fig. 13 gezeigten Zuteilungseinrichtung,
Fig. 16A ein schematisches Blockdiagramm einer Anordnung, die zum Implementieren einer Doppelzyklus-Datenübertragung verwendet wird,
Fig. 16B ein schematisches Blockdiagramm einer Anordnung, die zum Implementieren einen Einzyklus-Datenübertragung verwendet wird,
Fig. 16C ein Zeitdiagramm, das die Einzyklus-Datenübertragung von Fig. 16B darstellt, und
Fig. 17 ein Zeitdiagramm, das beispielhafte Fälle einer Bilddatenübertragung im Koprozessor und einer Bilddatenübertragung zwischen dem Bildprozessor und dem Koprozessor darstellt.
Im folgenden wird auf die Zeichnungen, in denen gleiche Bezugszeichen in den verschiedenen Ansichten identische oder entsprechende Teile angeben, und insbesondere auf Fig. 1 und 2 Bezug genommen, die eine beispielhafte Druckvorrichtung 10 zum Verarbeiten von Bilddaten in Übereinstimmung mit der Lehre der vorliegenden Erfindung zeigt. Allgemein umfaßt die Druckvorrichtung 10 ein Bildeingabeterminal (IIT = Image Input Terminal) 12, ein Bildausgabeterminal (IOT = Image Output Terminal) 14, einen Bildprozessor (VP = Video Processor) 16 und einen Eingabe-/Ausgabe-Koprozessor (IOCP = Input/Output Coprocessor) 300. In Fig. 2 sind das IIT 12, das IOT 14 und der VP 16 in einem digitalen Kopiergerät gezeigt. Dem Fachmann sollte jedoch deutlich sein, daß das Konzept der Druckvorrichtung 10 auf viele verschiedene Typen von Geräten angewendet werden kann, die eine Scaneinrichtung in Verbindung mit einer Druck- oder Ausgabeeinrichtung verwenden.
Zum Eingeben von Bilddaten umfaßt das IIT 12 (Fig. 2) einen Scanbereich mit einer automatischen Dokumenthandhabungseinrichtung (ADH = Automatic Document Handler) 20 zum automatishen und sequentiellen Plazieren von einem oder mehreren Dokumenten 21 auf eine transparente Auflagefläche 22. In einem Beispiel wird das zu scannende Dokument 21 durch die Dokumenthandhabungseinrichtungen 26, 27 aus einem Dokumentschacht 24 für das Scannen auf der Auflagefläche 22 plaziert. Auf das Scannen folgend wird das Dokument 21 zu dem Dokumentschacht zurückgebracht. Es ist eine bestimmte Dokumenthandhabungseinrichtung gezeigt, wobei dem Fachmann jedoch deutlich sein sollte, daß statt dessen verschiedene andere Typen von Dokumenthandhabungseinrichtungen verwendet werden können oder aber die Dokumente manuell auf die Auflagefläche gelegt werden können.
In der bevorzugten Ausführungsform verwendet der Scanbereich des IIT 12 eine oder mehrere lineare Scananordnungen 30, wobei die Anordnungen 30 ladungsgekoppelte Einrichtungen (CCDs = Charge Coupled Devices) umfassen können, die durch einen Wagen 32 unter der Auflagefläche in Beziehung zu derselben gehalten werden. Um ein auf der Auflagefläche 22 plaziertes Dokument zu scannen, kann der Wagen 32 durch eine Reziprokbewegungseinrichtung 34 hin und her bewegt werden, die der in US-A-4,387,636 (Daniele et al.) angegebenen Reziprokbewegungseinrichtung ähnlich ist. Eine geeignete Linse 36 ist vorgesehen, um die Anordnungen 30 auf ein zeilenartiges Segment auf der Auflagefläche 22 und die darauf liegenden Dokumente zu fokussieren. Eine geeignete Lampe 38 beleuchtet das Dokument während des Scannens.
Wie in Fig. 3A und 4 gezeigt, sehen die Anordnungen 30 elektrische Bilddaten oder Pixel vor, die das gescannte Dokumentbild wiedergeben und über eine geeignete IIT-Schnittstelle 42 in den VP 16 eingegeben werden. Dabei ist zu beachten, daß die Bilddaten für einen anderen Zweck als das Kopieren verwendet werden können, zum Beispiel können die Bilddaten über einen Kommunikationskanal (nicht gezeigt) zu einer anderen Lokation übertragen oder gespeichert werden usw. In der bevorzugten Ausführungsform umfaßt die Schnittstelle 42 verschiedene Sender/Empfänger und eine geeignete Steuerlogik, die dafür ausgebildet ist, einen Daten-/Steuerfluß zwischen dem IIT 12 und dem VP 16 vorzusehen. In der bevorzugten Ausführungsform sieht die Schnittstelle 42 einen 8 Bit breiten Bilddatenbus 44 vor, der eine konstante Übertragungsrate von 4 MByte/s aufweist.
Die Bilddaten werden vom VP 16 -- der Aufbau und der Betrieb des VP 16 werden weiter unten ausführlicher erläutert -- über eine IOT-Schnittstelle 46 zu dem IOT 14 übertragen. Außerdem ist der VP 16 mit einem Eingabe-/Ausgabe-Koprozessor (IOCP) 300 verbunden, dessen Aufbau und Betrieb weiter unten ausführlicher erläutert werden. Wie in Fig. 1 gezeigt, sieht das IOT 46 Bilddaten und Steuersignalpfade zwischen dem IOT 14 und dem VP 16 vor und umfaßt auch zwei Scanzeilen tiefe Pingpong-Puffer (nicht gezeigt), die vorzugsweise zwei 2K · 8 SRAMs sind. in der bevorzugten Betriebsform werden die Bilddaten mit Hilfe einer Byteuhr (nicht gezeigt) aus der IOT-Schnittstelle 46 getaktet. Mit Bezug auf insbesondere Fig. 2 wird im folgenden der Aufbau und der Betrieb des IOT 14 ausführlicher beschrieben. Das IOT 14 umfaßt einen Rasterausgabescanner (ROS = Raster Output Scanner) 50 mit einer geeigneten Quelle für hochintensives Licht, wie etwa einem Laser 52, der in Übereinstimmung mit dem Inhalt der Bilddaten etwa durch einen akustooptischen Modulator 54 moduliert wird, um Bildstrahlen der nullten und ersten Ordnung vorzusehen. Der Bildstrahl wird bei einer Belichtungsstation 58 durch ein Scanpolygon 60 über einen Photorezeptor 56 gescannt, um den zuvor aufgeladenen Photorezeptor 56 zu belichten und ein elektrostatisches Latenzbild des Dokuments zu erzeugen, das durch die Bildsginale an den Modulator 54 wiedergegeben wird. Geeignete Einrichtungen (nicht gezeigt) werden verwendet, um den Strahl auf den Photorezeptor 56 zu fokussieren.
Die in Fig. 2 dargestellte Druckvorrichtung 10 verwendet eine entfernbare Verarbeitungskassette 64, die in der Richtung des Pfeils 66 in den Hauptgeräterahmen eingesteckt und wieder aus demselben entfernt werden kann. Die Kassette 64 umfaßt den Photorezeptor 56, der in einem Beispiel ein bandartiges Glied 68 umfaßt, wobei die Peripherie des bandartigen Gliedes 68 mit einem geeigneten photoleitenden Material 70 beschichtet ist. Das Band 68 ist in geeigneter Weise für die Drehung in der Kassette 64 um eine angetriebene Transportwalze 72 und eine Mitläuferwalze 74 befestigt und bewegt sich in der durch die Pfeile an der Innenseite des Bandes angegebenen Richtung, um die bildtragende Oberfläche darauf entlang einer Vielzahl von xerographischen Entwicklungsstationen zu bewegen. Eine geeignete Antriebseinrichtung wie ein Motor (nicht gezeigt) ist vorgesehen, um die Bewegung der verschiedenen miteinander zusammenarbeitenden Gerätekomponenten anzutreiben und zu koordinieren, wobei eine getreue Wiedergabe der ursprünglich eingegebenen Szeneninformation auf einem Blatt aus einem Endträgermaterial 76, wie etwa Papier oder ähnlichem aufgezeichnet wird.
Zu Beginn bewegt das Band 68 die photoleitende Oberfläche 70 durch eine Aufladungsstation 78, in der das Band 68 gleichmäßig mit einer elektrostatischen Ladung aufgeladen wird, die vor der Bilderzeugung in bekannter Weise durch einen Ladungskorotron 80 auf der photoleitenden Oberfläche 70 aufgetragen wird. Danach wird das Band 68 zu der Belichtungsstation 58 befördert, in der die aufgeladene photoleitende Oberfläche 70 durch ein zeilenweises Scannen des ROS 50 belichtet wird, wodurch die Ladung selektiv in den mit Licht belichteten Bereichen abgeleitet wird, um das ursprünglich eingegebene Bild in der Form eines elektrostatischen Latenzbildes aufzuzeichnen. Die Geschwindigkeit des Scanwagens 32 und die Geschwindigkeit des Bandes 68 sind synchronisiert, um eine getreue Wiedergabe des Originaldokuments vorzusehen.
Nach der Belichtung des Bandes 68 wird das auf der photoleitenden Oberfläche 70 aufgezeichnete elektrostatische Latenzbild zu einer Entwicklungsstation 82 befördert, in der Entwickler auf die photoleitende Oberfläche 70 des Bandes 68 gebracht wird, um das Latenzbild sichtbar zu machen. Die Entwicklungsstation 82 umfaßt ein magnetisches Bürstenentwicklungssystem, das eine Entwicklungswalze 86 umfaßt, die eine magnetisierbare Entwicklermischung mit groben magnetischen Trägerkörnchen und farbigen Tonerpartikeln verwendet.
Die Blätter 76 des Endträgermaterials werden in einem Stapel auf einem vertikal bewegbaren Stapelhaltefach gehalten. Wenn der Stapel in der gehobenen Position ist, zieht die als Blattrenner dienende segmentierte Einzugswalze 90 einzelne Blätter von dem Stapel zu dem Ausrichtungs-Quetschwalzenpaar 92 ein. Das Blatt 76 wird dann in korrekter Ausrichtung mit dem Bild auf dem Band zu einer Übertragungsstation 94 befördert, und das entwickelte Bild auf der photoleitenden Oberfläche 70 wird in der Übertragungsstation 94 in Kontakt mit dem Blatt 76 aus Endträgermaterial gebracht, wobei das Tonerbild mit Hilfe eines Übertragungskorotrons 96 von der photoleitenden Oberfläche 70 auf die Kontaktseite des Blattes 76 aus Endträgermaterial übertragen wird. Auf die Übertragung des Bildes folgend wird das Endträgermaterial 76 aufgrund der Steifheit des Trägermaterials 76 beim Umlaufen um die Mitläufermralze 74 vom Band 68 getrennt und dann zu der Fixierstation 98 befördert, in der die Fixerwalze 100 das übertragene Pulverbild auf dem Blatt 76 fixiert. Nach dem Fixieren des Tonerbildes auf dem Blatt 76, wird das Blatt 76 durch die Ausgabewalzen 102 in das Blattstapelfach 104 befördert.
Obwohl der Großteil des Tonerpulvers auf das Endträgermaterial 76 übertragen wird, bleibt unweigerlich etwas restlicher Toner auf der photoleitenden Oberfläche 70, nachdem das Tonerpulverbild auf das Endträgermaterial übertragen wurde. Die nach der Übertragungsoperation auf der photoleitenden Oberfläche verbleibenden Tonerpartikeln werden an einer Reinigungsstation 108 vom Band 70 entfernt, wobei die Reinigungsstation 108 eine Reinigungsklinge 110 umfaßt, die das Band 68 schabend kontaktiert und in einem Reinigungsgehäuse 112 enthalten ist, wobei das Reinigungsgehäuse 112 eine Reinigungsdichtung umfaßt, die mit der stromaufwärts gelegenen Öffnung des Reinigungsgehäuses 112 verbunden ist. Alternativ dazu können die Tonerpartikeln durch eine aus dem Stand der Technik bekannte Reinigungsbürste mechanisch von der photoleitenden Oberfläche entfernt werden. Im folgenden wird der Aufbau des VP 16 ausführlicher mit Bezug Fig. 3A und 3B erläutert. Der VP 16 umfaßt ein Eingabenetz 116, ein erstes Speicherschnittstellennetz 118, ein Speichernetz 120, ein Computernetz 122 und ein zweites Speicherschnittstellennetz 124. Das Eingabenetz 116 umfaßt einen Multiplexer (MUX) 126 und eine Benutzerschnittstelle (UI = User Interface) 130, die mit einer geeigneten UI-Logikschaltung 132 verbunden ist. Ein 16-Bit-Bus 134 ermöglicht die Kommunikation des MUX 126 und der UI-Logikschaltung 132 mit dem Computernetz 122. Außerdem kommuniziert der 8-Bit-Bilddatenbus 44 mit dem MUX 126 und der UI-Logikschaltung 132. In einem Beispiel umfaßt die UI 130 eine herkömmliche Steuerschaltung, die mit einer Kathodenstrahlröhre (CRT) verbunden ist und dafür ausgebildet ist, in bekannter Weise eine Operation der Druckvorrichtung 10 einzuleiten.
Das erste Speicherschnittstellennetz 118 (Fig. 3) umfaßt einen über eine geeignete Steuerlogikschaltung 140 mit dem Computernetz 122 verbundenen Kompressor 138, eine Direktspeicherzugirff-(DMA)-Schaltung 142, eine Bildbuszuweisungseinrichtung 144 und einen Blockpuffer 146. In der bevorzugten Ausführungsform umfaßt der Kompressor 138 herkömmliche Komponenten, die für die Verwendung mit dem in US-A-4,559,563 (Joiner, Jr.) ("'563-Patent") angegebenen adaptiven Algorithmus verwendet werden können. Außerdem kann die Steuerlogik 140 eine bekannte I/O-Einrichtung wie etwa den 8255-I/O-Port von Intel, Corp. umfassen. Eine Aufgabe des Kompressors 138 besteht darin, die Rate zu maximieren, mit der Daten zum Speichernetz 120 übertragen werden können. In der bevorzugten Betriebsform können Komprimierungsraten von bis zu 30 : 1 erreicht werden.
In der bevorzugten Ausführungsform ist der Kompressor 138 mit dem Blockpuffer 146 zu einem integrierten adaptiven Kompressor (IAC = Integrated Adaptive Compressor) 148 verbunden. Der dargestellte Blockpuffer 146 von Fig. 3 ist ein "First-In-First-Out"-FIFO-Puffer mit einer Kapazität von 64 Byte, wobei jedoch in anderen Ausführungsformen Ping-Pong- Puffer, wie die in der IOT-Schnittstelle 46 verwendeten, anstelle des FIFO-Blockpuffers 146 verwendet werden können. Die über den Bus 44 in den IAC eingegebenen 8-Bit-Bytes können auf herkömmliche Weise zu 16-Bit-Bytes für die Übertragung zum Speicherbereich 120 kombiniert werden. Der IAC 148 ist über eine Steuerleitung 150 mit der DMA-Schaltung 142 verbunden und ist über eine Anforderungsleitung 152 mit der Bildbuszuteilungseinrichtung (IBA = Image Bus Arbiter) 144 verbunden.
Die Bilddaten in der Form von 16-Bit-Bytes werden über einen bidirektionalen 16-Bit-Bildbus 154 durch das Speichernetz 120 übertragen. Die Übertragung der Bilddaten vom IAC 148 wird unter Verwendung der DMA-Schaltung 142 bewerkstelligt. Wie in Fig. 4 gezeigt, umfaßt die DMA-Schaltung 142 ein Speicherzugriffsregister (MAR = Memory Access Register) 156 und eine Steuerlogikschaltung 158, wobei die Steuerlogikschaltung 158 dafür ausgebildet ist, Bilddaten zu und von I/O-Komponenten, wie etwa dem IAC 148, zu übertragen. Wie weiter unten ausführlicher erläutert wird, wird die Programmierung des MAR 156 unter Verwendung des Computernetzes 122 und insbesondere mit Hilfe einer CPU oder einer MPU 160 vorgenommen. In der in Fig. 4 dargestellten Ausführungsform ist das MAR 156 mit der Steuerlogikschaltung 158 zusammengepackt, wobei das MAR 156 (Fig. 3 und 5) über einen Datenbus 162 (PD00-PD15) mit der CPU 160 verbunden ist. Zusätzlich sind das MAR 156 und die Steuerlogikschaltung 158 über entsprechende Steuerleitungen 163, 164 mit der Bildbuszuteilungseinrichtung 144 verbunden.
Wie weiterhin in Fig. 3 und 4 gezeigt, umfaßt das Speichernetz 120 einen Speicherbereich 166 mit einem Seitenpuffer 168, wobei der Seitenpuffer 168 über einen 24-Bit-Adreßbus 170 mit dem MAR 156 und über eine Steuerleitung 172 mit der Steuerlogikschaltung 158 verbunden ist. Wie weiter unten ausführlicher erläutert wird, können Lesesignale, Schreibsignale und andere entsprechende Seitenpuffer-Steuersignale über die Steuerleitung 172 in Antwort auf durch die IBA 144 zu der Steuerlogikschaltung 158 übertragene Befehle übertragen werden.
Im folgenden wird der Aufbau des MAR 156 insbesondere mit Bezug auf Fig. 5 ausführlicher beschrieben. Das dargestellte MAR 156 umfaßt einen ersten Adreßzähler 178 und einen zweiten Adreßzähler 180, wobei beide Zähler 178, 180 selektiv über einen 2 : 1-MUX 181 mit dem Adreßbus 170 verbunden werden, wobei der MUX 181 einen Dreizustände-Ausgang aufweist. Außerdem sind ein vorladbarer 24-Bit-Vergleicher 182 und ein vorladbarer 24-Bit- Vergleicher 184 jeweils mit den Adreßzählern 178, 180 verbunden. Jeder der Vergleicher 182, 184 ist dafür ausgebildet, die Beginn- und Endeadressen des mit ihm verbundenen Adreßzählers zu setzen.
In der bevorzugten Ausführungsform ist jeder der Zähler 178, 180 und der Vergleicher 182, 184 über einen geeigneten Bus 192 mit einer MPU-Schnittstelle 186, einem Steuerregister 188 sowie mit einer Taktausgabe-ISteuerlogikschaltung 190 verbunden. Wie in Fig. 5 gezeigt, umfaßt die MPU-Schnittstelle 186 vorzugsweise verschiedene Steuerleitungen, die die Steuerung des MAR 156 durch die CPU 160 erlauben. Zum Beispiel können vier Adreßleitungen PA1 bis PA4 verwendet werden, um jedes interne Register des MAR 156 zu setzen, während bidirektionale 16-Bit-Datenbusleitungen 162 verwendet werden können, um Steuerdaten für das Steuerregister 188 vorzusehen. Außerdem ist das Steuerregister 188 in zwei Bereiche unterteilt, wobei ein Bereich für den ersten Zähler 178 und der andere Bereich für den zweiten Zähler 180 vorgesehen ist. Schließlich kann die Taktausgabe-/Steuerlogikschaltung 190, die eine Taktrate bis zu 32 MHz ausgeben kann, auswählen, welcher Zähler 178 oder 180 auf den Adreßbus 170 gegeben wird, um die aufeinanderfolgenden Adressen zu zählen.
Wie wiederum in Fig. 3A und 3B gezeigt, kann ein Speicher mit dynamischem Direktzugriff (DRAM = Dynamic Random Access Memory) als Seitenpuffer 168 verwendet werden. Vorzugsweise weist der Seitenpuffer 168 4 MBytes DRAM auf. Dem Fachmann sollte deutlich sein, daß ein DRAM eine relativ kostengünstige Alternative zu seinem statischen RAM ist. Wenn ein DRAM verwendet wird, ist ein periodisches Auffrischen durch zum Beispiel eine herkömmliche Auffrisch-Steuereinrichtung ("RF-Controller") 196 erforderlich, wobei die Einrichtung 196 mit dem Seitenpuffer 168 verbunden sein kann. Der RF-Controller 196 kommuniziert über die Anforderungsleitung 200 mit der IBA 144 und über die Steuerleitung 202 mit der Steuerlogikschaltung 158.
In den Ausführungsformen, in denen große Datenmengen im Speicherbereich 166 gespeichert werden sollen, ist ein Plattenlaufwerkmodul 204 auf dem Bilddatenbus 154 vorgesehen. Das Plattenlaufwerkmodul 204 umfaßt ein Plattenlaufwerk 206, etwa ein "Winchester"-Festplattenlaufwerk mit einer Kapazität von 50 MByte, das mit einem Plattenlaufwerk- Controller ("DDC" = Disk Drive Controller) 208 verbunden ist. In der bevorzugten Ausfüh rungsform kommuniziert das Modul 204 über den Bilddatenbus 154 mit dem Seitenpuffer 168 sowie über den Bildbus 154 und einen Zwischenbus 210 mit dem Computernetz 122. Außerdem ist der Plattenlaufwerk-Controller 208 über die Anforderungsleitung 212 mit der IBA 144 und über die Steuerleitung 214 mit der Steuerlogikschaltung 158 verbunden. Das zweite Speicherschnittstellennetz 124 umfaßt einen Blockpuffer 216, einen Dekompressor 218 und einen 8-Bit-Rohdaten-Bypassbus 220. In der bevorzugten Ausführungsform entspricht der Blockpuffer 216 strukturell dem Blockpuffer 146 und ist der Dekompressor 218 Teil desselben IC-Pakets wie der Kompressor 138. Wie der IAC 148 ist der Blockpuffer 216 vorzugsweise mit dem Dekompressor 218 verbunden, um einen integrierten adaptiven Dekompressor (IAD = Integrated Adaptive Decompressor) 222 zu bilden. Der IAD 222 ist über die Anforderungsleitung 224 mit der IBA 144 und über die Steuerleitung 226 mit der Steuerlogikschaltung 158 verbunden. Die Ausgabe des Blockpuffers 216 ist vorzugsweise 8-Bit groß, und der Dekompressor 218 liegt an einem 8-Bit-Datenbus 230. Die Ausgabe des Dekompressors 184 kann zu der IOT-Schnittstelle 46 übertragen werden, um auf bekannte Weise im ROS 50 gedruckt zu werden.
Das Computernetz 122 umfaßt die CPU 160, die mit einem 16-Bit-CPU-Bus 232 verbunden ist. In der bevorzugten Ausführungsform umfaßt die CPU einen Motorola 68020-Mikroprozessor, der mit einer Taktfrequenz von 10 MHz betrieben werden kann. Außerdem umfaßt der CPU-Bus 232 vorzugsweise einen 16 Bit breiten Datenbus, einen 23 Bit breiten Adreßbus und Steuerleitungen. Verschiedene Typen von Speichern, nämlich ein ROM 234, ein System-RAM 236 und ein EEPROM 238 sind jeweils mit dem CPU-Bus 232 verbunden, um die CPU 160 in bekannter Weise zu unterstützen. Eine lokale Unterbrechungs-/Zuteilungseinrichtung 240 sowie in Zähler/Timer-Bereich 242 sind mit dem CPU-Bus 232 verbunden, um die Verwaltung und den Betrieb des CPU-Busses 232 auf bekannte Weise zu erleichtern.
Dabei ist zu beachten, daß eine Eingabeeinrichtung oder Datenquelle 144, wie eine Workstation oder ein anderer Scanner mit dem CPU-Bus 232 verbunden sein kann, so daß gleichzeitig zu anderen I/O-Operationen Daten in den Speicherbereich 166 eingegeben werden können, um etwa Bilddaten im Blockpuffer 146 zu sammeln. Dem Fachmann sollte deutlich sein, daß wenn bestimmte Eingabeeinrichtungen 244 wie etwa eine Worstation mit dem CPU-Bus 232 verbunden sind, vorzugsweise eine geeignete Schnittstelle verwendet wird, um eine geeignete Verbindung herzustellen. Wie weiterhin in Fig. 3A und 3B gezeigt, kann die CPU 160 über eine asynchrone Empfangs-/Sende-(UART)-Einrichtung 246 mit dem IIT 12 verbunden sein. Bei der in Fig. 3 dargestellten Ausführungsform können die CPU 160 oder eine beliebige andere mit dem Bus 232 verbundene Einrichtung den CPU-Bus 232 und eine Anforderungsleitung 248 zu der IBA 144 verwenden, um den Zugriff auf den Bilddatenbus 154 anzufordern. Die CPU 160 ist über eine Steuerleitung 250 mit der Steuerlogikschaltung 158 verbunden.
Es ist zu beachten, daß die CPU 160 das "Gehirn" des VP 16 darstellt. Erstens dient die CPU 160 als ein Betriebssystem für den VP 16, weil sie unter anderem für die Systeminitialisierung, das "Haushalten", die Systemverwaltung und die Kommunikation mit den I/O- Einrichtungen verantwortlich ist. Insbesondere dient die CPU 160 als ein Diagnosewerkzeug für den VP 16 - sie überträgt Diagnosesignale über den MUX 126 und empfängt Rückmeldungssignale über die Busse 210, 232. Wie weiter unten ausführlicher beschrieben spielt die CPU 160 durch ihre Kommunikation über den Datenbus 162 mit der DMA 142 zweitens eine Hauptrolle bei der Vereinfachung der Datenübertragung. Drittens kann die CPU 160 Daten mit der UI 130 und/oder dem Seitenpuffer 168 austauschen, um Bilddaten zu manipulieren. Zum Beispiel weist die CPU 160 Register auf, in denen verschiedene bekannte digitale Operationen wie eine Auflösungsumwandlung und eine Datenrotation auf den Bilddaten vorgenommen werden können. Da die CPU 160 schließlich direkt über den Bus 210 mit dem Seitenpuffer 168 kommuniziert, kann die CPU 160 unabhängig vom IAC 148 Daten mit dem Seitenpuffer 168 austauschen. Folglich können Daten direkt zwischen dem Seitenpuffer 168 und der CPU 160 übertragen werden, während Bilddaten im Blockpuffer 146 gesammelt werden.
Um die Bandbreitenfähigkeit des Bilddatenbusses 154 zu optimieren, können Daten mit Hilfe der Transceiver 252 bis 254 selektiv zum und vom Seitenpuffer 168 übertragen werden. In einem Beispiel sind die Transceiver 252-254 über entsprechende Steuerleitungen 256 bis 258 mit der Steuerlogikschaltung 158 verbunden, so daß die Richtung jedes Transceivers 252 bis 254 und dementsprechend die Richtung des Datenflusses auf dem Datenbus 154 alternierend programmiert werden kann. Vorzugsweise umfaßt jeder der Transceiver einen bidirektionalen 74F245 Transceiver von Texas Instruments.
Wie oben genannt können die vom Seitenpuffer 168 zur IOT-Schnittstelle 46 übertragenen Bilddaten auf bekannte Weise gedruckt werden. Das Speichern von einer oder mehreren Seiten von Bilddaten vor dem Drucken kann jedoch eine Verzögerung beim Drucken verursachen. Um eine derartige Verzögerung zu beseitigen, umfaßt der VP 16 einen "Direktdatenbus" 260, wobei der Bus 260 die IIT-Schnittstelle 42 direkt mit der IOT-Schnittstelle 46 verbindet. Wenn die Eingangsrate des IIT 12 mit der Ausgangsrate des IOT 14 synchronisiert ist, können also leitungsweise synchrone Eingabe-/Ausgabeoperationen erreicht werden.
In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der VP 16 mit einem Eingabe-/Ausgabe-Koprozessor (IOCP) 300 verwendet (Fig. 13), der weiter unten ausführlicher beschrieben wird. In einem Beispiel kommuniziert der IOCP 300 über einen I/O-Bus 316 mit dem VP 16, wobei der UO-Bus 316 selektiv über eine I/O-Schnittstelle 317 mit dem Bus 232 (Fig. 3A) verbunden ist, wobei der Bus 232 wiederum über den Transceiver 253 eine Verbindung zu dem Bus 154 herstellt. Außerdem umfaßt der IOCP 300 einen CPU- Bereich 302, der unter anderem dem IOCP das selektive Kommunizieren mit dem VP 16 erlaubt, um auf den Bus 154 zugreifen zu können. Insbesondere ist der CPU-Bereich 302 über die Steuerleitung 304 mit der Steuerlogikschaltung 158 und über die Anforderungsleitung mit der IBA 144 verbunden.
Im vorstehenden wurden der Aufbau des VP 16 und die entsprechende Struktur des IOCP erläutert, so daß jetzt die sequentialisierende Rolle der IBA 144 besser verstanden werden kann. In der bevorzugten Ausführungsform wird die IBA durch eine Zustandsmaschine, nämlich durch eine programmierbare Anordnung wie die PAL 82S105 von Signetics Corporation implementiert. Fig. 6 zeigt die Beziehung der IBA 144 zu verschiedenen I/O-Komponenten sowie zu der Steuerlogik 158 und dem Seitenpuffer 168. Um auf den Bilddatenbus 154 und dementsprechend auf den Seitenpuffer (PB) 168 zuzugreifen, übertragen der IAC 148, die CPU 160, der RF-Controller 196, der Plattenlaufwerk-Controller (DDC) 208, der IAD 222 und der IOCP 300 Anforderungssignale über entsprechende Anforderungsleitungen 152, 248, 200, 212, 224 und 306 an die IBA 144.
In Antwort auf eine für die Verwendung mit der 82S105-Anordnung geeignete Software weist die IBA 144 die Reihenfolge zu, in der die oben genannten Komponenten auf den Bus 154 zugreifen können. Insbesondere veranlaßt die IBA 144 die Steuerlogikschaltung 158 dazu, ein entsprechendes Steuersignal über eine der Steuerleitungen 150, 202, 214, 226, 250 und 304 zu übertragen, um selektiv einer der oben genannten Komponenten den Zugriff auf den Bus 154 zu gewähren. Wenn die Steuerlogikschaltung 158 das entsprechende Steuersignal zu der ausgewählten I/O-Komponente überträgt, überträgt sie auch über die Steuerleitung 172 Information zu dem Seitenpuffer 168 bezüglich der Komponente, der der Zugriff auf den Bus 154 gewährt wird. Die Sequenzierungsanordnung wird hier mit sechs Komponenten gezeigt, wobei dem Fachmann jedoch deutlich sein sollte, daß in anderen Ausführungs formen zusätzliche Komponenten durch die Anordnung der IBA 144 und der Steuerlogikschaltung 158 sequentialisiert werden können, ohne daß das in der vorliegenden Beschreibung dargestellte Konzept geändert werden muß.
Im folgenden wird das der für die Implementierung der IBA 44 verwendeten Software zugrundeliegende Konzept ausführlicher mit Bezug auf Fig. 7 erläutert. Die numerierten "Blasen" geben in wie bei Zustandsdiagrammen üblich die Zustände wieder, die durch eine Zustandsmaschine durchlaufen werden können. Die Programmierung der PAL 82S105 für die in Fig. 7 gezeigte Software ist dem Fachmann bekannt. In dem Beispiel von Fig. 7 wird eine Zuweisung für nur sechs Eingaben vorgenommen, wobei der PAL der IBA 144 durch einen Takt von 25 MHz betrieben wird und alle Eingabesignale mit dem Takt synchronisiert werden, so daß die Zuweisungszeit weniger als 40 ns beträgt. In diesem Beispiel sind die Prioritäten der mit der IBA 144 verbundenen Einrichtungen wie folgt:
RF 196 #1
IAC 148 #2/#3
IAD 222 #2/#3
DDC 208 #41#51#6
CPU 160 #4/#51#6
IOCP 300 #4/#51#6
Dabei ist zu beachten, daß die Priorität des RF 196 festgelegt ist, während die Prioritäten des IAC 148, des IAD 222, des DDC 208, der CPU 160 und des IOCP 300 nach jeder Datenübertragung rotiert werden. Aus den folgenden Erläuterungen wird deutlich, daß das Konzept, das dem Zuweisungsprozeß unterliegt, nicht durch die Prioritätsreihenfolge beeinflußt wird, die für die oben genannten Einrichtungen gesetzt wird. Im folgenden werden die Sequentialisierungs- und Rotationsfähigkeiten der IBA 144 mit Bezug auf Fig. 7 ausführlicher erläutert. Wenn im Zustand 3F eine Anforderung von einer der fünf Einrichtungen empfangen wird, dann bestimmt die Zustandsmaschine, ob eine Anforderung mit einer höheren Priorität bedient wird. Wenn zum Beispiel der IAC 148 (COM in Fig. 7) oder der IAD 222 (DECOM in Fig. 7) auf den Bus 154 zugreifen wollen, dann prüft die Maschine, ob die Zustände 01-33 für den RF 196 ausgeführt sind. Wenn der RF 196 bedient wird, wartet die Maschine bis die Serviceroutine für den RF 196 abgeschlossen ist, bevor sie mit Schritt 10 oder 1 D fortschreitet. Wenn der DDC 208, die CPU 160 oder der IOCP 300 einen Zugriff auf den Bus 154 anfordern, bestimmt die Maschine entsprechend, ob der RF 196, der IAC 148 oder der IAD 222 bedient werden, bevor sie fortschreitet. Das Sequentialisierungsschema des Zuweisungsbeispiels ist in der Legende von Fig. 7 ausführlicher erläutert.
Wie weiterhin in Fig. 7 gezeigt, wird die Rotation des IAC 148 und des IAD 222 sowie die Rotation des DDC 208, der CPU 160 und des IOCP 300 erreicht, indem ein "Flag" gesetzt wird. In einem Beispiel kommt eine Anforderung für den IAC 148 an, wobei die Maschine von den Zuständen 3F bis 10 fortschreitet und ein Flag setzt, damit die Priorität des IAC 148 unter der Priorität des IAD 222 ist. Wenn entsprechend nach dem Rückkehren des Prozesses zum Zustand 3F Anforderungen vom IAC 148 und IAD 196 in demselben vorbestimmten Zeitintervall empfangen werden, fährt der Prozeß mit den Zuständen 1D bis 1A und nicht mit 10 bis 1A fort. Nach dem Fortschreiten zu Zustand 1D wird ein anderes Flag gesetzt, so daß die Prioritäten des IAC 148 und des IAD 196 wieder rotiert werden. Das oben geschilderte Beispiel zeigt, daß derselbe Ansatz des Flag-Setzens bei der Bedienung des DDC 208, der CPU 160 und des IOCP 300 verwendet werden kann.
Mit Bezug auf das Zeitdiagramm von Fig. 8 wird im folgenden ein anderes Beispiel des Rotationsansatzes ausführlicher besprochen. Der beispielhafte Prozeß beginnt damit, daß die CPU 160 Daten zu dem Seitenpuffer 168 (aktiv) überträgt. In dem Zeitintervall zwischen A und B, fordern der RF 196, der IAC 148, der IAD 22 und der DDC 208 einen Zugriff auf den Bus 154 an. Die IBA 144 wartet bis die CPU 160 die Übertragung abgeschlossen hat und weist den Bus 154 (zum Zeitpunkt B) der Einrichtung mit der höchsten Priorität zu, d. h. dem RF 196. Der IAC 148 oder der IAD 222 und der DDC 208 warten bis der RF 196 seine Übertragung abgeschlossen hat. Nachdem der DDC 208 auf den Bus zugegriffen hat (zwischen den Zeitpunkten D und E), wird dessen Priorität auf weniger als #4 geändert und die CPU 160 greift zum Zeitpunkt E auf den Bus 154 zu. Nachdem die CPU 160 ihre zweite Übertragung gemacht hat (zwischen den Zeitpunkten E und F), wird deren Priorität auf weniger als #4 geändert und der IOCP 300 greift zum Zeitpunkt F auf den Bus 154 zu. Nachdem der IOCP 300 auf den Bus 154 zugegriffen hat (zwischen den Zeitpunkten F und G), wird dessen Priorität auf #6 geändert und werden die Prioritäten des DDC 208 und der CPU 160 zurück zu jeweils #4 und #5 geändert. Wenn zum Zeitpunkt G eine gleichzeitige Anforderung für den Bus 154 vom DDC 208, der CPU 160 und dem IOCP 300 kommt, dann wird also dem DDC 208 der Zugriff auf den Bus 154 zugewiesen.
Der Betrieb der Druckvorrichtung 10 kann mit Bezug auf das beispielhafte Zeitdiagramm von Fig. 9 besser verstanden werden. Der Fachmann sollte beachten, daß mit den verschiedenen bisher angegebenen Systemen und Subsystemen der Druckvorrichtung 10 mehrere andere Betriebsmodi neben dem oben erläuterten erhalten werden können. Um einen Druckauftrag für ein oder mehrere Originale einzuleiten, werden die Parameter des Auftrags, etwa die Anzahl der zu erstellenden Drucke, die Größe jedes Druckes usw. in die UI 130 eingegeben, von wo die Parameter über den Bus 134 zu der CPU 160 weitergegeben werden. Vor dem Übertragen eines entsprechenden Scansignals über die IIT UART 246 an den Scanbereich des IIT 12 und eines Drucksignals an die IOT-Schnittstelle 46, kommuniziert die CPU 160 über den Datenbus 162 mit dem MAR 156 (Fig. 3 und 6), um die Konfigurierung der Adressen im Seitenpuffer 168 zu erlauben, wobei die Adressen 24-Bit- Speicherstellen sind, an denen Bilddaten gespeichert sind.
Nach dem Laden der Adreßzähler 178, 180 (Fig. 5) und der Vergleicher 182, 184 mit geeigneten Beginn- und Endeadressen über die CPU-Schnittstelle 186 wird das Scansignal zu dem Scanbereich des IIT 12 übertragen. Beim Scannen der einzelnen Zeilen werden die entsprechenden Bilddaten über den MUX 126 zu dem IAC 148 und über den Direktdatenbus 260 zu der IOT-Schnittstelle 46 übertragen. Wie in Fig. 9 gezeigt, wird jedes Byte der zum IAC übertragenen Bilddaten unter Verwendung des adaptiven Algorithmus von US-A- 4,559,563 komprimiert und vorübergehend im Blockpuffer 146 gesammelt. Wie in Fig. 9 gezeigt, können die Bilddaten in den Seitenpuffer 168 geschrieben oder aus demselben ausgelesen werden, während Bilddaten im Blockpuffer 146 gesammelt werden. Mit Bezug auf Fig. 4, 5 und 10 kann verstanden werden, wie ein Byte der Bilddaten in den Seitenpuffer 168 geschrieben wird. Um ein Byte der Bilddaten vom Blockpuffer 146 zu bewegen, fordert der IAC 148 über die IBA 144 den Zugriff auf den Bus 154 an.
Wenn der RF 196 den Bus 154 nicht braucht, dann veranlaßt die IBA 144, daß die Steuerlogikschaltung 158 synchron drei Signale zu dem IAC 148, dem MAR 156 und dem Seitenpuffer überträgt. Die Übertragung des ersten Signals, des Aktivierungssignals, zu dem MAR 156 bewirkt, daß nAEN1 nach unten geht und eine gültige Adresse #1 durch den Zähler 178 "gezeigt" wird. Während der Zähler 178, der auch als Zeiger betrachtet werden kann, an der angegeben Adresse ist, gewährt das über die Steuerleitung 150 übertragene zweite Signal dem IAC 148 den Zugriff auf den Bus 154, so daß das Bilddaten-Byte zu der angegeben Adresse übertragen wird. In Antwort auf das über die Leitung 172 übertragene dritte Signal speichert der Seitenpuffer 168 das Byte an der angegeben Adresse.
Nachdem nAEN1 nach unten geht und das RDY-Signal nach unten geht, kann der Prozeß so oft wiederholt werden, wie erforderlich ist, um eine vorbestimmte Gruppe von Bytes zu übertragen. Jedesmal wenn ein Byte zu dem Seitenpuffer 168 übertragen wird, schreitet der Adreßzähler 178 bei der Anstiegskante von nAEN1 zu der nächsten Adressenposition im Seitenpuffer 168 fort. Wenn die Daten im Vergleicher 182 gleich der Zählung im Zähler 178 sind, wird CLR-C1 nicht später als 7,5 ns nach der Anstiegskante des Taktes aktiv. CLR-C1 bleibt aktiv, bis die Adresse im Zähler 178 auf den Ausgabebus 170 gegeben wurde. Wenn dann nAEN1 nach oben geht, wird der Zähler 178 zurückgesetzt.
Wenn der oben beschriebene Prozeß für eine Vielzahl von Bytes wiederholt wird, werden die Bilddaten in einem schnellen Übertragungsmodus übertragen, der als Blockmodus bezeichnet wird. Die oben beschriebe Zeige- oder Zählanordnung, die gewöhnlich als direkter Speicherzugriff (DMA = Direct Memory Access) bezeichnet wird, bewegt die Daten mit Raten, die diejenigen von herkömmlichen durch Mikroprozessoren gesteuerten Anordnungen weit überschreiten. Dem Fachmann sollte deutlich sein, daß der DMA erlaubt, daß die CPU 160 viele verschiedene Systemsteueroperationen durchführt, ohne für das Durchführen einer Übertragung von Bilddaten unterbrochen zu werden.
In der bevorzugten Betriebsform werden bis zu acht (8) 16-Bit-Bytes im Blockpuffer 146 des IAC 148 gesammelt, wobei nach dem Puffern des achten Byte vier der zuerst gesammelten Byte in einem Blockmodus zu dem Seitenpuffer 168 übertragen werden. Ein ähnliches Übertragungsschema kann für das Übertragen und Sammeln von Bilddaten am IAD 224 erhalten werden. Insbesondere können vier Bytes der Bilddaten im Blockmodus vom Seitenpuffer 168 zum Blockpuffer 216 des IAD 222 übertragen werden, um dort gesammelt zu werden. Währenddessen können die gesammelten Bilddaten über den Dekompressor 218 mit einer Rate zu der IOT-Schnittstelle 46 übertragen werden, die wesentlich kleiner ist als die Rate des Blockmodus.
Mit Bezug auf Fig. 9 ist zu beachten, daß andere Komponenten als der IAC 148 und der IAC 222 in Zeitintervallen mit dem Seitenpuffer 168 kommunizieren können, wobei während dieser Zeitintervalle keine Bilddaten im Blockmodus zum oder vom Seitenpuffer 168 übertragen werden. Wie in Fig. 9 gezeigt sind wenigstens vier Intervalle vorgesehen, während derer der Seitenpuffer 168 jeweils mit der CPU 160, dem RF 196, dem DDC 208 und dem IOCP 300 kommuniziert, während gleichzeitig Bilddaten im Blockpuffer 146 gesammelt werden und/oder Bilddaten zu der IOT-Schnittstelle 46 übertragen werden. In einem Beispiel können Bilddaten zu der CPU 160 übertragen werden, um manipuliert zu werden, und in einem anderen Beispiel können Bilddaten sequentiell im Plattenlaufwerk 206 für das folgende Drucken gespeichert werden. Dabei ist zu beachten, daß die Verwendung des Plattenlaufwerks 206 zum Speichern von Bilddaten vorzuziehen ist, wenn Sätze von mehreren Kopien gedruckt werden sollen. In einem weiteren Beispiel können Bilddaten zum/vom Seitenpuffer 168 zum/vom IOCP 300 übertragen werden.
Das folgende Beispiel soll deutlich machen, wie der oben beschriebene Aufbau des VP 16 die Nutzung des Bildbusses 154 optimiert und dadurch die Multifunktionalität der Druckvorrichtung 10 maximiert. Da der Kompressor 138 Daten mit einer Rate von 16 Bit pro 700 ns in den Blockpuffer 146 schreiben kann, kann der Blockpuffer 146 vier (4) 16-Bit-Bytes in 2800 ns sammeln. Unter Verwendung der DMA-Übertragung können vier Bytes in 600 ns zum Seitenpuffer 168 übertragen werden. Dementsprechend verbleiben während der Sammelperiode 2200 ns für den Zugriff einer anderen I/O-Einrichtung auf den Bilddatenbus 154. Die oben beschriebenen anderen beispielhaften I/O-Einrichtungen als der IAC 148 und der IAD 222 weisen die folgenden Datenübertragungsraten auf:
CPU 400 ns116-Bit-Byte (bei 10 MHz-Takt)
RF 196 400 ns116-Bit-Byte
DDC 208 300 ns/Auffrischzyklus
Aus den oben angeführten Raten ergibt sich, daß entweder der IAC 148 oder der IAD 22 sowie die CPU 160, der RF 196 und der DDC 208 wenigstens einmal während des Intervalls von 2800 ns, in dem vier Bytes im Blockpuffer 146 gesammelt werden, zugreifen können.
Aus dem vorstehenden Beispiel kann die Nutzung des Bilddatenbusses 154 relativ zu der den Bus 154 verwendenden I/O-Einrichtung mit der niedrigsten Frequenz berechnet werden. Von den oben genannten I/O-Einrichtungen fordert der RF 196 mit einem Auffrischzyklus von 300 ns nach jeweils 15000 ns den Bus 154 mit der geringsten Frequenz an, d. h. nur 2% des Intervalls von 15000 ns. Der DDC 208 fordert den Bus alle 5000 ns an (8% des Intervalls von 15000 ns), und bei einer Kompression mit im schlechtesten Fall einer Rate von 1 : 1 fordert entweder der IAC 148 oder der IAD 222 alle 2800 ns eine Datenübertragung für 600 ns an (8% des Intervalls von 15000 ns). Dementsprechend kann die CPU 160 den Bus bis zu 68,57% des Intervalls von 15000 ns verwenden. Bei höheren Kompressionsraten, die in der bevorzugten Ausführungsform bis zu 30 : 1 betragen können, steht sogar noch mehr Buszugriffszeit für entweder die CPU 160, den RF 196 und den DDC 208 zur Verfügung. Dem Fachmann sollte deutlich sein, daß das oben beschriebene Schema einer relativ hohen Nutzung einen vorteilhaften Betrieb der Druckvorrichtung 10 erlaubt, wobei mehrere Funktionen wie eine Datenübertragung, eine Datenmanipulation und ein Speichern von Daten in einem Zeitintervall vorgenommen werden, das wenigstens für den Benutzer extrem kurz erscheint. Es ist weiterhin zu beachten, daß ein Teil der Zeit, die der CPU 160 für die Verwendung des Busses 154 zugewiesen wird, dem IOCP 300 zugewiesen werden kann, damit auch dieser einmal alle 2800 ns auf den Bus 154 zugreifen kann.
Mit Bezug auf Fig. 5 und 11-12 werden im folgenden Merkmale des MAR 156 ausführlicher erläutert, die die Datenübertragungsoperationen beträchtlich verbessern. Insbesondere funktioniert jeder der Zähler oder Zeiger 178, 180 (Fig. 5) als "Loop-Around-Zeiger", dessen Bewegungen jeweils durch die vorprogrammierten Vergleicher 180, 182 begrenzt werden. Dementsprechend sind die Abwärtsbewegungen der Zähler oder Zeiger 178, 180 durch den Stapel des Seitenpuffers 168 durch die entsprechenden Einstellungen der Vergleicher 182, 184 begrenzt. Eine derartige Begrenzung der Zeiger ist insbesondere für Fälle geeignet, in denen der Benutzer bestimmte Daten, die weiter unten im Stapel gespeichert sind, nicht überschreiben möchte.
Ein anderer Aspekt der Zweizeigeranorndung besteht darin, daß die Bilddaten nicht durch denselben Zähler in den Seitenpuffer geschrieben und aus demselben ausgelesen werden müssen. In dem in Fig. 11 dargestellten Beispiel wurden vier Bytes der Bilddaten vom IAC 148 in den Seitenpuffer 168 geschrieben, so daß der Zeiger 178 von der ersten Adresse "A" zu der vierten Adresse "D" bewegt wurde. Wenn nur der Zeiger 178 zur Verfügung stehen würde, könnten die Bilddaten aus dem Seitenpuffer 168 ausgelesen werden, indem der Zeiger 178 in einer Schleife zurück zu der Adresse A geführt wird. Bei dem in der vorliegenden Erfindung angegebenen Konzept können die Daten an den Adressen A bis D jedoch unter Verwendung des zweiten Zeigers 180 ausgelesen werden. Dem Fachmann sollte deutlich sein, daß jeder Zeiger 178, 180 verwendet werden kann, um eine Adresse für die Verwendung in einer geeigneten Seitenpufferoperation anzugeben.
In Fig. 12 ist ein "Schnappschuß" der Zeigeanordnung von Fig. 11 gezeigt. Während eines ersten Intervalls kann die Adresse D für eine Datenübertragungsoperation mit einer ersten I/O-Einrichtung angewiesen werden, indem veranlaßt wird, daß das Aktivierungssignal nAEN1 nach unten geht. Dann kann die Adresse A für eine Datenübertragungsoperation mit einer zweiten I/O-Einrichtung angewiesen werden, indem veranlaßt wird, daß das Aktivierungssignal nach unten geht. In einem Beispiel kann die erste I/O-Einrichtung der IAC 148 sein, wobei Bilddaten in den Seitenpuffer 168 geschrieben werden, und kann die zweite I/O- Einrichtung der IAD 224 sein, wobei Daten zu der IOT-Schnittstelle 46 ausgelesen werden. In anderen Beispielen könnten die I/O-Einrichtungen verschiedene Kombinationen aus IAC 148, CPU 160, RF 196, DDC 208, IAD 222 oder einer ähnlichen I/O-Einrichtung sein, die mit dem Seitenpuffer 168 verbunden ist.
Im folgenden wird der IOCP 200 mit Bezug auf Fig. 13 ausführlich beschrieben. Vorzugsweise umfaßt der IOCP 300 den CPU-Bereich 302, den Eingabe-/Ausgabebereich 308, den DMA 310, den Eingabe-/Ausgabe-Seitenpuffer (IOPB InputlOutput Page Buffer) 312 und die Zuweisungseinrichtung 314. Der Eingabe-/Ausgabebereich 308 umfaßt eine Vielzahl von diskreten Eingabe-/Ausgabe-Modulen, d. h. Eingabe-/Ausgabe-Karten (IOCs = Imput/Output Cards), wobei jede IOC über eine geeignete Verbindungseinrichtung mit einem I/O-Bus 316 verbunden ist. Der I/O-Bus 316 verbindet den IOCP 300 über eine I/O-Schnittstelle 317 mit dem VP 16 und ist ein Vielzweckbus, der in der Lage ist, gleichzeitig Daten, Adressen und Steuersignale zu übertragen. In einem Beispiel kann der I/O-Bus 216 bis zu 16 Datenleitungen und 24 Adreßleitungen umfassen. In der bevorzugten Ausführungsform ist der I/O-Bus 316 über die I/O-Schnittstelle 317 mit dem Bus 232 verbunden und ist der I/O-Bus 316 über einen Transceiver oder Isolationsverstärker 324 mit einem IOCP-Bus verbunden. Der IOCP- Bus 322 ist ein Vielzweckbus, der eine ähnliche Größe wie der I/O-Bus 316 aufweist und den CPU-Bereich 302, den DMA 310 und den IOPB 312 miteinander verbindet.
Der Fachmann sollte beachten, daß das Dualbussystem des IOCP 300 dazu dient, die Fehlertoleranz des IOCP 300 zu maximieren. Durch die Verwendung von separaten Bussen 316, 322 können die IOCPs über den VP 16 auch dann kommunizieren, wenn der IOCP-Bus 322 unten ist. Weiterhin können die mit dem IOCP-Bus 322 auch dann miteinander kommunizieren, wenn der I/O-Bus 316 unten ist.
In einer beispielhaften Anordnung sind die diskreten Module, die jeweils einen dedizierten Prozessor oder Controller umfassen als ein FAX 326, ein Lokalnetz-(LAN = Local Area Network)-Modul 328, eine Plattenlaufwerk-Modul 320, ein Kommunikationsport (COM) 332, ein Seitenbeschreibungsssprache-(PDL)-Dekomposierungs-Modul (DEC) 334 und eine Bildmanipulationsplatine (IMB = Image Manipulations Board) 336 gezeigt. Dem Fachmann sollte deutlich sein, daß viele verschiedene andere Einrichtungen, wie ein Diskettenlaufwerk, eine Tastatur, eine Maus oder ein CD-ROM mit dem I/O-Bus 316 wie in US-A-4,920,481 (Binkley et al.) gezeigt verbunden sein könnten, um die Fähigkeiten des IOCP 300 zu erweitern. Das FAX 326 ist eine herkömmliche Faxeinrichtung der Gruppe III, die dem in US-A-5,021,892 dargestellten Typ ähnlich sein kann. Wie das FAX des '982-Patentes kann das FAX 326 einen Übertragungs-Steuerbereich (nicht gezeigt) umfassen, der eine Slave-CPU (nicht gezeigt) zum Steuern der Datenübertragungsprozedur auf der Basis eines CCITT-Standards enthält. Der Steuerteil ist dafür ausgebildet, in Übereinstimmung mit der Übertragungsprozedur Daten mit dem I/O-Bus 316 auszutauschen. Der Steuerteil kann auch über ein Modem (nicht gezeigt) und eine Netzwerk-Steuereinheit (nicht gezeigt) wie in dem '892- Patent gezeigt mit einer Telefonleitung verbunden sein.
Fig. 14 zeigt das LAN-Modul 328 im größeren Detail. Vorzugsweise umfaßt das LAN-Modul 328 ein LAN-System 348 und einen Controller 350, um eine Schnittstelle zwischen dem LAN-System 348 und dem I/O-Bus 316 herzustellen. In der in Fig. 14 dargestellten Ausführungsform umfaßt das LAN-System 348 ein Ethernet-LAN 349, mit dem eine Anzahl von Workstations 352 verbunden sind. Die Workstation 352 kann zum Beispiel eine professionelle Xerox 6085-Workstation sein.
Das LAN 349 kann auch andere Büroeinrichtungen aufweisen, etwa einen Netzwerk-Datenserver 354, einen Netzwerk-Datenmail-Kommunikationsserver 356, einen Druckserver 358 und einen elektronischen Drucker. Weiterhin kann eine entfernte Speichereinrichtung mit großer Kapazität wie etwa ein Minicomputer 362 mit dem LAN 349 verbunden sein. Das LAN-System 348 ist ein kollaboratives System, d. h. es ermöglicht es Benutzern an verschiedenen Workstations 352 in Echtzeit zusammenzuarbeiten, indem es Information zwischen denselben verarbeitet und weitergibt sowie Information aus den Speicherdiensten 354 und 362 über das Netzwerk 349 speichert und abruft. Dem Fachmann sollte deutlich sein, daß eine FDDI-Schnittstelle anstelle oder in Verbindung mit dem oben beschriebenen LAN-Modul 328 verwendet werden könnte.
Das Plattenlaufwerk-Modul 330 (Fig. 13) umfaßt eine oder mehrere Plattenspeichereinrichtungen (nicht gezeigt), die über einen Plattenlaufwerk-Controller 368, etwa einen SCSI- Controller, mit dem I/O-Bus 316 verbunden sind. Das allgemein dem Aufbau und dem Betrieb des Plattenlaufwerk-Moduls 330 zugrunde liegende Konzept kann mit Bezug auf Fig. 3A, 3B und die entsprechenden Erläuterungen zum Plattenlaufwerk-Modul 204 verdeutlicht werden. Der Kommunikationsport 332, der in einem Beispiel einen Centronics Port und/oder einen RS232 umfassen kann, ermöglicht es, daß verschiedene Komponenten des IOCP 300 mit Peripheriegeräten wie einem anderen Terminal oder dem Durcker kommunizieren.
Das PDL-DEC-Modul 334 umfaßt die gesamte erforderliche Hardware wie etwa einen dedizierten Prozessor sowie geeignete Register, um eine Master-PDL-Datei in eine Bitmapdatei für das Drucken umzusetzen. Dem Fachmann sollte deutlich sein, daß PDLs ein Aus tauschstandard zum elektronischen Wiedergeben von Dokumenten in einem System sowie zum Drucken dieser Dokumente sind. In einem Beispiel können als PDL-Datei formatierte Dokumente effizient und konsistent zwischen Workstations 352 des LAN-Systems 348 und dem PDL-DEC-Modul 334 ausgetauscht werden. Die PDL-Datei beschreibt unter anderem, wie Bilder auf jeder Seite aufbereitet werden sollen, welcher Font verwendet werden soll und wie die Seiten zusammengesetzt werden sollen. Das PDL-DEC-Modul 334 kann elektronische Dokumente verschiedener Form als Eingabe für das Drucken empfangen, etwa POSTSCRIPT, HP-PCL oder INTERPRESS-Dokumente.
Die Bildmanipulationsplatine (IMB) 336 umfaßt eine geeignete Hardware, um Funktionen wie das Editieren und Umwandeln von Bildern zu erfüllen. In einem Beispiel kann die Hardware einen dedizierten Prozessor und eine geeignet dimensionierte Bitmap umfassen, wobei die Bitmap dafür ausgebildet ist, mit verschiedenartiger Software verwendet zu werden. Die IMB 336 ist unter anderen besonders für Rotationen um große oder kleine Winkel, für das Annotieren von Bildern oder für andere bekannte Bildmanipulationsprozesse geeignet.
Wie weiterhin in Fig. 13 gezeigt, umfaßt der CPU-Bereich 302, der über einen Transceiver 369 mit dem IOCP-Bus 322 verbunden ist, eine CPU 370, einen lokalen DRAM 372, einen ROM/EPROM 374, einen Logikbereich 376 und eine Multifunkitons-Peripherieeinrichtung (MFP) 378, die alle über einen lokalen Vielzweckbus 380 miteinander verbunden sind. In der bevorzugten Ausführungsform ist die CPU 370 ein 8-MHz-68000-Mikroprozessor von Motorola, der als ein Busmaster für den Lokalbus 380 dient. Die CPU 370 weist auf sie gemappte lokale, IOCP- und UO-Busressourcen auf und ist unter anderem für das Durchführen von Diagnosefunktionen sowie für das Implementieren von Anwendungssoftware und des Betriebssystems des IOCP 300 verantwortlich. Vorzugsweise weist der EPROM 374 eine Größe von 32K oder 64K auf und umfaßt einen Eigentest sowie ein Boot-Programm, um den lokalen DRAM 372 herunterzuladen. Das Programm und die Daten für die CPU 370 werden vorzugsweise durch die Verwendung eines Null-Wartezustand-DRAM mit 512 KB vorgesehen. Die gesamte geeignete Logik, die erlaubt, daß die CPU 370 die IOCP-Ressourcen steuert, Unterbrechungen handhabt und Adressen decodiert, ist im Logikbereich 376 vorgesehen. Eingehende Unterbrechungen werden in den MFP 378 getrichtert, der in einem Beispiel ein Motorola 68901-1C ist. Der 689901 umfaßt einen seriellen Testport, der über die Leitung 381 mit dem VP 16 kommuniziert. Unter Verwendung des Testports und der Leitung 381 kann eine redundante Notfallkommunikation zwischen dem VP 16 und dem IOCP 300 während des normalen Betriebs der Druckvorrichtung 10 erhalten werden.
Der DMA 310 ist über einen Transceiver 382 mit dem IOCP-Bus 322 verbunden und umfaßt einen DMA-Controller (DMAC) 384 sowie einen Logikbereich 386. In der bevorzugten Ausführungsform ist der DMAC 384 ein 8-MHz-Siemens 82257-1C, der eine intelligente Datenübertragungseinrichtung mit vier Kanälen aufweist, die Übertragungen zwischen den IOCs des Eingabe-/Ausgabebereichs 308 und den IOPBs 312 oder zwischen den IOPBs untereinander erlaubt. Der DMAC 384 kann entweder frequente oder infrequente Übertragungen durchführen, was über die CPU 370 nur in unpraktischer Weise implementiert werden könnte. Für eine maximale Leistung weist der DMAC 384 die Möglichkeit der Synchronisierung seiner Übertragungen auf einer zyklusweisen Basis mit einer bestimmten Datenquelle auf. Wenn der DMAC 384 durch die CPU 370 programmiert wurde, kann er ohne weiteres Eingreifen betrieben werden und die CPU 370 unterbrechen, wenn die Übertragung des DMA 310 beendet ist. Der Siemens 82257-1C ermöglicht sowohl Doppelzyklusübertragungen (zwei Zyklen pro bewegtes Datenelement) wie Einzyklusübertragungen (ein Zyklus pro bewegtes Datenelement). Der Logikbereich 386, der in Antwort auf Befehle vom DMAC 384 funktioniert, ist unter anderem dafür ausgebildet, Daten und Adressen von und zu verschiedenen Komponenten des IOCP 300 zu bewegen. In einer anderen Ausführungsform der vorliegenden Erfindung könnte die oben erläuterte DMA-Schaltung 142 mit dem MAR 156 und der Steuerlogikschaltung 158 verwendet werden, um den DMA 310 zu implementieren.
Wie weiterhin in Fig. 13 gezeigt, ist der IOPB 312 vorzugsweise ein DRAM mit 2 MB mit einer erweiterten Kapazität von 4 MB. Der IOPB 312, der eine vorteilhafte Bildpufferung erlaubt, ist über einen Transceiver 388 mit dem IOCP-Bus 322 verbunden. Der IOPB 312 dient also dazu, einen langsamen Datenerzeuger daran zu hindern, die Ressourcen des VP 16 zu verschwenden. Insbesondere kann wenigstens eine Seite von Bilddaten im IOPB 312 gespeichert, bei Bedarf manipuliert und dann mit einer relativ hohen Geschwindigkeit zu dem VP 16 gesendet werden. Außerdem kann der IOPB 312 als ein Nachrichtenkommunikationspuffer zwischen den Softwareprogrammen des VP 16 und des IOCP 300 verwendet werden. In der bevorzugten Ausführungsform umfaßt der IOPB 312 15 (oder in einem erweiterten Modus 32) 1-MB-Chips sowie eine Steuerlogik.
In der in Fig. 13 dargestellten Ausführungsform ist eine andere IMB-Platine 336 mit dem IOCP-Bus 322 verbunden. Es ist zu beachten, daß viele verschiedene intelligente I/O- Module wie die weiter oben im Detail beschriebenen mit dem IOCP-Bus 322 verbunden werden können, um die "datenfressenden" Fähigkeiten weiter zu verbessern.
Die Zuweisungseinrichtung 314 der bevorzugten Ausführungsform ist in ihrem Aufbau der weiter oben erläuterten Zuweisungseinrichtung 144 ähnlich. Fig. 15A bis 15B zeigen ein Zustandsdiagramm für die Zuweisungseinrichtung 314. In der bevorzugten Ausführungsform werden dem VP 16, der CPU 370 und dem DMAC 384 jeweils die Zustände "WAIT 1", "WAIT 2" und WAIT 3" zugewiesen. Um den Zugriff auf die Busse 316, 322 (Fig. 13) zu bekommen, übertragen die Komponenten jeweils Anforderungssignale über die Anforderungsleitungen 392 bis 394. Alle Anforderungen werden in einer Reihum-Methode verschachtelt, um ein gegenseitiges Sperren zu verhindern. Außerdem hat jede die Busse 316, 322 benutzende Komponente eine Ruhezeit, so daß eine auf den Zugriff auf die Busse 316, 322 wartende Komponente während der Ruhezeiten der gerade die Busse verwendenden Komponenten durch die Zuweisungseinrichtung 314 aktiviert werden kann.
Jede Komponente, die auf die Busse 316, 322 zugreifen möchte, empfängt zu einem Zeitpunkt ein über eine der Leitungen 396 bis 298 und über die Busse 316, 322 übertragenes Rückmeldungssignal. Dem Fachmann wird deutlich sein, daß das Reihum-Schema modifiziert werden kann, so daß zum Beispiel die CPU 370 durch die Zuweisung keine Verzögerung beim Zugreifen auf den Bus 316 erfährt. Wenn eine der anfordernden Komponenten wie in Fig. 15A gezeigt den Zugriff auf die Busse 316, 322 gewährt bekommt, ohne daß der IOPB 312 erforderlich ist, dann wird der Komponente gestattet, durch den Zyklus der Zustände fortzuschreiten, die als "RADAR", "CADDR" und "FIN" definiert werden. Wenn entweder der VP 16, die CPU 370 oder der DMAC 384 aktiviert werden, ohne daß ein Speicher erforderlich ist, werden RASEN ("RAS ENable") und CASEN ("CAS ENable") nicht aktiviert und wird der IOPB 312 nicht aus dem Datenübertragungsprozeß ausgeschlossen. Wenn eine der Komponenten aktiviert wird und eine Speicheranforderung von der IOPB 312 erforderlich ist, dann werden die Variablen RASEN und CASEN aktiviert, so daß die aktivierte Komponente die Datenübertragung unterstützen kann.
Die Unterscheidung zwischen Einzyklus- und Doppelzyklus-Übertragungen kann am besten mit Bezug auf die Beispiele von Fig. 16A bis 16B verstanden werden. In einem Beispiel (Fig. 16A) werden Daten zu einer IOC des I/O-Bereichs 308 vom IOPB 312 übertragen, indem zuerst eine Adresse vom DMAC 384 zum IOPB 312 zum Abrufen von Daten übertragen wird. Die Daten werden dann mit einer entsprechenden Adresse durch den DMAC 384 zu einem Port der IOC übertragen. Sobald die Adresse mit einem geeigneten Decoder 400 decodiert ist, werden die Daten in die IOC gelesen. In einem anderen Beispiel (Fig. 16B) gibt der DMAC 384 eine Adresse auf den Adreßbus, wobei während der Gültigkeit der Adresse (Fig. 16C) Daten durch den IOPB 312 zu der IOC übertragen und unter Verwen dung eines ausgewählten und durch den DMA 310 erzeugten Signals in die IOC gelesen werden. Wie dem Fachmann deutlich sein sollte, stellt das oben beschriebene Beispiel einen Fall dar, in dem Daten in die IOC geschrieben werden, wobei das einer Einzyklus- oder einer Doppelzyklus-Übertragung unterliegende Konzept jedoch gleichermaßen in einem Fall anwendbar ist, in dem Daten in den IOPB 312 von einer der IOCs geschrieben werden.
Wie weiter oben bemerkt, ist der IOPB 312 vorzugsweise ein DRAM, der ein periodisches Auffrischen benötigt. Da das Auffrischen nicht verzögert werden sollte, wird ein Auffrischzyklus immer dann vorgenommen, wenn ein Auffrischsignal ("REF") durch die Zuweisungseinrichtung 314 empfangen wird und der VP 16, die CPU 370 und der DMAC 384 jeweils den Zustand WAIT 1, WAIT 2 und WAIT 3 aufweisen. Dabei kann festgestellt werden, daß die Signale RASEN und "REFACK" in den Zuständen "REF 0" und "REF 3" aktiviert werden, während die Signale RASEN, CASEN und REFACK in den Zuständen "REF 1" und "REF 2" aktiviert werden. In der bevorzugten Ausführungsform der vorliegenden Erfindung weist der DRAM interne Auffrischzähler auf, die durch die Verwendung von CAS vor dem RAS- Auffrischzyklus von Fig. 15B aktiviert werden.
Entsprechende Eingaben, Ausgaben und Gleichungen für die Verwendung mit der Zuweisungseinrichtung 314 und das entsprechende Zustandsdiagramm sind im folgenden angegeben:

EINGABEN. AUSGABEN. GLEICHUNGEN UND REGISTERWERTE FÜR DAS ZUSTANDSDIAGRAMM DER ZUWEISUNGSEINRICHTUNG 314

EINGABEN

R1 ← Anforderung #1
R2 ← " " #2
R3 ← " " #3
REF ← Auffrischungsanforderung
M ← Speicheranforderung

AUSGABEN

G1 ← Zuweisung #1
G2 ← " " #2
G3 ← " " #3
REFACK ← Auffrischungsrückmeldung für den Speicher
RASEN ← RAS-Aktivierung "
CASEN ← CAS-Aktivierung " "

GLEICHUNGEN

P(1, 2) = R2 *
P(1, 3) = R3 * *
P(2, 1) = R1 * *
P(2, 3) = R3 *
P(3, 1) = R1 *
P(3, 2) = R2 * *
LA1 = R1 * * *
LA2 = R2 * * *
LA3 = R3 * * *
NLA1 = (R2 + R3) *
NLA2 = (R1 + R3) *
NLA3 = (R1 + R2) *
Für die vorstehenden Eingaben, Ausgaben und Gleichungen wurde soweit möglich eine standardmäßige digitale Notation und/oder Programmierungsnotation verwendet. Dabei ist zu beachten, daß das Zeichen "*" eine Boolesche UND-Funktion angibt, während das Zeichen "+" eine Boolesche ODER-Funktion angibt. Außerdem ist zu beachten, daß das Zustandsdiagramm von Fig. 15A und 15B verschiedene Redundanzen enthält und deshalb in einer anderen Ausführungsform vereinfacht werden kann.
Während des Betriebs kann der IOCP 300 verschiedene interne Aufgaben erfüllen und mit dem VP 16 kommunizieren. Mit Bezug auf Fig. 17 werden zwei Beispiele ausführlicher er läutert. Im ersten Beispiel werden Daten an einer der IOCs des Eingabe-/Ausgabebereichs 308 empfangen, wobei entsprechend ein Unterbrechungssignal zu dem MFP 378 übertragen wird. Wenn Platz für die Daten im IOPB 312 ist, werden die Daten aus der IOC unter Verwendung der CPU 370 oder der DMA 310 zum IOPB 312 übertragen, wobei die CPU 370 dann über die Anforderungsleitung 306 einen Zugriff auf den Bus 154 anfordert. Währenddessen wird der DMAC 384 durch die CPU 370 dafür programmiert, die Daten zum Seitenpuffer 168 zu übertragen. Wenn der Bus 154 frei ist, wird ein Rückmeldungssignal über die Leitung 304 zum Logikbereich 376 übertragen, damit die Steuerlogik 386 die Übertragung der Daten vom IOPB 312 zum Seitenpuffer 168 im Blockmodus veranlassen kann. Dabei ist zu beachten, daß die Daten in diesem ersten Betriebsbeispiel mit einer relativ langsamen Rate im IOPB 312 gesammelt werden können, ohne daß dadurch der Betrieb des VP 16 beeinträchtigt wird. Wenn der VP 16 für die Daten vom IOPB 312 bereit ist, können die Daten mit einer relativ schnellen Rate übertragen werden, da der VP 16 nicht durch die relativ langsame Datenübertragungsrate der IOC okkupiert ist.
Im zweiten Betriebsbeispiel fordert der VP 16 nach dem Sammeln von Daten im Seitenpuffer 168 (Fig. 3A-3B und 13) über die Anforderungsleitung 392 den Zugriff auf die Busse 316, 322 an. Währenddessen wird die DMA 142 durch die CPU 160 programmiert, um die Daten zum IOPB 312 zu übertragen. Wenn die Busse 316, 322 frei sind, wird ein Rückmeldungssignal über die Leitung 396 zum VP 16 übertragen und werden die Daten im Blockmodus unter Verwendung der Steuerlogik 158 zum IOPB 312 übertragen. Wenn die Daten zum IOPB 312 übertragen wurden, können sie zu einer entsprechenden IOC mit einer Rate übertragen werden, die langsamer als die Rate des Blockmodus ist. Es ist zu beachten, daß die Daten in diesem zweiten Betriebsbeispiel mit einer relativ hohen Rate zum IOCP 300 übertragen werden können, so daß der Betrieb des VP 16 nicht übermäßig durch die Datenübertragung zu einer der IOCs okkupiert wird, da die IOCs zu relativ langsamen Übertragungsraten neigen.
Der Betrieb des IOCP 300 wurde nur mit Bezug auf zwei Beispiele beschrieben, wobei dem Fachmann jedoch deutlich sein sollte, daß der oben beschriebene IOCP 300 vielfältig angewendet werden kann. Zum Beispiel kann während einer der oben beschriebenen Übertragungen eine Bildmanipulation in einer der IMBs 336 vorgenommen werden. Da außerdem jede der IOCs ihren eigenen Controller oder Prozessor aufweist, können viele Operationen in den IOCs durchgeführt werden, während die oben genannten Übertragungen vorgenommen werden. Außerdem kann die CPU 160 intern verschiedenste Aufgaben erfüllen, währen der DMA 310 die Busse 316, 322 kontrolliert.

Claims

1. Koprozessor (300) für die Verwendung in einem Gerät (10) mit einem Bildprozessor (16), der Sätze von Bilddaten verarbeiten kann, wobei der Bildprozessor einen ersten Speicher (168) zum Speichern von Bilddaten und eine erste Steuereinrichtung (160) zum Steuern der Bewegung von Bilddaten im Bildprozessor (16) während der Verarbeitung umfaßt, wobei der Koprozessor umfaßt:

eine Übertragungseinrichtung (316) zum Übertragen von Daten zwischen dem Koprozessor (300) und dem Bildprozessor, und

eine Verbindungseinrichtung (318) zum Verbinden des Koprozessors (300) mit einer Eingabe-/Ausgabeeinrichtung (326, 328, 330, 332, 334, 336),

dadurch gekennzeichnet, daß der Koprozessor (300) weiterhin umfaßt:

einen mit dem ersten Speicher (168) über die Übertragungseinrichtung (316) und mit der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) über die Verbindungseinrichtung (318) kommunizierenden zweiten Speicher (312) zum Speichern von Bilddaten, wobei der zweite Speicher (312) einen zweiten Satz von Bilddaten gleichzeitig zu der Verarbeitung eines ersten Satzes von Bilddaten durch den Bildprozessor (16) speichern kann, und eine Steuereinrichtung (302, 310, 314) zum Steuern der Bewegung der Bilddaten zwischen der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) und dem zweiten Speicher (312) und zwischen dem zweiten Speicher (312) und dem ersten Speicher (168), wobei die zweite Steuereinrichtung (302, 310, 314) veranlaßt, daß der zweite Satz von Daten zwischen der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) und dem zweiten Speicher (312) im wesentlichen gleichzeitig mit der Verarbeitung des ersten Satzes von Bilddaten im Bildprozessor (16) übertragen wird, wobei der zweite Satz von Bilddaten in Antwort auf das Empfangen eines Signals von der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) übertragen wird.

2. Koprozessor (300) nach Anspruch 1, der weiterhin eine Vielzahl von Eingabe-/Ausgabeeinrichtungen (326, 328, 330, 334, 336) umfaßt, wobei jede Eingabe-/Ausgabeeinrichtung mit der Übertragungseinrichtung (316) verbunden ist.

3. Koprozessor (300) nach Anspruch 1 oder Anspruch 2, wobei die zweite Steuereinrichtung (302, 310, 314) einen Mikroprozessor (370) umfaßt.

4. Koprozessor (300) nach Anspruch 3, wobei die zweite Steuereinrichtung (302, 310, 314) weiterhin eine Direktspeicherzugriffseinrichtung (310) umfaßt, die selektiv durch den Mikroprozessor (370) gesteuert wird, wobei die Direktspeicherzugriffseinrichtung unabhängig vom Mikroprozessor (370) Datenübertragungen zwischen der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) und dem zweiten Speicher (312) durchführen kann.

5. Koprozessor (300) nach Anspruch 3, der weiterhin einen Vielzweckbus (322, 380) zum Übertragen von Daten, Adressen und Steuerdaten umfaßt, wobei der Vielzweckbus (322, 380) mit der Übertragungseinrichtung (316) verbunden ist, der Mikroprozessor (370) mit dem Vielzweckbus (322, 380) verbunden ist, und der Mikroprozessor (370) lokale Aufgaben intern über den Vielzweckbus (322, 380) durchführen kann.

6. Koprozessor (300) nach Anspruch 4, wobei die zweite Steuereinrichtung (302, 310, 314) eine Zuweisungseinrichtung (314) umfaßt, die mit dem Bildprozessor (16), dem Mikroprozessor (370) und der Direktspeicherzugriffeinrichtung (310) verbunden ist, um zu entscheiden, ob dem Bildprozessor (16), dem Mikroprozessor (370) oder der Direktspeicherzugriffeinrichtung (310) der Zugriff auf die Übertragungseinrichtung (316) gestattet wird, wenn die Zuweisungseinrichtung (314) im wesentlichen gleichzeitig wenigstens zwei Anforderungssignale vom Bildprozessor (16), dem Mikroprozessor (370) und der Direktspeicherzugriffeinrichtung (310) empfängt.

7. Koprozessor (300) nach wenigstens einem der Ansprüche 1 bis 6, der weiterhin ein Bildmanipulationsmodul (336) umfaßt, das den zweiten Satz von Daten im wesentlichen gleichzeitig mit der Verarbeitung des ersten Satzes von Bilddaten im Bildprozessor (16) verarbeiten und manipulieren kann.

8. Gerät (10), das den Koprozessor (300) nach wenigstens einem der Ansprüche 1 bis 7 umfaßt, wobei das Gerät weiterhin einen Bildprozessor (16) umfaßt, der Sätze von Bilddaten verarbeiten kann und eine erste Steuereinrichtung (160) zum Steuern der Bewegung eines Satzes von Bilddaten im Bildprozessor (16) während der Verarbeitung des Satzes von Bilddaten umfaßt, wobei der Bildprozessor (16) weiterhin umfaßt:

einen Vielzweckbus (154), der mit der Übertragungseinrichtung (316) verbunden ist und einen ersten Satz von Bilddaten über dieselbe übertragen kann,

eine Eingabeeinrichtung (12), die mit dem Vielzweckbus (154) verbunden ist, um den ersten Satz von Bilddaten zu übertragen, und

einer Puffereinrichtung (146), die mit der Eingabeeinrichtung (12) und dem ersten Speicher (168) verbunden ist, um den ersten Satz von Bilddaten zu puffern, wenn dieser von der Eingabeeinrichtung (12) zum ersten Speicher (168) übertragen wird,

wobei der erste Speicher (168) mit dem Vielzweckbus (154) verbunden ist, um den ersten Satz von Bilddaten von der Eingabeeinrichtung (92) zu empfangen, und wobei der zweite Speicher (312) mit dem ersten Speicher (168) kommuniziert, so daß der zweite Satz von Daten zwischen dem zweiten Speicher (312) und dem ersten Speicher (168) im wesentlichen gleichzeitig zu dem Puffern des ersten Satzes von Daten in der Puffereinrichtung (146) übertragen werden kann.

9. Druckvorrichtung (10) zum gleichzeitigen Verarbeiten eines ersten und eines zweiten Satzes von Bilddaten, die einen Koprozessor (300) nach wenigstens einem der Ansprüche 1 bis 7 umfaßt.

10. Verfahren zum Verarbeiten eines ersten und eines zweiten Satzes von Bilddaten in einem Gerät (10) mit einem Bildprozessor (16) und einem Koprozessor (300), wobei der Bildprozessor und der Koprozessor jeweils einen ersten und einen zweiten Speicher (168, 312) zum Speichern von Bilddaten aufweisen, wobei das Verfahren folgende Schritte umfaßt:

Verarbeiten des ersten Satzes von Bilddaten im Bildprozessor (16),

Übertragen des zweiten Satzes von Bilddaten im Koprozessor (300) mit einer ersten Datenübertragungsrate von der Eingabe-/Ausgabeeinrichtung (326, 328, 330, 334, 336) zum zweiten Speicher (312), um dieselben dort zu speichern, wobei der Übertragungsschritt im wesentlichen gleichzeitig zu dem Schritt zum Verarbeiten des ersten Satzes von Bilddaten und in Antwort auf den Empfang eines Signals aus der Eingabe-/Ausgabeeinrichtung durchgeführt wird,

Zugreifen auf den Bildprozessor (16) mit dem Koprozessor (300), um den zweiten Satz von Bilddaten aus dem zweiten Speicher (312) zu dem ersten Speicher (168) zu übertragen, und

Übertragen des zweiten Satzes von Bilddaten mit einer zweiten Datenübertragungsrate vom zweiten Speicher (312) zum ersten Speicher (168), wobei die zweite Datenübertragungsrate wesentlich schneller ist als die erste Datenübertragungsrate.