DE69226545T2

DE69226545T2 - Vermittlungseinheit zwischen den Eingängen und Ausgängen

Info

Publication number: DE69226545T2
Application number: DE69226545T
Authority: DE
Inventors: Toshio C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Shimoe; Tomohiro C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Shinomiya; Hiroshi C/O Fujitsu Limited Kawasaki-Shi Kanagawa 211 Takeo
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1991-03-11
Filing date: 1992-03-10
Publication date: 1999-01-21
Anticipated expiration: 2012-03-11
Also published as: JPH04281641A; EP0794637A3; EP0794637B1; CA2062562C; EP0794637A2; DE69226545D1; DE69232010T2; DE69232010D1; EP0503560A3; EP0503560B1; CA2062562A1; JP2947628B2; US5303231A; EP0503560A2

Description

Die vorliegende Erfindung betrifft allgemein Schalter vom Koppelpunkttyp zur Verwendung in einem ATM-(Asynchron- Übertragungsbetriebs-)System oder einem Paket- Kommunikationssystem hoher Bitrate eines breitbandigen ISDN (eines dienstintegrierten Digitalnetzes). Genauer gesagt betrifft die vorliegende Erfindung eine Anordnung zum Steuern einer Schaltoperation an einem Schalter vom Koppelpunkttyp, so daß Eingangsdaten in einer Reihenfolge eines Empfangs der Eingangsdaten geschaltet werden.
EP-A-0 362 723 offenbart eine Koppelmatrix für ein Vermittlungssystem, wobei ankommende Zellen in einem Pufferspeicher gespeichert werden, bis ein leerer Frame verfügbar ist.
EP-A-0 292 962 beschreibt einen Schalter, der folgendes aufweist:
eine Vielzahl von Speichern, die jeweils Schreibanschlüsse haben, die mit Eingangstoren und Ausgangsanschlüssen verbunden sind, wobei jeder der Speicher eine Eingangsbestätigungssignal-Erzeugungseinrichtung zum Erzeugen eines Eingangsbestätigungssignals beim Empfangen von Daten dorthin aufweist;
eine Multiplexereinrichtung, die zwischen den Leseanschlüssen der Speicher und einem Ausgangstor gekoppelt ist, zum Verbinden eines der Speicher mit dem Ausgangstor in Antwort auf ein Tornummernsignal; und
eine Ausgangssteuereinrichtung, die mit den Speichern und der Multiplexereinrichtung gekoppelt ist, zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher in einer Reihenfolge des Empfangs und zum Erzeugen des Tornummernsignals, so daß in den Speichern gespeicherte Daten durch die Multiplexereinrichtung in der Reihenfolge des Empfangs des Eingangsbestätigungssignals ausgewählt werden;
wobei die Ausgangssteuereinrichtung folgendes aufweist:
eine Codierereinrichtung zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher und zum Erzeugen des Tornummernsignals, das einen der Speicher indiziert, der Daten empfangen hat, und zwar jedesmal, wenn das Eingangsbestätigungssignal empfangen wird; und
eine Reihenfolgensteuerungs-Speichereinrichtung, die zwischen der Codierereinrichtung und der
Multiplexereinrichtung gekoppelt ist, zum Speichern des Tornummernsignals, das jedesmal erzeugt wird, wenn das Eingangsbestätigungssignal erzeugt wird, und zum Ausgeben des Tornummernsignals zur Multiplexereinrichtung durch einen FIFO-Prozeß.
Fig. 1 der beigefügten Zeichnungen zeigt einen herkömmlichen Schalter vom Koppelpunkttyp. Der in Fig. 1 gezeigte Schalter vom Koppelpunkttyp ist aufgebaut aus einer Eingangstorgruppe 1 mit N Eingangstoren (wobei N eine ganze Zahl größer 2 ist), einer Ausgangstorgruppe 2 mit N Ausgangstoren, einem Speicher 3, N Führungseinstelleinheiten 4, und einer Ausgangssteuerung 8. Speicher sind in Zeilen und Spalten angeordnet. Genauer gesagt sind die Speicher an Koppelpunkten von Eingangsleitungen, die in der Zeilenrichtung verlaufen, und von Ausgangsleitungen, die in der Spaltenrichtung verlaufen, vorgesehen. Jeder der Speicher kann beispielsweise mit einem FIFO-Speicher ausgebildet sein.
Die Führungseinheiten 4 empfangen Daten, wie beispielsweise ATM-Daten, die über die Eingangstorgruppe 1 empfangen werden, und bestimmen Pfade, zu denen die empfangenen Daten ausgegeben werden sollten. Beispielsweise dann, wenn gefordert wird, daß über ein Eingangstor #1 empfangene Daten zum Ausgangstor #2 übertragen werden, werden die empfangenen Daten in dem Speicher gespeichert, der am Kopplungspunkt der Eingangsleitung, die mit dem Eingangstor #1 verbunden ist, und der Ausgangsleitung, die mit dem Ausgangstor #2 verbunden ist, angeordnet ist. Die Ausgangssteuerung 8 steuert den Speicher 3, so daß jede der Ausgangsleitungen, die mit dem Ausgangstor 2 verbunden ist, gleichzeitig einen Datenblock (eine Zelle oder ein Paket) führt, der von irgendeinem der Eingangstore #1 - #N übertragen wird. Das bedeutet, daß die Ausgangssteuerung 8 verhindert, daß zwei oder mehrere Datenblöcke gleichzeitig auf einer der Ausgangsleitungen übertragen werden.
Fig. 2 zeigt ein Verfahren dafür, wie die Ausgangssteuerung 8 den Speicher 3 steuert. Genauer ausgedrückt zeigt Fig. 2 N FIFO-Speicher 3&sub1;&sub1; - 31N, die in der ersten Spalte angeordnet sind, eine Steuerung 8&sub1; eines Ausgangstors #1, die ein Teil der Ausgangssteuerung 8 ist, und einen Multiplexer 25. Die FIFO-Speicher 3&sub1;&sub1; - 31N sind mit dem Multiplexer 25 verbunden, der mit dem Ausgangstor #1 verbunden ist. Wenn jeder der FIFO-Speicher 3&sub1;&sub1; - 31N Daten empfängt, die zum entsprechenden Ausgangstor übertragen werden, setzt jeder FIFO-Speicher ein Leer-Flag EF auf Null, wenn der FIFO-Speicher mit Daten gefüllt worden ist, und es keinen verfügbaren Speicherplatz darin gibt. Es wird nun angenommen, daß die Steuerung 8&sub1; den Speicher 3 so steuert, daß Daten zum Multiplexer 25 übertragen werden. Die Steuerung 8&sub1; bestimmt sequentiell, ob die Leer-Flags EF, die von den FIFO-Speichern 3&sub1;&sub1;-31N gleich Null sind oder nicht. Dann steuert die Steuerung 8&sub1; den Multiplexer 25 so, daß Daten von den FIFO-Speichern, von welchen die Leer-Flags EF gleich Null ausgegeben worden sind, sequentiell zum Tor #1 übertragen werden.
Jedoch hat das herkömmliche Speichersteuerverfahren folgende Nachteile. Die Steuerung 8&sub1; greift sequentiell auf Eingangstore #1 - #N nacheinander in einer Reihenfolge zu, um sequentiell zu bestimmen, ob der FIFO-Speicher, auf den zugegriffen wird, einen verfügbaren Speicherplatz hat oder nicht. Es sollte beachtet werden, daß der obige sequentielle Zugriff auf die FIFO-Speicher ohne Berücksichtigung dessen ausgeführt wird, wie voll jeder FIFO-Speicher ist. Somit gibt es eine Möglichkeit, daß einige FIFO-Speicher, die mit einem bestimmten Ausgangstor verbunden sind, voll sind, und somit dauert es lange Zeit zum Auslesen aller Daten daraus.
Es ist eine allgemeine Aufgabe der vorliegenden Erfindung, einen Schalter zu schaffen, bei dem die obigen Nachteile eliminiert sind.
Eine spezifischere Aufgabe der vorliegenden Erfindung besteht im Schaffen eines Schalters, bei dem Daten, die temporär in Speichern gespeichert sind, die an Koppelpunkten angeordnet sind, effizient daraus ausgelesen werden können.
Gemäß der Erfindung ist ein Schalter geschaffen, der folgendes aufweist:
eine Vielzahl von Speichern, die jeweils Schreibanschlüsse haben, die mit Eingangstoren und Ausgangsanschlüssen verbunden sind, wobei jeder der Speicher eine Eingangsbestätigungssignal-Erzeugungseinrichtung zum Erzeugen eines Eingangsbestätigungssignals beim Empfangen von Daten dorthin aufweist;
eine Multiplexereinrichtung, die zwischen den Leseanschlüssen der Speicher und einem Ausgangstor gekoppelt ist, zum Verbinden eines der Speicher mit dem Ausgangstor in Antwort auf ein Tornummernsignal; und
eine Ausgangssteuereinrichtung, die mit den Speichern und der Multiplexereinrichtung gekoppelt ist, zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher in der Reihenfolge des Empfangs und zum Erzeugen des Tornummernsignals, so daß in den Speichern gespeicherte Daten durch die Multiplexereinrichtung in der Reihenfolge des Empfangs des Eingangsbestätigungssignals ausgewählt werden;
wobei die Ausgangssteuereinrichtung folgendes aufweist:
eine Codierereinrichtung zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher und zum Erzeugen des Tornummernsignals, das einen der Speicher indiziert, der Daten empfangen hat, und zwar jedesmal, wenn das Eingangsbestätigungssignal empfangen wird; und
eine Reihenfolgensteuerungs-Speichereinrichtung, die zwischen der Codierereinrichtung und der Multiplexereinrichtung gekoppelt ist, zum Speichern des Tornummernsignals, das jedesmal erzeugt wird, wenn das Eingangsbestätigungssignal erzeugt wird, und zum Ausgeben des Tornummernsignals zur Multiplexereinrichtung durch einen FIFO-Prozeß;
dadurch gekennzeichnet, daß die
Ausgangssteuereinrichtung folgendes aufweist:
eine Zählereinrichtung, die operativ mit der Reihenfolgensteuerungs-Speichereinrichtung gekoppelt ist, zum Erzeugen eines zyklischen Zählerwertes, der periodisch eines der Eingangstore anzeigt, und zum Schreiben des Tornummernsignals bei der Tornummer, die dem zyklischen Zählerwert am nächsten ist, in die Reihenfolgensteuerungs- Speichereinrichtung, und
dadurch, daß die Multiplexereinrichtung periodisch einen der Speicher in Antwort auf das Tornummernsignal auswählt.
Bei einem Ausführungsbeispiel weist die Ausgangssteuereinrichtung weiterhin folgendes auf:
eine Zählereinrichtung, die mit der Reihenfolgensteuerungs-Speichereinrichtung gekoppelt ist, zum Erzeugen einer Zählernummer, die inkrementiert wird, wenn es keine Daten in der Reihenfolgensteuerungs-Speichereinrichtung gibt, wobei die Zählernummer als Tornummernsignal dient; und
eine Selektoreinrichtung, die mit der Reihenfolgensteuerungs-Speichereinrichtung, der Zählereinrichtung und dem Multiplexer gekoppelt ist, zum Ausgeben des Tornummernsignals von der Reihenfolgensteuerungs-Speichereinrichtung zur Multiplexereinrichtung, wenn die Reihenfolgensteuerungs- Speichereinrichtung das Tornummernsignal speichert, und zum Ausgeben der Zählernummer von der Zählereinrichtung, wenn es keine Daten in der Reihenfolgensteuerungs-Speichereinrichtung gibt.
Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung klarer, wenn sie in Zusammenhang mit den beigefügten Zeichnungen gelesen wird, wobei:
Fig. 1 ein Blockdiagramm eines herkömmlichen Schalters vom Koppelpunkttyp ist;
Fig. 2 ein Blockdiagramm ist, das einen Teil des in Fig. 1 gezeigten Schalters bezogen auf ein Ausgangstor #1 zeigt;
Fig. 3 ein Blockdiagramm ist, das einen Umriß der vorliegenden Erfindung zeigt;
Fig. 4 ein Blockdiagramm eines ersten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 5 ein Blockdiagramm eines zweiten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 6 ein Blockdiagramm eines dritten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 7 ein Blockdiagramm eines vierten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 8 ein Blockdiagramm eines fünften Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 9 ein Blockdiagramm eines sechsten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 10 ein Blockdiagramm eines siebten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 11 ein Blockdiagramm eines achten Ausführungsbeispiels der vorliegenden Erfindung ist;
Fig. 12 ein Blockdiagramm ist, das die Struktur jedes FIFO- Speichers zeigt, der an jedem Koppelpunkt vorgesehen ist; und
Fig. 13 ein Blockdiagramm eines in Fig. 3 gezeigten Multiplexers ist.
Die gesamte Blockstruktur der vorliegenden Erfindung ist so, wie es in Fig. 3 gezeigt ist. Das bedeutet, daß die vorliegende Erfindung einen Speicher, eine Ausgangssteuerung und Führungseinstelleinheiten enthält. Der Speicher der vorliegenden Erfindung ist durch ein Bezugszeichen "30" gezeigt, und ihre Ausgangssteuerung ist durch ein Bezugszeichen "80" gezeigt.
Fig. 3 ist ein Blockdiagramm eines Teils des Schalters der vorliegenden Erfindung. In Fig. 3 sind ein Teil des Speichers 30 bezogen auf ein Ausgangstor #1 und eine Steuerung 80&sub1; des Ausgangstors #1, die ein Teil der Ausgangssteuerung 80 ist, dargestellt. Der Speicher 30 enthält FIFO-Speicher 30&sub1;&sub1;- 301N, die mit dem Ausgangstor #1 verbunden sind. Die Steuerung 80&sub1; empfängt ein Eingangsdaten- Existenz/Nichtexistenz-Signal IP, das durch jeden der FIFO- Speicher 30&sub1;&sub1;- 301N jedesmal dann erzeugt wird, wenn Daten empfangen werden. Hierin nachfolgend wird das Eingangsdaten- Existenz/Nichtexistenz-Signal IP einfach Eingangsbestätigungssignal IP genannt. Auf diese Weise empfängt die Ausgangssteuerung 80 die Eingangsbestätigungssignale IP von allen FIFO-Speichern, die in Zeilen und Spalten angeordnet sind, und bringt sie in eine Empfangsreihenfolge. Die Steuerung 80&sub1; steuert den Multiplexer 25 auf der Basis der Eingangsbestätigungssignale IP von den FIFO-Speichern 30&sub1;&sub1; - 301N, so daß darin gespeicherte Daten in der Empfangsreihenfolge ausgelesen werden. Die Steuerung 80&sub1; gibt das älteste Eingangsbestätigungssignal IP zum Multiplexer 25 aus, der den zum ältesten Eingangsbestätigungssignal IP gehörenden FIFO- Speicher auswählt und daraus ausgelesene Daten zum Ausgangstor #1 führt. Als Ergebnis steht man vor dem zuvor angegebenen Problem, nämlich daß Daten für eine lange Zeit kontinuierlich in den FIFO-Speichern bleiben.
Fig. 4 zeigt ein erstes Ausführungsbeispiel der vorliegenden Erfindung. Die in Fig. 4 gezeigte Struktur ist ein Teil der Ausgangssteuerung 80 und entspricht der Steuerung 80&sub1;. Die Steuerung 80&sub1; ist aufgebaut aus Codierern 26&sub1; - 26N, einem Multiplexer 27 und einem Reihenfolgensteuerungs-Speicher, der beispielsweise mit einem FIFO-Speicher 28 ausgebildet ist. Die Codierer 26&sub1; - 26N empfangen die Eingangsbestätigungssignale IP&sub1; - IPN und wandeln sie in die entsprechenden Tornummern um. Beispielsweise dann, wenn der Codierer 261 das Eingangsbestätigungssignal IP&sub1; empfängt, erzeugt er die Eingangstornummer, die das Tor #1 anzeigt. Der Multiplexer 27 empfängt die Tornummern für die Codierer 26&sub1; - 26N und multiplext sie (gibt die Tornummern nacheinander aus). Der Reihenfolgensteuerungs-Speicher 28 speichert die Tornummern vom Multiplexer 27 in der Empfangsreihenfolge.
Die im Reihenfolgen-Steuerungsspeicher 28 sequentiell gespeicherten Tornummern werden sequentiell zum in Fig. 3 gezeigten Multiplexer 25 ausgegeben. Anders ausgedrückt werden die Tornummern durch das FIFO-Verfahren in den Reihenfolgensteuerungs-Speicher 28 geschrieben und daraus ausgelesen. In Antwort auf die Tornummer wählt der Multiplexer 25 den entsprechenden FIFO-Speicher aus und überträgt darin gespeicherte Daten zum entsprechenden Ausgangstor (#1 in dem in Fig. 3 gezeigten Fall). Die Anzahl von Bits zum Ausbilden der Tornummer hängt von der Anzahl von Eingangstoren ab. Wenn 128 Eingangstore verwendet werden, wird die Tornummer durch sieben Bits beschrieben.
In der in Fig. 4 gezeigten Struktur verarbeitet der Multiplexer 27 dann, wenn einige der Decodierer 26&sub1; - 26N die Tornummern gleichzeitig zum Multiplexer 27 ausgeben, diese Tornummern aufeinanderfolgend in einer vorbestimmten Sequenz, wie beispielsweise einer größer werdenden Reihenfolge der Tornummer. Das bedeutet, daß die Priorität mit kleiner werdender Tornummer höher wird.
Fig. 5 ist ein Blockdiagramm der Steuerung 80&sub1; gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 5 sind Teilen, die dieselben wie jene sind, die in den zuvor beschriebenen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Die in Fig. 5 gezeigte Steuerung 80&sub1; enthält Zeitgabesteuerung 29&sub1; - 29N, eine Schreibsteuerung 30, eine Lesesteuerung 31 und einen Codierer 32 zusätzlich zum oben angegebenen Reihenfolgensteuerungs-Speicher 28. Die Zeitgabesteuerungen 29&sub1; - 29N synchronisieren die Eingangsbestätigungssignale IP&sub1; - IPN miteinander. Die synchronisierten Eingangsbestätigungssignale IP&sub1; - IPN, die beispielsweise parallel angeordnet sind, werden an den Reihenfolgensteuerungs-Speicher 28 und an die Schreibsteuerung 30 angelegt. Die synchronisierten Eingangsbestätigungssignale IP&sub1; - IPN werden unter der Steuerung der Schreibsteuerung 30 sequentiell in den FIFO- Speicher geschrieben.
Wenn jedes der Eingangsbestätigungssignale IPi (i = 1, 2, .., N) gleich 1 ist, zeigt dies, daß der entsprechende FIFO- Speicher Daten speichert, die zum entsprechenden Ausgangstor übertragen werden sollten. Wenn jedes der Eingangsbestätigungssignale IPi gleich 0 ist, zeigt dies, daß der entsprechende FIFO-Speicher keine Daten speichert. In diesem Fall sind die parallel angeordneten Eingangsbestätigungssignale IP&sub1; - IPN wie folgt:
"100111100.....".
Dieser N-Bit-Datenzug wird in den Reihenfolgensteuerungs- Speicher 28 geschrieben. Die Position jedes Bits des N-Bit- Datenzugs entspricht der Tornummer. Beispielsweise entspricht das Anfangsbit des N-Bit-Datenzugs des Eingangstors #1. Wenn alle Bits Null sind, verhindert die Schreibsteuerung 30, daß solche Daten in den Reihenfolgensteuerung-Speicher 28 geschrieben werden.
Die Lesesteuerung 31 liest den N-Bit-Datenzug vom Reihenfolgensteuerungs-Speicher 28 sequentiell aus und gibt ihn zum Codierer 32 aus. Der Codierer 32 empfängt jedes Bit "1", das im N-Bit-Datenzug enthalten ist, und erzeugt die entsprechende Tornummer. Der Multiplexer 25 wählt den FIFO- Speicher aus, der mit dem Ausgangstor verbunden ist, das durch die Tornummer bestimmt wird, und überträgt die daraus ausgelesenen Daten zum Ausgangstor.
Fig. 6 zeigt ein drittes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 6 sind Teilen, die dieselben wie jene sind, die in Fig. 4 gezeigt sind, dieselben Bezugszeichen zugeteilt. Der in Fig. 6 gezeigte Steuerteil 80&sub1; enthält einen Zähler 33 und einen Selektor 34 zusätzlich zu den Codierern 26&sub1; - 26N, dem Multiplexer 27 und dem Reihenfolgensteuerungs-Speicher 28. Der Zähler 33 inkrementiert seinen Zählerwert in Antwort auf ein Inkrementiersignal um 1, wenn es keine im Reihenfolgensteuerungs-Speicher 28 gespeicherte Tornummer gibt. Der inkrementierte Zählerwert wird zum Selektor 34 ausgegeben, der den inkrementierten Zählerwert durch einen Umpolungsprozeß zum Multiplexer 25 ausgibt. Die inkrementierte Zählernummer dient als Tornummer. Normalerweise werden keine Daten aus dem FIFO-Speicher ausgelesen, der durch die inkrementierte Zählernummer bestimmt wird, weil die inkrementierte Zählernummer erzeugt wird, wenn es keine in den FIFO-Speichern 30&sub1;&sub1; - 30&sub1; (Fig. 3) gespeicherten Daten gibt. Jedoch gibt es eine Möglichkeit, daß Daten in einigen Fällen in einigen FIFO-Speichern gespeichert sein können, so daß das Eingangsbestätigungssignal IPi aufgrund einer bestimmten Ursache nicht erzeugt wurde, oder der Codierer 26 die Tornummer nicht erzeugte. Bei solchen Fällen ist der obige Umpolungsprozeß effektiv. Durch den Umpolungsprozeß wird auf die FIFO-Speicher 30&sub1;&sub1; - 30&sub1; sequentiell zugegriffen.
Der Selektor 34 wählt entweder die aus dem Reihenfolgensteuerungs-Speicher 28 ausgelesene Tornummer oder die durch den Zähler 33 ausgegebene Tornummer (Zählerwert) aus. Wenn das inkrementierte Signal vom Reihenfolgensteuerungs-Speicher 28 ausgegeben wird, wählt der Selektor 34 den Zähler 33 aus.
Fig. 7 zeigt ein viertes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 7 sind Teilen, die dieselben wie jene sind, die in den zuvor beschriebenen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Das in Fig. 7 gezeigte vierte Ausführungsbeispiel wird durch Hinzufügen des beim in Fig. 6 gezeigten dritten Ausführungsbeispiel verwendeten Umpolungsprozesses zur Struktur des in Fig. 5 gezeigten zweiten Ausführungsbeispiels erhalten. Das bedeutet, daß der Zähler 33 und der Selektor 34, wie sie in Fig. 6 gezeigt sind, zu der in Fig. 5 gezeigten Struktur hinzugefügt sind. Wenn es keine Daten im Reihenfolgensteuerungs-Speicher 28 gibt, wird das Inkrementiersignal über die Lesesteuerung 31 zum Zähler 33 ausgegeben. Der Zähler 33 inkrementiert seinen Zählerwert um 1, und der Selektor 34 wählt den durch den Zähler 33 ausgegebenen inkrementierten Zählerwert aus.
Fig. 8 zeigt ein fünftes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 8 sind Teilen, die dieselben wie jene sind, die in den vorherigen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Die in Fig. 8 gezeigte Struktur wird durch Hinzufügen eines Zählers 35 zur in Fig. 4 gezeigten Struktur erhalten. Die Grundoperation der Steuerung 80&sub1; ist dieselbe wie jene der in Fig. 4 gezeigten Steuerung 80&sub1;. Wie es zuvor beschrieben worden ist, verarbeitet der Multiplexer 27 dann, wenn einige der Codierer 26&sub1; - 26N die Tornummern gleichzeitig zum Multiplexer 27 ausgeben, diese Tornummern aufeinanderfolgend in der vorbestimmten Sequenz oder mit der vorbestimmten Priorität.
Der Zähler 35 ist ein zyklischer Zähler, der die Tornummern der Eingangstore #1 - #N durch periodisches Erhöhen der Zählernummer um eine vorbestimmte Zahl sequentiell und periodisch erzeugt. Der Multiplexer 27 vergleicht den Zählerwert des Zählers 35 mit den gleichzeitig von den Codierern 26&sub1; - 26N empfangenen Tornummern. Der Multiplexer 27 wählt die Tornummer aus, die dem Zählerwert am nächsten ist. Das bedeutet, daß der Tornummer die höchste Priorität zugeteilt wird, die dem Zählerwert am nächsten ist. Auf die obige Weise wird die Priorität der Auswahl im Multiplexer 27 basierend auf dem Zählerwert des Zählers 35 sequentiell verändert.
Fig. 9 zeigt ein sechstes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 9 sind Teilen, die dieselben wie jene sind, die in den vorherigen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Das in Fig. 9 gezeigte sechste Ausführungsbeispiel wird durch Hinzufügen des in Fig. 8 gezeigten Zählers zur in Fig. 5 gezeigten Struktur erhalten. Der in Fig. 5 gezeigte Zähler 35 ist mit dem Codierer 32 verbunden. Die Grundoperation des sechsten Ausführungsbeispiels ist dieselbe wie die Operation der in Fig. 5 gezeigten Struktur. Der Zähler 35 inkrementiert seinen Zählerwert, der durch den Codierer 32 umgewandelt wird, zyklisch. Der Eingangstornummer, die dem Zählerwert am nächsten ist, wird die höchste Priorität zugeteilt. Da der Zählerwert inkrementiert wird, wird der Referenzwert zum Auswählen einer der gleichzeitig erzeugten Eingangstornummern geändert.
Fig. 10 zeigt ein siebtes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 4 sind Teilen, die dieselben wie jene sind, die in den vorherigen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Die in Fig. 10 gezeigte Struktur wird durch Hinzufügen des Zählers 35 zur in Fig. 6 gezeigten Struktur erhalten.
Fig. 11 zeigt ein achtes Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 11 sind Teilen, die dieselben wie jene sind, die in den vorherigen Figuren gezeigt sind, dieselben Bezugszeichen zugeteilt. Die in Fig. 11 gezeigte Struktur wird durch Hinzufügen des Zählers 35 zur in Fig. 7 gezeigten Struktur erhalten.
Jeder der an den Kopplungspunkten des Speichers vorgesehenen FIFO-Speicher ist aufgebaut, wie es in Fig. 12 gezeigt ist. Wie es in Fig. 12 gezeigt ist, ist jeder der FIFO-Speicher 30&sub1;&sub1; - 301N mit einem Speicher mit zwei Toren ausgebildet, der aus einem RAM 41 mit zwei Toren aufgebaut ist, einem Schreibzähler 42, einem Lesezähler 43, einem Komparator 44 und einem Logikgatter 45. Der RAM 41 mit zwei Toren empfängt Daten über einen Dateneingangsanschluß D und gibt Daten über einen Datenausgangsanschluß D aus. Ein Schreibsignal wird an den Schreibzähler 42 angelegt, der eine Schreibadresse erzeugt. Ein Lesesignal wird an den Lesezähler 43 angelegt, der eine Leseadresse erzeugt. Die Schreibadresse wird an einen Schreibadressenanschluß A des RAM 41 mit zwei Toren angelegt, der die Leseadresse über einen Schreibadressenanschluß A empfängt. Normalerweise geht die Schreibadresse weiter zur Leseadresse. Der Komparator 44 vergleicht die Schreibadresse und die Leseadresse miteinander und gibt ein Voll-Flag-Signal zum Logikgatter 45 aus. Das Voll-Flag-Signal schaltet von einem hohen Pegel zu einem niedrigen Pegel um, wenn der RAM 41 mit zwei Toren mit Daten gefüllt worden ist. Das Logikgatter 45 ist mit einem UND- Gatter ausgebildet. Wenn das Schreibsignal in dem Zustand an den Schreibzähler 42 angelegt wird, in dem der RAM 41 mit zwei Toren noch nicht mit Daten gefüllt worden ist, wird das Eingangsbestätigungssignal IPi durch das Logikgatter 45 erzeugt.
Fig. 13 zeigt den in Fig. 3 gezeigten Multiplexer 25. Der Multiplexer 25 ist aufgebaut aus einem Selektor 51 und einem Decodierer 52. Die durch die Ausgangssteuerung 80 ausgegebene Tornummer wird an den Selektor und an den Decodierer 52 angelegt. Der Selektor 52 wählt den durch die empfangene Tornummer bestimmten FIFO-Speicher aus. Der Decodierer 52 decodiert die empfangene Tornummer und erzeugt ein Lesesignal, das an den mit dem ausgewählten Eingangstor verbundenen FIFO-Speicher angelegt werden sollte. Das so erzeugte Lesesignal wird beispielsweise an den Lesezähler 43 angelegt.
Die vorliegende Erfindung ist nicht auf spezifisch offenbarten Ausführungsbeispiele beschränkt, und Variationen und Modifikationen können ohne Abweichung vom Schutzumfang der beigefügten Ansprüche ausgeführt werden.
Bezugszeichen in den Ansprüchen sollen einem besseren Verstehen dienen und sollen den Schutzumfang nicht beschränken.

Claims

1. Schalter, der folgendes aufweist:

eine Vielzahl von Speichern (30&sub1;&sub1;-301N), die jeweils Schreibanschlüsse haben, die mit Eingangstoren verbunden sind, und Ausgangsanschlüsse, wobei jeder der Speicher eine Eingangsbestätigungssignal-Erzeugungseinrichtung (45) aufweist, zum Erzeugen eines

Eingangsbestätigungssignals (IP), wenn Daten zu ihr empfangen werden;

eine Multiplexereinrichtung (25), die zwischen den Leseanschlüssen der Speicher und einem Ausgangstor gekoppelt ist, zum Verbinden eines der Speicher mit dem Ausgangstor in Antwort auf ein Tornummernsignal; und eine Ausgangssteuereinrichtung (80&sub1;), die mit den Speichern und der Multiplexereinrichtung gekoppelt ist, zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher in einer Reihenfolge eines Empfangs und zum Erzeugen des Tornummernsignals, so daß in den Speichern gespeicherte Daten durch die Multiplexereinrichtung in der Reihenfolge des Empfangs des

Eingangsbestätigungssignals ausgewählt werden;

wobei die Ausgangssteuereinrichtung folgendes aufweist:

eine Codierereinrichtung (26&sub1;-26N, 27) zum Empfangen des Eingangsbestätigungssignals von jedem der Speicher und zum Erzeugen des Tornummernsignals, das einen der Speicher indiziert, der Daten empfangen hat, und zwar jedesmal, wenn das Eingangsbestätigungssignal empfangen wird; und

eine Reihenfolgensteuerungs-Speichereinrichtung (28), die zwischen der Codierereinrichtung und der

Multiplexereinrichtung (25) gekoppelt ist, zum Speichern des Tornummernsignals, das jedesmal erzeugt wird, wenn das Eingangsbestätigungssignal erzeugt wird, und zum Ausgeben des Tornummernsignals zur Multiplexereinrichtung durch einen FIFO-Prozeß;

dadurch gekennzeichnet, daß die

Ausgangssteuereinrichtung folgendes aufweist:

eine Zählereinrichtung (35), die operativ mit der Reihenfolgensteuerungs-Speichereinrichtung gekoppelt ist, zum Erzeugen eines zyklischen Zählerwerts, der periodisch eines der Eingangstore indiziert, und zum Schreiben des Tornummernsignals bei der Tornummer, die dem zyklischen Zählerwert am nächsten ist, in die Reihenfolgensteuerungs-Speichereinrichtung, und

daß die Multiplexereinrichtung periodisch einen der Speicher in Antwort auf das Tornummernsignal auswählt.

2. Schalter nach Anspruch 1, wobei die Ausgangssteuereinrichtung weiterhin folgendes aufweist:

eine Zählereinrichtung (33), die mit der Reihenfolgensteuerungs-Speichereinrichtung gekoppelt ist, zum Erzeugen einer Zählernummer, die inkrementiert wird, wenn es keine Daten in der Reihenfolgensteuerungs- Speichereinrichtung gibt, wobei die Zählernummer als Tornummernsignal dient; und

eine Selektoreinrichtung (34), die mit der Reihenfolgensteuerungs-Speichereinrichtung (28), der Zählereinrichtung und dem Multiplexer gekoppelt ist, zum Ausgeben des Tornummernsignals von der Reihenfolgensteuerungs-Speichereinrichtung zur Multiplexereinrichtung, wenn die Reihenfolgensteuerungs- Speichereinrichtung das Tornummernsignal speichert, und zum Ausgeben der Zählernummer von der Zählereinrichtung, wenn es keine Daten in der Reihenfolgensteuerungs- Speichereinrichtung gibt.

3. Schalter nach Anspruch 1, wobei die Ausgangssteuereinrichtung folgendes aufweist:

eine weitere Zählereinrichtung (33), die mit der Reihenfolgensteuerungs-Speichereinrichtung gekoppelt ist, zum Erzeugen einer Zählernummer, die inkrementiert wird, wenn es keine Daten in der Reihenfolgensteuerungs- Speichereinrichtung gibt, wobei die Zählernummer als Tornummernsignal dient; und

eine Selektoreinrichtung (34), die mit der Reihenfolgensteuerungs-Speichereinrichtung, der weiteren Zählereinrichtung und dem Multiplexer gekoppelt ist, zum Ausgeben des Tornummernsignals von der Codierereinrichtung zur Multiplexereinrichtung, wenn die Reihenfolgensteuerungs-Speichereinrichtung das Tornummernsignal speichert, und zum Ausgeben der Zählernummer von der weiteren Zählereinrichtung, wenn es keine Daten in der Reihenfolgensteuerungs- Speichereinrichtung gibt.