JPH0316348A

JPH0316348A - 競合パケットに対する調停機能を有するパケット交換システム

Info

Publication number: JPH0316348A
Application number: JP2066598A
Authority: JP
Inventors: Atsuo Ito; 敦夫伊藤; Toshio Suzuki; 敏夫鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-03-17
Filing date: 1990-03-16
Publication date: 1991-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、セルフルーティング型のパケット交換システ
ムに関する。

〔従来の技術〕

従来、この種のパケット交換システムにおいては、入線
から入力されたパケットのアドレスを判定して、所望の
宛先に対応する出線にそのパケットを出力している。こ
のようなパケット交換システムで同一宛先の複数のパケ
ットが同時に入力されて競合した場合の交換処理として
は、ソーティングネットワークとルーティングネットヮ
ークとを組み合わせて、競合するパケットをルーティン
グネットワークの後段でドロップし適当な遅延を与えた
後に同じルーティングネットヮークに再入力する方法（
参照文献：１９８４年発行ＩＥＥＥＧｌｏｂａｌ　Ｔｅ
ｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｃｏｎｆｅｒｅｎ
ｃｅ第１２１頁〜第１２５頁　”Ａ　Ｗｉｄｅｂａｎｄ
　Ｄｉｇｉｔａｌ　Ｓｗｉｔｃｈ”ＡｌａｎＨｕａｎｇ
その他）と、ｎ入力１出力の選択機能を持ったスイッチ
モジュールを出線対応に設け、ｎ本のバス形の入線から
該当する出線行きのパケットを取り出すこどでスイッチ
ングを行なう方法（参照文献：１９８７年発行Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ　ＳｗｉｔｃｈｉｎｇＳｙｍｐｏｓ
ｉｕｍｌ９８７　ＰＲＯＣＥＥＤＩＮＧＳ第８０１頁〜
第８０８　頁　　”Ｔｈｅ　Ｋｎｏｃｋｏｕｔ　　Ｓｗ
ｉｔｃｈ：Ａ　Ｓｉｍｐｌｅ，ＭｏｄｕｌａｒＡｒｃｈ
ｉｔｅｃｔｕｒｅ　Ｆｏｒ　Ｈｉｇｈ−Ｐｅｒｆｏｒｍ
ａｎｃｅ　Ｐａｃｋｔ　Ｓｗｉｔｃｈｉｎｇ”Ｙ．Ｓ．
Ｙｅｈその他）とが知られている。

〔発明が解決しようとする課題〕

しかしながら、前者の方法では、競合パケットの再入力
時に、これらのパケッ１・の順序が逆転するのを避ける
ために、タイムスタンビング等の複雑な処理を必要とす
る。又、後者の方法では、ｎ入出ｌ出力（ｎは入線数）
のスイッチモジュールが出数の数だけ必要となるため、
人出線数の規模が大きくなるとハードウェア量が大きく
なる。

本発明の目的は、同一宛先を持った複数のパケットが同
時に入力された場合でも比較的簡単な回路構成および処
理で所望の出線に出力することのできるパケット交換シ
ステムを提供することにある。

〔課題を解決するための手段〕

本発明のパケット交換システムは、同時に入力された複数のパケットを宛先アドレス毎にソ
ーティングするソーティング手段と、このソーティング
手段によりソーティングされたパケットの中で同一宛先
アドレスを持つ複数の競合パケットがあるときにこれら
競合パケットのうちの１つを残して他を下位にドロップ
するドロップ手段と、該ドロップ手段を通過した、１つ
の宛先アドレスに対して最大ｌつのパケットを前記宛先
アドレスに基づいてルーティングするルーティング手段
とを有するｍ個のソーティングモジュールを入線側に備
え、これらのｍ個のソーティングモジュールは、上位のソー
ティングモジュールの前記ドロップ手段からドロップさ
れた出力を下位のソーティングモジュールの前記ソーテ
ィング手段の入力とするように順次接続され、前記ｍ個のソーティングモジュールの前記ルーティング
手段から入力されるパケットを一時的に格納し、格納し
た順に出線に出力する手段を有するバッファモジュール
を前記宛先アドレスに対応する出線毎に設け、前記複数のパケットは前記ｍ個のうちの最上位のソーテ
ィングモジュールに入力され、非競合パケットはこの最
上位のソーティングモジュールから前記宛先アドレスが
示す出線に対応する前記バッファモジュールに各々分配
され、かつ、競合するｋ個のパケットは最上位のソーテ
ィングモジュール〜ｌｋ−ＩＦ目のンーテイングモジュ
ールから１つづ順次所定の遅延を持って同一のバツファ
モジュールに入力されるよう構戊したことを特徴とする
。

〔実施例〕

第１図は本発明の一実施例を示すブロック図である。第
１図のパケット交換システムはｎ本の入線１０１と、ｍ
個のソーティングモジュール１１〜ｌｍと、ｎ本の出線
１０８と、この出線１０８に対応したｎ個のバッファモ
ジュール２１〜２ｎとから構成されている。

？ソーティングモジュール１１〜１ｎは、ソーティング
回路３とドロップ回路４とルーティング回路５とから構
戊されており、入線１０１の全部は第ｌのソーティング
モジュールｌ１のソーティング回路３に接続されている
。ソーティング回路３は入線１０１から同時に入力され
た全てのパケットに関して宛先順にソーティングを行い
、ｎ本のデータ線１０２に出力する。ド■ップ回路４は
同一の宛先を持つパケットがある場合１つを残して他の
競合パケットをドロップしてｎ本のデータ線１０５に出
力し、残った１つのパケットおよび非競合パケットをｎ
本のデータ線１０３に出力する。ルーティング回路５は
データ線１０３から入力されたパケットを各々の宛先の
出線に対応するバッファモジュールにｎ本のデータ線１
０４を介して出力する。

ソーティングモジュール１１〜１ｍは多行構戊を採って
いる。ｍ行のソーティングモジュール１１〜１ｍにおい
て、モジュール１１が最上位であり、モジュールｌｍが
最下位となる。上位のモジュール（例えば、ソーティン
グモジュール１１）のドーツプ回路４によってドロップ
された競合パケットがデータ線１０５を介してすぐ下位
のモジュール（例えばモジュール１２）のソーティング
回路３０入力となるようにこれらｍ行のモジュールは接
続されている。

入線１０１からソーティングモジュール１１に入力され
るパケットは、第２図に示すように、先頭にパケット情
報の存在を示す１ビットのアイドル表示ビット（ｉｄｌ
ｅ　ｉｎｄｉｃａｔｉｏｎ　ｂｉｔ）　Ｉ　Ｎを有し、
次に出線のアドレスを示す宛先アドレス（ｄｅｓｔｉｎ
ａｔｉｏｎａｄｄｒｅｓｓ　ｂｉｔｓ）Ｄ　Ａと、パケ
ット情報ＩＮＦとが続いている。アイドル表示ビットに
おいて　ｕＱ”はパケット情報が有効であることを示し
、“１”はパケット情報が無効であるアイドルパケット
であることを示している。

ドμツプ回路４は第３図に示すように、ｎ個の競合調停
回路４１１〜４１ｎからなる競合調停部４１から構戒さ
れている。競合調停回路４１１〜４１ｎはパケットをド
ロップするか否かの判定な行うための回路で、回路４１
１が最上位、回路４１ｎが最下位のｎ行構成である。各
競合調停回路４１１〜４１ｎは、データ線１０２からパ
ケットが入力されたときにこれと同じパケットを出力す
るデータ線４１０と、隣り合う上位のパケット（上位の
競合調停回路によりデータ線４１０から入力される）と
競合しないときにパケットを出力する出力線１０３と、
競合するときにパケットをドマゥブして下位のソーティ
ングモジュールに出力するデータ線１０５とに接続され
ている。

再び第１図に戻ると、ルーティング回路５は、入力され
たパケットの宛先を判定して、送出すべき出線１０８に
対応するバッファモジュール２１〜２ｎにこのパケット
を出力するための回路で、ｎ個の出力線１０４は各々バ
ッファモジュール２１〜２ｎに接続されている。このル
ーティング回路５はノンブロック型のスイッチで、同一
の出力線１０４に出力されるべきパケットが複数存在し
ないときはプロッキングは発生しない。

ここで、ソーティング回路３０入力においては、パケッ
ト交換システムの前段にあるパケット同期回路（図示せ
ず）から、複数のパケットが同時に送られてくるととも
にパケットスタート位置指定ＩＪｊｌ　１　１にパケッ
ト入力を示すタイミングパルスが入力される。この動作
は周期的に行通われる。

また、各回路３，４．５は各々パケットを出力するとき
に、パケット位置指定線１１２，１１３，１１５，１１
４にタイミングパルスを出力して次の回路にパケットの
到着を知らせる。

ｎ個のバッファモジュール２１〜２ｎの各々はｍ入力ｍ
出力のスイッチ回路６と、ｍ本の出力データ線１０６に
対応したｍ個のＦＩＦＯ（ファースト・イン・ファース
ト・アウト）ハッファを持つバッファメモリ７と、この
バッファメモリ７のｍ本の出力データ線１０７のうちか
ら１つを選択して出線１０８に接続するセレクタ８と、
バッファモジュール全体を制御するコントローラ９とを
備えている。スイッチ回路６には例えばｍ×ｍの空間分
割スイッチが使用される。

次に、第４図，第５図を参照してソーティングモジュー
ル，バッファモジュールの動作について説明する。

第４図を参照すると、まず、パケット交換システムに入
力された複数のバケッ１・は入線１０１を介してソーテ
ィングモジュール１ｌのソーティング回路３に入力され
る。ソーティング回路３はビット毎の比較により全パケ
ットをバイナリ値の小さな順にソーティングを行う（ス
テップ３１）。

本実施例では先頭にアイドル表示ビットエエがあり、有
効なパケットではこれが″０゜′であるので、ソーティ
ング順は主に宛先アドレスＤＡで決まる。

例えば出線数ｎが６４だとすればアドレスは６ビットと
なるから″ｏｏｏｏｏｏ″をＮｏ．０の出線、”０００
００１″をＮｏ．　１の出線　ＨＨＨ，　　”１１１１
１１″をＮｏ．６３の出線とすると、Ｎｏ．０の出線行
きのパケットがソーティングでは最上位となる。同じア
ドレスを持つパケットに関しては、アドレスの次に続く
パケッ１・情報部のバイナリ値でソーティング順を決定
する。このようにしてソーティングされたパケットは昇
べき順にｎ本のデータ線１０２に出力される。このとき
、同一アドレスを持つ競合パケットは必ずひとかたまり
に瞬り合って出力される。

次に、ソーティング後のパケットはドロップ回路４の競
合調停部４１に入力される。各競合調停回路４１２〜４
１ｎにおいては、ソーティング順が１つ上位のパケット
が自己の上位の競合調停回路からデータ線４１０を介し
て入力されるので、データ線１０２から入力されたバケ
ッ１・とのアドレス比較を行う（ステップＳ２）。この
ときソーティング順が上位のパケッ１・と同じアドレス
を持つバケッ１・は競合に敗れたこととされ、また両者
のアドレスが異なるときはそのパケット（データ線１０
２から入力された方のパケット）は生き残る。生き残っ
たパケットは、競合はしないパケットあるいは競合に勝
ったパケットであり、これらはデータ線１０３を介して
ルーティング回路５へ出力される（ステップ８３）。こ
のとき、アイドル表示ビッ｝ＩＩを“１″に変えたアイ
ドルパケット（宛先アドＩ／スＤＡおよびパケット情報
ＩＮＦはそのまま）がデータ線１０５を介して下位のソ
ーティングモジュールｌ２に出力される（ステップ８４
）。

一方、ステップＳ２において、競合して敗れたパケット
は第１のソーティングモジュール１ｌからはドロップさ
れ第２のソーティングモジュールｌ２に入力されること
になる。すたわち、競合有と判定した競合調停回路４１
２〜４１ｎにおいては、データ線１０２から入力された
パケットをそのままデータ線１０５に出力するとともに
、アイドル表示ビッ｝■Ｉを“１″に変えたアイドルパ
ケット　（宛先アドレスＤＡおよびパケット情報ＩＮＦ
はそのまま）をデータ線１０３を介してルーティング回
路５に出力する（ステップＳ５，Ｓ６）。このように競
合調停部４１では、競合するハケットのうち、最もバイ
ナリ値の小さいパケットが１つ残り、他は下位のモジュ
ールで扱われる。

次に、競合調停部４１から出力されたｎ個のパケットは
、データ線１０３を介してルーティング回路５に入力さ
れる。ルーティング回路５では、有効パケットに対して
はその宛先アドレスを判定して所望の出線１０８に対応
するバッファモジュール２１〜２ｎにデータライン１０
４を介して出力する（ステップ８７）。また、このルー
ティング回路５ではアイドルパケットが入力されてもこ
れを出力しない。

ドロップ回路４の競合調停部４１からデータ線１０５に
出力された各パケットは第２のソーティングモジュール
ｌ２に入力される。ソーティングモジュール１２〜１ｍ
も第４図のとおり動作する．ソーティングモジュール１
２〜１ｍにおいて、第１のソーティングモジュール１１
と異なる点は、ソーティング回路３｝こ有効パケットと
無効パケットとが入り乱れて入力されることにある。し
たがって、ソーティング回路３の出力では有効パケット
と無効バケッＩ・との分離も行なわれていることになる
。第２のソーティングモジュール１２では再び同一宛先
アドレスを持つ１つの競合パケット群のうち１つが生き
残り、所望のバッファモジュール２１〜２ｎに出力され
る。このとき、注意すべきことは、第２のモジュールｌ
２からバッファモジュール２１〜２ｎへ入力されるノ｛
ケットは、第１のモジュール１ｌからバッファモジュー
ル２１〜２ｎへ入力されるパケットは、第１のモジュー
ル１１からバッファモジュール２１〜２ｎへ入力される
パケットに対して必ず一定の遅延を持つことである。す
なわち、第２のモジュール１２での処理時間分だけバッ
ファモジュール２１〜２ｎへの入力が遅れる。したがっ
て、１つのバッファモジュールへは同時に複数のパケッ
トは入力されない。

次に、第５図を参照してバッファモジュール２１〜２ｎ
の動作を説明する。ソーティングモジュール１１〜１ｍ
から到着したパケットはスイッチ回路６に入力される。

コントローラ９はタイミングバルス１１４によりパケッ
トの到着を検出すると（ステップ８９）、スイッチ回路
６を制御してパケットを空のバッファメモリ７に格納す
る（ステップＳＬ０．１１）。すなわち、バツファメモ
リ７内のＦＩＦＯバッファの数は、ンーテイングモジュ
ール１１〜１ｍの数ｍと一致している。

第１のソーティングモジュール１１に入力されたときに
、競合していたバケッ｝・は、バイナリ値の小さな順に
上述の遅延分の間隔をもって同じスイッチ回路６に到着
するので、これらを予め定めた順で各ＦＩＦＯバッファ
に格納させる。例えば、Ｎｏ．１〜Ｎｏ．ｍのＦＩＦ○
バッファをこの順で使用すると仮！すると、前回のタイ
ミングバルス１１４で処理した競合パケット群の最後の
パケットがＮｏ．　（ｍ−２）のＦＩＦＯバッファに格
納されたとすると、今回のタイミングバルス１１４によ
り処理すべき競合パケット群は到着順にＮｏ．（ｍ−１
）のＦＩＦＯバッファから順にＮｏ．ｍ，　Ｎｏ．１，
Ｎｏ．２，・・・と周期的に格納されていく。スイッチ
回路６は１つのパケットの長さに相当するタイミングで
切り替えが行われる。すなわち、パケット格納のための
パスが一端設定されると、そのパスはそのパケットが全
てＦ．ＩＦＯバッファに格納し終るまでは保持される。

このように順次格納された競合パケット群は読み出され
るのを待つ。

コントローラ９は格納時と同じ順序でバッファメモリ７
から各パケットを周期的に読み出し、かつこの読み出し
に同期してセレクタ８を制御し、出線１０８に競合パケ
ット群を順次出力する（ステップＳ１２）．次に、具体的な例を上げて本実施例全体の動作を説明す
る。今、説明の簡略化のためにｎ＝４，ｍ＝３とし、第
６図に示すように入線１０１に４つのバケツ｝ＰＩ〜Ｐ
４が同時に入力されたとする。パケットＰ１〜Ｐ４の宛
先アドレスＤＡは各々″１″，４２″，“ｌ”，“ｌ”
であり、パケットＰＬ．Ｐ３，Ｐ４０３つが競合してい
る。

第１のソーティングモジュール１１のソーティング回路
３において、これらのバケツ｝ＰＩ〜Ｐ４はソーティン
グされる。宛先アドレスＤＡの同一のパケットｐｉ．Ｐ
３，Ｐ４においてはパケット情報のバイナリ値の小さい
順にパケットＰ４，Ｐ３，ＰＬの順番にソーティング．
される。

次に、第７図を参照すると、ソーティング後のパケット
はドロップ回路４の競合調停部４１に入力される。ここ
では、競合に勝ったバケツ｝Ｐ４と非競合バケツ｝Ｐ２
とはルーティング回路５に出力される。このとき、デー
タ線１０５には、パケットＰ４，Ｐ２をアイドル化した
アイドルバケツ｝ＩＰ４，ＩＰ２が出力される。また、
競合に敗れたパケットＰ３，Ｐ１は第１モジュールｌ１
からドロップされデータ線１０５に出力される。このと
き、ルーティング回路５への出力データ線１０３には、
パッケージＰ３，ＰＬのアイドルバケツ｝ＩＰ３，ＩＰ
Ｉが出力される。この結果、第１モジュール１１のルー
ティング回路５には、パッケージＰ４，Ｐ２とアイドル
パケットエＰ３，ＩＰＩとが入力される。

次に、ルーティング回路５では、バケツ｝Ｐ４に関して
は、その宛先アドレス“ｌ”が示す２番目の出線に対応
するバッファモジュール２２へのルーティングを行ない
、パケットＰ２に関しては、その宛先アドレス″２″が
示す３番目の出線に対応するバッファモジュール２３へ
のルーティングを行なう。すでに述べたようにアイドル
バケットＩＰ３．ＩＰＩについては出力されない。

一方、第２のソーティングモジュール１２に出力された
パッケージＰ３，ＰＬとアイドルバケツ｝ＩＰ４，ＩＰ
２とは第９図に示すように、ソーティング回路３でソー
ティングされ、第１のソーティングモジュール１１と同
様の処理が行なわれる。結果的に、第２のソーティング
モジュール１２からは競合する２つのパケットのうちパ
ケットＰ３が生き残り、その宛先アドレスが示すバッフ
ァモジュール２２に出力される。また、バケツ｝ＰＩは
、この第２のソーティングモジュール１２でも競合に負
けてドロップされ、第３のソーティングモジュールｌ３
に入力され、このモジュール１３からバッファモジュー
ル２２に出力される。

次に、競合パケッ｝Ｐ４，Ｐ３，ＰＬが次々と到着する
バッファモジュール２２での動作について第１０図を参
照して説明する。バッファモジュール２２のスイッチン
グ回路６にはパケットＰ４，Ｐ３，ＰＩがこの順序で入
力される。バケッ｝Ｐ４に対するバケツ｝Ｐ３の入力遅
れ時間Ｄは、上述したように、ソーティングモジュール
を一般分多く通過したことにより発生している。

また、同様にパケットＰ１はパケットＰ４に対して時間
２・Ｄ分（ソーティングモジュール２段分）遅れて到着
する。このケースでは、前回の競合パケット群のうちの
最後のパッケージがＦＩＦＯバッファ７ｌに格納された
ものとしている。したがって、今回の競合パケット群は
ＦＩＦＯバッファ７２から始まって順番に格納されるよ
うにコントローラ９がスイッチ回路６を切替制御する。

すなわち、バケツ｝Ｐ４，Ｐ３，ＰｉはそれぞれＦＩＦ
○バッファ７２，７３．７１に各々格納される。この後
、セレクタ８により、これらパケットを、格納した順に
出線１０８に出力することによって、競合パケッｌ−Ｐ
４，Ｐ３，Ｐｉはスムーズに所望の出線に出力される。

なお、バッファモジュール２２において、パケットＰ１
の到着が、パケットＰ１〜Ｐ４の次のタイミングバルス
１１１でソーティングモジュ−ル１１へ入力されるパケ
ット群のうちの最先のものの到着よりも遅れてしまうと
、同一人線上のパケットの順序が保存されない場合があ
る。したがって、パケットの順序を正しく保つためには
、競合したパケットの最上位パケットと最下位パケット
との同一バッファモジュールへの到着時間の最大遅延差
（ｍ−１）　　・Ｄが１つのパケットの長さより短くな
るようにすれば良い。

また、パケットが競合する可能性のある最大数はｎであ
るので、ソーティングモジュールの数ｍはｍ≦ｎに設定
される。しかしながら、この数ｍや個々のＦＩＦ○バヅ
ファの容量（深さ）は、パケット交換システムにおいて
想定される最大パケット廃棄率に従って設定される。

〔発明の効果〕

以上説明したように本発明によれば、パケット交換シス
テムを多モジュール構成にし、出線側にバッファを設け
ることにより、所望のパケット廃棄率においてハードウ
ェア量が少なく、同時入力パケットの順序を替えること
なくスイッチングが行える。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は同実
施例で交換されるパケットの一例を示す図、第３図は同
実施例の一部の詳細を説明する図、第４図は同実施例に
おけるソーティングモジュールの動作を説明するフロー
チャート、第５図は同実施例におけるバッファモジュー
ルの動作を説明するフローチャート、第６図〜第１０図
は入力パケットの一例を基に同実施例の全体動作を説明
するための図である。１１．１２〜１ｍ・・・・・・ソーティングモジュール
、２１．２２〜２ｎ・・・・・・バッファモジュール、
３・・・・・・ソーティング回路、４・・・・・・ドソ
ツブ回路、５・・・・・・ルーティング回路、６・・・
・・・スイッチ回路、７・・・・・・バッファメモリ、
８・・・・・・セレクタ、９・・・・・・コントローラ
、１０１・・・・・・入線、１０８・・・・・・出線。箒５阻華４町

Claims

【特許請求の範囲】

（１）同時に入力された複数のパケットを宛先アドレス
毎にソーティングするソーティング手段と、このソーテ
ィング手段によりソーティングされたパケットの中で同
一宛先アドレスを持つ複数の競合パケットがあるときに
これら競合パケットのうちの１つを残し他を下位にドロ
ップするドロップ手段と、該ドロップ手段を通過した、
１つの宛先アドレスに対して最大１つのパケットを前記
宛先アドレスに基づいてルーティングするルーティング
手段とを有するｍ個のソーティングモジュールを入線側
に備え、これらのｍ個のソーティングモジュールは、上位のソー
ティングモジュールの前記ドロップ手段からドロップさ
れた出力を下位のソーティングモジュールの前記ソーテ
ィング手段の入力とするように順次接続され、前記ｍ個のソーティングモジュールの前記ルーティング手段から入力されるパケットを一時的に格
納し、格納した順に出線に出力する手段を有するバッフ
ァモジュールを前記宛先アドレスに対応する出線毎に設
け、前記複数のパケットは前記ｍ個のうちの最上位のソーテ
ィングモジュールに入力され、非競合パケットはこの最
上位のソーティングモジュールから前記宛先アドレスが示す出線に対応する前
記バッファモジュールに各々分配され、かつ、競合する
ｋ個のパケットは最上位のソーティングモジュール〜第
ｋ番目のソーティングモジュールから１つづ順次所定の
遅延を持って同一のバッファモジュールに入力されるよ
う構成したことを特徴とする競合パケットに対する調停
機能を有するパケット交換システム。
（２）前記ドロップ手段は、前記ソーティング手段によ
りソーティングされたパケットを、ソーティング順が隣
り合うパケットについて順次宛先アドレスを判定し、両
者のアドレスが同じ場合はソーティング順が下位のパケ
ットをドロップすることにより、競合パケットのうちの
ソーティング順が最上位のパケットを残すためのドロッ
プ回路を有することを特徴とする請求項（１）記載のパ
ケット交換システム。
（３）前記ソーティング手段は同時に入力される複数の
パケットをバイナリ値の小さい順にソーティングするこ
とを特徴とする請求項（２）記載のパケット交換システ
ム。
（４）前記パケットの先頭に当該パケットが有効か無効
かを示す情報が設けられ、前記ドロップ回路は競合によ
りドロップされたパケットのかわりに当該パケットの前
記情報を無効を示す情報に変えたパケットを出力するこ
とを特徴とする請求項（２）記載のパケット交換システ
ム。