JPH01177239A

JPH01177239A - パケット集線装置及びパケット交換機

Info

Publication number: JPH01177239A
Application number: JP63001475A
Authority: JP
Inventors: Hiroshi Suzuki; 洋鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-06
Filing date: 1988-01-06
Publication date: 1989-07-13
Also published as: EP0323835A2; US4868813A; CA1317014C; EP0323835A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、超高速なパケット集線装置ならびに超高速な
パケット交換装置に関する。

（従来の技術）第２図は従来のパケット集線装置の例であり２０１〜２
０８までの８本の入力線からのパケットを出線２２１の
一本に集線するものである。パケット集線は非同期集線
のため同時に複数のパケットを受信する場合がある。こ
のためパケットをバッファにためる必要がある。通常各
人線毎に２１１〜２１８のようにバッファを割り当てる
。２２０は各バッファのパケットを取り出すためのセレ
クタである。

この集線装置は、次の問題点をもっている。

これはバッファが各入線毎に独立に設けられている為す
なわち共有されてない為、バッファの利用効率が極めて
低い事である。例えば２１３のバッファがいっばいにな
った時たとえ他の２１２，２１８のバッファに空きがあ
っても２０３から受信されたパケットは廃棄される。

第３図はこの問題を解決するために共有メモリ３１０を
用いてた集線装置であり、３０１〜３０８の入線からの
パケットを出線３２０へ集線するものである。しかしこ
の場合逆に動作速度が以下のように制限されるという欠
点をもつ。つまり共有メモリ３１０のアクセス速度は各
入線３０１〜３０８の速度の和にする必要があるため入
線の数、入線の速度を共有メモリのアクセス速度以上に
上げることができない。

このように第３図の共有メモリ方式はメモリの利用効率
がよく、廃棄されるパケットも第２図の構成とくらべる
と少なくなるという利点はあるものの、動作速度の点で
限界があるため不適当である。

近年この問題（すなわち超高速に到来する複数のパケッ
トをいかに共有バッファでバッファリングするかという
問題）に対処する為次の集線方式が提案されている。な
お、この技術については、アイ・イー・イー・イージャ
ーナルオンセレクティドエリアズインコミューケーショ
ンズ（ＩＥＥＥ　Ｊｏｕｒｎａｌｏｎ　５ｅｌｅｃｔｅ
ｄ　Ａｒｅａｒｓ　ｉｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ
ｓ）誌、１９８７年１０月号に掲載された論文「ザノッ
クアウトスイッチ：アシンプルモジュラーアーキテクチ
ュアフォーハイパフォーマンスパケットスイッチング（
Ｔｈｅ　Ｋｎｏｃｋｏｕｔ　５ｗ１ｔｈ：　Ａ　Ｓｉｍ
ｐｌｅ、　ＭｏｄｕｌａｒＡｒｃｈｉｔｅｃｔｕｒｅ　
　ｆｏｒ　　Ｈｉｇｈ　　Ｐｅｆｏｒｍａｎｃｅ　　Ｐ
ａｃｋｅｔＳｗｉｔｃｈｉｎｇ月（文献１）に記載され
ている。

第４図は′ラックアウトスイッチ”と呼ばれている交換
機の構成である。

入線４０１〜４ＯＮから入ってくるパケットを４５１〜
４５Ｎ任意の出線にスイッチするものである。

４１１〜４１Ｎの入線インターフェースは各パケットの
ヘッダの情報からその出線を知り出線アドレスをパケッ
トに付加する処理を行う。そのパケットは４２１〜４２
Ｎの同報バスへ転送される４３１〜４３Ｎはアドレスフ
ィルタであり、各出線のアドレスをもったパケットを受
信するものである。

４４１〜４４Ｎはパケット集線装置でありＮ本の入力線
で受信したパケットを１本の出力へ集線するものである
。４４１〜４４Ｎの各々の構成を第５図に示す。

Ｎ入力の集線装置はコンセントレータ５１０と５ｈｉｆ
ｔｅｒ５２０とバッファメモリ５３１〜５３４とセレク
タ５４０から成る。

これらの機能を簡単に説明する。

５０１〜５ＯＮで受信したｊ個のパケットはコンセント
レータ５１０により５１１〜５１４の４本の出力線に上
から順に出力される。ｊ＞４の時ｊ−４個のパケットは
５１５〜５１Ｎの出力線に捨てられる。そして５１１〜
５１４の上から順につめられたパケットはシフター５２
０で５３１〜５３４のファーストインファーストアウト
（ＦＩＦＯ）バッファに各々転送される。

もし７つのパケットが１〜７の順に受信された場合各パ
ケットは５３１〜５３４に図のように上から順に格納さ
れる。これはどの入線５０１〜５ＯＮから入力されても
同じように入る。

セレクタ５４０はバッファ５３１から５３２→５３３→
５３４とパケットと取りそしてまた５３１から取りはじ
める。

このようにするとバッファ５３１〜５３４は４つの狛犬
した入出力をもつにもかかわらず完全に共有されあたか
も１つのＦｉＦｏのバッファのように機能する。

このしくみをもう少し詳しく説明する。

第６図はコンセントレータ５１０の動作を示している同
図（ａＸｂＸｃ）はパケットが（１，２）、（３，４，
５）、（６，７）が同時に受信されたシーケンスを示し
ている。

（ａ）においてコンセントレータ６１０はパケット１．
２を出ポート６１１，６１２と上からつめて転送するよ
うに出力する。次にパケットが（３，４，５）、（６，
７）が到着しても同じく上のポートから（６２１，６２
２，６２３）、（６３１，６３２）とパケットを転送す
るようにコンセントレータはパケットをスイッチする（
第６図（ｂ）及び（Ｃ））。

このコンセントレータはＮ入力でＬ出力（Ｎ≧Ｌ）とな
っている。つまり同時に５以上のパケットが受信された
場合第７図のようにパケットは廃棄される。

例えば第７図（ａ）ではパケット１〜４はポート７１１
〜７１４に出力されパケット５はポート７１５ですてら
れる。しかしこの図のように下のポートから入力された
パケットは上のポートから入力されたポートより廃棄さ
れやすくなってしまうため図（ｂ）のようにと゛のポー
トに対してもコンセントレータ通過後廃棄されるか否か
を均等化するようにパケットの出口はランダム化して出
力される。

さてこのように上のポートからつめられたパケットがど
のように４つのバッファに格納されるか第８図に示す。

同図（ａＸｂ）（ｃ）は各々パケット（１，２）、（３
，４，５）、（６，７）がシフタ５２０を介してバッフ
ァ５３１〜５３４に格納されるようすを示す。８０１，
８０２はシフタの中の入出力がポート間の接続関係を示
す。

第８図（ａ）ではパケット１，２はバッファ８１１，８
１２へ格納される。次に（３，４，５）と同時にパケッ
トが入力された場合（第８図（ｂ））において示すよう
にバッファ８２３がら入力する。そして８２３，８２４
まで入力したあとまた８２１へ戻る。このように格納す
るようシフタ８０１の入出力ポートの接続関係は８００
の状態に比べ２つシフトしている。同様に第８図（Ｃ）
で（６，７）のパケットが入力された場合バッファ８３
２から格納するよう８０２のシフターのような接続関係
になる。

以上のようにパケットを複数バッファに入力し第５図の
ようにセレクタ５４０がバッファを上から順にサーチす
ることによってあたかも１つのＦｉＦｏのバッファのよ
うに動作させることができる。これにより効率のよい、
しかも高速のパケット集線が可能となる。

しかし、このような構成のパケット集線装置ならびにこ
れを用いたパケット交換機には次の問題点が存在する。

第１点はパケットの集線装置において、バッファの前後
にコンセントレータとシフタという２種類の空間スイッ
チを要する点である。コンセントレータはＮＸＭの空間
スイッチであり、シフタはＭＸＭのスイッチである。こ
のように空間スイッチを２段必要とする点は実装規模が
大きくなるばかりかスイッチ制御を複雑化する。

第２点は前記コンセントレータがヘッダ駆動で動作する
多段のバイナリスイッチによって構成されている点であ
る（文献１のＦｉｇ、８）。

それぞれのバイナリスイッチ自体、クロスバスイッチに
用いられるゲートに比べ複雑である上に多段のバイナリ
スイッチ間の布線が複雑なものとなる。このスイッチ構
成上の複雑さはスイッチの設計、実装、運用上多大な手
間を要すことにつながる。

第３点はコンセントレータにおいて、前述したパケット
廃棄を各入力ボートに対して均等に起こさせるため、第
７図に示すランダム化を行う方法である。これは各バイ
ナリスイッチの制御にランダム制御を導入させることに
よって実現されるが（文献の参照）このことは上記スイ
ッチの複雑さを増大させてるにすぎない。

上記第１〜３のスイッチの複雑化は超高速な集線装置、
交換機実現上あるいは保守、運用上の大きなさまたげと
なる。

第４点はノックアウトスイッチのコンセントレータにお
いてパケットの廃棄を起こしている点である。すなわち
第７図のように同時にＭ以上のパケットが到着した場合
にはバッファが空状態であるにもかかわらず必ずパケッ
トが捨てられてしまう。

これは次のような場合致命的な欠陥となる。

近年超高速パケット交換技術を用いて、従来回線交換で
取り扱ってきた同期的な通信（例えば音声や動画、ｅｔ
ｃ）も含めたすべての通信サービスを扱おうという動き
がある。

しかし同期的な通信を扱う場合、特に加入者集線系にお
いて同時にＭ個以上のパケットが同時に入力される状況
が起きるとこれが周期的に何度もくりかえされることに
なる。従って常にパケットの廃棄が起きつづけるという
ことになる。つまり本技術は現実の集線装置としてはこ
のような通信に対して使用できない。また非同期通信に
ついてもトラヒックの時間的かたよりが起きた場合も同
様である。バッファが空いているのにかかわらずパケッ
トがすてられるのは不合理である。

（発明が解決しようとする問題点）本発明は１００Ｍｂｐｓ以上の超高速な複数の入線から
受信されるパケットを複数のバッファメモリに格納する
ことによってメモリの動作速度を増大させず、しかし複
数のバッファメモリを複数の入線で共有化することでバ
ッファ効率を向上させるものであり、またこの集線装置
を用いた交換機を構成しようとするものである。従来技
術によるこのような集線装置及び交換機（文献１）では
、前述したようにパケットの集線において１）２段の空間スイッチを要する２）前後のコンセントレータスイッチが多段のバイナリ
スイッチで構成されている。

３）上記バイナリスイッチ内に各入線に対するパケット
廃棄率を均等化する機構を要する。

ためスイッチの構成が複雑化しその設計、実装保守、運
用が困難となる欠点をもつさらに４）バッファが空いていてもパケットの廃棄がコンセン
トレータで起きる。

ため、パケットが同期的に到着する場合の性能劣化が著
しい。

さらにまたより多い入り線数を集線する場合、従来技術
では縦続にコンセントレータを接続する方法が提案され
ている（文献１）。

この方法ではバッファは最終段にしかない。つまりより
入線数Ｎを増加してもバッファの数は全く増加させない
構成である。これは前述のパケット廃棄に対する欠点を
助長せしめるにすぎず、性能の低下をもたらす。

本発明は上記問題点を解決する高速のパケット集線装置
及びパケット変換機を提供することを目的とする。

（作用）本発明による集線装置はｎ個のパケット入力がある場合
ｎ個のバッファを用意するので、最大ｎ個のパケットが
同時に受信されてもすべてのバッファが一杯にならない
かぎり廃棄は起きない。

このｎ個のバッファを各入線が共有して１つのＦｉＦｏ
バッファのようにして使用するためにｎＸｎの空間スイ
ッチを用意する。制御装置は各人力されたパケットに順
位付けを行いこの順位情報と最後にどのバッファまでパ
ケットを書き込んだかという情報に応じて各パケットを
各バッファに割り当てるように空間スイッチを制御する
。この中間スイッチは単純なりロスポイントスイッチで
実現できしかもスイッチの制御部もＲＯＭなどを用いて
簡単に構成でき、超高速から高効率から高性能な集線装
置を単純な構成で実現できる。

ここでこのｎＸｎの空間スイッチは従来のノックアウト
スイッチ用いられているコンセントレータの機能とシフ
ターの機能を一段の空間スイッチで同時に実現するもの
であり、しかも単純な構成である点が特徴である。

さらに前記集線装置を２段に接続した場合１段目のに個
のｎ−１集線装置の出線の利用率は２段目のに一１集線
装置の出線利用等のＴになるため１段目の集線装置内の
バッファは飛躍的に減少せしめることかで−き、必要な
バッファはほとんどが２段目の集線装置に集約すること
ができる。っまり集線装置は多段に接続しても実質最終
段にＢｕｆｆｅｒをたくさんもたせるだけでよいためよ
り入り線の多い集線装置を簡単な実装構成にて実現でき
る。しかも従来技術において縦属接続した場合に起きる
パケット廃棄等の増大は全くない。

さらにまた上記の集線装置を出線の数だけ用意すればよ
り高性能なパケット交換機が簡単な構成要素で得ること
ができる。

（実施例）第１図に本発明の実施例を示す。

第１図は一例として８本の入線１０１〜１０８から受信
するパケットを１本の出線１６０に集線するための集線
装置を示す。検知器１１０は受信パケットの検知とパケ
ットが受信されて空間スイッチの接続が定まるまでの間
パケットに対し固定遅延を加えるものである。８本の入
り線のどの入り線でパケットが受信されたかはこの検知
器で検知され信号線１１１〜１１８で制御装置１３０に
通知される。制御装置１３０はこの情報をもとに８×８
の空間スイッチ１２０の各クロスポイントを制御（ＯＮ
ｌｏＦＦ）する。この制御が行なわれる遅延時間の問答
パケットは検知回路１１０でスイッチ入力に先だって固
定遅延を被むる。

制御装置１３０は各パケットがバッファ１４１〜１４８
に順々に入るよう信号線１３１で空間スイッチを制御す
ると、パケットは指定されたバッファへ空間スイッチを
介して転送される。各バッファ１４１〜１４８は空間ス
イッチから転送されて来たパケットをそれぞれＦｉＦｏ
形式で格納する。

この時従来技術でも記述したように８個のバッファがあ
たかも１つのＦｉＦｏのように機能するように各パケッ
トの各バッファへの割当てを行う。この様子を第９図に
示す。ただしここではパケット長は固定であり、各入力
端においてパケットヘッダは同期して受信されるものと
する。同図（ａ）、（ｂ）は８×８空間スイッチの各入
力に同時にパケット（１，２，３）が入力端子、ｆ４，
１ｆ６Ｊ７にて受信された場合とその次に続いてパケッ
ト（４，５，６，７，８，９）が入力端子＃１．＃３．
＃４．＃５．＃６．＃８にて受信された場合を示す。図
（ａ）において各パケット（１，２，３）はバッファ９
０１〜９０８のうち上から順に割り当てられポート＃４
はバッファ９０１ヘボート＃６は、バッファ９０２ヘポ
ート＃７はバッファ９０３に接続されるようスイッチ９
００は制御される。他の入力ボートは上記３つのバッフ
ァ以外ならどのボートにつながっていてもよい。各パケ
ットのバッファへの格納は、バッファの入口においてパ
ケットのヘッダイネーブルｌディスイネーブル（ｅｎａ
ｂｌｅ／ｄｉｓｅｎａｂｌｅ）信号によってライトイネ
ーブル（ｗｒｉｔｅ　ｅｎａｂｌｅ）が制御される。従
ってパケットの受信されない入力ポートからバッファへ
の書込みは行われない。さて次に図（ｂ）のようにパケ
ット（４，５，６，７，８，９）が同時受信された場合
、８つのバッファのうち図（ａ）において３番目のバッ
ファにまで書き込まれたので次は４番目のバッファ９１
４がら９１５．９１６，９１７，９１８へと書き込みま
た一番上にもどって９１１へとそれぞれパケットを書き
込むようにスイッチ９１０が制御される。

各スイッチの人力ボート＃１〜＃８とバッファとの接続
関係は第９図（ｂ）に示すとおりである。

結局パケット１〜３及び４〜９はバッファ１から順に書
き込まれる。

これに対し、読み出しは第１図においてセレクタ１５０
によりバッファ１４１から順にサーチされパケットが入
っていれば定められた長さの分だけ読み出し次のバッフ
ァヘサーチする。

次のバッファにパケッ□トがあれば同様に読み出しを続
ける。もし一番下のバッファまでサーチされたら一番上
のバッファにサイクリックに戻ってくる。もしバッファ
にパケットがなければサーチポインタはそのバッファで
止まる。

次からはこのバッファからパケットが書き込まれるので
その後また同様に読み出し動作が続けられる。

このように複数のバッファに対し書込みと読み出しを制
御することで１つ１つのＦｉＦｏ動作を行う複数のバッ
ファ全体が１つのＦｉＦｏのバッファと等価す動作を行
うことになる。

ここで従来技術のノックアウトスイッチとの大きな違い
はｎＸｎ（この例では８×８）の空間スイッチの制御法
にある。即ちこの空間スイッチをノックアウトスイッチ
コンセントレータとシフタ機能を統合し一段の空間スイ
ッチで実現できる点である。

以下、この制御手段の実現方法について詳しく述べる。

第１０図から第１２図は第８図の１３０の制御装置の詳
細図である。１１１〜１１８は各入線でパケット受信さ
れたか否かを示す信号線で書込みバッファポインタ回路
１００１とポート別バッファ割当て回路１００２に入力
される書込みバッファポインタ回路は、８つのバッファ
のうち最後にどのバッファまでパケットを書き込んだか
を記憶するものである。すなわち次にどのバッファから
順に割り当てるかを計算、保持するものである。

これは以下のように実現される。

書き込んだバッファポインタは同時受信されたパケット
の数をカウントすることによって得られる。例えば第９
図（ａ）では３つのパケットを同時受信したため３番目
のバッファまでポインタが進み次は４番目のバッファか
ら書き込めばよい。一方、次に（ｂ）では６個のパケッ
トを同時受信したので３＋６＝１（８を法とする剰余演
算による、ここで８はスイッチの出力ポート数）を得る
。つまり１番目のバッファまでポインタが進んだことが
わかる。

これは第１１図に示す回路で実現される。第１１図で１
１１〜１１８のどの入線でパケットが受信されたかを示
す８ｂｉｔの信号線のイネーブルな信号線の数を求める
ために１１０１の読み出し専用メモリ（ＲＯＭ）を用い
る。つまり１１１〜１１８をアドレスとして４ｂｉｔの
１１０２１のデータを出力する。例えば１１１〜１１８
が（１１１０００１）で１が受信を意味するなら出力は
ト（４りνを示せばよい。こで４ｂｉｔを用いているの
はパケットの受信がない場合の′０″からすべて受信の
場合“８″まで９通りあるからである。この結果は加算
器１１０２へ入力される。

加算器１１０２の出力は最後に書き込んだバッファのア
ドレスを示す。初期値は′７″となり次に’ｏ”（つま
り一番上のバッファ）から書きはじめるようにセットさ
れる。

加算器の出力は毎パケット到着毎にラッチ１１０３で保
持される。そしてこの保持された結果は加算器に再び人
力され、累積カウントの計算を行う。

以上のように書き込みバッファポインタ回路は容易に構
成され３ｂｉｔのポインタ値がポイント別ボート別バッ
ファ割当て回路に入力される。ボート別バッファ割当回
路は各入力線毎に対しどの出力線と接続すべきかという
情報を信号線１３１１〜１３１８を用いて空間スイッチ
１２０に供給するものである。これは、次のような方法
にて実現される。

例えば第９図（ｂ）のようにポート＃１．＃３．＃４，０５．＃６．Ｉ８にパケットが到着
したとする。

まず各ポート（１，２，３，４，５，６，７，８）に次
のような順位付けを行う。

（１，Ｘ、２，３，４，５．Ｘ、６）ここで、Ｘ印はパケットを受信していないポートに対す
る順位であり他の番号と重ならない７以上８以下の値な
ら任意である。

この順位値に前述の書込みバッファポインタ値（この場
合＝３）をそれぞれ（ｍｏｄ８で）加えると（４，ｘ、
５，６，７，８．ｘ、１）が得られる。即ちこれは各入
線がどの出線と接続されるかの情報であり各入線毎に３
ｂｉｔで示される。

これは第１２図の回路で実現される。つまり８ｂｉｔの
１１１〜１１８の信号線をアドレスとし１ワード３ｂｉ
ｔＸ８のデータをもつＲＯＭ１２００を用意する。

ＲＯＭのデータは１１１〜１１８に対応する８つの入力
ポートのうちパケットの受信されているポートに対して
１から順に数字を割当てるように設定する。第１２図で
、１２００１〜１２００Ｂは加算器である。

第１３図は各入力ポートに第９図（ｂ）のようにパケッ
トが到着した時に対するデータ設定例である。ここでデ
ータＡは第９図（ｂ）に対応したデータの設定でＸ印は
他のデータと等しくない値（１〜８）が入ればよい。こ
こではポート１が優先的になるように設定しである。つ
まりポート１が他のポートより優先的にバッファに割当
てられるので遅延特性もバッファが一杯になった時の廃
棄率も優遇される。これに対しデータＢの方はデータ値
の順番がランダム化しである。こうすることによって毎
回ボート番号の小さい方が優先的になるようなことはな
く平等にバッファ割当が行なえる。このランダム化はＲ
ＯＭ１２００のデータを書込む時の手間だけでありなん
らハードウェア実装規模に与える影響はない。

第１２図にもどってこのようにして求められた各ポート
別のＲＯＭｌ１００の出力は１２００１〜１２００８の
加算器に入力される。この加算器には前述の書込みポイ
ンタ値１００３が加えられその結果各人力ボートがどの
出力ポートに接続されるかが１３１１〜１３１８の３ｂ
ｉｔＸ８ポ一ト分得られる。

これらは第１図１２０の８×８空間スイッチに供給され
各入出力ポート間の接続を制御する。ここでポート別バ
ッファ割当て回路の出力を各入力ポートをどの出力ポー
トに接続するかという形式で例示したが逆に各出力ポー
トがどの入力ポートからパケットを取ってくるかという
形式でも構成できる。その場合でも各入力ポートに到着
したパケットに対して順位づけを行ってその情報をもと
に中間スイッチを制御するという本質的な点に何ら変わ
りない。つまり他の回路形式においてこの機能を実現し
ても本発明の適用は効力をもつ。

以上のように構成される本発明によるパケット集線装置
は従来技術に比べ次のような技術的効果が得られる。

１）１段の空間スイッチの制御だけで複数のＢｕｆｆｅ
ｒの共有制御が可能になった。従来例では２段であった
。

２）公平性制御が従来例では空間スイッチの各エレメン
トの構成に関与するためハードウェアの複雑化があった
が、本発明ではＲＯＭの中味を書き込むときにランダム
化したデータを入れるだけでよいので極めて簡単でしか
も何らハードウェア構成に変更を要しない。

３）最大の効果は単純なりロスバスイツチのみで上記ス
イッチが実現でき、従来例のような複雑なバイナリスイ
ッチの多段構成を不要としている点である。

４）すべての入線が同時にパケット受信してもバッファ
がおいている限りパケット廃棄されない。

つまり特に加入者の集線系において同期的なトラヒック
をパケット化に通信する場合に一端多くのパケットが集
線される状況が生ずると長期的にパケットが廃棄されつ
づけることはない。

従って、超高速かつバッファ効率の高いパケット集線装
置が単純な構成にて得られる。

次に第２の発明の実施例について述べる。

第１４図は集線度をさらに上げるためにｎ入力のパケッ
ト集線装置１４００１〜１４００ｋをに個集めてに入力
集線装置１４００で縦続接続したものである。単純にセ
レクタのみで集線した第１５図の形のバッファ構成の集
線装置での縦続接続と比較する。

第１５図において１６０１〜１６０にのに個の集線装置
は第１の発明による構成からなるものである。１６００
のセレクタ１６００はこれらに個の集線装置からパケッ
トの送信要求のある集線装置を選び出すものである。

本構成でに個の集線装置のバッファは全く共有されてい
ない。従って他のバッファが空であるにもかかわらず１
つの集線装置のバッファが一杯のときパケット廃棄が生
じる。本発明はこの現象を最小限に食い止めようとする
ものである。

すなわち第１４図のように２段目の集線装置にも共有バ
ッファを設置するのが第一の特徴である。さらに第２の
特徴は、１４０１〜１４０ｋまでの集線装置は２段目の
集線装置の状態に関わることなくパケットを送出できる
点である。第１５図ではセレクタ１６００から送出許可
を得るまで各々のバッファで待たねばならない。これが
第１４図の本発明の構成の場合全くなくなるので１４０
１〜１４０にでの集線装置でのパケッＢｕｆｆｅｒ占有
数を低減せしめることができる。

すなわち共有されないバッファサイズを減少させること
が可能となる。そしてこのことは共有バッファ部すなわ
ち集線装置１４００のバッファの使用効率を上げること
につながり全体としてのバッファ効率の向上が望める。

このことは次のようにも説明できる。第１４図において
は１４００の使用率をｐとすると各１４０１〜１４０に
のバッファの使用率はＴになる。−段目の使用率をさげ
ることによって必要バッファサイズは格段に低減できる
。これに対し共有度の高い２段目のバッファの利用度を
高めて効率的に使用することが実現できる。

すなわち一定のパケット廃棄率の下での必要総バッファ
サイズは第１５図の構成より第１４図の構成の方が小さ
くできる。

ｋ＝４の場合の数値例を示す。ｐ＝０．９の下で廃棄率
≦１０−６を満たすための総バッファ量は以下の通りで
ある。

このように本発明による集線度を高めるための構成によ
るとバッファを節減しつつもパケット廃棄率性能を高め
ることが可能である。

次に第３の発明の実施例について説明する。従来技術の
説明で用いた第４図において各出回線の共有バッファ４
４１〜４４Ｎを第１図もしくは第１４図の集線装置で構
成することにより第３の発明の実施例が得られる。

本集線装置をこのように構成することにより従来のパケ
ット交換機に比ベパケット集線装置が単純な構成でかつ
バッファの使用効率が高い超高速パケット交換が実現で
きる。

交換機において各出線対応のパケット集線装置が単純化
されることは交換機構成上大きな意味をもつ。つまり交
換機では出線の数だけパケット集線装置を持つ必要があ
るためその集線装置が単純化され、装置の規模が大幅に
縮小され、設計、実装保守運用性も飛躍的に向上するか
らである。

【図面の簡単な説明】

第１図は本発明の実施例によるパケット集線装置のブロ
ック図、第２図は従来技術によるバッファを共有しない
パケット集線装置のブロック図、第３図は従来技術によ
るバッファを共有するパケット集線装置のブロック図、
第４図は従来技術によるパケット交換機のブロック図、
第５図は従来技術によるバッファを共有するパケット集
線装置のブロック図、第６図は従来技術による第５図の
コンセントレータ５１０の動作説明図、第７図は従来技
術による第５図のコンセントレータ５１０の動作説明図
、第８図は従来技術による第５図のシフタ５２０の動作
説明図、第９図は本発明の実施例によるパケット集線装
置の動作説明図、第１０図は本発明の実施例の第１図の
コントローラ１００１のブロック図、第１１図は本発明
の実施例の第１０図の書込みバッファポインタ回路１０
０１のブロック図、第１２図は本発明の実施例の第１０
図のポート別バッファ割当て回路１００２のブロック図
、第１３図は本発明の実施例の第１２図のＲＯＭ１２０
０の内容の説明図、第１４図は第２の発明の実施例であ
るパケット集線装置のブロック図、第１５図は従来技術
によるパケット集線装置の縦続接続構成例である。

Claims

【特許請求の範囲】

（１）複数の入り線から受信される複数のパケットを１
つの出線に集線するパケット集線装置であり、複数の入
力線と複数の出力線を持つ空間スイッチと、該空間スイ
ッチを制御する制御装置と、複数のバッファメモリと、
該複数のバッファメモリから順番に１個のバッファメモ
リを選んで１個ずつバケットを読み出すセレクタ装置か
ら構成され、前記受信された複数のパケットは、前記空
間スイッチの各入力線にそれぞれ入力され、前記空間ス
イッチの各出力線は前記複数のバッファメモリにそれぞ
れ接続され、前記制御装置は、前記空間スイッチに同時
に入力される複数のパケットに対して順位付けを行ない
、各パケットが該順位に従って前記セレクタ装置によっ
て前記複数のバッファから読み出されるべく前記空間ス
イッチを制御して各パケットを前記複数のバッファに割
当てる事を特徴とするパケット集線装置。
（２）複数の入り線から受信される複数のパケットを１
つの出線に集線するパケット集線装置であり、ｋ個のパ
ケット集線装置と、１個のｋ入力１出力のパケット集線
装置とからなり、前記ｋ個のパケット集線装置の各出力
線が前記ｋ入力１出力パケット集線装置の各入力線に接
続されるパケット集線装置であり、前記ｋ個のパケット
集線装置及び１個のパケット集線装置のそれぞれは、複
数の入力線と複数の出力線を持つ空間スイッチと、該空
間スイッチを制御する制御装置と、複数のバッファメモ
リと、該複数のバッファメモリから順番に１個のバッフ
ァメモリを選んで１個ずつパケットを読み出すセレクタ
装置から構成され、前記受信した複数のパケットは、前
記空間スイッチの各入力線にそれぞれ入力され、前記空
間スイッチの各出力線は前記複数のバッファメモリにそ
れぞれ接続され、前記制御装置は、前記空間スイッチに
同時に入力される複数のパケットに対して順位付けを行
ない、各パケットが該順位に従って前記セレクタ装置に
よって前記複数のバッファから読み出されるべく前記空
間スイッチを制御して各パケットを前記複数のバッファ
に割当てる事を特徴とするパケット集線装置。
（３）Ｎ入力Ｍ出力のパケット交換機であり、Ｎ本の入
り線の各々に、パケットのヘッダからそのパケットを出
力する出線番号を求め、該パケットにその出線のアドレ
ス情報を付加する手段を有し、Ｎ本の入り線の各々は、
前記出線アドレス情報が付加されたパケットを全ての出
線に同報する同報媒体を有し、Ｍ本の出線の各々は、前
記Ｎ本の同報媒体から該当するアドレス情報を持つパケ
ットだけを受信するアドレスフィルタを各同報媒体毎に
有し、前記Ｎ本の同報媒体から該アドレスフィルタを介
して受信したパケットをＮ入力１出力パケット集線装置
で集線する手段を有するものであり該パケット集線装置
は、複数の入力線と複数の出力線を持つ空間スイッチと
、該空間スイッチを制御する制御装置と、複数のバッフ
ァメモリと、該複数のバッファメモリから順番に１個の
バッファメモリを選んで１個ずつパケットを読み出すセ
レクタ装置から構成され、前記受信した複数のパケット
は、前記空間スイッチの各入力線にそれぞれ入力され、
前記空間スイッチの各出力線は前記複数のバッファメモ
リにそれぞれ接続され、前記制御装置は、前記空間スイ
ッチに同時に入力される複数のパケットに対して順位付
けを行ない、各パケットが該順位に従って前記セレクタ
装置によって前記複数のバッファから読み出されるべく
前記空間スイッチを制御して各パケットを前記複数のバ
ッファに割当てる手段を持つパケット集線装置であるか
もしくは、ｋ個の前記パケット集線装置と、１個のｋ入
力１出力の前記パケット集線装置とからなり、前記ｋ個
のパケット集線装置の各出力線が前記ｋ入力１出力パケ
ット集線装置の各入力線に接続されるパケット集線装置
である事を特徴とするパケット交換機。