DE69224337T2 - Fehlertoleranter Festkörper-Flugdatenschreiber - Google Patents
Fehlertoleranter Festkörper-FlugdatenschreiberInfo
- Publication number
- DE69224337T2 DE69224337T2 DE69224337T DE69224337T DE69224337T2 DE 69224337 T2 DE69224337 T2 DE 69224337T2 DE 69224337 T DE69224337 T DE 69224337T DE 69224337 T DE69224337 T DE 69224337T DE 69224337 T2 DE69224337 T2 DE 69224337T2
- Authority
- DE
- Germany
- Prior art keywords
- controller
- memory
- data
- parallel
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 claims description 35
- 238000012937 correction Methods 0.000 claims description 23
- 230000006870 function Effects 0.000 claims description 13
- 230000002950 deficient Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000006386 memory function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
- Detection And Correction Of Errors (AREA)
Description
- Diese Erfindung betrifft allgemein Flugdatenschreiber und insbesondere Festkörper-Flugdatenschreiber.
- Flugdatenschreiber werden typischerweise in Luftfahrzeugen zum Speichern der Flugtestdaten und in Raumfahrzeugen zum Speichern der Daten von verschiedenen Bordinstrumenten verwendet. Herkömmliche Magnetbandschreiber, die modifiziert worden sind, um den widrigen Umgebungsbedingungen beim Flug und im Raum standzuhalten, werden in großem Umfang als Flugdatenschreiber verwendet. Magnetbandschreiber haben jedoch zahlreiche bewegliche Teile und neigen zu häufigen Ausfällen. Außerdem haben Magnetbandschreiber relativ niedrige Daten.
- Das Capots erteilte U.S.-Patent Nr. 4,970,648 beschreibt einen Festkörper-Flugdatenschreiber, in dem eine große Anordnung aus Halbleiter-Speicherchips mit wahlfreiem Zugriff (RAM) zum Speichern der Flugdaten verwendet wird. Eine Zentraleinheit (CPU) führt die verschiedenen Steuerfunktionen für das Gerät aus. Obwohl dieses Festkörper-Gerät schneller und zuverlässiger ist als herkömmliche Magnetbandschreiber, stellt es nicht die Geschwindigkeit und Zuverlässigkeit bereit, die für die heutigen ständig zunehmenden Datenübertragungsraten und die komplexeren Anforderungen an die Datenabwicklung erforderlich sind. Demzufolge besteht nach wie vor ein Bedarf nach einem schnellen und zuverlässigen Flugdatenschreiber. Die vorliegende Erfindung, wie sie in den unabhängigen Ansprüchen 1 und 11 definiert ist, befriedigt diesen Bedarf eindeutig.
- Ein Ausführungsbeispiel der vorliegenden Erfindung der vorliegenden Erfindung stellt einen fehlertoleranten Flugdatenschreiber bereit, der folgendes umfaßt:
- einen Demultiplexer zum Wandeln eines einzigen seriellen Eingangsdatenstroms in eine Vielzahl paralleler Datensubströme;
- eine verteilte Anordnung aus Controller/Speichermodulen, die in einer oder mehreren parallelen Controller/Speicherketten angeordnet sind, die jeweils aus einer Anzahl in Reihe geschalteter Paare von Controller/Speichermodulen gebildet sind, wobei jedes Controller/Speichermodul einen Controller und ein Speichermodul enthält;
- einen Multiplexer zum Wandeln der parallelen Datensubströme aller Controller/Speicherketten in einen seriellen Ausgangsdatenstrom, wenn die Daten aus dem Flugdatenschreiber abgerufen werden;
- wobei jede Controller/Speicherkette einen der vom Demultiplexer ausgegebenen Datensubströme speichert; die Speichermodule jeder Kette nacheinander mit Daten gefüllt werden, so daß nur ein Modul je Kette gleichzeitig Daten liest oder schreibt; und jeder Controller einen Controllertest der Controller im folgenden Paar Controller/Speichermodule und einen Speichertest des Speichers in seinen eigenen Controller/Speichermodulen vornimmt und, falls ein Modul im Controller/Speichermodulpaar einen fehlerhaften Controller oder ein fehlerhaftes Speichermodul enthält, das andere Controller/ Speichermodul wählt und so das fehlerhafte Controller/Speichermodul überspringt
- Somit stellt die vorliegende Erfindung einen fehlertoleranten Festkörper-Flugdatenschreiber bereit, der für die zuverlässige hochschnelle Speicherung der Flugdaten sorgt. Der Flugdatenschreiber bedient sich einer verteilten modularen Architektur, bei der der Speicher in den einzelnen Controller/Speichermodulen vorzugsweise in Submodule unterteilt ist. Diese verteilte Architektur gestattet das Überspringen ausgefallener Controller/Speichermodule oder ausgefallener Speichersubmodule, so daß eine Fehlertoleranz sowohl für die Controller- als auch die Speicherfunktionen gegeben ist. Die modulare Architektur gestattet die problemlose Konfigurierung der Anzahl Controller/Speichermodule, um jede erforderliche Speichergröße berücksichtigen zu können, während die Anzahl der parallelen Controller/Speicherketten so konfiguriert werden kann, daß sie jede erforderliche Datenrate bewältigt.
- Der bevorzugte, fehlertolerante Festkörper-Flugdatenschreiber der vorliegenden Erfindung enthält, in Reihe geschaltet, ein Paar parallele Demultiplexer, ein Paar parallele Fehlerkorrektur-Codierer, eine oder mehrere parallele Controller/Speicherketten, ein Paar parallele Fehlerkorrektur-Decodierer und ein Paar parallele Multiplexer. Die parallelen Demultiplexer und Fehlerkorrektur-Codierer bilden redundante Eingangskanäle und wandeln die Flugdaten in eine Form, die zum Speichern in den parallelen Controller/Speicherketten geeignet ist. Die parallelen Fehlerkorrektur-Decodierer und Multiplexer bilden redundante Ausgangskanäle und wandeln die Daten für den Abruf zurück in ihre ursprüngliche Form.
- Genauer gesagt, wandeln die Demultiplexer einen hochschnellen seriellen Eingangsdatenstrom in einen langsamen parallelen Datenstrom, der zum Speichern in den Controller/Speicherketten geeignet ist. Nach dem Demultiplexen werden die Daten von den Fehlerkorrektur-Codierern zur Fehlerkorrektur codiert und dann in den Controller/Speicherketten gespeichert. Vorzugsweise enthält jede Controller/Speicherkette, in Reihe geschaltet, einen Eingangskanalwähler, eine Vielzahl Controller/Speichermodule und einen Ausgangskanalwähler. Die Eingangs- und Ausgangskanalwähler schalten von einem Eingangs- oder Ausgangskanal auf den jeweils anderen Eingangs- oder Ausgangskanal, wenn in einem der Kanäle ein Fehler auftritt. Wenn die Daten aus dem Flugdatenschreiber abgerufen werden, werden sie von den Fehlerkorrektur-Decodierern hinsichtlich eventueller Fehler korrigiert und dann von den Multiplexern gemultiplext, um den ursprünglichen, hochschnellen seriellen Datenstrom wiederherzustellen.
- Die Controller führen die verschiedenen Steuerfunktionen für den Flugdatenschreiber aus, und die Speichermodule speichern die Daten in den Speicher-Submodulen. Vorzugsweise ist jeder Controller über einen Datenbus und einen Controllerbus mit den beiden Controllern im folgenden parallelen Paar Controller/Speichermodule verbunden. Diese Dreiport-Architektur gestattet das Überspringen eines ausgefallenen Controllers und seines Controller/Speichermoduls.
- Die Controller führen vorzugsweise fünf sequentielle Grundsteuerfunktionen aus. Diese Steuerfunktionen oder Betriebsmodi sind ein Resetmodus, ein Controllertestmodus, ein Speichertestmodus, ein Schreibmodus und ein Lesernodus. Die drei ersten Steuerfunktionen werden ausgeführt, wenn der Schreiber zum ersten Mal eingeschaltet wird, und machen den Flugdatenschreiber betriebsbereit. Der Resetmodus setzt die Register des Schreibers zurück bzw. initialisiert sie, der Controllertestmodus identifiziert und überspringt ausgefallene oder defekte Controller, und der Speichertestmodus identifiziert und überspringt ausgefallene oder defekte Speichersubmodule. Die Schreib- und Lesemodi schreiben Daten nach oder lesen Daten aus den Speichermodulen.
- Die vorliegende Erfindung stellt außerdem ein fehlertolerantes Verfahren zum Speichern von Daten in und zum Abrufen von Daten aus einem Flugschreiber bereit, der einen Demultiplexer, einen Multiplexer und eine verteilte Anordnung von Controller/Speichermodulen enthält, wobei jedes Controller/Speichermodul einen Controller und ein Speichermodul enthält, und das Verfahren die folgenden Schritte umfaßt:
- Anordnen der Controller/Speichermodule in einer oder mehreren parallelen Controller/Speicherketten, die jeweils aus einer Anzahl in Reihe geschalteter Paare von Controller/Speichermodulen gebildet sind;
- Wandeln eines einzigen seriellen Eingangsdatenstroms im Demultiplexer in eine Vielzahl paralleler Datensubströme;
- Speichern der Daten mindestens eines der vom Demultiplexer ausgegeben Daten-Subströme in einer Controller/Speicherkette, wobei die Speichermodule jeder Kette nacheinander mit Daten gefüllt werden, so daß gleichzeitig nur ein Modul je Kette Daten schreibt;
- Abrufen der Daten aus mindestens einer der Controller/Speicherketten, wobei die Speichermodule jeder Kette nacheinander Daten an einen Datenabrufsubstrom liefern, so daß gleichzeitig nur ein Modul je Kette Daten liest;
- Wandeln der parallelen abgerufenen Datensubströme aller Controller/Speicherketten im Multiplexer in einen einzigen seriellen Ausgangsdatenstrom;
- Ausführen eines Controllertests für jeden Controller der Controller im folgenden Paar Controller/Speichermodule und eines Speichertests für den Speicher in seinem eigenen Controller/Speichermodul; und,
- falls ein Modul im Paar Controller/Speichermodule einen fehlerhaften Controller oder ein fehlerhaftes Speichermodul enthält, Wählen des anderen Controller/Speichermoduls und damit Überspringen des fehlerhaften Controller/Speichermoduls.
- Aus dem Obengesagten wird deutlich, daß die vorliegende Erfindung einen erheblichen Fortschritt auf dem Gebiet der Flugdatenschreiber darstellt. Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung in Zusammenhang mit den beiliegenden Zeichungen, die beispielhaft die Grundlagen der Erfindung darstellen, ersichtlich.
- Fig. 1 ist ein Blockschaltbild eines fehlertoleranten Festkörper-Flugdatenschreibers gemäß der vorliegenden Erfindung;
- Fig. 2 ist ein Blockschaltbild, das die Verbindungen zwischen den Controller/Speicherrnodulen darstellt; und
- Fig. 3 ist ein Blockschaltbild eines Controller/Speichermoduls.
- Wie in den Zeichnungen zur Verdeutlichung dargestellt, ist die vorliegende Erfindung in einem fehlertoleranten Festkörper-Flugdatenschreiber verwirklicht, der für die zuverlässige hochschnelle Speicherung von Flugdaten sorgt. Der Flugdatenschreiber verwendet eine verteilte, modulare Architektur, bei der eine Anordnung von Controller/Speichermodulen in einer oder mehreren Controller/Speicherketten angeordnet, und der Speicher der einzelnen Controller/Speichermodule in Submodule unterteilt ist. Diese verteilte Architektur gestattet das Überspringen ausgefallener Controller/Speichermodule oder ausgefallener Speichersubmodule, so daß eine Fehlertoleranz sowohl für die Controller- als auch die Speicherfunktionen gegeben ist. Diese modulare Architektur gestattet die problemlose Konfigurierung der Anzahl Controller/Speichermodule, um jede erforderliche Speichergröße berücksichtigen zu können, während die Anzahl der parallelen Controller/Speicher ketten so konfiguriert werden kann, daß sie jede erforderliche Datenrate bewältigt.
- Wie in Fig. 1 dargestellt, enthält der fehlertolerante Festkörper-Flugdatenschreiber der vorliegenden Erfindung, in Reihe geschaltet, ein Paar parallele Demultiplexer 10, ein Paar parallele Fehlerkorrektur-Codierer 12, eine oder mehrere parallele Controller/Speicherketten 14, ein Paar parallele Fehlerkorrektur-Decodierer 16 und ein Paar parallele Multiplexer 18. Die parallelen Demultiplexer 10 und Fehlerkorrektur-Codierer 12 bilden redundante Eingangskanäle und wandeln die Flugdaten in eine Form, die zum Speichern in den parallelen Controller/Speicherketten 14 geeignet ist. Die parallelen Fehlerkorrektur-Decodierer 16 und Multiplexer 18 bilden redundante Ausgangskanäle und wandeln die Daten für den Abruf zurück in ihre ursprüngliche Form.
- Genauer gesagt, wandeln die Demultiplexer 10 einen hochschnellen seriellen Eingangsdatenstrom auf einer Leitung 20 in einen langsamen parallelen Datenstrorn, der zum Speichern in den Controller/Speicherketten 14 geeignet ist. Nach dem Demultiplexen werden die Daten von den Fehlerkorrektur- Codierern 12 zur Fehlerkorrektur codiert und dann in den Controller/Speicherketten 14 gespeichert. Jede Controller/Speicherkette 14 enthält, in Reihe geschaltet, einen Eingangskanalwähler 22, eine Vielzahl Controller/Speichermodule 24 (C/M, bis C/MN) und einen Ausgangskanalwähler 26. Die Eingangs- und Ausgangskanalwähler 22, 26 schalten von einem Eingangs- oder Ausgangskanal auf den jeweils anderen Eingangs- oder Ausgangskanal, wenn in einem der Kanäle ein Feh-1er auftritt. Die Controller/Speichermodule 24 jeder Controller/Speicherkette 14 sind in parallelen Paaren angeordnet, damit eines oder mehrere ausgefallene Controller/Speichermodule 24 übersprungen werden kann. Wenn die Daten aus dem Flugdatenschreiber abgerufen werden, werden sie von den Fehlerkorrektur-Decodierern 16 hinsichtlich eventueller Fehler korrigiert und dann von den Multiplexern 18 gemultiplext, um auf der Leitung 28 den ursprünglichen, hochschnellen seriellen Datenstrom wiederherzustellen.
- Wie in Fig. 2 dargestellt, enthält jedes Controller/Speichermodul 24 einen Controller 30 und ein Speichermodul 32. Die Controller 30 führen die verschiedenen Steuerfunktionen für den Flugdatenschreiber aus, und die Speichermodule 32 speichern die Daten in Speichersubmodulen. Jeder Controller 30 ist über einen Datenbus 34 und einen Controllerbus 36 mit den beiden Controllern 30 im folgenden parallelen Paar Controller/Speichermodule 24 verbunden. Diese Dreiport-Architektur, wie sie in Fig. 3 dargestellt ist, gestattet das Überspringen eines ausgefallenen Controllers 30 und seines Controller/Speichermoduls 24. Außerdem verbindet der Datenbus 34 den Controller 30 mit dem Speichermodul 32.
- Die Controller 30 führen fünf sequentielle Grundsteuerfunktionen aus. Diese Steuerfunktionen oder Betriebsmodi sind ein Resetmodus, ein Controllertestmodus, ein Speichertestmodus, ein Schreibmodus und ein Lesemodus. Die drei ersten Steuerfunktionen werden ausgeführt, wenn der Schreiber zum ersten Mal eingeschaltet wird, und machen den Flugdatenschreiber betriebsbereit. Der Resetmodus setzt die Register des Schreibers zurück bzw. initialisiert sie, der Controllertestmodus identifiziert und überspringt ausgefallene oder defekte Controller 30, und der Speichertestmodus identifiziert und überspringt ausgefallene oder defekte Speichersubmodule. Die Schreib- und Lesemodi schreiben Daten nach oder lesen Daten aus den Speichermodulen 32.
- Wie in Fig. 3 dargestellt, enthält jeder Controller 30 einen Port-Multiplexer 38, ein Datenregister 40, eine Controllertesteinrichtung 42, einen Speichercontroller 44 und eine Speichertesteinrichtung 46. Der Port-Multiplexer 38 erhält Daten und Steuersignale auf den Daten- und Steuerbussen 34 bzw. 36 von einem Controller 30 des vorherigen parallelen Paares Controller/Speicherrnodule 24, der als der aktive Controller vorbestimmt worden ist. Hat jedoch dieser bestimmte Controller 30 den Controllertest nicht bestanden, ist der andere Controller 30 im vorherigen parallelen Paar Controller/Speichermodul 24 der bestimmte Controller, und der Port- Multiplexer 38 erhält Daten und Steuersignale von diesem Controller. Das Datenregister 40 ist ein Puffer zum vorübergehenden Speichern von Daten und Steuersignalen, bevor sie an die nachfolgenden Controller/Speichermodule 24 geschickt werden, oder zum vorübergehenden Speichern der Daten, bevor sie nach dem Speichermodul 32 geschrieben werden oder nachdem sie aus diesem ausgelesen wurden. Das Datenregister 40 wird durch den Resetmodus rückgesetzt
- Die Controllertesteinrichtung 42 in dem bestimmten Controller 30 führt den Controllertest der beiden Controller 30 im nachfolgenden parallelen Paar Controller/Speichermodule 24 durch. Die Controllertesteinrichtung 42 generiert ein Testmuster und legt das Muster an die beiden Controller 30 an. Die Controllertesteinrichtung 42 liest dann das Testmuster zurück, um sicherzustellen, daß alle Register und Gatter der Controller einwandfrei arbeiten.
- Das Speichermodul 32 ist vorzugsweise eine Anordnung aus Halbleiter-Speicherchips mit wahlfreiern Zugriff (RAM), wie beispielsweise statischen RAMs (SRAMs) oder dynamischen RAMs (DRAMs), die in Submodulen angeordnet sind. Der Speichercontroller 44 steuert und adressiert die RAM-Chips für die Lese/Schreiboperationen und frischt die DRAMs auf. Die Speichertesteinrichtung 46 führt den Speichertest der RAM-Chips durch, indem sie bekannte Datenmuster nach den Chips schreibt und dann die Muster von den Chips zurückliest. Die RAM-Chips sind in Submodulen angeordnet, so daß nicht ein gesamtes Speichermodul 32 außer Betrieb gesetzt wird, wenn es als defekt erkannt wird. Ein Submodul wird nur dann als defekt erkannt, wenn die Anzahl der Fehler einen voreingestellten Schwellwert überschreitet.
- In jeder Controller/Speicherkette 14 werden die Daten zunächst nach dem Controller/Speichermodul C/M&sub1; geschrieben, dann nach C/M&sub2;, C/M&sub3;, C/M&sub4; usw., bis die Controller/Speichermodule C/MN-1 und C/MN gefüllt sind. Die Daten werden in der gleichen Reihenfolgen aus den Controller/Speichermodulen 24 abgerufen, wodurch eine "First in, first out" (FIFO)-Operation gegeben ist. Nur ein Controller/Speichermodul 24 in einer Controller/Speicherkette 14 liest oder schreibt Daten gleichzeitig aus einem bzw. nach einem Speicher, wodurch der Stromverbrauch erheblich verringert wird. Andere Controller/Speichermodule 24 können jedoch Daten übergeben oder ihre DRAMs auffrischen.
- Die Anzahl der parallelen Controller/Speicherketten 14 hängt vor allem von der Geschwindigkeit der eingehenden Daten ab, während die Anzahl der Controller/Speichermodule 24 in jeder Kette 14 hauptsächlich von der Menge der zu speichernden Daten abhängt. Bei der Wahl der Speichergröße je Controller/Speichermodul 24 ist jedoch ein Kompromiß in Kauf zu nehmen. Bei Wahl eines großen Speichers je Controller/Speichermodul 24 gibt es weniger Module 24, und die Daten können mit höherer Rate durchgetaktet werden, allerdings ist der außer Betrieb genommene Speicher groß, wenn ein Controller 30 als defekt erkannt wird.
- Bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung enthält der Flugdatenschreiber vier parallele Controller/Speicherketten 14 und hat eine Eingangsdatenrate von 200 Mbit/s. Die Eingangsdatenrate von 200 Mbit/s wird im Verhältnis 1:64 demultiplext, wodurch der hochschnelle serielle Eingangskanal in 64 parallele Kanäle mit 3,125 Mbit/s gewandelt wird. Es erfolgt keine Fehlerkorrektur, und jede Controller/Speicherkette 14 erhält 16 Bit. Die 16 Bit werden in Speichermodulen aus 16 x 4 x 1024 K DRAMs gespeichert, die zu vier Submodulen zusammengefaßt sind. Wenn die Daten aus dem Flugdatenschreiber abgerufen werden, werden sie im Verhältnis 641 gernultiplext, um den ursprünglichen seriellen Datenstrom von 200 Mbit/s wiederherzustellen.
- Aus der obigen Beschreibung ist ersichtlich, daß die vorliegende Erfindung eine erhebliche Verbesserung auf dem Gebiet der Flugdatenschreiber darstellt. Obwohl ein bevorzugtes Ausführungsbeispiel der Erfindung dargestellt und beschrieben worden ist, ist offensichtlich, daß andere Ausgestaltungen und Modifikationen möglich sind, ohne von Geist und Geltungsbereich der Erfindung abzuweichen. So soll beispielsweise eine Modifikation doppelte Datenbusse verwenden, um dadurch gleichzeitige Lese- und Schreiboperationen zu gestatten. Demzufolge ist die Erfindung, ausgenommen durch die nachfolgenden Ansprüche, nicht einzuschränken.
Claims (13)
1. Fehlertoleranter Flugdatenschreiber, der folgendes umfaßt:
einen Demultiplexer (10) zum Wandeln eines einzigen
seriellen Eingangsdatenstroms (20) in eine Vielzahl paralleler
Datensubströme;
eine verteilte Anordnung aus Controller/Speichermodulen
(24), die in einer oder mehreren parallelen
Controller/Speicherketten angeordnet sind, die jeweils aus einer Anzahl in
Reihe geschalteter Paare von Controller/Speichermodulen
gebildet sind, wobei jedes Controller/Speichermodul einen
Controller (20) und ein Speichermodul (32) enthält;
einen Multiplexer (18) zum Wandeln der parallelen
Datensubströme aller Controller/Speicherketten in einen seriellen
Ausgangsdatenstrom (28), wenn die Daten aus dem
Flugdatenschreiber abgerufen werden;
wobei jede Controller/Speicherkette einen der vom
Demultiplexer (10) ausgegebenen Datensubströme speichert; die
Speichermodule (32) jeder Kette nacheinander mit Daten
gefüllt werden, so daß nur ein Modul (32) je Kette gleichzeitig
Daten liest oder schreibt; und
jeder Controller (30) einen Controllertest der
Control-1er im folgenden Paar Controller/Speichermodule und einen
Speichertest des Speichers in seinen eigenen
Controller/Speichermodulen vornimmt und, falls ein Modul im
Controller/Speichermodulpaar einen fehlerhaften Controller oder ein
fehlerhaftes Speichermodul enthält, das andere
Controller/Speichermodul wählt und so das fehlerhafte Controller/Speichermodul
überspringt.
2. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 1,
der des weiteren folgendes enthält:
einen Fehlerkorrektur-Codierer (12) zum Codieren der
Daten zur Fehlerkorrektur vor dem Speichern in den
Controller/Speicherketten; und
einen Fehlerkorrektur-Decodierer (16) zum Korrigieren
der Daten hinsichtlich eventueller Fehler, wenn die Daten aus
dem Flugschreiber abgerufen werden.
3. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 2,
bei dem der Demultiplexer (10) und der
Fehlerkorrektur-Codierer (12) ein Paar paralleler Demultiplexer und ein Paar
paralleler Fehlercorrektur-Codierer enthalten, um redundante
Eingangskanäle bereitzustellen.
4. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 3,
bei dem jede Controller/Speicherkette einen
Eingangskanalwähler (22) zum Umschalten von einem Eingangskanal auf den
anderen enthält, wenn in einem Eingangskanal ein Fehler auftritt.
5. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 2,
3 oder 4, bei dem der Multiplexer (18) und der
Fehlerkorrektur-Decodierer (16) ein Paar parallele Multiplexer und ein
Paar parallele Fehlerkorrektur-Decodierer enthalten, um
redundante Ausgangskanäle bereitzustellen.
6. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 5,
bei dem jede Controller/Speicherkette einen
Ausgangskanalwähler (26) zum Umschalten von einem Ausgangskanal auf den
anderen enthält, wenn in einem Ausgangskanal ein Fehler auftritt.
7. Fehlertoleranter Flugdatenschreiber gemäß einem der
vorstehenden Ansprüche, bei dem jedes Speichermodul (32) in
Submodule unterteilt ist.
8. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 7,
bei dem der Controller (30) jedes Controller/Speichermoduls
(24) über einen Datenbus (34) und einen Controllerbus (36)
mit den beiden Controllern (30) im folgenden parallelen Paar
Controller/Speichermodule verbunden ist.
9. Fehlertoleranter Flugdatenschreiber gemäß Anspruch 8,
bei dem die Controller fünf Grundsteuerfunktionen ausführen,
wobei diese Steuerfunktionen oder Betriebsmodi ein
Resetmodus, ein Controllertestmodus zum Identifizieren und
Überspringen ausgefallener Controller, ein Speichertestmodus zum
Identifizieren und Überspringen ausgefallener
Speichersubmodule, ein Schreibmodus und ein Lesemodus sind.
10. Fehlertoleranter Flugdatenschreiber gemäß Anspruch
9, bei dem jeder Controller (30) folgendes enthält:
einen Port-Multiplexer (38) zum Empfangen von Daten und
Steuersignalen auf den Daten- und Steuerbussen (34, 36) von
einem bestimmten Controller (30) im vorherigen parallelen
Paar Controller/Speichermodule (24);
ein Datenregister (40) zum vorübergehenden Speichern von
Daten und Steuersignalen;
eine Controllertesteinrichtung (42) zum Durchführen des
Controllertests bei beiden Controllern (30) im folgenden
parallelen Paar Controller/Speichermodule (24);
einen Speichercontroller (44) zum Steuern und
Adressieren der Speichermodule (32); und
eine Speichertesteinrichtung (46) zum Durchführen des
Speichertests der Speichersubmodule, wobei ein
Speichersubmodul nur dann als defekt erkannt wird, wenn die Anzahl der
Fehler einen voreingestellten Schwellwert überschreitet.
11. Fehlertolerantes Verfahren zum Speichern von Daten
in und zum Abrufen von Daten aus einem Flugschreiber, der
einen Demultiplexer (10), einen Multiplexer (18) und eine
verteilte Anordnung von Controller/Speichermodulen (24)
enthält, wobei jedes Controller/Speichermodul einen Controller
(30) und ein Speichermodul enthält (32), und das Verfahren
die folgenden Schritte umfaßt:
Anordnen der Controller/Speicherrnodule in einer oder
mehreren parallelen Controller/Speicherketten, die jeweils aus
einer Anzahl in Reihe geschalteter Paare von
Controller/Speichermodulen gebildet sind;
Wandeln eines einzigen seriellen Eingangsdatenstroms im
Demultiplexer (10) in eine Vielzahl paralleler
Datensubströme;
Speichern der Daten mindestens eines der vom
Demultiplexer ausgegeben Daten-Subströme in einer
Controller/Speicherkette, wobei die Speichermodule (32) jeder Kette
nacheinander mit Daten gefüllt werden, so daß gleichzeitig nur
ein Modul je Kette Daten schreibt;
Abrufen der Daten aus mindestens einer der
Controller/Speicherketten, wobei die Speichermodule (32) jeder Kette
nacheinander Daten an einen Datenabrufsubstrom liefern, so
daß gleichzeitig nur ein Modul je Kette Daten liest;
Wandeln der parallelen abgerufenen Datensubströme aller
Controller/Speicherketten im Multiplexer (18) in einen
einzigen seriellen Ausgangsdatenstrom;
Ausführen eines Controllertests für jeden Controller (30)
der Controller im folgenden Paar Controller/Speichermodule
und eines Speichertests für den Speicher in seinem eigenen
Controller/Speichermodul; und,
falls ein Modul (24) im Paar
Controller/Speichermodule einen fehlerhaften Controller oder ein fehlerhaftes
Speichermodul enthält, Wählen des anderen
Controller/Speichermoduls und damit Überspringen des fehlerhaften
Controller/Speichermoduls (24).
12. Fehlertolerantes Verfahren zum Speichern von Daten
gemäß Anspruch 11, das des weiteren folgende Schritte
enthält:
Codieren der Daten zur Fehlerkorrektur vor dem Speichern
in den Controller/Speicherketten; und
Korrigieren der Daten hinsichtlich eventueller Fehler,
wenn die Daten aus dem Flugschreiber abgerufen werden.
13. Fehlertolerantes Verfahren zum Speichern von Daten
gemäß Anspruch 11 oder 12, bei dem die Controller (30) fünf
Grundsteuerfunktionen ausführen, wobei diese Steuerfunktionen
oder Betriebsmodi ein Resetmodus, ein Controllertestmodus zum
Identifizieren und Überspringen ausgefallener Controller, ein
Speichertestmodus zum Identifizieren und Überspringen
ausgefallener Speichersubmodule, ein Schreibmodus und ein
Lesemodus sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/744,050 US5289377A (en) | 1991-08-12 | 1991-08-12 | Fault-tolerant solid-state flight data recorder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69224337D1 DE69224337D1 (de) | 1998-03-12 |
| DE69224337T2 true DE69224337T2 (de) | 1998-06-10 |
Family
ID=24991226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69224337T Expired - Fee Related DE69224337T2 (de) | 1991-08-12 | 1992-06-16 | Fehlertoleranter Festkörper-Flugdatenschreiber |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5289377A (de) |
| EP (1) | EP0528518B1 (de) |
| JP (1) | JP2558039B2 (de) |
| DE (1) | DE69224337T2 (de) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL97663A (en) * | 1991-03-25 | 1994-01-25 | Rada Electronic Ind Ltd | Method for debriefing multi aircraft operations |
| JP3309437B2 (ja) * | 1992-08-19 | 2002-07-29 | 株式会社デンソー | 車両の自己診断装置 |
| US5689678A (en) * | 1993-03-11 | 1997-11-18 | Emc Corporation | Distributed storage array system having a plurality of modular control units |
| DE69323870T2 (de) * | 1993-08-02 | 1999-07-29 | Trw Inc., Redondo Beach, Calif. | Modulare Festkörpermassenspeichervorrichtung mit hoher Kapazität für Video-Server |
| GB9411525D0 (en) * | 1994-06-09 | 1994-08-03 | Smiths Industries Plc | Fuel gauging systems |
| US5745771A (en) * | 1994-07-08 | 1998-04-28 | Hitachi, Ltd. | Disc array device and disc control method |
| US5615119A (en) * | 1995-06-07 | 1997-03-25 | Aurora Flight Sciences Corporation | Fault tolerant automatic control system utilizing analytic redundancy |
| US6539290B1 (en) * | 1995-06-07 | 2003-03-25 | Dabulamanzi Holdings, Llc | Method, apparatus and design procedure for controlling multi-input, multi-output (MIMO) parameter dependent systems using feedback LTI'zation |
| US6085127A (en) | 1997-03-18 | 2000-07-04 | Aurora Flight Sciences Corporation | Fault tolerant automatic control system utilizing analytic redundancy |
| US5854942A (en) * | 1996-09-06 | 1998-12-29 | International Business Machines Corporation | Method and system for automatic storage subsystem configuration |
| FR2771526B1 (fr) * | 1997-11-27 | 2004-07-23 | Bull Sa | Architecture pour la gestion de donnees vitales dans une machine multi-modulaire et procede pour la mise en oeuvre d'une telle architecture |
| US6192486B1 (en) * | 1998-08-13 | 2001-02-20 | International Business Machines Corporation | Memory defect steering circuit |
| JP4660863B2 (ja) * | 1998-11-13 | 2011-03-30 | ソニー株式会社 | 並列プロセッサ |
| US6553408B1 (en) | 1999-03-25 | 2003-04-22 | Dell Products L.P. | Virtual device architecture having memory for storing lists of driver modules |
| JP2000346905A (ja) | 1999-06-04 | 2000-12-15 | Nec Corp | 半導体装置およびそのテスト方法 |
| WO2000070442A2 (en) * | 1999-05-12 | 2000-11-23 | Microsoft Corporation | Splitting and mixing streaming-data frames |
| US7007096B1 (en) | 1999-05-12 | 2006-02-28 | Microsoft Corporation | Efficient splitting and mixing of streaming-data frames for processing through multiple processing modules |
| US6532434B1 (en) | 1999-06-02 | 2003-03-11 | David A. West | Modular data sensing and logging system |
| JP2001290938A (ja) * | 2000-03-24 | 2001-10-19 | Trw Inc | フルモーション・ビジュアル製品用の統合化デジタル・プロダクション・ライン |
| DE20009207U1 (de) * | 2000-05-22 | 2001-09-27 | CEAG Sicherheitstechnik GmbH, 59494 Soest | Einrichtung zur Signalübertragung |
| US6754785B2 (en) | 2000-12-01 | 2004-06-22 | Yan Chiew Chow | Switched multi-channel network interfaces and real-time streaming backup |
| US6907523B2 (en) * | 2000-12-22 | 2005-06-14 | Intel Corporation | Method and apparatus utilizing an agent on the host processing system to initiate loading of a program in response to an event at the host processing system |
| US20030046501A1 (en) * | 2001-09-04 | 2003-03-06 | Schulz Jurgen M. | Method for interleaving memory |
| US7016967B2 (en) * | 2001-11-08 | 2006-03-21 | Northrop Grumman Corporation | Methodology for fast file transfer protocol |
| US6735505B2 (en) * | 2002-01-17 | 2004-05-11 | Cubic Defense Systems, Inc. | Aircraft flight and voice data recorder system and method |
| US6856045B1 (en) * | 2002-01-29 | 2005-02-15 | Hamilton Sundstrand Corporation | Power distribution assembly with redundant architecture |
| US6909985B2 (en) * | 2002-11-27 | 2005-06-21 | Lockheed Martin Corporation | Method and apparatus for recording changes associated with acceleration of a structure |
| KR100818640B1 (ko) | 2003-11-25 | 2008-04-01 | 국방과학연구소 | 항공기 비행 데이터 기록 장치 |
| US7505349B2 (en) * | 2006-09-07 | 2009-03-17 | Honeywell International Inc. | Refresh sequence control for multiple memory elements |
| US8347005B2 (en) * | 2007-07-31 | 2013-01-01 | Hewlett-Packard Development Company, L.P. | Memory controller with multi-protocol interface |
| US8230145B2 (en) * | 2007-07-31 | 2012-07-24 | Hewlett-Packard Development Company, L.P. | Memory expansion blade for multiple architectures |
| US8397011B2 (en) * | 2007-10-05 | 2013-03-12 | Joseph Ashwood | Scalable mass data storage device |
| US20090112381A1 (en) * | 2007-10-30 | 2009-04-30 | Schwinn Daniel J | Method and apparatus for a crash survivable flight data recorder |
| US20100241783A1 (en) * | 2009-03-23 | 2010-09-23 | Honeywell International Inc. | Memory node for use within a data storage system having a plurality of interconnected memory nodes |
| US8234461B2 (en) | 2009-03-31 | 2012-07-31 | General Electric Company | Systems and method for data survivability |
| JP5331192B2 (ja) * | 2011-11-07 | 2013-10-30 | 株式会社スクウェア・エニックス・ホールディングス | 描画サーバ、センタサーバ、符号化装置、制御方法、符号化方法、プログラム、及び記録媒体 |
| US10365325B2 (en) * | 2017-08-22 | 2019-07-30 | Micron Technology, Inc. | Semiconductor memory device |
| CN112115008A (zh) * | 2020-09-16 | 2020-12-22 | 天津津航计算技术研究所 | 一种一拖多数据记录器测试方法及系统 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604545B1 (fr) * | 1986-09-30 | 1989-06-09 | Dassault Electronique | Dispositif enregistreur de vol a memoire electronique statique |
| JPS52124826A (en) * | 1976-04-12 | 1977-10-20 | Fujitsu Ltd | Memory unit |
| JPS5587398A (en) * | 1978-12-26 | 1980-07-02 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor memory element |
| JPS5694593A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Storage device |
| US4409670A (en) * | 1981-06-26 | 1983-10-11 | United Technologies Corporation | Solid-state digital flight data recorder |
| JPS58101234U (ja) * | 1981-12-26 | 1983-07-09 | 株式会社東芝 | 冗長インタフエ−ス回路 |
| JPS58154050A (ja) * | 1982-03-08 | 1983-09-13 | Mitsubishi Electric Corp | 論理機能モジユ−ル |
| US4656585A (en) * | 1984-02-03 | 1987-04-07 | Sundstrand Data Control Inc. | Aircraft flight data recorder data acquisition system |
| US4646241A (en) * | 1984-06-21 | 1987-02-24 | United Technologies Corporation | Solid-state flight data recording system |
| US4682292A (en) * | 1984-07-23 | 1987-07-21 | United Technologies Corporation | Fault tolerant flight data recorder |
| US4633473A (en) * | 1984-08-02 | 1986-12-30 | United Technologies Corporation | Fault tolerant communications interface |
| US4692923A (en) * | 1984-09-28 | 1987-09-08 | Ncr Corporation | Fault tolerant memory |
| US4729102A (en) * | 1984-10-24 | 1988-03-01 | Sundstrand Data Control, Inc. | Aircraft data acquisition and recording system |
| US4970648A (en) * | 1987-08-12 | 1990-11-13 | Fairchild Space And Defense Corporation | High performance flight recorder |
| DE3804175A1 (de) * | 1988-02-11 | 1989-08-24 | Broadcast Television Syst | Verfahren und schaltungsanordnung zum einschreiben und auslesen eines digitalen halbleiterspeichers fuer videosignale |
| US4903240A (en) * | 1988-02-16 | 1990-02-20 | Tektronix, Inc. | Readout circuit and method for multiphase memory array |
| US4975880A (en) * | 1988-05-02 | 1990-12-04 | Tektronix, Inc. | Memory system for storing data from variable numbers of input data streams |
| JPH02162502A (ja) * | 1988-12-16 | 1990-06-22 | Matsushita Electric Ind Co Ltd | ディジタル信号記録装置 |
| US5140434A (en) * | 1990-01-29 | 1992-08-18 | Eastman Kodak Company | Record on command recording in a solid state fast frame recorder |
| US5142540A (en) * | 1990-03-13 | 1992-08-25 | Glasser Lance A | Multipart memory apparatus with error detection |
| US5243699A (en) * | 1991-12-06 | 1993-09-07 | Maspar Computer Corporation | Input/output system for parallel processing arrays |
-
1991
- 1991-08-12 US US07/744,050 patent/US5289377A/en not_active Expired - Fee Related
-
1992
- 1992-06-16 DE DE69224337T patent/DE69224337T2/de not_active Expired - Fee Related
- 1992-06-16 EP EP92305494A patent/EP0528518B1/de not_active Expired - Lifetime
- 1992-07-03 JP JP4176932A patent/JP2558039B2/ja not_active Expired - Lifetime
- 1992-10-19 US US07/963,192 patent/US5471603A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5289377A (en) | 1994-02-22 |
| DE69224337D1 (de) | 1998-03-12 |
| JPH06290064A (ja) | 1994-10-18 |
| US5471603A (en) | 1995-11-28 |
| JP2558039B2 (ja) | 1996-11-27 |
| EP0528518A3 (en) | 1993-09-08 |
| EP0528518B1 (de) | 1998-02-04 |
| EP0528518A2 (de) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69224337T2 (de) | Fehlertoleranter Festkörper-Flugdatenschreiber | |
| DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
| DE3788032T2 (de) | Struktur zum Wiederordnen von Bits auf dem Chip. | |
| DE69419760T2 (de) | Mehrfachport-verteilte speicherschnittstelle und zugehöriges verfahren | |
| DE68923828T2 (de) | Architektur und Schnittstelle für Speicherkarten. | |
| DE3855337T2 (de) | Halbleiterspeichergerät mit verbessertem Redundanzschema | |
| DE2803989C2 (de) | Digitaldatenspeicher mit wahlfreiem Zugriff | |
| DE2916710C2 (de) | ||
| DE3889097T2 (de) | Halbleiterspeicheranordnung. | |
| DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
| DE69125052T2 (de) | Halbleiterspeichervorrichtung mit Redundanzschaltung | |
| DE69121921T2 (de) | Halbleiterspeichergeräte mit Spaltenredundanz | |
| DE2058698A1 (de) | Datenspeichersystem | |
| DE69329282T2 (de) | Festkoerperspeichervorrichtung | |
| EP0030007A2 (de) | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen | |
| DE2854748A1 (de) | Speichereinrichtung | |
| DE69619794T2 (de) | Speicherzelle zum lesen und schreiben einer registerbank | |
| DE3618136C2 (de) | ||
| DE68923530T2 (de) | Speicheranordnung mit Felder und der Möglichkeit von sich abwechselnden Datentoren. | |
| DE69011867T2 (de) | Nibble-mode-d-ram-festkörperspeichereinrichtung. | |
| DE69220256T2 (de) | Halbleiterspeicheranordnung | |
| DE2415600C2 (de) | ||
| DE69615831T2 (de) | Speicherverwaltung | |
| DE19908157A1 (de) | Speichertestschaltung | |
| DE3586718T2 (de) | Festwertspeicher mit interdigitalen bitzeilen. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |