DE69202567T2

DE69202567T2 - Buchhaltungsspeicher.

Info

Publication number: DE69202567T2
Application number: DE69202567T
Authority: DE
Inventors: Klaus Dudda; David Lee; Ashgar Malik
Original assignee: Unisys Corp
Current assignee: Unisys Corp
Priority date: 1991-06-20
Filing date: 1992-06-19
Publication date: 1995-09-28
Anticipated expiration: 2012-06-20
Also published as: US5249152A; EP0592523B1; DE69202567D1; EP0592523A1; JP3319755B2; WO1993000682A1; JPH06508459A

Description

HINTERGRUND DIR ERFINDUNG

Diese Erfindung betrifft digitale, integrierte Speicherschaltkreise; und insbesondere solche Speicherarchitekturen, die einem Digitalrechner gestatten, verschiedene Buchhaltungsoperationen bei sehr hoher Geschwindigkeit durchzuführen
Beim Stand der Technik fanden digitale, integrierte Speicherschaltkreise umfassend in Datenverarbeitungssystemen Verwendung. Diese Speicher werden im allgemeinen als Speicher mit wahlfreiem Zugriff (RAM), Festwertspeicher (ROM) oder inhaltsaddressierbare Speicher (CAM) klassifiziert. Jeder dieser Speicher hat auch eine einzigartige Gesamtarchitektur, die ihn von den anderen Speichern unterscheidet.
In einem Speicher mit wahlfreiem Zugriff (RAM) werden die Speicherzellen auf einem Chip als eine Matrix von Zeilen und Spalten angeordnet, und Steuerleitungen werden zur Verfügung gestellt, die das zeilenweise Beschreiben und Auslesen der Speicherzellen gestatten. Speicher mit wahlfreiem Zugriff sind insbesondere dort zu verwenden, wo Datenwörter in einer beliebigen Reihenfolge in oder aus zufällig ausgewählten Zeilen geschrieben und ausgelesen werden müssen.
In einem Festwertspeicher (ROM) werden die Speicherzellen wiederum auf einem Chip als eine Matrix von Zeilen und Spalten angeordnet; jedoch können die Daten entweder permanent in die Speicherzellen eingeschrieben werden, oder sie können nur off-line wiedergeschrieben werden. Ebenfalls besetzt eine Festwertspeicherzelle weniger Chip-Raum als eine Speicherzelle mit wahlfreiem Zugriff; und auf diese Weise kann ein Festwertspeicherchip mehr Zellen als ein Speicherchip mit wahlfreiem Zugriff enthalten. Festwertspeicher sind besonders für die Speicherung großer Mengen unveränderlicher digitaler Information, wie z.B tausender Computerbefehle, geeignet.
In einem inhaltsaddressierbaren Speicher (CAM) sind die Speicherzellen wiederum als Matrix von Zeilen und Spalten angeordnet; und Steuerleitungen werden zur Verfügung gestellt, die das zeilenweise Beschreiben und Auslesen der Speicherzellen gestatten. Zusätzlich wird ein Komparatoren mit jeder einer Zeile von Speicherzellen bereitgestellt, und Eingabeleitungen, die Eingabesignale zu jedem der Komparator bringen. Beim Betrieb werden jene Eingabesignale mit den Daten einer jeden Zeile von Speicherzellen verglichen und Ausgabesignale erzeugt, die anzeigen, ob eine oder ob keine Übereinstimmung erreicht wird. Inhaltsaddressierbare Speicher sind insbesondere in Daten- und Befehls-Cachespeichern einsetzbar.
Ein gemeinsames Merkmal der vorstehend beschriebenen, bekannten Speicher ist, daß die Daten in jedem Speicher immer Zeile für Zeile gelesen, geschrieben oder verglichen werden. Jedoch sind solche Zeilen-orientierte Betriebsweisen nicht gut geeignet gewisse Buchhaltungsfunktionen durchzuführen, in denen sich verschiedene Beziehungen zwischen zwei Elementensätzen fortwährend ändern und erfaßt werden müssen. Diese Buchhaltungsfunktionen werden umfassender in den detaillierten Beschreibungen hierin erklärt.
US-A-4 899 316, US-A-4 982 365 und EP-A-O 341 897 betreffen jede entsprechend das Schreiben in eine vollständige Zeile von Speicherzellen, Spaltenlöschmittel zum Löschen von vorbestimmten Spalten von Speicherzellen und einen inhaltsadressierbaren Speicher, der es möglich machen würde, einen Gesamt-Nullzustand in einer Zeile von Speicherzellen zu erfassen.
Entsprechend ist es eine primäre Aufgabe der vorliegenden Erfindung, einen Speicher mit einer neuartigen Architektur zur Verfügung zu stellen, der leistungsfähig Buchhaltungsfunktionen mit hoher Geschwindigkeit durchführt.

KURZE ZUSAMMENFASSUNG DER ERFINDUNG

In Übereinstimmung mit der vorliegenden Erfindung wird ein neuartiger Speicher beschrieben der umfaßt: 1) eine Mehrzahl von Speicherzellen, die als eine Matrix von Zeilen und Spalten zusammengeschaltet sind; 2) einen Zeilenschreib- Schaltkreis, um die Speicherzellen zeilenweise auszuwählen, beziehungsweise jede der Speicherzellen einer ausgewählten Zeile in einen "1"- oder "0"-Zustand zu schreiben; 3) einen Spaltenlösch-Schaltkreis, um die Speicherzellen spaltenweise auszuwählen und um alle Speicherzellen einer ausgewählten Spalte auf den "1"-Zustand zu löschen; und 4) einen Null- Zeile-Detektorschaltkreis zur Erzeugung von Ausgabesignalen, die anzeigen, welche Zeilen der Speicherzelle sich vollständig im "0"-Zustand befinden.
Um eine Buchhaltungsfunktion durchzuführen, wird jede Zeile des Speichers mit einem bestimmten Element in einem ersten Satz von Elementen korreliert, und jede Spalte des Speichers wird mit einem bestimmten Element in einem zweiten Satz von Elementen, die auf irgendeine Art mit den Elementen des ersten Satzes in Bezug stehen, korreliert. Danach werden die Beziehungen zwischen den zu den Zeilen und Spalten korrelierten Elementen durch den Zeilenschreib- und Spaltenlösch-Schaltkreis schnell aktualisiert, und die Wirkung jeder Aktualisierung über den Null-Zeile-Detektorschaltkreis schnell erfaßt.

KURZR BESCHREIBUNG DER FIGUREN

Verschiedene Merkmale und Vorteile der Erfindung werden hierin in Verbindung mit den beigelegten Figuren detailliert beschrieben, worin
Fig. 1 die Gesamtarchitektur eines Buchhaltungsspeichers zeigt, deren Aufbau in Übereinstimmung zu der vorliegenden Erfindung steht.
Fig. 2 ist ein detailliertes Schaltkreisdiagramm einer bevorzugten Ausführungsform des Speichers von Fig.1.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Unter Bezugnahme auf Fig. 1 wird der Gesamtaufbau für den offenbarten Buchhaltungsspeicher 1 beschrieben. Dieser Speicher 1 umfaßt eine Mehrzahl von Speicherzellen 10, die als Matrix von Zeilen und Spalten zusammengeschaltet sind, einen Zeilenschreib-Schaltkreis 11, der zeilenweise die Speicherzellen auswählt und wahlweise eine "1" oder eine "0" in jede der Speicherzellen der ausgewählten Zeilen schreibt, einen Spaltenlösch-Schaltkreis 12, der spaltenweise die Speicherzellen auswählt, und der eine "0" in alle Speicherzellen der ausgewählten Spalten schreibt, und einen Null-Zeile-Detektorschaltkreis 13, der Ausgabesignale erzeugt, die anzeigen, welche Zeilen der Speicherzellen alle eine "Q" speichern. Im Speicher der Fig. 1 gibt es "X"- Zeilen von Zellen R1-RX und sechszehn Spalten von Zellen C1- C16; aber hierbei handelt es sich nur um ein veranschaulichendes Beispiel. Im allgemeinen Fall kann der Speicher der Fig.1 "X"-Zeilen und "Y"-Spalten von Zellen aufweisen, worin "X" und "Y" positive ganze Zahlen sind. Um den Betrieb des Zeilenschreib-Schaltkreises 11 zu steuern, wird ein Satz von Eingabeleitungen 11a bereitgestellt, der Adressensignale A1-AN, Dateneingabesignale DATA1-DATA16, und ein Schreibfreigabesignal WE trägt. Um den Betrieb des Spaltenlösch-Schaltkreises 12 zu steuern, wird ein anderer Satz von Eingabeleitungen 12a bereitgestellt, der die Spaltenlöschsignale CLRC1-CLRC16 trägt. Auch wird vom Null-Zeile-Detektorschaltkreis 13 ein Satz von Ausgabeleitungen 13a bereitgestellt, der die Ausgabesignale Z1-ZX trägt. Alle Signale auf den Leitungen 11a, 12a und 13a werden mit an einem Eingabeleitung 14a anliegenden Takteingabesignal CLK synchronisiert.
Beim Betrieb erzeugt ein Steuermodul 20 alle Eingabesignale und empfängt alle Ausgabesignale auf den Leitungen 11a-14a. Die Steuereinheit 20 kann als beliebige Vorrichtung mit sequentiellen Zuständen ausgebildet sein; und sie kann beispielsweise als Allzweck-programmierbarer Digitalrechner ausgebildet sein.
Um die DATA1-DATA16-Signale jeweils in die Speicherzellen der 'I'-ten Zeile zu schreiben, erzeugt das Steuermodul 20 die Adressensignale A1-AN derart, daß ihr Binärwert "I" entspricht, und setzt gleichzeitig dazu das WE-Signal auf eine "1". Solche Signale müssen stabil anliegen, während das CLK-Signal "0" ist. Um alle Speicherzellen in der 'J'- Spalte zu löschen, setzt das Steuermodul 20 das CLRCJ-Signal auf eine "1" und hält alle übrig gebliebenen CLRC-Signale auf eine "0". Solche Signale müssen stabil anliegen, während das CLK-Signal "0" ist. Und um zu erfassen, daß alle Zellen in der Zeile K in einem "0"-Zustand sind, tastet das Steuermodul 20 das ZK-Signal ab, während das CK-Taktsignal eine "1" ist.
Auch können im Speicher von Fig. 1 die oberen Zeilenschreib- und Spaltenlöschvorgänge gleichzeitig durchgeführt werden. Wenn dieses geschieht, setzt der Spaltenlöschvorgang den Zeilenschreibvorgang einer jeden Zelle, die sich an der Schnittstelle einer bestimmten beschriebenen Zeile und einer bestimmten gelöschten Spalte befindet, außer Kraft. Weiterhin können im Speicher von Fig. 1 die Zellen von mehreren Spalten gleichzeitig auf "0" gelöscht werden. Auch können sich ein Zeilenschreibvorgang und Spaltenlöschvorgänge von mehreren Spalten gleichzeitig ereignen, wobei in einem solchen Fall die Spaltenlöschung die Zeilenbeschreibung in allen Zellen, die der beschriebenen Zeile und jeder der gelöschten Spalten gemeinsam sind, außer Kraft setzt.
Wendet man sich jetzt der Fig. 2 zu, zeigt sie alle Schaltkreisdetails der bevorzugten Ausführungsform des Speichers von Fig. 1. In Fig. 2 werden Schaltkreisbestandteile, die durch Bezugsziffern 30a, 30b, 31a, 31b, 32 und 33 gekennzeichnet sind, an jeder Zeilen-Spalten-Schnittstelle wiederholt. Solche Bestandteile werden innerhalb der gestrichelten Linie 34 zu einer Gruppe zusammengefaßt.
Ebenfalls in Fig. 2 tauchen Schaltkreisbestandteile, die durch Bezugsziffern 40-1, 41-1 und 42-1 gekennzeichnet sind, nur in der ersten Zeile R1 auf. Entsprechende Bestandteile, die durch Bezugsziffern 40-x, 41-x und 42-x gekennzeichnet sind, tauchen nur in der letzten Zeile auf, und jede dazwischenliegende Zeile schließt eine ähnliche Schaltlogik ein.
weiterhin enthält in Fig. 2 jede Spalte eine erste Gruppe von Schaltkreisbestandteilen, die durch Bezugsziffern 50a, 50b, 51a, 51b, 52a, 52b, 53, 54, 55, und 56 gekennzeichnet ist, und jede Spalte schließt auch eine zweite Gruppe von Schaltkreisbestandteilen ein, die durch Bezugsziffern 60, 61, 62, 63, 64 und 65 gekennzeichnet ist. Zuguterletzt tauchen Schaltkreisbestandteile, die durch Bezugsziffern 70, 71, 72 und 73 gekennzeichnet sind, nur einmal auf.
Jedes der Schaltkreisbestandteile 30a, 30b, 53, 54 und 55 ist ein Inverter; jedes der Bestandteile 31a, 31b, 32, 33, 42-1, 42-X, 50a, 50b, 52a, 52b, 61, 62 und 63 ist ein N- Kanal-Feldeffekttransistor; Bestandteil 64 ist ein logisches AND-Gatter; Bestandteil 71 ist ein NAND-Gatter mit zwei Eingängen; und Bestandteil 73 ist ein Binärdekodierer. Alle diese oberen Bestandteile werden, wie gezeigt, über verschiedene Leitungen zusammengeschaltet; und sie sind alle in einen einzigen Halbleiterchip intergriert.
Die Inverter 30a und 30b sind kreuzgekoppelt, um eine einzelne Speicherzelle zu bilden, die einen Setzeingang S und einen Rücksetzeingang R aufweist. Um einen Schreibvorgang auf den Zellen der 'I'-ten Zeile RT durchzuführen, erreignen sich die folgenden Schaltkreisoperationen. Anfangs, wenn das CLK-Signal eine "1" ist, schalten sich die Transistoren ein und laden die Spaltenleitungen 51a und 51b auf eine "1"-Spannung. Auch ist, während das CLK-Signal eine "1" ist, die Ausgabe des NAND- Gatters 71 eine "1", so daß auf diese Weise alle Zeilenauswahlsignale SELR1-SELRX des Dekodierers 73 auf "0" gezwungen werden. Weiterhin werden, während das CLK-Signal eine "1" ist, die Datenspeichersignale DATA1-DATA16 in den jeweiligen Zustand gebracht, der in die Speicherzellen der Zeile R1 geschrieben wird; die Adressensignale A1-AN werden so erzeugt, daß ihr Binärwert dem Wert "I" entspricht; und das Schreibfreigabe-Signal WE wird als "1" erzeugt.
Danach geht, wenn das CLK-Signal auf "0" geht, die Ausgabe des NAND-Gatters 71 ebenfalls auf "0", und das gibt den Dekodierer 73 frei, der das SELRI-Signal als "1" erzeugt. Auch wird die "0" des NAND-Gatters 71 vom Inverter 53 in eine "1" verändert; und als Reaktion schalten sich die Transistoren 52a und 52b ein. Folglich passieren die Eingabedatensignale DATA1-DATA16 in die Spaltenleitungen 51a und 51b und in die Speicherzellen der Zeile RT. Danach wird der Zeilenschreibvorgang vollendet, wenn das Taktsignal CLK auf "1" geht. Sobald das geschieht, können sich die Adressensignale A1-AN und die DATA-Signale verändern und für den folgenden Zeilenschreibvorgang vorbereitet werden, oder das WE-Signal kann auf "0" gehen.
Als nächstes wird, um einen Spaltenlöschvorgang auf der 'J'-Spalte "CJ" durchzuführen, Signal CLRCJ als "1" erzeugt wenn das Taktsignal CLK eine "0" ist. Als Reaktion darauf erzeugt das AND-Gatter 64 eine "1" auf der Leitung 60 in der Spalte CJ; solcherart schaltet sich Transistor 32 in jeder Zelle der Spalte CJ ein; und folglich wird der Setzknoten S jeder Zelle auf "0" gezwungen.
Weiterhin schalten sich, sobald das AND-Gatter 64 eine "1" auf der Leitung 60 in der Spalte CJ erzeugt, die Transistoren 61, 62 und 63 ebenfalls ein. Beim Einschalten des Transistors 63 werden die Gate-Elektroden der Transistoren 52a und 52b geerdet, und auf diese Weise schalten sich diese Transistoren ab. Daher wird das 'J'-te Eingabedatensignal DATAJ, das während eines Zeilenschreib-vorgangs normalerweise durch die Transistoren 52a und 52b verlaufen würde, von den Spaltenleitungen 51a und 51b abgeschnitten. Folglich setzt (überschreibt) der Spaltenlöschvorgang den gleichzeitig stattfindenden Zeilenschreibvorgang in jeder beliebigen Zelle, die der ausgewählten Zeile und der ausgewählten Spalte gemeinsam ist, außer Kraft.
Zur selben Zeit erzeugt das Einschalten der Transistoren 61 und 62 eine "0" auf der Spaltenleitung 51a und eine "1" auf der Spaltenleitung 51b. Auf diese Weise werden die Spaltenleitungen 51a und 51b in den gleichen Zustand versetzt, der auftritt, wenn während eines Zeilenschreibvorgangs von einem DATAJ-Signal eine "0" in eine Zelle geschrieben wird. Das veranlaßt den Setzknoten "S" derjenigen Zelle, die der ausgewählten Spalte gemeinsam ist, doppelt so schnell auf eine " 0" zu gehen als es sonst geschehen würde, wenn die Transistoren 61 und 62 beseitigt wären.
Zum Schluß wird der "0"-Zustand aller Zellen in der Zeile R1 von den Bestandteilen 33, 41-1 und 42-1 erfaßt. Bei Betrieb schaltet sich der Transistor 42-1 jedesmal ein, wenn das CLK-Signal eine "0" ist, und das koppelt die Leitung 41- 1 an eine "1"-Spannung. Jedoch wird, wenn der Knoten "S" einer jeden Zelle in der Zeile R1 sich in einem "1"-Zustand befindet, der Transistor 33 in dieser Zelle eingeschaltet, was seinerseits die Spannung an der Leitung 41-1 auf eine "0" zwingt. Umgekehrt wird, wenn alle Zellen der Zeile R1 eine "0" speichern, der Transistor 33 in jeder dieser Zellen abgeschaltet; und das erlaubt dem Transistor 42-1 die Leitung 41-1 auf eine "1" zu laden.
Bei der Verwendung des oben beschriebenen Speichers 1 können von der Steuereinheit 20 eine Vielzahl von Buchhaltungsfunktionen schnell durchgeführt werden. Beispielsweise ziehe man ein Szenarium in Betracht, bei dem die Steuereinheit 20 ein Digitalrechner in einer Fabrik ist, in dem dutzende verschiedener mechanischer Module hergestellt werden, mit jedem Modul, das aus mehreren Teilen besteht, von denen viele in mehr als nur einem Modul verwendet werden. In diesem Fall können die Zeilen R1, R2, ... im Speicher 1 mit entsprechenden mechanischen Modulen M1, M2, ..., die in einer Fabrik hergestellt werden, korreliert werden, und die Spalten C1, C2, ... können mit speziellen Teilen P1, P2, ... in den Modulen korreliert werden. Wenn ein Rechner 20 einen Befehl erhält, das 'J'- Modul MJ herzustellen, prüft eine Bestandsdatei, um zu bestimmen, welche Teile für jenes Modul auf Lager sind. Dann wählt der Rechner 20 die Zeile RJ im Speicher 1 und schreibt eine "1" in jene Zellen der ausgewählten Zeile, die mit den Teilen korreliert sind, die nicht auf Lager sind. Diese Schritte werden für andere Module wiederholt, sobald Bestellungen für sie erhalten werden; und verschachtelt mit den Zeilenschreibvorgängen sind die Spaltenlöschvorgänge. Ein Spaltenlöschvorgang setzt jedesmal dann ein, wenn ein Teil für ein Modul in der Fabrik erhalten wird. Als ein Ergebnis zeigt ein Null-Zeile-Erfassungssignal des Speichers 1 an, daß alle Teile für ein Modul verfügbar sind, und daß die Herstellung der Module beginnen kann.
Einmal angenommen, als weiteres Beispiel, daß die Steuereinheit 20 wiederum ein Digitalrechner ist; und angenommen, daß dieser Rechner verschiedene, komplexe Datenverarbeitungs-Tasks zu seiner Ausführung empfängt, von denen jede in mehrere, Untertasks aufteilbar ist. In diesem Fall wird jede Zeile des Speichers 1 mit der speziellen Task korreliert, und jede Spalte mit einer Untertask. Dann wählt der Rechner 20, sobald er eine Aufgabe zu ihrer Ausführung erhält, die Zeile, die mit jener Task korreliert ist aus, und setzt diejenigen Zellen der ausgewählten Zeile auf "1", die mit den Untertasks korreliert sind.Der Rechner 20 sendet dann die Untertasks an entsprechende Untereinheiten weiter, die die Task in unterschiedlichen Zeitabständen ausführen. Diese Schritte werden für jede Task wiederholt, der Rechner 20 erhält, und verschachtelt mit den Zeilenschreibvorgängen sind die Spaltenlöschvorgängen. Ein Spaltenlöschvorgang setze jedesmal dann ein, wenn eine Untereinheit ihre Untertask ausgeführt hat. Als ein Ergebnis zeigt ein Null-Zeile- Erfassungssignal an, sobald eine ganze Task vollständig ausgeführt wurde.
Um die Geschwindigkeit, mit der der Speicher aus Fig.1 die Durchführung der oberen Buchhaltungsfunktionen ermöglicht, voll und ganz zu würdigen, betrachte man den Fall, wenn der Speicher 256 Zeilen (d.h. - es gibt 256 Module oder 256 Tasks) aufweist. In diesem Fall können bei der Verwendung des Speichers aus Fig. 1 alle 256 Zellen einer Spalte mit einem einzigen Taktimpuls auf "0" gelöscht werden, um den Empfang eines Teils oder die Ausführung einer Untertask anzuzeigen. Vergleichsweise würde, bei Verwendung eines Speichers aus dem Stand der Technik, jede Zeile erst gelesen werden müssen; dann würde ein Bit in den Zeilendaten von "1" auf "0" verändert werden müssen; und dann würden die modifizierten Zeilendaten zurück in den Speicher geschrieben werden müssen. Dies würde drei Taktzyklen pro Zeile oder insgesamt 3 X 256 Taktzyklen für alle Speicherzeilen erfordern. So steigert der offenbarte Speicher die Durchführung von Buchhaltungsfunktionen um über 76,000 Prozent!
Eine bevorzugte Ausführungsform eines Buchhaltungsspeichers wurde jetzt detailliert beschrieben. Zusätzlich können jedoch Veränderungen bei diesen Details eingeführt werden, ohne von der Tragweite der Erfindung, wie in den anliegenden Ansprüchen definiert ab-zuweichen. Beispielsweise kann im oben beschriebenen Speicher eine "1" durch eine Hochpegelspannung dargestellt, und eine "0" durch eine Niederpegelspannung dargestellt werden, oder umgekehrt. In ähnlicher Weise kann der Null-Detektor-Schaltkreis wie in Fig. 2 gezeigt ausgebildet sein, um eine Niederpegelspannung am Setzknoten S einer jeden Zelle in der Zeile zu erfassen; oder alternativ kann dieser Schaltkreis zum Rücksetzknoten R einer jeden Zelle verbunden werden, um eine Niederpegelspannung an jedem der Rücksetz-knoten zu erfassen. Weiterhin kann unter Inkaufnahme wachsender Verlustleistung im Speicher, jeder der Transistoren 42-1 bis 41-X im Speicher der Fig. 2 durch Widerstände ersetzt werden. Auch können, unter Inkaufnahme der Verlangsamung der Durchführung von Zeilenschreib- und Spaltenlöschvorgängen, nur vom Setzknoten her Daten in jede Zelle geschrieben werden, woraufhin die Bestandteile 31b, 50b, 62b und 62 in jeder Spalte beseitigt werden könnten.
Entsprechend versteht es sich von selbst, daß die Erfindung nicht allein auf die oben beschriebene Ausführungsform beschränkt ist, und von den anliegenden Ansprüchen definiert ist.

Claims

1. Ein Buchhaltungsspeicher (1), bestehend aus:

einer Mehrzahl von Speicherzellen (10), die als eine Matrix von Zeilen (R) und Spalten (C) zusammengeschaltet sind;

einem Zeilenschreibmittel (11), um die Speicherzellen zeilenweise auszuwählen beziehungsweise um in jede der Speicherzellen einer ausgewählten Zeile einen "1"- oder "0"- Zustand zu schreiben;

einem Spaltenlöschmittel (12), um die Speicherzellen spaltenweise auszuwählen und alle Speicherzellen einer ausgewählten Spalte auf den "0"-Zustand zu löschen; und

einem Null-Zeile-Detektormittel (13) zur Erzeugung von Ausgabesignalen, die anzeigen, welche der Zeilen der Speicherzellen - falls überhaupt eine - sich vollständig im "0"- Zustand befinden.

2. Ein Speicher nach Anspruch 1, wobei das Zeilenschreibmittel (11) und das Spaltenlöschmittel (12) jeweils eine Zeile (R) und eine Spalte (C) von Speicherzellen (10) gleichzeitig auswählen, und wobei das Spaltenlöschmittel das Zeilenschreibmittel in jeder der Speicherzellen, die der ausgewählten Zeile und der ausgewählten Spalte gemeinsam sind, außer Kraft setzt.

3. Ein Speicher nach Anspruch 1, wobei das Spaltenlöschmittel (12) mehrere Spalten (C) von Speicherzellen (10) parallel auswählt und gleichzeitig alle Speicherzellen der ausgewählten Spalten löscht.

4. Ein Speicher nach Anspruch 1, wobei das Zeilenschreibmittel (11) mindestens eine Leitung (51) in jeder Spalte (C) von Zellen (10) umfaßt, die ein variables Bit zu einer auswählbaren Speicherzelle der Spalte führt, und wobei das Spaltenlöschmittel das variable Bit in jeder Spalte, die das Spaltenlöschmittel auswählt, mit einem vorbestimmten Bit außer Kraft setzt.

5. Ein Speicher gemäß Anspruch 1, wobei das Zeilenschreibmittel (11) mindestens eine Leitung (51) in jeder Spalte (C) der Zellen (10) umfaßt, die ein variables Bit zu einer auswählbaren Speicherzelle der Spalte führt, und wobei das Spaltenlöschmittel (12) eine andere Leitung (60) in jeder Spalte von Zellen umfaßt, die ein vorbestimmtes Bit zu allen Zellen der Spalte führt.

6. Ein Speicher gemäß Anspruch 1, wobei das Null-Zeile-Detektormittel (13) in jeder Zeile eine Ausgabeleitung (41) umfaßt, ein Mittel (42), um die Ausgabeleitung zu laden, und einen jeweiligen Transistor (33) für jede Speicherzelle in der Zeile, der die Leitung nur dann entlädt, wenn die entsprechende Speicherzelle im "1"-Zustand ist.

7. Ein Speicher gemäß Anspruch 1, wobei der "1"-Zustand ein Hochpegelspannungszustand und der "0"-Zustand ein Niederpegelspannungszustand ist.

Ein Speicher gemäß Anspruch 1, wobei der "1"-Zustand ein Niederpegelspannungszustand und der "0"-Zustand ein Hochspannungspegelzustand ist.

9. Ein Speicher gemäß Anspruch 1, wobei jede der Speicherzellen (10), das Zeilenschreibmittel (11), das Spaltenlöschmittel (12) und das Null-Zeile-Detektormittel (13) auf einem einzigen Halbleiterchip integriert sind.

10 Ein Speicher gemäß Anspruch 1, wobei das Zeilenschreibmittel (11), das Spaltenlöschmittel (12) und Null-Zeile-Detektormittel (13) jedes ein Taktsignal (CLK) empfängt und seine entsprechenden Vorgänge auf dieses Taktsignal (CLK) synchronisiert.

11. Ein Speicher gemäß Anspruch 1, wobei jede der Speicherzellen (10) aus einem Paar kreuzgeschalteter Inverter (30) besteht.

12. Ein Speicher gemäß Anspruch 1, wobei das Zeilenschreibmittel (11) und das Spaltenlöschmittel (12) jeweils eine Zeile (R) und gleichzeitig mehrere Spalten (C) von Speicherzellen auswählen, und wobei das Spaltenlöschmittel das Zeilenschreibmittel in allen Speicherzellen, die der ausgewählten Zeile und jeder ausgewählten Spalte gemeinsam sind, außer Kraft setzt.

13. Ein Speicher gemäß Anspruch 12, wobei jede Spalte (C) von Speicherzellen (10) mindestens eine Leitung (51) umfaßt, die ein variables Bit zu einer auswählbaren Speicherzelle einer Spalte führt, und wobei das Spaltenlöschmittel (12) das variable Bit durch ein vorbestimmtes Bit in jeder Spalte, die das Spaltenlöschmittel auswählt, ersetzt.

14. Ein Speicher gemäß Anspruch 13, wobei jede Spalte (C) von Speicherzellen (10) weiterhin eine andere Leitung (60) umfaßt, die ein anderes vorbestimmtes Bit zu allen Zellen (10) der Spalte führt.

15. Ein Speicher gemäß Anspruch 14, wobei das Null-Zeile- Detektormittel (13) in jeder Zeile (R) eine Leitung (41), ein Mittel (42) zum Entladen der Leitung, und einen entsprechenden Transistor (33) für jede Speicherzelle (10) umfaßt, der die Leitung nur dann entlädt, wenn sich die entsprechende Zelle im "1"-Zustand befindet.