DE69127559T2 - Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür - Google Patents

Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür

Info

Publication number
DE69127559T2
DE69127559T2 DE69127559T DE69127559T DE69127559T2 DE 69127559 T2 DE69127559 T2 DE 69127559T2 DE 69127559 T DE69127559 T DE 69127559T DE 69127559 T DE69127559 T DE 69127559T DE 69127559 T2 DE69127559 T2 DE 69127559T2
Authority
DE
Germany
Prior art keywords
balls
lead frame
terminals
manufacturing
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69127559T
Other languages
English (en)
Other versions
DE69127559D1 (de
Inventor
Tsuyoshi Aoki
Tetsuya Hiraoka
Junichi Kasai
Kazuto Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE69127559D1 publication Critical patent/DE69127559D1/de
Publication of DE69127559T2 publication Critical patent/DE69127559T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im allgemeinen das Verpacken von Halbleitervorrichtungen, und im besonderen eine verpackte Halbleitervorrichtung, die mit reduzierten Kosten produziert werden kann.
  • Mit dem Fortschritt des Herstellungsprozesses von Halbleitervorrichtungen nimmt die Integrationsdichte von integrierten Schaltungen, die auf einem Halbleiterchip gebildet sind, immer mehr zu. Mit dem Zunehmen der Integrationsdichte müssen auch die Packungen, die zum Unterbringen des Halbleiterchips verwendet werden, eine große Anzahl von Zwischenverbindungsanschlüssen in Entsprechung zu der erhöhten Anzahl von Anschlußpunkten auf dem Chip vorsehen können.
  • FIG. 1 zeigt eine herkömmliche Packung 10 des sogenannten QFP-(quadratischen Flachgehäuse)-Typs, bei dem eine Anzahl von Anschlüssen 11 längs der Seite eines Packungskörpers 12 vorgesehen ist. Die Anschlüsse 11 ragen seitlich aus dem Packungskörper 12 in der Auswärtsrichtung heraus und sind nach unten gebogen. Ferner sind die Anschlüsse 11 wieder in horizontale Richtung gebogen und bilden die Anschlußpunkte 11a, die sich seitlich aus dem Körper 12 erstrecken. Dadurch wird ein Anschluß des sogenannten L-förmigen abgewinkelten Typs gebildet. Offensichtlich hat dieser Packungstyp, bei dem die Anschlüsse längs der Seitenwand des Packungskörpers angeordnet sind, das Problem einer unzureichenden Anordnung zum Vorsehen der Zwischenverbindungsanschlüsse und ist zum Unterbringen von Halbleitervorrichtungen mit einer großen Integrationsdichte nicht geeignet. Ferner tendiert dieser Packungstyp dazu, eine Abweichung des vertikalen Niveaus des Anschlußteils 11a des Anschlusses 11 aufzuweisen. Im allgemeinen kann das Niveau des Anschlußpunktes 11a in der Größe von 100 µm schwanken. Jedoch ist solch eine Abweichung des Niveaus des Anschlußpunktes vom Gesichtspunkt einer zuverlässigen Zwischenverbindung nicht wünschenswert.
  • Um das Problem, welches der Packung von FIG. 1 eigen ist, zu vermeiden, wird eine sogenannte PGA-(Anschlußstiftmatrix)-Packung vorgeschlagen, wie in FIG. 2 gezeigt, bei der eine große Anzahl von Zwischenverbindungsanschlußstiften 21 in Reihen und Spalten auf der unteren Oberfläche eines Packungskörpers 22 angeordnet ist. Dadurch kann man die Anzahl von Anschlüssen auf dem Packungskörper 22 enorm erhöhen. Zum Beispiel kann eine zigfache Anzahl von Anschlüssen ohne Schwierigkeit vorgesehen werden. Diese PGA- Packung hat andererseits das Problem, daß ein Prozeß zum Einbetten der Anschlußstifte 21 auf dem Packungskörper 22 erforderlich ist. Im allgemeinen umfaßt dieser Prozeß Prozesse zum Einsetzen einer großen Anzahl von winzigen Metallstäben auf einem Packungskörper und das Anwenden eines Rüttelns, bis sich die Metallstäbe in den Löchern, die in dem Packungskörper gebildet sind, als Anschlußstifte 21 niedergelassen haben. Nachdem sich die Anschlußstifte niedergelassen haben, ist es erforderlich, die Anschlußstifte auf dem Packungskörper 22 zu befestigen. So ist der Prozeß zum Herstellen der PGA-Packung zeitaufwendig und erhöht die Kosten der Vorrichtung.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Daher ist es eine allgemeine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer neuen und nützlichen Halbleiterpackung vorzusehen, bei dem die obigen Probleme eliminiert sind.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, ein Herstellungsverfahren für eine verpackte Halbleitervorrichtung vorzusehen, bei dem die Kosten zum Herstellen der Vorrichtung reduziert sind.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer Packung vorzusehen, bei dem Metallkugeln in einer Reihen- und Spaltenformation auf einer unteren Oberfläche eines Packungskörpers als Zwischenverbindungsanschlüsse angeordnet werden.
  • Diese Ziele werden durch das beanspruchte Verfahren erreicht.
  • Eine Anordnung der Kugeln in der Reihen- und Spaltenformation wird leicht unter Verwendung einer Vorrichtung erreicht, die eine Anzahl von Vertiefungen hat, die in Entsprechung zu dem Reihen- und Spaltenmuster der Zwischenverbindungsanschlüsse angeordnet sind. Durch Anwenden eines Sogs durch die Vertiefungen kann man die Kugeln auf der Vorrichtung stabil halten, und die Kugeln werden entweder durch Schweißen oder andere Prozesse, wie z. B. Durchlaufen eines Annealofens, mechanisch sowie elektrisch mit einem Anschlußrahmen verbunden. Dadurch kann man die Kugeln leicht in dem gewünschten Muster wie z. B. in der Reihen- und Spaltenformation anordnen, und die Kosten zum Herstellen der Vorrichtung werden beträchtlich verringert. Ferner kann man durch Bilden der Vertiefungen mit einem gleichförmigen Durchmesser den Betrag des Herausragens der Kugeln aus der unteren Oberfläche des Packungskörpers auf exakt dasselbe Niveau bringen. Dadurch kann eine zuverlässige elektrische Zwischenverbindung mit den externen Vorrichtungen erreicht werden, wenn die Halbleitervorrichtung auf einer gedruckten Schaltungsplatte und dergleichen montiert wird.
  • Ein anderes Ziel und weitere Merkmale der vorliegenden Erfindung sind aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen ersichtlich.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • FIG. 1 ist eine perspektivische Ansicht, die eine herkömmliche Halbleitervorrichtung des QFP-Typs zeigt;
  • FIG. 2 ist eine perspektivische Ansicht, die eine herkömmliche Halbleitervorrichtung des PGA-Typs zeigt;
  • FIG. 3(A) und 3(B) sind Diagramme, die die Halbleitervorrichtung in der Seitenansicht bzw. Unteransicht zeigen;
  • FIG. 4(A) - 4(F) sind Diagramme, die den Prozeß zum Herstellen der Vorrichtung von FIG. 3(A) und 3(B) zeigen;
  • FIG. 5 ist ein Diagramm, das den Schritt zum Realisieren des gleichförmigen Herausragens von kugelförmigen Anschlüssen auf der unteren Oberfläche des Packungskörpers für die Halbleitervorrichtung von FIG. 3(A) und 3(B) zeigt;
  • FIG. 6(A) - 6(D) sind Diagramme, die den Prozeß zum Herstellen der Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
  • FIG. 7 ist ein Diagramm, das eine Abwandlung der Vorrichtung zeigt;
  • FIG. 8 und 9 sind Diagramme, die andere Vorrichtungen zeigen.
    • EINGEHENDE BESCHREIBUNG
  • FIG. 3(A) und 3(B) zeigen eine Halbleitervorrichtung 31.
  • Unter Bezugnahme auf die Zeichnungen ist ein Halbleiterchip (35) (in diesen Zeichnungen nicht gezeigt, siehe FIG. 4(A) - 4(C)) in einem Plastikpackungskörper 32 enthalten, und eine Anzahl von Zwischenverbindungsanschlüssen 33 ist auf der unteren Oberfläche des Packungskörpers 32 ähnlich wie bei der Vorrichtung des PGA-Typs vorgesehen. In der vorliegenden Ausführungsform sind die Zwischenverbindungsanschlüsse aus einer Anzahl von Metallkugeln gebildet, die in einer Reihen- und Spaltenformation angeordnet sind, und sie ragen aus der unteren Oberfläche des Packungskörpers 32 mit einer Distanz von etwa 30 µm oder weniger nach unten heraus. Wie aus der folgenden Beschreibung hervorgeht, ist der Betrag des Herausragens d bei den gesamten Kugeln extrem gleichförmig. Die Abweichung beträgt weniger als 5 µm, gewöhnlich weniger als 1 µm.
  • FIG. 4(A) - 4(F) zeigen den Prozeß zum Herstellen der Vorrichtung von FIG. 3(A) und 3(B).
  • Unter Bezugnahme auf FIG. 4(A) wird der zuvor erwähnte Halbleiterchip 35 auf einen Anschlußrahmen 34 montiert. Ferner werden die Bondinseln, die auf dem Halbleiterchip 35 gebildet sind, mit einem Innenanschluß 34a des Anschlußrahmens 34 durch einen Bonddraht wie üblich verbunden.
  • Als nächstes werden die Metallkugeln 33, die jeweils denselben Durchmesser von zum Beispiel 1 mm haben, einer Vorrichtung 36 zugeführt. Auf der oberen Hauptoberfläche der Vorrichtung 36 ist eine Anzahl von Vertiefungen 39 in einer Reihen- und Spaltenformation in Entsprechung zu der Reihen- und Spaltenformation der Kugeln 33 auf der unteren Oberfläche des Packungskörpers 32 gebildet, die in FIG. 3(B) gezeigt ist. In Entsprechung zu jeder Vertiefung 39 ist ein Loch 10 gebildet, um den Körper der Vorrichtung 36 zu durchdringen. Beim Laden der Kugeln 33 auf die Vorrichtung 36 lassen sich einige Kugeln in den Vertiefungen 39 nieder, während andere Kugeln die Vertiefung 39 zum Niederlassen nicht finden können. Siehe FIG. 4(B).
  • In diesem Zustand wird ein Vakuum auf einer hinteren Oberfläche der Vorrichtung 36 durch eine Vakuumpumpe 41 angewendet (siehe FIG. 4(E)). Dadurch werden die Kugeln 33, die sich in den Vertiefungen 39 niedergelassen haben, auf der Vorrichtung 36 stabil gehalten.
  • Als nächstes wird die Vorrichtung 36 umgedreht, wie in FIG. 4(C) gezeigt, und die Kugeln 33, die sich nicht in den Vertiefungen 39 niederlassen konnten, fallen von der Vorrichtung 36 herunter.
  • Als nächstes wird der obige Anschlußrahmen 34 auf der Vorrichtung 36 angeordnet, wie in FIG. 4(D) gezeigt. Die Vorrichtung 36 ist mit einem Stützglied 38a gebildet, welches sich erstreckt, um die Zone zu umgeben, in der die Vertiefungen 33 gebildet sind, und ein so angeordneter Anschlußrahmen 34 wird durch das Stützglied 38a gehalten. Um ein korrektes Positionieren in seitlicher Richtung zu erreichen, sind Führungsstifte 37a und 37b an der Vorrichtung 36 gebildet, und die Führungsstifte greifen in entsprechende öffnungen ein, die an dem Anschlußrahmen 34 gebildet sind, wenn der Anschlußrahmen 34 korrekt positioniert ist. Wie später eingehend erläutert wird, ist der oberste Teil der Kugeln 33 auf einer flachen Ebene ausgerichtet und steht mit der ebenen unteren Hauptoberfläche des Anschlußrahmens 34 präzise in Kontakt. Es sei erwähnt, daß diese Metallkugeln mit hoher Präzision hergestellt werden können. Zum Beispiel schreibt der japanische Industriestandard JIS vor, daß die Durchmessertoleranz der Metallkugeln kleiner als 5 µm zu sein hat. Der Anschlußrahmen 34 wird durch den Luftdruck, der durch den Vakuumsog verursacht wird, der auf der Rückseite der Vorrichtung 36 angewendet wird, stabil auf der Vorrichtung 36 gehalten. Es sei erwähnt, daß das Durchgangsloch 40 auch in Entsprechung zu dem Stützglied 38a vorgesehen ist.
  • Als nächstes wird ein Laserstrahl 12 auf den Anschlußrahmen 34 in Entsprechung zu den darunter angeordneten Kugeln 33 eingestrahlt. Dadurch wird bewirkt, daß ein Teil 34a des Anschlußrahmens 34 schmilzt, um eine geschmolzene Zone 34a zu bilden, die mit der Metallkugel 33 verschmilzt, wie in FIG. 4(E) gezeigt. Mit anderen Worten, ein Laserschweißen der Kugeln 33 und des Anschlußrahmens 34 wird ausgeführt.
  • Als nächstes wird der Anschlußrahmen 34 von der Vorrichtung 36 zusammen mit dem Halbleiterchip 35 sowie den Metallkugeln 33, die an den Anschlußrahmen 34 geschweißt sind, entfernt, und der Anschlußrahmen 34 wird auf einer zweiten Vorrichtung 43 angeordnet, wie in FIG. 4(F) gezeigt.
  • Unter Bezugnahme auf FIG. 4(F) enthält die Vorrichtung 43 eine obere Form 43a und eine untere Form 43b, welche oberen und unteren Formen mit Leerräumen 43c und 43d gebildet sind, die dem Harzpackungskörper 32 der Vorrichtung von FIG. 3(A) entsprechen. Auf der unteren Form 43b ist eine Anzahl von Vertiefungen 45 in der Reihen- und Spaltenformation der Metallkugeln auf dem Anschlußrahmen 34 gebildet. Ferner wird jede Vertiefung 45 durch ein Loch 47, welches die untere Form 43b durchdringt, evakuiert. Um ein korrektes Positionieren der Form und des Anschlußrahmens vorzunehmen, sind Führungsstifte 44a und 44b auf der unteren Form 43b vorgesehen, und entsprechende Vertiefungen sind in der oberen Form 43a vorgesehen. Die Anschlußstifte 44a und 44b können vorgesehen sein, um mit den Öffnungen im Eingriff zu stehen, die in dem Anschlußrahmen 34 zum Aufnehmen der Führungsstifte 37a und 37b der Vorrichtung 36 gebildet sind.
  • Wenn der Anschlußrahmen 34 korrekt auf der Vorrichtung 43 montiert ist und durch die Evakuierung durch die Löcher 47 fest auf ihr gehalten wird, wird geschmolzener Plast in den Raum 43c und 43d in der Vorrichtung 43 durch einen Durchlaß 46 gegossen. Nach dem Aushärten des Plasts wird die Vorrichtung 43 entfernt, und man erhält die verpackte Halbleitervorrichtung von FIG. 3(A) und 3(B).
  • FIG. 5 zeigt den Prozeß zum Erreichen eines gleichförmigen Herausragens d der kugelförmigen Anschlüsse 33 in der Halbleitervorrichtung 31. Unter Bezugnahme auf FIG. 5 hat die Vertiefung 45 einen Durchmesser x, der kleiner als der Durchmesser der Kugeln 33 festgelegt ist. Dadurch wird zwischen der Kugel 33 und der Form 43b ein Raum 48 gebildet, und dieser Raum 48 wird durch das Durchgangsloch 47 evakuiert. Da die Metallkugeln hergestellt werden können, um einen äußerst gleichförmigen Durchmesser mit der Toleranz von weniger als 5 µm, typischerweise von weniger als 1 µm zu haben, kann man das vertikale Positionierungsniveau der Kugeln 33 auf der Form 43b durch Festlegen des Durchmessers x der runden Öffnung bestimmen, die auf der Oberfläche der Form 43b in Entsprechung zu der halbkugelförmigen Vertiefung 45 gebildet ist. Typischerweise kann das Abweichen des Herausragens d kleiner als auf einige Mikrometer festgesetzt werden. Der Raum 48 erzeugt natürlich einen negativen Druck, wenn er durch das Loch 47 evakuiert wird und der Anschlußrahmen 34 fest auf der Form 43b gehalten wird.
  • Gemäß dem oben beschriebenen Prozeß versteht sich, daß man die Anschlüsse leicht in der Reihen- und Spaltenformation in dem Packungskörper ohne Schütteln und/oder menschlisches Eingreifen anordnen kann, und die PGA-Packung kann mit reduzierten Kosten hergestellt werden. Im allgemeinen liegt der Durchmesser der Kugeln bei 0,5 - 2 mm.
  • Als nächstes wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf FIG. 6(A) - 6(D) beschrieben.
  • Unter Bezugnahme auf FIG. 6(A) wird der Halbleiterchip 35 auf den Anschlußrahmen 34 montiert, und zwischen dem Chip 35 und dem Innenanschluß 34a werden ähnlich wie bei der Vorrichtung von FIG. 3(A) eine elektrische Verbindung hergestellt.
  • Als nächstes wird der Anschlußrahmen 34 in eine Vorrichtung 50 inkorporiert, die eine obere Form 50a und eine untere Form 50b enthält. Ähnlich wie die Vorrichtung 43 ist die obere Form 50a mit einem Raum 50c gebildet, der dem Packungskörper 32 von FIG. 3(A) entspricht. Ähnlich ist die untere Form 50b mit einem Raum 50d gebildet, der dem Pakkungskörper 32 von FIG. 3(B) entspricht. In der unteren Form 50b ist eine Anzahl von Vorsprüngen 51 in Entsprechung zu dem Raum 50d so gebildet, daß die Vorsprünge 51 den Anschlußrahmen 34 stützen, wenn der Anschlußrahmen 34 auf die Form 50b montiert wird. In jedem Vorsprung 51 ist ein Loch 52 gebildet, und der Anschlußrahmen 34 wird auf den Vorsprüngen 51 fest gehalten, wenn durch die Pumpe 41 ein Vakuum angewendet wird.
  • Es sei erwähnt, daß die Vorsprünge 51 in einer Reihenund Spaltenformation in Entsprechung zu der Reihen- und Spaltenanordnung der kugelförmigen Anschlüsse 33 auf der unteren Oberfläche des Packungskörpers 32 angeordnet sind, die in FIG. 3(B) gezeigt ist. So wird die Zone des Anschlußrahmens 34, die durch die Vorsprünge 51 gestützt wird, durch den Plast nicht bedeckt, wenn geschmolzener Plast in die Räume 50c und 50d innerhalb der Vorrichtung 50 eingeleitet wird. Dadurch wird bei Aushärten des Plasts ein verpackter Körper 32' mit einer Anzahl von Löchern 54 auf der unteren Oberfläche erhalten. Siehe FIG. 6(C). Es sei erwähnt, daß die Löcher 54 in der Reihen- und Spaltenformation angeordnet sind, und der Anschlußrahmen 34 ist durch diese Löcher 54 exponiert.
  • Als nächstes wird der Packungskörper 32' umgedreht, und die Metallkugeln 33 werden auf die untere Oberfläche geschüttet, die jetzt nach oben gewandt ist. Nach Entfernen der Kugeln 33, die sich nicht in den Löchern 54 niederlassen konnten, durchläuft der Packungskörper 32' einen Annealprozeß. Hier wird ein Metall mit einem niedrigen Schmelzpunkt, wie Lot, für die Kugel 33 verwendet. Wenigstens die Oberfläche der Kugel 33 wird durch solch ein Metall beschichtet. Dadurch verursachen die Kugeln 33 beim Annealen das Schmelzen und stellen eine mechanische sowie elektrische Verbindung mit dem Anschlußrahmen 34 her. Siehe FIG. 6(D).
  • Gemäß der vorliegenden Erfindung wird der Schritt zum Verwenden der Vorrichtung reduziert, und die Effektivität der Produktion wird weiter verbessert. Ferner kann die vorliegende Ausführungsform auf die Packung des QFP-Typs angewendet werden. In diesem Fall sind die Vorsprünge 51 der Vorrichtung 50 längs des Seitenrandes des Packungskörpers 32' angeordnet, um in übereinstimmung mit den Anschlüssen gebildet zu sein, die sich aus dem Packungskörper 32' seitlich erstrecken. In diesem Fall sind sich seitlich erstrekkende Nuten in der unteren Oberfläche des Packungskörper 32' anstelle der Löcher 54 gebildet. Durch Füllen der Nuten mit stabförmigen Stiften 33a, die in FIG. 7 gezeigt sind, kann man eine Vorrichtung des QFP-Typs erhalten, bei der sich die Stifte aus dem Packungskörper 32' seitlich erstrecken. Beim Herstellen der Vorrichtung des QFP-Typs ist das vertikale Niveau der Anschlußstifte 33a exakt auf einer horizontalen Ebene S ausgerichtet, und das Problem der Abweichung des Niveaus der Anschlüsse, das den herkömmlichen Vorrichtungen des QFP-Typs eigen ist, bei denen die Anschlüsse des Lförmigen abgewinkelten Typs verwendet werden, wird erfolgreich eliminiert.
  • FIG. 8 zeigt eine Vorrichtung, bei der die vorliegende Erfindung auf den TAB-(Automatikfilmbond) -Prozeß angewendet ist.
  • Unter Bezugnahme auf FIG. 8 ist der Halbleiterchip 35 auf einen Filmbandträger 60 montiert, auf dem ein Leitermuster 61 gebildet ist. Der kugelförmige Anschluß 33 wird auf dem Träger 60 mit diesem Leitermuster 61 verbunden. Um die kugelförmigen Anschlüsse 33 zu halten, wird eine Vorrichtung verwendet, die der Vorrichtung 36 von FIG. 4(A) - 4(D) ähnlich ist. Da der Prozeß aus der vorhergehenden Beschreibung leicht abzuleiten ist, wird eine weitere Beschreibung weggelassen.
  • FIG. 9 zeigt noch eine andere Vorrichtung, bei der die vorliegende Erfindung auf den COB-(Chipmontage auf der Platte)-Prozeß angewendet ist.
  • Unter Bezugnahme auf FIG. 9 ist der Halbleiterchip 35 auf eine Platte oder ein Substrat 62 montiert, wobei Leitermuster 63 und 64 auf den oberen bzw. unteren Hauptoberflächen des Substrats 62 gebildet sind. Das obere Leitermuster 63 ist durch ein Durchgangsloch, das in dem Substrat 62 gebildet ist, mit dem unteren Leitermuster 64 verbunden. Die kugelförmigen Anschlüsse 33 werden auf das untere Leitermuster 63 montiert, wie gezeigt. Auch in diesem Fall werden die Kugeln 33 auf den Vertiefungen gehalten, die in einer Vorrichtung gebildet sind, die der Vorrichtung 36 ähnlich ist. Wenn der Packungskörper gegossen wird, kann andererseits eine andere Vorrichtung verwendet werden, die der Vorrichtung 43 ähnlich ist.
  • Die Verbindung der Anschlüsse mit dem Anschlußrahmen kann durch verschiedene andere Schweißprozesse als durch das Laserstrahlschweißen erfolgen. Zum Beispiel kann bei dem Prozeß von FIG. 4(E) ein elektrisches Schweißen angewendet werden.

Claims (3)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Harzpackung, gekennzeichnet durch die Schritte:
Anordnen eines Zwischenverbindungsgliedes (34), das obere und unter Hauptoberflächen hat und einen Halbleiterchip (35) auf einer der oberen und unteren Hauptoberflächen trägt, welches Zwischenverbindungsglied ferner ein Leitermuster in elektrischer Verbindung mit dem Halbleiterchip hat, auf einer Vorrichtung (50b), die eine Vielzahl von Stützgliedern (51) hat, die aus ihr herausragen und mit dem Zwischenverbindungsglied in Kontakt sind, wenn das Zwischenverbindungsglied auf der Vorrichtung angeordnet ist, welche Vielzahl von Stützgliedern in einem vorbestimmten Muster angeordnet ist, das dem Muster der Zwischenverbindungsanschlüsse entspricht;
Gießen eines Harzes auf das Zwischenverbindungsglied in dem Zustand, wenn das Zwischenverbindungsglied auf der Vorrichtung gehalten wird, so daß der Halbleiterchip und das Zwischenverbindungsglied in einem Harzpackungskörper eingebettet werden;
Entfernen der Vorrichtung von der Harzpackung, um eine Vielzahl von Vertiefungen (45) in der Harzpackung in Entsprechung zu den Stellen zu bilden, wo die Stützglieder der Vorrichtung kontaktiert worden sind;
Laden einer Vielzahl von Anschlußgliedern (33), die eine kugelförmige Form haben, auf den Harzpackungskörper, so daß sich die Anschlußglieder in der Vielzahl von Vertiefungen niederlassen; und
Verschmelzen der Anschlußglieder mit dem Zwischenverbindungsglied.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt zum Verschmelzen einen Schritt zum Annealen des Harzpackungskörpers umfaßt.
3. Verfahren nach Anspruch 1 oder 2, bei dem jedes der Anschlußglieder (33) eine Lötlegierung enthält.
DE69127559T 1990-06-25 1991-06-19 Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür Expired - Fee Related DE69127559T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2165979A JPH0462865A (ja) 1990-06-25 1990-06-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69127559D1 DE69127559D1 (de) 1997-10-09
DE69127559T2 true DE69127559T2 (de) 1998-01-08

Family

ID=15822631

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69125657T Expired - Fee Related DE69125657T2 (de) 1990-06-25 1991-06-19 Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69127559T Expired - Fee Related DE69127559T2 (de) 1990-06-25 1991-06-19 Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69125657T Expired - Fee Related DE69125657T2 (de) 1990-06-25 1991-06-19 Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür

Country Status (4)

Country Link
EP (2) EP0463559B1 (de)
JP (1) JPH0462865A (de)
KR (1) KR960000599B1 (de)
DE (2) DE69125657T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
MY128748A (en) * 1995-12-19 2007-02-28 Texas Instruments Inc Plastic packaging for a surface mounted integrated circuit
JPH10294418A (ja) * 1997-04-21 1998-11-04 Oki Electric Ind Co Ltd 半導体装置
KR101479511B1 (ko) 2008-05-26 2015-01-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
DE3173078D1 (en) * 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
JPS6049655A (ja) * 1983-08-26 1985-03-18 Fujitsu Ltd リ−ドレスチップキャリアのバンプ形成方法
JPS62142338A (ja) * 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPS62266857A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
JPH02502322A (ja) * 1987-02-19 1990-07-26 オリン コーポレーション プラスチック製のピングリッドアレイを製作する方法及びそれにより生産される製品

Also Published As

Publication number Publication date
EP0463559A3 (en) 1992-03-25
DE69127559D1 (de) 1997-10-09
EP0682367A1 (de) 1995-11-15
EP0463559A2 (de) 1992-01-02
DE69125657D1 (de) 1997-05-22
EP0463559B1 (de) 1997-04-16
KR960000599B1 (ko) 1996-01-09
JPH0462865A (ja) 1992-02-27
EP0682367B1 (de) 1997-09-03
DE69125657T2 (de) 1997-07-31

Similar Documents

Publication Publication Date Title
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
US5403776A (en) Process of using a jig to align and mount terminal conductors to a semiconductor plastic package
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69535712T2 (de) Methode zur Herstellung eines Halbleiterchipträgers
DE10321692B4 (de) Verbesserung einer Drahtkontaktierbarkeit in einer gehäusten Sensoranordnung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE102011054012A1 (de) Halbleitergehäuse und Verfahren, dieselben herzustellen
DE19514375A1 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und Halbleitermodul
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102009006826A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE112007003208T5 (de) Ein Halbleitergehäuse
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE69127559T2 (de) Verkapselte Halbleiteranordnung und ein Herstellungsverfahren dafür
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee